JP2007073948A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2007073948A
JP2007073948A JP2006217695A JP2006217695A JP2007073948A JP 2007073948 A JP2007073948 A JP 2007073948A JP 2006217695 A JP2006217695 A JP 2006217695A JP 2006217695 A JP2006217695 A JP 2006217695A JP 2007073948 A JP2007073948 A JP 2007073948A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
substrate
insulating layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006217695A
Other languages
English (en)
Other versions
JP5352048B2 (ja
Inventor
Hidekazu Takahashi
秀和 高橋
Eiji Sugiyama
栄二 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006217695A priority Critical patent/JP5352048B2/ja
Publication of JP2007073948A publication Critical patent/JP2007073948A/ja
Application granted granted Critical
Publication of JP5352048B2 publication Critical patent/JP5352048B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】信頼性を向上させた半導体装置の作製方法の提供を課題とする。
【解決手段】基板上に第1の導電層を形成する工程と、第1の導電層上に、金、銀または銅の導電性粒子(導電性微粒子ともよぶ)と樹脂を含む第2の導電層を形成する工程と、第2の導電層にレーザービームを照射して、前記第1の導電層と前記第2の導電層が接する面積(部分)を増加させる工程とを含む半導体装置の作製方法を提供する。レーザービームを照射する工程を含むことにより、第1の導電層上に、導電性粒子と樹脂からなる第2の導電層を形成した場合でも、第1の導電層と第2の導電層が接する部分を増加させ、第1の導電層と第2の導電層の間の電気的な接続不良を改善することができる。
【選択図】図7

Description

本発明は、半導体装置の作製方法、半導体装置に関する。半導体装置とは、トランジスタを含むものである。
近年、非接触でデータの送信と受信を行うことが可能な半導体装置の開発が進められている。このような半導体装置は、RFID(Radio Frequency IDentification)、RFチップ、RFタグ、ICチップ、ICタグ、ICラベル、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれ(例えば、特許文献1参照)、既に一部の分野において導入が開始されている。
特開2004−282050号公報
本発明は、信頼性を向上することができる半導体装置及びその作製方法の提供を課題とする。また、本発明は、生産性を向上することができる半導体装置の作製方法の提供を課題とする。
また、本発明は、電気的な接続不良を改善することにより、信頼性を向上させた半導体装置及びその作製方法の提供を課題とする。特に、第1の導電層上に、導電性粒子を含む第2の導電層を形成した場合における、第1の導電層と第2の導電層の電気的な接続不良を改善することを課題とする。
本発明の半導体装置の作製方法は、基板上に第1の導電層を形成する工程と、第1の導電層上に第2の導電層を形成する工程と、第1の導電層と第2の導電層の積層体にレーザービームを照射する工程を有する。レーザービームを照射することにより、第1の導電層と第2の導電層とが接する部分を増大させ、電気的な接続をより確実なものとすることができる。従って、信頼性を向上させることができる。第1の導電層としては、チタン、タングステン、クロム、アルミニウム、タンタル、ニッケル、ジルコニウム、ハフニウム、バナジウム、イリジウム、ニオブ、鉛、白金、モリブデン、コバルト又はロジウムを含む層を形成する。第2の導電層としては、銀、金又は銅を含む層を形成する。
本発明の半導体装置の作製方法は、第1の基板上に薄膜トランジスタを含む積層体を設ける工程と、加熱処理を行って、第1の基板から積層体を分離すると共に、第2の基板上に積層体を設ける工程とを有する。第1の基板には加熱処理により接着力が低下する接着層が設けられており、第2の基板には加熱処理により接着力が増す接着層が設けられている。そのため、加熱処理を行うことにより、第1の基板から積層体を分離する工程と、第2の基板上に積層体を設ける工程の2つの工程を同時に行うことができる。このように、性質が異なる接着層が設けられた2枚の基板を用いることにより、工程を簡略化し、生産性を向上させることができる。
本発明の半導体装置の作製方法は、上記の2つの工程の少なくとも1つを含む。本発明の半導体装置の作製方法は、第1の基板上に剥離層を形成する工程と、剥離層上に第1の絶縁層を形成する工程と、第1の絶縁層上にトランジスタを形成する工程と、トランジスタ上に第2の絶縁層を形成する工程と、第2の絶縁層に設けられた開口部を介してトランジスタのソース又はドレインに接続された第1の導電層を形成する工程と、第1の導電層と同じ層に第2の導電層を形成する工程と、第2の導電層に接するように第3の導電層を形成する工程と、第3の導電層にレーザービームを照射する工程とを有する。第2の導電層は、ソース配線又はドレイン配線である。第3の導電層は、外部と接続される接続端子である。第2の導電層と第3の導電層は電気的に接続されている。第2の導電層を形成する工程と第3の導電層を形成する工程は、同時に行われてもよい。
また、上記工程に加えて、第2の絶縁層、第1の導電層及び第3の導電層上に、前記第3の導電層の一部が露出するように、第3の絶縁層を選択的に形成する工程と、第2の絶縁層と第3の絶縁層にレーザービームを照射して剥離層が露出するような開口部を形成する工程と、第3の絶縁層の表面に第2の基板を設ける工程と、第2の基板を用いて、剥離層の内部又は剥離層と第1の絶縁層の界面を境界として、第1の基板から第1の絶縁層とトランジスタを含む積層体を分離する工程と、第1の絶縁層の表面に第3の基板を設けると共に、第2の絶縁層の表面から第2の基板を分離する工程と、第3の絶縁層に設けられた開口部を介して、第3の導電層に接続された第4の導電層を形成する工程と、第4の導電層と第4の基板上の第5の導電層とが電気的に接続されるように、第3の絶縁層上に第4の基板を設ける工程とを有する。
上記の半導体装置の作製方法において、第1の基板はガラス基板である。また、剥離層としてタングステン又はモリブデンを含む層を形成する。また、第2の導電層として、チタン、タングステン、クロム、アルミニウム、タンタル、ニッケル、ジルコニウム、ハフニウム、バナジウム、イリジウム、ニオブ、鉛、白金、モリブデン、コバルト又はロジウムを含む層を形成する。また、第3の導電層として、銀、金又は銅を含む層を形成する。また、第4の導電層として、銀、金又は銅を含む層を形成する。
本発明の半導体装置は、トランジスタと、トランジスタ上に設けられた第1の絶縁層と、第1の絶縁層に設けられた開口部を介してトランジスタのソース又はドレインに接続された第1の導電層と、第1の導電層と同じ層に設けられた第2の導電層と、第1の絶縁層、第1の導電層及び第2の導電層上に設けられた第2の絶縁層を有する。また、第2の絶縁層に設けられた開口部を充填するように設けられ第2の導電層に接する第3の導電層と、第2の絶縁層に設けられた開口部を充填するように設けられ第3の導電層に接する第4の導電層と、第2の絶縁層と第4の導電層上に設けられた第3の絶縁層と、第3の絶縁層に設けられた開口部を介して第4の導電層に電気的に接続された第5の導電層と、第3の絶縁層と第5の導電層上に設けられた基板とを有する。
上記構成の半導体装置において、第2の導電層は、チタン、タングステン、クロム、アルミニウム、タンタル、ニッケル、ジルコニウム、ハフニウム、バナジウム、イリジウム、ニオブ、鉛、白金、モリブデン、コバルト又はロジウムを含む層である。また、第3の導電層は、銀、金又は銅を含む層である。また、第4の導電層は、銀、金又は銅を含む層である。また、第5の導電層は、アンテナとして機能する。
本発明の半導体装置の作製方法は、基板上に第1の導電層を形成する工程と、第1の導電層上に、金、銀または銅の導電性粒子(導電性微粒子ともよぶ)と樹脂を含む第2の導電層を形成する工程と、第2の導電層にレーザービームを照射して、前記第1の導電層と前記第2の導電層が接する面積(部分)を増加させる工程とを含む。第1の導電層は、スパッタリング法、蒸着法、CVD法または液滴吐出法を用いて形成する。好ましくは、第1の導電層は、スパッタリング法により形成する。また、第2の導電層は、印刷法により形成する。好ましくは、第2の導電層は、スクリーン印刷法により形成する。第2の導電層は、導電性粒子と樹脂からなり、ペースト状のものである。本発明の半導体装置の作製方法は、レーザービームを照射する工程を含むことにより、第1の導電層上に、導電性粒子と樹脂からなる第2の導電層を形成した場合でも、第1の導電層と第2の導電層が接する部分を増加させ、第1の導電層と第2の導電層の間の電気的な接続不良を改善することができる。
上記構成を有する本発明により、複数の導電層の積層体の電気的な接続をより確実にすることにより、信頼性を向上させることができる。また、性質が異なる接着層が設けられた基板を活用することにより、複数の工程を同時に行い、生産性を向上させることができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
本発明の半導体装置及びその作製方法について、図1〜7の断面図と図8〜10の上面図を参照して説明する。なお、図1(A)は図8(A)、図1(B)は図8(B)、図2(B)は図8(C)、図5(A)は図9(A)、図5(B)は図9(B)(C)、図6(A)は図10(A)(B)、図6(B)は図10(C)の上面図の点Aから点Bの断面図である。
まず、基板10の一方の面上に、絶縁層11を形成する(図1(A)参照)。次に、絶縁層11上に剥離層12を形成する。続いて、剥離層12上に絶縁層13を形成する。
基板10は、絶縁表面を有する基板であり、例えば、ガラス基板、プラスチック基板、石英基板等である。好適には、基板10として、ガラス基板又はプラスチック基板を用いるとよい。ガラス基板とプラスチック基板は、1辺が1メートル以上のものを作成することが容易であり、また、四角形状等の所望の形状のものを作成することが容易であるからである。そうすると、例えば、四角形状で、1辺が1メートル以上のガラス基板やプラスチック基板を用いると、生産性を大幅に向上させることができる。このような利点は、円形で、最大で直径が30センチ程度のシリコン基板を用いる場合と比較すると、大きな優位点である。
絶縁層11、13は、気相成長法(CVD法)やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物などを形成する。絶縁層11は、基板10からの不純物元素が上層に侵入してしまうことを防止する役目を担う。但し、絶縁層11は、必要がなければ、形成しなくてもよい。
剥離層12は、スパッタリング法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)等から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料を含む層を、単層又は積層して形成する。なお、珪素を含む層は、非晶質、微結晶、多結晶のいずれでもよい。
剥離層12が単層構造の場合、好ましくは、タングステン、モリブデン、タングステンとモリブデンの混合物、タングステンの酸化物、タングステンの酸化窒化物、タングステンの窒化酸化物、モリブデンの酸化物、モリブデンの酸化窒化物、モリブデンの窒化酸化物、タングステンとモリブデンの混合物の酸化物、タングステンとモリブデンの混合物の酸化窒化物、タングステンとモリブデンの混合物の窒化酸化物のいずれかを含む層を形成する。
剥離層12が積層構造の場合、好ましくは、1層目として、タングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステンの酸化物、モリブデンの酸化物、タングステンとモリブデンの混合物の酸化物、タングステンの酸化窒化物、モリブデンの酸化窒化物、又はタングステンとモリブデンの混合物の酸化窒化物を含む層を形成する。
剥離層12として、タングステンとタングステンの酸化物の積層構造を形成する場合、まず、剥離層12としてタングステンを含む層を形成し、その上層の絶縁層13として、珪素の酸化物を含む層を形成することにより、タングステンを含む層と珪素の酸化物を含む層との間に、タングステンの酸化物を含む層が形成されることを活用してもよい。タングステンの窒化物、タングステンの酸化窒化物、又はタングステンの酸化窒化物等を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に珪素の窒化物を含む層、酸素を含む窒化珪素層、窒素を含む酸化珪素層を形成するとよい。
次に、絶縁層13上に複数のトランジスタ14を形成する。この工程では、複数のトランジスタ14として、薄膜トランジスタ(Thin Film Transistor)を形成する。
複数のトランジスタ14の各々は、半導体層50、ゲート絶縁層(絶縁層ともいう)51、ゲート(ゲート電極ともいう)である導電層52を有する。半導体層50は、ソース又はドレインとして機能する不純物領域53、54、チャネル形成領域55を有する。不純物領域53、54には、N型を付与する不純物元素(例えばリン(P)、砒素(As))、又はP型を付与する不純物元素(例えばボロン(B))が添加されている。不純物領域54は、LDD(Lightly Doped Drain)領域である。
複数のトランジスタ14の各々は、半導体層50上にゲート絶縁層51が設けられ、ゲート絶縁層51上に導電層52が設けられたトップゲート型、導電層52上にゲート絶縁層51が設けられ、ゲート絶縁層51上に半導体層50が設けられたボトムゲート型のどちらのタイプでもよい。また、複数のトランジスタ14から選択された1つ又は複数のトランジスタは、ゲート電極が2つ以上、チャネル形成領域が2つ以上あるマルチゲート型のトランジスタでもよい。
また、基板10上に複数のトランジスタ14のみを形成しているが、本発明はこの構成に制約されない。基板10上に設ける素子は、半導体装置の用途によって適宜調整される。例えば、非接触でデータの送信と受信を行う機能を有する場合、基板10上に複数のトランジスタのみ、又は基板10上に複数のトランジスタとアンテナとして機能する導電層を形成するとよい。また、データを記憶する機能を有する場合、基板10上に複数のトランジスタと記憶素子(例えば、トランジスタ、メモリトランジスタ等)を形成するとよい。また、回路を制御する機能や信号を生成する機能等を有する場合(例えば、CPU、信号生成回路等)、基板10上に複数のトランジスタを形成するとよい。また、上記以外にも、必要に応じて、抵抗素子(抵抗ともいう)や容量素子(容量ともいう)などの他の素子を形成するとよい。
次に、複数のトランジスタ14上に、絶縁層15〜17を形成する。絶縁層15〜17は、気相成長法、スパッタリング法、SOG(スピン オン グラス)法、液滴吐出法(例えば、インクジェット法)等を用いて、珪素の酸化物、珪素の窒化物、ポリイミド、アクリル、シロキサン、オキサゾール樹脂等を用いて形成する。シロキサンは、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)、フルオロ基、又は少なくとも水素を含む有機基とフルオロ基を用いたものである。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。オキサゾール樹脂は、ポリイミド等の比誘電率(3.2〜3.4程度)と比較すると、比誘電率が低いため(2.9程度)、半導体装置の寄生容量の発生を抑制することができる。また、寄生容量の発生を抑制することにより、半導体装置は、高速動作を行うことができる。
また上記の構成では、複数のトランジスタ14上に3層の絶縁層(絶縁層15〜17)を形成しているが、本発明はこの構成に制約されない。複数のトランジスタ14上に設けられる絶縁層の数は制約されない。
次に、絶縁層15〜17に開口部を形成して、複数のトランジスタ14の各々のソース(ソース領域、ソース電極ともいう)又はドレイン(ドレイン領域、ドレイン電極ともいう)に接続された導電層19〜24と、導電層18、25を形成する(図1(A)、図8(A)参照)。導電層18、25と、導電層19〜24は、同じ層に設けられている。また、導電層18、25は外部と接続する端子であり、導電層19〜24はソース配線又はドレイン配線である。導電層18、25は、導電層19〜24と電気的に接続されている。外部から供給される信号は、導電層18、25と、導電層19〜24を介して、複数のトランジスタ14に供給される。
導電層18〜25は、スパッタリング法等により、チタン、タングステン、クロム、アルミニウム、タンタル、ニッケル、ジルコニウム、ハフニウム、バナジウム、イリジウム、ニオブ、鉛、白金、モリブデン、コバルト又はロジウム等から選択された元素、又はこれらの元素を主成分とする合金材料、又はこれらの元素を主成分とする酸化物や窒化物などの化合物材料で、単層又は積層で形成する。導電層18〜25の積層構造の例を挙げると、例えば、チタン、アルミニウム、チタンの3層構造、チタン、窒化チタン、アルミニウム、チタン、窒化チタンの5層構造、チタン、窒化チタン、シリコンが添加されたアルミニウム、チタン、窒化チタンの5層構造等がある。
次に、導電層18、25に接するように、導電層26、27を形成する(図1(B)、図8(B)参照)。導電層26、27は、スクリーン印刷法、液滴吐出法等を用いて、金、銀又は銅を含む層を形成する。好ましくは、スクリーン印刷法を用いて、銀の微粒子を含むペースト(銀の微粒子と樹脂が混合した材料)で形成するとよい。スクリーン印刷法は、作製時間を短縮することができ、装置が安価であるからである。また、銀は抵抗値が低いからである。
次に、導電層26、27と、導電層18、25の一方もしくは双方を、溶融させることのできるレーザービームを照射する(図2(A)参照)。レーザービームを照射する前は、導電層18と導電層26、導電層25と導電層27とは部分的に接していたが、レーザービームの照射により、導電層18と導電層26、導電層25と導電層27の接する部分を増大させることができる。そのため、導電層18と導電層26、導電層25と導電層27の電気的な接続をより確実なものとして、信頼性を向上させることができる。レーザービームには、媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、X線レーザーがあるが、本発明では、いずれのレーザーを用いてもよい。但し、好ましくは気体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。また本発明には、連続発振型のレーザービーム、パルス発振型のレーザービームのどちらを用いてもよい。
次に、絶縁層17と導電層19〜24上に、絶縁層28を選択的に形成する(図2(B)、図8(C)参照)。絶縁層28には、開口部29、30が設けられている。導電層26、27は、開口部29、30を介して露出されている。
なお、開口部29、30は、導電層26、27の全ての表面が露出されるような形状ではなく、導電層26、27の一部の表面が露出されるような形状とするとよい。具体的には、開口部29、30は、導電層26、27の中心部が露出されるような形状とするとよい。これは、後の工程において、正確な位置に歩留まりよく転置を行うためである。仮に、導電層26、27の一表面の全てが露出されるように、絶縁層28を設けると、導電層26、27と絶縁層28の両方が設けられていない領域が生じてしまう場合がある。後に行う転置の工程では、絶縁層28と基板48とを接着させて行うため、導電層26、27と絶縁層28の一方が設けられていない領域があると、正確に転置を行うことができない場合がある。しかしながら、上記の工程では、絶縁層28は、導電層26、27の中心部が露出されるように、選択的に設けられている。そうすると、導電層26、27と絶縁層28の一方が設けられていない領域がないため、正確に転置を行うことができる。
絶縁層28は、エポキシ樹脂、アクリル樹脂及びポリイミド樹脂等の絶縁性の樹脂により、5〜200μm、好適には15〜35μmの厚さで形成する。また、絶縁層28は、スクリーン印刷法、液滴吐出法等を用いて、均一に形成する。好ましくは、スクリーン印刷法を用いるとよい。スクリーン印刷法は、作製時間を短縮することができ、装置が安価であるからである。次に、必要に応じて、加熱処理を行う。
次に、少なくとも、剥離層12の一部が露出するような開口部31を形成する(図3(A)、図8(D)参照)。この工程は、処理時間が短い点から、レーザービームの照射により行うとよい。レーザービームは、基板10、絶縁層11、剥離層12、絶縁層13、15〜17、28に対して照射される。また、レーザービームは、絶縁層28の表面から照射される。開口部29は、少なくとも、剥離層12の一部が露出するように形成される。そのため、少なくとも、絶縁層13、15〜17、28には、開口部29が設けられる。図示する構成では、レーザービームが、絶縁層11にまで達し、絶縁層11、13、15〜17、28が分断された場合を示す。なお、レーザービームは、基板10まで分断してもよい。
上記のレーザービームを照射する工程では、アブレーション加工が用いられる。アブレーション加工とは、レーザービームを照射した部分、つまり、レーザービームを吸収した部分の分子結合が切断されて、光分解し、気化する現象を用いた加工である。つまり、レーザービームを照射して、絶縁層11、剥離層12、絶縁層13、15〜17、28のある部分の分子結合を切断し、光分解し、気化させることにより、開口部31を形成している。
また、レーザーは、紫外領域である150〜380nmの波長の固体レーザーを用いるとよい。好ましくは、150〜380nmの波長のNd:YVOレーザーを用いるとよい。その理由は、150〜380nmの波長のNd:YVOレーザーは、他の高波長側のレーザーに比べ、基板に光が吸収されやすく、アブレーション加工が可能であるからである。また、加工部の周辺に影響を与えず、加工性がよいからである。
次に、絶縁層28上に、基板48を設ける(図3(B)参照)。基板48は、絶縁層32と接着層43が積層された基板であり、熱剥離型の基板である。接着層43は、加熱処理により接着力が低下する層であり、例えば、熱可塑性接着剤の加熱時の軟化を活用する材料からなる層、加熱により膨張するマイクロカプセルや発泡剤を混入した材料からなる層、熱硬化性樹脂に熱溶融性や熱分解性を付与した材料からなる層、水の侵入による界面強度劣化やそれに伴う吸水性樹脂の膨張を用いた層である。
次に、基板48を用いて、基板10から、複数のトランジスタ14を含む積層体を分離する(図4(A)参照)。基板10から、複数のトランジスタ14を含む積層体の分離は、剥離層12の内部又は剥離層12と絶縁層13を境界として行われる。図示する構成では、分離は、剥離層12と絶縁層13の界面を境界として行われた場合を示す。このように、基板48を用いることにより、分離の工程を容易にかつ短時間で行うことができる。
次に、加熱処理を行って、絶縁層13の表面に基板49を設けると共に、基板48から複数のトランジスタ14を含む積層体を分離する(図4(B)参照)。基板49は、絶縁層33と接着層44が積層された基板である。接着層44は、加熱処理により接着力が増す層であり、熱可塑性の樹脂を含む層に相当する。熱可塑性の樹脂とは、例えば、ポリエチレン、ポリスチレン、ポリプロピレン、ポリ塩化ビニル等に相当する。
上述したように、基板48は、熱剥離型の基板であるため、加熱処理により、基板48と絶縁層28の間の接着力が低下し、基板48から複数のトランジスタ14を含む積層体が分離される。同時に、加熱処理により、基板49の表面の熱可塑性の樹脂が硬化し、絶縁層13と基板49の一表面との接着力が増す。このように、性質が異なる接着層が設けられた2枚の基板48、49を用いることにより、基板48から積層体を分離する工程と、積層体を基板49上に設ける工程とを同時に行うことができる。従って、作製時間を短縮することができる。
次に、必要に応じて、再度、導電層26、27にレーザービームを照射する。これは、上記の分離の工程の影響により、導電層18と導電層26、導電層25と導電層27との電気的な接続に不良が生じる可能性があり、そのような不良を改善するためである。従って、必要がなければ、レーザービームを照射する工程を行わなくてもよい。
次に、導電層26、27に接するように、導電層34、35を形成する(図5(A)、図9(A)参照)。導電層34、35は、スクリーン印刷法、液滴吐出法等を用いて、金、銀又は銅を含む層を形成する。好ましくは、スクリーン印刷法を用いて、銀の微粒子を含むペースト(銀の微粒子と樹脂が混合した材料)で形成する。スクリーン印刷法は、作製時間を短縮することができ、装置が安価であるからである。また、銀は抵抗値が低いからである。次に、必要に応じて、加熱処理を行う。
次に、基板49、絶縁層13、15〜17、28に、レーザービームを照射して、開口部36を形成する(図5(B)、図9(B)(C)参照)。
次に、アンテナ(アンテナとして機能する導電層)45、容量素子46が設けられた基板37を準備する(図6(A)、図10(A)参照)。アンテナ45、容量素子46の各々は、スクリーン印刷法、液滴吐出法等を用いて形成する。図6(A)には、アンテナ45の一部である導電層38、39を図示する。異方性導電層40は、接着剤中に導電性フィラーが設けられた材料であり、ACP(Anisotropic Conductive Paste)ともよばれる。異方性導電層40は、スクリーン印刷法、液滴吐出法等を用いて、均一に形成する。
次に、異方性導電層40を用いて、基板49と基板37とを貼り合わせる(図6(B)、図10(B)参照)。次に、必要があれば、絶縁層28と異方性導電層40とを接着する。この際、フリップチップボンダー、ダイボンダー、ACF貼り付け機、圧着機等により、加圧処理と加熱処理の一方又は両方を行う。
なお、導電層35と導電層39は、直接接してもよい(図6(B)参照)。また、導電層35と導電層39の間に、異方性導電層40が設けられていてもよい。
なお、複数のトランジスタ14を含む積層体の表面に、さらに基板を設けてもよい(図7参照)。具体的には、基板49と基板37の一方又は両方の表面に、新たに、基板を設けてもよい。図示する構成では、基板49の表面に基板41を設け、基板37の表面に基板42を設けている。基板41、42を設けることにより、さらに強度を向上させることができる。基板41、42による複数のトランジスタ14を含む積層体の封止は、基板41、42の各々の表面の層、又は基板41、42の各々の表面の接着層を加熱処理によって溶かすことにより行われる。また必要に応じて、加圧処理も行われる。
上記の実施の形態では、基板10から、複数のトランジスタ14を含む積層体を分離するが(図4(A)参照)、本発明はこの形態に制約されない。導電層18〜25を形成した後(図1(A)参照)に、基板10を薄型化してもよい。
基板10を薄型化するためには、基板10の他方の面を、研削装置(例えば研削盤)を用いて研削する。好適には、基板10の厚さが100μm以下になるまで研削する。次に、研削した基板10の他方の面を、研磨装置(例えば、研磨パッド、研磨砥粒(例えば酸化セリウム等))を用いて研磨する。好適には、基板10の厚さが50μm以下、好ましくは20μm以下、より好ましくは5μm以下になるまで研磨する。なお、基板10を薄型化するためには、基板10の研削と研磨の一方又は両方を行うとよい。また、研削工程と研磨工程を行う前に、必要に応じて、導電層18〜25上に保護を目的とした層を設けるとよい。また、研削工程と研磨工程の後は、必要に応じて、ゴミを除去するための洗浄工程、乾燥工程の一方又は両方を行うとよい。
薄型化した基板10の厚さは、研削工程と研磨工程に必要な時間、後に行う切断工程に必要な時間、半導体装置の用途、半導体装置の用途に必要な強度などを考慮して、適宜決めるとよい。例えば、研削工程と研磨工程の時間を短縮して生産性を向上させる場合は、研磨後の基板10の厚さは50μm程度にするとよい。また、後に行う切断工程に必要な時間を短縮して生産性を向上させる場合、研磨後の基板10の厚さは、20μm以下、より好適には5μm以下とするとよい。また、半導体装置を薄い物品に貼り付けたり、埋め込んだりする場合、研磨後の基板10の厚さは20μm以下、より好適には5μm以下とするとよい。また、薄型化した基板10の厚さの下限は特に制約されない。基板10が除去されるまで(基板10の厚さが0μmになるまで)、薄型化してもよい。
次に、導電層18、25に接するように、導電層26、27を形成する(図1(B)参照)。次に、導電層26、27にレーザービームを照射する(図2(A)参照)。次に、絶縁層28を選択的に形成する(図2(B)参照)。次に、レーザービームを照射して、開口部31を形成する(図3(A)参照)。図示する構成では、開口部31の形成の際に、基板10を切断していないが、基板10を薄型化した場合は、基板10も切断するとよい。そして、基板10から、複数のトランジスタ14を含む積層体を分離する工程を省略するとよい。その後の工程は、上述の工程と同様である(図3(B)、図4、図5、図6参照)。基板10から複数のトランジスタ14を含む積層体を分離せずに、薄型化した基板10を残存させておくと、有害な気体の侵入、水の侵入、不純物元素の侵入を抑制することができる。従って、劣化や破壊を抑制し、信頼性を向上させることができる。また、バリア性を向上させることができる。
本発明の半導体装置の構成について、図11を参照して説明する。本発明の半導体装置100は、演算処理回路101、記憶回路103、アンテナ104、電源回路109、復調回路110、変調回路111を有する。
演算処理回路101は、復調回路110から入力される信号に基づき、命令の解析、記憶回路103の制御、外部に送信するデータの変調回路111への出力などを行う。
記憶回路103は、記憶素子を含む回路と、データの書き込みやデータの読み出しを制御する制御回路を有する。記憶回路103には、少なくとも、半導体装置自体の識別番号が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。記憶回路103は、有機メモリ、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)及びフラッシュメモリから選択された一種又は複数種である。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有するメモリである。有機メモリは、構造が単純であるため、作製工程を簡略化することができ、費用を削減することができる。また、構造が単純であるため、積層体の面積を小型化することが容易であり、高集積化を容易に実現することができる。また、不揮発性であり、電池を内蔵する必要がない。従って、記憶回路103として、有機メモリを用いることが好ましい。
アンテナ104は、リーダ/ライタ112から供給された搬送波を、交流の電気信号に変換する。また、アンテナ104は、変調回路111により、負荷変調が加えられる。電源回路109は、アンテナ104が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。
復調回路110は、アンテナ104が変換した交流の電気信号を復調し、復調した信号を、演算処理回路101に供給する。変調回路111は、演算処理回路101から供給される信号に基づき、アンテナ104に負荷変調を加える。
リーダ/ライタ112は、アンテナ104に加えられた負荷変調を、搬送波として受信する。また、リーダ/ライタ112は、搬送波を半導体装置100に送信する。なお、搬送波とは、リーダ/ライタ112が発する電磁波である。
本発明の半導体装置が含むトランジスタを用いて、上記回路を構成することにより、非接触でデータの送信と受信を行う機能をもたせることができる。
本発明の半導体装置125は、非接触でデータの送信と受信を行うことができるという機能を活用することにより、様々な物品、様々なシステムに用いることができる。物品とは、例えば、鍵(図12(A)参照)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等)、書籍類、容器類(シャーレ等、図12(B)参照)、装身具(鞄や眼鏡等、図12(C)参照)、包装用容器類(包装紙やボトル等、図12(D)参照)、記録媒体(ディスクやビデオテープ等)、乗物類(自転車等)、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表示装置、テレビジョン装置、携帯端末等)等である。本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。
また、システムとは、物流・在庫管理システム、認証システム、流通システム、生産履歴システム、書籍管理システム等であり、本発明の半導体装置の機能を活用することにより、システムの高機能化、多機能化、高付加価値化を図ることができる。例えば、本発明の半導体装置を身分証明証の内部に設けておき、かつ、建物の入り口などに、リーダ/ライタ121を設けておく(図12(E)参照)。リーダ/ライタ121は、各人が所有する身分証明証内の認証番号を読み取り、その読み取った認証番号に関する情報を、コンピュータ122に供給する。コンピュータ122では、リーダ/ライタ121から供給された情報に基づき、入室又は退室を許可するか否かを判断する。このように、本発明の半導体装置の機能を活用することにより、使用者の利便性を向上させ、高付加価値化を実現した入退室管理システムを提供することができる。
本発明の半導体装置に用いられる、導電層が設けられた基板の例について説明する。導電層が設けられた基板は、例えば、以下の2つのようなものがある。導電層は、アンテナや接続配線として機能する。
1つは、基板上に、導電層が設けられたものである。導電層は、銅、銀、金、アルミニウム、チタンなどにより形成されている。導電層の露出された部分は、酸化防止のため、金などによりメッキが施されている。
もう1つは、基板上に、導電層が設けられ、当該導電層上に保護層が設けられたものである。保護層は、絶縁性の樹脂を含み、絶縁性の樹脂とは、例えば、エポキシ樹脂、シリコン樹脂、合成ゴム系樹脂である。保護層には、所望の箇所に開口部が設けられており、その開口部を介して、導電層が露出されている。
なお、基板220上の導電層221をアンテナとして機能させる場合、導電層221の形状は制約されない(図16(A)〜(D)参照)。例えば、線状(ダイポールアンテナ等、図16(A)参照)、直方体で平坦なもの(パッチアンテナ等、図16(B)参照)、輪状(ループアンテナ、スパイラルアンテナ等、図16(C)参照)、リボン状(図16(D)参照)などがある。そして、導電層221が設けられた基板220上に、複数のトランジスタを含む積層体222を貼り付ければ、非接触でデータの送信と受信が可能な半導体装置が完成する。
また、導電層を形成する材料も特に制約されない。材料には、例えば、金、銀、銅等を用いればよく、そのうち、抵抗値が低い銀を用いるとよい。また、その作製方法も特に制約されず、スパッタリング法、スクリーン印刷法、液滴吐出法等を用いるとよい。
なお、アンテナを、直接、金属膜の表面に貼り付けると、金属膜の表面を通る磁束によって、金属膜にうず電流が発生する。このようなうず電流は、リーダ/ライタの磁界に対して、逆向きに発生してしまう。そこで、アンテナと導電層の間に、高い透磁率で高周波損失の少ないフェライトや金属薄膜シートを挟み、うず電流の発生を防止するとよい。
本発明の半導体装置には、静電気による影響を抑制するために、電荷の発生を抑制することができる帯電防止型の基板を用いることが好ましい。そこで、帯電防止型の基板について、図17を参照して説明する。以下には、帯電防止型の基板を5つに大別して説明する。
1つ目は、絶縁層251と、絶縁層251上に導電性材料を含む層252が設けられた基板である(図17(A)参照)。導電性材料を含む層252は、めっき法、蒸着法及びスパッタリング法などを用いて、アルミニウム、金、亜鉛、インジウム錫酸化物等の金属を含む層を形成する。又は、導電性材料を含む層252として、導電性塗料を含む層を形成する。導電性塗料とは、塗料に導電性材料(カーボンブラックや銀の粒子など)の微粉が混入された材料である。
2つ目は、絶縁層253が設けられており、絶縁層253の表面に親水化された層254が設けられた基板である(図17(B)参照)。親水化するためには、酸による処理、プラズマによる表面処理を用いる。3つ目は、導電性材料が混入された絶縁層255を含む基板である(図17(C)参照)。導電性材料とは、金属粉、カーボンブラック、カーボン繊維などを用いる。
上記の3つの基板のように、基板に帯電された電荷を放電し、その一端を接地することにより、容易に電荷を除去することができる。従って、静電気による影響を抑制することができる。
4つ目は、絶縁層256と、絶縁層256上に帯電防止剤を含む層257が設けられた基板である(図17(D)参照)。5つ目は、帯電防止剤が混入された絶縁層258を含む基板である(図17(E)参照)。帯電防止剤は、アニオン系帯電防止剤、カチオン系帯電防止剤、両性帯電防止剤、非イオン系帯電防止剤に分類される。アニオン系帯電防止剤にはアルキルスルホン酸塩等があり、カチオン系帯電防止剤にはテトラアルキルアンモニウム塩等があり、両性帯電防止剤にはアルキルベタイン等があり、非イオン系帯電防止剤にはグリセリン脂肪酸エステル等がある。
上記の2つの基板のように、帯電防止剤を用いることにより、基板に帯電された電荷の漏洩を促進することができる。従って、静電気による影響を抑制することができる。
絶縁層251、253、256には、シリコーン、ポリエチレン、ポリプロピレン、ポリスチレン、AS樹脂、ABS樹脂(アクリルニトリル、ブタジエン、スチレンの三つが重合した樹脂)、アクリル樹脂、ポリ塩化ビニル、ポリアセタール、ポリアミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアミドイミド、ポリメチルペンテン、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、ジアリルフタレート樹脂、不飽和ポリエステル樹脂、ポリイミド、ポリウレタン等を用いて形成する。
また、上記の基板は、基板(基体、フィルム、テープとよぶこともできる)は、可撓性の性質を有することが好ましい。また、基板の表面には、接着層が設けられていてもよい。接着層は、接着剤を含む層である。また、基板の表面は、二酸化珪素(シリカ)により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。また、その表面は、炭素を主成分とする材料(例えば、ダイヤモンドライクカーボン)によりコーティングされていてもよい。コーティングにより強度が増し、複数のトランジスタ14を含む積層体の劣化や破壊を抑制することができる。
本発明の半導体装置は、複数のトランジスタを有する。複数のトランジスタの各々は、半導体層、ゲート絶縁層及びゲート電極を有する。以下には、複数のトランジスタの各々が含む半導体層の作製方法の一例について説明する。
まず、スパッタリング法、LPCVD法、プラズマCVD法等により非晶質半導体層を形成する。次に、レーザー結晶化法、RTA(Rapid Thermal Anneal)法、ファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせた方法などを用いて、非晶質半導体層を結晶化し、結晶化された半導体層を形成する。次に、結晶化された半導体層を所望の形状に加工する。
なお上記の作製方法のうち、好ましくは、熱処理を伴った結晶化法と、連続発振レーザー又は10MHz以上の周波数で発振するレーザービームを照射する結晶化法とを組み合わせた方法を用いるとよい。連続発振レーザー又は10MHz以上の周波数で発振するレーザービームを照射することで、結晶化された半導体層の表面を平坦なものとすることができる。結晶化された半導体層の表面を平坦化することにより、当該半導体層の上層のゲート絶縁層を薄膜化し、また、前記ゲート絶縁層の耐圧を向上させることができる。
また上記の作製方法のうち、好ましくは、連続発振レーザー又は10MHz以上の周波数で発振するレーザービームを用いるとよい。連続発振レーザー又は10MHz以上の周波数で発振するレーザービームを照射しながら、一方向に走査して結晶化させた半導体層は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向(チャネル形成領域が形成されたときにキャリアが流れる方向)に合わせてトランジスタを配置し、なおかつ、ゲート絶縁層の作製方法に下記の方法を採用することにより、特性のばらつきが小さく、しかも電界効果移動度が高いトランジスタを得ることができる。
次に、複数のトランジスタの各々が含むゲート絶縁層の作製方法の一例について説明する。ゲート絶縁層は、半導体層に対し、プラズマ処理を行うことにより、表面を酸化又は窒化することで形成するとよい。例えば、希ガス(He、Ar、Kr、Xeなど)と混合ガス(酸素、酸化窒素、アンモニア、窒素、水素など)を導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。このような高密度プラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体層の表面を酸化又は窒化することにより、5〜10nmの絶縁層が半導体層に形成される。この5〜10nmの絶縁層をゲート絶縁層として用いるとよい。
なお、この場合の高密度プラズマを用いた処理による反応は、固相反応であるため、当該ゲート絶縁層と半導体層との界面準位密度はきわめて低くすることができる。このような高密度プラズマ処理は、半導体層(結晶性シリコン、或いは多結晶シリコン)を直接酸化(若しくは窒化)するため、形成されるゲート絶縁層の厚さのばらつきをきわめて小さくすることができる。また、結晶性シリコンの結晶粒界でも、強く酸化されることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で、半導体層の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低いゲート絶縁層を形成することができる。
なお、トランジスタが含むゲート絶縁層は、高密度プラズマ処理によって形成される絶縁層のみを用いてもよいし、高密度プラズマ処理によって形成される絶縁層に加えて、プラズマや熱反応を利用したCVD法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁層を積層させて形成してもよい。いずれにしても、高密度プラズマで形成した絶縁層をゲート絶縁層の一部又は全部に含むトランジスタは、その特性のばらつきを小さくすることができる。
また、トランジスタが含む半導体層とゲート絶縁層や、その他の絶縁層は、プラズマ処理を用いて形成する場合がある。このようなプラズマ処理は、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下で行うことが好ましい。より詳しくは、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下で行うことが好ましい。
プラズマの電子密度が高密度であり、被処理物(例えば、トランジスタが含む半導体層、ゲート絶縁層等)付近での電子温度が低いと、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被処理物を酸化または窒化することよって形成される酸化物または窒化物は、CVD法やスパッタリング法等により形成された薄膜と比較して、膜厚等が均一性に優れ、緻密な膜を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して、低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても、被処理物を十分に酸化または窒化することによって、酸化物または窒化物を形成することができる。
積層された導電層にレーザービームを照射する前と照射した後とで抵抗値の相違を調べた実験とその結果、また、積層された導電層にレーザービームを照射した後の断面構造について、図13〜15を参照して説明する。
実験では、サンプルAとサンプルBの2つのサンプルを準備した。サンプルAは、基板221上に、第1の導電層222、第2の導電層223、第3の導電層224、第4の導電層225及び第5の導電層226を積層して形成した。また、第5の導電層226上に、第6の導電層227、228を形成した(図13(A)のサンプルAの断面の概略図参照)。
サンプルBは、サンプルAと同様、基板221上に、第1の導電層222、第2の導電層223、第3の導電層224、第4の導電層225及び第5の導電層226を積層して形成した。また、第5の導電層226上に、2つの第6の導電層を形成し、その後、当該第6の導電層の表面に、266nmの波長のNd:YVOレーザーを照射した。その結果、レーザービームに照射された第6の導電層229、230が形成された(図13(B)のサンプルBの断面の概略図参照)。
なお、第1の導電層222はチタンを含む層であり、第2の導電層223は窒化チタンを含む層であり、第3の導電層224はアルミニウムを含む層であり、第4の導電層225はチタンを含む層であり、第5の導電層226は窒化チタンを含む層であった。また、第6の導電層227、228、229、230は、銀ペーストを含む層であった。銀ペーストは、エポキシ樹脂と銀の微粒子を含むものであった。
次に、サンプルAの第6の導電層227、228の間の抵抗値と、サンプルBの第6の導電層229、230の間の抵抗値を測定した。その結果、サンプルAの抵抗値は4.00Ωであり、サンプルBの抵抗値は0.14Ωであった。この結果から、レーザービームを照射することにより、抵抗値が低くなることが分かった。
次に、サンプルCを準備した。サンプルCは、基板201上に、第1の導電層202、第2の導電層203、第3の導電層204、第4の導電層205及び第5の導電層206を積層して形成した。また、第5の導電層206上に、第6の導電層207を形成した(図14(A)(B)のサンプルCの断面と上面の概略図参照)。第1の導電層202はチタンを含む層であり、第2の導電層203は窒化チタンを含む層であり、第3の導電層204はアルミニウムを含む層であり、第4の導電層205はチタンを含む層であり、第5の導電層206は窒化チタンを含む層であり、第6の導電層207は銀ペーストを含む層であった。
次に、第6の導電層207に、266nmの波長のNd:YVOレーザーを照射した(図14(C)(D)のサンプルCの断面と上面の概略図、図15(A)(B)参照)。図14(C)と図15(B)において、領域211はレーザービームが照射された領域であり、領域213はレーザービームが照射されていない領域である。
図15(A)は、図14(C)の領域210のFIB(Focused Ion Beam System:集束イオンビーム加工観察装置)像である。図15(B)は、図15(A)の概略図であり、図15(B)中、導電層212は、第1の導電層202〜第5の導電層206の積層体に相当する。サンプルCの断面の観察の結果、レーザービームの照射により、第5の導電層206と第6の導電層207との接する部分208が増大していた。また、レーザービームの照射により、第3の導電層204の一部、第4の導電層205の一部及び第5の導電層206の一部が溶融され、第3の導電層204と第6の導電層207の接する部分209が形成されていた。このように、レーザービームを照射することにより、第1の導電層202〜第5の導電層206の積層体と第6の導電層207とが接する部分を増大することができた。そのため、第1の導電層202〜第5の導電層206の積層体と第6の導電層207との間の抵抗値を低くすることができた。
本発明の半導体装置及びその作製方法を示す図。 本発明の半導体装置及びその作製方法を示す図。 本発明の半導体装置及びその作製方法を示す図。 本発明の半導体装置及びその作製方法を示す図。 本発明の半導体装置及びその作製方法を示す図。 本発明の半導体装置及びその作製方法を示す図。 本発明の半導体装置及びその作製方法を示す図。 本発明の半導体装置及びその作製方法を示す図。 本発明の半導体装置及びその作製方法を示す図。 本発明の半導体装置及びその作製方法を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 実験とその結果を示す図。 実験とその結果を示す図。 実験とその結果を示す図。 本発明の半導体装置を示す図。 帯電防止型の基板を示す図。

Claims (10)

  1. 基板上に第1の導電層を形成し、
    前記第1の導電層に接するように、金、銀または銅の導電性粒子と樹脂を含む第2の導電層を形成し、
    前記第2の導電層にレーザービームを照射して、前記第1の導電層と前記第2の導電層が接する面積を増加させることを特徴とする半導体装置の作製方法。
  2. 基板上にトランジスタを形成し、
    前記トランジスタ上に絶縁層を形成し、
    前記絶縁層に設けられた開口部を介して、前記トランジスタのソース又はドレインに接続された第1の導電層を形成し、
    前記第1の導電層に接するように、金、銀または銅の導電性粒子と樹脂を含む第2の導電層を形成し、
    前記第2の導電層にレーザービームを照射して、前記第1の導電層と前記第2の導電層が接する面積を増加させることを特徴とする半導体装置の作製方法。
  3. 基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁層を形成し、
    前記第1の絶縁層上にトランジスタを形成し、
    前記トランジスタ上に第2の絶縁層を形成し、
    前記第2の絶縁層に設けられた開口部を介して、前記トランジスタのソース又はドレインに接続された第1の導電層を形成し、
    前記第1の導電層に接するように、金、銀または銅の導電性粒子と樹脂を含む第2の導電層を形成し、
    前記第2の導電層にレーザービームを照射して、前記第1の導電層と前記第2の導電層が接する面積を増加させ、
    前記第2の絶縁層と前記第2の導電層上に、前記第2の導電層の一部が露出するように、第3の絶縁層を選択的に形成し、
    前記第2の絶縁層と前記第3の絶縁層にレーザービームを照射して、前記剥離層が露出するような開口部を形成し、
    前記剥離層の内部又は前記剥離層と前記第1の絶縁層の界面を境界として、前記基板から、前記第1の絶縁層と前記トランジスタを含む積層体を分離することを特徴とする半導体装置の作製方法。
  4. 第1の基板上に剥離層を形成し、
    前記剥離層上に第1の絶縁層を形成し、
    前記第1の絶縁層上にトランジスタを形成し、
    前記トランジスタ上に第2の絶縁層を形成し、
    前記第2の絶縁層に設けられた開口部を介して、前記トランジスタのソース又はドレインに接続された第1の導電層を形成し、
    前記第1の導電層に接するように、金、銀または銅の導電性粒子と樹脂を含む第2の導電層を形成し、
    前記第2の導電層にレーザービームを照射して、前記第1の導電層と前記第2の導電層が接する面積を増加させ、
    前記第2の絶縁層と前記第2の導電層上に、前記第2の導電層の一部が露出するように、第3の絶縁層を選択的に形成し、
    前記第2の絶縁層と前記第3の絶縁層にレーザービームを照射して、前記剥離層が露出するような開口部を形成し、
    前記第3の絶縁層の表面に設けた第2の基板を用いて、前記剥離層の内部又は前記剥離層と前記第1の絶縁層の界面を境界として、前記第1の基板から、前記第1の絶縁層と前記トランジスタを含む積層体を分離し、
    前記第1の絶縁層の表面に第3の基板を設けると共に、前記第2の絶縁層の表面から前記第2の基板を分離し、
    前記第3の絶縁層に設けられた開口部を介して、前記第2の導電層に接続された第3の導電層を形成し、
    前記第3の導電層と、第4の基板上の第4の導電層とが電気的に接続されるように、前記第3の絶縁層上に前記第4の基板を設けることを特徴とする半導体装置の作製方法。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記第1の導電層として、チタン、タングステン、クロム、アルミニウム、タンタル、ニッケル、ジルコニウム、ハフニウム、バナジウム、イリジウム、ニオブ、鉛、白金、モリブデン、コバルト又はロジウムを含む層を形成することを特徴とする半導体装置の作製方法。
  6. 請求項1乃至請求項4のいずれか一項において、
    前記第1の導電層は、スパッタリング法により形成することを特徴とする半導体装置の作製方法。
  7. 請求項1乃至請求項4のいずれか一項において、
    前記第2の導電層は、スクリーン印刷法により形成することを特徴とする半導体装置の作製方法。
  8. 請求項1乃至請求項3のいずれか一項において、
    前記基板は、ガラス基板であることを特徴とする半導体装置の作製方法。
  9. 請求項4において、
    前記第1の基板は、ガラス基板であることを特徴とする半導体装置の作製方法。
  10. 請求項3又は請求項4において、
    前記剥離層として、タングステンを含む層を形成することを特徴とする半導体装置の作製方法。
JP2006217695A 2005-08-12 2006-08-10 半導体装置の作製方法 Expired - Fee Related JP5352048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006217695A JP5352048B2 (ja) 2005-08-12 2006-08-10 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005235017 2005-08-12
JP2005235017 2005-08-12
JP2006217695A JP5352048B2 (ja) 2005-08-12 2006-08-10 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012196755A Division JP5600714B2 (ja) 2005-08-12 2012-09-07 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2007073948A true JP2007073948A (ja) 2007-03-22
JP5352048B2 JP5352048B2 (ja) 2013-11-27

Family

ID=37935096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006217695A Expired - Fee Related JP5352048B2 (ja) 2005-08-12 2006-08-10 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5352048B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021322A (ja) * 2007-07-11 2009-01-29 Hitachi Displays Ltd 半導体装置の製造方法
JP2009081426A (ja) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162641A (ja) * 1990-10-26 1992-06-08 Nec Corp レーザボンディング法
JPH04213833A (ja) * 1990-12-11 1992-08-04 Oki Electric Ind Co Ltd バンプ電極及び導電性接着フィルム電極の製造方法
JPH06204230A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd バンプ形成法およびバンプ製造装置
JP2001255551A (ja) * 2000-03-10 2001-09-21 Seiko Epson Corp 液晶装置及びその製造方法
JP2002261439A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 絶縁シートおよびその製造方法、配線基板およびその製造方法
JP2005004388A (ja) * 2003-06-10 2005-01-06 Kawaguchiko Seimitsu Co Ltd タッチパネル及びその製造方法と、それを備えた画面入力型表示装置
JP2005204493A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162641A (ja) * 1990-10-26 1992-06-08 Nec Corp レーザボンディング法
JPH04213833A (ja) * 1990-12-11 1992-08-04 Oki Electric Ind Co Ltd バンプ電極及び導電性接着フィルム電極の製造方法
JPH06204230A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd バンプ形成法およびバンプ製造装置
JP2001255551A (ja) * 2000-03-10 2001-09-21 Seiko Epson Corp 液晶装置及びその製造方法
JP2002261439A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 絶縁シートおよびその製造方法、配線基板およびその製造方法
JP2005004388A (ja) * 2003-06-10 2005-01-06 Kawaguchiko Seimitsu Co Ltd タッチパネル及びその製造方法と、それを備えた画面入力型表示装置
JP2005204493A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021322A (ja) * 2007-07-11 2009-01-29 Hitachi Displays Ltd 半導体装置の製造方法
JP2009081426A (ja) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9508619B2 (en) 2007-09-07 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP5352048B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
JP5600714B2 (ja) 半導体装置の作製方法
US7727859B2 (en) Semiconductor device and manufacturing method thereof
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
TWI442513B (zh) 半導體裝置的製造方法
JP5331917B2 (ja) 半導体装置
KR20120102819A (ko) 반도체 디바이스 및 이의 제작 방법
US8232181B2 (en) Manufacturing method of semiconductor device
JP5298216B2 (ja) 半導体装置
JP2008112988A (ja) 半導体装置およびその作製方法
US7719103B2 (en) Semiconductor device
JP5352048B2 (ja) 半導体装置の作製方法
JP4845623B2 (ja) 半導体装置の作製方法
JP5004537B2 (ja) 半導体装置
JP5159053B2 (ja) 半導体装置
JP5004503B2 (ja) 半導体装置
JP5127167B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090527

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Ref document number: 5352048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees