JP2007073755A - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP2007073755A
JP2007073755A JP2005259498A JP2005259498A JP2007073755A JP 2007073755 A JP2007073755 A JP 2007073755A JP 2005259498 A JP2005259498 A JP 2005259498A JP 2005259498 A JP2005259498 A JP 2005259498A JP 2007073755 A JP2007073755 A JP 2007073755A
Authority
JP
Japan
Prior art keywords
break groove
surface electrode
forming
chip resistor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005259498A
Other languages
English (en)
Other versions
JP4875327B2 (ja
Inventor
Torayuki Tsukada
虎之 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005259498A priority Critical patent/JP4875327B2/ja
Publication of JP2007073755A publication Critical patent/JP2007073755A/ja
Application granted granted Critical
Publication of JP4875327B2 publication Critical patent/JP4875327B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】 絶縁基板2の複数個を並べて一体化し,且つ,表面に縦ブレイク溝A1及び横ブレイク溝A2を刻設した素材基板Aを用意し,そのうち各絶縁基板の箇所に,左右一対の上面電極2を前記縦ブレイク溝に跨がるように形成するとともに抵抗膜3を形成し,前記両上面電極に通電用プローブBを接触した状態で前記抵抗膜の抵抗値を測定しながら,その抵抗値が所定値になるようにトリミング調節し,前記縦ブレイク溝に沿ってブレイクしたのち,各絶縁基板の左右両端面に側面電極6を形成し,更に,前記横ブレイク溝A2に沿ってブレイクする工程を備えて成るチップ抵抗器の製造方法において,前記トリミング調節を高い精度で容易にできるようにする。
【解決手段】 前記上面電極2を形成するとき,当該上面電極のうち前記縦ブレイク溝A1に重なる部分に抜き孔2aを形成する。
【選択図】 図10

Description

本発明は,チップ型にした絶縁基板に,一つの抵抗膜を形成するとともに,この抵抗膜の両端に対する半田付け用の端子電極とを形成して成るチップ抵抗器において,その製造方法に関するものである。
一般に,この種のチップ抵抗器は,従来から良く知られているように,最小限,チップ型にした絶縁基板と,その表面に形成した左右一対の上面電極及びその間に形成した抵抗膜と,前記絶縁基板における左右両端面に前記上面電極に接続するように形成した側面電極とから成り,前記両側面電極をプリント基板等に対して半田付けするように構成している。
なお,前記絶縁基板の表面には,前記抵抗膜を覆うカバーコートが形成され,また,前記絶縁基板の裏面には,必要に応じて左右一対の下面電極が,当該両下面電極に前記側面電極が接続するように形成され,更にまた,前記両上面電極,両側面電極及両下面電極の表面には,半田メッキ層が形成されている。
従来,前記した構成のチップ抵抗器を製造するに際しては,例えば,特許文献1及び特許文献2に記載されているように,大まかにいって,以下に述べるように,
先ず,前記絶縁基板1の複数個を縦及び横方向に並べて一体化し,且つ,表面に前記各絶縁基板ごとにブレイクするための縦ブレイク溝及び横ブレイク溝を刻設して成る素材基板を用意する。
次いで,前記素材基板における表面のうち前記各絶縁基板の箇所に,前記左右一対の上面電極を,前記縦ブレイク溝に跨がるように形成するとともに前記抵抗膜を前記両上面電極に接続するように形成する。
次いで,前記各絶縁基板における抵抗膜に対して,その両端における両上面電極の各々に通電用プローブを接触した状態で当該抵抗膜における抵抗値を測定しながら,その抵抗値が所定値になるようにトリミング溝を刻設するというトリミング調整を行う。
次いで,前記素材基板を,その各絶縁基板の表面にカバーコートを形成したのち,縦ブレイク溝に沿ってブレイクし,このブレイクした各絶縁基板における左右両端面の各々に側面電極を形成する。
次いで,前記横ブレイク溝に沿って各絶縁基板ごとにブレイクしたのち,半田メッキ層を形成する。
という方法を採用している。
そして,前記した製造方法において,上面電極を縦ブレイク溝に跨がるように形成することは,前記上面電極のうち前記縦ブレイク溝の部分における厚さが厚くなることで,前記縦ブレイク溝に沿ってブレイクすることを困難にする。
そこで,前記特許文献1においては,前記縦ブレイク溝に跨がるように形成する上面電極2を,前記縦ブレイク溝の部分において幅狭くすることにより,また,前記特許文献2においては,前記上面電極2を,前記縦ブレイク溝の部分において分断することによって,前記上面電極2が前記縦ブレイク溝に沿ってのブレイクを困難にすることを低減するように,換言すると,前記縦ブレイク溝に沿ってのブレイクを容易にするように構成している。
特開昭59−75607号公報 特開平7−153608号公報
ところで,前記抵抗膜を,低い抵抗値のもとで高い精度でトリミング調整するに際しては,その両上面電極の各々に対して,当該上面電極における幅方向に並べた二本の通電用プローブを同時に接触することによって行うようにしている。
このために,前記特許文献1に記載されているように,上面電極を,前記縦ブレイク溝の部分において幅狭にするという構成である場合には,前記上面電極のうち幅狭の部分に対して二本の通電用プローブを同時に接触することができず,換言すると,一つの上面電極に対して二本の通電用プローブを接触するという低抵抗で高い精度のトリミング調整を適用することができないという問題がある。
これに対し,前記特許文献2に記載されているように,上面電極を,前記縦ブレイク溝の部分において分断するという構成である場合には,この上面電極は幅狭になっていないことにより,これに二本の通電用プローブを同時に接触することができる。
しかし,その反面,前記抵抗膜は,その耐サージ特性の向上を図るこから出来るだけ長い寸法に構成されるもであることにより,上面電極を縦ブレイク溝の部分において分断することは,当該上面電極のうち通電用プローブを接触することができる部分におけるエリアが,前記の分断によって大幅に狭くなり,この狭いエリアに対して二本の通電用プローブを同時に接触することが著しく困難になるから,この接触に多大の手数及び精度を必要とし,製造コストが可成りアップするという問題がある。
本発明は,これらの問題を解消した製造方法を提供することを技術的課題とするものである。
この技術的課題を達成するため本発明の請求項1は,
「一つのチップ抵抗器を構成する絶縁基板の複数個を縦及び横方向に並べて一体化し,且つ,表面に前記各絶縁基板ごとにブレイクするための縦ブレイク溝及び横ブレイク溝を刻設して成る素材基板を用意する工程と,
次いで,前記素材基板における表面のうち前記各絶縁基板の箇所に,左右一対の上面電極を前記縦ブレイク溝に跨がるように形成するとともに抵抗膜を前記両上面電極に接続するように形成する工程と,
次いで,前記抵抗膜の両端における両上面電極に通電用プローブを接触した状態で前記抵抗膜における抵抗値を測定しながら,その抵抗値が所定値になるようにトリミング調節する工程と,
次いで,前記素材基板を,前記縦ブレイク溝に沿ってブレイクしたのち,各絶縁基板の左右両端面に側面電極を形成する工程と,
次いで,前記横ブレイク溝に沿って各絶縁基板ごとにブレイクする工程とを備えて成るチップ抵抗器の製造方法において,
前記上面電極を形成する工程が,当該上面電極のうち前記縦ブレイク溝に重なる部分に抜き孔を形成する工程である。」
ことを特徴としている。
また,本発明の請求項2は,
「前記請求項1の記載において,前記上面電極を形成する工程が,当該上面電極のうち前記縦ブレイク溝に重なる部分に抜き孔を形成すると同時に,当該上面電極における左右両側面のうち前記縦ブレイク溝に重なる部分に凹所を形成する工程である。」
ことを特徴としている。
前記したように,縦ブレイク溝に跨がって形成する上面電極のうち前記縦ブレイク溝に重なる部分に,抜き孔を形成することにより,前記上面電極が前記縦ブレイク溝に沿ってのブレイクを困難にすることを,前記抜き孔の存在によって確実に低減できる。
その一方において,前記上面電極のうち前記抜き孔より幅方向の左右両外側の部分においては,上面電極が前記縦ブレイク溝を跨がるように存在していて,この二つの部分に対して幅方向に並べて成る二本の通電用プローブを同時に接触することが可能になる。
これに加えて,前記二つの部分によって,二本の通電用プローブを同時に接触することができるエリアを,前記したように,上面電極を縦ブレイク溝の部分において幅狭にした場合,及び,縦ブレイク溝の部分において分断した場合よりも,抵抗膜に十分な長さ寸法を確保した状態のもとで,大幅に増大できるから,二本の通電用プローブを同時に接触することが容易にできる。
従って,本発明によると,一つの上面電極に対して二本の通電用プローブを接触するという低抵抗で高い精度のトリミング調整を,製造コストのアップを招来することなく確実に適用することができる。
特に,請求項2の記載によると,縦ブレイク溝に沿ってブレイクすることの容易性を,前記した効果を維持した状態のもとで,更に向上できる。
以下,本発明の実施の形態を,図面について説明する。
この実施の形態による製造方法は,以下に述べる工程を備えている。
先ず,図1〜図3に示すように,一つのチップ抵抗器を構成する絶縁基板1の複数個を縦方向及び横方向に並べて一体化して成る素材基板Aを,その表面に,当該素材基板Aを前記各絶縁基板1ごとにブレイクするための縦ブレイク溝A1及び横ブレイク溝A2を刻設して製作する。
次いで,図4及び図5に示すように,前記素材基板Aにおける表面のうち前記各絶縁基板1の箇所に,左右一対の上面電極2を,材料ペーストのスクリーン印刷とその後における焼成にて,前記縦ブレイク溝A1に跨がるように形成する一方,前記素材基板Aにおける裏面のうち前記各絶縁基板1の箇所に,左右一対の下面電極を形成する。
この各上面電極2の形成に際しては,当該各上面電極2のうち前記縦ブレイク溝A1に重なる部分に抜き孔2aを設ける。
次いで,図6及び図7に示すように,前記素材基板Aにおける表面のうち前記各絶縁基板1の箇所に,抵抗膜3を,材料ペーストのスクリーン印刷とその後における焼成にて,その両端が前記上面電極2に接続するように形成する。
この場合において,前記上面電極2及び下面電極を形成する工程と,前記抵抗膜3を形成する工程と入れ換えて,先に抵抗膜3を形成し,次いで,前記上面電極2及び下面電極を形成するようにしても良い。
次いで,図8及び図9に示すように,前記素材基板Aにおける表面のうち前記各絶縁基板1の箇所に,抵抗膜3を被覆するガラスによるアンダーコート4を,材料ペーストのスクリーン印刷とその後における焼成にて形成する。
次いで,前記各絶縁基板1における抵抗膜3に対して,その両端における両上面電極2の各々に通電用プローブを接触した状態で当該抵抗膜3における抵抗値を測定しながら,その抵抗値が所定値になるようにトリミング溝3aを刻設するというトリミング調整を行う。
このトリミング調整に際しては,図10に示すように,前記各上面電極2のうちこれに設けた抜き孔2aよりも幅方向の左右両外側の部分2bの各々に対して通電用プローブBを接触する。
つまり,前記各上面電極2のうち前記抜き孔2aより幅方向の左右両外側の部分2bにおいては,上面電極2が前記縦ブレイク溝A1を跨がるように存在していて,この二つの部分2bに対して幅方向に並べて成る二本の通電用プローブBを同時に接触することが可能であり,しかも,前記二つの部分2bによって,二本の通電用プローブBを同時に接触することができるエリアを,抵抗膜3に十分な長さ寸法を確保した状態のもとで,大幅に増大できる。
次いで,図11及び図12に示すように,前記素材基板Aにおける表面のうち前記各絶縁基板1の箇所に,抵抗膜3を被覆するカバーコート5を,材料ペーストのスクリーン印刷とその後における焼成(カバーコートがガラスの場合)又は乾燥(カバーコートが耐熱性合成樹脂の場合)にて形成する。
次いで,図13に示すように,前記素材基板Aを,前記縦ブレイク溝A1に沿って棒状の素材基板A′にブレイクする。
前記縦ブレイク溝A1に沿ってのブレイクに際して,この縦ブレイク溝A1に跨がっている上面電極2には,抜き孔2aが形成されていることにより,前記上面電極2が前記縦ブレイク溝A1に沿ってのブレイクを困難にすることを,前記抜き孔2aの存在によって確実に低減でき,換言すると,前記縦ブレイク溝A1に沿って容易にブレイクすることができる。
次いで,図14に示すように,前記棒状の素材基板A′における左右両側面a′,a″に,各絶縁基板1のおける左右両端面1aに対する側面電極6を,材料ペーストの塗布とその後における焼成(材料ペーストが金属系導電性ペーストの場合)又は乾燥(材料ペーストが非金属系導電性ペーストの場合)にて,前記上面電極2及び下面電極に接続するように形成する。
次いで,図15に示すように,前記棒状の素材基板A′を,横ブレイク溝A2に沿って各絶縁基板1ごとにブレイクしたのち,バレルメッキなどのメッキ処理を行うことにより,前記上面電極1,下面電極及び側面電極6の表面に半田メッキ層を形成してチップ抵抗器の完成品を得る。
また,本発明における別の実施の形態では,前記各上面電極2における左右両側面のうち前記縦ブレイク溝A1に重なる部分に,図10に二点鎖線で示すように,凹所2cを形成するようにして良いのであり,このように構成することにより,縦ブレイク溝a1に沿ってブレイクすることの容易性をより向上できる。
第1の製造工程を示す斜視図である。 図1のII−II視拡大断面図である。 図1のIII −III 視拡大断面図である。 第2の製造工程を示す斜視図である。 図4のV−V視拡大断面図である。 第3の製造工程を示す斜視図である。 図6のVII −VII 視拡大断面図である。 第4の製造工程を示す斜視図である。 図8のIX−IX視拡大断面図である。 トリミング調整している状態を示す拡大斜視図である。 第5の製造工程を示す斜視図である。 図11のXII −XII 視拡大断面図である。 第6の製造工程を示す斜視図である。 図13のXIV −XIV 視拡大断面図である。 第7の製造工程を示す斜視図である。
符号の説明
1 絶縁基板
2 上面電極
2a 抜き孔
3 抵抗膜
3a トリミング溝
4 アンダーコート
5 カバーコート
6 側面電極
A 素材基板
A1 縦ブレイク溝
A2 横ブレイク溝
A′ 棒状素材基板
B 通電用プローブ

Claims (2)

  1. 一つのチップ抵抗器を構成する絶縁基板の複数個を縦及び横方向に並べて一体化し,且つ,表面に前記各絶縁基板ごとにブレイクするための縦ブレイク溝及び横ブレイク溝を刻設して成る素材基板を用意する工程と,
    次いで,前記素材基板における表面のうち前記各絶縁基板の箇所に,左右一対の上面電極を前記縦ブレイク溝に跨がるように形成するとともに抵抗膜を前記両上面電極に接続するように形成する工程と,
    次いで,前記抵抗膜の両端における両上面電極に通電用プローブを接触した状態で前記抵抗膜における抵抗値を測定しながら,その抵抗値が所定値になるようにトリミング調節する工程と,
    次いで,前記素材基板を,前記縦ブレイク溝に沿ってブレイクしたのち,各絶縁基板の左右両端面に側面電極を形成する工程と,
    次いで,前記横ブレイク溝に沿って各絶縁基板ごとにブレイクする工程とを備えて成るチップ抵抗器の製造方法において,
    前記上面電極を形成する工程が,当該上面電極のうち前記縦ブレイク溝に重なる部分に抜き孔を形成する工程であることを特徴とするチップ抵抗器の製造方法。
  2. 前記請求項1の記載において,前記上面電極を形成する工程が,当該上面電極のうち前記縦ブレイク溝に重なる部分に抜き孔を形成すると同時に,当該上面電極における左右両側面のうち前記縦ブレイク溝に重なる部分に凹所を形成する工程であることを特徴とするチップ抵抗器の製造方法。
JP2005259498A 2005-09-07 2005-09-07 チップ抵抗器の製造方法 Expired - Fee Related JP4875327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005259498A JP4875327B2 (ja) 2005-09-07 2005-09-07 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005259498A JP4875327B2 (ja) 2005-09-07 2005-09-07 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2007073755A true JP2007073755A (ja) 2007-03-22
JP4875327B2 JP4875327B2 (ja) 2012-02-15

Family

ID=37934945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005259498A Expired - Fee Related JP4875327B2 (ja) 2005-09-07 2005-09-07 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP4875327B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045104A (ja) * 2012-08-28 2014-03-13 Panasonic Corp チップ抵抗器の製造方法
JP2017034289A (ja) * 2016-11-15 2017-02-09 パナソニックIpマネジメント株式会社 チップ抵抗器の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975607A (ja) * 1982-10-22 1984-04-28 ロ−ム株式会社 チツプ抵抗器の製造方法
JPS60116203A (ja) * 1983-11-28 1985-06-22 Fujitsu Ltd マイクロ波集積回路
JPH0636901A (ja) * 1992-07-15 1994-02-10 Koa Corp 計測用抵抗器およびその製造方法
JPH06275402A (ja) * 1993-03-24 1994-09-30 Rohm Co Ltd チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法
JPH08339912A (ja) * 1995-04-13 1996-12-24 Rohm Co Ltd 電子部品形成用基板およびこれを用いた電子部品
JPH11283802A (ja) * 1998-03-30 1999-10-15 Kyocera Corp チップ抵抗器
JP2001326111A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd チップ抵抗器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975607A (ja) * 1982-10-22 1984-04-28 ロ−ム株式会社 チツプ抵抗器の製造方法
JPS60116203A (ja) * 1983-11-28 1985-06-22 Fujitsu Ltd マイクロ波集積回路
JPH0636901A (ja) * 1992-07-15 1994-02-10 Koa Corp 計測用抵抗器およびその製造方法
JPH06275402A (ja) * 1993-03-24 1994-09-30 Rohm Co Ltd チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法
JPH08339912A (ja) * 1995-04-13 1996-12-24 Rohm Co Ltd 電子部品形成用基板およびこれを用いた電子部品
JPH11283802A (ja) * 1998-03-30 1999-10-15 Kyocera Corp チップ抵抗器
JP2001326111A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd チップ抵抗器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045104A (ja) * 2012-08-28 2014-03-13 Panasonic Corp チップ抵抗器の製造方法
JP2017034289A (ja) * 2016-11-15 2017-02-09 パナソニックIpマネジメント株式会社 チップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP4875327B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
JP2005277019A (ja) チップ抵抗器およびその製造方法
US7907046B2 (en) Chip resistor and method for producing the same
KR100730850B1 (ko) 칩 저항기 및 그 제조 방법
JP2007049071A (ja) チップ抵抗器とその製造方法
US20220229004A1 (en) Sulfurization detection sensor
JP4875327B2 (ja) チップ抵抗器の製造方法
JP5166140B2 (ja) チップ抵抗器及びその製造方法
JP5096672B2 (ja) チップ抵抗器とその製造方法
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
JP2021005683A (ja) チップ抵抗器
JP4295145B2 (ja) チップ抵抗器の製造方法
JP2020125966A (ja) 硫化検出抵抗器
JP4812390B2 (ja) チップ抵抗器とその製造方法
WO2020208931A1 (ja) 硫化検出抵抗器
JP7197393B2 (ja) 硫化検出センサおよびその製造方法
WO2021161630A1 (ja) 硫化検出センサ
JP5166685B2 (ja) チップ抵抗器とのその製造方法
WO2016031441A1 (ja) 基板内層用チップ部品および部品内蔵型回路基板
JP2000357604A (ja) 集合基板
JP2006066632A (ja) 回路基板とその検査方法
JP2017204500A (ja) チップ部品およびチップ部品の製造方法
JP2012227309A (ja) 薄膜チップ抵抗器およびその製造方法
JP2000164410A (ja) 多連電子部品
JP2003007505A (ja) チップ型複合電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees