JP2007067256A - 半導体検査パターン及び半導体検査方法 - Google Patents

Abstract

【課題】 バンプ形成において信頼度を向上し、不良品の製造を防止する。
【解決手段】 メタルパッドと、前記メタルパッドと同じ材料から成る目盛り部３と、前記メタルパッドの外周部を覆うパッシベーション膜と、前記パッシベーション膜の開口によって目盛り部３に隣接して形成された第１のマーク４ｂとが形成された半導体ウェハ１を準備する。その後、前記メタルパッド上に金バンプ５を形成するとともに、金バンプ５と同じ金から成る第２のマーク５ａを目盛り部３に隣接して形成することにより、目盛り部３によって第１のマーク４ｂ及び第２のマーク５ａそれぞれの位置を測定することができる。これにより、前記メタルパッドと前記パッシベーション膜の開口部４ａと金バンプ５のずれ量を検査することができ、前記メタルパッド−前記パッシベーション膜の開口部４ａ−金バンプ５の３層間のずれ量を管理することができる。
【選択図】 図５

Description

本発明は、半導体検査パターン及び半導体検査方法に関し、特に、バンプ形成時のアライメントに適用して有効な技術に関する。

半導体集積回路装置は、Ｓｉ基板と、Ｓｉ基板の上に形成された多層配線層と、多層配線層の上に形成された絶縁層とを備えており、最上の配線層には、接続用配線、通常配線、ヒューズ配線、ステッパ用アライメントマーク及びターゲットマークが同じ銅膜から形成されている技術がある（例えば、特許文献１参照）。

また、ウェハ一括型測定検査用アライメント方法には、バンプ付き薄膜のバンプの配置に基づいて、あらかじめ、バンプ付き薄膜にアライメントマークを付加しておき、測定検査対象となるウェハの電極に対してバンプ付き薄膜のバンプをコンタクトさせる前に、アライメントマークを基準にして、ウェハとプローブカードとの位置合わせを行う技術がある（例えば、特許文献２参照）。
特開２００３−１６３２６８号公報（図１） 特開平１１−１５４６９４号公報（図４）

ＬＳＩ（Large Scale Integration)の高集積化に伴いＩＣ（Integrated Circuit）チップにおける多ピン化は今後益々進んでいくと考えられる。さらに、このＬＳＩを実際に使用する分野は小型化が進み、実装面積の高効率化が求められ、実装配線であるバンプも小型化、狭ピッチ化になっていくものと思われる。

バンプの小型化により、下地のメタルパッド（表面電極）−パッシベーション膜（保護膜）の開口部−バンプの３層間の位置合わせのマージンが少なくなり、３層間での合わせずれに対する管理が必須となっている。

また、前記３層間の位置合わせのマージンが少なくなると、バンプとパッシベーション膜の開口部との間に隙間が形成され易く、この隙間から水分が侵入し、下地のメタルパッドを腐食（浸食）して信頼度不良が起こることが問題である。

なお、前記特許文献１（特開２００３−１６３２６８号公報）には、ヒューズ配線のためのアライメントマークをチップ上に形成してヒューズ加工時のアライメント用として使用することが開示されている。しかしながら、メタルパッドと同じ材料によって目盛り部を形成し、この目盛り部を用いてメタルパッド−パッシベーション膜の開口部−バンプ間のずれ量を検査するという記載はない。

また、前記特許文献２（特開平１１−１５４６９４号公報）には、バンプ形成時にアライメントマークを形成しておき、プローブカードのアライメント時にバンプのアライメントマークを用いることが開示されている。しかしながら、前記特許文献１と同様に、メタルパッドと同じ材料によって目盛り部を形成し、この目盛り部を用いてメタルパッド−パッシベーション膜の開口部−バンプ間のずれ量を検査するという記載はない。

本発明の目的は、バンプ形成においてパッシベーション膜とバンプとの位置合わせ精度の向上による信頼度を向上し、位置合わせずれによる不良品の発生を防止することができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

すなわち、本発明は、半導体ウェハに形成された複数の表面電極と、表面電極の周囲に表面電極と同じ材料によって形成された目盛り部と、表面電極上に開口部が配置されるように表面電極を覆う保護膜と、保護膜の開口によって形成され、目盛り部に隣接して配置された第１のマークと、表面電極に接続するバンプと、バンプと同じ材料によって形成され、目盛り部に隣接して配置された第２のマークとを有するものである。

さらに、本発明は、表面電極と同じ材料から成る目盛り部と、表面電極の外周部を覆う保護膜と、目盛り部に隣接する第１のマークとが形成された半導体ウェハを準備する工程と、表面電極上にバンプを形成し、かつバンプと同じ材料から成り、目盛り部に隣接する第２のマークを形成する工程とを有し、目盛り部によって第１および第２のマークの位置を測定して表面電極と保護膜の開口部とバンプのずれ量を検査するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

表面電極と同じ材料から成る目盛り部と、表面電極の外周部を覆う保護膜と、保護膜の開口によって目盛り部に隣接して形成された第１のマークとが形成された半導体ウェハを準備し、表面電極上にバンプを形成するとともに、バンプと同じ材料から成る第２のマークを目盛り部に隣接して形成することにより、目盛り部によって第１および第２のマークそれぞれの位置を測定することができる。これにより、表面電極と保護膜の開口部とバンプのずれ量を検査することができ、表面電極−保護膜の開口部−バンプの３層間のずれ量を管理することができる。その結果、バンプ形成における信頼度を向上させることができ、さらに不良品の製造を防止することができる。

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は本発明の実施の形態１の半導体検査パターンにおけるメタルパッド形成時の構造の一例を示す平面図、図２は図１に示すＡ−Ａ線に沿って切断した断面の構造の一例を示す部分断面図、図３は本発明の実施の形態１の半導体検査パターンにおけるパッシベーション膜形成時の構造の一例を示す平面図、図４は図３に示すＡ−Ａ線に沿って切断した断面の構造の一例を示す部分断面図である。さらに、図５は本発明の実施の形態１の半導体検査パターンにおける金バンプ形成時の構造の一例を示す平面図、図６は図５に示すＡ−Ａ線に沿って切断した断面の構造の一例を示す部分断面図である。

本実施の形態１は、半導体ウェハ上の複数の表面電極に対してバンプを形成する際の、表面電極と保護膜の開口部とバンプの位置のずれ量を測定（検査）し、このずれ量を管理することによりパッドピッチの狭ピッチ化やバンプの小型化に対応することを可能にするとともに、バンプ形成の信頼度の向上を図る技術を説明するものである。

本実施の形態１の半導体検査パターンについて説明すると、図５及び図６に示すように、半導体ウェハ１の主面１ａに形成された複数のメタルパッド（表面電極）２と、メタルパッド２の周囲にメタルパッド２と一体で、かつ同じ材料によって形成された目盛り部３と、メタルパッド２上に開口部４ａが配置されるようにメタルパッド２の外周部を覆うパッシベーション膜（保護膜）４とを有している。さらに、パッシベーション膜４の開口によって形成され、かつ目盛り部３の外側で目盛り部３に隣接して配置された第１のマーク４ｂと、メタルパッド２に電気的に接続し、かつメタルパッド２上のパッシベーション膜４の開口部４ａに形成された金バンプ５と、金バンプ５と同じ材料によって形成され、かつ目盛り部３の外側で目盛り部３に隣接して配置された第２のマーク５ａとを有している。

なお、メタルパッド２は、半導体ウェハ１の主面１ａ上の複数のチップ領域それぞれにおいて複数形成された表面電極であり、例えば、アルミニウム合金等からなる。また、パッシベーション膜４は、絶縁性の保護膜である。さらに、金バンプ５は金をめっき成長させて形成したバンプ電極であるが、例えば、銀バンプやニッケルバンプ等であってもよい。

ここで、メタルパッド２の周囲にメタルパッド２と一体で形成された目盛り部３は、メタルパッド２とパッシベーション膜４の開口部４ａ、及びメタルパッド２と金バンプ５のそれぞれのずれ量を測定（検査）するためのバーニアである。メタルパッド２を形成する際に、メタルパッド２の形成方法と同様のフォトリソグラフィー技術を用いてメタルパッド２の形成工程と同じ工程で形成するものである。

また、パッシベーション膜４の開口によって形成される第１のマーク４ｂは、パッシベーション膜４を形成する工程においてエッチング加工等でパッシベーション膜４を除去することにより形成可能である。さらに、第１のマーク４ｂは、例えば、平面形状が三角形のものであり、三角形の１つの角部が目盛り部３と対向するように目盛り部３に隣接して形成する。

これにより、メタルパッド２とパッシベーション膜４の開口部４ａの位置のずれ量を測定することができる。

また、金バンプ５と同じ材料、すなわち金によって形成された第２のマーク５ａは、金バンプ５を形成する工程において、金バンプ５と同様の加工方法（例えば、めっき成長法）により形成可能である。なお、第２のマーク５ａも、第１のマーク４ｂと同様に平面形状が三角形のものであり、三角形の１つの角部が目盛り部３と対向するように目盛り部３に隣接して形成する。

これにより、メタルパッド２と金バンプ５の位置のずれ量を測定することができる。

その結果、メタルパッド２とパッシベーション膜４の開口部４ａと金バンプ５の位置のずれ量を測定（検査）することができ、前記ずれ量を管理することができる。

なお、目盛り部３は、半導体ウェハ１上の全てのメタルパッド２の周囲に形成するのではなく、一例としては、１つのチップ領域における４つの角部のメタルパッド２に対して形成されていればよい。あるいは後に述べるようにスクライブ領域のダミー検査パターン領域に位置ずれ検査パターンが形成されていてもよい。

次に、本実施の形態１の半導体検査方法について説明する。

まず、複数のメタルパッド２と、メタルパッド２の周囲に配置され、かつメタルパッド２と同じ材料から成る目盛り部３と、メタルパッド２上に開口部４ａが配置されるようにメタルパッド２の外周部を覆うパッシベーション膜４と、パッシベーション膜４の開口によって形成され、かつ目盛り部３の外側でこれに隣接する第１のマーク４ｂとが、それぞれ主面１ａに形成された半導体ウェハ１を準備する。

ここで、メタルパッド２の周囲の目盛り部３と、パッシベーション膜４の開口から成る第１のマーク４ｂの形成方法について説明する。

図１及び図２に示すように、目盛り部３は、メタルパッド２の周囲にメタルパッド２と一体で形成する。すなわち、アルミニウム合金等によってメタルパッド２を形成する際に、メタルパッド２の形成方法と同様のフォトリソグラフィー技術を用いてメタルパッド２の形成工程と同じ工程で形成する。したがって、図２に示すように、目盛り部３はメタルパッド２と同じ高さに形成可能である。その際、目盛り部３の複数の目盛りは、例えば、１目盛りのピッチを０.1μｍ程度で形成する。

これにより、メタルパッド２とのずれ量を測定可能な複数の目盛りからなる目盛り部３（バーニア）がメタルパッド２の周囲に形成される。

また、パッシベーション膜４の開口から成る第１のマーク４ｂは、図３及び図４に示すように、パッシベーション膜４を形成する工程において、メタルパッド２上に開口部４ａを形成する際に、第１のマーク４ｂを形成する箇所においても同様にエッチング加工等でパッシベーション膜４を除去することにより形成する。その際、図３に示すように、第１のマーク４ｂは、例えば、平面形状が三角形のものであり、三角形の１つの角部が目盛り部３と対向するように目盛り部３に隣接して形成する。さらに、第１のマーク４ｂは、パッシベーション膜４の開口部４ａの縦・横それぞれ中心に合わせて形成する（Ｌ＝Ｌ、Ｍ＝Ｍ）。このとき三角形のパターンは下層の配線層がない部分に形成されることが望ましい。

これにより、メタルパッド２とパッシベーション膜４の開口部４ａの位置のずれ量を測定することができる。

その後、図５及び図６に示すように、メタルパッド２上のパッシベーション膜４の開口部４ａにメタルパッド２と電気的に接続するように金バンプ５をめっき成長法によって形成する。その際、同様のめっき成長法により、金バンプ５と同じ材料の金から成り、かつ目盛り部３の外側でこれに隣接する第２のマーク５ａを形成する。

図５に示すように、第２のマーク５ａは、第１のマーク４ｂと同様に、例えば、平面形状が三角形のものであり、三角形の１つの角部が目盛り部３と対向するように目盛り部３に隣接して形成する。その際、第２のマーク５ａは、金バンプ５の縦・横それぞれ中心に合わせて形成する（Ｐ＝Ｐ、Ｑ＝Ｑ）。

これにより、メタルパッド２と金バンプ５の位置のずれ量を測定することができる。

本実施の形態１の半導体検査パターン及び検査方法によれば、メタルパッド２の周囲に配置された目盛り部３と、目盛り部３に隣接する第１のマーク４ｂとが形成された半導体ウェハ１を準備し、メタルパッド２上に金バンプ５を形成するとともに、金から成る第２のマーク５ａを目盛り部３に隣接して形成することにより、目盛り部３によって第１のマーク４ｂ及び第２のマーク５ａそれぞれの位置を検査（測定）することができる。

これにより、メタルパッド２とパッシベーション膜４の開口部４ａと金バンプ５のずれ量を検査することができ、メタルパッド２−パッシベーション膜４の開口部４ａ−金バンプ５の３層間のずれ量を管理することができる。

その結果、バンプ形成における信頼度を向上させることができるとともに、不良品の製造を防止することができる。

（実施の形態２）
図７は本発明の実施の形態２の半導体検査パターンの構造の一例を示す部分平面図、図８は図７に示すＢ部の構造の一例を示す拡大部分平面図、図９は図８に示すＡ−Ａ線に沿って切断した断面の構造の一例を示す部分断面図である。

本実施の形態２は、実施の形態１と同様に、半導体ウェハ上の複数の表面電極に対してバンプを形成する際の、表面電極と保護膜の開口部とバンプの位置のずれ量を測定（検査）し、このずれ量を管理することによりパッドピッチの狭ピッチ化やバンプの小型化に対応することを可能にするとともに、バンプ形成の信頼度の向上を図る技術を説明するものである。ただし、実施の形態１と異なる点は、目盛り部３、第１のマーク４ｂ及び第２のマーク５ａを、半導体ウェハ１の主面１ａの有効領域（チップ形成領域）を除く非有効領域に形成するものである。

本実施の形態２では、非有効領域の一例として、図７及び図８に示すようにダイシングライン１ｂ上に目盛り部３、第１のマーク４ｂ及び第２のマーク５ａを形成する場合を説明する。ただし、目盛り部３、第１のマーク４ｂ及び第２のマーク５ａを形成する領域は、ダイシングライン１ｂ上に限らず、その他の非有効領域であってもよい。

まず、主面１ａのダイシングライン１ｂ上に、金から成る目盛り部３と、この目盛り部３に隣接する第１のマーク４ｂとが形成された半導体ウェハ１を準備する。なお、図９に示す目盛り部３は、図６に示すメタルパッド２と同じ工程で形成されたものであり、さらに、第１のマーク４ｂは、パッシベーション膜４と同じ工程で、かつパッシベーション膜４の開口によって形成されたものである。

その後、メタルパッド２上のパッシベーション膜４の開口部４ａにメタルパッド２と電気的に接続するようにめっき成長法で金バンプ５を形成するとともに、金バンプ５と同じ金から成り、かつダイシングライン１ｂ上において目盛り部３に隣接して目盛り部３を挟んで第１のマーク４ｂと反対側に金によって第２のマーク５ａを形成する。

これにより、ダイシングライン１ｂ上に目盛り部３と、第１のマーク４ｂ及び第２のマーク５ａが形成される。

したがって、本実施の形態２においても、目盛り部３により第１のマーク４ｂ及び第２のマーク５ａそれぞれの位置を測定してメタルパッド２とパッシベーション膜４の開口部４ａと金バンプ５のずれ量を検査することができる。

これにより、メタルパッド２−パッシベーション膜４の開口部４ａ−金バンプ５の３層間のずれ量を管理することができ、その結果、バンプ形成における信頼度を向上させることができるとともに、不良品の製造を防止することができる。

なお、検査後、ダイシングライン１ｂで半導体ウェハ１をダイシングによって切断して個片化することにより、目盛り部３、第１のマーク４ｂ及び第２のマーク５ａを除去することができる。

これにより、製品上に目盛り部３、第１のマーク４ｂ及び第２のマーク５ａを残さないようにすることができる。

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記実施の形態１，２では、第１のマーク４ｂ及び第２のマーク５ａが、三角形の場合を一例として取り上げて説明したが、第１のマーク４ｂ及び第２のマーク５ａは、他の矩形や矢印等であってもよく、目盛り部３のどの目盛りを指しているかが判れば、如何なる形状であってもよい。

本発明は、バンプ形成時のアライメント技術に好適である。

本発明の実施の形態１の半導体検査パターンにおけるメタルパッド形成時の構造の一例を示す平面図である。 図１に示すＡ−Ａ線に沿って切断した断面の構造の一例を示す部分断面図である。 本発明の実施の形態１の半導体検査パターンにおけるパッシベーション膜形成時の構造の一例を示す平面図である。 図３に示すＡ−Ａ線に沿って切断した断面の構造の一例を示す部分断面図である。 本発明の実施の形態１の半導体検査パターンにおける金バンプ形成時の構造の一例を示す平面図である。 図５に示すＡ−Ａ線に沿って切断した断面の構造の一例を示す部分断面図である。 本発明の実施の形態２の半導体検査パターンの構造の一例を示す部分平面図である。 図７に示すＢ部の構造の一例を示す拡大部分平面図である。 図８に示すＡ−Ａ線に沿って切断した断面の構造の一例を示す部分断面図である。

符号の説明

１ 半導体ウェハ
１ａ 主面
１ｂ ダイシングライン（非有効領域）
２ メタルパッド（表面電極）
３ 目盛り部
４ パッシベーション膜（保護膜）
４ａ 開口部
４ｂ 第１のマーク
５ 金バンプ
５ａ 第２のマーク

Claims (5)

1. 半導体ウェハに形成された表面電極と保護膜の開口部とバンプのずれ量を検査する半導体検査パターンであって、
   前記半導体ウェハの主面に形成された複数の表面電極と、
   前記表面電極の周囲に前記表面電極と同じ材料によって形成された目盛り部と、
   前記表面電極上に前記開口部が配置されるように前記表面電極の外周部を覆う前記保護膜と、
   前記保護膜の開口によって形成され、前記目盛り部の外側で前記目盛り部に隣接して配置された第１のマークと、
   前記表面電極に電気的に接続し、前記表面電極上の前記保護膜の開口部に形成された前記バンプと、
   前記バンプと同じ材料によって形成され、前記目盛り部の外側で前記目盛り部に隣接して配置された第２のマークとを有することを特徴とする半導体検査パターン。
2. 半導体ウェハに形成された表面電極と保護膜の開口部とバンプのずれ量を検査する半導体検査パターンであって、
   前記半導体ウェハの主面に形成された複数の表面電極と、
   前記半導体ウェハの主面のダイシングライン上に前記表面電極と同じ材料によって形成された目盛り部と、
   前記表面電極上に前記開口部が配置されるように前記表面電極の外周部を覆う前記保護膜と、
   前記保護膜の開口によって形成され、前記ダイシングライン上で前記目盛り部に隣接して配置された第１のマークと、
   前記表面電極に電気的に接続し、前記表面電極上の前記保護膜の開口部に形成された前記バンプと、
   前記バンプと同じ材料によって形成され、前記ダイシングライン上で前記目盛り部に隣接して前記目盛り部を挟んで前記第１のマークと反対側に配置された第２のマークとを有することを特徴とする半導体検査パターン。
3. 半導体ウェハに形成された表面電極と保護膜の開口部とバンプのずれ量を検査する半導体検査方法であって、
   複数の表面電極と、前記表面電極の周囲に配置され、かつ前記表面電極と同じ材料から成る目盛り部と、前記表面電極上に前記開口部が配置されるように前記表面電極の外周部を覆う前記保護膜と、前記保護膜の開口によって形成され、かつ前記目盛り部の外側でこれに隣接する第１のマークとが、それぞれ主面に形成された半導体ウェハを準備する工程と、
   前記表面電極上の前記保護膜の開口部に前記表面電極と電気的に接続するように前記バンプを形成するとともに、前記バンプと同じ材料から成り、かつ前記目盛り部の外側でこれに隣接する第２のマークを形成する工程とを有し、
   前記目盛り部によって前記第１および第２のマークそれぞれの位置を測定して前記表面電極と前記保護膜の開口部と前記バンプのずれ量を検査することを特徴とする半導体検査方法。
4. 半導体ウェハに形成された表面電極と保護膜の開口部とバンプのずれ量を検査する半導体検査方法であって、
   複数の表面電極と、前記半導体ウェハの主面の非有効領域に配置され、かつ前記表面電極と同じ材料から成る目盛り部と、前記表面電極上に前記開口部が配置されるように前記表面電極の外周部を覆う前記保護膜と、前記保護膜の開口によって形成され、かつ前記非有効領域で前記目盛り部に隣接して配置された第１のマークとが、それぞれ主面に形成された半導体ウェハを準備する工程と、
   前記表面電極上の前記保護膜の開口部に前記表面電極と電気的に接続するように前記バンプを形成するとともに、前記バンプと同じ材料から成り、かつ前記非有効領域で前記目盛り部に隣接して前記目盛り部を挟んで前記第１のマークと反対側に配置された第２のマークを形成する工程とを有し、
   前記目盛り部によって前記第１および第２のマークそれぞれの位置を測定して前記表面電極と前記保護膜の開口部と前記バンプのずれ量を検査することを特徴とする半導体検査方法。
5. 半導体ウェハに形成された表面電極と保護膜の開口部とバンプのずれ量を検査する半導体検査方法であって、
   複数の表面電極と、前記半導体ウェハの主面のダイシングライン上に配置され、かつ前記表面電極と同じ材料から成る目盛り部と、前記表面電極上に前記開口部が配置されるように前記表面電極の外周部を覆う前記保護膜と、前記保護膜の開口によって形成され、かつ前記ダイシングライン上で前記目盛り部に隣接して配置された第１のマークとが、それぞれ主面に形成された半導体ウェハを準備する工程と、
   前記表面電極上の前記保護膜の開口部に前記表面電極と電気的に接続するように前記バンプを形成するとともに、前記バンプと同じ材料から成り、かつ前記ダイシングライン上で前記目盛り部に隣接して前記目盛り部を挟んで前記第１のマークと反対側に配置された第２のマークを形成する工程と、
   前記ダイシングラインで前記半導体ウェハを切断する工程とを有し、
   前記目盛り部によって前記第１および第２のマークそれぞれの位置を測定して前記表面電極と前記保護膜の開口部と前記バンプのずれ量を検査し、検査後、ダイシングによって切断して前記目盛り部、前記第１および第２のマークを除去することを特徴とする半導体検査方法。

Images