JP2007060455A - 送信装置 - Google Patents

送信装置 Download PDF

Info

Publication number
JP2007060455A
JP2007060455A JP2005245234A JP2005245234A JP2007060455A JP 2007060455 A JP2007060455 A JP 2007060455A JP 2005245234 A JP2005245234 A JP 2005245234A JP 2005245234 A JP2005245234 A JP 2005245234A JP 2007060455 A JP2007060455 A JP 2007060455A
Authority
JP
Japan
Prior art keywords
circuit
channel
control signal
matching
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005245234A
Other languages
English (en)
Inventor
Junya Tada
潤也 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005245234A priority Critical patent/JP2007060455A/ja
Publication of JP2007060455A publication Critical patent/JP2007060455A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transmitters (AREA)

Abstract

【課題】携帯電話機等の小型機器に適し、チャンネル群ごとの整合状態を取ることができる送信装置を提供する。
【解決手段】多数のチャネル信号を増幅する広帯域増幅回路6と、この広帯域増幅回路とアンテナ1との間に設けられた整合回路9とを備え、前記整合回路には整合状態を変化させる可変容量素子9dを設け、この可変容量素子の値を、前記広帯域増幅回路で増幅されているチャネル信号のチャネルに応じた制御信号により変化させ、前記広帯域増幅回路とアンテナとの整合を取ることを特徴とする。
【選択図】図1

Description

本発明は、携帯電話機や小型情報端末等における送信装置に関するものである。
従来、携帯電話機や、小型情報端末における送信回路の電力増幅器は使用するチャネル数が多いため、広帯域のものが使用されている。例えば帯域の中間にあるチャネルで送信を行う場合を想定すると、このチャネルの周波数において、電力増幅器の出力端子から送信アンテナ側を見たインピーダンスと同出力端子から電力増幅器側を見たインピーダンスをともに50Ωとなるようにして整合を取る。このように設定した状態で、相当離れた周波数のチャネルで送信しようとすると、使用周波数が大きく異なるため、上記整合状態がずれてしまうことになる。
そこで、再び元の整合状態にするために、複数の整合回路を設け、これをチャネル群ごとに切換えることが考えられる。例えば、特開2003−46396号公報には条件は異なるが、複数の整合回路を切換えて使用することが記載されている。
特開2003−46396号公報
しかしながら、微妙な調整を必要とするRF送信回路においては動作条件、利用周波数に合わせて複数の整合回路と切換回路を基板の上に構成すると回路規模や部品点数が増加し、省スペース化が必要な携帯電話機等の小型機器には搭載が難しい。
そこで、本発明は携帯電話機等の小型機器に適し、チャンネル群ごとの整合状態を取ることができる送信装置を提供することを目的とする。
本発明の送信装置は、多数のチャネル信号を増幅する広帯域増幅回路と、この広帯域増幅回路とアンテナとの間に設けられた整合回路とを備え、前記整合回路には整合状態を変化させる可変容量素子を設け、この可変容量素子の値を、前記広帯域増幅回路で増幅されているチャネル信号のチャネルに応じた制御信号により変化させ、前記広帯域増幅回路とアンテナとの整合を取ることを特徴とする。
また、前記多数のチャネル信号に応じた制御信号を予めメモリに記憶させ、前記広帯域増幅回路で増幅されているチャネル信号のチャネルによって、前記メモリからそのチャネルに応じた制御信号を取り出して前記可変容量素子に与えることを特徴とする。
また、多数のチャネルを複数のチャネル群に分け、各チャネル群毎に一つの制御信号を定め、この制御信号を前記チャネル信号のチャネルに応じた制御信号としたことを特徴とする。
また、前記整合回路に与えられる制御信号の温度変化による変動分を補正する補正回路を設けたことを特徴とする。
さらに、前記整合回路に与えられる制御信号の温度変化による変動分を補正する補正回路を設け、この補正回路は前記メモリの出力と前記温度変化を受けた制御信号とを演算して補正信号を作る演算手段により構成したことを特徴とする。
本発明によれば、可変容量素子を整合回路に設け、使用チャネルに応じた制御信号を可変容量素子に与えるだけで、広帯域でチャネルが変更になっても整合状態を自動的に調整することができる。また、可変容量素子、メモリ、CPUを設ければよいので省スペースで実現でき、携帯電話機や、小型情報端末機に用いて有効である。さらに、温度変化があった場合でも、可変容量素子に印加する制御電圧を補正することができるので良い整合状態を実現することができる
以下、本発明の実施の形態を図面を参照して説明する。
図1に示すように、アンテナ1はアンテナコネクタ端子2を介してデュプレクサに接続されている。デュプレクサ3は電力増幅回路6から送られてきた送信信号をアンテナ1側へ、アンテナ1から入った受信信号を受信回路接続端子5へ送るもので一般に用いられているものである。4はアイソレータである。
電力増幅回路6にはレベル調整回路7を介して変調回路8から送信信号が供給される。変調回路8の入力端子8aには入力信号である被変調信号が、入力端子8bには変調信号が供給される。変調回路8の出力信号はレベル制御回路7でレベル調整される。
電力増幅回路6の出力端子6aとアース間には、この端子6aからアンテナ1側を見たインピーダンスを50Ωにするための整合回路9が設けられている。この整合回路9はコンデンサ9aとインダクタ9bとコンデンサ9cと可変容量素子(可変容量ダイオード)9dとの並列回路あるいは直列回路で構成されている。
この可変容量ダイオード9dに加えられる制御信号(制御電圧)は次に示す回路から供給される。即ち、CPU18、デジタル・アナログコンバータ(DAコンバータ)14及びアナログ・デジタルコンバータ(ADコンバータ)15によって構成されている。そして、CPU18には使用チャネル設定回路17、制御回路11、メモリ10、加算回路12、演算回路13,16が備えられている。上記メモリ10には図2に示すテーブルが記憶されている。即ち、チャネル郡1〜5,6〜10,11〜15・・・・96〜100に対応した電圧を示すデジタル信号A,B,C・・・・Zが記憶されている。
メモリ10の出力はデジタル加算回路12に加えられる。加算回路12の出力はDAコンバータ14でアナログ信号に変換されて可変容量ダイオード9dに加えられる。DAコンバータ14の出力はADコンバータ15を介してデジタル減算回路16に加えられる。減算回路16にはメモリ10の出力も加えられ、メモリ10の出力からADコンバータ15の出力が引算される。メモリ10の出力を選択するために使用チャネル検出回路17から現在のチャネル番号が制御回路11を介してメモリ10に加えられる。
次に、この回路の動作につき、図2とともに説明する。
まず、メモリ10に信号を記憶することにつき説明する。チャネル群1〜5の中央のチャネル3を選択し、制御回路11からメモリ10に記憶させる信号(電圧)を走査し、アンテナ1の出力を測定して、それが最大になるところを
整合が取れた状態として、そのときの値をメモリ10に図2のAとして記憶させる。以下チャネル群6〜10・・・・96〜100についても同様に行う。
端子8aに加えられた入力信号は変調回路8で変調され、レベル制御回路7で所定のレベルに制御されて電力増幅回路6に入る。信号はここで増幅され、アイソレータ4、デュプレクサ3、アンテナコネクタ端子2を通ってアンテナ1より送信される。
使用チャネル設定回路17が現在例えば17チャネルを検出しているとすると、これがメモリ10に加えられ、図2の表より、デジタル信号Dを取り出して加算回路12に送る。今、演算回路13からの出力が0であるとすると、デジタル信号DはDAコンバータ14でアナログ信号(電圧)に変換され、可変容量ダイオード9dに加えられる。整合回路9が可変容量ダイオード9dの値によって調整され、今の場合、17チャネル(チャネル16〜20は同じ制御電圧となる。設定時には中央の18チャネルで整合が取れるようになっているが、隣接チャネルでは整合は殆どずれることはない。)で整合が取れるようになる。他のチャネルの場合にはそのチャネルが含まれるチャネル群に相当するDAコンバータ14の出力電圧が出て、可変容量ダイオード9dの容量が変化して整合状態となるように自動調整が行われる。このように、使用チャネルが大きく変化してもそのチャネルに適した電圧がメモリ10から出て、整合回路9を自動調整して整合状態を良好に保つことができる。
周囲の温度変化があると、整合回路9を構成する素子が影響を受ける。例えば、使用チャネルが17チャネルである場合、DAコンバータ14の出力電圧が本来1ボルトでなければならないのに、整合回路9の温度変化で、0.9ボルトしか可変容量ダイオード9dに与えられないことになり、整合が崩れてしまうことになる。このような不都合をなくす補正回路について説明する。
上記0.9ボルトはADコンバータ15でデジタル信号に変換される。変換後のデジタル信号は減算回路16でメモリ10の信号と減算される。アナログ信号で表現すると、減算回路16の出力は1−0.9=0.1ボルトである。この差信号が加算回路12に加えられ、DAコンバータ14の出力として、1.0+0.1=1.1ボルトが本来なら出るはずであるが、温度変化の影響で0.99ボルトが可変容量ダイオード9dに与えられることになる。
このデータを元にして、演算回路13で線形補間法などの手法により、加算回路12から幾らの出力を出せば可変容量ダイオード9dに1ボルトの電圧が与えられるかを算出する。つまり、加算回路12の出力が1ボルトのデジタル信号のとき可変容量ダイオード9dには0.9ボルトが与えられ、加算回路12の出力が1.1ボルトのデジタル信号のとき可変容量ダイオード9dには0.99ボルトが与えられというデータから可変容量ダイオード9aに1ボルトの電圧を与えるには約1.11ボルトのデジタル出力を加算回路12から出せば良いことが演算回路13で算出され、演算回路13から加算回路12に1.11−1.0=0.11ボルトのデジタル信号(補正信号)が与えられる。これによって、可変容量ダイオード9dに1.0ボルトの電圧が与えられ整合状態が温度変化前の状態に復帰する。1.11ボルトの算出は図3を参照すれば容易に理解できる。なお、図3の横軸はデジタル信号の値をアナログ表示してある。
このようにして、温度変化によって、整合回路9の可変容量ダイオード9dに与えられる電圧が変動しても、その変動を監視して、可変容量ダイオード9dに加えられる制御電圧を補正することができ、整合状態を良好にすることができる。
以上のように、可変容量ダイオード9dを整合回路9に設け、使用チャネルに相当する電圧を予めメモリに記憶させるだけで、広帯域でチャネルが変更になっても整合状態を自動的に調整することができる。基板には少なくとも可変容量ダイオードとCPU、DAコンバータ、ADコンバータを搭載すればよいので省スペースで実現できる。また、温度変化があった場合でも、可変容量ダイオードに印加する制御電圧を補正することができるので良い整合状態を実現することができる。
前記実施例では多数のチャネルを複数のチャネル群に分け、各チャネル群毎に制御信号を定めたが、勿論、各チャネル毎に制御信号を定めても良い。この場合にはメモリに記憶される制御信号の数が多くなる。また、温度変化の影響を受けた制御信号の変動を補正する補正回路を実施例では加算回路、減算回路、演算回路による演算手段で行うよう構成したが、このような回路に限られることはなくCPUで適宜実施するようにすれば良い。
本発明は、携帯電話機等の送信装置に用いて有用である。
本発明の一実施例における送信装置のブロック図である。 同装置説明のための表を示す図である。 同装置説明のための図である。
符号の説明
1:アンテナ
2:接続コネクタ
3:デュプレクサ
4:アイソレータ
5:受信回路接続端子
6:電力増幅回路
7:レベル制御回路
8:変調回路
9:整合回路
9a:コンデンサ
9b:可変容量ダイオード
10:メモリ
11:制御回路
12:デジタル加算回路
13:演算回路
14:DAコンバータ
15:ADコンバータ
16:減算回路
17:使用チャネル設定回路
18:CPU

Claims (5)

  1. 多数のチャネル信号を増幅する広帯域増幅回路と、この広帯域増幅回路とアンテナとの間に設けられた整合回路とを備え、前記整合回路には整合状態を変化させる可変容量素子を設け、この可変容量素子の値を、前記広帯域増幅回路で増幅されているチャネル信号のチャネルに応じた制御信号により変化させ、前記広帯域増幅回路とアンテナとの整合を取ることを特徴とする送信装置。
  2. 前記多数のチャネル信号に応じた制御信号を予めメモリに記憶させ、前記広帯域増幅回路で増幅されているチャネル信号のチャネルによって、前記メモリからそのチャネルに応じた制御信号を取り出して前記可変容量素子に与えることを特徴とする請求項1記載の送信装置。
  3. 多数のチャネルを複数のチャネル群に分け、各チャネル群毎に一つの制御信号を定め、この制御信号を前記チャネル信号のチャネルに応じた制御信号としたことを特徴とする請求項1又は2記載の送信装置。
  4. 前記整合回路に与えられる制御信号の温度変化による変動分を補正する補正回路を設けたことを特徴とする請求項1記載の送信装置。
  5. 前記整合回路に与えられる制御信号の温度変化による変動分を補正する補正回路を設け、この補正回路は前記メモリの出力と前記温度変化を受けた制御信号とを演算して補正信号を作る演算手段により構成したことを特徴とする請求項2記載の送信装置。
JP2005245234A 2005-08-26 2005-08-26 送信装置 Pending JP2007060455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005245234A JP2007060455A (ja) 2005-08-26 2005-08-26 送信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005245234A JP2007060455A (ja) 2005-08-26 2005-08-26 送信装置

Publications (1)

Publication Number Publication Date
JP2007060455A true JP2007060455A (ja) 2007-03-08

Family

ID=37923511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005245234A Pending JP2007060455A (ja) 2005-08-26 2005-08-26 送信装置

Country Status (1)

Country Link
JP (1) JP2007060455A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011001769A1 (ja) * 2009-07-02 2011-01-06 株式会社村田製作所 無線通信用高周波回路及び無線通信機
JP2012529244A (ja) * 2009-06-03 2012-11-15 クゥアルコム・インコーポレイテッド 電力増幅器のためのチューナブル整合回路
WO2015002127A1 (ja) * 2013-07-01 2015-01-08 株式会社村田製作所 電力増幅モジュールおよびフロントエンド回路
US8963611B2 (en) 2009-06-19 2015-02-24 Qualcomm Incorporated Power and impedance measurement circuits for a wireless communication device
US9000847B2 (en) 2009-08-19 2015-04-07 Qualcomm Incorporated Digital tunable inter-stage matching circuit
JP2016086244A (ja) * 2014-10-23 2016-05-19 シャープ株式会社 無線回路
US9559639B2 (en) 2009-08-19 2017-01-31 Qualcomm Incorporated Protection circuit for power amplifier

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012529244A (ja) * 2009-06-03 2012-11-15 クゥアルコム・インコーポレイテッド 電力増幅器のためのチューナブル整合回路
US9143172B2 (en) 2009-06-03 2015-09-22 Qualcomm Incorporated Tunable matching circuits for power amplifiers
US8963611B2 (en) 2009-06-19 2015-02-24 Qualcomm Incorporated Power and impedance measurement circuits for a wireless communication device
WO2011001769A1 (ja) * 2009-07-02 2011-01-06 株式会社村田製作所 無線通信用高周波回路及び無線通信機
JP5257719B2 (ja) * 2009-07-02 2013-08-07 株式会社村田製作所 無線通信用高周波回路及び無線通信機
US9000847B2 (en) 2009-08-19 2015-04-07 Qualcomm Incorporated Digital tunable inter-stage matching circuit
US9559639B2 (en) 2009-08-19 2017-01-31 Qualcomm Incorporated Protection circuit for power amplifier
WO2015002127A1 (ja) * 2013-07-01 2015-01-08 株式会社村田製作所 電力増幅モジュールおよびフロントエンド回路
US10128796B2 (en) 2013-07-01 2018-11-13 Murata Manufacturing Co., Ltd. Power amplification module and front end circuit
JP2016086244A (ja) * 2014-10-23 2016-05-19 シャープ株式会社 無線回路

Similar Documents

Publication Publication Date Title
JP4583979B2 (ja) 送信装置及び無線通信装置
US8577311B2 (en) Predistortion of amplifier input signals
KR100749899B1 (ko) 전력 증폭기
JP4608487B2 (ja) 増幅器、情報通信機器、及び増幅方法
US7792214B2 (en) Polar modulation transmitter circuit and communications device
JP4642068B2 (ja) 送信装置及び無線通信装置
US20090258611A1 (en) Polar modulation transmission apparatus and polar modulation transmission method
US7499692B2 (en) Receiving circuit, and receiving apparatus and transmitting/receiving apparatus using the receiving circuit
JP2007060455A (ja) 送信装置
WO1996031954A1 (fr) Controleur de puissance de sortie
EP2056479A1 (en) Transmission circuit and communication apparatus
JP2006345341A (ja) 増幅器
JP2016001865A (ja) 検波校正回路及び送信装置
US7848455B2 (en) Transmission circuit comprising multistage amplifier, and communication device
US7248644B2 (en) Circuit and method for compensating for nonliner distortion of power amplifier
JP2006237866A (ja) 高周波電力増幅器及びその出力電力調整方法
US6922104B2 (en) Power amplifier distortion compensation apparatus and method thereof
JP2004534469A (ja) 高周波信号の増幅を制御する方法
EP2045914B1 (en) Polar-modulation transmission device
JP2005295533A (ja) 送信装置及び無線通信装置
US7209715B2 (en) Power amplifying method, power amplifier, and communication apparatus
US6556079B2 (en) Distortion compensating device and method for compensating distortion
JP2006094043A (ja) 送信装置及び通信装置
JP5069211B2 (ja) 温度補償回路および温度補償方法
US7940859B2 (en) Transmission circuit and communication device

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Effective date: 20080718

Free format text: JAPANESE INTERMEDIATE CODE: A625

A711 Notification of change in applicant

Effective date: 20080801

Free format text: JAPANESE INTERMEDIATE CODE: A712

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080829

A131 Notification of reasons for refusal

Effective date: 20091201

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100201

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100223