JP2007053293A - Process for manufacturing multilayer ceramic electronic component - Google Patents
Process for manufacturing multilayer ceramic electronic component Download PDFInfo
- Publication number
- JP2007053293A JP2007053293A JP2005238491A JP2005238491A JP2007053293A JP 2007053293 A JP2007053293 A JP 2007053293A JP 2005238491 A JP2005238491 A JP 2005238491A JP 2005238491 A JP2005238491 A JP 2005238491A JP 2007053293 A JP2007053293 A JP 2007053293A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode pattern
- green sheet
- ceramic green
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、セラミック多層配線基板、積層セラミックコンデンサ等、内部電極パターンをビア電極で接続する積層型セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic electronic component in which internal electrode patterns are connected by via electrodes, such as a ceramic multilayer wiring board and a multilayer ceramic capacitor.
内部電極パターンをビア電極で接続するような積層型セラミック電子部品の一例として、セラミック多層配線基板が挙げられる。このような電子部品は、基板内部にインダクタやコンデンサ等の回路を構成し、その基板上には、半導体やチップ型の受動部品を搭載し各種モジュール等を構成する。 An example of a multilayer ceramic electronic component in which internal electrode patterns are connected by via electrodes is a ceramic multilayer wiring board. Such electronic components constitute a circuit such as an inductor or a capacitor inside a substrate, and a semiconductor or chip-type passive component is mounted on the substrate to constitute various modules.
一般的にこのようなセラミック多層配線基板は、図５に示すような製造方法４００で製造される。図５は、従来の積層セラミックコンデンサの製造方法の一形態について、各工程段階における断面概略図をフローで示した図である。セラミックグリーンシート７１をキャリアフィルム７２上に形成し（ステップＳ７０）、セラミックグリーンシート７１にレーザやパンチング等を用いて貫通孔であるビアホール７３を形成する（ステップＳ７１）。このビアホール７３に導電性ペーストを充填し、ビア電極７５とする（ステップＳ７２）。ビア電極７５を設けたセラミックグリーンシートの主面７４に導電性ペーストを印刷し内部電極パターン７６を形成する（ステップＳ７３）。このようなシートをキャリアフィルム７２から剥離し（ステップＳ７４）、積層し（ステップＳ７５）、焼成する（ステップＳ７６）ことによりセラミック多層配線基板を製造する。
In general, such a ceramic multilayer wiring board is manufactured by a
しかし、図５に示すような従来のセラミック多層配線基板の製造方法では次のような問題が生じる。図６は、従来のセラミック多層配線基板の製造方法４００において、ビア電極７５を形成し（ステップＳ７２）、その後セラミックグリーンシートの主面７４に内部電極パターン７６を印刷する（ステップＳ７３）際の概略工程図である。セラミックグリーンシート７１に形成したビア電極７５は、セラミックグリーンシートの主面７４から突出した突起部７７を生じる。このセラミックグリーンシートの主面７４に内部電極パターン７６を形成するための導電性ペースト７８を例えばスクリーン７９を介して塗布する。この際、導電性ペースト７８をスキージ８０により押し付けて内部電極パターン７６を形成する。このとき、ビア電極７５に突起部７７があることにより、導電性ペースト７８の端面側に隙間８２が生じ、スキージ８０を押し付ける際、導電性ペースト７８が隙間８２に回り込み、図７（ｂ）に示すように、内部電極パターン７６にパターン崩れ８３が発生する。
However, the conventional method for manufacturing a ceramic multilayer wiring board as shown in FIG. 5 has the following problems. FIG. 6 is a schematic view of a conventional method for manufacturing a ceramic
内部電極パターンのパターン崩れに対する解決手段として、キャリアフィルム上でセラミックグリーンシートを形成し、セラミックグリーンシートをキャリアフィルムから剥離し、内部電極パターンを印刷し、その後パンチング、マイクロドリル等によりビアホールを形成し、導電性ペーストを充填しビア電極を形成する手段が開示されている（例えば、特許文献１を参照。）。この手段は、内部電極パターンを形成した後、ビア電極を形成するため、上述のビア電極の突起部に起因した内部電極パターンのパターン崩れは発生しない。また、積層前のシートに対してビアホールをパンチング、マイクロドリル等に形成するため、ビア電極の配置の自由度が大きく、高密度実装及び多様化されたパターンニングを可能にする。
しかし、特許文献１の実施例では、キャリアフィルムから剥離したセラミックグリーンシートにパンチング、マイクロドリルによりビアホールを開ける。図８に従来のパンチングによりビアホールを形成する際のシートの状態を示す断面概略図を示した。パンチング、マイクロドリルによりビアホールを開けるため、図８に示すようにセラミックグリーンシート７１の主面７４に対する裏面８１（以降、裏面と称す。）が支持されず、パンチング等により荷重８４を受ける際に局所的にシートが盛り上がりながらビアホール７３を形成するので、主面７４及び裏面８１の平坦性の精度が悪い。仮にキャリアフィルムに裏打ちされた状態でパンチングを行なうものとしても、主面７４及び裏面８１は荷重を受ける限り少なからず盛り上がり、平坦性の精度は良いものとはいえない。このように平坦性の悪いセラミックグリーンシート７１は、その後形成する内部電極パターンの印刷精度を悪化させる。
However, in the example of Patent Document 1, a via hole is opened by punching or microdrilling in a ceramic green sheet peeled off from a carrier film. FIG. 8 is a schematic cross-sectional view showing a state of a sheet when via holes are formed by conventional punching. Since a via hole is opened by punching or micro-drilling, as shown in FIG. 8, the back surface 81 (hereinafter referred to as the back surface) with respect to the
また、キャリアフィルム７２に裏打ちされたシートにパンチングで貫通孔を形成した場合のビア電極の形成状態を図９に示す。図９（ａ）はパンチングによりビアホールを形成した状態を示す。図９（ｂ）はこのビアホールに導電性ペーストを充填し、ビア電極を形成した状態を示す。図９（ａ）に示すようにパンチングでビアホール７３を形成すると、キャリアフィルム７２にまで貫通孔が開く。これに図９（ｂ）に示すように導電性ペーストを充填し、ビア電極７５を形成すると、セラミックグリーンシート７１の裏面８１でビア電極７５が突出し、突起部８６が形成される。これにより裏面８１とビア電極７５の表面高さを合わせることができず、セラミックグリーンシート７１の平坦性が損なわれる。この結果、他の電子部品との接続不良にも繋がる。
Further, FIG. 9 shows a via electrode formation state when a through hole is formed by punching in a sheet backed by a
そこで本発明の目的は、積層型セラミック電子部品を製造するに際して、ビア電極の突起部に起因した内部電極パターンのパターン崩れの発生を抑制し、ビア電極と内部電極パターンとの非接触部分を設けたい部位において接触してしまうことを防止することである。また、セラミックグリーンシートの主面及び裏面が荷重により変形することを防止し、セラミックグリーンシートの主面（表面）及び裏面の平坦性の精度を高くし、内部電極パターンの印刷精度を高くすることを目的とする。さらに、セラミックグリーンシートからビア電極が突出する量（高さ）を低減し、セラミックグリーンシートの裏面とビア電極の高さを合わせて積層型セラミック電子部品の平坦性の精度を高くすることを目的とする。 Accordingly, an object of the present invention is to suppress the occurrence of pattern collapse of the internal electrode pattern caused by the protrusions of the via electrode and to provide a non-contact portion between the via electrode and the internal electrode pattern when manufacturing a multilayer ceramic electronic component. It is to prevent contact at a desired site. Also, the main surface and the back surface of the ceramic green sheet are prevented from being deformed by a load, the flatness accuracy of the main surface (front surface) and the back surface of the ceramic green sheet is increased, and the printing accuracy of the internal electrode pattern is increased. With the goal. Furthermore, the amount (height) of the via electrode protruding from the ceramic green sheet is reduced, and the flatness of the multilayer ceramic electronic component is increased by combining the back surface of the ceramic green sheet and the height of the via electrode. And
上記課題を解決するため、本発明に係る積層型セラミック電子部品の製造方法は、キャリアフィルムによって裏打ちされた状態のセラミックグリーンシートの主面上に内部電極パターンを印刷する内部電極パターン印刷工程と、前記セラミックグリーンシートの主面にレーザを照射し、前記キャリアフィルムに貫通孔を開けずに前記セラミックグリーンシートにビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填しビア電極を形成するビアフィル工程と、前記セラミックグリーンシートを少なくとも２枚以上積層し積層体を得る積層工程と、前記積層体を焼成する焼成工程と、を有することを特徴とする。 In order to solve the above problems, a method for manufacturing a multilayer ceramic electronic component according to the present invention includes an internal electrode pattern printing step of printing an internal electrode pattern on the main surface of a ceramic green sheet backed by a carrier film, A via hole forming step of irradiating the main surface of the ceramic green sheet with a laser to form a via hole in the ceramic green sheet without opening a through hole in the carrier film, and forming a via electrode by filling the via hole with a conductive paste And a via filling step, a laminating step of laminating at least two ceramic green sheets to obtain a laminate, and a firing step of firing the laminate.
さらに、本発明に係る積層型セラミック電子部品の製造方法では、前記ビアホール形成工程において、前記内部電極パターンが印刷されている部分と印刷されていない部分とでレーザ出力を変更することが好ましい。これにより、内部電極パターンが印刷されていない部分において、セラミックグリーンシートに過剰にレーザを照射し、キャリアフィルムに貫通孔を開けることを防止できる。 Furthermore, in the method for manufacturing a multilayer ceramic electronic component according to the present invention, it is preferable that in the via hole forming step, the laser output is changed between a portion where the internal electrode pattern is printed and a portion where the internal electrode pattern is not printed. Thereby, in the part where the internal electrode pattern is not printed, it is possible to prevent the ceramic green sheet from being excessively irradiated with a laser and to open a through hole in the carrier film.
本発明は、積層型セラミック電子部品を製造するに際して、ビア電極の突起部に起因した内部電極パターンのパターン崩れの発生を抑制し、ビア電極と内部電極パターンとの非接触部分を設けたい部位において接触してしまうことを防止することができる。また、セラミックグリーンシートの主面及び裏面が荷重により変形することを防止し、セラミックグリーンシートの主面及び裏面の平坦性の精度を高くし、内部電極パターンの印刷精度を高くすることができる。さらに、セラミックグリーンシートからビア電極が突出する量（高さ）を低減し、セラミックグリーンシートの裏面とビア電極の高さを合わせて積層型セラミック電子部品の平坦性の精度を高くすることができる。 The present invention suppresses the occurrence of pattern collapse of the internal electrode pattern due to the protruding portion of the via electrode when manufacturing a multilayer ceramic electronic component, and provides a non-contact portion between the via electrode and the internal electrode pattern. It is possible to prevent contact. In addition, the main surface and the back surface of the ceramic green sheet can be prevented from being deformed by a load, the flatness accuracy of the main surface and the back surface of the ceramic green sheet can be increased, and the printing accuracy of the internal electrode pattern can be increased. Furthermore, the amount (height) of the via electrode protruding from the ceramic green sheet can be reduced, and the flatness of the multilayer ceramic electronic component can be increased by matching the back surface of the ceramic green sheet and the height of the via electrode. .
以下、本発明の実施の形態を示して本発明を詳細に説明するが、本発明はこれらの記載に限定して解釈されない。以下、図１から図７を参照しながら本実施形態に係る積層型セラミック電子部品の製造方法について説明する。 Hereinafter, although an embodiment of the present invention is shown and the present invention is explained in detail, the present invention is not construed to be limited to these descriptions. Hereinafter, a method for manufacturing a multilayer ceramic electronic component according to the present embodiment will be described with reference to FIGS.
図１は、本実施形態に係る積層型セラミック電子部品の製造方法の各工程を順次図解的に示す断面概略図である。図１は、本実施形態に係る積層型セラミック電子部品の製造方法の説明を容易にするため、ビア電極や内部電極パターンを簡易に示した。工程フロー１００は、グリーンシート形成工程（ステップＳ０）と、内部電極パターン印刷工程（ステップＳ１）と、ビアホール形成工程（ステップＳ２）と、ビアフィル工程（ステップＳ３）と、キャリアフィルム剥離工程（ステップＳ４）と、積層工程（ステップＳ５）と、焼成工程（ステップＳ６）と切断工程（ステップＳ７）とを備える。以下、各工程について具体的に説明する。
FIG. 1 is a schematic cross-sectional view sequentially illustrating each step of a method for manufacturing a multilayer ceramic electronic component according to the present embodiment. FIG. 1 simply shows via electrodes and internal electrode patterns in order to facilitate the description of the method of manufacturing the multilayer ceramic electronic component according to the present embodiment. The
（グリーンシート形成工程）
まず図１に示すグリーンシート形成工程（ステップＳ０）について説明する。グリーンシート形成工程（ステップＳ０）では、後工程で形成するビア電極付内部電極パターンシート９、ビア電極付シート１２のベースとなるセラミックグリーンシート１をキャリアフィルム２上に形成する。
(Green sheet forming process)
First, the green sheet forming step (step S0) shown in FIG. 1 will be described. In the green sheet forming step (step S0), the ceramic green sheet 1 serving as a base for the internal electrode pattern sheet with via
キャリアフィルム２は、表面が平滑なシートであればいずれでも良いが、例えばＰＥＴ（ポロエチレンテレフタレート）シートである。キャリアフィルム２の厚さは、工程中に変形せず且つ扱いやすい厚さであることが好ましく、一般的には３０〜１５０μｍである。
The
セラミックグリーンシート１は、セラミック粉末と焼結助剤に溶剤、可塑剤、分散剤、バインダ樹脂を混合したセラミックスラリーを、キャリアフィルム２上にシート状に成形し、これを乾燥して得る。成形は、ドクターブレード法、引き上げ法等が用いられる。
The ceramic green sheet 1 is obtained by forming a ceramic slurry in which a ceramic powder and a sintering aid are mixed with a solvent, a plasticizer, a dispersant, and a binder resin into a sheet shape on a
セラミック粉末には、例えばガラスセラミックスや誘電体材料を用いることができる。所望の粒径のセラミック粉末に有機ビヒクルまたは水系ビヒクルを加えて混練し、誘電体ペースト（セラミックスラリー）を作成する。有機ビヒクルはバインダを有機溶媒中に溶解させたものである。バインダは特に限定されず、ポリビニルブチラール（ＰＶＢ）、エチルセルロース、アクリル系樹脂などを単独または２種類以上を選択して用いる。有機溶媒も特に限定されず、成形方法に応じて選択する。印刷法あるいはシート法などにより成形する場合には、例えばメタノール、エタノール、プロパノール、ブタノール等のアルコール類、トルエン、キシレン、メチルエチルケトン、アセトン等を単独または２種類以上を選択して用いる。可塑剤としてはジエチルフタレート（ＤＥＰ）、ジブチルフタレート（ＤＢＰ）、ジオクチルフタレート（ＤＯＰ）、ｎ−ブチルフタリルｎ−ブチルグリコラート（ＢＰＢＧ）などを単独または２種類以上を選択して用いる。また、水系ビヒクルは水に水溶性バインダおよび分散剤などを溶解させたものである。水溶性バインダも特に限定されず、例えば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂あるいはエマルションなどから選択して用いる。 As the ceramic powder, for example, glass ceramics or a dielectric material can be used. An organic vehicle or an aqueous vehicle is added to a ceramic powder having a desired particle diameter and kneaded to prepare a dielectric paste (ceramic slurry). The organic vehicle is obtained by dissolving a binder in an organic solvent. The binder is not particularly limited, and polyvinyl butyral (PVB), ethyl cellulose, acrylic resin, or the like is used alone or in combination of two or more. The organic solvent is not particularly limited, and is selected according to the molding method. When molding by a printing method or a sheet method, for example, alcohols such as methanol, ethanol, propanol and butanol, toluene, xylene, methyl ethyl ketone, acetone and the like are used alone or in combination of two or more. As the plasticizer, diethyl phthalate (DEP), dibutyl phthalate (DBP), dioctyl phthalate (DOP), n-butyl phthalyl n-butyl glycolate (BPBG) or the like is used alone or in combination of two or more. The water-based vehicle is obtained by dissolving a water-soluble binder and a dispersant in water. The water-soluble binder is not particularly limited, and is selected from, for example, polyvinyl alcohol, cellulose, water-soluble acrylic resin or emulsion.
誘電体ペーストにおけるビヒクルの含有量は特に限定されず、通常はバインダが１〜５質量％程度、溶剤が１０〜５０質量％程度となるように調整する。また、誘電体ペーストには、必要に応じて分散剤または可塑剤などの添加物を添加してもよい。その添加量は、合計で１０質量％以下とすることが好ましい。 The content of the vehicle in the dielectric paste is not particularly limited, and is usually adjusted so that the binder is about 1 to 5% by mass and the solvent is about 10 to 50% by mass. Moreover, you may add additives, such as a dispersing agent or a plasticizer, to a dielectric paste as needed. The total amount added is preferably 10% by mass or less.
このような誘電体ペーストを成形し、セラミックグリーンシート１が得られる。図１において、１０はセラミックグリーンシート１の主面（表面）、１１はセラミックグリーンシート１の裏面である。
A ceramic green sheet 1 is obtained by molding such a dielectric paste. In FIG. 1, 10 is the main surface (front surface) of the ceramic
（内部電極パターン印刷工程）
次に図１で内部電極パターン印刷工程（ステップＳ１）について説明する。内部電極パターン印刷工程（ステップＳ１）では、セラミックグリーンシート１の主面１０上に導電性ペーストを印刷し、内部電極パターン３を形成し、内部電極パターンシート４を得る。
(Internal electrode pattern printing process)
Next, the internal electrode pattern printing step (step S1) will be described with reference to FIG. In the internal electrode pattern printing step (step S1), the conductive paste is printed on the
内部電極パターン３の導電性ペーストは、例えば銅、銀、銀パラジウム、パラジウム、ニッケル等の金属粉末又は合金粉末を含有して、所定の流動性を有する粘度に調整された内部電極ペーストとする。内部電極パターン３の厚さは用途に応じて適宜決定されるが、例えば、０．５μｍ〜５μｍ程度であることが好ましく、０．５μｍ〜２．５μｍ程度であればより好ましい。
The conductive paste of the
内部電極ペーストは、誘電体ペーストと同様のビヒクルと混練して作製される。内部電極ペーストにおけるビヒクルの含有量は誘電体ペーストと同様に調整する。また、内部電極ペーストには、必要に応じて分散剤、可塑剤、誘電体材料、絶縁体材料などの添加物を添加してもよい。その添加量は、合計で１０質量％以下とすることが好ましい。 The internal electrode paste is produced by kneading with the same vehicle as the dielectric paste. The content of the vehicle in the internal electrode paste is adjusted in the same manner as in the dielectric paste. Moreover, you may add additives, such as a dispersing agent, a plasticizer, a dielectric material, and an insulator material, to an internal electrode paste as needed. The total amount added is preferably 10% by mass or less.
内部電極パターン３は、セラミックグリーンシート１の主面１０に内部電極ペーストを、スクリーン１６を介して所定のパターンで塗布する。この際、内部電極ペーストをスキージ５により押し付けて内部電極パターン３を形成する。図７に内部電極パターンを印刷した時のセラミックグリーンシートの主面の表面画像を示し、（ａ）は本発明の実施例を示し、（ｂ）は従来例を示す。ここで、従来の積層型セラミック電子部品の製造方法であれば、ビア電極の突起部があることで内部電極ペーストの端面側に隙間が生じ、スキージを押し付ける際、内部電極ペーストが隙間に回り込み、図７（ｂ）に示すパターン崩れ８３が生じる。しかし、本実施形態に係る積層型セラミック電子部品の製造方法では、ビア電極形成前であるため、図７（ａ）に示したごとく、突起部が無くパターン崩れは発生しない。
The
内部電極パターンシート４の厚さは、１μｍ〜４０μｍ程度であることが好ましく、１μｍ〜３０μｍ程度であればより好ましい。この厚さとすることで積層型セラミック電子部品の薄層化が図れる。内部電極パターンシート４は後工程でビア電極８を設けてビア電極付内部電極パターンシート９となり、また同様に作製されビア電極８のみを設けたビア電極付シート１２と一緒に積層される。この合計積層枚数は通常２〜１０００枚程度である。
The thickness of the internal
（ビアホール形成工程）
次に図１でビアホール形成工程（ステップＳ２）について説明する。ビアホール形成工程（ステップＳ２）では、内部電極パターンシート４にビア電極８を形成するための孔であるビアホール７を形成する。ビアホール７は、レーザ光６により形成する。レーザ光６を使用してビアホール７を形成するため、ビアホール７の径を容易に１００μｍ以下、例えば５０〜１００μｍにでき、このビアホール７に導電体ペーストを充填すれば、微少なビア電極８を精度良く形成できることとなる。内部電極パターンシート４にレーザ光６を照射すると、内部電極パターンシート４のセラミック粉末やバインダ樹脂が揮発され、孔を開けることができる。使用するレーザは、波長の短いＣＯ２レーザ、ＵＶ−ＹＡＧレーザまたはエキシマレーザが好ましい。
(Via hole formation process)
Next, the via hole forming step (step S2) will be described with reference to FIG. In the via hole forming step (step S <b> 2), the via
図２でビアホール形成工程（ステップＳ２）について説明する。図２（ａ）は内部電極パターン３が印刷されていない部分にビアホール７を設ける場合を示し、図２（ｂ）は内部電極パターン３が印刷されている部分にビアホール７を設ける場合を示す。図２（ａ）に示すようにビアホール７は、キャリアフィルム２によって裏打ちされた状態１７の内部電極パターンシート４に形成される。キャリアフィルム２は、内部電極パターンシート４を支持するため、荷重が負荷されても内部電極パターンシート４に変形は生じない。これにより、内部電極パターンシート４の裏面１１の平坦性を維持できる。本発明により得られる内部電極パターンシート４の裏面１１の表面粗さは、０．１μｍ〜１μｍとすることができる。また、本発明では内部電極パターンシート４の主面１０方向からレーザ光６を照射しビアホール７を形成するので、内部電極パターンシート４を変形させるような荷重が負荷されることはない。このことから内部電極パターンシート４の主面１０及び裏面１１の平坦性を維持できる。
The via hole forming step (step S2) will be described with reference to FIG. FIG. 2A shows a case where the via
また、レーザ光６により内部電極パターンシート４のセラミック粉末やバインダ樹脂を揮発させて孔を開けるので、レーザの出力調整により内部電極パターンシート４の厚さ方向に孔の深さを調節することが可能である。さらにキャリアフィルム２に貫通孔を開けずに、内部電極パターンシート４のみに孔を開けることも可能である。貫通孔の無いキャリアフィルム１８とすることで、後に行なうビア電極を形成する際、裏面１１からビア電極の突起部が生じることもなく、内部電極パターンシート４の裏面１１の平坦性を維持できる。
Further, since the
さらに、ビアホール形成工程（ステップＳ２）で使用するレーザは、図２（ａ）に示す内部電極パターンシート４の主面１０に内部電極パターン３が印刷されていない部分に照射する場合と、図２（ｂ）に示すように内部電極パターン３が印刷されている部分に照射する場合とで出力を変更することが好ましい。内部電極パターン３が印刷されている部分にビアホール７を設ける場合は出力を大きくし、印刷されていない部分にビアホール７を設ける場合は出力を小さくする。変更するレーザ出力とは、例えば照射時間、照射エネルギー、使用するレーザがパルスレーザである場合のショット数等である。これにより、過剰なレーザ照射によりキャリアフィルム２に貫通孔を開けてしまうことを防止できる。また、過剰なレーザ照射が、ビアホール７の表面を粗くし径が要求以上に拡大してしまうことを防止できる。
Further, the laser used in the via hole forming step (step S2) irradiates a portion where the
前述までのビアホール形成工程（ステップＳ２）の説明は、内部電極パターンシート４を１枚として取り扱う場合を前提として記載したが、平坦性を損なわない程度にキャリアフィルム２を剥離した後の内部電極パターンシート４をキャリアフィルム２上にある内部電極パターンシート４の上に複数枚積層し、同時にビアホール７を形成することとしても良い。
The description of the via hole forming step (step S2) described above is described on the assumption that the internal
（ビアフィル工程）
次に図１でビアフィル工程（ステップＳ３）について説明する。ビアフィル工程（ステップＳ３）は、ビアホール形成工程（ステップＳ２）で形成したビアホール７に導電性ペーストを充填し、ビア電極８を形成し、ビア電極付内部電極パターンシート９を得る。導電性ペーストとしては前述の内部電極ペーストと同様、例えば銅、銀、銀パラジウム、パラジウム、ニッケル等の金属粉末又は合金粉末を含有して、所定の流動性を有する粘度に調整されたビア電極ペーストを用いる。ビア電極８は、ビア電極ペーストを例えば穴埋め印刷により充填して固化させることにより形成する。
(Via fill process)
Next, the via fill process (step S3) will be described with reference to FIG. In the via filling step (step S3), the via
前述までの工程を経て得るビア電極付内部電極パターンシート９の主面９ａを見た概略図を図３に示す。本発明では、内部電極パターン３形成後にビア電極８を形成するため、ビア電極８の突起部に起因した内部電極パターン３のパターン崩れが無く、図３のようにビア電極付内部電極パターンシート９の主面９ａ上に、ビア電極８と内部電極パターン３との非接触部分を設けたい部位において、意図せず接触してしまうことを防止できる。ビア電極８と内部電極パターン３との非接触部分を設けたい部位の最短距離１５は、１０〜２００μｍであることが好ましい。さらに１５０μｍ以下とすることが好ましい。１０〜２００μｍとすることで、より高密度実装が可能な積層型セラミック電子部品とすることができる。
FIG. 3 shows a schematic view of the
（キャリアフィルム剥離工程）
次に図１でキャリアフィルム剥離工程（ステップＳ４）について説明する。キャリアフィルム剥離工程（ステップＳ４）では、前工程で形成したビア電極付内部電極パターンシート９からキャリアフィルム２を剥離する。
(Carrier film peeling process)
Next, the carrier film peeling step (step S4) will be described with reference to FIG. In the carrier film peeling step (step S4), the
（積層工程）
図１の積層工程（ステップＳ５）の一例について説明する。積層工程（ステップＳ５）では、ビア電極付内部電極パターンシート９或いはセラミックグリーンシート１にビア電極８のみを設けたビア電極付シート１２を積層し、圧着し、積層体１３を得る。圧着の条件は、特に限定されないが、例えば圧着の圧力が３〜５ＭＰａで、その加熱温度は３５〜８０℃であり、圧着時間は０．１〜１．０秒である。ビア電極付内部電極パターンシート９或いはビア電極付シート１２は平坦性に優れる（裏面１１の表面粗さは、０．１μｍ〜１μｍ）ので、積層数を多くすることができる。なお、積層する際に、ビア電極を設けていないセラミックグリーンシートを含ませても良い。
(Lamination process)
An example of the stacking step (step S5) in FIG. 1 will be described. In the laminating step (step S5), the internal electrode pattern sheet with via
ここで本実施形態に係る積層型セラミック電子部品の製造方法による積層例を図４に示す。図４の積層例２００における積層体１３では、ビア電極付シート１２を３層と、ビア電極付内部電極パターンシート９を６層と、を備える。図４の積層例２００では、内部電極パターン３がセラミックグリーンシートを挟み込み且つ各内部電極パターン３が積層体１３の積層方向に重なり合って配置される。内部電極パターン３でセラミックグリーンシートを挟み込むように構成することで、所望の位置にコンデンサを構成できる。このように各シートを積層した積層型セラミック電子部品において、内部電極パターンの印刷精度が高く、他の電子部品との接続不良を低減できる。
Here, FIG. 4 shows an example of lamination by the method of manufacturing the multilayer ceramic electronic component according to the present embodiment. The
（焼成工程）
次に図１に示す焼成工程（ステップＳ６）について説明する。焼成工程（ステップＳ６）では、積層工程（ステップＳ５）で形成した積層体１３を焼成し、積層焼成体１４を得る。積層体１３を作製したのち、脱バインダ処理を行なう。脱バインダ処理を行ったのち、焼成を行ない、積層焼成体１４を形成する。
(Baking process)
Next, the firing step (step S6) shown in FIG. 1 will be described. In the firing step (step S6), the laminate 13 formed in the lamination step (step S5) is fired to obtain a laminate fired
焼結時の保持温度は使用する材料および電極材料によって適宜変更されることが好ましい。保持温度が低すぎると焼結による緻密化が不十分となり、高すぎると内部電極パターン３が途切れやすく、または内部電極パターン３の構成元素が拡散して特性が劣化する恐れがある。温度範囲としては例えば８００℃〜１４００℃が好ましい。
It is preferable that the holding temperature at the time of sintering is appropriately changed according to the material used and the electrode material. If the holding temperature is too low, densification by sintering becomes insufficient, and if it is too high, the
（切断工程）
続いて切断工程（ステップＳ７）について説明する。切断工程（ステップＳ７）は、焼成工程（ステップＳ６）の前に積層体１３を所定の寸法に切断する第２の切断工程としても良く、焼成工程（ステップＳ６）の後に積層焼成体１４を所定の寸法に切断する第１の切断工程としても良い。
(Cutting process)
Next, the cutting process (step S7) will be described. The cutting process (step S7) may be a second cutting process in which the laminate 13 is cut to a predetermined size before the firing process (step S6). After the firing process (step S6), the laminate fired
図１に示す切断工程（ステップＳ７）は、第１の切断工程を示す。第１の切断工程では、積層焼成体１４を切断し、積層焼成体１４ａ〜１４ｆとする。積層焼成体１４の切断は、ダイシング方式、または焼成前に切断したい個所に溝を作製し、ブレイクする方法で切断しても良い。第１の切断工程とすることで、一度の焼成で多数の積層焼成体１４を得ることができ、製造時間の短縮化が図れるとともに、寸法精度及び平坦性の良い積層型セラミック電子部品を得ることができる。
The cutting process (step S7) shown in FIG. 1 shows a first cutting process. In the first cutting step, the laminated fired
次に第２の切断工程（不図示）について説明する。第２の切断工程では、積層体１３を切断する。積層体１３の切断は、押し切り方式で切断しても良く、積層体１３が厚い場合はダイシング方式で切断しても良い。第２の切断工程としても、寸法精度及び平坦性の良い積層型セラミック電子部品を得ることができる。
Next, the second cutting step (not shown) will be described. In the second cutting step, the
このように製造される積層型セラミック電子部品は、はんだ付けなどによりプリント基板上などに実装され、各種電子機器に用いられる。 The multilayer ceramic electronic component manufactured in this way is mounted on a printed circuit board or the like by soldering or the like and used for various electronic devices.
以上のように、本発明は、導電性ペーストを塗布してもパターン崩れを発生させず内部電極パターンの印刷精度を高くできる。また、セラミックグリーンシートの荷重による変形を防止し、セラミックグリーンシートの主面及び裏面の平坦性の精度を高くできる。さらに、セラミックグリーンシートの裏面から突出するビア電極を低減し、セラミックグリーンシートの裏面とビア電極の高さを合わせて平坦性の精度を高くすることができる。 As described above, the present invention can increase the printing accuracy of the internal electrode pattern without causing pattern collapse even when a conductive paste is applied. Moreover, the deformation | transformation by the load of a ceramic green sheet can be prevented, and the flatness precision of the main surface and back surface of a ceramic green sheet can be made high. Furthermore, the via electrode protruding from the back surface of the ceramic green sheet can be reduced, and the back surface of the ceramic green sheet and the height of the via electrode can be combined to increase the flatness accuracy.
１，セラミックグリーンシート
２，キャリアフィルム
３，内部電極パターン
４，内部電極パターンシート
５，スキージ
６，レーザ光
７，ビアホール
８，ビア電極
９，ビア電極付内部電極パターンシート
９ａ，ビア電極付内部電極パターンシートの主面
１０，主面
１１，裏面
１２，ビア電極付シート
１３，積層体
１４，１４ａ,１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，積層焼成体
１５，非接触部分を設けたい部位の最短距離
１６，スクリーン
１７，キャリアフィルムによって裏打ちされた状態
１８，貫通孔の無いキャリアフィルム
７１，セラミックグリーンシート
７２，キャリアフィルム
７３，ビアホール
７４，主面
７５，ビア電極
７６，内部電極パターン
７７，突起部
７８，導電性ペースト
７９，スクリーン
８０，スキージ
８１，裏面
８２，導電性ペースト端面側の隙間
８３，パターン崩れ
８４，パンチング等による荷重
８５，貫通孔
８６，突起部
１００，工程フロー
２００，積層例
４００，従来の製造方法の工程フロー
1, ceramic
Claims (2)
前記セラミックグリーンシートの主面にレーザを照射し、前記キャリアフィルムに貫通孔を開けずに前記セラミックグリーンシートにビアホールを形成するビアホール形成工程と、
前記ビアホールに導電性ペーストを充填しビア電極を形成するビアフィル工程と、
前記セラミックグリーンシートを少なくとも２枚以上積層し積層体を得る積層工程と、
前記積層体を焼成する焼成工程と、
を有することを特徴とする積層型セラミック電子部品の製造方法。 An internal electrode pattern printing step of printing an internal electrode pattern on the main surface of the ceramic green sheet in a state lined by a carrier film;
Irradiating the main surface of the ceramic green sheet with a laser, and forming a via hole in the ceramic green sheet without forming a through hole in the carrier film; and
A via filling step of filling the via hole with a conductive paste to form a via electrode;
A laminating step of laminating at least two ceramic green sheets to obtain a laminate;
A firing step of firing the laminate;
A method for producing a multilayer ceramic electronic component comprising:
2. The method of manufacturing a multilayer ceramic electronic component according to claim 1, wherein in the via hole forming step, the laser output is changed between a portion where the internal electrode pattern is printed and a portion where the internal electrode pattern is not printed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005238491A JP2007053293A (en) | 2005-08-19 | 2005-08-19 | Process for manufacturing multilayer ceramic electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005238491A JP2007053293A (en) | 2005-08-19 | 2005-08-19 | Process for manufacturing multilayer ceramic electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007053293A true JP2007053293A (en) | 2007-03-01 |
Family
ID=37917527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005238491A Pending JP2007053293A (en) | 2005-08-19 | 2005-08-19 | Process for manufacturing multilayer ceramic electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007053293A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056413A (en) * | 2008-08-29 | 2010-03-11 | Tdk Corp | Laminated chip varistor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191048A (en) * | 1992-01-13 | 1993-07-30 | Murata Mfg Co Ltd | Manufacture of ceramic multilayer electronic component |
| JPH07193375A (en) * | 1993-12-27 | 1995-07-28 | Taiyo Yuden Co Ltd | Method of processing ceramic green sheet with film |
| JP2000153384A (en) * | 1998-11-16 | 2000-06-06 | Hitachi Via Mechanics Ltd | Method for machining blind hole by co2 laser |
| JP2003204155A (en) * | 2002-01-07 | 2003-07-18 | Murata Mfg Co Ltd | Manufacturing method for laminated ceramic electronic component |
-
2005
- 2005-08-19 JP JP2005238491A patent/JP2007053293A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191048A (en) * | 1992-01-13 | 1993-07-30 | Murata Mfg Co Ltd | Manufacture of ceramic multilayer electronic component |
| JPH07193375A (en) * | 1993-12-27 | 1995-07-28 | Taiyo Yuden Co Ltd | Method of processing ceramic green sheet with film |
| JP2000153384A (en) * | 1998-11-16 | 2000-06-06 | Hitachi Via Mechanics Ltd | Method for machining blind hole by co2 laser |
| JP2003204155A (en) * | 2002-01-07 | 2003-07-18 | Murata Mfg Co Ltd | Manufacturing method for laminated ceramic electronic component |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056413A (en) * | 2008-08-29 | 2010-03-11 | Tdk Corp | Laminated chip varistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100521941B1 (en) | Method of manufacturing a multi-layered ceramic substrate | |
| JP2013191899A (en) | Multilayer ceramic circuit substrate and manufacturing method | |
| JP4518885B2 (en) | Ceramic electronic component and method for manufacturing the same | |
| JP5442974B2 (en) | Manufacturing method of ceramic parts | |
| JP2010021386A (en) | Method for manufacturing ceramic part | |
| JPWO2006040941A1 (en) | Multilayer ceramic component and manufacturing method thereof | |
| JP2011114175A (en) | Method of manufacturing multilayer wiring board, and multilayer wiring board | |
| JP2009111394A (en) | Manufacturing method of multi-layer ceramic substrate | |
| JP2007053293A (en) | Process for manufacturing multilayer ceramic electronic component | |
| JP2007053294A (en) | Process for manufacturing multilayer ceramic electronic component | |
| JP2004253771A (en) | Method for manufacturing ceramic green sheet and method for manufacturing electronic part using ceramic green sheet | |
| JP5356434B2 (en) | Manufacturing method of ceramic substrate | |
| JP4967668B2 (en) | Manufacturing method of multilayer ceramic substrate | |
| JP2005203810A (en) | Manufacturing method for ceramic multi-layer substrate, and semiconductor device | |
| JP2006229015A (en) | Manufacturing method of laminated electronic component | |
| JP2007335653A (en) | Circuit board, method of manufacturing the same, and circuit module using the same | |
| JPH10112417A (en) | Laminated electronic component and its manufacture | |
| JP2006173240A (en) | Method for manufacturing ceramic substrate | |
| JP4196730B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| JP5831984B2 (en) | Wiring board manufacturing method | |
| JPS6252999A (en) | Formation of through conductor path of ceramic circuit boardand manufacture of multilayer circuit board obtained by laminating same | |
| JP4610274B2 (en) | Manufacturing method of electronic parts | |
| KR100900687B1 (en) | Green sheet, method of manufacturing the green sheet, and method of manufacturing the laminated dielectric device | |
| JP2006303055A (en) | Multilayer ceramic substrate and manufacturing method thereof | |
| JP2005268392A (en) | Method of manufacturing electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110412 |