JP2007052263A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2007052263A JP2007052263A JP2005237618A JP2005237618A JP2007052263A JP 2007052263 A JP2007052263 A JP 2007052263A JP 2005237618 A JP2005237618 A JP 2005237618A JP 2005237618 A JP2005237618 A JP 2005237618A JP 2007052263 A JP2007052263 A JP 2007052263A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electric field
- crystal display
- display device
- field region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】 本発明は、上記の問題点に鑑みて成されたものであって、透過率の損失、及び、応答時間の遅延が抑制または防止された液晶表示装置を提供することを目的とする。
【解決手段】 アレイ基板101及び対向基板102と、アレイ基板101及び対向基板102間に挟持された液晶層190とを備え、アレイ基板101及び対向基板102は電圧印加時に液晶層190の一部に得られる強電場領域31に隣接してこの強電場領域31よりも弱い弱電場領域32を前記液晶層内に形成する電場制御部を有し、強電場領域31と弱電場領域32との境界はジグザク状である液晶表示装置。
【選択図】図5
【解決手段】 アレイ基板101及び対向基板102と、アレイ基板101及び対向基板102間に挟持された液晶層190とを備え、アレイ基板101及び対向基板102は電圧印加時に液晶層190の一部に得られる強電場領域31に隣接してこの強電場領域31よりも弱い弱電場領域32を前記液晶層内に形成する電場制御部を有し、強電場領域31と弱電場領域32との境界はジグザク状である液晶表示装置。
【選択図】図5
Description
本発明は、液晶表示装置に関し、特にMVAモードを採用した液晶表示装置に関する。
液晶表示パネルを用いた表示装置は、軽量、薄型、低消費電力などの特徴を有するために、OA機器、情報端末、時計、テレビ等さまざまな分野に応用されている。特にTFT素子を用いた液晶表示装置は、その応答性から携帯テレビやコンピュータなど多くの情報を含むデータの表示装置に用いられている。
近年、情報量の増加に伴い液晶表示装置の高精細化や高速応答性が要求され始めている。高精細化を実現するためには、TFTアレイ構造の微細化により対応がなされている。一方、高速応答性ではネマチック液晶を用いたOCB方式、VAN方式、HAN方式、π配列方式、スメクチック液晶を用いた界面安定型強誘電性液晶(SSFLC)方式、反強誘電性液晶(AFLC)方式が検討されている。
特に、VAN型配向モードは、従来のツイストネマチック型(TN)モードより速い応答速度が得られることや、垂直配向処理の採用により従来静電気破壊など不良原因の発生が危惧されていたラビング配向処理工程を削除可能なことから近年注目されている液晶表示モードである。さらに、VAN型モードでは視野角の補償設計が比較的容易なことから広い視野角を実現するためのマルチドメイン型VAN(MVA)モードが注目されている。
MVAモードを採用した液晶表示装置では、各ドメインでの液晶分子の配列状態が表示品位に大きな影響を与える。すなわち、例えば、一つのドメインで液晶分子の配列に乱れが生じた場合、各ドメイン間で光透過率が異なることになり、その結果、表示ムラとして視認されてしまう。そのため、各ドメインでの液晶分子配列の乱れを極力防止する必要があるが、従来のMVAモードの液晶表示装置では、そのような乱れが発生するのを避けることができなかった。
また、画素電極とその下地との境界部も液晶分子の配向状態に影響を与える。すなわち、アレイ基板上に形成された画素電極の端部近傍に位置する液晶分子は、画素電極の輪郭を構成する辺に対して垂直に配向する。そのため、画素電極上には、液晶分子がアレイ基板側から対向基板側に向けて左回りの螺旋構造となる領域と、液晶分子がアレイ基板側から対向基板側に向けて右回りの螺旋構造となる領域とが形成される。
単一のドメイン内で、右回りと左回りとの螺旋構造のそれぞれは、その周囲の領域に液晶分子が同様の螺旋構造を形成するような影響を与える。そのため、単一のドメイン内に螺旋構造の回転方向が逆向きの領域がある場合、その領域間にディスクリネーションが発生する。
このようなディスクリネーションが発生した場合、液晶分子を所望の状態に配列させることが難しいため、透過率の損失を生じることがあった。また、ディスクリネーションは、必ずしも最も安定な位置で発生する訳ではなく、通常、ある場所で発生した後により安定な位置へと移動する。そのため、液晶表示装置の応答時間が長くなるという問題を生ずることがあった。
一方、画素電極の端部にスリット部と同じ役割を持たせたMVAモードの液晶表示装置が提案されている。この場合は、例えば図1に示すように、強電場領域31から弱電場領域32に向かって生じる漏れ電界によって、傾きを持った電気力線35が発生する。この傾きを持った電気力線35に沿ってその誘電異方性を揃えるように液晶分子190Aは一定方向への傾き(チルト)を生じる。
液晶分子190Aが電気力線35の影響をうける範囲は、強電場領域31と弱電場領域32との境界E2から約10μmまでであり、境界E2から遠いところにある液晶分子190Aは弾性エネルギーを最小にするよう境界E2近傍の配向方向に従い配向方向が決定される。
一方、弱電場領域32と強電場領域31との境界E2において、液晶分子190Aが広がり変形する性質を有するため、液晶分子190Aはエネルギーが低い捩れ変形状態へと配向緩和する。ここで、配向緩和の捩れ方向は右捩れまたは左捩れの2方向に同じ確率で生じる。結果として、境界から離れた領域で所望の配向方向を向かない部分が発生する場合があった。
上記のように、電圧を印加した瞬間は液晶分子が画素電極の輪郭を構成する辺にほぼ垂直に並ぶが、時間が経過すると、画素電極端部において液晶分子の広がり変形が集中をもたらし、捩れ変形に緩和してしまうため所望の配向状態が得られず、結果として透過率の損失を生じるという問題が報告されている(非特許文献1参照)。
また、この捩れ変形は画素電極端部の至る個所で等確率でおこりうるが、時間の経過とともに一画素電極内でのエネルギーの最小状態に遷移するため、残像として視認されるという問題があった。
SID 99 DIGEST,p.628
SID 99 DIGEST,p.628
本発明は、上記の問題点に鑑みて成されたものであって、透過率の損失、及び、応答時間の遅延が抑制または防止された液晶表示装置を提供することを目的とする。
本発明の態様による液晶表示装置は、第1及び第2電極基板と、前記第1及び第2電極基板間に挟持された液晶層とを備え、前記第1および第2電極基板は電圧印加時に前記液晶層の一部に得られる強電場領域に隣接してこの強電場領域よりも弱い弱電場領域を前記液晶内に形成する電場制御部を有し、前記強電場領域と前記弱電場領域との境界はジグザク状である液晶表示装置。
本発明によれば、透過率の損失、及び、応答時間の遅延が抑制または防止された液晶表示装置を提供することができる。
以下、本発明の一実施形態に係る液晶表示装置について図面を参照して説明する。
この発明の一実施の形態に係る液晶表示装置、例えば、アクティブマトリクス型液晶表示装置は、液晶表示パネル100を備えている。液晶表示パネル100は、図2乃至図4に示すように、アレイ基板101と、アレイ基板101に対向配置された対向基板102と、アレイ基板101と対向基板102との間に挟持された液晶層190とを備えている。
上記の液晶表示パネル100は、図2に示すように、画像を表示する表示領域103は、アレイ基板101と対向基板102とを貼り合わせる外縁シール部材106によって囲まれた領域内に形成されている。表示領域103の外周に沿って配置された周辺領域104は、外縁シール部材106の外側の領域に形成され、額縁状に形成された遮光領域141を有している。
表示領域103において、アレイ基板101は、図3に示すように、マトリクス状に配置されたm×n個の画素電極151、これら画素電極151の行方向に沿って形成されたm本の走査線Y1からYm、これら画素電極151の列方向に沿って形成されたn本の信号線X1〜Xn、m×n個の画素電極151に対応して走査線Y1〜Ym、及び、信号線X1〜Xnの交差位置近傍にスイッチング素子として配置されたm×n個の薄膜トランジスタ、すなわち画素TFT121を有している。
また、周辺領域104において、アレイ基板101は、走査線Y1〜Ymを駆動する走査線駆動回路118、信号線X1〜Xnを駆動する信号線駆動回路119等を有している。
図4に示すように、液晶表示パネル100のアレイ基板101は、表示領域103において、ガラス基板などの透明な絶縁性基板111上に、マトリクス状に配置された複数の画素にそれぞれ対応して形成されたスイッチング素子すなわち画素TFT121を有している。画素TFT121を含む表示領域103を覆ってカラーフィルタ層124(124R、124G、124B)が配置されている。
カラーフィルタ層124上には、画素毎に配置された画素電極151、複数の柱状スペーサ131、及び、複数の画素電極151全体を覆うように形成された配向膜113Aを備えている。また、アレイ基板101は、周辺領域104において、表示領域103の外周を取り囲み、透明基板の遮光領域141に配置された遮光層SPを備えている。
画素電極151は、これらに割り当てられるカラーフィルタ層124G、124B、124R上に配置されたITO等の透過性導電部材によって形成されるとともに、カラーフィルタ層124を貫通するスルーホール126を介して画素TFT121にそれぞれ接続されている。
各画素TFT121は、画素電極151の行に沿って配置される走査線Yおよび画素電極151の列に沿って配置される信号線Xに接続され、走査線Yからの駆動電圧により導通し、信号電圧を画素電極151に印加する。
さらに、アレイ基板101は、補助容量を形成するためにゲート絶縁膜162を介して対向配置された画素電極151と同電位の補助容量電極161と、所定の電位に設定された補助容量線152とを備えている。
信号線Xは、層間絶縁膜176を介して、走査線Yおよび補助容量線152に対して略直交するように配置されている。補助容量線152は、走査線Yと同一の層に同一の材料によって形成されているとともに、走査線Yに対して略平行に形成されている。補助容量線152の一部は、ゲート絶縁膜162を介して補助容量電極161に対向配置されている。この補助容量電極161は、不純物ドープされたポリシリコン膜によって形成されている。
これら信号線X、走査線Y、及び補助容量線152等の配線部は、アルミニウムや、モリブデン−タングステンなどの遮光性を有する低抵抗材料によって形成されている。この実施の形態では、走査線Y及び補助容量線152は、モリブデン−タングステンによって形成され、信号線Xは、主にアルミニウムによって形成されている。
画素TFT121は、補助容量電極161と同層のポリシリコン膜によって形成された半導体層112を有している。この半導体層112は、ガラス基板上に配置されたアンダーコーティング層上に配置され、チャネル領域112Cの両側にそれぞれ不純物をドープすることによって形成されたドレイン領域112D及びソース領域112Sを有している。この画素TFT121は、ゲート絶縁膜162を介して半導体層112に対向して配置された走査線Yと一体のゲート電極163を備えている。
画素TFT121のドレイン電極188は、信号線Xと一体に形成され、ゲート絶縁膜162及び層間絶縁膜176を貫通するコンタクトホール177を介して半導体層112のドレイン領域112Dに電気的に接続されることによって形成されている。画素TFT121のソース電極189は、ゲート絶縁膜162及び層間絶縁膜176を貫通するコンタクトホールを介して半導体層112のソース領域112Sに電気的に接続されることによって形成されている。
補助容量電極161は、ゲート絶縁膜162及び層間絶縁膜176を貫通するコンタクトホール179を介して信号線Xと同一材料によって形成されたコンタクト電極180に電気的に接続されている。これにより、画素TFT121のソース電極189、画素電極151、及び補助容量電極161は、同電位となる。
対向基板102は、ガラス基板などの透明な絶縁性基板111上に形成された対向電極153、及び、この対向電極153を覆う配向膜113Bを有している。対向電極153は、アレイ基板101側の複数の画素電極151全体に対向するように配置されるITO等の光透過性導電部材によって形成されている。配向膜113Aは、液晶層190に含まれる液晶分子190Aをアレイ基板101に対して略垂直な方向に配向する。配向膜113Bは、液晶層190に含まれる液晶分子190Aを対向基板102に対して略垂直な方向に配向する。
上記のアレイ基板101と対向基板102との間に柱状スペーサ131が配置され、図4に示すように、アレイ基板101と対向基板102との間に所定のギャップを形成している。
本実施形態では、対向電極153上に畝状絶縁体18が配置されている。畝状絶縁体18は、例えば、図5に示すように、画素電極151の長手方向に延びるとともに、画素電極151に対向するように配置されている。
画素電極151の輪郭を形成する端辺Eはジグザグ状である。すなわち、画素電極151と電場制御部としての画素電極151の電極欠落部SLとの境界は、ジグザグ状である。このとき、画素電極151と対向電極135との間に電圧を印加すると、図6Aに示すように、画素電極151及び対向電極135間の液晶層190の一部に強電場領域31が得られる。この強電場領域31に隣接して、電極欠落部SL上に強電場領域31よりも弱い電場の弱電場領域32が形成される。この強電場領域31と弱電場領域32との境界は、画素電極151の端辺Eに対応するようにジグザグ状になる。
液晶層190には、強電場領域31から弱電場領域32に向かって生じる漏れ電界によって、傾きを持った電気力線36が発生する。液晶分子190Aはこの電気力線36に略垂直に傾斜する。
上記の画素電極151の端部では、電圧印加時に液晶分子190Aは図6Aに示すように配向する。すなわち、画素電極151の輪郭を形成する端辺E上の液晶分子190Aは、端辺Eに対して略垂直に配向する。
これらの液晶分子190Aには互いに離れる方向に弾性力が働く。例えば、図6Aの液晶分子190A間では、図中の矢印A1で示す方向に弾性力が働く。この弾性力によって、時間が経過すると図6Bに示すように、端辺E上の液晶分子190Aは互いに離れる方向に移動する。
画素電極151の端辺Eから遠いところにある液晶分子190Aは、強電場領域31と弱電場領域32との境界近傍の液晶分子190Aの平均的な傾斜方向A2に配向する。したがって、上記のように、強電場領域31と弱電場領域32との境界をジグザグ状にすると、液晶分子190Aの配向方向を図6Bに示すように制御することができる。
このとき、強電場領域31と弱電場領域32との境界において、捩れ変形をあらかじめ誘起しておくことによって、広がり変形から捩れ変形への緩和を避けることができ、所望の配向状態を得ることができる。上記のような強電場領域31と弱電場領域32との境界を、液晶層190内において所定の配分で配置することにより、複数のドメインを持つ画素構造を実現できる。
なお、強電場領域31と弱電場領域32との構造は、液晶分子190Aの配向方向を安定化させる上で重要なパラメータとなる。特に、これら強電場領域31と弱電場領域32との境界が入り組んだ構造であることが、液晶分子190Aの倒れる方向を安定に制御する上で重要となる。
強電場領域31と弱電場領域32との境界が同方向である長さ、すなわち、上記の実施形態における画素電極151の端辺Eの折れ曲がる間隔Lは、3μm以上20μm以下となることが配向の安定性および液晶表示装置としての透過率の観点から好ましい。
上記の下限値は、画素電極151、メタル電極、誘電体のパターニング精度の安定性を考慮した結果である。上記の上限値は、強電場領域31の面積によって透過率が決定されることから、表示装置として十分な光透過率を確保できる設計範囲である。上記のように、強電場領域31と弱電場領域32との境界が折れ曲がる間隔Lを設定すると、強電場領域31と弱電場領域32の境界の異方性が液晶分子190Aの配向方向を安定に生成することができる。
上述したように、本実施形態の液晶表示装置では、マルチドメイン型液晶モードにおいてドメイン分割を形成する要素が、画素電極151内の強電場領域31と弱電場領域32とによって構成される。この構成により生じる配向分割構造により、本実施形態では、高い光透過率と広い視野角および安定な応答時間を確保することが可能な液晶表示パネル100を備えた液晶表示装置を提供することができる。
すなわち、本発明によれば、配向状態の乱れおよびディスクリネーションによる透過率の損失が抑制または防止されたMVAモードの液晶表示装置を提供することができる。また、配向状態の遷移およびディスクリネーションの移動による応答時間の遅延が抑制または防止されたMVAモードの液晶表示装置を提供することができる。
以下に、上記の実施形態の製造例について説明する。以下の各製造例では、画素電極151上に4つのドメインが形成されている。各ドメインにおける液晶分子190Aは、互いに異なる配向パターンとなっている。一つの配向パターンにおける液晶分子190Aは、その傾き方向が他の配向パターンにおける傾き方向に対して各々90度、180度、270度回転した方向を向くように配置されている。これらドメインは互いに視野角特性を補償する効果があるので、広い視野角特性を有する液晶表示装置を提供することができる。
製造例1に係る液晶表示装置は、図5に示すように、画素電極151の端辺Eがジグザグ状となっている。すなわち、電場制御部として、上記のような画素電極の輪郭を形成する電極欠落部SLが配置されている。上記の画素電極151を備えたアレイ基板101を用いて液晶表示パネル100を構成した。本製造例では、画素電極151の端辺Eは、10μm毎に直角に折れ曲がった形状である。すなわち、弱電場領域32と強電場領域31との境界は、その折れ曲がる間隔が10μmとなっている。
アレイ基板101とアレイ基板101に対向する対向基板102上とには、垂直性を示す配向膜113A、113Bを70nm厚さで塗布した。上記のアレイ基板101と対向基板102とを直径4μmの樹脂ビーズをスペーサに用いて組み合せ、誘電率異方性が負の液晶材料をアレイ基板101と対向基板102との間に充填して液晶表示パネル100を形成した。
上記の構成以外は前述の実施形態に係る液晶表示装置と同様である。この液晶表示パネル100の透過率と応答時間の評価結果を図10に示す。
製造例2に係る液晶表示装置は、図7に示すように、畝状絶縁体18のパターン以外は製造例1と同様の液晶表示パネル100を有している。本製造例における畝状絶縁体18は、略Y字形状と略逆Y字形状とを接続した形状となっている。この液晶表示パネル100の透過率と応答時間の評価結果を図10に示す。
製造例3に係る液晶表示装置は、図8に示すように、画素電極151の端辺Eが直線状である。畝状絶縁体18は、製造例2と同様に略Y字形状と略逆Y字形状とを接続した形状であるとともに、画素電極151の長手方向と略平行に延びる部分の端辺E1が、ジグザグ状となっている。すなわち、本製造例では電場制御部として畝状絶縁体18が配置されている。上記の構成以外は、製造例1と同様の構成である。この液晶表示パネル100の透過率と応答時間の評価結果を図10に示す。
製造例4に係る液晶表示装置は、図9に示すように、画素電極151の端辺Eは、製造例1及び製造例2と同様にジグザグ状である。畝状絶縁体18は、製造例3と同様に、略Y字形状と略逆Y字形状とを接続した形状であるとともに、画素電極151の長手方向と略平行に延びる畝状絶縁体18の端辺E1がジグザグ状となっている。
すなわち、本製造例では電場制御部として、畝状絶縁体18及び画素電極151の輪郭を形成する電極欠落部SLが配置されている。上記の構成以外は、製造例1と同様である。この液晶表示パネル100の透過率と応答時間の評価結果を図10に示す。
図10に示すように、上記の製造例1乃至製造例4によれば、安定したドメイン分割による広い視野角特性を有するとともに、液晶配向の乱れなどの光透過率低下要因が少なく、明るいマルチドメイン型垂直配向表示モードの液晶表示装置を提供することが出来る。
特に、強電場領域31と弱電場領域32とは、製造工程を増加することなく形成することができる。このことから、生産コストの上昇を抑制し、生産性の向上を図ることができる。
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
液晶分子190Aのチルト制御をする手段として、強電場領域31と弱電場領域32とを形成するには、画素電極151を形成するITOや信号電圧を印加するための金属配線(Al、Mo、Cu)等を用いることができる。特に、画素電極151を用いる場合にはチルト制御手段となる画素電極151の電極欠落部SLを画素内で比較的自由に設計できることから透過率や応答速度および視野角の点からも好ましい。
電極または配線の積層構造としては、ITO透明電極上に透明絶縁層を介して積層された信号線Xや走査線Y、更には補助容量配線などを用いることが出来る。透過型液晶表示装置においてはITOなどの透明電極の積層構造が透過率、視野角の観点から最も好ましいが、反射型液晶表示装置であれば不透明な金属配線を用いることも可能である。
また、画素電極151の上に誘電体材料を用いてパターンを形成することによっても電場の強弱領域を発生させることが可能である。本構造には液晶材料の誘電率より小さい誘電率を示すアクリル系樹脂、エポキシ系樹脂、ノボラック系樹脂などを用いることが可能である。特に、液晶層透過率を重視する設計では微細加工の可能な樹脂材料を用いることが好ましい。上記の誘電体材料を用いる場合であっても、強電場領域31と弱電場領域32との境界をジグザグ状にすることによって上記の実施形態と同様の効果を得ることができる。
また、液晶のモードとしては誘電異方性が正のNp型液晶を用いる事も可能であるが、電場の強弱による配向方向とチルト方向の制御を効果的に行うには、誘電異方性が負のNn型液晶を垂直配向させたVAN型モードが最も好ましい。特にコントラストを重視する表示装置においてはVAN型モードのノーマリブラック設定と本発明の配向分割状態との組み合せにより、500:1以上の高いコントラストと高透過率設計による明るい画面の設計が可能である。
上記の実施形態及び製造例では、画素電極151の端辺は間隔Lで折れ曲がる略直線によって構成されているが、間隔Lで曲がる曲線であっても良い。このとき、画素電極151の端辺上における液晶分子190Aの平均方向を所定の方向にすることによって、上記の実施形態及び製造例と同様の効果を得ることができる。
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
18…畝状絶縁体、31…強電場領域、32…弱電場領域、35、36…電気力線、100…液晶表示パネル、101…アレイ基板、102…対向基板、103…表示領域、104…周辺領域、106…外縁シール部材、113A…配向膜、113B…配向膜、121…画素TFT、124…カラーフィルタ層、124G…カラーフィルタ層(G)、124B…カラーフィルタ層(B)、124R…カラーフィルタ層(R)、151…画素電極、153…対向電極、190…液晶層、190A…液晶分子、A2…平均配向方向、E、E1、E2…端辺、SL…電極欠落部、
Claims (9)
- 第1及び第2電極基板と、
前記第1及び第2電極基板間に挟持された液晶層とを備え、
前記第1および第2電極基板は電圧印加時に前記液晶層の一部に得られる強電場領域に隣接してこの強電場領域よりも弱い電場の弱電場領域を前記液晶層内に形成する電場制御部を有し、
前記強電場領域と前記弱電場領域との境界はジグザク状である液晶表示装置。 - 前記第1電極基板は画素電極を有し、
前記弱電場領域は前記画素電極に前記電場制御部として設けられる欠落部によって得られる請求項1に記載の液晶表示装置。 - 前記画素電極と前記欠落部との境界はジグザグ状である請求項2に記載の液晶表示装置。
- 第2電極基板は対向電極を有し、
前記弱電場領域は前記対向電極上に前記電場制御部として設けられる絶縁体によって得られることを特徴とする請求項1に記載の液晶表示装置。 - 前記対向電極と前記絶縁体との境界はジグザグ状である請求項4に記載の液晶表示装置。
- 前記弱電場領域が前記第1電極基板側に積層された配線構造によって得られる請求項1に記載の液晶表示装置。
- 前記強電場領域と前記弱電場領域との境界が3μm以上20μm以下の間隔で折れ曲がっている請求項1に記載の液晶表示装置。
- 前記液晶層は、誘電異方性が負の液晶材料を含むことを特徴とする請求項1に記載の液晶表示装置。
- 前記第1及び第2電極基板は、前記液晶材料に対して垂直配向性を有する一対の配向膜を含むことを特徴とする請求項6に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005237618A JP2007052263A (ja) | 2005-08-18 | 2005-08-18 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005237618A JP2007052263A (ja) | 2005-08-18 | 2005-08-18 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007052263A true JP2007052263A (ja) | 2007-03-01 |
Family
ID=37916750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005237618A Pending JP2007052263A (ja) | 2005-08-18 | 2005-08-18 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007052263A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009110533A1 (ja) | 2008-03-06 | 2009-09-11 | 株式会社ジェイテクト | 電動パワーステアリング装置 |
TWI447499B (zh) * | 2009-10-27 | 2014-08-01 | Lg Display Co Ltd | 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法 |
-
2005
- 2005-08-18 JP JP2005237618A patent/JP2007052263A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009110533A1 (ja) | 2008-03-06 | 2009-09-11 | 株式会社ジェイテクト | 電動パワーステアリング装置 |
TWI447499B (zh) * | 2009-10-27 | 2014-08-01 | Lg Display Co Ltd | 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4693131B2 (ja) | 液晶表示装置 | |
US8593386B2 (en) | Display device | |
JP4860121B2 (ja) | 液晶表示装置 | |
US8174658B2 (en) | Thin film transistor substrate including a horizontal part passing through a central region between the gate lines and dividing each of the pixel regions into an upper half and a lower half | |
US8355104B2 (en) | Liquid crystal display device | |
JP4658622B2 (ja) | 液晶表示装置用基板及び液晶表示装置 | |
US20070040974A1 (en) | Liquid crystal display panel | |
US8031313B2 (en) | Lateral electric field type liquid crystal display device | |
US20050151893A1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
KR100623124B1 (ko) | 액정 표시 장치 | |
US8115878B2 (en) | Thin film transistor array substrate and liquid crystal display | |
JP2008262006A (ja) | アクティブマトリクス基板及び液晶パネル | |
JP2011059157A (ja) | 液晶装置及び電子機器 | |
JP2007058045A (ja) | 液晶表示装置 | |
US7116388B2 (en) | Liquid crystal display panel having inter-digital electrodes | |
JP2007052263A (ja) | 液晶表示装置 | |
JP4127623B2 (ja) | 液晶表示装置 | |
JP2006251161A (ja) | 液晶表示装置 | |
US20110102725A1 (en) | Liquid crystal display device | |
JP2004219827A (ja) | 液晶表示装置 | |
JP4658590B2 (ja) | 液晶表示装置 | |
JP4738096B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2002229037A (ja) | 液晶表示装置 | |
JP2007052265A (ja) | 液晶表示パネル | |
JP2004240419A (ja) | 液晶表示装置 |