JP2007049209A - Semiconductor optical device and manufacturing method thereof - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor optical device that prevents heat generation by reducing the resistance of a pass current in current constriction, and can also control a transverse mode. <P>SOLUTION: In the semiconductor optical device apparatus, an n-type region, an active layer, and a compound semiconductor layer, which contains a convex section whose width is smaller than that of a substrate, are formed on the substrate. In the n-type region, a current blocking layer having an opening is formed by a dielectric. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体光デバイス装置に関し、特に、半導体レーザとして好適な半導体光デバイス装置に関するものである。   The present invention relates to a semiconductor optical device device, and more particularly to a semiconductor optical device device suitable as a semiconductor laser.

半導体光デバイス装置の代表的なものに半導体レーザがある。この半導体レーザの構造としては、リッジ導波路型ストライプ構造（以下「リッジ型」という）とセルフアライン導波路型ストライプ構造（以下「セルフアライン型」という）が広く知られている。   A typical semiconductor optical device device is a semiconductor laser. As a structure of this semiconductor laser, a ridge waveguide type stripe structure (hereinafter referred to as “ridge type”) and a self-aligned waveguide type stripe structure (hereinafter referred to as “self-aligned type”) are widely known.

図２（ａ）は、従来から知られている典型的なリッジ型半導体レーザの断面図を示す。図２（ａ）では、基板３１上に第１導電型クラッド層３２と活性層３３が順に形成されており、活性層３３上にはさらに第２導電型クラッド層３４がリッジ状に形成されている。第２導電型クラッド層３４のリッジ上面にはコンタクト層３６、リッジ上面を除く表面には絶縁層３５がそれぞれ形成されている。さらに化合物半導体層表面と基板表面には図示するように電極３７，３８が形成されている。このようなリッジ型半導体レーザでは、活性層３３より上側にある絶縁層３５によって電極間を流れる電流が絶縁層開口部に狭窄される。   FIG. 2A shows a cross-sectional view of a typical ridge type semiconductor laser known conventionally. In FIG. 2A, a first conductivity type cladding layer 32 and an active layer 33 are sequentially formed on a substrate 31, and a second conductivity type cladding layer 34 is further formed in a ridge shape on the active layer 33. Yes. A contact layer 36 is formed on the ridge upper surface of the second conductivity type cladding layer 34, and an insulating layer 35 is formed on the surface other than the ridge upper surface. Further, electrodes 37 and 38 are formed on the surface of the compound semiconductor layer and the surface of the substrate as shown in the figure. In such a ridge type semiconductor laser, the current flowing between the electrodes is confined in the opening of the insulating layer by the insulating layer 35 above the active layer 33.

一方、図２（ｂ）は、従来から知られている典型的なセルフアライン型の半導体レーザの断面図を示す。図２（ｂ）では、基板４１上に第１導電型クラッド層４２、活性層４３、及び酸化防止層４４が順に形成されている。酸化防止層４４の上には開口部を有する電流阻止層４５が図示される形状で形成され、さらにその上に第２導電型クラッド層４６およびコンタクト層４７が順に形成されている。さらに化合物半導体表面と基板表面には図示するように電極４８，４９が形成されている。このようなリッジ型半導体レーザでは、活性層４３より上側にある電流阻止層４５によって電極間を流れる電流が絶縁層開口部に狭窄される。
このように、従来のリッジ型及びセルフアライン型の半導体レーザにおける電流狭窄は、いずれも活性層より上側の絶縁層や電流阻止層等を介して行われ、活性層より下側においては行われていなかった。 On the other hand, FIG. 2B shows a cross-sectional view of a typical self-aligned semiconductor laser known conventionally. In FIG. 2B, the first conductivity type cladding layer 42, the active layer 43, and the antioxidant layer 44 are sequentially formed on the substrate 41. On the antioxidant layer 44, a current blocking layer 45 having an opening is formed in the shape shown in the figure, and a second conductivity type cladding layer 46 and a contact layer 47 are further formed thereon. Further, electrodes 48 and 49 are formed on the surface of the compound semiconductor and the surface of the substrate as shown in the figure. In such a ridge type semiconductor laser, the current flowing between the electrodes is confined in the opening of the insulating layer by the current blocking layer 45 located above the active layer 43.
As described above, current confinement in conventional ridge type and self-aligned semiconductor lasers is performed via an insulating layer, a current blocking layer, and the like above the active layer, and is performed below the active layer. There wasn't.

このような従来型の電流狭窄構造では、活性層の上側に設けられた電流狭窄領域や該領域と電極との接触面の電気抵抗が大きい。このため半導体光デバイス装置の使用中に装置内で発熱が起こり、様々な問題が生じていた。例えば、発熱により活性層の温度が上昇するために、高出力動作時における信頼性が低下したり、出力飽和を起こすなどの弊害が生じている。また、熱抵抗の増加により、光出力や発振波長などの特性が変化したり、非可逆的破壊である光損傷（以下「ＣＯＤ」（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）という）を生じるという問題も生じている。さらに、端面温度が上昇すると、エネルギーギャップが狭小化して端面での光吸収が増大し、これがさらなる端面の温度上昇を引き起こしてついには端面溶融による破壊に至ってしまうこともある。特にＧａＮやＡｌＧａＮなどのIII−Ｖ族の窒素含有半導体化合物で構成され、ドープされたｐ型層は、電気抵抗による発熱が起こると、該ｐ型層の活性化が困難となるため、深刻な問題となっていた。   In such a conventional current confinement structure, the electric resistance of the current confinement region provided above the active layer and the contact surface between the region and the electrode is large. For this reason, heat is generated in the apparatus during use of the semiconductor optical device apparatus, and various problems have arisen. For example, since the temperature of the active layer rises due to heat generation, there are problems such as a decrease in reliability during high output operation and an output saturation. In addition, problems such as changes in characteristics such as light output and oscillation wavelength due to an increase in thermal resistance, and optical damage that is irreversible destruction (hereinafter referred to as “COD” (catalytic optical damage)) occur. Furthermore, when the end face temperature rises, the energy gap becomes narrower and light absorption at the end face increases, which causes a further rise in the end face temperature and eventually leads to destruction due to end face melting. In particular, a doped p-type layer made of a III-V group nitrogen-containing semiconductor compound such as GaN or AlGaN is serious because heat generation due to electric resistance makes it difficult to activate the p-type layer. It was a problem.

このように半導体光デバイス装置内で発熱が起こると、出力飽和やＣＯＤによる光発振の停止、装置の劣化、特にIII−Ｖ族の窒素含有半導体化合物で構成されたｐ型層における活性の低下等の原因となり、半導体レーザの信頼性を低下させてしまうため、半導体光デバイス装置内における抵抗の低減化が求められていた。
かくして本発明は、上記の従来技術の問題に鑑みてなされたものであり、電流狭窄時における通過電流の抵抗を低下させて発熱を防ぎ、かつ、横モードも制御することのできる半導体光デバイス装置を提供することを課題とする。 When heat is generated in the semiconductor optical device as described above, output saturation, optical oscillation stoppage due to COD, deterioration of the device, particularly decrease in activity in a p-type layer composed of a III-V group nitrogen-containing semiconductor compound, etc. As a result of this, the reliability of the semiconductor laser is lowered, so that a reduction in resistance in the semiconductor optical device device has been demanded.
Thus, the present invention has been made in view of the above-described problems of the prior art. A semiconductor optical device device capable of preventing heat generation by reducing the resistance of the passing current at the time of current constriction and controlling the transverse mode. It is an issue to provide.

本発明者等は、上記の課題を解決すべく鋭意検討した結果、基板と活性層との間（例えば第１導電型クラッド層）に電流阻止層を形成すれば、電流狭窄時の電流抵抗を低下させ、発熱及び横モードの制御性を向上させ得ることを見い出し、本発明の半導体光デバイス装置を提供するに至った。
すなわち本発明は、基板上に活性層を含む化合物半導体層が形成されており、該基板と該活性層との間に開口部を有する電流阻止層が形成されていることを特徴とする半導体光デバイス装置を提供する。 As a result of intensive studies to solve the above problems, the present inventors have found that if a current blocking layer is formed between the substrate and the active layer (for example, the first conductivity type cladding layer), the current resistance at the time of current confinement can be reduced. It has been found that the controllability of the heat generation and the transverse mode can be improved, and the semiconductor optical device device of the present invention has been provided.
That is, the present invention provides a semiconductor optical device in which a compound semiconductor layer including an active layer is formed on a substrate, and a current blocking layer having an opening is formed between the substrate and the active layer. A device apparatus is provided.

本発明の半導体光デバイス装置の好ましい態様として、前記化合物半導体層が、活性層の上側及び下側にそれぞれ活性層よりも屈折率の小さい層を含む態様；前記活性層より屈折率の小さい層のうち、活性層の下側の層が第１導電型クラッド層であり、活性層の上側の層が第２導電型クラッド層である態様；前記電流阻止層が、前記第１導電型クラッド層の内部に形成されている態様；前記電流阻止層が、窒化珪素、酸化珪素、窒酸化珪素、酸化亜鉛、アルミナ、炭化珪素、スピネル（ＭｇＡｌ₂Ｏ₄）、ガリウム酸リチウム（ＬｉＧａＯ₂）のいずれかで構成されている態様；前記電流阻止層が、窒化珪素、酸化珪素、窒酸化珪素のいずれかで構成されている態様；前記第２導電型クラッド層がｐ型である態様；前記活性層が少なくともＧａ元素とＮ元素を含む態様；前記活性層がＩｎ_xＧａ_yＡｌ_zＮ（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）で構成されている態様；前記活性層が、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）のいずれかで構成されている態様；前記半導体光デバイス装置が半導体レーザである態様を挙げることができる。 As a preferable aspect of the semiconductor optical device device of the present invention, the compound semiconductor layer includes a layer having a refractive index lower than that of the active layer above and below the active layer; a layer having a refractive index lower than that of the active layer Of these, the lower layer of the active layer is a first conductivity type cladding layer, and the upper layer of the active layer is a second conductivity type cladding layer; the current blocking layer of the first conductivity type cladding layer A mode in which the current blocking layer is formed: silicon nitride, silicon oxide, silicon nitride oxide, zinc oxide, alumina, silicon carbide, spinel (MgAl ₂ O ₄ ), lithium gallate (LiGaO ₂ ) A mode in which the current blocking layer is formed of any one of silicon nitride, silicon oxide, and silicon oxynitride; a mode in which the second conductivity type cladding layer is p-type; At least G Embodiment includes an element and N element; embodiments the active layer is composed of _{In x Ga y Al z N (} x + y + z = 1,0 ≦ x, y, z ≦ 1); wherein the active layer, a gallium nitride (GaN ), Indium nitride (InN), indium gallium nitride (InGaN), and aluminum gallium nitride (AlGaN); an embodiment in which the semiconductor optical device is a semiconductor laser.

本発明の半導体光デバイス装置によれば、基板と活性層との間（例えば第１導電型クラッド層）に電流阻止層が形成されているため、電流狭窄時の電流通過による抵抗を大幅に低減することができる。また、抵抗の低下により発熱を抑制できるので、光出力や発信波長などの特性変化を防ぐことが可能になるとともに、素子の寿命も長くすることができる。さらに、非可逆的光損傷（ＣＯＤ）レベルを高めたり、製造プロセスを簡素化することが可能であり、また、従来以上に横モードの制御が容易となるため、これまで困難であった高出力かつ高信頼性のあるＧａＮ系半導体レーザの製造も可能となる。   According to the semiconductor optical device device of the present invention, since the current blocking layer is formed between the substrate and the active layer (for example, the first conductivity type cladding layer), the resistance due to the current passage at the time of current confinement is greatly reduced. can do. In addition, since heat generation can be suppressed due to a decrease in resistance, it is possible to prevent changes in characteristics such as light output and transmission wavelength, and to extend the life of the element. Furthermore, it is possible to increase the level of irreversible optical damage (COD), simplify the manufacturing process, and control of the transverse mode is easier than before, which has been difficult until now. In addition, a highly reliable GaN-based semiconductor laser can be manufactured.

発明を実施するための最良の態様Best Mode for Carrying Out the Invention

以下において、本発明の半導体光デバイス装置について詳細に説明する。
本発明の半導体光デバイス装置は、基板上に活性層を含む化合物半導体層が形成されており、該基板と該活性層との間に開口部を有する電流阻止層が形成されていることを特徴とする。 Hereinafter, the semiconductor optical device device of the present invention will be described in detail.
In the semiconductor optical device device of the present invention, a compound semiconductor layer including an active layer is formed on a substrate, and a current blocking layer having an opening is formed between the substrate and the active layer. And

このような特徴を有する本発明の半導体光デバイス装置の構造を、図１に示す態様を参照しながら具体的に説明する。なお、本明細書に添付する図面は、構造を把握しやすくするために、敢えて寸法を変えている部分があるが、実際の寸法は本明細書中に記載されるとおりである。
図１（ａ）及び（ｂ）では、基板１１の上に、電流阻止層１２、第１導電型クラッド層１４、下側光ガイド層１５、及び活性層１６が形成されている。図１（ａ）における電流阻止層１２は、光導波路の直下にある基板上には形成されず、光導波路の直下から左右の基板の側面にわたり形成される。このため、光導波路の直下には電流阻止層１２の存在しない電流狭窄領域、すなわち開口部１３が形成されている。一方、図１（ｂ）における電流阻止層１２は、図１（ａ）の形成部分に加えてさらに端面近傍にも形成されており、電流は端面近傍を除く開口部１３に狭窄される。図１（ａ）及び（ｂ）では、さらに活性層１６の上に、電子リーク防止層１７、上側光ガイド層１８、第２導電型クラッド層１９、及びコンタクト層２０が順に形成されている。また、コンタクト層と基板の表面にはそれぞれ電極２１，２２が形成されている。 The structure of the semiconductor optical device device of the present invention having such characteristics will be specifically described with reference to the embodiment shown in FIG. In the drawings attached to this specification, there are portions where the dimensions are changed in order to make the structure easy to grasp, but the actual dimensions are as described in this specification.
In FIGS. 1A and 1B, a current blocking layer 12, a first conductivity type cladding layer 14, a lower light guide layer 15, and an active layer 16 are formed on a substrate 11. The current blocking layer 12 in FIG. 1A is not formed on the substrate directly under the optical waveguide, but is formed from directly under the optical waveguide to the side surfaces of the left and right substrates. For this reason, a current confinement region in which the current blocking layer 12 does not exist, that is, the opening 13 is formed immediately below the optical waveguide. On the other hand, the current blocking layer 12 in FIG. 1B is also formed in the vicinity of the end face in addition to the formation part in FIG. 1A, and the current is confined in the opening 13 excluding the vicinity of the end face. 1A and 1B, an electron leak prevention layer 17, an upper light guide layer 18, a second conductivity type cladding layer 19, and a contact layer 20 are further formed in this order on the active layer 16. Electrodes 21 and 22 are formed on the surface of the contact layer and the substrate, respectively.

本発明では、基板１１、活性層１６、及び基板と活性層の間に形成された開口部を有する電流阻止層１２が必須の構成要素とされる。その他の層の種類、材質、形状については特に制限されず、目的や用途に応じて適宜選択することができる。図１（ａ）及び（ｂ）に記載される構成層は一例に過ぎず、本発明の半導体光デバイス装置は、これらの層の他に半導体光デバイス装置に形成可能な層を適宜有していてもよい。   In the present invention, the substrate 11, the active layer 16, and the current blocking layer 12 having an opening formed between the substrate and the active layer are essential components. The type, material, and shape of the other layers are not particularly limited, and can be appropriately selected according to the purpose and application. The constituent layers described in FIGS. 1A and 1B are merely examples, and the semiconductor optical device device of the present invention appropriately includes layers that can be formed in the semiconductor optical device device in addition to these layers. May be.

なお、本明細書において「Ａ層の上に形成されたＢ層」という表現は、Ａ層の上面にＢ層の底面が接するようにＢ層が形成されている場合と、Ａ層の上面に１以上の層が形成され、さらにその層の上にＢ層が形成されている場合の両方を含むものである。また、Ａ層の上面とＢ層の底面が部分的に接していて、その他の部分ではＡ層とＢ層の間に１以上の層が存在している場合も、上記表現に含まれる。
また、「Ａ層の下に形成されたＢ層」という表現も「Ａ層の上に形成されたＢ層」と同様、Ａ層の下面にＢ層の上面が接するようにＢ層が形成されている場合と、Ａ層の下面に１以上の層が形成され、さらにその層の下にＢ層が形成されている場合の両方を含むものである。
具体的な態様については、以下の各層の説明と実施例の具体例から明らかである。 In this specification, the expression “B layer formed on the A layer” means that the B layer is formed such that the bottom surface of the B layer is in contact with the top surface of the A layer, and the top surface of the A layer. This includes both cases where one or more layers are formed and a B layer is formed on the layers. Further, the above expression also includes the case where the upper surface of the A layer and the bottom surface of the B layer are in partial contact and one or more layers exist between the A layer and the B layer in other portions.
In addition, the expression “B layer formed under the A layer” is similar to “B layer formed over the A layer”, and the B layer is formed so that the upper surface of the B layer is in contact with the lower surface of the A layer. And a case where one or more layers are formed on the lower surface of the A layer, and a B layer is formed below the layer.
Specific embodiments are apparent from the following description of each layer and specific examples.

本発明の半導体光デバイス装置を構成する基板１１は、その上に化合物半導体結晶を成長することが可能なものであれば、その導電性や材料については特に限定されない。
好ましくは導電性のある基板であり、特に閃亜鉛鉱型構造を有する結晶基板を用いるのが好ましい。その場合、基板結晶成長面は低次な面またはそれと結晶学的に等価な面が好ましく、（１００）面が最も好ましい。
なお、本明細書において（１００）面という場合、必ずしも厳密に（１００）丁度の面である必要はなく、最大３０°程度のオフアングルを有する場合まで包含する。オフアングルの大きさの上限は３０°以下が好ましく、１６°以下がより好ましい。下限は０．５°以上が好ましく、２°以上がより好ましく、６°以上がさらに好ましく、１０°以上が最も好ましい。 The substrate 11 constituting the semiconductor optical device device of the present invention is not particularly limited in terms of conductivity and material as long as a compound semiconductor crystal can be grown thereon.
A conductive substrate is preferable, and a crystalline substrate having a zinc blende structure is particularly preferable. In this case, the substrate crystal growth surface is preferably a low-order surface or a crystallographically equivalent surface, and the (100) surface is most preferable.
In the present specification, the term “(100) plane” does not necessarily need to be exactly (100) plane, and includes even a case having an off-angle of about 30 ° at the maximum. The upper limit of the off-angle size is preferably 30 ° or less, and more preferably 16 ° or less. The lower limit is preferably 0.5 ° or more, more preferably 2 ° or more, further preferably 6 ° or more, and most preferably 10 ° or more.

また、基板１１は六方晶型の基板でもよく、その場合はＡｌ₂Ｏ₃、６Ｈ−ＳｉＣ等の上にも形成されるものである。基板１１上には、通常基板の欠陥をエピタキシャル成長層に持ち込まないために厚み０．２〜２μｍ程度のバッファ層を形成しておくことが好ましい。 Further, the substrate 11 may be a hexagonal type substrate, in which case it is also formed on Al ₂ O ₃ , 6H—SiC, or the like. A buffer layer having a thickness of about 0.2 to 2 μm is preferably formed on the substrate 11 in order to prevent normal substrate defects from being brought into the epitaxial growth layer.

具体的には、基板１１としてはＩｎＡｌＧａＮ系エピタキシャル層の成長が可能なものがよく、例えば、炭化珪素（ＳｉＣ）、サファイア（Ａｌ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、ガリウム酸リチウム（ＬｉＧａＯ₂）、スピネル（ＭｇＡｌ₂Ｏ₄）、珪素（Ｓｉ）、燐化ガリウム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）等である。
また、裏面側に電極を取れるようにするためには、炭化珪素（ＳｉＣ）、珪素（Ｓｉ）、燐化ガリウム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）等を導電性基板として用いることがより好ましい。
さらに、その上に積層する層と格子整合し、かつ熱膨張係数が同じとなるＧａＮあるいはＡｌＧａＮバルク単結晶基板からなるホモ基板を用いることがさらに好ましい。
なお、基板上には、低温バッファ層、クラック防止層の挿入及び選択成長を利用した貫通転位を低減させる手法（ＥＬＯＧ、ＦＩＥＬＯなど）を取り入れることにより、半導体レーザ等の発光素子に適した窒化物半導体を成長させることも可能である。 Specifically, the substrate 11 is preferably a substrate on which an InAlGaN-based epitaxial layer can be grown. For example, silicon carbide (SiC), sapphire (Al ₂ O ₃ ), zinc oxide (ZnO), lithium gallate (LiGaO _2). ), Spinel (MgAl ₂ O ₄ ), silicon (Si), gallium phosphide (GaP), gallium arsenide (GaAs), gallium nitride (GaN), aluminum gallium nitride (AlGaN), and the like.
In addition, in order to be able to take an electrode on the back side, silicon carbide (SiC), silicon (Si), gallium phosphide (GaP), gallium arsenide (GaAs), gallium nitride (GaN), aluminum gallium nitride (AlGaN) And the like are more preferably used as the conductive substrate.
Further, it is more preferable to use a homosubstrate made of a GaN or AlGaN bulk single crystal substrate that is lattice-matched with the layer laminated thereon and has the same thermal expansion coefficient.
A nitride suitable for light-emitting elements such as semiconductor lasers is incorporated on the substrate by adopting a technique (ELOG, FIELO, etc.) for reducing threading dislocations using insertion and selective growth of a low-temperature buffer layer and a crack prevention layer. It is also possible to grow semiconductors.

基板１１の上には、活性層を含む化合物半導体層が形成される。活性層を含む化合物半導体層は、通常、活性層１６の上下に活性層より屈折率の小さい層を含んでおり、そのうち活性層の下側の層（基板側の層）は第１導電型クラッド層１４、活性層の上側の層は第２導電型クラッド層１９として機能することが好ましい。このとき、第２導電型クラッド層１９の下にはさらに電流リークを防ぐために電流リーク防止層１７を形成しておくことが好ましい。このほかレーザ光分布を垂直方向に拡大する目的で、下側光ガイド層１５、上側光ガイド層１８を含んでいてもよい。   A compound semiconductor layer including an active layer is formed on the substrate 11. The compound semiconductor layer including the active layer usually includes layers having a refractive index lower than that of the active layer above and below the active layer 16, and the lower layer (substrate side layer) of the active layer is the first conductivity type cladding. The layer 14 and the upper layer of the active layer preferably function as the second conductivity type cladding layer 19. At this time, it is preferable to form a current leakage prevention layer 17 under the second conductivity type cladding layer 19 in order to further prevent current leakage. In addition, the lower light guide layer 15 and the upper light guide layer 18 may be included for the purpose of expanding the laser light distribution in the vertical direction.

電流阻止層１２の材料としては、電流を阻止する機能を有し、開口部１３に電流を集中させることができるものであればその種類は特に限定されない。例えば、絶縁性のある誘電体（窒化珪素、酸化珪素、窒酸化珪素、酸化亜鉛、アルミナ、炭化珪素、スピネル（ＭｇＡｌ₂Ｏ₄）、ガリウム酸リチウム（ＬｉＧａＯ₂）など）、第１導電型クラッド層１４と逆の導電型を有する材料、あるいは高抵抗の半導体（例えば、ＧａＮ、ＡｌＧａＮ、ＡｌＮ）などを挙げることができる。 The material of the current blocking layer 12 is not particularly limited as long as it has a function of blocking current and can concentrate the current in the opening 13. For example, an insulating dielectric (silicon nitride, silicon oxide, silicon nitride oxide, zinc oxide, alumina, silicon carbide, spinel (MgAl ₂ O ₄ ), lithium gallate (LiGaO ₂ ), etc.), first conductivity type cladding A material having a conductivity type opposite to that of the layer 14 or a high-resistance semiconductor (for example, GaN, AlGaN, AlN) can be used.

電流阻止層１２の材料として絶縁性のある誘電体を使用すれば、比較的薄くても十分な電子阻止機能を示すため好ましい。また、反応性イオンエッチングや湿式エッチング等によりIII族窒化物に対する選択的なエッチングを容易に行うことができるので、製造プロセス上の利点も大きい。特に、電流阻止層１２の材料として、窒化珪素、酸化珪素、窒酸化珪素等のIII族の窒化物を使用した場合には、クラッド層との屈折率段差も容易に制御できるため、構造設計上特に好ましい。   The use of an insulating dielectric as the material of the current blocking layer 12 is preferable because it exhibits a sufficient electron blocking function even if it is relatively thin. Further, selective etching with respect to the group III nitride can be easily performed by reactive ion etching, wet etching, or the like, so that there is a great advantage in the manufacturing process. In particular, when a group III nitride such as silicon nitride, silicon oxide, silicon oxynitride or the like is used as the material of the current blocking layer 12, the refractive index step with the cladding layer can be easily controlled. Particularly preferred.

電流阻止層１２の厚みは、薄すぎると電流の阻止機能が不十分となり、厚すぎると電流の通過抵抗が大きくなる。このため、電流阻止層１２の厚みは、下限は１０ｎｍ以上が好ましく、２０ｎｍ以上がより好ましい。上限は２μｍ以下が好ましく、１μｍ以下がより好ましい。
特に電流阻止層１２が絶縁性のある誘導体である場合には、その厚みの上限は０．５μｍ以下が好ましく、０．３μｍ以下であることがより好ましい。また半導体である場合には、その厚みの下限は０．１μｍ以上が好ましく、０．２μｍ以上であることがより好ましい。 If the thickness of the current blocking layer 12 is too thin, the current blocking function is insufficient, and if it is too thick, the current passage resistance increases. For this reason, the lower limit of the thickness of the current blocking layer 12 is preferably 10 nm or more, and more preferably 20 nm or more. The upper limit is preferably 2 μm or less, and more preferably 1 μm or less.
In particular, when the current blocking layer 12 is an insulating derivative, the upper limit of the thickness is preferably 0.5 μm or less, and more preferably 0.3 μm or less. In the case of a semiconductor, the lower limit of the thickness is preferably 0.1 μm or more, and more preferably 0.2 μm or more.

電流阻止層１２は、図１（ｂ）に示すように端面およびその近傍（以下、端面近傍という）にも形成することができる。このように端面近傍に電流非注入領域を形成することにより、端面での電流再結合を低減することが可能となり、ＣＯＤレベルを高めて、素子の信頼性を向上させることができる。   The current blocking layer 12 can also be formed on the end face and its vicinity (hereinafter referred to as the end face vicinity) as shown in FIG. By forming the current non-injection region in the vicinity of the end face in this way, it becomes possible to reduce current recombination at the end face, and it is possible to increase the COD level and improve the reliability of the element.

電流非注入領域は、両方の端面近傍に形成されていることが好ましいが、片方の端面近傍にだけ形成されていてもよい。片方にだけ形成されている場合は、より高出力のレーザ光が出射される端面側に形成されていることが好ましい。   The current non-injection region is preferably formed in the vicinity of both end faces, but may be formed only in the vicinity of one end face. When it is formed only on one side, it is preferably formed on the end face side from which a higher output laser beam is emitted.

端面近傍に形成される電流阻止層１２は、端面からの幅が狭すぎると電流非注入の効果が低減したり、端面の温度上昇を招くことがある。一方、広すぎると電流非注入領域での損失が増加するために、しきい値電流の増大やスロープ効率の低減などレーザ特性の劣化を招くことがある。そこで、端面近傍に形成される電流非注入領域は、下限としては端面からの幅が５μｍ以上であることが好ましく、１０μｍ以上であることがより好ましく、２０μｍ以上であることがさらに好ましい。一方、該電流非注入領域の端面からの幅の上限としては、１００μｍ以下であることが好ましく、７０μｍ以下であることがより好ましく、５０μｍ以下であることがさらに好ましい。   If the current blocking layer 12 formed in the vicinity of the end face is too narrow from the end face, the effect of current non-injection may be reduced or the temperature of the end face may be increased. On the other hand, if it is too wide, loss in the current non-injection region increases, which may lead to deterioration of laser characteristics such as increase in threshold current and reduction in slope efficiency. Therefore, the lower limit of the current non-injection region formed in the vicinity of the end face is preferably 5 μm or more, more preferably 10 μm or more, and further preferably 20 μm or more, as the lower limit. On the other hand, the upper limit of the width from the end face of the current non-injection region is preferably 100 μm or less, more preferably 70 μm or less, and further preferably 50 μm or less.

電流阻止層１２を形成する場合、その下側に酸化防止層を設けても構わない。酸化防止層の材料は特に限定されず、通常の化合物半導体層形成に用いられる材料の中から適宜選択して用いることができる。特に好ましいのはＧａＮである。   When the current blocking layer 12 is formed, an antioxidant layer may be provided below the current blocking layer 12. The material of the antioxidant layer is not particularly limited, and can be appropriately selected from materials used for normal compound semiconductor layer formation. Particularly preferred is GaN.

開口部１３は、電流狭窄領域として機能する。開口部１３の形状及び形成位置は特に限定されるものではなく、電流狭窄の態様に応じて適宜定められる（図１（ａ）及び（ｂ）参照）。図１（ａ）及び（ｂ）では、開口部１３の断面の幅が開口部底部から頂部に至るまで一定であるが、幅は一定でなくても構わない。例えば、底部から頂部に向かい幅が広くなっていてもよいし、狭くなっていてもよい。また、幅が変化する場合は一定割合で連続的に変化していてもよいし、段階的に変化していてもよい。好ましいのは、幅が連続的に変化する態様である。
開口部１３の幅は、広すぎると電流の狭窄機能が不十分となり、狭すぎると電流の通過抵抗が大きくなってしまう。このため、開口部１３の幅の下限は０．５μｍ以上が好ましく、１μｍ以上であることが好ましい。また開口部１３の幅の上限は１０００μｍ以下が好ましく、５００μｍ以下であることが好ましい。特に単一モードで動作させるためには、開口部１３の幅は５μｍ以下が好ましく、４μｍ以下がより好ましく、３．５μｍ以下がさらに好ましい。 The opening 13 functions as a current confinement region. The shape and formation position of the opening 13 are not particularly limited, and are appropriately determined according to the mode of current confinement (see FIGS. 1A and 1B). 1A and 1B, the width of the cross section of the opening 13 is constant from the bottom to the top of the opening, but the width may not be constant. For example, the width may increase from the bottom to the top, or may decrease. Further, when the width changes, it may change continuously at a constant rate or may change stepwise. Preferred is an embodiment in which the width changes continuously.
If the width of the opening 13 is too wide, the current confinement function is insufficient, and if it is too narrow, the current passage resistance increases. For this reason, the lower limit of the width of the opening 13 is preferably 0.5 μm or more, and preferably 1 μm or more. Further, the upper limit of the width of the opening 13 is preferably 1000 μm or less, and preferably 500 μm or less. In particular, in order to operate in a single mode, the width of the opening 13 is preferably 5 μm or less, more preferably 4 μm or less, and even more preferably 3.5 μm or less.

光出力が３０ｍＷ以上の高出力動作を実現するためには、開口部底部における開口幅を広くすることが端面での光密度低減の観点から有効であるが、動作電流を低減するためには開口幅を狭くすることが、導波路ロス低減の観点から好ましい。このような場合、ゲイン領域となる中央付近の開口幅を比較的狭くし、端部付近の開口幅を比較的広くなるように設計することにより、低動作電流と高出力動作を同時に実現することができ、高い信頼性を確保することができる。   In order to realize a high output operation with an optical output of 30 mW or more, widening the opening width at the bottom of the opening is effective from the viewpoint of reducing the light density at the end face. Narrowing the width is preferable from the viewpoint of reducing waveguide loss. In such a case, low operating current and high output operation can be realized at the same time by designing the gain area near the center to be relatively narrow and the opening width near the end to be relatively wide. And high reliability can be ensured.

一方、高い信頼性を維持しつつ、ビームがアスペクト比２以下の円形に近いレーザを達成するためには、開口幅を狭くすることが有効である。一方、開口幅を狭くし過ぎると注入電流密度がバルク劣化を抑制するため好ましくない。このような場合、ゲイン領域となる中央部幅を比較的広くし、端部付近を比較的狭くなるようにすることにより、ビームスポット低減と低動作電流を同時に実現することができ、高い信頼性を確保することができる。   On the other hand, it is effective to narrow the aperture width in order to achieve a laser having a beam with an aspect ratio of 2 or less and a nearly circular shape while maintaining high reliability. On the other hand, when the opening width is too narrow, the injection current density is not preferable because the bulk deterioration is suppressed. In such a case, the beam spot can be reduced and the operating current can be reduced at the same time by making the central width of the gain region relatively wide and making the vicinity of the end relatively narrow. Can be secured.

第１導電型クラッド層１４は、基板１１と活性層１６との間に好ましく形成される。第１導電型クラッド層１４は、活性層よりも屈折率の小さい材料で形成される。
第１導電型クラッド層１４は、例えば、第１導電型のＩｎＰ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＡｌＩｎＰ、ＡｌＧａＡｓ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳｅ、ＣｄＺｎＳｅＴｅ、ＺｎＯ、ＭｇＺｎＯ、ＭｇＯ等の一般的なIII−Ｖ族、II−VI族半導体で構成することができる。 The first conductivity type cladding layer 14 is preferably formed between the substrate 11 and the active layer 16. The first conductivity type cladding layer 14 is formed of a material having a refractive index smaller than that of the active layer.
The first conductivity type cladding layer 14 is, for example, a first conductivity type InP, GaInP, AlGaInP, AlInP, AlGaAs, AlGaAsP, AlGaInAs, GaInAsP, GaN, AlGaN, AlGaInN, BeMgZnSe, MgZnSSe, CdZnSeTe, ZnO, MgZnO, MgO, etc. It can be composed of general III-V and II-VI semiconductors.

各クラッド層の屈折率の大小関係は、各クラッド層の材料組成を当業者に公知の方法にしたがって適宜選択することにより調節することができる。例えば、Ａｌ_xＧａ_1-xＡｓ、（Ａｌ_xＧａ_1-x）_0.5Ｉｎ_0.5Ｐ、Ａｌ_xＧａ_1-xＮなどのＡｌ組成を変化させることにより屈折率を調節することができる。
第１導電型クラッド層１４のキャリア濃度は、電流狭窄時の電流通過抵抗を少なくし、発熱による出力飽和やＣＯＤを防止するために高めに設定することが好ましい。第１導電型クラッド層１４のキャリア濃度の下限としては、１×１０¹⁷ｃｍ^-3以上が好ましく、３×１０¹⁷ｃｍ^-3以上がより好ましく、５×１０¹⁷ｃｍ^-3以上が最も好ましい。また該キャリア濃度の上限は２×１０¹⁹ｃｍ^-3以下が好ましく、５×１０¹⁸ｃｍ^-3以下がより好ましく、３×１０¹⁸ｃｍ^-3以下が最も好ましい。 The magnitude relationship of the refractive index of each cladding layer can be adjusted by appropriately selecting the material composition of each cladding layer according to a method known to those skilled in the art. For example, the refractive index can be adjusted by changing the Al composition such as Al _x Ga _1-x As, (Al _x Ga _1-x ) _0.5 In _0.5 P, Al _x Ga _1-x N.
The carrier concentration of the first conductivity type cladding layer 14 is preferably set to be high in order to reduce the current passing resistance at the time of current confinement and prevent output saturation and COD due to heat generation. The lower limit of the carrier concentration of the first conductivity type cladding layer 14 is preferably 1 × 10 ¹⁷ cm ⁻³ or more, more preferably 3 × 10 ¹⁷ cm ⁻³ or more, and most preferably 5 × 10 ¹⁷ cm ⁻³ or more. The upper limit of the carrier concentration is preferably 2 × 10 ¹⁹ cm ⁻³ or less, more preferably 5 × 10 ¹⁸ cm ⁻³ or less, and most preferably 3 × 10 ¹⁸ cm ⁻³ or less.

第１導電型クラッド層１４は、図１に示すように単層からなるものであっても、２層以上の層からなるものであってもよい。単層からなるときは、厚みの下限は０．５μｍ以上が好ましく、０．６μｍ以上がより好ましく、０．７μｍ以上がさらに好ましい。また厚みの上限は３μｍ以下が好ましく、２．５μｍ以下がより好ましく、２μｍ以下がさらに好ましい。
なお、本明細書において「〜」は、その前後に記載される数値をそれぞれ最小値および最大値として含む範囲を意味する。
第１導電型クラッド層が２層以上形成されている例として、活性層１６の側にＧａＩｎＰ、ＡｌＧａＮ、ＡｌＧａＩｎＰ又はＡｌＩｎＰからなる第1導電型第２クラッド層と、その層よりも基板１１側に第１導電型のＡｌＧａＮ、ＡｌＧａＡｓ又はＡｌＧａＡｓＰからなる第1導電型第１クラッド層が形成されている態様を例示することができる。このとき、活性層１６側の第１導電型第２クラッド層の厚みは、屈折率等の点から薄くすることが好ましく、厚みの下限としては０．０１μｍ以上が好ましく、０．０５μｍ以上がより好ましい。上限としては、０．５μｍ以下が好ましく、０．３μｍ以下がより好ましい。
また、基板１１側の第１導電型第１クラッド層のキャリア濃度は、下限は３×１０¹⁷ｃｍ^-3以上が好ましく、５×１０¹⁷ｃｍ^-3以上がより好ましい。上限は２×１０¹⁸ｃｍ^-3以下が好ましく、５×１０¹⁸ｃｍ^-3以下がより好ましい。
第１導電型第２クラッド層のキャリア濃度は、第１導電型第１クラッド層のキャリア濃度よりも低くすることが好ましい。 The first conductivity type cladding layer 14 may be composed of a single layer as shown in FIG. 1 or may be composed of two or more layers. When composed of a single layer, the lower limit of the thickness is preferably 0.5 μm or more, more preferably 0.6 μm or more, and even more preferably 0.7 μm or more. The upper limit of the thickness is preferably 3 μm or less, more preferably 2.5 μm or less, and further preferably 2 μm or less.
In the present specification, “to” means a range including numerical values described before and after that as a minimum value and a maximum value, respectively.
As an example in which two or more first conductivity type cladding layers are formed, a first conductivity type second cladding layer made of GaInP, AlGaN, AlGaInP or AlInP on the active layer 16 side, and on the substrate 11 side from the layer. An example in which the first conductivity type first cladding layer made of the first conductivity type AlGaN, AlGaAs or AlGaAsP is formed can be exemplified. At this time, the thickness of the first conductivity type second cladding layer on the active layer 16 side is preferably thin from the viewpoint of refractive index and the like, and the lower limit of the thickness is preferably 0.01 μm or more, more preferably 0.05 μm or more. preferable. As an upper limit, 0.5 micrometer or less is preferable and 0.3 micrometer or less is more preferable.
Further, the lower limit of the carrier concentration of the first conductivity type first cladding layer on the substrate 11 side is preferably 3 × 10 ¹⁷ cm ⁻³ or more, and more preferably 5 × 10 ¹⁷ cm ⁻³ or more. The upper limit is preferably 2 × 10 ¹⁸ cm ⁻³ or less, and more preferably 5 × 10 ¹⁸ cm ⁻³ or less.
The carrier concentration of the first conductivity type second cladding layer is preferably lower than the carrier concentration of the first conductivity type first cladding layer.

下側光ガイド層１５は、活性層の光ガイドとして作用するものである。例えば、第１導電型のＩｎＰ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＡｌＩｎＰ、ＡｌＧａＡｓ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳｅ、ＣｄＺｎＳｅＴｅ、ＺｎＯ、ＭｇＺｎＯ、ＭｇＯ等の一般的なIII−Ｖ族、II−VI族半導体で構成することができる。
活性層がＩｎ_xＧａ_yＡｌ_zＮ（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）で構成されている場合、下側ガイド層１５はＧａＮ、ＩｎＧａＮで成長させることが望ましい。通常、下側ガイド層１５は、１０ｎｍ〜３μｍ、より好ましくは２０ｎｍ〜０．５μｍの膜厚で成長させることが望ましい。またこの下側光ガイド層１５には第１導電型の不純物をドープしてもよい。 The lower light guide layer 15 functions as a light guide for the active layer. For example, general III-V groups such as InP, GaInP, AlGaInP, AlInP, AlGaAs, AlGaAsP, AlGaInAs, GaInAsP, GaN, AlGaN, AlGaInN, BeMgZnSe, MgZnSSe, CdZnSeTe, ZnO, MgZnO, MgO, etc. It can be composed of II-VI group semiconductors.
When the active layer is composed of In _x Ga _y Al _z N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), it is desirable that the lower guide layer 15 is grown with GaN or InGaN. Usually, the lower guide layer 15 is desirably grown to a thickness of 10 nm to 3 μm, more preferably 20 nm to 0.5 μm. The lower light guide layer 15 may be doped with a first conductivity type impurity.

本発明の半導体光デバイス装置を構成する活性層１６の構造は、特に制限されず、図１の（ａ）及び（ｂ）の態様においては、三重量子井戸構造（ＴＱＷ）を有している。この三重量子井戸構造（ＴＱＷ）は具体的には光閉じ込め層（ノンドープ）２３、量子井戸層（ノンドープ）２４、バリア層（ノンドープ）２５、量子井戸層（ノンドープ）２６、バリア層（ノンドープ）２７、量子井戸層（ノンドープ）２８及び閉じ込め層（ノンドープ）２９を順次積層した構造を有する。
この三重量子井戸構造以外にも、例えば、量子井戸層及び前記量子井戸層を上下から挟む光閉じ込め層からなる単一量子井戸構造（ＳＱＷ）や、複数の量子井戸層及びそれらに挟まれたバリア層ならびに最上の量子井戸層の上及び最下の量子井戸層の下に積層された光閉じ込め層からなる二重量子井戸構造（ＤＱＷ）や４層以上の量子井戸層を有する多重量子井戸構造（ＭＱＷ）であってもよい。
活性層１６を量子井戸構造とすることにより、単層のバルク活性層と比較して、短波長化かつ低しきい値化を達成することができる。 The structure of the active layer 16 constituting the semiconductor optical device device of the present invention is not particularly limited, and in the embodiments of FIGS. 1A and 1B, it has a triple quantum well structure (TQW). Specifically, this triple quantum well structure (TQW) includes an optical confinement layer (non-doped) 23, a quantum well layer (non-doped) 24, a barrier layer (non-doped) 25, a quantum well layer (non-doped) 26, and a barrier layer (non-doped) 27. The quantum well layer (non-doped) 28 and the confinement layer (non-doped) 29 are sequentially stacked.
In addition to this triple quantum well structure, for example, a single quantum well structure (SQW) comprising a quantum well layer and an optical confinement layer sandwiching the quantum well layer from above and below, a plurality of quantum well layers, and a barrier sandwiched between them Double quantum well structure (DQW) consisting of an optical confinement layer stacked above and below the uppermost quantum well layer and below the lowermost quantum well layer, or a multiple quantum well structure having four or more quantum well layers ( MQW).
By making the active layer 16 have a quantum well structure, a shorter wavelength and a lower threshold can be achieved as compared with a single-layer bulk active layer.

活性層１６の材料組成は、活性領域として機能するものであれば特に限定されない。例えば、ＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＧａＩｎＮ、ＧａＮＡｓ、ＧａＮＰ、ＺｎＳＳｅ、ＣｄＺｎＳｅＴｅ、ＣｄＺｎＯ、ＺｎＯ等の一般的なIII−Ｖ族、III−VI族半導体を用いることができる。好ましくは、少なくともＧａ元素とＮ元素を含むもの、あるいはＩｎ_xＧａ_yＡｌ_zＮ（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）であり、より好ましくは、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）のいずれかで構成されている活性層である。さらにＶ族にヒ素又はリンを加えて、例えばＧａＮＡｓ、ＧａＩｎＮＡｓ、ＧａＮＰ、ＧａＮＡｓＰなどで構成された活性層であってもよい。 The material composition of the active layer 16 is not particularly limited as long as it functions as an active region. For example, general III-V group and III-VI group semiconductors such as GaAs, GaInAs, GaInP, GaInAsP, GaN, GaInN, GaNAs, GaNP, ZnSSe, CdZnSeTe, CdZnO, and ZnO can be used. Preferably, it contains at least Ga element and N element, or In _x Ga _y Al _z N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), more preferably gallium nitride (GaN), nitride The active layer is composed of either indium gallium (InGaN) or aluminum gallium nitride (AlGaN). Further, arsenic or phosphorus may be added to the group V to form an active layer composed of, for example, GaNAs, GaInNAs, GaNP, GaNAsP, or the like.

電子リーク防止層１７は、リーク電流を防止するために好ましく形成される。電子リーク防止層１７は、リーク電流を防止する機能を有するものであれば、特に材質や形状は限定されないが、ＡｌＧａＮ、ＡｌＮ、ＡｌＧａＩｎＮ、ＡｌＩｎＮなどで構成されることが好ましく、ＡｌＧａＮで構成されることがより好ましい。
電子リーク防止層１７のキャリア濃度は、下限は、１×１０¹⁶ｃｍ^-3以上が好ましく、５×１０¹⁶ｃｍ^-3以上がより好ましく、１×１０¹⁷ｃｍ^-3以上が最も好ましい。上限は、１×１０¹⁹ｃｍ^-3以下が好ましく、５×１０¹⁸ｃｍ^-3以下がより好ましく、３×１０¹⁸ｃｍ^-3以下が最も好ましい。
電子リーク防止層１７の厚みは、光デバイス素子の出力向上の観点から、０．１μｍ以下にすることが好ましく、下限は特に限定されないが、５ｎｍ以上であることが望ましい。 The electron leakage prevention layer 17 is preferably formed in order to prevent leakage current. The electron leakage prevention layer 17 is not particularly limited in material and shape as long as it has a function of preventing leakage current, but is preferably composed of AlGaN, AlN, AlGaInN, AlInN, or the like, and is composed of AlGaN. It is more preferable.
The lower limit of the carrier concentration of the electron leak preventing layer 17 is preferably 1 × 10 ¹⁶ cm ⁻³ or more, more preferably 5 × 10 ¹⁶ cm ⁻³ or more, and most preferably 1 × 10 ¹⁷ cm ⁻³ or more. The upper limit is preferably 1 × 10 ¹⁹ cm ⁻³ or less, more preferably 5 × 10 ¹⁸ cm ⁻³ or less, and most preferably 3 × 10 ¹⁸ cm ⁻³ or less.
The thickness of the electron leak prevention layer 17 is preferably 0.1 μm or less from the viewpoint of improving the output of the optical device element, and the lower limit is not particularly limited, but is preferably 5 nm or more.

電子リーク防止層１７の上には上側光ガイド層１８が形成されていてもよい。該上側光ガイド層１８は、活性層の光ガイド層として機能し、バンドギャップエネルギーが電子リーク防止層１７よりも小さければ、その材料は特に限定されない。例えば、第２導電型のＺｎＰ、ＡｌＧａＩｎＰ、ＡｌＩｎＰ、ＡｌＧａＡｓ、ＡｌＧａＮ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳｅ、ＣｄＺｎＳｅＴｅ等の一般的なIII−Ｖ族、II−VI族元素の半導体を用いることができる。
活性層１６がＩｎ_xＧａ_yＡｌ_zＮ（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）である場合の電子リーク防止層１７は、好ましくは下側光ガイド層１５と同じくＧａＮ、ＩｎＧａＮで構成され、アンドープＧａＮで構成されていることがさらに好ましい。 An upper light guide layer 18 may be formed on the electron leak prevention layer 17. The upper light guide layer 18 functions as a light guide layer of the active layer, and the material is not particularly limited as long as the band gap energy is smaller than that of the electron leak prevention layer 17. For example, a semiconductor of a general III-V group or II-VI group element such as second conductivity type ZnP, AlGaInP, AlInP, AlGaAs, AlGaN, AlGaAsP, AlGaInAs, GaInAsP, AlGaInN, BeMgZnSe, MgZnSSe, CdZnSeTe, or the like is used. Can do.
In the case where the active layer 16 is In _x Ga _y Al _z N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), the electron leakage prevention layer 17 is preferably GaN, InGaN, like the lower light guide layer 15. More preferably, it is made of undoped GaN.

第２導電型クラッド層１９は、活性層１６より上側に形成される。第２導電型クラッド層１９は、活性層１６よりも屈折率の小さい材料で形成されることが好ましく、第２導電型クラッド層１９がｐ型となるような半導体化合物で形成されることがより好ましい。第２導電型クラッド層１９の材料としては、例えば第２導電型のＺｎＰ、ＡｌＧａＩｎＰ、ＡｌＩｎＰ、ＡｌＧａＡｓ、ＡｌＧａＮ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳｅ、ＣｄＺｎＳｅＴｅ等の一般的なIII−Ｖ族、II−VI族元素の半導体を用いることができる。
活性層１６がＩｎ_xＧａ_yＡｌ_zＮ（ｘ＋ｙ＋ｚ＝１，０≦ｘ，ｙ，ｚ≦１）で形成されている場合、第２導電型クラッド層１９は、第２導電型のＧａＮ、ＡｌＧａＮで構成されていることが好ましい。 The second conductivity type cladding layer 19 is formed above the active layer 16. The second conductivity type cladding layer 19 is preferably formed of a material having a refractive index smaller than that of the active layer 16, and more preferably formed of a semiconductor compound such that the second conductivity type cladding layer 19 is p-type. preferable. As a material of the second conductivity type cladding layer 19, for example, a general III-V group such as second conductivity type ZnP, AlGaInP, AlInP, AlGaAs, AlGaN, AlGaAsP, AlGaInAs, GaInAsP, AlGaInN, BeMgZnSe, MgZnSSe, CdZnSeTe, etc. II-VI group element semiconductors can be used.
When the active layer 16 is formed of In _x Ga _y Al _z N (x + y + z = 1, 0 ≦ x, y, z ≦ 1), the second conductivity type cladding layer 19 is composed of the second conductivity type GaN, AlGaN. It is preferable that it is comprised.

第２導電型クラッド層１９のキャリア濃度は、下限は２×１０¹⁷ｃｍ^-3以上が好ましく、５×１０¹⁷ｃｍ^-3以上がより好ましく、７×１０¹⁷ｃｍ^-3以上が最も好ましい。上限は２×１０¹⁹ｃｍ^-3以下が好ましく、５×１０¹⁸ｃｍ^-3以下がより好ましく、３×１０¹⁸ｃｍ^-3以下が最も好ましい。
第２導電型クラッド層１９は、図１に示すように単層で形成されるものであっても、２層以上で形成されるものであってもよい。単層からなるときの厚みの下限としては、０．５μｍ以上が好ましく、０．６μｍ以上がより好ましく、０．７μｍ以上が最も好ましい。厚みの上限としては、３μｍ以下が好ましく、２．５μｍ以下がより好ましく、２μｍ以下が最も好ましい。
第２導電型クラッド層１９が２層以上形成されている例として、活性層１６側にＧａＩｎＰ、ＡｌＧａＮ、ＡｌＧａＩｎＰ又はＡｌＩｎＰからなる第２導電型第１クラッド層と、その層よりも上側に第２導電型のＡｌＧａＮ、ＡｌＧａＡｓ又はＡｌＧａＡｓＰからなる第２導電型第２クラッド層が形成されている態様を例示することができる。このとき、活性層１６側の第２導電型第１クラッド層の厚みは、屈折率等の点から薄くすることが好ましく、厚みの下限としては０．０１μｍ以上が好ましく、０．０５μｍ以上がより好ましい。上限としては、０．５μｍ以下が好ましく、０．３μｍ以下がより好ましい。 The lower limit of the carrier concentration of the second conductivity type cladding layer 19 is preferably 2 × 10 ¹⁷ cm ⁻³ or more, more preferably 5 × 10 ¹⁷ cm ⁻³ or more, and most preferably 7 × 10 ¹⁷ cm ⁻³ or more. The upper limit is preferably 2 × 10 ¹⁹ cm ⁻³ or less, more preferably 5 × 10 ¹⁸ cm ⁻³ or less, and most preferably 3 × 10 ¹⁸ cm ⁻³ or less.
The second conductivity type cladding layer 19 may be formed of a single layer as shown in FIG. 1 or may be formed of two or more layers. The lower limit of the thickness of the single layer is preferably 0.5 μm or more, more preferably 0.6 μm or more, and most preferably 0.7 μm or more. The upper limit of the thickness is preferably 3 μm or less, more preferably 2.5 μm or less, and most preferably 2 μm or less.
As an example in which two or more second conductivity type cladding layers 19 are formed, a second conductivity type first cladding layer made of GaInP, AlGaN, AlGaInP or AlInP on the active layer 16 side, and a second layer on the upper side of the second conductivity type cladding layer 19. An example in which the second conductivity type second cladding layer made of conductivity type AlGaN, AlGaAs or AlGaAsP is formed can be exemplified. At this time, the thickness of the second conductivity type first cladding layer on the active layer 16 side is preferably thin from the viewpoint of refractive index and the like, and the lower limit of the thickness is preferably 0.01 μm or more, more preferably 0.05 μm or more. preferable. As an upper limit, 0.5 micrometer or less is preferable and 0.3 micrometer or less is more preferable.

本発明の好ましい実施様態では、第２導電型クラッド層１９の屈折率は、第１導電型クラッド層１４の屈折率よりも小さい。このような態様を採用することにより、活性層から光ガイド層側へ有効に光がしみ出すように光分布（近視野像）を制御することができ、高出力動作におけるレーザ特性や信頼性の向上を達成することができる。   In a preferred embodiment of the present invention, the refractive index of the second conductivity type cladding layer 19 is smaller than the refractive index of the first conductivity type cladding layer 14. By adopting such a mode, it is possible to control the light distribution (near-field image) so that light effectively oozes out from the active layer to the light guide layer side, and the laser characteristics and reliability in high output operation can be controlled. An improvement can be achieved.

電極を形成するに先立ち、電極材料との接触抵抗を低減するために、低抵抗（高キャリア濃度）のコンタクト層２０を形成することが好ましい。特に電極を形成しようとする最上層表面の全体にコンタクト層を２０形成したうえで電極を形成することがより好ましい。   Prior to forming the electrode, it is preferable to form the contact layer 20 having a low resistance (high carrier concentration) in order to reduce the contact resistance with the electrode material. In particular, it is more preferable to form the electrode after forming 20 contact layers on the entire surface of the uppermost layer on which the electrode is to be formed.

このとき、コンタクト層２０の材料は、通常はクラッド層よりバンドギャップが小さい材料の中から選択し、金属電極とのオーミック性を得るため低抵抗で適当なキャリア密度を有するものが好ましい。例えば、ＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＧａＩｎＮ、ＧａＮＡｓ、ＧａＮＰ、ＧａＩｎＡｓＮ、ＺｎＳＳｅ、ＣｄＺｎＳｅＴｅ等の一般的なIII−Ｖ族、III−VI族半導体を用いることができる。   At this time, the material of the contact layer 20 is usually selected from materials having a band gap smaller than that of the cladding layer, and preferably has a low resistance and an appropriate carrier density in order to obtain ohmic properties with the metal electrode. For example, general III-V group and III-VI group semiconductors such as GaAs, GaInAs, GaInP, GaInAsP, GaN, GaInN, GaNAs, GaNP, GaInAsN, ZnSSe, and CdZnSeTe can be used.

コンタクト層２０のキャリア濃度の下限は、１×１０¹⁸ｃｍ^-3以上が好ましく、３×１０¹⁸ｃｍ^-3以上がより好ましく、５×１０¹⁸ｃｍ^-3以上が最も好ましい。また上限は、２×１０²⁰ｃｍ^-3以下が好ましく、５×１０¹⁹ｃｍ^-3以下がより好ましく、３×１０¹⁹ｃｍ^-3以下が最も好ましい。
コンタクト層２０の厚みは、下限は０．１μｍ以上が好ましく、０．３μｍ以上がより好ましく、０．５μｍ以上がさらに好ましい。上限は１０μｍ以下が好ましく、６μｍ以下がより好ましく、４μｍ以下がさらに好ましい。 The lower limit of the carrier concentration of the contact layer 20 is preferably 1 × 10 ¹⁸ cm ⁻³ or more, more preferably 3 × 10 ¹⁸ cm ⁻³ or more, and most preferably 5 × 10 ¹⁸ cm ⁻³ or more. The upper limit is preferably 2 × 10 ²⁰ cm ⁻³ or less, more preferably 5 × 10 ¹⁹ cm ⁻³ or less, and most preferably 3 × 10 ¹⁹ cm ⁻³ or less.
The lower limit of the thickness of the contact layer 20 is preferably 0.1 μm or more, more preferably 0.3 μm or more, and further preferably 0.5 μm or more. The upper limit is preferably 10 μm or less, more preferably 6 μm or less, and even more preferably 4 μm or less.

コンタクト層２０が形成された上面の一部は、さらに酸化防止等の目的で保護膜で覆うことも可能である。
特に、第２導電型クラッド層１９がＡｌを含むIII−Ｖ族元素の化合物半導体で構成されている場合は、ＡｌＧａＩｎＰ系やＡｌＧａＩｎＮ系など比抵抗の高い材料（とりわけｐ型において）で保護膜を形成すれば、装置全体の抵抗低減に有効である。 A part of the upper surface on which the contact layer 20 is formed can be further covered with a protective film for the purpose of preventing oxidation.
In particular, when the second conductivity type clad layer 19 is made of a compound semiconductor of a III-V group element containing Al, the protective film is made of a material having a high specific resistance (especially p-type) such as AlGaInP or AlGaInN. If formed, it is effective in reducing the resistance of the entire device.

なお本発明は、上述のとおり活性層より下側で電流狭窄する構造、すなわち活性層と基板との間に電流阻止層を形成したことを特徴とする。したがって、活性層と基板との間に電流阻止層が形成されているものであれば、活性層よりも上側の層構造は図１の（ｃ）及び（ｄ）に示すように従来のセルフアライン型及びリッジ型半導体レーザと同様であっても構わない。ただし、このように活性層の上下で電流狭窄を行う場合は、電流狭窄領域の構造やクラッド層の材質を適宜選択して、電流抵抗が高くならないような条件を選択することが好ましい。   The present invention is characterized in that a current blocking layer is formed below the active layer as described above, that is, a current blocking layer is formed between the active layer and the substrate. Therefore, if a current blocking layer is formed between the active layer and the substrate, the layer structure above the active layer has a conventional self-alignment as shown in FIGS. It may be the same as the type and ridge type semiconductor laser. However, when current confinement is performed above and below the active layer as described above, it is preferable to select a condition that does not increase the current resistance by appropriately selecting the structure of the current confinement region and the material of the cladding layer.

図１における本発明の態様では、電流阻止層および第１導電型クラッド層を除く化合物半導体層が、全面にわたり略均一な厚みを有する平面層として積層されているが、必ずしもこれらの層は全面にわたって均一な厚みを有し、かつ平面になるように積層されている必要はない。特に、電流阻止層により狭窄された電流によって目的とする機能が発揮される限り、電流が流れない領域や流れても機能に影響が及ばない領域の構成は特に制限されない。このため、化合物半導体層の断面は、リッジ状乃至は凸状になっていてもよく、例えば狭窄電流が主として流れる領域においては十分な層厚を有し、電流が流れない領域や流れても機能に影響が及ばない領域については層厚が薄くなっていたり、層そのものが形成されていなくてもよい。   In the embodiment of the present invention in FIG. 1, the compound semiconductor layers excluding the current blocking layer and the first conductivity type cladding layer are laminated as a planar layer having a substantially uniform thickness over the entire surface. It is not necessary to have a uniform thickness and be laminated so as to be flat. In particular, as long as the target function is exhibited by the current confined by the current blocking layer, the configuration of the region where the current does not flow or the region where the function is not affected even when the current flows is not particularly limited. For this reason, the cross section of the compound semiconductor layer may be a ridge shape or a convex shape. For example, the compound semiconductor layer has a sufficient layer thickness in a region where a constriction current mainly flows, and functions even in a region where current does not flow or flows. In a region where the influence is not exerted, the layer thickness may be thin or the layer itself may not be formed.

具体的には、図４に示す本発明の態様を好ましい例として挙げることができる。図４における半導体光デバイス装置は、図１と同様に、電極２１０、基板２０１、第１導電型第１クラッド層２０２、酸化防止層２０３及び電流阻止層２０４は基板２０１と同幅で層状に積層されている。しかし、第１導電型第２クラッド層２０５、活性層２０６、第２導電型クラッド層２０７、コンタクト層２０８及び電極２０９は、基板２０１の幅よりも小さい幅で凸状に積層されている。   Specifically, the embodiment of the present invention shown in FIG. 4 can be given as a preferred example. In the semiconductor optical device device in FIG. 4, the electrode 210, the substrate 201, the first conductivity type first cladding layer 202, the antioxidant layer 203, and the current blocking layer 204 are laminated in the same width as the substrate 201 in the same manner as in FIG. Has been. However, the first conductivity type second cladding layer 205, the active layer 206, the second conductivity type cladding layer 207, the contact layer 208, and the electrode 209 are laminated in a convex shape with a width smaller than the width of the substrate 201.

図４の態様では、凸状に形成された化合物半導体層の左右の少なくとも一方に、いわゆるダミー領域（図示せず）を設けてもよい。例えば、電流阻止層以外の第１導電型クラッド層上又は酸化防止層上にダミー領域を形成することが可能である。本明細書における「ダミー領域」とは、電極に印加した場合に電流が流れないか電流が流れても発光などの主目的とする機能を果たさない領域をいう。例えば、第１導電型第２クラッド層２０５の形成に先立ち、酸化防止層２０３上に、中央に開口部を有するストライプ状の電流阻止層２０４を形成し、該ストライプ状の電流阻止層２０４の左右には酸化防止層２０３が剥き出しになっている領域を設けておくことにより、ダミー領域を形成してもよい。すなわち、開口部内とともに、ストライプ状の電流阻止層の左右にも第１導電型第２クラッド層２０５、活性層２０６、第２導電型クラッド層２０７、コンタクト層２０８が形成されるため、ストライプ状の電流阻止層の左右にダミー領域が形成される。ダミー領域の化合物半導体層表面には電極を形成せずにＳｉＮｘ絶縁膜等で覆うことが好ましい。
このようにしてダミー領域を形成すれば、開口部に制御性良く化合物半導体層を形成することができるとともに、製造後にウエハをダミー領域で劈開することができるため、製造プロセス上の利点が大きい。 In the embodiment of FIG. 4, so-called dummy regions (not shown) may be provided on at least one of the left and right sides of the compound semiconductor layer formed in a convex shape. For example, it is possible to form a dummy region on the first conductivity type cladding layer other than the current blocking layer or on the antioxidant layer. The “dummy region” in this specification refers to a region where current does not flow when applied to an electrode or does not perform a main purpose function such as light emission even when current flows. For example, prior to the formation of the first conductivity type second cladding layer 205, a stripe-shaped current blocking layer 204 having an opening in the center is formed on the antioxidant layer 203, and the stripe-shaped current blocking layer 204 is formed on the left and right sides. In this case, a dummy region may be formed by providing a region where the antioxidant layer 203 is exposed. That is, the first conductive type second cladding layer 205, the active layer 206, the second conductive type cladding layer 207, and the contact layer 208 are formed on the left and right sides of the striped current blocking layer as well as in the opening. Dummy regions are formed on the left and right sides of the current blocking layer. The surface of the compound semiconductor layer in the dummy region is preferably covered with a SiNx insulating film or the like without forming an electrode.
If the dummy region is formed in this manner, the compound semiconductor layer can be formed in the opening with good controllability, and the wafer can be cleaved in the dummy region after the manufacturing, which has a great advantage in the manufacturing process.

本発明の半導体光デバイス装置を製造する方法は特に制限されない。いかなる方法により製造されたものであっても、上記請求項１の要件を満たすものであれば本発明の範囲に含まれる。
本発明の半導体光デバイス装置を製造する際には、従来から用いられている方法を適宜選択して使用することができる。結晶の成長方法は特に限定されるものではなく、ダブルヘテロ構造の結晶成長や電流ブロック層等の選択成長には、有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキシー法（ＭＢＥ法）、ハイドライドあるいはハライド気相成長法（ＶＰＥ法）、液相成長法（ＬＰＥ法）等の公知の成長方法を適宜選択して用いることができる。該成長方法としてＭＯＣＶＤ法やＭＢＥ法を用いることが好ましく、ＭＯＣＶＤ法を用いるとより好ましい。 The method for producing the semiconductor optical device of the present invention is not particularly limited. Any method manufactured by any method is included in the scope of the present invention as long as it satisfies the requirements of claim 1.
In manufacturing the semiconductor optical device of the present invention, a conventionally used method can be appropriately selected and used. The crystal growth method is not particularly limited. For selective growth of a double heterostructure crystal or current blocking layer, metal organic vapor phase epitaxy (MOCVD), molecular beam epitaxy (MBE), A known growth method such as a hydride or halide vapor phase growth method (VPE method) or a liquid phase growth method (LPE method) can be appropriately selected and used. As the growth method, the MOCVD method or the MBE method is preferably used, and the MOCVD method is more preferably used.

各層の具体的な成長条件等は、層の組成、成長方法、装置の形状等に応じて異なるが、ＭＯＣＶＤ法を用いてIII−Ｖ族化合物半導体層を成長する場合、又はＡｌＧａＡｓの場合には、成長温度６００〜８００℃程度、Ｖ／III比１０〜１００程度である。またＩｎＧａＮとＡｌＧａＮの場合には、成長温度７００〜１１００℃、Ｖ／III比１００〜１００００程度で行うのが好ましい。   The specific growth conditions of each layer vary depending on the layer composition, growth method, apparatus shape, etc., but when growing a III-V group compound semiconductor layer using MOCVD, or in the case of AlGaAs The growth temperature is about 600 to 800 ° C., and the V / III ratio is about 10 to 100. In the case of InGaN and AlGaN, it is preferable to carry out at a growth temperature of 700 to 1100 ° C. and a V / III ratio of about 100 to 10,000.

特に選択成長する部分がＡｌＧａＡｓ、ＡｌＧａＩｎＰのようにＡｌを含む場合、成長中に微量のＨＣｌガスを導入することにより、マスク上へのポリの堆積を防止することができるため非常に好ましい。Ａｌの組成が高いほど、あるいはマスク幅あるいはマスク面積比が大きいほど、他の成長条件を一定とした場合、ポリの堆積を防止し、かつ半導体表面露出部のみに選択成長を行う（セレクティブモード）のに必要なＨＣｌ導入量は増加する。   In particular, when the portion to be selectively grown contains Al, such as AlGaAs or AlGaInP, it is very preferable because a small amount of HCl gas can be introduced during the growth to prevent poly deposition on the mask. The higher the Al composition, or the larger the mask width or mask area ratio, the more the growth conditions are constant, so that poly deposition is prevented and selective growth is performed only on the exposed portion of the semiconductor surface (selective mode). The amount of HCl introduced necessary for this increases.

一方、ＨＣｌガスの導入量が多すぎるとＡｌＧａＡｓ層の成長が起こらず、逆に半導体層がエッチングされてしまうが（エッチングモード）が、Ａｌ組成が高くなるほど他の成長条件を一定とした場合、エッチングモードになるのに必要なＨＣｌ導入量は増加する。
このため、最適なＨＣｌ導入量はトリメチルアルミニウム等のＡｌを含んだIII族原料供給モル数に大きく依存する。具体的には、ＨＣｌの供給モル数とＡｌを含んだIII族原料供給モル数の比（ＨＣｌ／III族）は、下限は０．０１以上が好ましく、０．０５以上がより好ましく、０．１以上が最も好ましい。上限は、５０以下が好ましく、１０以下がより好ましく、５以下が最も好ましい。 On the other hand, when the introduction amount of HCl gas is too large, the growth of the AlGaAs layer does not occur, and conversely, the semiconductor layer is etched (etching mode), but when other growth conditions are made constant as the Al composition becomes higher, The amount of HCl introduced necessary to enter the etching mode increases.
For this reason, the optimum amount of HCl introduced greatly depends on the number of moles of the group III raw material containing Al such as trimethylaluminum. Specifically, the lower limit of the ratio of the number of moles of HCl supplied to the number of moles of Group III raw material containing Al (HCl / Group III) is preferably 0.01 or more, more preferably 0.05 or more, and One or more is most preferred. The upper limit is preferably 50 or less, more preferably 10 or less, and most preferably 5 or less.

本発明では、開口部の幅及び活性層と保護膜との距離を適切な範囲内に設定すること、光の垂直広がり角が特定範囲となる様な構成とすること等を採用することにより、自励発振型の半導体光デバイス装置を提供することも可能である。   In the present invention, by setting the width of the opening and the distance between the active layer and the protective film within an appropriate range, adopting a configuration such that the vertical spread angle of light is in a specific range, etc. It is also possible to provide a self-oscillation type semiconductor optical device.

本発明の半導体光デバイス装置を利用した半導体レーザ装置として、情報処理用光源（通常ＡｌＧａＡｓ系（波長７８０ｎｍ近傍）、ＡｌＧａＩｎＰ系（波長６００ｎｍ帯）、ＩｎＧａＮ系（波長４００ｎｍ近傍））、通信用信号光源（通常ＩｎＧａＡｓＰあるいはＩｎＧａＡｓを活性層とする１．３μｍ帯、１．５μｍ帯）レーザ、ファイバー励起用光源（ＩｎＧａＡｓ歪み量子井戸活性層／ＧａＡｓ基板を用いる９８０ｎｍ近傍、ＩｎＧａＡｓＰ歪み量井戸活性層／ＩｎＰ基板を用いる１４８０ｎｍ近傍など）レーザなどの通信用半導体レーザ装置などの特に高出力動作が求められる多用な装置を挙げることができる。   As a semiconductor laser device using the semiconductor optical device of the present invention, an information processing light source (usually an AlGaAs system (wavelength near 780 nm), an AlGaInP system (wavelength 600 nm band), an InGaN system (wavelength near 400 nm)), a communication signal light source (Normally 1.3 μm band or 1.5 μm band with InGaAsP or InGaAs active layer) Laser, fiber excitation light source (InGaAs strained quantum well active layer / near 980 nm using GaAs substrate, InGaAsP strained well active layer / InP substrate) In the vicinity of 1480 nm using a laser, etc., there can be mentioned a variety of devices that require particularly high output operation, such as a semiconductor laser device for communication such as laser.

また、通信用レーザでも、円形に近いレーザはファイバーとの結合効率を高める点で有効である。また、遠視野像が単一ピークであるものは、情報処理や光通信などの幅広い用途に好適なレーザとして供することができる。
さらに、本発明の半導体光デバイス装置は、半導体レーザ以外に半導体光増幅器、光検出器、光変調器、光スイッチなどの光素子及びこれらの集積装置についても応用が可能である。
さらに、本発明は半導体レーザ以外に端面発光型などの発光ダイオード（ＬＥＤ）としても応用可能である。 In addition, even for communication lasers, a laser having a nearly circular shape is effective in increasing the coupling efficiency with a fiber. In addition, a far-field image having a single peak can be used as a laser suitable for a wide range of applications such as information processing and optical communication.
Furthermore, the semiconductor optical device device of the present invention can be applied to optical elements such as semiconductor optical amplifiers, photodetectors, optical modulators, and optical switches, and integrated devices thereof in addition to semiconductor lasers.
Furthermore, the present invention can be applied to a light emitting diode (LED) such as an edge emitting type in addition to the semiconductor laser.

以下に実施例を挙げて本発明をさらに具体的に説明する。以下の実施例に示す材料、試薬、割合、操作等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例に制限されるものではない。   The present invention will be described more specifically with reference to the following examples. The materials, reagents, ratios, operations and the like shown in the following examples can be appropriately changed without departing from the gist of the present invention. Therefore, the scope of the present invention is not limited to the specific examples shown below.

（実施例１）
本実施例において、図３に示す順に各層を形成することにより半導体光デバイス装置を製造した。
また、本実施例においては、結晶成長はＭＯＣＶＤ法で行い、原料ガスとしてトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、アンモニア（ＮＨ₃）を用い、ドーパントにＣｐ₂Ｍｇ（シクロペンタジエニルマグネシウム）及びシラン（ＳｉＨ₄）を用いた。 Example 1
In this example, a semiconductor optical device was manufactured by forming each layer in the order shown in FIG.
In this embodiment, crystal growth is performed by MOCVD, trimethylgallium (TMG), trimethylaluminum (TMA), and ammonia (NH ₃ ) are used as source gases, and Cp ₂ Mg (cyclopentadienylmagnesium) is used as a dopant. ) And silane (SiH ₄ ) were used.

まず、厚み１００μｍで表面が（０００１）Ｓｉ面を有する４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣの基板１０１上に、厚み１μｍのｎ型Ａｌ_0.1Ｇａ_0.9Ｎ第１クラッド層（Ｓｉドープ：ｎ＝１×１０¹⁸ｃｍ^-3〜５×１０¹⁸ｃｍ^-3）１０２、厚み２０ｎｍのｎ型ＧａＮからなる酸化防止層１０３（ｎ＝１×１０¹⁸ｃｍ^-3〜５×１０¹⁸ｃｍ^-3）の順に１０００℃で積層した。
次に、酸化防止層１０３の全面に、厚み２００μｍの窒化珪素（ＳｉＮｘ）膜を形成し、フォトリソグラフィーにより、幅３μｍのストライプ状開口部を有するＳｉＮｘからなる電流阻止層１０４を３００μｍ間隔で（１−１００）方向に多数形成した（図３（ａ））。 First, on a 4H—SiC or 6H—SiC substrate 101 having a thickness of 100 μm and having a (0001) Si surface, a 1 μm thick n-type Al _0.1 Ga _0.9 N first cladding layer (Si-doped: n = 1 × 10). ¹⁸ cm ^{−3 to} 5 × 10 ¹⁸ cm ⁻³ ) 102 and an antioxidant layer 103 made of n-type GaN having a thickness of 20 nm (n = 1 × 10 ¹⁸ cm ^{−3 to} 5 × 10 ¹⁸ cm ⁻³ ) in this order, 1000 ° C. Laminated.
Next, a silicon nitride (SiNx) film having a thickness of 200 μm is formed on the entire surface of the antioxidant layer 103, and the current blocking layer 104 made of SiNx having a stripe-shaped opening having a width of 3 μm is formed by photolithography at intervals of 300 μm (1). A large number were formed in the −100) direction (FIG. 3A).

次いで、１０５０℃で厚み０．４μｍのｎ型Ａｌ_0.1Ｇａ_0.9Ｎｎ型第２クラッド層（Ｓｉドープ：ｎ＝１Ｘ１０¹⁸〜１×１０¹⁹ｃｍ^-3）１０５を成長させた（図３（ｂ））。このときｎ型第２クラッド層１０５は、ＳｉＮｘ電流阻止層１０４上に直接形成させずに、まず開口部内の酸化防止層１０３上に上方向に成長させてから、左右のＳｉＮｘ電流阻止層１０４上に横方向に成長させた。横方向への成長の際には、成長速度が最適になるようにIII族原料の供給量及び成長圧力を調節した。
次いで、厚み０．１μｍのアンドープＧａＮからなるｎ型下側光ガイド層１０６を１０５０℃で成長させ、次に、８００℃で厚み４ｎｍのアンドープＩｎ_0.15Ｇａ_0.85Ｎ井戸層、及び厚み１０ｎｍのアンドープＩｎ_0.02Ｇａ_0.98Ｎ障壁層を交互に形成して総厚み４６ｎｍの多重量子井戸構造（ＭＱＷ）の活性層１０７を成長した。 Next, an n-type Al _0.1 Ga _0.9 Nn-type second cladding layer (Si doped: n = 1 × 10 ¹⁸ to 1 × 10 ¹⁹ cm ⁻³ ) 105 having a thickness of 0.4 μm was grown at 1050 ° C. (FIG. 3B). ). At this time, the n-type second cladding layer 105 is not formed directly on the SiNx current blocking layer 104 but is first grown upward on the antioxidant layer 103 in the opening, and then on the left and right SiNx current blocking layers 104. Grow horizontally. During the lateral growth, the supply amount of the Group III raw material and the growth pressure were adjusted so that the growth rate was optimized.
Next, an n-type lower optical guide layer 106 made of undoped GaN having a thickness of 0.1 μm is grown at 1050 ° C., and then at 800 ° C., an undoped In _0.15 Ga _0.85 N well layer having a thickness of 4 nm and an undoped In having a thickness of 10 nm. _0.02 Ga _0.98 N barrier layers were alternately formed to grow an active layer 107 having a total quantum 46 nm multiple quantum well structure (MQW).

次いで、温度を１０５０℃に上げ、厚み２５ｎｍのｐ型Ａｌ_0.2Ｇａ_0.8Ｎ電子リーク防止層（Ｍｇドープ：ｐ＝１Ｘ１０¹⁹〜１×１０²⁰ｃｍ^-3）１０８、バンドギャップエネルギーがｐ側電子リーク防止層よりも小さい厚み０．１μｍのアンドープＧａＮｐ型上側光ガイド層１０９の順に積層した。
続いて、厚み１．２μｍのｐ型Ａｌ_0.1Ｇａ_0.9Ｎからなるｐ型クラッド層（Ｍｇドープ：ｐ＝１Ｘ１０¹⁸〜１×１０¹⁹ｃｍ^-3）１１０、厚み１μｍのＧａＮｐ型コンタクト層（Ｍｇドープ：ｐ＝５Ｘ１０¹⁹〜１×１０²⁰ｃｍ^-3）１１１をそれぞれ１０５０℃で順次成長させて化合物半導体層の成長を終了した（図３（ｃ））。 Next, the temperature is raised to 1050 ° C., and a 25 nm-thick p-type Al _0.2 Ga _0.8 N electron leakage prevention layer (Mg-doped: p = 1 × 10 ¹⁹ to 1 × 10 ²⁰ cm ⁻³ ) 108, the band gap energy is p-side electron leakage An undoped GaN p-type upper light guide layer 109 having a thickness of 0.1 μm smaller than the prevention layer was laminated in this order.
Subsequently, a p-type cladding layer (Mg doped: p = 1 × 10 ¹⁸ to 1 × 10 ¹⁹ cm ⁻³ ) 110 made of p-type Al _0.1 Ga _0.9 N having a thickness of 1.2 μm, and a GaN p-type contact layer having a thickness of 1 μm (Mg-doped) : P = 5 × 10 ¹⁹ to 1 × 10 ²⁰ cm ⁻³ ) 111 were grown sequentially at 1050 ° C. to complete the growth of the compound semiconductor layer (FIG. 3C).

次に、ｎ型ＳｉＣ基板１０１を研磨して厚みを１００μｍまで薄くした後、ｐ型コンタクト層１１１のリッジ最表面のほぼ全面に電極１１２を形成し、一方、ｎ型ＳｉＣ基板１１の表面に電極１１３を形成した（図３（ｄ））。
この電極を形成したウエハを電極に垂直な方向にバー状に劈開して、劈開面（１−１００）面に共振器を作製した。このときの共振器長は６００μｍ、端面における共振器幅は３００μｍとし、共振器面に誘電体多層膜を形成した。 Next, after polishing the n-type SiC substrate 101 to a thickness of 100 μm, the electrode 112 is formed on almost the entire ridge outermost surface of the p-type contact layer 111, while the electrode 112 is formed on the surface of the n-type SiC substrate 11. 113 was formed (FIG. 3D).
The wafer on which this electrode was formed was cleaved in a bar shape in the direction perpendicular to the electrode, and a resonator was fabricated on the cleavage plane (1-100). At this time, the resonator length was 600 μm, the resonator width at the end face was 300 μm, and a dielectric multilayer film was formed on the resonator surface.

このようにして作製した半導体レーザ素子のＳｉＣ基板の裏面側をヒートシンクに設置し、それぞれの電極をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温において連続発振を示し、良好なレーザ特性が歩留まりよく得られた。   When the back side of the SiC substrate of the semiconductor laser device fabricated in this way was placed on a heat sink, each electrode was wire-bonded and laser oscillation was attempted at room temperature, it showed continuous oscillation at room temperature and good laser characteristics. Was obtained with good yield.

比較例として、活性層の下側に電流阻止層１０４を形成せずに、これと同じサイズの電流阻止層をｐ型クラッド層１１０内に形成した従来型のリッジ型半導体レーザ素子を作製して電流抵抗を測定した。活性層より上側のｐ側領域で電流狭窄を行う比較例の半導体レーザ素子に比べて、活性層より下側のｎ側領域で電流狭窄を行う実施例の半導体レーザ素子の抵抗は約１／２であった。これより実施例の半導体レーザ素子では、電流通過による抵抗熱を大幅に減少することができたため、従来型の半導体レーザ素子に比べて素子の寿命を大幅に向上させ、かつ、出力を高めることができた。   As a comparative example, a conventional ridge type semiconductor laser device in which a current blocking layer of the same size is formed in the p-type cladding layer 110 without forming the current blocking layer 104 under the active layer is manufactured. The current resistance was measured. Compared to the semiconductor laser device of the comparative example in which current confinement is performed in the p-side region above the active layer, the resistance of the semiconductor laser device of the embodiment in which current confinement is performed in the n-side region below the active layer is about 1/2. Met. As a result, in the semiconductor laser device of the embodiment, the resistance heat due to the current passage can be greatly reduced, so that the lifetime of the device is greatly improved and the output is increased as compared with the conventional semiconductor laser device. did it.

本発明の半導体光デバイス装置の具体的態様を示す図である。It is a figure which shows the specific aspect of the semiconductor optical device apparatus of this invention. 従来型のリッジ導波路型ストライプ構造半導体レーザ及びセルフアライン型ストライプ構造半導体レーザの断面構造を示す図である。It is a figure which shows the cross-section of a conventional ridge waveguide type | mold stripe structure semiconductor laser and a self-aligned stripe structure semiconductor laser. 実施例における本発明の半導体光デバイス装置の製造工程を説明する工程図である。It is process drawing explaining the manufacturing process of the semiconductor optical device apparatus of this invention in an Example. 本発明の半導体光デバイス装置に関する一態様の断面構造を示す図である。It is a figure which shows the cross-section of the one aspect | mode regarding the semiconductor optical device apparatus of this invention.

符号の説明Explanation of symbols

１１ 基板
１２ 電流阻止層
１３ 開口部
１４ 第1導電型クラッド層
１５ 下側光ガイド層
１６ 活性層
１７ 電子リーク防止層
１８ 上側光ガイド層
１９ 第２導電型クラッド層
２０ コンタクト層
２１，２２ 電極
２３ 光閉じ込め層
２４ 量子井戸層
２５ バリア層
２６ 量子井戸層
２７ バリア層
２８ 量子井戸層
２９ 光閉じ込め層
３１ 基板
３２ 第１導電型クラッド層
３３ 活性層
３４ 第２導電型クラッド層
３５ 絶縁層
３６ コンタクト層
３７，３８ 電極
４１ 基板
４２ 第１導電型クラッド層
４３ 活性層
４４ 酸化防止層
４５ 電流阻止層
４６ 第２導電型クラッド層
４７ コンタクト層
４８，４９ 電極
１０１ 基板
１０２ ｎ型第１クラッド層
１０３ 酸化防止層
１０４ 電流阻止層
１０５ ｎ型第２クラッド層
１０６ ｎ型下側光ガイド層
１０７ 活性層
１０８ 電子リーク防止層
１０９ ｐ型上側光ガイド層
１１０ ｐ型クラッド層
１１１ ｐ型コンタクト層
１１２，１１３ 電極
２０１ 基板
２０２ 第１導電型第１クラッド層
２０３ 酸化防止層
２０４ 電流阻止層
２０５ 第１導電型第２クラッド層
２０６ 活性層
２０７ 第２導電型クラッド層
２０８ コンタクト層
２０９，２１０ 電極 11 Substrate 12 Current Blocking Layer 13 Opening 14 First Conductive Cladding Layer 15 Lower Light Guide Layer 16 Active Layer 17 Electron Leak Prevention Layer 18 Upper Light Guide Layer 19 Second Conductive Cladding Layer 20 Contact Layers 21 and 22 Electrode 23 Optical confinement layer 24 Quantum well layer 25 Barrier layer 26 Quantum well layer 27 Barrier layer 28 Quantum well layer 29 Optical confinement layer 31 Substrate 32 First conductivity type cladding layer 33 Active layer 34 Second conductivity type cladding layer 35 Insulating layer 36 Contact layer 37, 38 Electrode 41 Substrate 42 First conductivity type cladding layer 43 Active layer 44 Antioxidation layer 45 Current blocking layer 46 Second conductivity type cladding layer 47 Contact layers 48, 49 Electrode 101 Substrate 102 n-type first cladding layer 103 Antioxidation Layer 104 current blocking layer 105 n-type second cladding layer 106 n-type lower light guide layer 107 active layer 108 electron Anti-corrosion layer 109 p-type upper light guide layer 110 p-type cladding layer 111 p-type contact layers 112 and 113 electrode 201 substrate 202 first conductivity type first cladding layer 203 antioxidant layer 204 current blocking layer 205 first conductivity type first 2 clad layer 206 active layer 207 second conductivity type clad layer 208 contact layer 209, 210 electrode

Claims (6)

基板上に活性層を含む化合物半導体層が形成されており、
前記化合物半導体層には、前記活性層の下側にｎ型領域が含まれ
前記化合物半導体層には、前記基板の幅よりも小さい幅の凸状部が含まれており、
前記ｎ型領域には、開口部を有する電流阻止層が絶縁性のある誘電体で形成されている半導体光デバイス装置。 A compound semiconductor layer including an active layer is formed on the substrate,
The compound semiconductor layer includes an n-type region below the active layer, and the compound semiconductor layer includes a convex portion having a width smaller than the width of the substrate,
A semiconductor optical device device in which a current blocking layer having an opening is formed of an insulating dielectric material in the n-type region. 前記凸状部の左右の少なくとも一方に、半導体光デバイス装置に電流を印加した場合に電流が流れないか電流が流れても発光しない領域が形成されている請求項１に記載の半導体光デバイス装置。 2. The semiconductor optical device device according to claim 1, wherein at least one of the left and right sides of the convex portion is formed with a region where no current flows or no light is emitted when a current is applied to the semiconductor optical device device. . 前記電流阻止層の厚みが０．５μｍ以下である請求項１または２に記載の半導体光デバイス装置。 The semiconductor optical device device according to claim 1, wherein the current blocking layer has a thickness of 0.5 μm or less. 前記化合物半導体層には、前記電流阻止層の下側にｎ型第１クラッド層が含まれ、前記電流阻止層の上側にｎ型第２クラッド層が含まれている請求項１〜３のいずれか一項に記載の半導体光デバイス装置。 The compound semiconductor layer includes an n-type first cladding layer below the current blocking layer and an n-type second cladding layer above the current blocking layer. The semiconductor optical device device according to claim 1. 基板上に開口部を有する電流阻止層を形成する第１の工程、活性層を含む化合物半導体層を、前記電流阻止層上に直接形成させずに、前記開口部内に上方向に成長させてから横方向に成長させる第２の工程を有する、請求項１〜４のいずれか一項に記載の半導体光デバイス装置の製造方法。 A first step of forming a current blocking layer having an opening on a substrate; a compound semiconductor layer including an active layer is grown upward in the opening without being directly formed on the current blocking layer; The manufacturing method of the semiconductor optical device apparatus as described in any one of Claims 1-4 which has a 2nd process made to grow in a horizontal direction. 基板上に開口部を有する電流阻止層を形成する第１の工程、化合物半導体層を前記開口部内に上方向に成長させてから横方向に成長させる第２の工程を有する、請求項１〜４のいずれか一項に記載の半導体光デバイス装置の製造方法。 5. A first step of forming a current blocking layer having an opening on a substrate, and a second step of growing a compound semiconductor layer upward in the opening and then laterally growing the compound semiconductor layer. The manufacturing method of the semiconductor optical device apparatus as described in any one of these.

Images