JP2001203423A - Semiconductor light-emitting device - Google Patents
Semiconductor light-emitting deviceInfo
- Publication number
- JP2001203423A JP2001203423A JP2000340340A JP2000340340A JP2001203423A JP 2001203423 A JP2001203423 A JP 2001203423A JP 2000340340 A JP2000340340 A JP 2000340340A JP 2000340340 A JP2000340340 A JP 2000340340A JP 2001203423 A JP2001203423 A JP 2001203423A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitting device
- light emitting
- semiconductor light
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体レーザなどとし
て有用な半導体発光装置に関し、特に高出力動作におい
て信頼性が高い半導体レーザに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device useful as a semiconductor laser or the like, and more particularly to a semiconductor laser having high reliability in high-power operation.
【０００２】[0002]
【従来の技術】従来の半導体レーザ素子は、光出力を大
きくすると、出射端面での光密度が上昇し、端面での光
の吸収により温度が上昇し、非可逆的な破壊（以下、
「ＣＯＤ」（Catastrophic Optical Damage）という）
を生じてレーザ発振をしなくなってしまう。2. Description of the Related Art In a conventional semiconductor laser device, when the light output is increased, the light density at the emission end face increases, the temperature rises due to light absorption at the end face, and irreversible destruction (hereinafter referred to as irreversible destruction).
"COD" (Catastrophic Optical Damage)
And laser oscillation stops.
【０００３】このようなＣＯＤを防ぎつつ高出力を得る
ために、現在主として以下の２つのレーザが用いられて
いる。１つはブロードエリアレーザであり、発光領域を
大きくすることにより、光の密度は低いままで全光出力
を大きくするものである。しかし、ブロードエリアレー
ザは発光領域が大きいため、単一モードで安定作動させ
るのは困難である。In order to obtain high output while preventing such COD, the following two lasers are mainly used at present. One is a broad area laser, which enlarges the light emitting area to increase the total light output while keeping the light density low. However, since the broad area laser has a large light emitting area, it is difficult to operate stably in a single mode.
【０００４】もう１つは、光を実質的に吸収しない非吸
収領域を端面に設けたレーザ素子であり、端面の反射鏡
の部分が非吸収領域（ＮＡＭ領域）となっているため、
通常ＮＡＭレーザ（Non-Absorbing Mirror）と呼ばれて
いる。ＮＡＭレーザは端面での光の吸収が起こらなくす
ることができるため、ＣＯＤを完全に抑制することが可
能である。また、誘導放出が行われる活性層付近の構造
はブロードエリアレーザの場合のように制限されること
なく、端面の非吸収領域とは独立に自由に設計できるた
めに、単一モードの高い光出力で動作させることができ
る。The other is a laser device in which a non-absorbing region that does not substantially absorb light is provided on an end face, and a reflecting mirror portion on the end face is a non-absorbing area (NAM area).
It is usually called a NAM laser (Non-Absorbing Mirror). Since the NAM laser can prevent light absorption at the end face, COD can be completely suppressed. In addition, the structure near the active layer where stimulated emission is performed is not limited as in the case of the broad area laser, and can be freely designed independently of the non-absorbing region on the end face. Can be operated.
【０００５】このようなＮＡＭレーザの代表的な作製例
として、（１）端部領域での量子井戸構造無秩序化プロ
セス（H.Nakashima et al., Japanese Journal of Appl
iedPhysics, vol.24, No.8, L647 (1985)、（２）端部
領域での活性層埋込プロセス(H.Naito et al., IEEE Jo
urnal Quantum Electronics, vol.QE-25, 1495 (1989)
が挙げられる。As a typical example of manufacturing such a NAM laser, (1) Disordering process of quantum well structure in edge region (H. Nakashima et al., Japanese Journal of Appl.
iedPhysics, vol.24, No.8, L647 (1985), (2) Embedding process of active layer in edge region (H. Naito et al., IEEE Jo
urnal Quantum Electronics, vol.QE-25, 1495 (1989)
Is mentioned.
【０００６】上記（２）には、優れたレーザ特性の実現
が可能となるという利点があるものの、素子構造および
作製プロセスが複雑であるという欠点がある。また、上
記（１）では、不純物拡散あるいは構成元素の空格子拡
散を用いるために作製プロセスが容易であるという利点
がある。しかしながら、不純物拡散の場合、活性層内部
の高濃度の不純物により内部損失が増大し、一方、構成
元素の空格子拡散の場合は、比較的高温プロセスが要求
されるために活性層へのプロセスダメージが懸念され
る。The above (2) has an advantage that excellent laser characteristics can be realized, but has a disadvantage that the element structure and the manufacturing process are complicated. In the above (1), there is an advantage that the manufacturing process is easy because impurity diffusion or vacancy diffusion of constituent elements is used. However, in the case of impurity diffusion, the internal loss increases due to the high concentration of impurities in the active layer. On the other hand, in the case of vacancy diffusion of constituent elements, a relatively high-temperature process is required, so that process damage to the active layer is caused. Is concerned.
【０００７】上記（１）の端部領域での量子井戸構造無
秩序化プロセスを用いて作製したリッジ構造を有する窓
構造レーザが特開平２−２０３５８５号公報に記載され
ている。これにより、ＣＯＤレベルの高い高出力レーザ
が実現できている。特開平１０−２９００４３号公報に
記載される従来の窓構造レーザ素子は、基板上に第１導
電型クラッド層、活性層、第２導電型クラッド層を形成
して、レーザ光出射面を含む端部領域に不純物（亜鉛
（Ｚｎ））を拡散し、活性層を混晶化させることにより
形成されているが、端部でのリーク電流の抑制するため
に、かなり複雑な構造となってしまうという問題があ
る。A window structure laser having a ridge structure manufactured by using the quantum well structure disordering process in the edge region of the above (1) is described in JP-A-2-203585. As a result, a high output laser having a high COD level can be realized. In the conventional window structure laser device described in Japanese Patent Application Laid-Open No. 10-290043, a first-conductivity-type cladding layer, an active layer, and a second-conductivity-type cladding layer are formed on a substrate, and an end including a laser light emitting surface is provided. It is formed by diffusing impurities (zinc (Zn)) into the active region and causing the active layer to be mixed-crystallized. However, the structure is rather complicated to suppress the leakage current at the end. There's a problem.
【０００８】一方、図１１に示すセルフアライン型イン
ナーストライプレーザでは、基本的には２回の結晶成長
と１回のウェットエッチング（電流ブロック層）で作製
することが可能であることから、容易に素子を作製でき
る。しかしながら、簡素で再現性が高い方法により十分
に高性能なセルフアライン型インナーストライプレーザ
を作製することはできなかった。On the other hand, the self-aligned inner stripe laser shown in FIG. 11 can be easily manufactured by basically performing two crystal growths and one wet etching (current blocking layer). An element can be manufactured. However, a sufficiently high performance self-aligned inner stripe laser cannot be produced by a simple and highly reproducible method.
【０００９】[0009]
【発明が解決しようとする課題】本発明は、これらの従
来技術の問題点を解決することを課題とした。すなわち
本発明は、低しきい値電流及び高効率を維持しつつ、高
出力においてもＣＯＤを受けることがない高性能な半導
体発光装置を提供することを解決すべき課題とした。ま
た本発明は、簡素で再現性が高いプロセスにより製造す
ることが可能な半導体発光装置を提供することも解決す
べき課題とした。SUMMARY OF THE INVENTION An object of the present invention is to solve these problems of the prior art. That is, an object of the present invention is to provide a high-performance semiconductor light emitting device that does not receive COD even at a high output while maintaining a low threshold current and high efficiency. Another object of the present invention is to provide a semiconductor light emitting device that can be manufactured by a simple and highly reproducible process.
【００１０】[0010]
【課題を解決するための手段】本発明者らは上記課題を
解決するために鋭意検討を進めた結果、光導波路の端部
での活性層のバンドギャップを大きくした窓構造レーザ
の作製において、セルフアライン型インナーストライプ
レーザ構造をベースとして、活性層に近傍の上部に不純
物拡散層を形成したことにより、不純物拡散フロントの
位置制御性の向上や端部でのリーク電流低減を図ること
ができ、所期の効果を示す優れた半導体発光装置が得ら
れることを見出し、本発明を提供するに至った。Means for Solving the Problems The inventors of the present invention have made intensive studies to solve the above-mentioned problems, and as a result, in producing a window structure laser in which the band gap of the active layer at the end of the optical waveguide is increased. Based on the self-aligned inner stripe laser structure, an impurity diffusion layer is formed in the upper part near the active layer, thereby improving the position controllability of the impurity diffusion front and reducing the leak current at the end. The present inventors have found that an excellent semiconductor light-emitting device exhibiting an intended effect can be obtained, and have provided the present invention.
【００１１】すなわち本発明は、基板、該基板上に形成
された第１導電型クラッド層、該第１導電型クラッド層
上に形成された量子井戸構造を有する活性層、該活性層
上に形成された第２導電型第１クラッド層、該第２導電
第１クラッド層上に形成された開口部を有する電流ブロ
ック層、該開口部内部および少なくとも開口部両脇の電
流ブロック層上の一部に形成された第２導電型第２クラ
ッド層を有し、光導波路の両端部分において前記活性層
のバンドギャップが光導波路中央の電流注入領域におけ
る活性層のバンドギャップよりも大きくなっていること
を特徴とする半導体発光装置を提供する。That is, the present invention relates to a substrate, a first conductivity type cladding layer formed on the substrate, an active layer having a quantum well structure formed on the first conductivity type cladding layer, and formed on the active layer. Second conductive type first cladding layer, current blocking layer having an opening formed on the second conductive first cladding layer, part of the inside of the opening and at least the current blocking layer on both sides of the opening And that the band gap of the active layer at both end portions of the optical waveguide is larger than the band gap of the active layer in the current injection region at the center of the optical waveguide. A semiconductor light emitting device is provided.
【００１２】本発明の好ましい態様として、前記光導波
路の両端部分における活性層内の量子井戸層が混晶化し
ている態様；前記光導波路の両端部分における活性層に
不純物が拡散されている態様；前記活性層が単一の井戸
層を有している態様；前記活性層が複数の井戸層および
該井戸層に挟まれたバリア層を有していて、該バリア層
の厚みが該井戸層よりも大きい態様；前記井戸層に圧縮
歪みがかっかっている態様；前記井戸層の構成元素にＩ
ｎが含まれている態様；前記井戸層を挟むバリア層ある
いはガイド層の構成元素にＩｎが含まれていない態様；
前記井戸層を挟むバリア層あるいはガイド層の構成元素
にＡｌが含まれている態様；前記不純物拡散により光導
波路の両端部分におけるｐｎ接合が少なくとも第１導電
型クラッド層内に形成されている態様；前記不純物拡散
により電流ブロック層内にｐｎ接合が形成されている態
様；前記第２導電型第１クラッド層と電流ブロック層と
の間に１層以上のエッチング阻止層を形成する態様；前
記電流ブロック層の屈折率が、前記第２導電型第２クラ
ッド層の屈折率より小さい半導体層を有する態様；前記
電流ブロック層が、少なくとも第１導電型あるいは高抵
抗の半導体層で構成されている態様；結晶成長装置内で
上記不純物を拡散し、引き続き該結晶成長装置内で熱処
理を行う態様；前記結晶成長装置が有機金属気相成長装
置である態様；表面を局所的に高温にして混晶化する態
様；表面を局所的に高温にする方法として、電子線やレ
ーザ光の照射を用いる態様；前記光導波路の両端部分に
おいる活性層が、前記光導波路中央の電流注入領域にお
ける活性層内にて発生した光に対して透明となるバンド
ギャップを有する態様；前記活性層が少なくともＧａＡ
ｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ、
ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧ
ａＩｎＡｓＰあるいはＧａＮ、ＩｎＧａＮからなる態
様；前記開口部から活性層に電流が注入される態様；前
記開口部が両端部まで伸長しているストライプ状の開口
部である態様；前記開口部が一方の端部まで伸長してい
るが他方の端部までは伸長していない開口部である態
様；前記電流ブロック層の側壁が（１１１）Ｂ面からな
る態様；前記電流ブロック層が選択成長により形成され
た態様；光ファイバー増幅器励起用光源として用いられ
る態様を挙げることができる。As a preferred embodiment of the present invention, a quantum well layer in the active layer at both ends of the optical waveguide is mixed crystal; an impurity is diffused into the active layer at both ends of the optical waveguide; An embodiment in which the active layer has a single well layer; the active layer has a plurality of well layers and a barrier layer sandwiched between the well layers, and the thickness of the barrier layer is greater than that of the well layer. Large aspect; an aspect in which the well layer is subject to compressive strain;
an embodiment in which n is contained; an embodiment in which In is not included in a constituent element of the barrier layer or the guide layer sandwiching the well layer;
An embodiment in which Al is contained in a constituent element of the barrier layer or the guide layer sandwiching the well layer; an embodiment in which pn junctions at both end portions of the optical waveguide are formed at least in the first conductivity type clad layer by the impurity diffusion; A mode in which a pn junction is formed in the current block layer by the impurity diffusion; a mode in which one or more etching stop layers are formed between the second conductive type first cladding layer and the current block layer; An embodiment in which the layer has a semiconductor layer whose refractive index is smaller than the refractive index of the second conductive type second clad layer; an embodiment in which the current blocking layer is at least a semiconductor layer of the first conductive type or high resistance; An embodiment in which the impurities are diffused in a crystal growth apparatus, and then a heat treatment is performed in the crystal growth apparatus; an embodiment in which the crystal growth apparatus is a metal organic chemical vapor deposition apparatus; A method in which the surface is locally heated to form a mixed crystal; a method in which the surface is locally heated to use an electron beam or a laser beam irradiation; An embodiment having a band gap that is transparent to light generated in the active layer in the current injection region at the center of the waveguide;
s, AlGaAs, InGaAs, AlGaInAs,
GaInP, AlGaInP, GaInAsP, AlG
aInAsP, GaN, or InGaN; a mode in which a current is injected from the opening into the active layer; a mode in which the opening is a striped opening extending to both ends; a mode in which the opening is one end An opening extending to a portion but not extending to the other end; an embodiment in which a side wall of the current blocking layer is made of a (111) B plane; and a current blocking layer formed by selective growth. Embodiment: An embodiment used as a light source for exciting an optical fiber amplifier can be given.
【００１３】[0013]
【発明の実施の態様】以下において、本発明の半導体発
光装置についてその構造と製造方法を詳細に説明する。
本発明の半導体発光装置は、基板、該基板上に形成され
た第１導電型クラッド層、該第１導電型クラッド層上に
形成された量子井戸構造を有する活性層、該活性層上に
形成された第２導電型第１クラッド層、該第２導電第１
クラッド層上に形成された開口部を有する電流ブロック
層、該開口部内部および少なくとも開口部両脇の電流ブ
ロック層上の一部に形成された第２導電型第２クラッド
層を有し、光導波路の両端部分において前記活性層のバ
ンドギャップが光導波路中央の電流注入領域における活
性層のバンドギャップよりも大きくなっていることを特
徴とする。本発明の半導体発光装置は、これらの層の他
に半導体発光装置に通常形成される層を適宜有していて
もよい。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure and manufacturing method of a semiconductor light emitting device according to the present invention will be described below in detail.
The semiconductor light emitting device of the present invention includes a substrate, a first conductivity type clad layer formed on the substrate, an active layer having a quantum well structure formed on the first conductivity type clad layer, and formed on the active layer. The second conductive type first clad layer, the second conductive type first clad layer.
A current blocking layer having an opening formed on the cladding layer, a second conductivity type second cladding layer formed on the current blocking layer inside the opening and at least on both sides of the opening; The band gap of the active layer at both ends of the waveguide is larger than the band gap of the active layer in the current injection region at the center of the optical waveguide. The semiconductor light emitting device of the present invention may appropriately have layers usually formed in the semiconductor light emitting device in addition to these layers.
【００１４】本明細書において「Ａ層の上に形成された
Ｂ層」という表現は、Ａ層の上面にＢ層の底面が接する
ようにＢ層が形成されている場合と、Ａ層の上面に１以
上の層が形成されさらにその層の上にＢ層が形成されて
いる場合の両方を含むものである。また、Ａ層の上面と
Ｂ層の底面が部分的に接していて、その他の部分ではＡ
層とＢ層の間に１以上の層が存在している場合も、上記
表現に含まれる。具体的な態様については、以下の各層
の説明と実施例の具体例から明らかである。In this specification, the expression “B layer formed on the A layer” refers to the case where the B layer is formed such that the bottom surface of the B layer is in contact with the upper surface of the A layer, In which one or more layers are formed and a B layer is formed on the layer. Further, the upper surface of the layer A and the bottom surface of the layer B are partially in contact with each other,
The case where one or more layers exist between the layer and the layer B is also included in the above expression. Specific aspects are apparent from the following description of each layer and specific examples of the examples.
【００１５】図１は本発明の半導体発光装置の一例の斜
視図であり、図２は前記一例の断面であって図１のII―
II線断面であり、図３は前記一例の断面であって図１の
III―III線断面である。半導体発光装置の一例の構造は
概略的に、化合物半導体からなる基板２１上に、第１導
電型クラッド層２２、活性層２３、および第２導電型第
１クラッド層２４を積層し、その上に第２エッチング阻
止層２５および第１エッチング阻止層２６を介してスト
ライプ状に開口された電流ブロック層２７および表面保
護層２８を有している。さらに電流ブロック層２７の開
口した部分に積層するように第２導電型第２クラッド層
２９が形成され、その第２導電型第２クラッド層２９上
にコンタクト層３０と電極３１が形成されている。FIG. 1 is a perspective view of an example of a semiconductor light emitting device according to the present invention, and FIG.
FIG. 3 is a cross section taken along the line II, and FIG.
It is a cross section taken along line III-III. The structure of an example of the semiconductor light emitting device is schematically formed by laminating a first conductivity type clad layer 22, an active layer 23, and a second conductivity type first clad layer 24 on a substrate 21 made of a compound semiconductor. It has a current blocking layer 27 and a surface protection layer 28 which are opened in a stripe shape via the second etching stopper layer 25 and the first etching stopper layer 26. Further, a second conductive type second clad layer 29 is formed so as to be laminated on the opening of the current block layer 27, and a contact layer 30 and an electrode 31 are formed on the second conductive type second clad layer 29. .
【００１６】該半導体発光装置においては、光導波路の
両端部分において前記活性層２３のバンドギャップが光
導波路中央の電流注入領域における活性層２３のバンド
ギャップよりも大きくされた窓領域４０が形成されてい
る。この窓領域４０は不純物拡散等によって無秩序化さ
れた領域であり、活性層２３の光導波路の端面は混晶領
域４１で構成される。図１〜３において、斜線で示され
る領域は不純物拡散がなされた領域である。通常、活性
層２３は、二重量子井戸（ＤＱＷ）構造を有するため、
図６（ｂ）のようなバンドギャップを示すが、その窓領
域４０は不純物拡散によって無秩序化されているため
に、図６（ａ）に示すように、通常の活性層２３のバン
ドギャップより大きくされている。このため本実施例の
半導体発光装置ではレーザー端面においてフォトンの吸
収を抑制して、ＣＯＤを未然に防止できる。In the semiconductor light emitting device, a window region 40 is formed at both ends of the optical waveguide, in which the band gap of the active layer 23 is larger than the band gap of the active layer 23 in the current injection region at the center of the optical waveguide. I have. The window region 40 is a region disordered by impurity diffusion or the like, and the end face of the optical waveguide of the active layer 23 is formed of a mixed crystal region 41. In FIGS. 1 to 3, a region indicated by oblique lines is a region where impurity diffusion is performed. Usually, since the active layer 23 has a double quantum well (DQW) structure,
Although the band gap shown in FIG. 6B is shown, the window region 40 is disordered by impurity diffusion, and as shown in FIG. Have been. For this reason, in the semiconductor light emitting device of the present embodiment, absorption of photons at the laser end face can be suppressed, and COD can be prevented beforehand.
【００１７】また、本発明の半導体発光装置は、第２導
電型第２クラッド層２９が、開口部内部および少なくと
も開口部両脇の電流ブロック層２７上の一部に形成され
ている（セルフアライン型インナーストライプレーザ構
造）。このため、本発明の構造には、特開平１０−２９
００４３号公報に記載されているようなリッジ型構造に
比べて、成長回数が少なくて済むこと、選択成長といっ
た特殊な技術が不要（特にＡｌを多く含んだ化合物の選
択成長は困難）であることなどの利点がある。In the semiconductor light emitting device of the present invention, the second conductivity type second cladding layer 29 is formed inside the opening and at least on a part of the current block layer 27 on both sides of the opening (self-alignment). Type inner stripe laser structure). For this reason, the structure of the present invention includes
Compared with the ridge type structure described in Japanese Patent Publication No. 0043, the number of times of growth is small, and a special technique such as selective growth is unnecessary (especially, selective growth of a compound containing a large amount of Al is difficult). There are advantages such as.
【００１８】図１において、前記半導体発光装置を構成
する基板２１は、その上にダブルへテロ構造の結晶を成
長することが可能なものであれば、その導電性や材料に
ついては特に限定されない。好ましいものは、導電性が
ある基板である。具体的には、基板上への結晶薄膜成長
に適したＧａＡｓ、ＩｎＰ、ＧａＰ、ＺｎＳｅ、Ｚｎ
Ｏ、Ｓｉ、Ａｌ2Ｏ3等の結晶基板、特に閃亜鉛鉱型構造
を有する結晶基板を用いるのが好ましい。その場合、基
板結晶成長面は低次な面またはそれと結晶学的に等価な
面が好ましく、（１００）面が最も好ましい。なお、本
明細書において（１００）面という場合、必ずしも厳密
に（１００）シャストの面である必要はなく、最大３０
°程度のオフアングルを有する場合まで包含する。オフ
アングルの大きさの上限は３０°以下が好ましく、１６
°以下がより好ましい。下限は０．５°以上が好まし
く、２°以上がより好ましく、６°以上がさらに好まし
く、１０°以上が最も好ましい。In FIG. 1, the conductivity and the material of the substrate 21 constituting the semiconductor light emitting device are not particularly limited as long as a crystal having a double hetero structure can be grown thereon. Preferred is a conductive substrate. Specifically, GaAs, InP, GaP, ZnSe, Zn suitable for growing a crystal thin film on a substrate
It is preferable to use a crystal substrate of O, Si, Al 2 O 3 or the like, particularly a crystal substrate having a zinc blende structure. In this case, the substrate crystal growth surface is preferably a low-order plane or a plane crystallographically equivalent thereto, and most preferably a (100) plane. Note that in this specification, the (100) plane does not necessarily have to be strictly a (100) shuffle plane, but is a maximum of 30.
Includes cases having an off angle of about °. The upper limit of the off-angle size is preferably 30 ° or less.
° or less is more preferable. The lower limit is preferably 0.5 ° or more, more preferably 2 ° or more, still more preferably 6 ° or more, and most preferably 10 ° or more.
【００１９】また、基板２１は六方晶型の基板でもよ
く、例えばＡｌ2Ｏ3、６Ｈ−ＳｉＣ等からなる基板を用
いることもできる。The substrate 21 may be a hexagonal substrate, for example, a substrate made of Al 2 O 3 , 6H—SiC, or the like.
【００２０】基板２１上には、通常基板の欠陥をエピタ
キシャル成長層に持ち込まないために厚さ０．２〜２μ
ｍ程度のバッファ層を形成しておくことが好ましい。On the substrate 21, a thickness of 0.2 to 2 μm is usually used so that defects of the substrate are not introduced into the epitaxial growth layer.
It is preferable to form a buffer layer having a thickness of about m.
【００２１】基板２１上には、活性層２３を含む化合物
半導体層を形成する。化合物半導体層は、活性層の上下
に活性層より屈折率の小さい層を含んでおり、そのうち
基板側の層は第１導電型クラッド層、他方のエピタキシ
ャル側の層は第２導電型クラッド層として機能する。こ
れらの屈折率の大小関係は、各層の材料組成を当業者に
公知の方法にしたがって適宜選択することにより調節す
ることができる。例えば、ＡｌxＧａ1-xＡｓ、（Ａｌx
Ｇａ1-x）0.5Ｉｎ0.5Ｐ、ＡｌxＧａ1-xＮなどのＡｌ組
成を変化させることによって屈折率を調節することがで
きる。On the substrate 21, a compound semiconductor layer including the active layer 23 is formed. The compound semiconductor layer includes layers having a lower refractive index than the active layer above and below the active layer, of which the layer on the substrate side is a first conductive type clad layer and the other epitaxial side layer is a second conductive type clad layer. Function. The magnitude relationship between the refractive indices can be adjusted by appropriately selecting the material composition of each layer according to a method known to those skilled in the art. For example, Al x Ga 1-x As, (Al x
The refractive index can be adjusted by changing the Al composition such as Ga 1-x ) 0.5 In 0.5 P and Al x Ga 1-x N.
【００２２】第１導電型クラッド層２２は、活性層２３
よりも屈折率の小さい材料で形成される。また、第１導
電型クラッド層２２の屈折率は、第２導電型クラッド層
の屈折率よりも大きいことが好ましい。例えば、第１導
電型のＧａＩｎＰ、ＡｌＧａＩｎＰ、ＡｌＩｎＰ、Ａｌ
ＧａＡｓ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩ
ｎＡｓＰ、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、Ｂｅ
ＭｇＺｎＳｅ、ＭｇＺｎＳＳｅ、ＣｄＺｎＳｅＴｅ等の
一般的なＩＩＩ−Ｖ族、ＩＩ−ＶＩ族半導体を用いるこ
とができる。第１導電型クラッド層２２のキャリア濃度
は、下限は１×１０18ｃｍ-3以上が好ましく、３×１０
18ｃｍ-3以上がより好ましく、５×１０ 18ｃｍ-3以上が
最も好ましい。上限は２×１０20ｃｍ-3以下が好まし
く、５×１０19ｃｍ-3以下がより好ましく、３×１０18
ｃｍ-3以下が最も好ましい。The first conductivity type cladding layer 22 is formed of an active layer 23.
It is formed of a material having a lower refractive index than that of the material. Also, the first guide
The refractive index of the electric conduction type cladding layer 22 is the second conduction type cladding layer.
Is preferably larger than the refractive index. For example, the first guide
GaInP, AlGaInP, AlInP, Al
GaAs, AlGaAsP, AlGaInAs, GaI
nAsP, GaN, AlGaN, AlGaInN, Be
MgZnSe, MgZnSSe, CdZnSeTe, etc.
A general III-V or II-VI semiconductor may be used.
Can be. Carrier concentration of first conductivity type cladding layer 22
Is the lower limit is 1 × 1018cm-3More preferably, 3 × 10
18cm-3More preferably, 5 × 10 18cm-3More than
Most preferred. The upper limit is 2 × 1020cm-3The following is preferred
5 × 1019cm-3The following is more preferable, and 3 × 1018
cm-3The following are most preferred.
【００２３】第１導電型クラッド層２２は、単層からな
るものであるときは、好ましくは０．５〜４μｍ、より
好ましくは１〜３μｍ程度の厚みを有する。When the first conductivity type cladding layer 22 is a single layer, it preferably has a thickness of about 0.5 to 4 μm, more preferably about 1 to 3 μm.
【００２４】第１導電型クラッド層２２は複数層からな
るものであってもよく、具体的には活性層側にはＧａＩ
ｎＰ、ＡｌＧａＩｎＰ又はＡｌＩｎＰからなるクラッド
層と、その層よりも基板側に第１導電型のＡｌＧａＡｓ
又はＡｌＧａＡｓＰからなるクラッド層が形成されてい
る態様を例示することができる。このとき、活性層側の
層の厚さは薄くすることが好ましく、厚さの下限として
は０．０１μｍ以上が好ましく、０．０５μｍ以上がよ
り好ましい。上限としては、０．５μｍ以下が好まし
く、０．３μｍ以下がより好ましい。また、基板側の層
のキャリア濃度は、下限２×１０17ｃｍ-3〜以上が好ま
しく、５×１０17ｃｍ-3以上がより好ましい。上限は３
×１０18ｃｍ-3以下が好ましく、２×１０18ｃｍ-3以下
がより好ましい。The first conductivity type cladding layer 22 may be composed of a plurality of layers.
a cladding layer made of nP, AlGaInP or AlInP, and a first conductivity type AlGaAs on the substrate side of the cladding layer.
Alternatively, an embodiment in which a cladding layer made of AlGaAsP is formed can be exemplified. At this time, the thickness of the layer on the active layer side is preferably reduced, and the lower limit of the thickness is preferably 0.01 μm or more, and more preferably 0.05 μm or more. The upper limit is preferably 0.5 μm or less, more preferably 0.3 μm or less. The carrier concentration of the layer on the substrate side is preferably 2 × 10 17 cm −3 or more, more preferably 5 × 10 17 cm −3 or more. Upper limit is 3
× 10 18 cm -3 or less is preferable, and 2 × 10 18 cm -3 or less is more preferable.
【００２５】本実施例の半導体発光装置を構成する活性
層２３の構造は、特に制限されず、図１の一例において
は、二重量子井戸（ＤＱＷ）構造を有している。この二
重量子井戸（ＤＱＷ）構造は具体的には光閉じ込め層
（ノンドープ）５１、量子井戸層（ノンドープ）５２、
バリア層（ノンドープ）５３、量子井戸層（ノンドー
プ）５４及び閉じ込め層（ノンドープ）５５を順次積層
した構造を有する。この二重量子井戸（ＤＱＷ）構造以
外にも、例えば、量子井戸層及び前記量子井戸層を上下
から挟む光閉じ込め層からなる単一量子井戸構造（ＳＱ
Ｗ）や、３層以上の量子井戸層及びそれらに挟まれたバ
リア層ならびに最上の量子井戸層の上及び最下の量子井
戸層の下に積層された光閉じ込め層を有する多量子井戸
構造であってもよい。活性層２３を量子井戸構造とする
ことにより、単層のバルク活性層と比較して、短波長化
（６３０ｎｍ〜６６０ｎｍ）かつ低しきい値化を達成す
ることができる。The structure of the active layer 23 constituting the semiconductor light emitting device of this embodiment is not particularly limited, and the example of FIG. 1 has a double quantum well (DQW) structure. Specifically, the double quantum well (DQW) structure has a light confinement layer (non-doped) 51, a quantum well layer (non-doped) 52,
It has a structure in which a barrier layer (non-doped) 53, a quantum well layer (non-doped) 54, and a confinement layer (non-doped) 55 are sequentially stacked. In addition to the double quantum well (DQW) structure, for example, a single quantum well structure (SQ) including a quantum well layer and a light confinement layer sandwiching the quantum well layer from above and below.
W) a multi-quantum well structure having three or more quantum well layers and barrier layers sandwiched between them, and an optical confinement layer stacked above the uppermost quantum well layer and below the lowermost quantum well layer; There may be. When the active layer 23 has a quantum well structure, a shorter wavelength (630 nm to 660 nm) and a lower threshold can be achieved as compared with a single bulk active layer.
【００２６】活性層２３の材料としては、ＧａＡｓ、Ａ
ｌＧａＡｓ、ＧａＩｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡ
ｓ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰ、ＧａＮ、Ｇａ
ＩｎＮなどを例示することができる。ＧａとＩｎを構成
元素として含む材料である場合は、自然超格子が形成さ
れやすいために、オフ基板を用いることによる自然超格
子抑制の効果が大きくなる。The material of the active layer 23 is GaAs, A
lGaAs, GaInP, AlGaInP, GaInA
s, AlGaInAs, GaInAsP, GaN, Ga
InN can be exemplified. When the material contains Ga and In as constituent elements, a natural superlattice is easily formed, so that the effect of suppressing the natural superlattice by using an off-substrate becomes large.
【００２７】活性層２３が量子井戸構造を有している場
合、混晶化の容易さの観点から、次の構造が好ましい。 （１）混晶化前後での組成の変化量を大きくできること
から、活性層２３が単一の井戸層を有している（単一量
子井戸）こと。 （２）活性層２３が複数の井戸層を有している（多重量
子井戸）場合、混晶化領域中央付近でのバンドギャップ
の低減を抑制するために、混晶組成井戸層に挟まれたバ
リア層の厚みが井戸層よりも大きいこと。 （３）混晶化前後でのバンドギャップ変化を大きくする
ために、井戸層に圧縮歪みがかっかっていること。 （４）井戸層の構成元素に比較的低温で拡散しやすいＩ
ｎが含まれていること。 （５）井戸層を挟むバリア層あるいはガイド層の構成元
素にバンドギャップを小さくするＩｎが含まれていない
こと。 （６）井戸層を挟むバリア層あるいはガイド層の構成元
素にバンドギャップを大きくするＡｌが含まれているこ
と。When the active layer 23 has a quantum well structure, the following structure is preferable from the viewpoint of easiness of mixed crystal formation. (1) The active layer 23 has a single well layer (single quantum well) because the amount of change in composition before and after mixed crystal formation can be increased. (2) In the case where the active layer 23 has a plurality of well layers (multiple quantum well), the active layer 23 is sandwiched between the mixed crystal composition well layers in order to suppress the reduction of the band gap near the center of the mixed crystal region. The thickness of the barrier layer is larger than that of the well layer. (3) The well layer is subject to compressive strain in order to increase the band gap change before and after mixed crystal formation. (4) I that easily diffuses at a relatively low temperature into the constituent elements of the well layer
n must be included. (5) The constituent elements of the barrier layer or the guide layer sandwiching the well layer do not contain In for reducing the band gap. (6) The barrier layer or the guide layer sandwiching the well layer contains Al for increasing the band gap.
【００２８】活性層２３の上には、第２導電型クラッド
層が形成される。本発明の第２導電型クラッド層は２層
以上形成する。以下の説明では、活性層２３に近い方か
ら順に第２導電型第１クラッド層２４と第２導電型第２
クラッド層２９の２層を有する好ましい態様を例にとっ
て説明する。On the active layer 23, a second conductivity type clad layer is formed. Two or more second conductivity type cladding layers of the present invention are formed. In the following description, the second conductive type first cladding layer 24 and the second conductive type
A preferred embodiment having two clad layers 29 will be described as an example.
【００２９】第２導電型第１クラッド層２４は、活性層
２３よりも屈折率の小さい材料で形成される。例えば、
第２導電型のＡｌＧａＩｎＰ、ＡｌＩｎＰ、ＡｌＧａＡ
ｓ、ＡｌＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓ
Ｐ、ＡｌＧａＩｎＮ、ＢｅＭｇＺｎＳｅ、ＭｇＺｎＳＳ
ｅ、ＣｄＺｎＳｅＴｅ等の一般的なＩＩＩ−Ｖ族、ＩＩ
−ＶＩ族半導体を用いることができる。第２導電型クラ
ッド層がＡｌを含むＩＩＩ−Ｖ族化合物半導体で構成さ
れている場合は、その成長可能な実質的全面をＧａＡ
ｓ、ＧａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＧａＩｎ
Ｎ等のＡｌを含まないＩＩＩ−Ｖ族化合物半導体で覆え
ば表面酸化を防止することができるため好ましい。The first cladding layer 24 of the second conductivity type is formed of a material having a lower refractive index than the active layer 23. For example,
Second conductivity type AlGaInP, AlInP, AlGaAs
s, AlGaAsP, AlGaInAs, GaInAs
P, AlGaInN, BeMgZnSe, MgZnSS
e, general III-V groups such as CdZnSeTe, II
-VI group semiconductors can be used. When the second-conductivity-type cladding layer is made of a III-V compound semiconductor containing Al, substantially the entire surface on which GaN can be grown is GaAs.
s, GaAsP, GaInAs, GaInP, GaIn
It is preferable to cover with a group III-V compound semiconductor containing no Al such as N because surface oxidation can be prevented.
【００３０】第２導電型第１クラッド層２４のキャリア
濃度は、下限は２×１０17ｃｍ-3以上が好ましく、５×
１０17ｃｍ-3以上がより好ましく、７×１０17ｃｍ-3以
上が最も好ましい。上限は５×１０18ｃｍ-3以下が好ま
しく、３×１０18ｃｍ-3以下がより好ましく、２×１０
18ｃｍ-3以下が最も好ましい。厚さの下限としては０．
０１μｍ以上が好ましく、０．０５μｍ以上がより好ま
しく、０．０７μｍ以上が最も好ましい。上限として
は、０．５μｍ以下が好ましく、０．３μｍ以下がより
好ましく、０．２μｍ以下が最も好ましい。The lower limit of the carrier concentration of the second conductive type first cladding layer 24 is preferably 2 × 10 17 cm −3 or more, and 5 ×
10 17 cm -3 or more is more preferable, and 7 × 10 17 cm -3 or more is most preferable. The upper limit is preferably 5 × 10 18 cm −3 or less, more preferably 3 × 10 18 cm −3 or less, and 2 × 10 18 cm −3 or less.
Most preferably 18 cm -3 or less. The lower limit of the thickness is 0.
It is preferably at least 01 μm, more preferably at least 0.05 μm, most preferably at least 0.07 μm. The upper limit is preferably 0.5 μm or less, more preferably 0.3 μm or less, and most preferably 0.2 μm or less.
【００３１】第２導電型第１クラッド層２４は活性層２
３の上に形成する。本発明の好ましい実施様態では、第
２導電型第１クラッド層２４の屈折率は、第１導電型ク
ラッド層２２の屈折率よりも小さい。このような態様を
採用することにより、活性層から光ガイド層側へ有効に
光がしみ出すように光分布（近視野像）を制御すること
ができる。また、活性領域（活性層の存在する部分）か
ら不純物拡散領域への光導波損失を低減することもでき
るため、高出力動作におけるレーザ特性や信頼性の向上
を達成することができる。The second conductive type first clad layer 24 is formed of the active layer 2.
3 is formed. In a preferred embodiment of the present invention, the refractive index of the second conductive type first cladding layer 24 is smaller than the refractive index of the first conductive type cladding layer 22. By adopting such an embodiment, the light distribution (near-field image) can be controlled so that light effectively seeps from the active layer to the light guide layer side. Further, since the optical waveguide loss from the active region (the portion where the active layer is present) to the impurity diffusion region can be reduced, the laser characteristics and the reliability in high-power operation can be improved.
【００３２】第２導電型第１クラッド層２４の上に第２
導電型キャップ層２５を形成することにより、少なくと
も開口部内に第２導電型第２クラッド層を再成長させる
際に、再成長界面で通過抵抗を増大させるような高抵抗
層の発生を容易に防ぐことができるようになる。また、
キャップ層２５はエッチング阻止層として機能させても
よい。The second conductive type first cladding layer 24 has a second
By forming the conductive type cap layer 25, at least when the second conductive type second clad layer is regrown in at least the opening, the generation of a high resistance layer that increases the passage resistance at the regrowth interface is easily prevented. Will be able to do it. Also,
The cap layer 25 may function as an etching stop layer.
【００３３】キャップ層２５の材料は、酸化されにくい
か或いは酸化されてもクリーニングが容易な材料であれ
ば特に限定されない。具体的には、Ａｌ等の酸化されや
すい元素の含有率が低い（０．３以下程度）ＩＩＩ−Ｖ
族化合物半導体層が挙げられる。また、材料と厚みを選
択することによって活性層からの光を吸収しないように
することが好ましい。キャップ層２５の材料は、一般に
活性層の材料よりもバンドギャップが大きい材料から選
択されるが、バンドギャップが小さい材料であっても、
厚さが５０ｎｍ以下、より好ましくは３０ｎｍ以下、最
も好ましくは１０ｎｍ以下であれば、実質的に光の吸収
が無視できるので使用可能である。The material of the cap layer 25 is not particularly limited as long as it is difficult to be oxidized or easily cleaned even if oxidized. Specifically, the content of an easily oxidizable element such as Al is low (about 0.3 or less).
Group compound semiconductor layers. It is preferable that light from the active layer is not absorbed by selecting a material and a thickness. The material of the cap layer 25 is generally selected from materials having a larger band gap than the material of the active layer.
When the thickness is 50 nm or less, more preferably 30 nm or less, and most preferably 10 nm or less, it can be used because light absorption can be substantially ignored.
【００３４】本発明の半導体発光装置における窓領域４
０の作製方法は特に制限されるものではない。好ましい
方法は、活性層２３の上部から窓領域作製のための処理
を行う方法である。例えば、窓領域４０を作製するため
の一つの手法として不純物拡散があるが、本発明では、
活性層２３の上部に不純物拡散層を形成することによ
り、容易に窓領域を作製することができる。特に、本発
明の構成を有する半導体発光装置は、活性層２３の上部
であって比較的活性層からの距離が短い箇所から不純物
拡散を行うことが可能である。例えば、図１に示す一例
では、第２エッチング阻止層２５上から不純物拡散を行
うことができる。このとき不純物は、比較的厚さが小さ
い第２エッチング阻止層２５と第２導電型第１クラッド
層２４を通って活性層２３に達するため、不純物拡散フ
ロントの位置制御性の向上や端部でのリーク電流低減を
容易に図ることができる。光導波路における活性層から
不純物拡散層までの距離は、短かすぎると活性層内の不
純物濃度が高くなり過ぎたり、再成長界面による品質の
劣化の影響を受けやすくなる。一方、距離が長すぎる
と、拡散フロント位置の制御性の低下や端部でのリーク
電流の増加を招いてしまうという問題がある。特に第１
導電型クラッド層よりも下側の比較的バンドギャップの
小さい層まで不純物が拡散してしまうと、リーク電流増
加が大きくなって発光素子としての性能を大きく損ねて
しまう。さらに、活性層にＩｎ（さらにＡｓ）を含む場
合は、拡散距離が長いと高温あるいは長時間の拡散が必
要となるために、熱拡散中に窓構造以外の導波路中央に
おいて活性層の界面が乱れたり、熱的なダメージで活性
層の品質が劣化する可能性がある。これらを考慮する
と、光導波路における活性層から不純物拡散層までの距
離の下限は０μｍ以上が好ましく、０．０５μｍ以上が
より好ましく、０．１μｍ以上が最も好ましい。拡散距
離の上限は０．５μｍ以下が好ましく、０．４５μｍ以
下がより好ましく、０．４μｍ以下が最も好ましい。不
純物の拡散距離が比較的短かいために、比較的低温で不
純物拡散を行うことができるという利点もある。不純物
拡散温度は、８５０℃以下であることが好ましく、７７
０℃以下であることがより好ましく、７３０℃以下であ
ることがさらにより好ましい。Window region 4 in semiconductor light emitting device of the present invention
0 is not particularly limited. A preferred method is to perform a process for forming a window region from above the active layer 23. For example, there is an impurity diffusion as one method for manufacturing the window region 40, but in the present invention,
By forming an impurity diffusion layer above the active layer 23, a window region can be easily formed. In particular, in the semiconductor light emitting device having the configuration of the present invention, it is possible to perform impurity diffusion from a location above the active layer 23 and relatively short from the active layer. For example, in the example shown in FIG. 1, impurity diffusion can be performed from above the second etching stopper layer 25. At this time, the impurities reach the active layer 23 through the second etching stopper layer 25 and the second conductivity type first cladding layer 24, which are relatively small in thickness. Can be easily reduced. If the distance from the active layer to the impurity diffusion layer in the optical waveguide is too short, the impurity concentration in the active layer becomes too high, and the optical waveguide is susceptible to quality deterioration due to the regrowth interface. On the other hand, if the distance is too long, there is a problem that the controllability of the diffusion front position is reduced and the leak current at the end is increased. Especially the first
If the impurity diffuses into a layer having a relatively small band gap below the conductive cladding layer, an increase in leak current increases and the performance as a light emitting element is greatly impaired. Further, when the active layer contains In (further As), if the diffusion distance is long, high-temperature or long-time diffusion is required. The quality of the active layer may be deteriorated due to disturbance or thermal damage. In consideration of these, the lower limit of the distance from the active layer to the impurity diffusion layer in the optical waveguide is preferably 0 μm or more, more preferably 0.05 μm or more, and most preferably 0.1 μm or more. The upper limit of the diffusion distance is preferably 0.5 μm or less, more preferably 0.45 μm or less, and most preferably 0.4 μm or less. Since the diffusion distance of the impurity is relatively short, there is also an advantage that the impurity can be diffused at a relatively low temperature. The impurity diffusion temperature is preferably 850 ° C. or less.
The temperature is more preferably 0 ° C or lower, and even more preferably 730 ° C or lower.
【００３５】端部での不純物の拡散フロントは、混晶化
を行うために活性層２３内の量子井戸層よりも下側にな
るようにする必要があり、活性層２３よりもバンドギャ
ップの大きい第１導電型クラッド層２２内に形成される
ことが電流リーク抑制の観点から好ましい。The diffusion front of the impurity at the end needs to be lower than the quantum well layer in the active layer 23 in order to perform the mixed crystal, and has a larger band gap than the active layer 23. It is preferable to be formed in the first conductivity type cladding layer 22 from the viewpoint of suppressing current leakage.
【００３６】製造上の容易性や制御性を考慮すると、不
純物拡散プロセスとして、薄膜成長装置内で拡散源を有
する層の成長とアニールプロセスとを一貫して行うこと
が好ましい。さらに、端部でのリーク電流を低減するた
めに、不純物拡散層は少なくともレーザチップ作製プロ
セス終了までに除去しておくことが好ましい。In consideration of ease of production and controllability, it is preferable that the growth of the layer having the diffusion source and the annealing process be performed consistently in the thin film growth apparatus as the impurity diffusion process. Further, in order to reduce the leakage current at the end, it is preferable that the impurity diffusion layer is removed at least by the end of the laser chip manufacturing process.
【００３７】拡散させる不純物は、拡散プロセス温度の
低減の観点から、拡散定数の大きいものが好ましく、例
えば亜鉛（Ｚｎ）、錫（Ｓｎ）、リチウム（Ｌｉ）、銅
（Ｃｕ）などが挙げられる。また、光導波路での内部損
失の増加を防ぐ観点からは、ｎ型の不純物が好ましく、
例えば、III−Ｖ族半導体に対しては、シリコン（Ｓ
ｉ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、硫黄
（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）など、II−VI
族半導体に対しては窒素（Ｎ）、塩素（Ｃｌ）などが挙
げられる。端部でのリーク電流低減の観点から、高抵抗
化することができる不純物が好ましく、例えば、銅（Ｃ
ｕ）、鉄（Ｆｅ）、クロム（Ｃｒ）などの遷移元素、水
素（Ｈ）など、特にIII−Ｖ族半導体に対しては、ボロ
ン（Ｂ）、酸素（Ｏ）などが挙げられる。The impurities to be diffused preferably have a large diffusion constant from the viewpoint of reducing the temperature of the diffusion process, and examples thereof include zinc (Zn), tin (Sn), lithium (Li), and copper (Cu). Further, from the viewpoint of preventing an increase in internal loss in the optical waveguide, an n-type impurity is preferable,
For example, for a III-V group semiconductor, silicon (S
i), II-VI such as germanium (Ge), tin (Sn), sulfur (S), selenium (Se), tellurium (Te), etc.
For a group semiconductor, nitrogen (N), chlorine (Cl), and the like can be given. From the viewpoint of reducing the leakage current at the end, an impurity capable of increasing the resistance is preferable. For example, copper (C)
u), transition elements such as iron (Fe) and chromium (Cr), and hydrogen (H). In particular, for III-V semiconductors, boron (B) and oxygen (O) are exemplified.
【００３８】窓領域４０への不純物のドーピング法とし
て、上記の好ましい方法以外に例えばイオン注入法を採
用してもよい。イオン注入後に熱処理を行い、不純物を
拡散させ、量子井戸構造を混晶化させることができる。
ただし、高エネルギーであるいは質量数の大きい不純物
を注入すると、多量の欠陥（特に、ドーズ量が多い場
合）が発生するので好ましくない。特に、活性層２３に
まで注入不純物が到達すると、活性層内部に欠陥が発生
するので好ましくなく、活性層への損傷を低減させる観
点から、注入深さを浅くして、活性層の上部に注入不純
物プロフィールのピークがあることが好ましい。注入不
純物としては、シリコン（Ｓｉ）、フッ素（Ｆ）、アル
ミニウム（Ａｌ）、ボロン（Ｂ）、カーボン（Ｃ）、窒
素（Ｎ）、燐（Ｐ）、硫黄（Ｓ）、砒素（Ａｓ）、ガリ
ウム（Ｇａ）などが好適である。ダメージ低減の観点か
ら、比較的質量の小さいＢ、Ｃ、Ｆ、Ａｌ、Ｓｉ等が好
ましい。ｌｌｌ−Ｖ族半導体に注入する場合、フリーキ
ャリアの吸収の影響を排除する観点から、キャリアとし
て働かないＮ、Ｆ、Ａｓ、Ａｌ、Ｇａ等好ましい。混晶
化には、直接寄与しないが、水素（Ｈ）、アルゴン（Ａ
ｒ）などを注入することにより、キャリアの活性化率の
低減や高抵抗層の形成を行うことができる。As a method of doping the window region 40 with impurities, for example, an ion implantation method may be employed in addition to the above-described preferable method. After the ion implantation, heat treatment is performed to diffuse the impurities, thereby enabling the crystal structure of the quantum well structure to be mixed.
However, implanting impurities with high energy or a large mass number is not preferable because a large number of defects (especially, when the dose is large) are generated. In particular, when the implanted impurities reach the active layer 23, defects are generated inside the active layer, which is not preferable. From the viewpoint of reducing damage to the active layer, the implantation depth is reduced and the implanted impurity is implanted above the active layer. Preferably, there is a peak in the impurity profile. As the implanted impurities, silicon (Si), fluorine (F), aluminum (Al), boron (B), carbon (C), nitrogen (N), phosphorus (P), sulfur (S), arsenic (As), Gallium (Ga) is suitable. From the viewpoint of damage reduction, B, C, F, Al, Si, and the like having relatively small mass are preferable. In the case of injecting into an all-V semiconductor, it is preferable to use N, F, As, Al, Ga or the like which does not work as a carrier from the viewpoint of eliminating the influence of absorption of free carriers. Although it does not directly contribute to mixed crystal formation, hydrogen (H), argon (A
By injecting r) or the like, the activation rate of carriers can be reduced and a high-resistance layer can be formed.
【００３９】さらに、窓領域４０の形成にレーザ光や電
子線などを使用して、局所的に高温にして混晶化しても
よい。この方法は、混晶化させる必要のない領域（例え
ば、電流注入領域）の活性層２３へのダメージやドーピ
ングプロファイルの乱れを抑制する観点から、不純物を
用いない場合のみならず不純物を用いた場合にも有効で
ある。Further, the window region 40 may be formed by using a laser beam, an electron beam or the like to locally increase the temperature of the mixed crystal. This method is used not only when no impurity is used but also when an impurity is used, from the viewpoint of suppressing damage to the active layer 23 and disturbance of the doping profile in a region (for example, a current injection region) that does not need to be mixed. It is also effective.
【００４０】不純物拡散のために形成する不純物拡散層
の上には、表面からの不純物の蒸発防止、表面酸化の抑
制、プロセスによる汚染防止、ダメージの保護等を目的
として、表面保護層を形成してもよい。On the impurity diffusion layer formed for impurity diffusion, a surface protective layer is formed for the purpose of preventing evaporation of impurities from the surface, suppressing surface oxidation, preventing contamination by a process, protecting damage, and the like. You may.
【００４１】プロセスの制御性を向上するために、第２
導電型クラッド層の下側一部分を第２導電型第１クラッ
ド層２４とすることが好ましい。また、第２導電型第１
クラッド層の上に形成された電流ブロック層をエッチン
グにて除去するときには、電流ブロック層２７と第２導
電型第１クラッド層２４との界面に１層以上のエッチン
グ阻止層を挿入することがさらに好ましい。In order to improve the controllability of the process, the second
It is preferable that the lower part of the conductive type clad layer be the second conductive type first clad layer 24. In addition, the second conductivity type first
When the current blocking layer formed on the cladding layer is removed by etching, it is further preferable to insert one or more etching stop layers at the interface between the current blocking layer 27 and the first cladding layer 24 of the second conductivity type. preferable.
【００４２】エッチング阻止層２６としては、ＡｌXＧ
ａ1-XＡｓ(0≦Ｘ≦１)、ｌｎYＧａl- YＰ（0≦Ｙ≦1）な
どが挙げられる。エッチング阻止層２６の厚みは，上限
として，２ｎｍ以上が好ましく，５ｎｍ以上がより好ま
しい。下限として、５０ｎｍ以下が好ましく，２０ｎｍ
以下がより好ましい。エッチング阻止層２６の導電型
は、エッチングにより溝内部から除去される場合は特に
制限はなく、溝内部に層が形成される場合は第２導電型
が好ましい。また、エッチング阻止層２６は基板になる
べく格子整合させることが好ましい。As the etching stopper layer 26, Al X G
a 1-X As (0 ≦ X ≦ 1), In Y Gal - Y P (0 ≦ Y ≦ 1) and the like. The upper limit of the thickness of the etching stopper layer 26 is preferably 2 nm or more, more preferably 5 nm or more. The lower limit is preferably 50 nm or less, and 20 nm or less.
The following is more preferred. The conductivity type of the etching stopper layer 26 is not particularly limited when it is removed from the inside of the groove by etching, and the second conductivity type is preferable when a layer is formed inside the groove. Further, it is preferable that the etching stopper layer 26 is lattice-matched as much as possible to become a substrate.
【００４３】本発明の半導体発光装置を構成する電流ブ
ロック層２７は、第２導電型第１クラッド層２４上に形
成され、開口部を有する。基本的には、該開口部４２か
ら活性層に電流が注入される。The current blocking layer 27 constituting the semiconductor light emitting device of the present invention is formed on the second conductivity type first cladding layer 24 and has an opening. Basically, a current is injected from the opening 42 into the active layer.
【００４４】電流ブロック層２７の材料は半導体であれ
ば、特に限定されない。電流ブロック層２７の材料とし
て半導体を用いた場合は、誘電体膜と比較して熱伝導率
が高いために放熱性が良い、劈開性が良い、平坦化しや
すいためにジャンクション・アップで組み立てやすい、
コンタクト層を全面に形成しやすいのでコンタクト抵抗
を下げやすいなどの利点がある。The material of the current blocking layer 27 is not particularly limited as long as it is a semiconductor. When a semiconductor is used as the material of the current block layer 27, the heat conductivity is higher than that of the dielectric film, so that the heat dissipation is good, the cleavage is good, and the flattening is easy, and the junction is easy to assemble.
Since the contact layer can be easily formed on the entire surface, there is an advantage that the contact resistance can be easily reduced.
【００４５】電流ブロック層２７の屈折率は、電流ブロ
ック層２７に挟まれたＡｌＧａＡｓ又はＡｌＧａＡｓＰ
からなる第２導電型第２クラッド層２９の屈折率よりも
低くする（実屈折率ガイド構造）。このような屈折率の
制御を行うことによって、従来のロスガイド構造に比べ
て動作電流を低減することが可能になる。電流ブロック
層と第２導電型第２クラッド層との屈折率差は、電流ブ
ロック層が化合物半導体の場合、下限は０．００１以上
が好ましく、０．００３以上がより好ましく、０．００
７以上が最も好ましい。上限は、１．０以下が好まし
く、０．５以下がより好ましく、０．１以下が最も好ま
しい。電流ブロック層が誘電体の場合、下限は０．１以
上が好ましく、０．３以上がより好ましく、０．７以上
が最も好ましい。上限は、３．０以下が好ましく、２．
５以下がより好ましく、１．８以下が最も好ましい。The refractive index of the current block layer 27 is determined by using AlGaAs or AlGaAsP sandwiched between the current block layers 27.
(The real refractive index guide structure). By controlling such a refractive index, it becomes possible to reduce the operating current as compared with the conventional loss guide structure. When the current blocking layer is a compound semiconductor, the lower limit of the refractive index difference between the current blocking layer and the second conductivity type second cladding layer is preferably 0.001 or more, more preferably 0.003 or more, and 0.00
Most preferred is 7 or more. The upper limit is preferably 1.0 or less, more preferably 0.5 or less, and most preferably 0.1 or less. When the current blocking layer is a dielectric, the lower limit is preferably 0.1 or more, more preferably 0.3 or more, and most preferably 0.7 or more. The upper limit is preferably equal to or less than 3.0.
It is more preferably at most 5, and most preferably at most 1.8.
【００４６】第２導電型第２クラッド層よりも低屈折率
にすることや、ＧａＡｓ基板との格子整合を考慮する
と、半導体としてＡｌＧａＡｓ又はＡｌＧａＡｓＰ、も
しくはＡｌＧａＩｎＰ又はＡｌＩｎＰを用いることが好
ましい。ＡｌＧａＩｎＰ又はＡｌＩｎＰは、ＡｌＧａＡ
ｓ又はＡｌＧａＡｓＰと比べて、熱伝導が悪い、自然超
格子の形成による屈折率の変化、選択成長（グルーブ側
壁と底面）におけるＩｎ組成の不安定性などがあるの
で、選択成長時の保護膜へのポリの堆積防止（ＨＣｌ添
加選択成長）ができるのであれば、ＡｌＧａＡｓ又はＡ
ｌＧａＡｓＰを選択する方が好ましい。ただし、ＡｌＧ
ａＡｓ又はＡｌＧａＡｓＰの場合は、Ａｌ組成がＡｌＡ
ｓに近くなりすぎると潮解性を示すので、Ａｌ組成の上
限は０．９５以下が好ましく、０．９２以下がより好ま
しく、０．９０以下が最も好ましい。第２導電型クラッ
ド層よりも低屈折率にする必要があることから、Ａｌ組
成の下限は０．３以上が好ましく、０．３５以上がより
好ましく、０．４以上が最も好ましい。When the refractive index is made lower than that of the second conductive type second cladding layer and lattice matching with the GaAs substrate is taken into consideration, it is preferable to use AlGaAs or AlGaAsP, or AlGaInP or AlInP as the semiconductor. AlGaInP or AlInP is AlGaAs
As compared with s or AlGaAsP, there are poor heat conduction, change in refractive index due to formation of a natural superlattice, instability of In composition in selective growth (groove side wall and bottom surface), and the like. If it is possible to prevent poly deposition (selective growth with HCl added), use AlGaAs or A
It is preferable to select lGaAsP. However, AlG
In the case of aAs or AlGaAsP, the Al composition is AlA
When the value is too close to s, deliquescentness is exhibited, so the upper limit of the Al composition is preferably 0.95 or less, more preferably 0.92 or less, and most preferably 0.90 or less. Since it is necessary to make the refractive index lower than that of the second conductivity type cladding layer, the lower limit of the Al composition is preferably 0.3 or more, more preferably 0.35 or more, and most preferably 0.4 or more.
【００４７】電流ブロック層２７は、光分布（特に横方
向の光分布）を制御したり電流阻止の機能を向上させる
ために、屈折率、キャリア濃度又は導電型が異なる２つ
以上の層から形成してもよい。電流ブロック層の上に表
面保護層２８を形成して、表面酸化の抑制あるいはプロ
セス上の表面保護を図ることができる。表面保護層２８
の導電型は特に規定されないが、第２導電型とすること
により、電流阻止機能の向上を図ることができる。The current blocking layer 27 is formed of two or more layers having different refractive indices, carrier concentrations or conductivity types in order to control the light distribution (particularly the light distribution in the lateral direction) and to improve the current blocking function. May be. By forming the surface protection layer 28 on the current blocking layer, it is possible to suppress surface oxidation or to protect the surface in the process. Surface protective layer 28
Although the conductivity type is not particularly defined, the current blocking function can be improved by using the second conductivity type.
【００４８】電流ブロック層２７の導電型は、第１導電
型又は高抵抗（アンドープもしくは深い順位を形成する
不純物（Ｏ、Ｃｒ、Ｆｅなど）をドープ）、あるいはこ
れら２つの組み合わせのいずれであってもよく、導電型
あるいは組成の異なる複数の層から形成されていてもよ
い。例えば、活性層２３に近い側から第２導電型あるい
は高抵抗の半導体層、および第１導電型の半導体層の順
に形成されている電流ブロック層を好ましく用いること
ができる。また、あまり薄いと電流阻止に支障を生じる
可能性があるため、厚さは０．１μｍ以上であるのが好
ましく、０．５μｍ以上であるのがより好ましい。素子
としてのサイズ等を勘案すれば、０．１〜３μｍ程度の
範囲から選択するのが好ましい。The conductivity type of the current blocking layer 27 is any one of the first conductivity type and high resistance (undoped or doped with impurities (O, Cr, Fe, etc.) that form a deep order), or a combination of the two. Or a plurality of layers having different conductivity types or different compositions. For example, a current blocking layer formed in the order of the second conductivity type or high resistance semiconductor layer and the first conductivity type semiconductor layer from the side close to the active layer 23 can be preferably used. Further, if the thickness is too small, it may cause a problem in blocking the current. Therefore, the thickness is preferably 0.1 μm or more, and more preferably 0.5 μm or more. In consideration of the size of the element, it is preferable to select from the range of about 0.1 to 3 μm.
【００４９】電流ブロック層２７の上側層として、開口
部４２内部および少なくとも開口部４２両脇の電流ブロ
ック層２７上の一部にいたるように第２導電型第２クラ
ッド層２９が形成される。第２導電型第２クラッド層２
９は、開口部４２の上側表面をすべて覆い且つ開口部４
２の両脇の電流ブロック層２７上の一部に延在されるよ
うに形成される。不純物拡散により形成される窓領域４
０を光導波路の両端部分の比較的狭い範囲に自己整合的
に形成し、その電流ブロック層２７をそのまま用いて第
２導電型第２クラッド層２９が開口部４２の両脇の電流
ブロック層２７上の一部まで延在されるように形成した
ことから、素子特性を十分に安定化させることができ
る。As the upper layer of the current blocking layer 27, the second conductivity type second cladding layer 29 is formed so as to reach the inside of the opening 42 and at least a part of the current blocking layer 27 on both sides of the opening 42. Second conductivity type second cladding layer 2
9 covers the entire upper surface of the opening 42 and the opening 4
2 is formed so as to extend over a part of the current block layer 27 on both sides. Window region 4 formed by impurity diffusion
0 is formed in a relatively narrow range at both ends of the optical waveguide in a self-aligned manner, and the current blocking layer 27 is used as it is to form the second conductive type second cladding layer 29 on both sides of the opening 42. Since the device is formed to extend to a part above, the device characteristics can be sufficiently stabilized.
【００５０】第２導電型第２クラッド層２９のキャリア
濃度は、下限は５×１０17ｃｍ-3以上が好ましく、７×
１０17ｃｍ-3以上がより好ましく、１×１０18ｃｍ-3以
上が最も好ましい。上限は１×１０19ｃｍ-3以下が好ま
しく、５×１０18ｃｍ-3以下がより好ましく、３×１０
18ｃｍ-3以下が最も好ましい。The lower limit of the carrier concentration of the second conductive type second cladding layer 29 is preferably 5 × 10 17 cm −3 or more, and 7 × 10 17 cm −3 or more.
It is more preferably at least 10 17 cm -3, most preferably at least 1 × 10 18 cm -3 . The upper limit is preferably 1 × 10 19 cm −3 or less, more preferably 5 × 10 18 cm −3 or less, and 3 × 10 cm −3 or less.
Most preferably 18 cm -3 or less.
【００５１】第２導電型第２クラッド層２９の厚さは、
薄くなりすぎると光閉じ込めが不十分となり、厚くなり
すぎりと通過抵抗が増加してしまうことを考慮して、下
限は０．５μｍ以上が好ましく、１．０μｍ以上がより
好ましい。上限は３．０μｍ以下が好ましく、２．０μ
ｍ以下がより好ましい。The thickness of the second conductive type second cladding layer 29 is as follows.
If the thickness is too small, the light confinement will be insufficient, and if the thickness is too large, the passage resistance will increase, and the lower limit is preferably 0.5 μm or more, more preferably 1.0 μm or more. The upper limit is preferably 3.0 μm or less, and 2.0 μm or less.
m or less is more preferable.
【００５２】電流ブロック層２７と第２導電型第２クラ
ッド層２９を形成した後にさらに電極を形成するに先立
ち、電極材料との接触抵抗を低減するために、低抵抗
（高キャリア濃度）のコンタクト層３０を形成すること
が好ましい。特に電極３１を形成しようとする最上層表
面の全体にコンタクト層３０を形成したうえで電極を形
成することが好ましい。After forming the current blocking layer 27 and the second conductive type second cladding layer 29, prior to forming an electrode, a low-resistance (high carrier concentration) contact is formed to reduce the contact resistance with the electrode material. Preferably, the layer 30 is formed. In particular, it is preferable to form the electrode after forming the contact layer 30 on the entire uppermost layer surface on which the electrode 31 is to be formed.
【００５３】このとき、コンタクト層３０の材料は、通
常はクラッド層よりバンドギャップが小さい材料の中か
ら選択し、金属電極とのオーミック性を取るため低抵抗
で適当なキャリア密度を有するのが好ましい。キャリア
密度の下限は、１×１０18ｃｍ-3以上が好ましく、３×
１０18ｃｍ-3以上がより好ましく、５×１０18ｃｍ-3以
上が最も好ましい。上限は、２×１０20ｃｍ-3以下が好
ましく、５×１０19ｃｍ-3以下がより好ましく、３×１
０18ｃｍ-3以下が最も好ましい。コンタクト層の厚み
は、０．１〜１０μｍが好ましく、１〜８μｍがより好
ましく、２〜６μｍがもっとも好ましい。At this time, the material of the contact layer 30 is usually selected from materials having a smaller band gap than that of the cladding layer, and preferably has low resistance and appropriate carrier density in order to obtain ohmic contact with the metal electrode. . The lower limit of the carrier density is preferably 1 × 10 18 cm −3 or more,
More preferably 10 18 cm -3 or more, and most preferably 5 × 10 18 cm -3 or more. The upper limit is preferably 2 × 10 20 cm −3 or less, more preferably 5 × 10 19 cm −3 or less, and 3 × 1
It is most preferably 0 18 cm -3 or less. The thickness of the contact layer is preferably 0.1 to 10 μm, more preferably 1 to 8 μm, and most preferably 2 to 6 μm.
【００５４】次に、電流ブロック層２７に形成される開
口部４２について説明する。Next, the opening 42 formed in the current block layer 27 will be described.
【００５５】電流ブロック層２７の開口部４２は、上側
（コンタクト層側）よりも下側（活性層側）の方が小さ
くなるようにする方が、通過抵抗の低減（動作電圧およ
び発熱の低減）の観点から好ましい。電流ブロック層２
７を端部窓構造領域（例えば、不純物拡散領域）上に形
成することにより、端部窓構造領域でのリーク電流を無
くすことができる。また、電流ブロック層２７を端部窓
構造領域よりもさらに内側に形成することにより、活性
層の端部への電流注入も抑制することができる。これに
より、再成長界面を有する端部領域での劣化（特にバル
ブ劣化）を低減することができる。When the opening 42 of the current block layer 27 is smaller on the lower side (active layer side) than on the upper side (contact layer side), the passage resistance is reduced (the operating voltage and the heat generation are reduced). This is preferable from the viewpoint of (1). Current block layer 2
By forming 7 on the end window structure region (for example, the impurity diffusion region), it is possible to eliminate the leak current in the end window structure region. Further, by forming the current block layer 27 further inside the end window structure region, current injection to the end of the active layer can be suppressed. Thereby, deterioration (particularly, valve deterioration) in the end region having the regrowth interface can be reduced.
【００５６】電流ブロック層２７の開口部４２は、両端
部まで伸長しているストライプ状の開口部であってもよ
いし、一方の端部まで伸長しているが他方の端部までは
伸長していない開口部であってもよい。開口部が両端部
まで伸長しているストライプ状の開口部である場合は、
端部窓構造領域における光の制御がより容易になり、端
面における横方向の光の拡がりを小さくすることができ
る。一方、開口部が端面からある程度内側に入った部分
に形成されている場合は、端面付近で電流を非注入にす
ることができるため、端面での電流の再結合を防ぐとと
もに、クラッド層などからの電流の回り込みを最小限に
とどめることができる。開口部の構造はこのような利点
を考慮しながら、使用目的に応じて適宜決定することが
好ましい。The opening 42 of the current block layer 27 may be a stripe-shaped opening extending to both ends, or extending to one end but extending to the other end. The opening may not be provided. If the opening is a striped opening extending to both ends,
The control of light in the end window structure region becomes easier, and the spread of light in the lateral direction on the end face can be reduced. On the other hand, if the opening is formed in a portion that is somewhat inside from the end face, current can be made non-injected near the end face, preventing recombination of current at the end face and preventing the cladding layer etc. Can be minimized. It is preferable that the structure of the opening is appropriately determined according to the purpose of use while taking such advantages into consideration.
【００５７】オフアングルの方向は、電流ブロック層に
形成される開口部の伸びる方向（長手方向）に直交する
方向から、±３０°以内の方向が好ましく、±７°以内
の方向がより好ましく、±２°以内の方向が最も好まし
い。また、開口部の方向は、基板の面方位が（１００）
の場合、［０−１１］またはそれと等価な方向が、オフ
アングルの方向は［０１１］方向またはそれと等価な方
向から±３０°以内の方向が好ましく、±７°以内の方
向がより好ましく、±２°以内の方向が最も好ましい。
なお、本明細書において「［０１−１］方向」という場
合は、一般的なＩＩＩ−Ｖ族、ＩＩ−ＶＩ族半導体にお
いて、（１００）面と［０１−１］面との間に存在する
［１１−１］面が、それぞれＶ族又はＶＩ族元素が現れ
る面であるように［０１−１］方向を定義する。The off-angle direction is preferably within ± 30 °, more preferably within ± 7 °, from the direction perpendicular to the direction in which the opening formed in the current blocking layer extends (longitudinal direction). Directions within ± 2 ° are most preferred. The direction of the opening is such that the plane orientation of the substrate is (100).
In the case of the direction [0-11] or a direction equivalent thereto, the off-angle direction is preferably within ± 30 ° from the [011] direction or a direction equivalent thereto, more preferably within ± 7 °, and ± 5 °. Directions within 2 ° are most preferred.
In this specification, the “[01-1] direction” exists between the (100) plane and the [01-1] plane in general III-V and II-VI semiconductors. The [01-1] direction is defined such that the [11-1] plane is a plane where a group V or group VI element appears, respectively.
【００５８】本発明の実施態様は上記の開口部が［０１
−１］方向の場合に限定されない。例えば、開口部が
［０１１］方向又はそれと結晶学的に等価な方向に伸び
ている場合、例えば、成長条件により、成長速度に異方
性をもたせることができ、（１００）面では速く、（１
１１）Ｂ面ではほとんど成長しないようにすることがで
きる。その場合、（１１１）Ｂ面を側面とする第２導電
型第２クラッド層が形成される。この場合も次にコンタ
クト層を形成する際、より等方性の強い成長が起こる条
件を選ぶことにより、（１００）面の頂部とともに（１
１１）Ｂ面からなる側面にも全面的にコンタクト層が形
成される。In the embodiment of the present invention, the above-mentioned opening is [01].
-1] direction. For example, when the opening extends in the [011] direction or a direction crystallographically equivalent thereto, for example, the growth rate can be made anisotropic depending on the growth conditions. 1
11) Almost no growth can occur on the B-plane. In this case, a second-conductivity-type second clad layer having the (111) B plane as a side surface is formed. Also in this case, the next time a contact layer is formed, by selecting conditions under which more isotropic growth occurs, the (1) plane can be formed together with the (1) plane top.
11) A contact layer is entirely formed on the side surface composed of plane B.
【００５９】同様の理由により、ウルツァイト型の基板
を用いた場合には、開口部の伸びる方向は、例えば（０
００１）面上では［１１−２０］又は［１−１００］が
好ましい。ＨＶＰＥ（Hydride Vapor Phase Epitaxy）
ではどちらの方向でもよいが、ＭＯＶＰＥでは［１１−
２０］方向がより好ましい。For the same reason, when a wurtzite type substrate is used, the direction in which the opening extends is, for example, (0
On the (001) plane, [11-20] or [1-100] is preferable. HVPE (Hydride Vapor Phase Epitaxy)
May be in either direction, but in MOVPE [11-
20] direction is more preferable.
【００６０】本発明の半導体発光装置を設計するに際し
ては、まず、所望の垂直拡がり角を得るために活性層の
厚みとクラッド層の組成を決定する。通常、垂直拡がり
角を狭くすると活性層からクラッド層への光の浸みだし
が促進され、端面での光密度が小さくなり、出射端面の
光学的損傷（ＣＯＤ）レベルが向上することができるの
で、高出力動作を必要とする時には比較的に狭めに設定
されるが、下限は活性層内の光閉じ込めの低減による発
振しきい値電流の増大及びキャリアのオーバーフローに
よる温度特性の低下を抑制することで制限があり、下限
は、１５°以上が好ましく、１７°以上がより好まし
く、１９°以上が最も好ましい。上限は、３３°以下が
好ましく、３１°以下がより好ましく、３０°以下が最
も好ましい。In designing the semiconductor light emitting device of the present invention, first, the thickness of the active layer and the composition of the cladding layer are determined in order to obtain a desired vertical spread angle. Usually, when the vertical divergence angle is reduced, light seepage from the active layer to the cladding layer is promoted, the light density at the end face is reduced, and the optical damage (COD) level at the output end face can be improved. When high-output operation is required, it is set relatively narrow, but the lower limit is to suppress an increase in oscillation threshold current due to a reduction in light confinement in the active layer and a decrease in temperature characteristics due to carrier overflow. There is a limit, and the lower limit is preferably 15 ° or more, more preferably 17 ° or more, and most preferably 19 ° or more. The upper limit is preferably 33 ° or less, more preferably 31 ° or less, and most preferably 30 ° or less.
【００６１】次に、垂直拡がり角を決定すると、高出力
特性を大きく支配する構造パラメータは活性層と電流ブ
ロック層との間の距離ｄｐと開口部底部における幅（以
下「開口幅」という）Ｗとなる。なお、活性層と電流ブ
ロック層との間に第２導電型第１クラッド層のみが存在
する場合、ｄｐは第２導電型第１クラッド層の厚みとな
る。また、活性層が量子井戸構造の場合、最も電流ブロ
ック層に近い活性層と電流ブロック層との距離がｄｐに
なる。Next, when the vertical divergence angle is determined, the structural parameters that largely govern the high output characteristics are the distance dp between the active layer and the current blocking layer and the width at the bottom of the opening (hereinafter referred to as “opening width”) W Becomes When only the second conductivity type first cladding layer exists between the active layer and the current blocking layer, dp is the thickness of the second conductivity type first cladding layer. When the active layer has a quantum well structure, the distance between the active layer closest to the current block layer and the current block layer is dp.
【００６２】ｄｐについては、上限は０．３０μｍ以下
が好ましく、０．２０μｍ以下がより好ましく、０．１
５μｍ以下がもっとも好ましい。下限は０．０３μｍ以
上が好ましく、０．０５μｍ以上がより好ましく、０．
０７μｍ以上がもっとも好ましい。ただし、使用目的
（拡がり角をどこに設定するかなど）、材料系（屈折
率、抵抗率等）などが異なると、上記の最適範囲も少し
シフトする。また、この最適範囲は上記の各構造パラメ
ータがお互いに影響し合うことにも注意を要する。The upper limit of dp is preferably 0.30 μm or less, more preferably 0.20 μm or less, and 0.1
Most preferably, it is 5 μm or less. The lower limit is preferably 0.03 μm or more, more preferably 0.05 μm or more.
It is most preferably at least 07 μm. However, if the purpose of use (where the spread angle is set, etc.), material system (refractive index, resistivity, etc.) is different, the above-mentioned optimum range is slightly shifted. It should also be noted that this optimum range affects each of the above structural parameters.
【００６３】開口部底部における開口幅Ｗは、上限が１
００μｍ以下であることが好ましく、５０μｍ以下であ
ることがより好ましい。下限が１μｍ以上であることが
好ましく、１．５μｍ以上であることがより好ましく、
２μｍ以上であることがもっとも好ましい。また、横モ
ードをシングルモード（単一ピークの横方向光強度分
布）にするためには、高次モードのカットオフ及び空間
的ホールバーニングの防止の観点からＷをあまり大きく
することができず、Ｗの上限は７μｍ以下が好ましく、
６μｍ以下がより好ましい。The upper limit of the opening width W at the bottom of the opening is 1
It is preferably at most 00 μm, more preferably at most 50 μm. The lower limit is preferably 1 μm or more, more preferably 1.5 μm or more,
Most preferably, it is 2 μm or more. Further, in order to make the transverse mode a single mode (transverse light intensity distribution of a single peak), W cannot be made too large from the viewpoint of cutoff of a higher-order mode and prevention of spatial hole burning. The upper limit of W is preferably 7 μm or less,
6 μm or less is more preferable.
【００６４】高出力動作を実現するには、開口部底部に
おける開口幅Ｗを広くすることが端面での光密度低減の
観点から有効であるが、動作電流を低減するためには開
口幅を狭くすることが、導波路ロス低減の観点から好ま
しい。そこで、ゲイン領域となる中央付近の開口幅Ｗ２
を比較的狭くし、端部付近の開口幅Ｗ１を比較的広くな
るようにすることにより、低動作電流と高出力動作を同
時に実現することができ、高い信頼性も確保することが
できる（図１０（ａ））。すなわち、端部（劈開面）幅
Ｗ１については、上限が１０００μｍ以下であることが
好ましく、５００μｍ以下であるがより好ましい。下限
が２μｍ以上であることが好ましく、３μｍ以上である
ことがより好ましい。中央部幅Ｗ２については、上限が
１００μｍ以下であることが好ましく、５０μｍ以下で
あることがより好ましい。下限が１μｍ以上であること
が好ましく、１．５μｍ以上であることがより好まし
く、２μｍ以上であることがもっとも好ましい。端部幅
Ｗ１と中央部幅Ｗ２の差については、上限は１０００μ
ｍ以下が好ましく、５００μｍ以下がより好ましい。下
限については、０．２μｍ以上が好ましく、０．５μｍ
以上がより好ましい。To realize a high output operation, it is effective to increase the opening width W at the bottom of the opening from the viewpoint of reducing the light density at the end face. However, in order to reduce the operating current, the opening width is reduced. Is preferable from the viewpoint of reducing the waveguide loss. Therefore, the opening width W2 near the center serving as the gain region
Is relatively narrow, and the opening width W1 near the end is relatively wide, so that a low operation current and a high output operation can be realized at the same time, and high reliability can be secured (FIG. 10 (a)). That is, the upper limit of the edge (cleavage plane) width W1 is preferably 1000 μm or less, more preferably 500 μm or less. The lower limit is preferably 2 μm or more, more preferably 3 μm or more. The upper limit of the center width W2 is preferably 100 μm or less, and more preferably 50 μm or less. The lower limit is preferably 1 μm or more, more preferably 1.5 μm or more, and most preferably 2 μm or more. The upper limit of the difference between the end width W1 and the center width W2 is 1000 μm.
m or less, and more preferably 500 μm or less. The lower limit is preferably 0.2 μm or more, and 0.5 μm
The above is more preferable.
【００６５】さらに横モードをシングルモードにするた
めには、端部幅Ｗ１の上限は、７μｍ以下が好ましく、
６μｍ以下がより好ましい。中央部幅Ｗ２の上限は、６
μｍ以下が好ましく、５μｍ以下がより好ましい。端部
幅Ｗ１と中央部幅Ｗ２の差については、上限は５μｍ以
下が好ましく、３μｍ以下がより好ましく、２μｍ以下
が最も好ましい。下限については、０．２μｍ以上が好
ましく、０．５μｍ以上がより好ましい。Further, in order to make the transverse mode a single mode, the upper limit of the end width W1 is preferably 7 μm or less.
6 μm or less is more preferable. The upper limit of the center width W2 is 6
μm or less is preferable, and 5 μm or less is more preferable. The upper limit of the difference between the end width W1 and the center width W2 is preferably 5 μm or less, more preferably 3 μm or less, and most preferably 2 μm or less. The lower limit is preferably 0.2 μm or more, more preferably 0.5 μm or more.
【００６６】高い信頼性を維持しつつビームが円形に近
いレーザを達成するためには、上記ｄｐとＷを適切な範
囲に制御性良く納めることが必要となる。In order to achieve a laser with a nearly circular beam while maintaining high reliability, it is necessary to control the above dp and W within an appropriate range with good controllability.
【００６７】円形に近いビームを実現するには、開口幅
を狭くすることが有効であるが、開口幅を狭くすると注
入電流密度が密度がバルク劣化抑制の観点から好まくな
い。そこで、ゲイン領域となる中央部幅Ｗ２を比較的広
くし、端部付近を比較的狭くなるようにすることによ
り、ビームスポット低減と低動作電流を同時に実現する
ことができ、高い信頼性も確保することができる（図１
０（ｂ））。すなわち、端部（劈開面）幅Ｗ１について
は、上限が１０μｍ以下であることが好ましく、５μｍ
以下であるがより好ましく、３μｍ以下であるがもっと
も好ましい。下限が０．５μｍ以上であることが好まし
く、１μｍ以上であることがより好ましい。中央部幅Ｗ
２については、上限が１００μｍ以下であることが好ま
しく、５０μｍ以下であることがより好ましい。下限が
１μｍ以上であることが好ましく、１．５μｍ以上であ
ることがより好ましく、２μｍ以上であることがもっと
も好ましい。端部幅Ｗ１と中央部幅Ｗ２の差について
は、上限は１００μｍ以下が好ましく、５０μｍ以下が
より好ましい。下限については、０．２μｍ以上が好ま
しく、０．５μｍ以上がより好ましい。It is effective to reduce the aperture width in order to realize a nearly circular beam. However, when the aperture width is reduced, the injection current density is not preferable from the viewpoint of suppressing bulk deterioration. Therefore, by reducing the width of the central portion W2, which is the gain region, to a relatively large value and the portion near the end portion to a relatively small value, the beam spot can be reduced and the low operating current can be realized at the same time, and high reliability is secured. (Figure 1
0 (b)). That is, the upper limit of the end portion (cleavage plane) width W1 is preferably 10 μm or less, and preferably 5 μm.
Or less, more preferably 3 μm or less, most preferably. The lower limit is preferably 0.5 μm or more, more preferably 1 μm or more. Center width W
As for 2, the upper limit is preferably 100 μm or less, more preferably 50 μm or less. The lower limit is preferably 1 μm or more, more preferably 1.5 μm or more, and most preferably 2 μm or more. The upper limit of the difference between the end width W1 and the center width W2 is preferably 100 μm or less, more preferably 50 μm or less. The lower limit is preferably 0.2 μm or more, more preferably 0.5 μm or more.
【００６８】上記の漸増部分あるいは漸減部分、端部の
長さは所望の特性に応じて、設計すればよいが、漸減部
分の長さは、導波路損失低減の観点から、それぞれ５〜
１０μｍが好ましく、１０〜５０μｍがより好ましい。
端部の長さは、劈開精度の観点から５〜３０μｍが好ま
しく、１０〜２０μｍがより好ましい。ただし、必要に
応じて、以下のように窓を作製してもよい。 （１）端部、漸増部分あるいは漸減部分の開口幅あるい
は長さがチップ両側で非対称となるもの。 （２）端部の幅一定となる領域を設定せずに、端部まで
漸増あるいは漸減としたもの。 （３）端面の片側（通常、高出力光取り出し（前端面）
側）だけ開口幅が漸増あるいは漸減するようにしたも
の。 （４）端部開口幅が前端面と後端面とで異なるもの。 （５）上記の（１）〜（４）のいくつかを組み合わせた
もの。The length of the above-described gradually increasing portion, gradually decreasing portion, and end portion may be designed according to desired characteristics, but the length of the gradually decreasing portion may be 5 to 5 from the viewpoint of reducing the waveguide loss.
10 μm is preferable, and 10 to 50 μm is more preferable.
The length of the end portion is preferably from 5 to 30 μm, more preferably from 10 to 20 μm, from the viewpoint of cleavage accuracy. However, if necessary, the window may be manufactured as follows. (1) The opening width or length of the end portion, the gradually increasing portion or the gradually decreasing portion is asymmetric on both sides of the chip. (2) An area in which the width of the end is constant is not set, but is gradually increased or decreased to the end. (3) One side of the end face (normally, high-output light extraction (front end face)
Side), the opening width of which gradually increases or decreases. (4) The width of the end opening differs between the front end face and the rear end face. (5) A combination of some of the above (1) to (4).
【００６９】また、端面付近に電極を設けないようにし
て、端部近傍の開口部への電流注入によるバルク劣化の
抑制や端面での再結合電流を低減することは、高い信頼
性での小スポット径のレーザ作製の観点から有効であ
る。In addition, it is not necessary to provide an electrode near the end face to suppress bulk deterioration due to current injection into the opening near the end face and to reduce the recombination current at the end face. This is effective from the viewpoint of producing a laser having a spot diameter.
【００７０】端部での共振器方向における窓構造領域の
長さは、短くなりすぎると再現性よく劈開することが困
難となり、一方、長くなりすぎると窓領域４０での損失
が増加するためにしきい値電流の増大やスロープ効率の
低減などレーザ特性の劣化を招いてしまう。そこで、窓
領域４０の長さは、下限として、１μｍ以上が好まし
く、５μｍ以上がより好ましい。上限としては、５０μ
ｍ以下が好ましく、３０μｍ以下がより好ましい。If the length of the window structure region in the direction of the cavity at the end is too short, it becomes difficult to cleave with good reproducibility, while if it is too long, the loss in the window region 40 increases. Laser characteristics such as an increase in threshold current and a decrease in slope efficiency will be degraded. Therefore, the lower limit of the length of the window region 40 is preferably 1 μm or more, more preferably 5 μm or more. The upper limit is 50μ
m or less, more preferably 30 μm or less.
【００７１】窓領域４０は、両端部に形成されているこ
とが好ましいが、片側の側面にだけ形成されていてもよ
い。片側にだけ形成されている場合は、より高出力のレ
ーザ光が出射される端面側に形成されていることが好ま
しい。The window region 40 is preferably formed at both ends, but may be formed only on one side surface. When formed only on one side, it is preferable to form it on the end face side from which higher-power laser light is emitted.
【００７２】本発明の半導体発光装置を製造する方法は
特に制限されない。いかなる方法により製造されたもの
であっても、上記請求項１の要件を満たすものであれば
本発明の範囲に含まれる。The method for manufacturing the semiconductor light emitting device of the present invention is not particularly limited. What is manufactured by any method is included in the scope of the present invention as long as it satisfies the requirements of claim 1 described above.
【００７３】本発明の半導体発光装置を製造する際に
は、従来から用いられている方法を適宜選択して使用す
ることができる。結晶の成長方法は特に限定されるもの
ではなく、ダブルヘテロ構造の結晶成長や電流ブロック
層等の選択成長には、有機金属気相成長法（ＭＯＣＶＤ
法）、分子線エピタキシー法（ＭＢＥ法）、ハイドライ
ドあるいはハライド気相成長法（ＶＰＥ法）、液相成長
法（ＬＰＥ法）等の公知の成長方法を適宜選択して用い
ることができる。In manufacturing the semiconductor light emitting device of the present invention, a conventionally used method can be appropriately selected and used. The method for growing the crystal is not particularly limited. For the crystal growth of the double hetero structure and the selective growth of the current blocking layer, etc., metal organic chemical vapor deposition (MOCVD) is used.
A known growth method such as molecular beam epitaxy (MBE), hydride or halide vapor phase epitaxy (VPE), and liquid phase epitaxy (LPE) can be appropriately selected and used.
【００７４】本発明の半導体発光装置の製造方法として
は、まず基板２１上に第１導電型クラッド層２２及び第
２導電型第１クラッド層２４と活性層２３を有するダブ
ルヘテロ構造を形成後、第２導電型第１クラッド層２４
上に電流ブロック層２７を形成し、電流ブロック層２７
を開口した後で不純物拡散用の化合物半導体層を選択成
長させ、該化合物半導体層を除去した後、第２導電型第
２クラッド層２９を形成する工程を例示することができ
る。この製造方法の詳細やその他の製造方法について
は、以下の実施例や関連技術文献から理解することがで
きる。The method for manufacturing a semiconductor light emitting device of the present invention is as follows. First, after forming a double hetero structure having a first conductive type clad layer 22, a second conductive type first clad layer 24 and an active layer 23 on a substrate 21, Second conductivity type first cladding layer 24
A current blocking layer 27 is formed thereon, and the current blocking layer 27 is formed.
After the opening is formed, a compound semiconductor layer for impurity diffusion is selectively grown, the compound semiconductor layer is removed, and then the second conductive type second cladding layer 29 is formed. Details of this manufacturing method and other manufacturing methods can be understood from the following examples and related technical documents.
【００７５】各層の具体的成長条件等は、層の組成、成
長方法、装置の形状等に応じて異なるが、ＭＯＣＶＤ法
を用いてＩＩＩ−Ｖ族化合物半導体層を成長する場合、
ダブルへテロ構造は、成長温度６５０〜７５０℃程度、
Ｖ／ＩＩＩ比２０〜６０程度（ＡｌＧａＡｓの場合）あ
るいは３００〜６００程度（ＩｎＧａＡｓＰ、ＡｌＧａ
ＩｎＰの場合）、不純物拡散領域及びブロック層は成長
温度６００〜７００℃、Ｖ／ＩＩＩ比４０〜６０程度
（ＡｌＧａＡｓの場合）あるいは３５０〜５５０程度
（ＩｎＧａＡｓＰ、ＡｌＧａＩｎＰの場合）で行うのが
好ましい。The specific growth conditions and the like of each layer vary depending on the composition of the layer, the growth method, the shape of the device, and the like. When the III-V compound semiconductor layer is grown by using the MOCVD method,
The double hetero structure has a growth temperature of about 650 to 750 ° C,
V / III ratio: about 20 to 60 (in the case of AlGaAs) or about 300 to 600 (InGaAsP, AlGa
The impurity diffusion region and the block layer are preferably formed at a growth temperature of 600 to 700 ° C. and a V / III ratio of about 40 to 60 (in the case of AlGaAs) or about 350 to 550 (in the case of InGaAsP or AlGaInP).
【００７６】特に保護膜を用いて選択成長する部分がＡ
ｌＧａＡｓ、ＡｌＧａＩｎＰのようにＡｌを含む場合、
成長中に微量のＨＣｌガスを導入することにより、マス
ク上へのポリの堆積を防止することができるため非常に
好ましい。Ａｌの組成が高いほど、あるいはマスク幅あ
るいはマスク面積比が大きいほど、他の成長条件を一定
とした場合、ポリの堆積を防止し、かつ半導体表面露出
部のみに選択成長を行う（セレクティブモード）のに必
要なＨＣｌ導入量は増加する。一方、ＨＣｌガスの導入
量が多すぎるとＡｌＧａＡｓ層の成長が起こらず、逆に
半導体層がエッチングされてしまうが（エッチングモー
ド）が、Ａｌ組成が高くなるほど他の成長条件を一定と
した場合、エッチングモードになるのに必要なＨＣｌ導
入量は増加する。このため、最適なＨＣｌ導入量はトリ
メチルアルミニウム等のＡｌを含んだＩＩＩ族原料供給
モル数に大きく依存する。具体的には、ＨＣｌの供給モ
ル数とＡｌを含んだＩＩＩ族原料供給モル数の比（ＨＣ
ｌ／ＩＩＩ族）は、下限は０．０１以上が好ましく、
０．０５以上がより好ましく、０．１以上が最も好まし
い。上限は、５０以下が好ましく、１０以下がより好ま
しく、５以下が最も好ましい。ただし、Ｉｎを含む化合
物半導体層を選択成長（特に、ＨＣｌ導入）させる場合
は、組成制御が困難になりやすい。Particularly, the portion selectively grown using the protective film is A
When Al is contained like lGaAs and AlGaInP,
It is very preferable to introduce a small amount of HCl gas during the growth, because the deposition of poly on the mask can be prevented. If the Al composition is higher, or the mask width or the mask area ratio is larger, and other growth conditions are constant, poly deposition is prevented and selective growth is performed only on the exposed portion of the semiconductor surface (selective mode). The amount of HCl introduced required for this increases. On the other hand, if the introduction amount of the HCl gas is too large, the growth of the AlGaAs layer does not occur, and the semiconductor layer is etched instead (etching mode). The amount of HCl introduced required to enter the etching mode increases. Therefore, the optimal amount of HCl introduced largely depends on the supply mole number of the group III raw material containing Al such as trimethylaluminum. Specifically, the ratio of the number of moles of HCl supplied and the number of moles of group III raw material containing Al (HC
l / III) has a lower limit of preferably 0.01 or more,
0.05 or more is more preferable, and 0.1 or more is most preferable. The upper limit is preferably 50 or less, more preferably 10 or less, and most preferably 5 or less. However, when the compound semiconductor layer containing In is selectively grown (in particular, HCl is introduced), it is easy to control the composition.
【００７７】グルーブ形成や選択成長に使用する保護膜
は、誘電体であることが好ましく、具体的には、ＳｉＮ
ｘ膜、ＳｉＯ2膜、ＳｉＯＮ膜、Ａｌ2Ｏ3膜、ＺｎＯ
膜、ＳｉＣ膜及びアモルファスＳｉからなる群から選択
される。保護膜は、マスクとしてＭＯＣＶＤなどを用い
てグルーブを選択再成長により形成する場合に用いられ
る。The protective film used for groove formation and selective growth is preferably a dielectric material.
x film, SiO 2 film, SiON film, Al 2 O 3 film, ZnO
Film, SiC film, and amorphous Si. The protective film is used when a groove is formed by selective regrowth using MOCVD or the like as a mask.
【００７８】本発明の半導体発光装置を利用した半導体
レーザ装置として、情報処理用光源（通常ＡｌＧａＡｓ
系（波長７８０ｎｍ近傍）、ＡｌＧａＩｎＰ系（波長６
００ｎｍ帯）、ＩｎＧａＮ系（波長４００ｎｍ近
傍））、通信用信号光源（通常ＩｎＧａＡｓＰあるいは
ＩｎＧａＡｓを活性層とする１．３μｍ帯、１．５μｍ
帯）レーザ、ファイバー励起用光源（ＩｎＧａＡｓ歪み
量子井戸活性層／ＧａＡｓ基板を用いる９８０ｎｍ近
傍、ＩｎＧａＡｓＰ歪み量井戸活性層／ＩｎＰ基板を用
いる１４８０ｎｍ近傍など）レーザなどの通信用半導体
レーザ装置などの、特に高出力動作が求められる多用な
装置を挙げることができる。また、通信用レーザでも、
円形に近いレーザはファイバーとの結合効率を高める点
で有効である。また、遠視野像が単一ピークであるもの
は、情報処理や光通信などの幅広い用途に好適なレーザ
として供することができる。As a semiconductor laser device using the semiconductor light emitting device of the present invention, a light source for information processing (usually AlGaAs)
System (wavelength around 780 nm), AlGaInP system (wavelength 6
00 nm band), InGaN-based (wavelength around 400 nm)), signal light source for communication (normally 1.3 μm band using InGaAsP or InGaAs as active layer, 1.5 μm
In particular, communication semiconductor laser devices such as lasers, lasers, and fiber excitation light sources (such as near 980 nm using an InGaAs strained quantum well active layer / GaAs substrate, and near 1480 nm using an InGaAsP strained well active layer / InP substrate) lasers, etc. Various devices that require high output operation can be given. In addition, even for communication lasers,
A laser having a circular shape is effective in increasing the coupling efficiency with the fiber. A laser having a single peak in the far-field image can be used as a laser suitable for a wide range of uses such as information processing and optical communication.
【００７９】さらに、本発明は半導体レーザ以外に端面
発光型などの発光ダイオード（ＬＥＤ）としても応用可
能である。Further, the present invention can be applied to a light emitting diode (LED) of an edge emitting type or the like other than the semiconductor laser.
【００８０】[0080]
【実施例】以下に具体例を挙げて、本発明を更に詳細に
説明する。以下の実施例に示す材料、試薬、割合、操作
等は、本発明の精神から逸脱しない限り適宜変更するこ
とができる。したがって、本発明の範囲は以下に示す具
体例に制限されるものではない。The present invention will be described in more detail with reference to specific examples. Materials, reagents, ratios, operations, and the like shown in the following examples can be appropriately changed without departing from the spirit of the present invention. Therefore, the scope of the present invention is not limited to the following specific examples.
【００８１】（実施例１）本実施例において、図４に示
す順に各層を形成することにより半導体発光装置を製造
した。なお図４(ａ)〜図４（ｅ）には、構造を把握しや
すくするために敢えて寸法を変えている部分があるが、
実際の寸法は以下の文中に記載されるとおりである。Example 1 In this example, a semiconductor light emitting device was manufactured by forming each layer in the order shown in FIG. 4 (a) to 4 (e), there are portions where the dimensions are intentionally changed to make it easier to grasp the structure.
The actual dimensions are as described in the text below.
【００８２】厚さ３５０μｍで表面が（１００）面であ
るｎ型ＧａＡｓ（ｎ＝１×１０18ｃｍ-3）基板１０１上
に、ＭＢＥ法により、厚さ２．０μｍのｎ型Ａｌ0.35Ｇ
ａ0. 65Ａｓ（Ｓｉドープ：ｎ＝１×１０18ｃｍ-3）から
なるｎ型クラッド層１０２、厚さ３０ｎｍのＧａＡｓ光
閉じ込め層（ノンドープ）、厚さ６ｎｍのＩｎ0.2Ｇａ
0.8Ａｓ井戸層（ノンドープ）、厚さ８ｎｍのＧａＡｓ
バリア層（ノンドープ）、厚さ６ｎｍのＩｎ0.2Ｇａ0.8
Ａｓ井戸層（ノンドープ）及び厚さ３０ｎｍのＧａＡｓ
光閉じ込め層（ノンドープ）を順次積層してなる二重量
子井戸（ＤＱＷ）活性層１０３、厚さ０．１μｍのｐ型
Ａｌ0.35Ｇａ0.65Ａｓ（Ｂｅドープ：ｐ＝１×１０18ｃ
ｍ-3）からなるｐ型第１クラッド層１０４、厚さ１０ｎ
ｍのｐ型ＧａＡｓ（Ｂｅドープ：ｐ＝１×１０18ｃ
ｍ-3）第２エッチング阻止層１０５、厚さ２０ｎｍのｐ
型Ｉｎ0.49Ｇａ0.51Ｐ（Ｂｅドープ：ｐ＝５×１０17ｃ
ｍ-3）第１エッチング阻止層１０６、厚さ０．５μｍの
ｎ型Ａｌ0.4Ｇａ0.6Ａｓ（Ｓｉドープ：ｎ＝１×１０18
ｃｍ-3）からなるｎ型電流ブロック層１０７、厚さ１０
ｎｍのｎ型ＧａＡｓ（Ｓｉドープ：ｎ＝１×１０18ｃｍ
-3）からなるｎ型キャップ層１０８、を順次積層した
（図４（ａ））。On an n-type GaAs (n = 1 × 10 18 cm −3 ) substrate 101 having a thickness of 350 μm and a (100) plane, a 2.0 μm-thick n-type Al 0.35 G is formed by MBE.
a 0. 65 As (Si-doped: n = 1 × 10 18 cm -3) n -type cladding layer 102 made of, GaAs optical confinement layer having a thickness of 30 nm (non-doped), a thickness of 6 nm an In 0.2 Ga
0.8 As well layer (non-doped), 8 nm thick GaAs
Barrier layer (non-doped), 6 nm thick In 0.2 Ga 0.8
As well layer (non-doped) and GaAs having a thickness of 30 nm
A double quantum well (DQW) active layer 103 in which optical confinement layers (non-doped) are sequentially laminated, p-type Al 0.35 Ga 0.65 As with a thickness of 0.1 μm (Be doped: p = 1 × 10 18 c)
m −3 ), a p-type first cladding layer 104 having a thickness of 10 n
m p-type GaAs (Be doped: p = 1 × 10 18 c
m -3 ) second etching stop layer 105, 20 nm thick p
Type In 0.49 Ga 0.51 P (Be doped: p = 5 × 10 17 c
m -3 ) first etching stop layer 106, n-type Al 0.4 Ga 0.6 As (Si doping: n = 1 × 10 18 ) having a thickness of 0.5 μm
cm −3 ) of an n-type current blocking layer 107 having a thickness of 10
nm n-type GaAs (Si doped: n = 1 × 10 18 cm)
-3 ) was sequentially laminated (FIG. 4A).
【００８３】電流注入領域を形成するために、まず、こ
のダブルヘテロ基板の表面に厚さ１００ｎｍのＳｉＮｘ
保護膜をプラズマＣＶＤにより堆積させ、フォトリソグ
ラフィーにより［０−１１］Ｂ方向にストライプ状の開
口部を多数形成した。なお、［０１−１］Ｂ方向は、一
般的なＩＩＩ−Ｖ族化合物半導体において、（１００）
面と（０１−１）面の間に存在する（１１−１）面が、
Ｖ族元素が現れる面である様に定義する。このストライ
プ状開口部の幅は２．２μｍで一定にし、横方向のスペ
ース間隔は４００μｍとした。このストライプ状の開口
部において、第１エッチング阻止層１０６でエッチング
が停止するようにして、表面保護層１０８及び電流ブロ
ック層１０７をエッチングにより除去した。このとき用
いたエッチング液は、酒石酸／過酸化水素系、硫酸／過
酸化水素系、燐酸／過酸化水素系などから選択した。In order to form a current injection region, first, a 100 nm-thick SiNx
A protective film was deposited by plasma CVD, and a number of stripe-shaped openings were formed in the [0-11] B direction by photolithography. The [01-1] B direction is (100) in a general III-V compound semiconductor.
The (11-1) plane existing between the plane and the (01-1) plane is
It is defined as a surface where the group V element appears. The width of the stripe-shaped openings was kept constant at 2.2 μm, and the horizontal space interval was 400 μm. At the opening in the form of a stripe, the surface protection layer 108 and the current blocking layer 107 were removed by etching so that the etching was stopped at the first etching stop layer 106. The etching solution used at this time was selected from tartaric acid / hydrogen peroxide system, sulfuric acid / hydrogen peroxide system, phosphoric acid / hydrogen peroxide system and the like.
【００８４】この後、ストライプ状のＳｉＮｘ保護膜を
緩衝フッ酸液などのウェットエッチングもしくはＳ
Ｆ6、ＣＦ4などのガスを用いたドライエッチングを用い
て除去した。次に、第２エッチング阻止層でエッチング
停止するようにして、上記開口部直下（電流注入領域）
の第１エッチング停止層を塩酸系エッチング液を用いて
エッチングにより除去し、ストライプ状の溝１０９の形
成を完了した（図４（ｂ））。Thereafter, the striped SiNx protective film is wet-etched with a buffered hydrofluoric acid solution or S
It was removed by dry etching using a gas such as F 6 or CF 4 . Next, the etching is stopped at the second etching stop layer, so that it is directly under the opening (current injection region).
The first etching stop layer was removed by etching using a hydrochloric acid-based etchant, and the formation of the stripe-shaped groove 109 was completed (FIG. 4B).
【００８５】次に、このダブルヘテロ基板の表面に厚さ
１００ｎｍのＳｉＮｘ保護膜をプラズマＣＶＤにより堆
積させ、フォトリソグラフィーにより［０−１１］Ｂ方
向を長手方向とする矩形状の保護膜１１０を形成した
（図４（ｃ））。矩形状のＳｉＮｘ保護膜１１０の長さ
は７００μｍ、横幅は２０μｍとし、矩形状の保護膜の
横方向スペース間隔は３３０μｍ、縦方向のスペース間
隔は４０μｍとした。Next, an SiNx protective film having a thickness of 100 nm is deposited on the surface of the double hetero substrate by plasma CVD, and a rectangular protective film 110 having a [0-11] B direction as a longitudinal direction is formed by photolithography. (FIG. 4C). The length of the rectangular SiNx protective film 110 was 700 μm, the width was 20 μm, the horizontal space interval of the rectangular protective film was 330 μm, and the vertical space interval was 40 μm.
【００８６】この矩形状のＳｉＮｘ保護膜１１０の周囲
にＭＯＣＶＤ法を用いた選択成長により、厚さ０．３μ
ｍの高濃度ｐ型Ａｌ0.7Ｇａ0.3Ａｓ（Ｚｎドープ：ｐ＝
１×１０20ｃｍ-3）不純物拡散層１１１、厚さ０．２μ
ｍのアンドープＧａＡｓキャップ層１１２を５８０℃で
形成した。By selective growth using the MOCVD method around the rectangular SiNx protective film 110, a thickness of 0.3 μm
m high-concentration p-type Al 0.7 Ga 0.3 As (Zn doped: p =
1 × 10 20 cm −3 ) Impurity diffusion layer 111, thickness 0.2 μm
An undoped GaAs cap layer 112 of m was formed at 580 ° C.
【００８７】この後、同じＭＯＣＶＤ装置内でアニール
（７１５℃、１時間）を施すことにより、ｐ型ＧａＡｓ
表面保護層の表面から０．４μｍの深さまで、不純物
（Ｚｎ）拡散を行った（図４（ｄ））。このアニール工
程は不純物拡散層１１１とキャップ層１１２の選択成長
工程と同じＭＯＣＶＤ装置内で連続して行った。このた
め、製造プロセスは簡略化されており、Ｚｎからなる不
純物の分布も再現性が高かった。アニール工程によっ
て、不純物は図４（ｄ）中で斜線を付した領域に拡散
し、開口部直下では素子端面の拡散フロント位置はｎ型
クラッド層１０２の内部に達した。このとき、深さ方向
の組成プロファイルをＡｒスパッタしながらオージェ電
子分光法にて分析したところ、二重量子井戸（ＤＱＷ）
活性層１０３において混晶化が起こっていることが判明
した（図７(ａ)、図７(ｂ)参照）。これは、高濃度（〜
１×１０19ｃｍ-3）のＺｎの拡散により、Ｉｎ0.2Ｇａ
0.8Ａｓ井戸層とＧａＡｓバリア層及びガイド層におい
て、相互拡散（インターミキシング）が生じたからであ
る。また、フォトルミネッセンス（ＰＬ）法において活
性層からの発光波長を測定したところ、図８に示すよう
に、Ｚｎ拡散（すなわち混晶化）した領域においてＰＬ
ピーク波長が４０ｎｍ短波長化（９７０ｎｍから９３０
ｎｍに変化）していることが確認された。すなわちバン
ドギャップが拡大（５５meV）していることが判明した
ことから、レーザ光出射端面部において窓構造１１３が
形成されていることが確認できた。After that, annealing (715 ° C., 1 hour) is performed in the same MOCVD apparatus to form p-type GaAs.
Impurity (Zn) diffusion was performed from the surface of the surface protective layer to a depth of 0.4 μm (FIG. 4D). This annealing step was continuously performed in the same MOCVD apparatus as the step of selectively growing the impurity diffusion layer 111 and the cap layer 112. For this reason, the manufacturing process was simplified, and the distribution of Zn impurities was also highly reproducible. By the annealing step, the impurities diffused into the shaded region in FIG. 4D, and the diffusion front position on the element end face reached the inside of the n-type cladding layer 102 immediately below the opening. At this time, when the composition profile in the depth direction was analyzed by Auger electron spectroscopy while performing Ar sputtering, the double quantum well (DQW)
It was found that mixed crystal formation occurred in the active layer 103 (see FIGS. 7A and 7B). This is due to the high concentration (~
The diffusion of Zn of 1 × 10 19 cm −3 ) results in In 0.2 Ga
This is because interdiffusion (intermixing) occurs in the 0.8 As well layer, the GaAs barrier layer, and the guide layer. Also, when the emission wavelength from the active layer was measured by the photoluminescence (PL) method, as shown in FIG.
Peak wavelength shortened by 40 nm (from 970 nm to 930 nm)
nm). That is, since it was found that the band gap was enlarged (55 meV), it was confirmed that the window structure 113 was formed at the laser light emitting end face.
【００８８】次に、アンドープＧａＡｓキャップ層１１
２および高濃度ｐ型ＧａＡｓ不純物拡散層１１１をエッ
チングにより除去した。このとき、燐酸／過酸化水素系
のエッチング液でアンドープＧａＡｓキャップ層１１２
及び高濃度ｐ型Ａｌ0.7Ｇａ0 .3Ａｓ不純物拡散層１１１
の途中まで除去し、フッ酸系のエッチング液により高濃
度ｐ型Ａｌ0.7Ｇａ0.3Ａｓ不純物拡散層の残りを除去
し、ｐ型ＧａＡｓ表面保護層１０５の表面でエッチング
停止させた。このあと、矩形状のＳｉＮｘ保護膜１１０
を緩衝フッ酸液などのウェットエッチングもしくはＳＦ
6、ＣＦ4などのガスを用いたドライエッチングを用いて
除去した。Next, the undoped GaAs cap layer 11
2 and the high concentration p-type GaAs impurity diffusion layer 111 were removed by etching. At this time, the undoped GaAs cap layer 112 is etched with a phosphoric acid / hydrogen peroxide based etchant.
And the high-concentration p-type Al 0.7 Ga 0 .3 As impurity diffusion layer 111
Then, the remainder of the high-concentration p-type Al 0.7 Ga 0.3 As impurity diffusion layer was removed with a hydrofluoric acid-based etchant, and etching was stopped at the surface of the p-type GaAs surface protective layer 105. Then, the rectangular SiNx protective film 110 is formed.
By wet etching such as buffered hydrofluoric acid solution or SF
6 , removed by dry etching using a gas such as CF 4 .
【００８９】この後、ＭＯＣＶＤ法により厚さ２．０μ
ｍのｐ型Ａｌ0.35Ｇａ0.65Ａｓ（Ｚｎドープ：ｐ＝１×
１０18ｃｍ-3）からなるｐ型第２クラッド層１１４及び
厚さ３．０μｍのｐ型ＧａＡｓ（Ｚｎドープ：ｐ＝２×
１０19ｃｍ-3）からなるコンタクト層１１５を成長させ
た。Thereafter, a thickness of 2.0 μm is formed by MOCVD.
m p-type Al 0.35 Ga 0.65 As (Zn doped: p = 1 ×
10 18 cm −3 ) of p-type second cladding layer 114 and 3.0 μm-thick p-type GaAs (Zn doped: p = 2 ×
A contact layer 115 of 10 19 cm -3 ) was grown.
【００９０】この後、ｐ側の電極１１６を蒸着し、基板
を１００μｍまで薄くした後に、ｎ側電極１１７を蒸着
し、アロイした（図４（ｅ））。こうして作製したウエ
ハーにおいて、４０μｍ幅の不純物拡散領域のほぼ中央
で劈開して、レーザ光出射端面を形成（１次劈開）する
ようにチップバーに切り出し、端面窓構造レーザを作製
した。このときの共振器長は７４０μｍとした。前端面
５％−後端面９５％の非対称コーティングを施した後、
２次劈開によりチップに分離した。チップをジャンクシ
ョンダウンで組立した後、２５℃で連続通電（ＣＷ）に
て電流−光出力、電流−電圧特性を測定した。Thereafter, the p-side electrode 116 was deposited and the substrate was thinned to 100 μm, and then the n-side electrode 117 was deposited and alloyed (FIG. 4E). The wafer thus fabricated was cleaved at almost the center of the impurity diffusion region having a width of 40 μm, and cut into chip bars so as to form a laser light emitting end face (primary cleavage), thereby producing an end face window structure laser. The resonator length at this time was 740 μm. After applying an asymmetric coating of 5% front end face-95% rear end face,
It was separated into chips by secondary cleavage. After assembling the chip by junction down, current-light output and current-voltage characteristics were measured at 25 ° C. by continuous conduction (CW).
【００９１】このようにして作製したレーザ素子の電流
−光出力特性を、図９に示す。本実施例によって作製し
た窓構造レーザでは動作電流の増加とともに光出力が増
加し、約４５０ｍＷまでキンクフリーでかつ約６００ｍ
ＷまでＣＯＤせずに光出力が得られた。しかし、それ以
上に動作電流を増加させても光出力は増加せず、素子自
体の発熱による熱飽和によって光出力が制限された。発
振波長は平均９７６ｎｍ、しきい値電流は平均２０ｍ
Ａ、スロープ効率は平均０．８５ｍＷ／ｍＡであり、特
性は非常に良好であった。また、２５０ｍＷ出力時にお
ける垂直広がり角は平均２８°、水平拡がり角は平均
８．５°であった。このとき、非点隔差は２μｍ以下と
非常に小さくすることができ、光ファイバーとの光結合
特性に優れた光源となることが判明した。さらに、高い
信頼性（７０℃、２５０ｍＷの高温、高出力における３
０００時間以上の安定動作）が得られることが判明し
た。また、電流注入のための開口部をエッチング阻止層
までのエッチングにより形成しているため、素子構造の
均一性を高めることができ、上記の半導体レーザ素子を
高歩留まりで作製することができた。FIG. 9 shows the current-light output characteristics of the laser device thus manufactured. In the window structure laser manufactured according to the present embodiment, the optical output increases with an increase in operating current, and is kink-free up to about 450 mW and about 600 mW.
Light output was obtained without COD up to W. However, even if the operating current is further increased, the light output does not increase, and the light output is limited by heat saturation due to heat generation of the element itself. The oscillation wavelength is 976 nm on average, and the threshold current is 20 m on average.
A, The slope efficiency was 0.85 mW / mA on average, and the characteristics were very good. At 250 mW output, the vertical spread angle was 28 ° on average, and the horizontal spread angle was 8.5 ° on average. At this time, it was found that the astigmatic difference could be made as very small as 2 μm or less, and the light source would be excellent in optical coupling characteristics with an optical fiber. In addition, high reliability (70 ° C., 250 mW high temperature, high power 3
000 hours or more). Further, since the opening for current injection is formed by etching up to the etching stop layer, the uniformity of the element structure can be improved, and the above-described semiconductor laser element can be manufactured with high yield.
【００９２】（実施例２）本実施例において、図５に示
す順に各層を形成することにより半導体発光装置を製造
した。なお図５(ａ)〜図５（ｅ）には、構造を把握しや
すくするために敢えて寸法を変えている部分があるが、
実際の寸法は以下の文中に記載されるとおりである。Example 2 In this example, a semiconductor light emitting device was manufactured by forming each layer in the order shown in FIG. 5 (a) to 5 (e), there are portions where the dimensions are intentionally changed in order to make it easier to grasp the structure.
The actual dimensions are as described in the text below.
【００９３】厚さ３５０μｍで表面が（１００）面であ
るｎ型ＧａＡｓ（ｎ＝１×１０18ｃｍ-3）基板２０１上
に、ＭＯＣＶＤ法により、厚さ２．０μｍのｎ型Ａｌ
0.4Ｇａ0.6Ａｓ（Ｓｉドープ：ｎ＝１×１０18ｃｍ-3）
からなるｎ型クラッド層２０２、厚さ３０ｎｍのＧａＡ
ｓ光閉じ込め層（ノンドープ）、厚さ６ｎｍのＩｎ0. 2
Ｇａ0.8Ａｓ井戸層（ノンドープ）、厚さ８ｎｍのＧａ
Ａｓバリア層（ノンドープ）、厚さ６ｎｍのＩｎ0.2Ｇ
ａ0.8Ａｓ井戸層（ノンドープ）及び厚さ３０ｎｍのＧ
ａＡｓ光閉じ込め層（ノンドープ）を順次積層してなる
二重量子井戸（ＤＱＷ）活性層２０３、厚さ０．１μｍ
のｐ型Ａｌ0.4Ｇａ0.6Ａｓ（Ｚｎドープ：ｐ＝１×１０
18ｃｍ-3）からなるｐ型第１クラッド層２０４、厚さ
０．０１μｍのｐ型ＧａＡｓ（Ｚｎドープ：ｐ＝１×１
０18ｃｍ-3）表面保護層２０５を順次積層することによ
り、ダブルヘテロ構造を形成した（図５（ａ））。On a n-type GaAs (n = 1 × 10 18 cm −3 ) substrate 201 having a thickness of 350 μm and a (100) surface, a 2.0 μm-thick n-type Al is formed by MOCVD.
0.4 Ga 0.6 As (Si doped: n = 1 × 10 18 cm −3 )
N-type cladding layer 202 made of GaAs having a thickness of 30 nm
s optical confinement layer (non-doped), a thickness of 6 nm an In 0. 2
Ga 0.8 As well layer (non-doped), Ga having a thickness of 8 nm
As barrier layer (non-doped), 6 nm thick In 0.2 G
a 0.8 As well layer (non-doped) and 30 nm thick G
Double quantum well (DQW) active layer 203 formed by sequentially laminating aAs light confinement layers (non-doped), thickness 0.1 μm
P 0.4 Al 0.6 As (Zn doped: p = 1 × 10
P-type first cladding layer 204 of 18 cm -3 ), p-type GaAs (Zn-doped: p = 1 × 1) having a thickness of 0.01 μm
0 18 cm −3 ) A double hetero structure was formed by sequentially laminating the surface protective layer 205 (FIG. 5A).
【００９４】次に、このダブルヘテロ基板の表面に厚さ
１００ｎｍのＳｉＮｘ保護膜をプラズマＣＶＤにより堆
積させ、フォトリソグラフィーにより［０１１］Ａ方向
を長手方向とする矩形状の保護膜２０６を形成した（図
５（ｂ））。矩形状のＳｉＮｘ保護膜の長さは７００μ
ｍ、横幅は２０μｍとし、矩形状の保護膜の横方向スペ
ース間隔は３３０μｍ、縦方向のスペース間隔は４０μ
ｍとした。Next, an SiNx protective film having a thickness of 100 nm was deposited on the surface of the double hetero substrate by plasma CVD, and a rectangular protective film 206 having the [011] A direction as a longitudinal direction was formed by photolithography ( FIG. 5 (b)). The length of the rectangular SiNx protective film is 700μ
m, the horizontal width is 20 μm, the horizontal space interval of the rectangular protective film is 330 μm, and the vertical space interval is 40 μm.
m.
【００９５】この矩形状のＳｉＮｘ保護膜２０６の周囲
にＭＯＣＶＤ法を用いた選択成長により、厚さ０．３μ
ｍの高濃度ｐ型Ａｌ0.7Ｇａ0.3Ａｓ（Ｚｎドープ：ｐ＝
１×１０20ｃｍ-3）不純物拡散層２０７、厚さ０．２μ
ｍのアンドープＧａＡｓキャップ層２０８を形成した。By selective growth using the MOCVD method around the rectangular SiNx protective film 206, a thickness of 0.3 μm
m high-concentration p-type Al 0.7 Ga 0.3 As (Zn doped: p =
1 × 10 20 cm −3 ) Impurity diffusion layer 207, thickness 0.2 μ
An undoped GaAs cap layer 208 of m was formed.
【００９６】この後、ＭＯＣＶＤ装置内でアニール（７
１５℃、１時間）を施すことにより、ｐ型ＧａＡｓ表面
保護層２０５の表面から０．４μｍの深さまで、不純物
（Ｚｎ）拡散を行った（図５（ｃ））。アニール工程に
よって、不純物は図５（ｃ）中で斜線を付した領域に拡
散し、素子端面の拡散フロント位置はｎ型クラッド層２
０２の内部に達した。このとき、深さ方向の組成プロフ
ァイルをＡｒスパッタしながらオージェ電子分光法にて
分析したところ、実施例１と同様に、図７（ａ）及び図
７（ａ）に示すように二重量子井戸（ＤＱＷ）活性層２
０３において混晶化が起こっていることが判明した。こ
れは、高濃度（〜１×１０19ｃｍ-3）のＺｎの拡散によ
り、Ｉｎ0.2Ｇａ0.8Ａｓ井戸層とＧａＡｓ井戸層及びガ
イド層において、相互拡散（インターミキシング）が生
じたからである。また、フォトルミネッセンス（ＰＬ）
法において活性層からの発光波長を測定したところ、Ｚ
ｎ拡散（すなわち混晶化）した領域においてＰＬピーク
波長が４０ｎｍ短波長化（９７０ｎｍから９３０ｎｍに
変化）していることが確認された。すなわち、バンドギ
ャップが拡大（５５meV）していることが判明したこと
から、レーザ光出射端面部において窓構造が形成されて
いることが確認できた。After that, annealing (7
(15 ° C., 1 hour), thereby diffusing impurities (Zn) from the surface of the p-type GaAs surface protective layer 205 to a depth of 0.4 μm (FIG. 5C). By the annealing step, the impurities are diffused into the hatched region in FIG. 5C, and the diffusion front position on the element end surface is set to the n-type cladding layer 2.
02 inside. At this time, the composition profile in the depth direction was analyzed by Auger electron spectroscopy while performing Ar sputtering. As in Example 1, the double quantum well was formed as shown in FIGS. 7A and 7A. (DQW) Active layer 2
In 03, it was found that mixed crystallization had occurred. This is because the diffusion of Zn in a high concentration (~1 × 10 19 cm -3) , the In 0.2 Ga 0.8 As well layers and GaAs well layers and the guide layer, because interdiffusion (intermixing) occurs. Also, photoluminescence (PL)
When the emission wavelength from the active layer was measured by the
It was confirmed that the PL peak wavelength was shortened by 40 nm (changed from 970 nm to 930 nm) in the n-diffused (ie, mixed crystal) region. That is, since it was found that the band gap was enlarged (55 meV), it was confirmed that the window structure was formed at the laser light emitting end face.
【００９７】次に、アンドープＧａＡｓキャップ層２０
８、高濃度ｐ型Ａｌ0.7Ｇａ0.3Ａｓ不純物拡散層２０７
をエッチングにより除去した。このとき、燐酸／過酸化
水素系のエッチング液でアンドープＧａＡｓキャップ層
２０８及び高濃度ｐ型Ａｌ0. 7Ｇａ0.3Ａｓ不純物拡散層
２０７の途中まで除去し、フッ酸系のエッチング液によ
り高濃度ｐ型Ａｌ0.7Ｇａ0.3Ａｓ不純物拡散層２０７の
残りを除去し、ｐ型ＧａＡｓ表面保護層２０５の表面で
エッチングを停止させた。このあと、矩形状のＳｉＮｘ
保護膜２０６を緩衝フッ酸液などのウェットエッチング
もしくはＳＦ6、ＣＦ4などのガスを用いたドライエッチ
ングを用いて除去した。Next, the undoped GaAs cap layer 20
8. High concentration p-type Al 0.7 Ga 0.3 As impurity diffusion layer 207
Was removed by etching. At this time, was removed with an etching solution of phosphoric acid / hydrogen peroxide to the middle of the undoped GaAs cap layer 208 and the high-concentration p-type Al 0. 7 Ga 0.3 As the impurity diffusion layer 207, the high-concentration p by a hydrofluoric acid based etching solution The remainder of the type Al 0.7 Ga 0.3 As impurity diffusion layer 207 was removed, and the etching was stopped on the surface of the p-type GaAs surface protective layer 205. Then, the rectangular SiNx
The protective film 206 was removed by wet etching using a buffered hydrofluoric acid solution or dry etching using a gas such as SF 6 or CF 4 .
【００９８】次に、再度このダブルヘテロ基板の表面に
厚さ１００ｎｍのＳｉＮｘ保護膜をプラズマＣＶＤによ
り堆積させ、フォトリソグラフィーにより［０１１］Ａ
方向を長手方向とするストライプ状の保護膜２０９を形
成した。ストライプ状のＳｉＮｘ保護膜２０９の横幅は
２μｍとし、ストライプ状の保護膜２０９の横方向スペ
ース間隔は約３５０μｍとした。Next, a 100 nm-thick SiNx protective film is again deposited on the surface of the double hetero substrate by plasma CVD, and [011] A is deposited by photolithography.
A striped protective film 209 having a longitudinal direction was formed. The lateral width of the striped SiNx protective film 209 was 2 μm, and the horizontal space interval between the striped protective films 209 was about 350 μm.
【００９９】上記のストライプ状のＳｉＮｘ保護膜２０
９の両側にＭＯＣＶＤ法を用いた選択成長により、厚さ
１．０μｍのｎ型Ａｌ0.5Ｇａ0.5Ａｓ（Ｓｉドープ：ｎ
＝１×１０18ｃｍ-3）からなる電流ブロック層２１０及
び厚さ０．０１μｍのｎ型ＧａＡｓ表面保護層（Ｓｉド
ープ：ｎ＝１×１０18ｃｍ-3）２１１を形成した（図５
（ｄ））。このとき、ＳｉＮｘ保護膜２０９の両脇に
（１１１）Ｂ面（Ｂ面はＡｓ面を意味する）からなる側
壁が形成された。ＳｉＮｘ保護膜２０９のストライプ方
向を［０１１］Ａ方向に選択することにより、保護膜上
への横方向成長や上方向成長を抑制しやすくなり、後の
保護膜除去プロセスも容易になった。The above-mentioned striped SiNx protective film 20
9 is selectively grown on both sides by MOCVD to form a 1.0 μm thick n-type Al 0.5 Ga 0.5 As (Si-doped: n
= 1 × 10 18 cm −3 ) and an n-type GaAs surface protective layer (Si-doped: n = 1 × 10 18 cm −3 ) 211 having a thickness of 0.01 μm (FIG. 5)
(D)). At this time, sidewalls made of the (111) B plane (the B plane means the As plane) were formed on both sides of the SiNx protective film 209. By selecting the stripe direction of the SiNx protective film 209 in the [011] A direction, it is easy to suppress lateral growth and upward growth on the protective film, and the subsequent protective film removal process is also facilitated.
【０１００】次に、矩形状のＳｉＮｘ保護膜２０９をエ
ッチングにより除去した。このとき、ＳｉＮｘ膜２０９
の除去には緩衝フッ酸液などのウェットエッチングもし
くはＳＦ6、ＣＦ4などのガスを用いたドライエッチング
を用いた。その後、再びＭＯＣＶＤ法により厚さ２．０
μｍのｐ型Ａｌ0.4Ｇａ0.6Ａｓ（Ｚｎドープ：ｐ＝１×
１０18ｃｍ-3）からなるｐ型第２クラッド層２１２及び
厚さ３．０μｍのｐ型ＧａＡｓ（Ｚｎドープ：ｐ＝２×
１０19ｃｍ-3）からなるコンタクト層２１３を成長させ
た。Next, the rectangular SiNx protective film 209 was removed by etching. At this time, the SiNx film 209
For the removal, wet etching using a buffered hydrofluoric acid solution or the like or dry etching using a gas such as SF 6 or CF 4 was used. Thereafter, the thickness of 2.0 was again obtained by MOCVD.
μm p-type Al 0.4 Ga 0.6 As (Zn doped: p = 1 ×
10 18 cm −3 ) of p-type second cladding layer 212 and 3.0 μm-thick p-type GaAs (Zn doped: p = 2 ×
A contact layer 213 of 10 19 cm -3 ) was grown.
【０１０１】この後、ｐ側の電極２１４を蒸着し、基板
を１００μｍまで薄くした後に、ｎ側電極２１５を蒸着
し、アロイした（図５（ｅ））。こうして作製したウエ
ハーにおいて、４０μｍ幅の不純物拡散領域のほぼ中央
で劈開して、レーザ光出射端面を形成（１次劈開）する
ようにチップバーに切り出し、端面窓構造レーザを作製
した。このときの共振器長は７４０μｍとした。前端面
５％−後端面９５％の非対称コーティングを施した後、
２次劈開によりチップに分離した。チップをジャンクシ
ョンダウンで組立した後、２５℃で連続通電（ＣＷ）に
て電流−光出力、電流−電圧特性を測定した。Thereafter, the p-side electrode 214 was deposited and the substrate was thinned to 100 μm, and then the n-side electrode 215 was deposited and alloyed (FIG. 5E). The wafer thus fabricated was cleaved at almost the center of the impurity diffusion region having a width of 40 μm, and cut into chip bars so as to form a laser light emitting end face (primary cleavage), thereby producing an end face window structure laser. The resonator length at this time was 740 μm. After applying an asymmetric coating of 5% front end face-95% rear end face,
It was separated into chips by secondary cleavage. After assembling the chip by junction down, current-light output and current-voltage characteristics were measured at 25 ° C. by continuous conduction (CW).
【０１０２】実施例１と同様な優れたレーザー基本特性
が得られ、高い信頼性（７０℃、２５０ｍＷの高温、高
出力における３０００時間以上の安定動作）が得られる
ことが判明した。また、開口部を選択成長により形成し
ているため、開口幅の均一性を高めることができ、上記
の半導体レーザ素子を高歩留まりで作製することができ
た。It was found that the same excellent laser basic characteristics as those of Example 1 were obtained, and high reliability (stable operation for more than 3000 hours at 70 ° C., high temperature of 250 mW and high output) was obtained. Further, since the openings are formed by selective growth, the uniformity of the opening width can be improved, and the above-described semiconductor laser device can be manufactured with a high yield.
【０１０３】なお、上記のＭＯＣＶＤ法において、ＩＩ
Ｉ族原料にはトリメチルガリウム（ＴＭＧ）、トリメチ
ルインジウム（ＴＭＩ）及びトリメチルアルミニウム
（ＴＭＡ）を、Ｖ族原料にはアルシン及びホスフィン
を、キャリアガスには水素を用いた。また、ｐ型ドーパ
ントにはジメチル亜鉛（ＤＥＺ）、ｎ型ドーパントには
ジシランを用いた。また、ｎ型Ａｌ0.5Ｇａ0.5Ａｓ層１
１１の成長時には、ＳｉＮｘ保護膜上へのポリの堆積を
抑制するために、ＨＣｌガスをＨＣｌ／ＩＩＩ族のモル
比が０．１２、特にＨＣｌ／ＴＭＡのモル比が０．２２
となる様に導入した。In the above MOCVD method, II
Trimethylgallium (TMG), trimethylindium (TMI) and trimethylaluminum (TMA) were used as group I raw materials, arsine and phosphine were used as group V raw materials, and hydrogen was used as carrier gas. Dimethyl zinc (DEZ) was used as the p-type dopant, and disilane was used as the n-type dopant. The n-type Al 0.5 Ga 0.5 As layer 1
During the growth of No. 11, in order to suppress the deposition of poly on the SiNx protective film, the HCl gas was changed to have a HCl / III group molar ratio of 0.12, particularly a HCl / TMA molar ratio of 0.22.
It was introduced to become.
【０１０４】（比較例）端部領域を窓構造としていない
ことを除き、実施例１と同じ工程によってレーザ素子を
作製した。本比較例のレーザ素子は、実施例１とは不純
物拡散領域を有していない点で異なっている。この素子
構造のレーザでは、動作電流を増加させたところ、約３
５０ｍＷの光出力が得られた時にＣＯＤが発生し、レー
ザ素子が壊れてしまった（図９参照）。(Comparative Example) A laser device was manufactured by the same steps as in Example 1 except that the end region was not formed with a window structure. The laser device of this comparative example is different from that of the first embodiment in that it does not have an impurity diffusion region. In the laser having this element structure, when the operating current is increased, about 3
COD occurred when an optical output of 50 mW was obtained, and the laser element was broken (see FIG. 9).
【０１０５】[0105]
【発明の効果】本発明の半導体発光装置は、光導波路の
端部を窓構造とすることにより端面劣化を抑制できるこ
とから、高出力動作における素子の信頼性を高めること
ができる。このため、本発明は、半導体レーザなどをは
じめとして広範な分野に応用されうるものであり、特に
光通信システムに用いる光ファイバー増幅器励起用光源
に適している。According to the semiconductor light emitting device of the present invention, since the end face of the optical waveguide has a window structure, deterioration of the end face can be suppressed, so that the reliability of the element in a high output operation can be improved. Therefore, the present invention can be applied to a wide range of fields including a semiconductor laser and the like, and is particularly suitable for a light source for exciting an optical fiber amplifier used in an optical communication system.
【０１０６】本発明の半導体発光装置を製造する際に
は、セルフアライン型インナーストライプレーザ構造を
ベースとして、活性層に近傍の上部に不純物拡散層を形
成することにより、不純物拡散フロントの位置制御性の
向上や端部でのリーク電流低減を図ることができる。さ
らに、開口幅の均一性を高めることができ、上記の半導
体レーザ素子を高歩留まりで作製することができること
から、特に、構造設計マージンの小さいレーザ作製の際
に本発明は有効である。In manufacturing the semiconductor light emitting device of the present invention, the position controllability of the impurity diffusion front is formed by forming an impurity diffusion layer on the upper portion near the active layer based on the self-aligned inner stripe laser structure. And the leakage current at the end can be reduced. Further, since the uniformity of the opening width can be improved and the above-described semiconductor laser device can be manufactured with a high yield, the present invention is particularly effective when manufacturing a laser with a small structural design margin.
【図１】 本発明の半導体発光装置の一実施例の斜視図
である。FIG. 1 is a perspective view of one embodiment of a semiconductor light emitting device of the present invention.
【図２】 図１に示した本発明の半導体発光装置の一実
施例の断面図であって、図１のＩＩ‐ＩＩ線に沿った矢
視方向の断面図である。FIG. 2 is a cross-sectional view of one embodiment of the semiconductor light emitting device of the present invention shown in FIG. 1, which is a cross-sectional view taken along the line II-II in FIG.
【図３】 図１に示した本発明の半導体発光装置の一実
施例の断面図であって、図１のＩＩＩ‐ＩＩＩ線に沿っ
た矢視方向の断面図である。FIG. 3 is a cross-sectional view of one embodiment of the semiconductor light-emitting device of the present invention shown in FIG. 1, which is a cross-sectional view taken along the line III-III in FIG.
【図４】 本発明の半導体発光装置の製造工程の一例を
説明する工程図である。FIG. 4 is a process diagram illustrating an example of a manufacturing process of the semiconductor light emitting device of the present invention.
【図５】 本発明の半導体発光装置の製造工程の他の一
例を説明する工程図である。FIG. 5 is a process diagram illustrating another example of the manufacturing process of the semiconductor light emitting device of the present invention.
【図６】 本発明の半導体発光装置の一実施例の活性層
のバンドギャップを示す図であり、(ａ)は窓領域のバン
ドギャップを示す図であり、（ｂ）は電流注入領域のバ
ンドギャップを示す図である。6A and 6B are diagrams illustrating a band gap of an active layer of an embodiment of the semiconductor light emitting device according to the present invention, wherein FIG. 6A is a diagram illustrating a band gap of a window region, and FIG. It is a figure showing a gap.
【図７】 本発明の半導体発光装置におけるオージェ電
子分光法を用いた測定結果を示す図であり、(ａ)は比較
のための拡散の無い装置を示す図であり、（ｂ）は本発
明の半導体発光装置の一実施例であって不純物拡散によ
る混晶を示す図である。7A and 7B are diagrams showing measurement results using Auger electron spectroscopy in the semiconductor light emitting device of the present invention, wherein FIG. 7A is a diagram showing a device without diffusion for comparison, and FIG. FIG. 4 is a diagram showing a mixed crystal due to impurity diffusion in one embodiment of the semiconductor light emitting device of FIG.
【図８】 本発明の半導体発光装置におけるフォトルミ
ネッセンス（ＰＬ）法を用いた測定結果を示す図であ
る。FIG. 8 is a diagram showing a measurement result using a photoluminescence (PL) method in the semiconductor light emitting device of the present invention.
【図９】 本発明の半導体発光装置の一実施例と比較例
の動作電流と光出力の関係図である。FIG. 9 is a diagram showing the relationship between the operating current and the light output of one embodiment of the semiconductor light emitting device of the present invention and a comparative example.
【図１０】 本発明の半導体発光装置の一実施例の上面
図である。FIG. 10 is a top view of one embodiment of the semiconductor light emitting device of the present invention.
【図１１】 一般的なインナーストライプ構造を示す断
面図である。FIG. 11 is a sectional view showing a general inner stripe structure.
２１： 基板 ２２： 第１導電型クラッド層 ２３： 活性層 ２４： 第２導電型第１クラッド層 ２５： 第２エッチング阻止層（キャップ層） ２６： 第１エッチング阻止層 ２７： 電流ブロック層 ２８： 表面保護層 ２９： 第２導電型第２クラッド層 ３０： コンタクト層 ３１： エピタキシャル側電極 ４０： 窓領域 ４１： 混晶領域 ４２： 開口部 ５１、５５： 光閉じ込め層 ５２、５４： 井戸層 ５３： バリア層 １０１： 基板 １０２： ｎ型クラッド層 １０３： 活性層 １０４： ｐ型第１クラッド層 １０５： 第２エッチング阻止層 １０６： 第１エッチング阻止層 １０７： 電流ブロック層 １０８： キャップ層 １０９： ストライプ状の溝 １１０： ＳｉＮｘ保護膜 １１１： 不純物拡散層 １１２： キャップ層 １１３： 窓構造 １１４： ｐ型第２クラッド層 １１５： コンタクト層 １１６： ｐ側電極 １１７： ｎ側電極 ２０１： 基板 ２０２： ｎ型クラッド層 ２０３： 活性層 ２０４： ｐ型第１クラッド層 ２０５： 表面保護層 ２０６： ＳｉＮｘ保護膜 ２０７： 不純物拡散層 ２０８： キャップ層 ２０９： 保護膜 ２１０： 電流ブロック層 ２１１： 表面保護層 ２１２： ｐ型第２クラッド層 ２１３： コンタクト層 ２１４： ｐ側電極 ２１５： ｎ側電極 ３０１： ｎ型ＧａＡｓ基板 ３０２： ｎ型ＡｌＧａＡｓクラッド層 ３０３： ＡｌＧａＡｓ活性層 ３０４： ｐ型ＡｌＧａＡｓ第１クラッド層 ３０５： ｎ型ＧａＡｓ電流ブロック層 ３０６： ｐ型ＡｌＧａＡｓ第２クラッド層 ３０７： ｐ型ＧａＡｓコンタクト層 ３０８： 溝 ３０９： ｐ側電極 ３１０： ｎ側電極 Ｗ１： 端部幅 Ｗ２： 中央部幅 Reference Signs List 21: substrate 22: first conductivity type cladding layer 23: active layer 24: second conductivity type first cladding layer 25: second etching stop layer (cap layer) 26: first etching stop layer 27: current blocking layer 28: Surface protective layer 29: second conductivity type second cladding layer 30: contact layer 31: epitaxial side electrode 40: window region 41: mixed crystal region 42: opening 51, 55: light confinement layer 52, 54: well layer 53: Barrier layer 101: Substrate 102: N-type cladding layer 103: Active layer 104: P-type first cladding layer 105: Second etching stop layer 106: First etching stop layer 107: Current blocking layer 108: Cap layer 109: Striped Groove 110: SiNx protective film 111: impurity diffusion layer 112: cap layer 113: window structure 114: p Type second cladding layer 115: contact layer 116: p-side electrode 117: n-side electrode 201: substrate 202: n-type cladding layer 203: active layer 204: p-type first cladding layer 205: surface protective layer 206: SiNx protective film 207: impurity diffusion layer 208: cap layer 209: protective film 210: current blocking layer 211: surface protective layer 212: p-type second cladding layer 213: contact layer 214: p-side electrode 215: n-side electrode 301: n-type GaAs Substrate 302: n-type AlGaAs cladding layer 303: AlGaAs active layer 304: p-type AlGaAs first cladding layer 305: n-type GaAs current blocking layer 306: p-type AlGaAs second cladding layer 307: p-type GaAs contact layer 308: groove 309 : P-side electrode 310: n-side electrode W1: end Part width W2: Central part width
Claims (26)
クラッド層、該第１導電型クラッド層上に形成された量
子井戸構造を有する活性層、該活性層上に形成された第
２導電型第１クラッド層、該第２導電第１クラッド層上
に形成された開口部を有する電流ブロック層、該開口部
内部および少なくとも開口部両脇の電流ブロック層上の
一部に形成された第２導電型第２クラッド層を有し、光
導波路の両端部分において前記活性層のバンドギャップ
が光導波路中央の電流注入領域における活性層のバンド
ギャップよりも大きくなっていることを特徴とする半導
体発光装置。1. A substrate, a first conductivity type cladding layer formed on the substrate, an active layer having a quantum well structure formed on the first conductivity type cladding layer, and a first layer formed on the active layer. A two-conductivity-type first clad layer, a current block layer having an opening formed on the second conductive first clad layer, and formed on the current block layer inside the opening and at least on both sides of the opening. And a band gap of the active layer at both ends of the optical waveguide is larger than a band gap of the active layer in a current injection region at the center of the optical waveguide. Semiconductor light emitting device.
内の量子井戸層が混晶化していることを特徴とする請求
項１に記載の半導体発光装置。2. The semiconductor light emitting device according to claim 1, wherein the quantum well layers in the active layer at both end portions of the optical waveguide are mixed crystal.
に不純物が拡散されていることを特徴とする請求項１ま
たは２に記載の半導体発光装置。3. The semiconductor light emitting device according to claim 1, wherein an impurity is diffused into the active layer at both ends of the optical waveguide.
ことを特徴とする請求項１〜３のいずれかに記載の半導
体発光装置。4. The semiconductor light emitting device according to claim 1, wherein said active layer has a single well layer.
層に挟まれたバリア層を有していて、該バリア層の厚み
が該井戸層よりも大きいことを特徴とする請求項１〜４
のいずれかに記載の半導体発光装置。5. The semiconductor device according to claim 1, wherein the active layer has a plurality of well layers and a barrier layer sandwiched between the well layers, and the thickness of the barrier layer is larger than that of the well layer. 4
The semiconductor light emitting device according to any one of the above.
ことを特徴とする請求項４または５に記載の半導体発光
装置。6. The semiconductor light emitting device according to claim 4, wherein the well layer has a compressive strain.
いることを特徴とする請求項４〜６のいずれかに記載の
半導体発光装置。7. The semiconductor light emitting device according to claim 4, wherein In is contained in a constituent element of said well layer.
ド層の構成元素にＩｎが含まれていないことを特徴とす
る請求項５〜７のいずれかに記載の半導体発光装置。8. The semiconductor light emitting device according to claim 5, wherein In is not contained in a constituent element of a barrier layer or a guide layer sandwiching the well layer.
ド層の構成元素にＡｌが含まれていることを特徴とする
請求項４〜８のいずれかに記載の半導体発光装置。9. The semiconductor light emitting device according to claim 4, wherein a constituent element of the barrier layer or the guide layer sandwiching the well layer contains Al.
部分におけるｐｎ接合が少なくとも第１導電型クラッド
層内に形成されていることを特徴とする請求項３に記載
の半導体発光装置。10. The semiconductor light emitting device according to claim 3, wherein pn junctions at both ends of the optical waveguide are formed at least in the first conductivity type clad layer by the impurity diffusion.
内にｐｎ接合が形成されていることを特徴とする請求項
３に記載の半導体発光装置。11. The semiconductor light emitting device according to claim 3, wherein a pn junction is formed in the current block layer by the impurity diffusion.
ブロック層との間に１層以上のエッチング阻止層を形成
することを特徴とする請求項１〜１１のいずれかに記載
の半導体発光装置。12. The semiconductor light emitting device according to claim 1, wherein at least one etching stop layer is formed between said second conductivity type first cladding layer and said current blocking layer. apparatus.
第２導電型第２クラッド層の屈折率より小さい半導体層
を有することを特徴とする請求項１〜１２のいずれかに
記載の半導体発光装置。13. The semiconductor light emitting device according to claim 1, wherein a refractive index of said current blocking layer is smaller than a refractive index of said second cladding layer of said second conductivity type. apparatus.
１導電型あるいは高抵抗の半導体層で構成されているこ
とを特徴とする請求項１〜１３のいずれかに記載の半導
体発光装置。14. The semiconductor light emitting device according to claim 1, wherein said current blocking layer is made of a semiconductor layer of at least a first conductivity type or a high resistance.
し、引き続き該結晶成長装置内で熱処理を行うことによ
り製造されることを特徴とすることを特徴とする請求項
３に記載の半導体発光装置。15. The semiconductor light emitting device according to claim 3, wherein the device is manufactured by diffusing the impurities in a crystal growth apparatus and subsequently performing heat treatment in the crystal growth apparatus. .
装置であることを特徴とする請求項１５に記載の半導体
発光装置。16. The semiconductor light emitting device according to claim 15, wherein said crystal growth apparatus is a metal organic chemical vapor deposition apparatus.
ことを特徴とする請求項２に記載の半導体発光装置。17. The semiconductor light emitting device according to claim 2, wherein the surface is locally heated to cause a mixed crystal.
て、電子線やレーザ光の照射を用いることを特徴とする
請求項１７に記載の半導体発光装置。18. The semiconductor light emitting device according to claim 17, wherein the surface is locally heated to a high temperature by irradiation with an electron beam or a laser beam.
層が、前記光導波路中央の電流注入領域における活性層
内にて発生した光に対して透明となるバンドギャップを
有することを特徴とする請求項１〜１８のいずれかに記
載の半導体発光装置。19. An active layer at both ends of the optical waveguide has a band gap that is transparent to light generated in the active layer in a current injection region at the center of the optical waveguide. The semiconductor light emitting device according to claim 1.
ｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ、ＧａＩ
ｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎ
ＡｓＰあるいはＧａＮ、ＩｎＧａＮからなることを特徴
とする請求項１〜１９のいずれかに記載の半導体発光装
置。20. The semiconductor device according to claim 20, wherein the active layer comprises at least GaAs, A
lGaAs, InGaAs, AlGaInAs, GaI
nP, AlGaInP, GaInAsP, AlGaIn
20. The semiconductor light emitting device according to claim 1, wherein the device is made of AsP, GaN, or InGaN.
れることを特徴とする請求項１〜２０のいずれかに記載
の半導体発光装置。21. The semiconductor light emitting device according to claim 1, wherein a current is injected from the opening into the active layer.
ストライプ状の開口部であることを特徴とする請求項１
〜２１のいずれかに記載の半導体発光装置。22. The device according to claim 1, wherein the opening is a stripe-shaped opening extending to both ends.
22. The semiconductor light-emitting device according to any one of claims 21 to 21.
いるが他方の端部までは伸長していない開口部であるこ
とを特徴とする請求項１〜２１のいずれかに記載の半導
体発光装置。23. The semiconductor according to claim 1, wherein the opening extends to one end but does not extend to the other end. Light emitting device.
１）Ｂ面からなることを特徴とする請求項１〜２３のい
ずれかに記載の半導体発光装置。The side wall of the current block layer may be (11)
1) The semiconductor light emitting device according to any one of claims 1 to 23, wherein the semiconductor light emitting device comprises a B surface.
形成されたことを特徴とする請求項１〜２４のいずれか
に記載の半導体発光装置。25. The semiconductor light emitting device according to claim 1, wherein said current blocking layer is formed by selective growth.
用いられることを特徴とする請求項１〜２５のいずれか
に記載の半導体発光装置。26. The semiconductor light emitting device according to claim 1, which is used as a light source for exciting an optical fiber amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000340340A JP2001203423A (en) | 1999-11-09 | 2000-11-08 | Semiconductor light-emitting device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31793399 | 1999-11-09 | ||
| JP11-317933 | 1999-11-09 | ||
| JP2000340340A JP2001203423A (en) | 1999-11-09 | 2000-11-08 | Semiconductor light-emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001203423A true JP2001203423A (en) | 2001-07-27 |
Family
ID=26569196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000340340A Pending JP2001203423A (en) | 1999-11-09 | 2000-11-08 | Semiconductor light-emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001203423A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005505125A (en) * | 2001-09-13 | 2005-02-17 | インテンス・フォトニクス・リミテッド | Optical element manufacturing method and related improvements |
| US7068695B2 (en) | 2002-08-27 | 2006-06-27 | Kabushiki Kaisha Toshiba | Semiconductor laser element |
| WO2007023845A1 (en) * | 2005-08-24 | 2007-03-01 | Rohm Co., Ltd. | Monolithic semiconductor laser |
| WO2007023844A1 (en) * | 2005-08-24 | 2007-03-01 | Rohm Co., Ltd. | Monolithic semiconductor laser |
| WO2008015882A1 (en) * | 2006-07-31 | 2008-02-07 | Panasonic Corporation | Semiconductor laser and method for manufacturing same |
| JP2011233644A (en) * | 2010-04-26 | 2011-11-17 | Furukawa Electric Co Ltd:The | Semiconductor laser element, and method of manufacturing semiconductor laser element |
| JPWO2018003335A1 (en) * | 2016-06-30 | 2019-04-25 | パナソニックＩｐマネジメント株式会社 | Semiconductor laser device, semiconductor laser module and laser light source system for welding |
-
2000
- 2000-11-08 JP JP2000340340A patent/JP2001203423A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005505125A (en) * | 2001-09-13 | 2005-02-17 | インテンス・フォトニクス・リミテッド | Optical element manufacturing method and related improvements |
| JP4711623B2 (en) * | 2001-09-13 | 2011-06-29 | インテンス リミテッド | Optical element manufacturing method and related improvements |
| US7068695B2 (en) | 2002-08-27 | 2006-06-27 | Kabushiki Kaisha Toshiba | Semiconductor laser element |
| US7965753B2 (en) | 2005-08-24 | 2011-06-21 | Rohm Co., Ltd. | Monolithic semiconductor laser |
| JP2007059577A (en) * | 2005-08-24 | 2007-03-08 | Rohm Co Ltd | Monolithic semiconductor laser |
| US7711024B2 (en) | 2005-08-24 | 2010-05-04 | Rohm Co., Ltd. | Monolithic semiconductor laser |
| WO2007023844A1 (en) * | 2005-08-24 | 2007-03-01 | Rohm Co., Ltd. | Monolithic semiconductor laser |
| WO2007023845A1 (en) * | 2005-08-24 | 2007-03-01 | Rohm Co., Ltd. | Monolithic semiconductor laser |
| WO2008015882A1 (en) * | 2006-07-31 | 2008-02-07 | Panasonic Corporation | Semiconductor laser and method for manufacturing same |
| JP2008034749A (en) * | 2006-07-31 | 2008-02-14 | Matsushita Electric Ind Co Ltd | Semiconductor laser, and its manufacturing method |
| US7738525B2 (en) | 2006-07-31 | 2010-06-15 | Panasonic Corporation | Semiconductor laser and method for fabricating the same |
| JP2011233644A (en) * | 2010-04-26 | 2011-11-17 | Furukawa Electric Co Ltd:The | Semiconductor laser element, and method of manufacturing semiconductor laser element |
| US8660160B2 (en) | 2010-04-26 | 2014-02-25 | Furukawa Electric Co., Ltd. | Semiconductor laser element and method of manufacturing the same |
| JPWO2018003335A1 (en) * | 2016-06-30 | 2019-04-25 | パナソニックＩｐマネジメント株式会社 | Semiconductor laser device, semiconductor laser module and laser light source system for welding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3864634B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP4028158B2 (en) | Semiconductor optical device equipment | |
| US6639926B1 (en) | Semiconductor light-emitting device | |
| JP2001203423A (en) | Semiconductor light-emitting device | |
| JP2001185809A (en) | Semiconductor optical device and manufacturing method therefor | |
| JP3889910B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2002124738A (en) | Semiconductor optical device and manufacturing method thereof | |
| JP2001135895A (en) | Semiconductor light emitting device | |
| JP3892637B2 (en) | Semiconductor optical device equipment | |
| US7782919B2 (en) | Buried semiconductor laser and method for manufacturing the same | |
| JP3889896B2 (en) | Semiconductor light emitting device | |
| JP2001057459A (en) | Semiconductor laser | |
| JP2002026451A (en) | Semiconductor optical device | |
| JP2001358409A (en) | Semiconductor optical device and its manufacturing method | |
| JP2001057458A (en) | Semiconductor light-emitting device | |
| JP2007049209A (en) | Semiconductor optical device and manufacturing method thereof | |
| JP4163321B2 (en) | Semiconductor light emitting device | |
| JP2001185810A (en) | Semiconductor optical device and manufacturing method therefor | |
| JP2000277856A (en) | Self oscillation semiconductor laser system | |
| KR20020007972A (en) | Semiconductor laser apparatus and manufacturing method thereof | |
| JP3889911B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP3963632B2 (en) | Semiconductor optical device equipment | |
| JP2865160B2 (en) | Manufacturing method of semiconductor laser | |
| JP2000332359A (en) | Semiconductor light emitting device | |
| JP2001345515A (en) | Semiconductor optical device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060906 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070110 |