JP2007043204A - Power module and inverter - Google Patents
Power module and inverter Download PDFInfo
- Publication number
- JP2007043204A JP2007043204A JP2006299816A JP2006299816A JP2007043204A JP 2007043204 A JP2007043204 A JP 2007043204A JP 2006299816 A JP2006299816 A JP 2006299816A JP 2006299816 A JP2006299816 A JP 2006299816A JP 2007043204 A JP2007043204 A JP 2007043204A
- Authority
- JP
- Japan
- Prior art keywords
- power module
- ceramic substrate
- external
- terminal
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
Description
本発明は、樹脂封止型パッケージに係り、特に、樹脂封止された素子の温度上昇防止に効果的なモジュール構造に関する。 The present invention relates to a resin-sealed package, and more particularly to a module structure that is effective in preventing temperature rise of a resin-sealed element.
電気自動車、工作機械、搬送装置、空調設備、家電機器等、各種装置の駆動源に、通常、モータが用いられている。これらのモータは、直流および交流の別を問わず、インバータによって制御されていることが多い。このようなインバータの主回路には、IGBT(Insulated Gate Bipolar Transistor)モジュール、MOS(Metal Oxide Semiconductor)トランジスタモジュール等のパワーモジュールが用いられている。このようなパワーモジュールの飽和熱抵抗を低減する技術として、特開平5−67697号公報記載の技術が知られている。この技術によれば、図21に示すように、熱伝導性に優れたAlN基板113とチップ112とをリードフレーム111を介して密着させ、そのAlN基板113の裏面(チップ等の搭載面と反対側の面)が露出するようにチップ周辺を樹脂114でモールドする。このような構造とすることによって、パワーモジュールの飽和熱抵抗の低減が図られている。
Generally, a motor is used as a drive source for various devices such as an electric vehicle, a machine tool, a transfer device, an air conditioner, and home appliances. These motors are often controlled by inverters regardless of whether they are direct current or alternating current. A power module such as an IGBT (Insulated Gate Bipolar Transistor) module or a MOS (Metal Oxide Semiconductor) transistor module is used for the main circuit of such an inverter. As a technique for reducing the saturation thermal resistance of such a power module, a technique described in JP-A-5-67697 is known. According to this technique, as shown in FIG. 21, an
ところで、インバータの信頼性の観点からは、それに用いられるパワーモジュールの熱抵抗を低減する他、さらに、封止樹脂による素子保護の信頼性を向上させること等も望まれる。 By the way, from the viewpoint of the reliability of the inverter, besides reducing the thermal resistance of the power module used therefor, it is also desired to improve the reliability of element protection by the sealing resin.
そこで、本発明は、パワーモジュールの信頼性をさらに向上することを目的のひとつとする。 Accordingly, an object of the present invention is to further improve the reliability of the power module.
上記課題を解決するため、本発明の一態様では、
セラミック基板の一方の面の電極にはんだ付けされた1以上の能動素子が樹脂で封止されたパワーモジュールにおいて、セラミック基板の他方の面に導体膜を形成し、この導体膜が形成された基板面の周縁部が、能動素子の封止樹脂で覆われるようにした。
In order to solve the above problems, in one embodiment of the present invention,
In a power module in which one or more active elements soldered to electrodes on one surface of a ceramic substrate are sealed with a resin, a conductor film is formed on the other surface of the ceramic substrate, and the substrate on which the conductor film is formed The peripheral part of the surface was covered with the sealing resin of the active element.
本発明によれば、パワーモジュールの信頼性をより向上させることができる。 According to the present invention, the reliability of the power module can be further improved.
以下、添付図面を参照しながら、本発明に係る実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
まず、図1および図2により、本実施の形態に係るパワーモジュールの構成について説明する。なお、ここでは、パワー素子としてIGBTおよびフリーホイールダイオードを用いることとする。 First, the configuration of the power module according to the present embodiment will be described with reference to FIGS. 1 and 2. Here, IGBTs and free wheel diodes are used as power elements.
本実施の形態に係るパワーモジュール1は、図1(b)に示すように、(1)熱伝導性に優れたAlN等のセラミック基板7、(2)セラミック基板7の一方の面(表面と呼ぶ)に、チタン含有の銀ろうまたは酸素を介した化学的結合によって接着された導体パターン8,9,10(コレクタ電極8、エミッタ電極9、ゲート電極10)、(3)セラミック基板7の他方の面(裏面と呼ぶ)内の、周縁部を除く領域全体に、チタン含有の銀ろうまたは酸素を介した化学的結合によって接着された導体膜11、(4)端子取付け穴3a,4a,5aが形成された一端部(接続端部と呼ぶ)がセラミック基板7の一辺側から突出するように、他端部(固定端部と呼ぶ)が各電極パターン8,9,10にはんだ付けされた外部端子3,4,5(外部コレクタ端子3、外部エミッタ端子4、外部ゲート端子5)、(5)コレクタ電極8にはんだ12で接合されたIGBT13およびフリーホイールダイオード14、(6)フリーホイールダイオード14がIGBT13に並列接続されるように(図2参照)、各パワー素子13,14をエミッタ電極9またはゲート電極10に電気的に接続したボンディングワイヤ16、(7)セラミック基板7の表面側を外部環境から保護するための封止樹脂2、を有している。さらに、トランスファー成形中に金型にセラミック基板7を均一に押し付けるために利用した、外部端子3,4,5と反対向きの補助端子15を備えることもある。
As shown in FIG. 1B, the
さて、セラミック基板7の表面側を外部環境から保護するための封止樹脂2は、図1(c)に示すように、パワー素子13,14、ボンディングワイヤ16、各電極8,9,10および外部端子3,4,5の固定端部の周辺に充填されている。さらに、この封止樹脂2は、セラミック基板7の裏面側にまわり込み、セラミック基板7の裏面側の導体膜11の周縁部にまで及んでいる。このように、セラミック基板7の裏面側の周縁部まで封止樹脂2の端部2aで覆うことによって、セラミック基板7と封止樹脂2との接着力が強くなるため、封止樹脂2による素子保護の信頼性を向上させることができる。また、脆性材料であるセラミック基板2の縁が封止樹脂2によって機械的衝撃から保護されるため、パワー素子13,14だけでなく、セラミック基板7の保護の信頼性も向上する。
Now, as shown in FIG. 1 (c), the
ここで、セラミック基板7の裏面に密着した導体膜11は、図1(a)に示すように、周縁部以外の領域11aだけが封止樹脂2から外部に露出させている。このようにしているのは、この露出領域11aを外部冷却体とのはんだ付け面として利用可能とするためである。また、このように利用される導体膜11がセラミック基板2の裏面に密着していることは、セラミック基板2の表面側における異種材料の密着(電極8,9,10とセラミック基板2との密着、コレクタ電極8とパワー素子13,14との密着等)による熱応力の発生防止につながる。したがって、パワーモジュール1の変形が防止される。
Here, as shown in FIG. 1A, only the
このように、本実施の形態に係る構造によれば、パワー素子13,14からの熱がセラミック基板7を介して効果的に放出することができる上に、封止樹脂2による素子保護および基板保護の信頼性向上と、パワーモジュール1の変形防止とを図ることができる。したがって、パワーモジュール1の信頼性が一層向上する。
Thus, according to the structure according to the present embodiment, the heat from the
なお、ここでは、セラミックス基板の例としてAlN基板を挙げたが、アルミナ、SiN等を基板材料とする他のセラミックス基板を用いてもよい。また、以上においては、パワー素子としてIGBTおよびフリーホイールダイオードを用いたが、それらに代えて、MOSおよびパワートランジスタを用いてもよい。 Here, although an AlN substrate is mentioned as an example of the ceramic substrate, other ceramic substrates using alumina, SiN, or the like as a substrate material may be used. In the above description, IGBTs and freewheeling diodes are used as power elements, but MOSs and power transistors may be used instead.
つぎに、図3により、図1のパワーモジュールを製造する方法について説明する。ただし、ここで用いるセラミック基板7には、予め、NiメッキされたCuまたはAl等によって、コレクタ電極8、エミッタ電極9、ゲート電極10、導体膜11等が形成されたAlN−DBC(direct bonded Copper)を用いることとする。
Next, a method for manufacturing the power module of FIG. 1 will be described with reference to FIG. However, the
まず、図3(a)に示すように、コレクタ電極8にIGBT13およびフリーホイールダイオード14をはんだで接合する。さらに、コレクタ電極8、エミッタ電極9およびゲート電極10に、それぞれ、リードフレーム19に設けられた所定のリードをはんだで接合する。ここで各電極8,9,10にはんだ付けされたリードは、上述の各外部端子3,4,5となるリードである。なお、トランスファー成形加工中に用いる補助端子15をセラミック基板7に設ける場合には、補助端子となるべきリードもリードフレーム19に形成しておき、そのリードを、セラミック基板7の表面の所定の箇所(外部端子3,4,5が形成された縁部に対向する縁部)に形成された導体パターンにはんだ付けすればよい。
First, as shown in FIG. 3A, the IGBT 13 and the
その後、図3(b)に示すように、ワイヤボンディングにより、フリーホイールダイオード14上の電極パッドおよびIGBT13上の電極パッドと、エミッタ電極9またはゲート電極10とをAlワイヤ16で電気的に接続する。これにより、図2に示したような等価回路が実現される。
Thereafter, as shown in FIG. 3B, the electrode pad on the
ワイヤボンディングが終了したら、図3(c)に示すように、金型のキャビティ23にセラミック基板7を収容する。このとき、上金型20のパーティング面と下金型21のパーティング面とにリードフレーム19の各リードがしっかりと挟み込まれるため、セラミック基板7が、金型のキャビティ23内の適正な位置に位置付けられる。金型のキャビティ23内でセラミック基板7が適正な位置に位置付けられると、セラミック基板7の裏面の導体膜11の、周縁部を除く領域(露出領域11aとなるべき領域)が金型内壁に密着する。これにより、導体膜11の露出領域11aへの樹脂の周り込みが防止される。
When the wire bonding is completed, the
このような状態となったら、ゲート22から樹脂を注入し、キャビティ23内に樹脂を充填させる。ここで用いる樹脂は、熱硬化性であると、熱可塑性であるとを問わない。そして、金型のキャビティ23内の樹脂を硬化させてから金型を開き、一方の型にだきついた成形体を突き出す。これにより、図3(d)に示すように、セラミック基板7の表面側が樹脂2で封止された成形体が取り出される。その後、リードフレーム19のフレーム部を切断することによって、成形体から不要部分を取り除く。これにより、図3(e)に示すようなパワーモジュール1が完成する。
In such a state, a resin is injected from the
ここでは、パワーモジュール1を1つだけ製造しているが、図4(a)に示すように、各外部電極3,4,5および補助電極15となるリードが複数組形成されたリードフレーム19を用いることによって、一回のはんだ付け工程で、複数(ここでは一例として3個)のパワー素子搭載済みセラミック基板7をリードフレーム19の各組のリードに一括してはんだ付けし、一回のトランスファー成形工程で、リードフレーム19で連結された複数のセラミック基板7を一括して樹脂封止するようにしてもよい。もちろん、これにより形成される複数の封止樹脂2からは、それぞれ、図4(b)に示すように、それに内包されたセラミック基板7の裏面側の導体膜11の、周縁部を除く領域11aが露出する。
Here, only one
ところで、以上説明したのは、本実施の形態に係るパワーモジュール1の一構成例に過ぎない。実用に際しては、各種の変更を加えることができる。以下、そのような変更の具体例をいくつか挙げておく。なお、ここで挙げる各変更例に係る構成は、説明の便宜上、別々のパワーモジュール1に適用しているが、必要に応じて適宜に組み合わせて1つのパワーモジュール1に適用することもできる。
By the way, what was demonstrated above is only one structural example of the
(A)変更例1
図1に示した構成においては、セラミック基板7の表面上の各電極8,9,10に外部端子3,4,5をそれぞれはんだ付けしているが、必ずしも、このようにする必要はない。例えば、図5(a)に示すように、セラミック基板7の表面上の各電極8,9,10の端部を延長し、セラミック基板7から突き出した部分8a,9a,10aを外部端子3,4,5として利用してもよい。このことは、補助端子15についても同様である。
(A)
In the configuration shown in FIG. 1, the
このように、セラミック基板7の表面上の各電極と外部端子とを一体物とすることによって、図5(b)に示すように、セラミック基板7の表面上の各電極と外部端子との間にはんだ接合部が存在しなくなる。したがって、セラミック基板7の表面上の各電極と外部端子とを別体とした場合(図1参照)と比較して、はんだ接合部の数を減らすことができる。このため、パワーモジュール1の信頼性が向上する。また、はんだ付け工程を減らすことができるため、製造工程の簡略化が図られる。
In this way, by integrating each electrode on the surface of the
(B)変更例2
外部エミッタ端子4および外部ゲート端子5は、発熱体であるパワー素子13,14と直接接触していないため、パワー素子13,14からの熱を外部に放出するためのセラミック基板7に接触している必要性は少ない。したがって、外部エミッタ端子4および外部ゲート端子5のうち、少なくとも一方を、セラミック基板7の表面から離れた位置に配置しても、パワーモジュール1の飽和熱抵抗はほとんど変化しない。具体例として、図6(b)に、セラミック基板7の表面から離れた位置に外部エミッタ端子4および外部ゲート端子5を配置した構成を示す。この場合、セラミック基板7の表面に接触しているのは外部コレクタ端子(またはコレクタ電極)だけである。このような立体的な配置を採用すれば、図6(a)に示すように、エミッタ電極およびゲート電極が不要となるため、すべての外部端子をセラミック基板上の電極に接触させる場合(図1、図5等参照)よりも、セラミック基板7の表面の面積が小さくて足りる。このため、高価なセラミック基板7のサイズを小さくすることができ、生産コストを抑制することができる。ただし、図6(c)に示すように、セラミック基板7のサイズが小さい分、導体膜11の露出領域11aも狭くなる。このようなことは、外部エミッタ端子4および外部ゲート端子5の一方をセラミック基板7の表面から離れた位置に配置した場合についても同様である。
(B)
Since the
そして、セラミック基板7の表面から外部エミッタ端子4を浮かせた場合には、図7(a)(b)に示すように、各パワーモジュール13,14の上面の電極パッドまで外部エミッタ端子4を導き、それらを、ボンディングワイヤ16に代えてはんだ59で直接接合するようにしてもよい。これにより、各パワーモジュール13,14と外部エミッタ端子4との間のボンディングワイヤが不要となるため、その分のインダクタンスを削減することができる。同様に、セラミック基板7の表面から外部ゲート端子5を浮かせている場合には、IGBT13の上面の電極パッドまで外部ゲート電極5を導き、それらを、ボンディングワイヤ16に代えてはんだで直接接合するようにしてもよい。これにより、IGBT13と外部ゲート端子5との間のボンディングワイヤが不要となるため、その分のインダクタンスを削減することができる。
When the
(C)変更例3
一般に、外部エミッタ端子4と外部ゲート端子5との間には、急激に変化する大電流が流れる。このため、外部ゲート端子5および外部エミッタ端子4の抵抗またはインダクタンスによって、IGBT13のエミッタ−ゲート間の電圧が変動する。このような現象を防止するには、図8(a)に示すように、外部コレクタ端子5の幅を実用上問題の生じない程度に細くした上で、外部エミッタ端子4の根元付近(すなわち、できるだけIGB13に近い位置)から、本体部側より細い補助エミッタ電極4'を分岐させればよい。または、外部エミッタ端子4より細い端子をエミッタ電極9に別途はんだ付けすることによって補助エミッタ端子を作成してもよい。
(C)
In general, a rapidly changing large current flows between the
このような補助エミッタ電極4'は、IGBT13のエミッタ−ゲート間の電圧をほぼ変動なく取り出し、それを外部制御回路に供給することができる。このため、IGBT13のエミッタ−ゲート間に安定な電圧を供給する制御を行うことができる。
Such an auxiliary emitter electrode 4 'can take out the voltage between the emitter and gate of the
前述したように、この変更例に係る構成は、上述または後述のいずれの変更例に係る構成と組み合わせることができる。したがって、この変更例に係る構成は、上述の変更例2に係る構成にも当然適用することもできる。例えば、図9(a)(b)に示すように、外部エミッタ端子4を各パワー素子13,14に直説はんだ付けした構成に適用する場合には、補助エミッタ電極4'を、外部エミッタ端子4の根元付近ではなく、IGBT13とのはんだ接合部59付近から分岐させればよいすればよい。
As described above, the configuration according to this modification example can be combined with the configuration according to any of the modification examples described above or below. Therefore, the configuration according to the modification example can also be applied to the configuration according to the modification example 2 described above. For example, as shown in FIGS. 9A and 9B, when the
なお、図8および図9においては、補助エミッタ電極4'および外部コレクタ電極5を、外部エミッタ電極4よりも長くしているが、各電極4',4,5の長さは、パワーモジュールの実相形態に応じて適宜に定めばよい。
In FIGS. 8 and 9, the
(D)変更例4
3つの外部端子が、外部コレクタ端子3、外部エミッタ端子4、外部ゲート端子5の順番で一列に並んでいる場合には、外部コレクタ端子3と外部エミッタ端子4との間に、パワーモジュール1の最大電圧がかかる。このため、外部コレクタ端子3と外部エミッタ端子4との間には、空間放電等が生じない十分な間隔が設けられている必要があり、このことが、パワーモジュール1の小型化の妨げになっていた。3つの外部端子が、外部コレクタ端子3、外部エミッタ端子4、外部ゲート端子5の順番で一列に並んでいる場合に、外部コレクタ端子3と外部エミッタ端子4との間の空間放電等を防止しつつ、パワーモジュール1の小型化を図るには、図34(a)(b)(c)に示すように、外部コレクタ端子3と外部エミッタ端子4との間を仕切る凸部30を封止樹脂2と一体成形することが有効である。この凸部30が遮蔽板として機能するからである。同様な凸部は、外部エミッタ端子4と外部ゲート端子5との間に介在させておいてもよい。しかし、外部エミッタ端子4と外部ゲート端子5との間に印加される電圧(IGBT13への入力信号)は、通常、15V以下であるため、外部エミッタ端子4と外部ゲート端子5との間の間隔がパワーモジュール1の小型化の妨げになるとは考えにくい。したがって、外部エミッタ端子4と外部ゲート端子5との間に遮蔽板を介在させる必要性は乏しい。
(D)
When the three external terminals are arranged in a line in the order of the
また、3つの外部端子が、外部コレクタ端子3、外部ゲート端子5、外部エミッタ端子4の順番で一列に並んでいる場合には、外部コレクタ端子3と外部ゲート端子5との間に、パワーモジュール1の最大電圧がかかるため、外部コレクタ端子3と外部ゲート端子5との間に介在する遮蔽板30を封止樹脂2と一体成形すればよい。
When the three external terminals are arranged in a line in the order of the
なお、3つの外部端子を、外部エミッタ端子4、外部コレクタ端子3、外部ゲート端子5の順に並べると、外部エミッタ端子4と外部コレクタ端子3との間、外部コレクタ端子3と外部ゲート端子5との間に、それぞれ、遮蔽板が必要となる。このため、3つの外部端子は、外部コレクタ端子3、外部エミッタ端子4、外部ゲート端子5の順、または、外部コレクタ端子3、外部ゲート端子5、外部エミッタ端子4の順で並んでいることが望ましい。
If the three external terminals are arranged in the order of the
(E)変更例5
以上においては、いずれも、3つの外部端子3,4,5の接続端部を、セラミック基板7の一辺側から突出させているが、必ずしも、このようにする必要はない。3つの外部端子3,4,5の接続端部の向きは、システム実装時における接続構造に応じて適宜に定めばよい。したがって、例えば、図20(a)(b)に示すように、外部コレクタ端子3の接続端部とは逆向きに外部エミッタ端子4の接続端部を突き出させてもよい。この場合、外部エミッタ端子4が補助端子15としての役割も果たすため、補助端子15を別途設ける必要はない。
(E) Modification example 5
In the above, the connection end portions of the three
(F)変更例6
インバータ等にパワーモジュールを実装する際等には、複数のパワーモジュールが一組として使用される。このような使用形態に対応するため、図10(a)に示すように、一列に並べた複数のセラミック基板7を1つの封止樹脂2で封止するようにしてもよい。このようにするには、図10(c)に示すように、外部端子3,4,5(ここでは、さらに補助エミッタ端子4'も含めている)となるリードを複数組有するリードフレーム19に必要数のセラミック基板7をはんだ付けし、それらのセラミック基板7をインサート成形すればよい。この場合には、もちろん、図10(b)に示すように、複数のセラミック基板7の裏面側の導体膜11の、周縁部を除く領域11aが封止樹脂2から露出することになる。
(F) Modification 6
When a power module is mounted on an inverter or the like, a plurality of power modules are used as a set. In order to cope with such a usage pattern, a plurality of
このような構造とすることによって、本実施の形態に係るパワーモジュール1の必要数(ここでは一例として3個)分を一体のモジュールとして取り扱うことができる。ただし、図10(a)に示したように、一列に並べた複数のセラミック基板7を1つの封止樹脂2で封止した場合、パワーモジュール単体よりも封止樹脂の幅dが大きくなる。このため、熱応力が生じると、パワーモジュール単体よりも大きな反りが封止樹脂に生じる。そこで、モジュール全体としての変形を抑制するため、図11に示すように、個々のセラミック基板7を封止する個別の封止樹脂2と、それらの間をつなぐ連結部31とを一体成形するようにしてもよい。なお、各封止樹脂2の間をつなぐ連結部31の形状と位置と個数とは、適宜に定めれられていればよい。
By adopting such a structure, the necessary number (here, three as an example) of the
(G)変更例7
以上述べたいずれの構成も、パワーモジュール1の片面側に外部冷却体を装着させるものであったが、パワーモジュール1の両面側に外部冷却体を装着させるようにすることもできる。ここでは、図29に示す等価回路を実現するパワーモジュールを例に挙げて説明する。
(G) Modification example 7
In any of the configurations described above, the external cooling body is mounted on one side of the
図30(a)(b)に示すように、このパワーモジュールは、対向する2枚のセラミック基板7,7'、各セラミック基板7,7'の対向面(他方のセラミック基板側の面)に形成された電極、各セラミック基板7,7'の外側面(対向面の反対側の面)に形成された導体膜11,11'、2枚のセラミック基板7,7'の対向面間に介在するパワー素子13,14、2枚のセラミック基板7,7'の対向面側を外部環境から保護するための封止樹脂2、外部端子3,4,5(外部コレクタ端子3,外部エミッタ端子4、外部ゲート端子5)、を有している。
As shown in FIGS. 30 (a) and 30 (b), this power module has two opposing
ここで用いているパワー素子13,14,13A,14Aは、図31(a)(b)に示すように、上面にもはんだ付け用の電極パッド13G,13K,14Kが形成されている。具体的には、IGBT13の上面およびフリーホイールダイオード14の上面には、周縁のFLR(フィールド・リミテッド・リング)内側にエミッタ中間電極13E,14Kが形成されている。このように、高い電界集中のあるFLRを避けてエミッタ中間電極を配することによって、そのようなFLRからエミッタ電極を遠ざけることができる。このため、電界の乱れが防止され、素子耐圧が保護される。そして、IGBT13,13Aの上面には、さらにゲート中間電極13Gが形成されており、エミッタ中間電極13Eは、このゲート中間電極13Gの形成領域(中央ゲート電極上の領域)にかぶらない形状(ここではコ形状)に成形されている。なお、エミッタ中間電極13E,14Kおよびゲート中間電極13Gは、Siと線膨張係数が近似している材料(タングステンW、モリブデンMo等)で形成され、かつ、はんだ付け、低温加圧接合等でシリコンに接合されていることが望ましい。
As shown in FIGS. 31 (a) and 31 (b), the
そして、対向する2枚のセラミック基板7,7'のうち、一方のセラミック基板7'の対向面には、図32(a)に示すように、コレクタ電極8A、ゲート電極10Aが形成されている。そして、ゲート電極10Aには、外部ゲート電極5が接続されている。また、コレクタ電極8Aには、IGBT13Aおよびフリーホイールダイオード14Aが搭載され、かつ、出力端子(U、V、W)および補助エミッタ電極4'が接続されている。なお、このコレクタ電極8Aは、他方のセラミック基板7に搭載されたIGBT13およびFWD14のエミッタ電極としても機能する。
As shown in FIG. 32 (a), a
他方のセラミック基板7の対向面には、図32(b)に示すように、コレクタ電極8、エミッタ電極9、ゲート電極10が形成されている。そして、ゲート電極10には、外部ゲート電極5Aが接続されている。また、コレクタ電極8には、IGBT13およびフリーホイールダイオード14が搭載され、かつ、外部コレクタ端子3が接続されている。さらに、エミッタ電極9には、外部エミッタ電極4Aおよび補助エミッタ電極4A'が接続されている。
On the opposite surface of the other
これらのセラミック基板7,7'の対向面同士を対向させると、図32(b)から判るように、一方のセラミック基板7'のパワー素子13A,14Aの上面が、他方のセラミック基板7のエミッタ電極9と対向し、他方のセラミック基板7のパワー素子13,14の上面が、一方のセラミック基板7'のコレクタ電極8Aと対向する。そこで、これら対向し合ったもの同士を、図30(b)に示すように、はんだ59で接合することによって、図29に示した等価回路を実現している。このような接合構造を採用することにより、一方のセラミック基板7'に搭載されたパワー素子13A,14Aは、自身が搭載されたセラミック基板7'の導体膜11の露出領域11aからだけでなく、はんだ59を介して、他のセラミック基板7の導体膜11の露出領域11aからも放熱する。他方のセラミック基板7に搭載されたパワー素子13,14も、同様に、自身が搭載されたセラミック基板7の導体膜11の露出領域11aからだけでなく、はんだ59を介して、他のセラミック基板7の導体膜11の露出領域11aからも放熱する。このため、図33に示すように、パワーモジュールの両側に外部冷却体23を装着することによって、パワー素子からの熱を効率的に外部に放出することができる。これにより、電気的抵抗および熱抵抗が低減される。
When the facing surfaces of these
なお、このような構造を採用する場合には、狭い領域でも充填されやすい熱硬化性樹脂で封止樹脂を形成することが望ましい。2枚のセラミック絶縁基板7,7'の対向面の間隔が1.5mm程度となるからである。
When such a structure is employed, it is desirable to form the sealing resin with a thermosetting resin that is easily filled even in a narrow region. This is because the distance between the opposing surfaces of the two ceramic insulating
つぎに、本実施の形態に係るパワーモジュール1に適した外部冷却体23の構造について説明する。
Next, the structure of the
図12に示すように、外部冷却体23には、一方の側にストレート型のフィン部23Bが設けられ、その反対側にパワーモジュール装着部23Aが設けられている。この外部冷却媒体23は、Al、Cu、Al−SiC複合材料、Cu−CuO複合材料等の、熱伝導性に優れ、かつ、冷媒との接触によって腐食しない材料によって形成されている必要があるが、必ずしも、単一の材料で形成されている必要はない。例えば、フィン部23Bが筐体等に取り付けられる場合には、パワーモジュール装着部23Aとフィン部23Bとを異種材料で形成することが望ましい。具体的には、パワーモジュール装着部23Aを、セラミック基板と熱膨張係数が近似するAl−SiC複合材料で形成し、固定部であるフィン部23Bを、Al−SiC複合材料よりも塑性変形しやすいAlで形成することが望ましい。このような構造とすれば、筐体等とパワーモジュール装着部23Aとの間に生じる応力がAlによって緩和されるからである。
As shown in FIG. 12, the
さて、この外部冷却体23のパワーモジュール装着部23Aには、図12に示すように、パワーモジュール1の導体膜11の露出領域11aに対向する面(はんだ付け面)を有する凸部23aが、3つ以上、一列に並ばないように形成されている。この凸部23aは、パワーモジュール1の導体膜11の露出面11aとこれを囲む樹脂端部2aとによって形成された凹部(図1(c)参照)に、僅かな余裕(余剰はんだの逃げ路になる程度の隙間)をもってはまり込むようになっている。このため、これら凸部23aと凹部とのはめ合いによって、簡単に、パワーモジュール1を、外部冷却体23に対して精度良く位置決めすることができる。なお、外部冷却体23に対してパワーモジュール1を精度良く位置決めできるということは、同じ外部冷却体23に取り付けられた他のパワーモジュールとの外部端子接続に有利となる(後述)。
Now, as shown in FIG. 12, the power
外部冷却体23のパワーモジュール装着部23Aに形成された凸部23aのはんだ付け面は、平坦であってもよいし、図13に示すように、適当な高さの突起23a'が1以上形成されていてもよい。ただし、1以上の突起23a'が形成されていると、パワーモジュール1の導体膜11の露出領域11aとパワーモジュール装着部23Aの凸部23aのはんだ付け面とが、常に、突起23aの高さに応じた適当な厚さのはんだ層25で接合されるため、パワーモジュール1と外部冷却体23との接合信頼性向上の観点からは有利である。なお、パワーモジュール装着部23Aの凸部23aの上面に形成する突起23a'の縦横幅(凸部23aの接合面と平行な面で切ったときの断面の幅)は、パワーモジュール装着部23Aの凸部23aの上面の面積等に応じて定めればよい。
The soldering surface of the
そして、パワーモジュール1と外部冷却体23との接合信頼性をさらに向上させる必要がある場合には、図14に示すように、パワーモジュール1の封止樹脂2と外部冷却体23との隙間にエポキシ樹脂等の接着剤64を外部から注入すればよい。このようにすることで、パワーモジュール1の導体膜11の露出領域11aと外部冷却体23の凸部23aの上面との間のはんだ層25にかかる応力が緩和するため、パワーモジュール1と外部冷却体23との接合信頼性をさらに向上させることができる。シリコンとの熱膨張係数の差が約3×10-6〜18×10-6(1/℃)のセラミック基板(AlN、アルミナ、SiN)を用いたパワーモジュールを、図14に示した接続構造で外部冷却体に接合した場合、2桁以上の接続寿命が得られることが実験により確認されている。
Then, when it is necessary to further improve the bonding reliability between the
または、パワーモジュール1の封止樹脂2に1以上のハブ付き取付け部を一体成形し、このハブ付き取付け部を外部冷却体23にネジ止めするようにしてもよい。もちろん、この場合には、ハブ付き取付け部のハブに対応する位置にネジ穴が外部冷却体23に形成されている必要がある。ここで、封止樹脂2におけるハブ付き取付け部の位置は限定しないが、ハブ付き取付け部を複数設ける場合には、ネジ締結時に封止樹脂2に均等に力がかかる位置関係にハブ付き取付け部を配することが望ましい。例えば、パワーモジュール1の封止樹脂2の外形をほぼ四角形とする場合には、図15に示すように、パワーモジュール1の封止樹脂2の各コーナにそれぞれハブ付き取付け部27を一体成形することが望ましい。また、このようなほぼ四角形の封止樹脂2を複数連結する場合には、図16に示すように、隣り合う封止樹脂2間で、コーナ部のハブ付き取付け部17を連結部として共有させることもできる。そして、図15、図16のいずれに示したパワーモジュール1が取り付けられる外部冷却体23にも、図17に示すように、各ハブ付き取付け部27のハブの穴27aに対応付けて、固定ネジ28が締結されるネジ穴29が切られている必要がある。
Alternatively, one or more attachment portions with hubs may be integrally formed in the sealing
なお、ここで述べたようにパワーモジュール1の封止樹脂2を外部冷却体23にネジ止めする場合には、このネジによってパワーモジュール1が外部冷却体23にしっかりと固定されるため、必ずしも、パワーモジュール1の導体膜11と外部冷却体23の凸部23aとをはんだ付けする必要はない。したがって、はんだ25に代えて、高熱伝導グリース、高熱伝導シート等を、パワーモジュール1の導体膜11と外部冷却体23の凸部23aとの間に介在させることによって、パワー素子と外部冷却体23との間の低熱抵抗化を図るようにしてもよい。
In addition, when the sealing
以上においては、本実施の形態に係るパワーモジュール1の外部冷却体として、ストレート型のフィン部23Bを有する外部冷却体23を例に挙げたが、本実施の形態に係るパワーモジュール1は、ストレート型以外の形状のフィン部を有する外部冷却体への装着、ヒートパイプが内蔵された外部冷却体への装着も可能である。例えば、冷却媒体を通過させる流路が内部に形成されたフィン部23Bを有する外部冷却体に装着する場合には、図25(b)に示すように、冷却媒体を通過させる流路37が内部に形成されたフィン部23Bを挟んで両側にパワーモジュール装着部23Aを設けてもよい。このような冷却体によれば、片側にだけパワーモジュール装着部を複数有する冷却体と同じだけのパワーモジュールを、より小さなサイズで装着可能とすることができる。このため、システムを小形化できる。同様に、ヒートパイプが内蔵された外部冷却体に装着する場合にも、図25(a)に示すように、ヒートパイプ65が内蔵された外部冷却体23の両側にパワーモジュール装着部23Aを形成することができる。
In the above, the
つぎに、以上説明したパワーモジュール1が実装されたシステムについて説明する。ここでは、図18に示す等価回路を実現するインバータモジュールを有する3相インバータを例として挙げる。
Next, a system in which the
本実施の形態に係るインバータは、図19(b)に示すように、インバータモジュール、インバータモジュールに取り付けられたケース60、ケース60の上面に取り付けられたプリント配線板54、プリント配線板54に搭載された制御用マイコンその他の表面実装部品57,58、を有している。
As shown in FIG. 19B, the inverter according to the present embodiment is mounted on an inverter module, a
インバータモジュールは、図19(a)に示すように、外部冷却体23、制御用マイコンに外部ゲート電極5が接続された6個のパワーモジュール1、モータ等の負荷が接続される3つの出力端子U,V,W、電源に接続される2つの電源端子P,Nを有している。外部冷却体23は、ケース60内側において3つずつ2列に並んだ6個のパワーモジュール装着部23A、パワーモジュール装着部23Aの列に沿った流体路23bで供給口62から排出口63へ冷媒を導く2列のフィン部23Bを有している。6個のパワーモジュール1は、2列のパワーモジュール装着部23Aのうちのいずれかパワーモジュール装着部23Aの凸部23aにはんだ付けされている。このため、6個のパワーモジュール1は、3個ずつ、2列に配列されている。このような状態において、一方の列のパワーモジュール1の外部エミッタ4の接続端部と、他方の列のパワーモジュール1の外部コレクタ3の接続端部とが、所定の間隔をおいて向き合っている。すなわち、共通の出力端子U,V,Wに接続されるべき外部端子の接続端部同士が、所定の間隔をおいて向き合っている。また、一方の列の全パワーモジュール1の外部コレクタ3の接続端部が一列に並び、他方の列の全パワーモジュール1の外部エミッタ4の接続端部が一列に並んでいる。すなわち、共通の電源端子P,Nに接続されるべき外部端子の接続端部が一列に並んでいる。このため、配線インダクタンスの小さい簡単な結線構造で、図18の等価回路を実現することができる。なお、ここでは、単体のパワーモジュールを複数用いてインバータモジュールを構成しているが、各列を構成する複数のパワーモジュールに代わりに、一列分のパワーモジュールを一体化したモジュール(図10等参照)を用いてもよい。
As shown in FIG. 19A, the inverter module includes an
このようなことは、変更例4に係る構造のパワーモジュールを用いた場合についても同様に言えることである。例えば、図21に示すように、一方の列(上アーム)に、外部エミッタ端子4の接続端部だけが外部コレクタ端子3と逆向きのパワーモジュールを3つ用いた場合には、他方の列(下アーム)に、外部エミッタ端子4の接続端部および外部ゲート端子5の接続端部(ここではさらに補助エミッタ端子4'の接続端部も)が外部コレクタ端子3と逆方向のパワーモジュールを3つ用いれば、共通の出力端子U,V,Wに接続されるべき外部端子の接続端部同士を、上アームと下アームとの間で重ね合わせることができる。また、共通の電源端子P,Nに接続されるべき外部端子の接続端部を、上下両サイドに一列に並べることができる。したがって、この場合にも同様に、簡単な結線構造で、図18の等価回路を実現することができる。なお、この場合には、インバータ小型化の観点から、上下アームの両端を揃えたときに上アームのパワーモジュールの外部エミッタ端子4と下アームのパワーモジュールの外部コレクタ端子3とが重なり合うようにすることが望ましい。
The same can be said for the case where the power module having the structure according to the
このような構造のインバータは、隙間等、奥行きは深いが間隔の狭い空間への設置に適しているが、奥行きの浅い空間等への設置には不向きである。したがって、奥行きの浅い空間等への設置の要請がある場合等には、インバータモジュールを、図22に示すような構造にすることが望ましい。 The inverter having such a structure is suitable for installation in a space with a deep space such as a gap but a small interval, but is not suitable for installation in a space with a shallow depth. Therefore, when there is a request for installation in a shallow space or the like, it is desirable that the inverter module has a structure as shown in FIG.
このインバータモジュールは、図22(a)に示すように、一方の側から外部端子2,3,4が外部に突き出すように複数のパワーモジュール1を挟み込んだ1対の外部冷却体23を有している。この1対の外部冷却体23は、複数のパワーモジュール1を挟み込んだ状態でネジ40または溶接で固定されているが、それぞれの外部冷却体23の対向面には、図23に示すように、複数のパワーモジュール1の封止樹脂2が一列に並んで収容される、断面L字形の凹部18が形成されている。この凹部18の底面には、図22(b)に示すように、パワーモジュール1の導体膜11の露出面11aとこれを囲む樹脂端部2aとによって形成された凹部にはまり込む複数の凸部23Aが一列に形成されており、これらの凸部の上面に、それぞれ、パワーモジュール1が、外部端子3,4,5を所定の方向に向けてはんだ付けされている。このような一対の外部冷却体23の対向面同士を重ね合わせたことによって、図22(a)に示すように、一方の外部冷却体23側のパワーモジュール1の外部エミッタ端子4と、他方の外部冷却体23側のパワーモジュール1の外部コレクタ端子3とが向い合っている。すなわち、共通の出力端子U,V,Wに接続されるベき外部端子3,4同士が対向している。このため、共通の出力端子U,V,Wに接続されるベき外部端子3,4間にその出力端子を挟み込み、それらを1組のボルトとナット32とで固定するだけでよい。
As shown in FIG. 22 (a), this inverter module has a pair of
ただし、このような構造としたことによって、図22(a)に示すように、互いに逆極性の電源P,Nに接続される外部端子も向い合ってしまう場合には、それらの外部端子間に遮蔽シートを介在させておく必要がある。 However, with such a structure, as shown in FIG. 22A, when external terminals connected to the power supplies P and N having opposite polarities face each other, as shown in FIG. It is necessary to interpose a shielding sheet.
なお、ここで用いた1対の外部冷却体23は、互いにネジ40または溶接で固定されているが、必ずしも、このようする必要はない。例えば、個々の外部冷却体23を取付け筐体34にネジ36で固定する、個々の外部冷却体23を冷却媒体供給装置に固定する等によって、1対の外部冷却体23の重なり合った状態が維持されるようにしてもよい。
The pair of
また、ここで用いる外部冷却体23のフィン部の形状に制限はないが、図22(b)に示したように、一方から他方へ冷却媒体を導く流路37を内部に有するフィン部23Aを使用する場合には、フィン部23Aを直接取り付け筐体34にネジ36で固定し、図24に示したように、ストレート型のフィン部23Aを用いる場合には、外部端子3,4,5側への冷却媒体漏洩を防ぐOリング35を介して、フィン部23Aを取り付け筐体34にネジ36で固定する、というように、フィン部233Bの形状に応じて、取付け筐体34への取付け方法を変えることが望ましい。
Further, the shape of the fin portion of the
ところで、3相インバータのIGBTのコレクタ−エミッタ間には、断続的な電流による跳上り電圧(−Ldi/dt)が直流電圧に重畳する。これを除去するため、図26に示すように、直流リアクトル、平滑コンデンサ41がインバータモジュールに付加されることが多い。本実施の形態に係るパワーモジュール1が搭載されたインバータモジュールにも、もちろん、そのような平滑コンデンサ等を接続可能である。一例として、図25(b)に示した外部冷却体23の両側に、変更例6に係る3連パワーモジュール1(図10参照)が取り付けられたインバータモジュールにコンデンサを接続した場合のインバータ構成例を図27および図28に示す。
By the way, a jump voltage (-Ldi / dt) due to an intermittent current is superimposed on a DC voltage between the collector and emitter of the IGBT of the three-phase inverter. In order to eliminate this, as shown in FIG. 26, a DC reactor and a smoothing
図27(a)(b)に示すように、このインバータは、インバータモジュール、平滑コンデンサ41、インバータモジュールおよび平滑コンデンサ41が固定されたケース55、プリント配線板54、インバータモジュールに力が加わらないようにプリント基板54とケース55の底面との間隔を維持する補強棒56、プリント配線板54に搭載された制御用マイコンその他の表面実装部品57,58、を有している。また、これらに加えて、出力端子に取り付けられた電流センサをさらに有していることもある。
As shown in FIGS. 27 (a) and 27 (b), this inverter does not apply force to the inverter module, the smoothing
ここで用いるインバータモジュールにおいては、図28(b)に示すように、上アーム(図中左側の3連パワーモジュール1)のエミッタ端子4と下アーム(図中右側の3連パワーモジュール)のコレクタ端子3とがそれぞれ短絡棒49で短絡されている。そして、各短絡棒49の一端部に、それぞれ、出力配線U,V,W(ここでは、出力端子Wのみ図示)が接続されている。また、各パワーモジュール1の補助エミッタ端子4'および外部ゲート端子5は、一方の電源端子Pにあけられた貫通穴52を通過し、プリント基板54のスルーホールにはんだ付け、または、プリント基板54に設けられたコネクタへ挿入されている。
In the inverter module used here, as shown in FIG. 28 (b), the
また、ここで用いるインバータモジュールの2つの電源端子P,Nは、板状であり、絶縁板48を挟んで絶縁状態を維持しながら密着している。このような配置することによって、流入電流と流出電流とがほぼ逆向きとなるため、相互インダクタンスの効果によって配線インダクタンスを低減することができる。このため、保償回路(スナバ回路)を省略することも可能である。
Further, the two power supply terminals P and N of the inverter module used here are plate-shaped and are in close contact with each other while maintaining an insulating state with the insulating
そして、図28(a)(b)に示すように、2枚の電源端子のうち、一方の電源端子Pは、平滑コンデンサ41の一方の端子43に直接ネジ44で固定され、他方の電源端子Nは、コンデンサ41の他方の端子46に直接ネジ47で固定されている。このような接続構造とすることによって、平滑コンデンサと各IGBTとの間の配線の長さを短縮化し、その断面積を大きくすることができる。これにより、配線インダクタンスおよび直流抵抗が抑制される。
Then, as shown in FIGS. 28A and 28B, one of the two power terminals is directly fixed to one
このように、配線構造の改善を図ることができる。 Thus, the wiring structure can be improved.
なお、以上においては、説明の便宜上、インバータには、上述したパワーモジュールのいずれか1種類を用いているが、上述したパワーモジュールの他の種類を用いてもよい。例えば、図27および図28に示したインバータには、変更例6に係る3連パワーモジュールを使用しているが、上述した他種パワーモジュールを使用してもよい。 In the above, for convenience of explanation, any one of the above-described power modules is used for the inverter, but other types of the above-described power modules may be used. For example, although the triple power module according to Modification 6 is used for the inverters shown in FIGS. 27 and 28, the above-described other types of power modules may be used.
1…パワーモジュール、2…封止樹脂、2a…封止樹脂の端部、3…コレクタ端子、4…エミッタ端子、4'……補助エミッタ端子、5…ゲート端子、7…セラミック基板、8…コレクタ電極、9…エミッタ電極、10…ゲート電極、11…導電膜、11a…導体膜の露出部、13,14…パワー素子、23……冷却体、26…はんだ層の厚さ調整用突起、27…取付け部、30…遮蔽板、31…連結部
DESCRIPTION OF
Claims (13)
前記セラミック基板の他方の面に形成された導体膜を有し、
前記樹脂は、
前記セラミック基板の、前記導体膜が形成された面の周縁部を覆う、
ことを特徴とするパワーモジュール。 A power module in which an active element soldered to a conductor in contact with one surface of a ceramic substrate is sealed with a resin,
Having a conductor film formed on the other surface of the ceramic substrate;
The resin is
Covering the peripheral edge of the surface of the ceramic substrate on which the conductive film is formed;
A power module characterized by that.
前記能動素子を挟んで前記セラミック基板の反対側に配置され、前記能動素子側の面に、当該能動素子にはんだ付けされた導体が接触したセラミック基板と、
前記各セラミック基板の、前記能動素子と反対側の面にそれぞれ形成された導体膜とを有し、
前記樹脂は、
前記各セラミック基板の、前記導体膜が形成された面の周縁部をそれぞれ覆う、
ことを特徴とするパワーモジュール。 A power module in which an active element soldered to a conductor in contact with one surface of a ceramic substrate is sealed with a resin,
A ceramic substrate disposed on the opposite side of the ceramic substrate with the active element sandwiched therebetween, and a conductor soldered to the active element in contact with the surface on the active element side;
A conductive film formed on the surface of each ceramic substrate opposite to the active element;
The resin is
Covering each peripheral edge of the surface of each ceramic substrate on which the conductor film is formed;
A power module characterized by that.
一端側が前記樹脂から突き出した端子を備え、
当該端子の他端側は、前記能動素子の、前記セラミック基板の反対側の面とはんだ付けまたはワイヤボンディングされることを特徴とするパワーモジュール。 The power module according to claim 1,
One end side has a terminal protruding from the resin,
The other end side of the terminal is soldered or wire bonded to the surface of the active element opposite to the ceramic substrate.
前記樹脂に一体成形された、外部の部材に固定するための取付け部を有することを特徴とするパワーモジュール。 The power module according to any one of claims 1, 2, and 3,
A power module having an attachment portion integrally formed with the resin for fixing to an external member.
一端側が前記樹脂から突き出し、他端側が前記能動素子に接続された第一端子と、
前記第一端子の前記一端側より細い、前記第一端子の前記他端側につながる第二端子と、
を備えることを特徴とするパワーモジュール。 The power module according to any one of claims 1, 2, and 4,
A first terminal with one end protruding from the resin and the other end connected to the active element;
A second terminal connected to the other end side of the first terminal, thinner than the one end side of the first terminal;
A power module comprising:
一端側が前記樹脂から突き出し、他端側が前記能動素子に接続された2本の端子を備え、
前記樹脂には、前記2本の端子の間を仕切る凸部が一体成形されていることを特徴とするパワーモジュール。 The power module according to any one of claims 1, 2, and 4,
One end side protrudes from the resin, and the other end side includes two terminals connected to the active element,
The power module is characterized in that a convex portion for partitioning the two terminals is formed integrally with the resin.
前記セラミック基板および当該セラミック基板の電極にはんだ付けされた前記能動素子を、複数組有し、
前記樹脂は、
前記各組ごとに設けられ、当該組の能動素子を封止して、当該組のセラミック基板の、前記能動素子とは反対側の面の周縁部を覆う封止部と、
前記各組ごとの封止部のうち、隣り合う封止部を連結する連結部と、
を有することを特徴とするパワーモジュール。 The power module according to claim 1,
A plurality of active elements soldered to the ceramic substrate and electrodes of the ceramic substrate;
The resin is
A sealing portion that is provided for each set, seals the active element of the set, and covers a peripheral edge of the surface of the ceramic substrate of the set opposite to the active element;
Of the sealing portions for each set, a connecting portion that connects adjacent sealing portions;
A power module comprising:
前記パワーモジュールの、前記樹脂から露出した前記導電膜に、熱伝導性を有する接合材で接合された凸部を有する冷却体と、
を有することを特徴とするインバータ。 The power module according to any one of claims 1, 2, 3, 4, 5, 6, and 7,
A cooling body having a convex portion bonded to the conductive film exposed from the resin of the power module with a bonding material having thermal conductivity;
An inverter characterized by comprising:
前記冷却体は、
前記凸部を含むパワーモジュール装着部と、
当該冷却体を固定するための、前記パワーモジュール装着部に接触した固定部と、を有し、
前記パワーモジュール装着部は、前記セラミック基板の熱膨張率に応じた材料で形成され、前記固定部は、前記パワーモジュール装着部と異なる材料で形成されることを特徴とするインバータ。 An inverter according to claim 8,
The cooling body is
A power module mounting portion including the convex portion;
A fixing part for contacting the power module mounting part for fixing the cooling body,
The inverter, wherein the power module mounting part is formed of a material corresponding to a thermal expansion coefficient of the ceramic substrate, and the fixing part is formed of a material different from that of the power module mounting part.
前記冷却体の凸部には、前記セラミック基板の導電膜に接触する突起が3つ以上形成されていることを特徴とするインバータ。 The inverter according to claim 8 or 9, wherein
3. The inverter according to claim 1, wherein three or more protrusions that contact the conductive film of the ceramic substrate are formed on the convex portion of the cooling body.
前記パワーモジュールを複数有し、
前記複数のパワージュールは、互いに接続される端子同士が向い合うように配列される、
ことを特徴としたインバータ。 An inverter according to any one of claims 8, 9 and 10,
A plurality of the power modules;
The plurality of power modules are arranged so that terminals connected to each other face each other.
An inverter characterized by that.
前記パワーモジュールを複数有し、
前記冷却体は、複数の面に、それぞれ、前記パワーモジュールのいずれかが接続された前記凸部を有する
ことを特徴とするインバータ。 An inverter according to any one of claims 8, 9, 10 and 11,
A plurality of the power modules;
The said cooling body has the said convex part to which either of the said power modules was connected to several surfaces, respectively. The inverter characterized by the above-mentioned.
前記複数のパワーモジュールに電源を供給するための2枚の板状端子と、
前記2つの板状端子に接続されたコンデンサと、
前記2つの板状端子の間に、当該2つの板状端子間を絶縁するための層と、
を有することを特徴とするインバータ。 The inverter according to any one of claims 8, 9, 10 and 11, comprising a plurality of the power modules,
Two plate-like terminals for supplying power to the plurality of power modules;
A capacitor connected to the two plate terminals;
A layer for insulating between the two plate terminals, between the two plate terminals;
An inverter characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006299816A JP4403166B2 (en) | 2006-11-06 | 2006-11-06 | Power module and power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006299816A JP4403166B2 (en) | 2006-11-06 | 2006-11-06 | Power module and power converter |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001217184A Division JP3910383B2 (en) | 2001-07-17 | 2001-07-17 | Power module and inverter |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009192710A Division JP5017332B2 (en) | 2009-08-24 | 2009-08-24 | Inverter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007043204A true JP2007043204A (en) | 2007-02-15 |
JP4403166B2 JP4403166B2 (en) | 2010-01-20 |
Family
ID=37800818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006299816A Expired - Fee Related JP4403166B2 (en) | 2006-11-06 | 2006-11-06 | Power module and power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4403166B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071102A (en) * | 2007-09-14 | 2009-04-02 | Omron Corp | Power module structure |
WO2012120672A1 (en) * | 2011-03-10 | 2012-09-13 | トヨタ自動車株式会社 | Cooler |
JP2013031330A (en) * | 2011-07-29 | 2013-02-07 | Hitachi Automotive Systems Ltd | Power conversion apparatus |
CN103872935A (en) * | 2008-10-29 | 2014-06-18 | 日立汽车***株式会社 | Power conversion device |
US9312211B2 (en) | 2012-03-07 | 2016-04-12 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
EP2565918A4 (en) * | 2010-04-26 | 2018-01-24 | Hitachi Automotive Systems, Ltd. | Power module and method for manufacturing power module |
-
2006
- 2006-11-06 JP JP2006299816A patent/JP4403166B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071102A (en) * | 2007-09-14 | 2009-04-02 | Omron Corp | Power module structure |
CN103872935A (en) * | 2008-10-29 | 2014-06-18 | 日立汽车***株式会社 | Power conversion device |
EP2565918A4 (en) * | 2010-04-26 | 2018-01-24 | Hitachi Automotive Systems, Ltd. | Power module and method for manufacturing power module |
WO2012120672A1 (en) * | 2011-03-10 | 2012-09-13 | トヨタ自動車株式会社 | Cooler |
JP5621908B2 (en) * | 2011-03-10 | 2014-11-12 | トヨタ自動車株式会社 | Cooler |
US9072197B2 (en) | 2011-03-10 | 2015-06-30 | Toyota Jidosha Kabushiki Kaisha | Cooling apparatus |
JP2013031330A (en) * | 2011-07-29 | 2013-02-07 | Hitachi Automotive Systems Ltd | Power conversion apparatus |
WO2013018620A1 (en) * | 2011-07-29 | 2013-02-07 | 日立オートモティブシステムズ株式会社 | Power conversion apparatus |
US9350228B2 (en) | 2011-07-29 | 2016-05-24 | Hitachi Automotive Systems, Ltd. | Power conversion apparatus |
US9312211B2 (en) | 2012-03-07 | 2016-04-12 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4403166B2 (en) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3910383B2 (en) | Power module and inverter | |
JP5017332B2 (en) | Inverter | |
US11075190B2 (en) | Semiconductor device and semiconductor device fabrication method | |
US6642576B1 (en) | Power semiconductor device having layered structure of power semiconductor elements and terminal members | |
US9831160B2 (en) | Semiconductor device | |
US8981552B2 (en) | Power converter, semiconductor device, and method for manufacturing power converter | |
US9837338B2 (en) | Semiconductor module with mounting case and method for manufacturing the same | |
JP5930070B2 (en) | Semiconductor device | |
CN105122446A (en) | Semiconductor device, method for assembling semiconductor device, component for semiconductor devices and unit module | |
JP4403166B2 (en) | Power module and power converter | |
JP5409889B2 (en) | Inverter | |
JP6948855B2 (en) | Power semiconductor device and power conversion device using it | |
JP5188602B2 (en) | Inverter | |
US10373919B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
CN113113401A (en) | Semiconductor circuit and method for manufacturing semiconductor circuit | |
JP2021072329A (en) | Power semiconductor device | |
JP2004303854A (en) | Semiconductor device | |
JP5202685B2 (en) | Inverter | |
JP7392319B2 (en) | semiconductor equipment | |
US10903138B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2017054855A (en) | Semiconductor device, and semiconductor package | |
US20240021496A1 (en) | Semiconductor device | |
JP4258391B2 (en) | Semiconductor device | |
US11658231B2 (en) | Semiconductor device | |
JP4246598B2 (en) | Power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091030 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4403166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |