JP2007042997A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007042997A JP2007042997A JP2005227944A JP2005227944A JP2007042997A JP 2007042997 A JP2007042997 A JP 2007042997A JP 2005227944 A JP2005227944 A JP 2005227944A JP 2005227944 A JP2005227944 A JP 2005227944A JP 2007042997 A JP2007042997 A JP 2007042997A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- impurity region
- concentration
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 169
- 239000012535 impurity Substances 0.000 claims description 400
- 238000000034 method Methods 0.000 claims description 44
- 239000010410 layer Substances 0.000 description 429
- 229910052751 metal Inorganic materials 0.000 description 55
- 239000002184 metal Substances 0.000 description 55
- 239000000463 material Substances 0.000 description 42
- 238000010586 diagram Methods 0.000 description 38
- 230000004888 barrier function Effects 0.000 description 32
- 229910052782 aluminium Inorganic materials 0.000 description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 28
- 230000015556 catabolic process Effects 0.000 description 28
- 238000005530 etching Methods 0.000 description 21
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 17
- 238000001020 plasma etching Methods 0.000 description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 13
- 239000012495 reaction gas Substances 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000002360 preparation method Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 239000011651 chromium Substances 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 9
- 238000005498 polishing Methods 0.000 description 9
- 239000010936 titanium Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 4
- 229910052714 tellurium Inorganic materials 0.000 description 4
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、半導体装置およびその製造方法に関し、より特定的には、パワーデバイスに適用される整流素子などの半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device such as a rectifier applied to a power device and a manufacturing method thereof.
炭化ケイ素（ＳｉＣ）などのワイドバンドギャップ半導体は、ケイ素（Ｓｉ）に比べてバンドギャップが大きいため、高い絶縁耐圧を有し、また高温においても安定である。このため、ワイドバンドギャップ半導体を用いたパワーデバイスは、たとえばハイブリッド自動車の制御装置、家電、または電力などの高耐圧・低損失、高温動作が必要な分野への応用が期待されている。ここでパワーデバイスとは、大電力の変換や制御を行なうデバイスの総称である。今後もパワーデバイスの応用分野はさらに拡大するものと考えられる。 A wide band gap semiconductor such as silicon carbide (SiC) has a higher band breakdown voltage than silicon (Si), and thus has a high withstand voltage and is stable even at high temperatures. For this reason, power devices using wide band gap semiconductors are expected to be applied to fields requiring high withstand voltage / low loss and high temperature operation, such as control devices for hybrid vehicles, home appliances, or electric power. Here, the power device is a generic term for devices that perform conversion and control of large power. The application field of power devices is expected to expand further in the future.
パワーデバイスとしての半導体装置（たとえば整流素子）には、大きく分類してｐｎ接合ダイオードとショットキーバリアダイオード（ＳＢＤ）とがある。ｐｎ接合ダイオードは、電流通電時に半導体内部に蓄積される少数キャリアによってターンオフ過渡時に大きな逆電流が流れる性質がある。このため、スイッチング素子のターンオン時に過大な損失を発生させるだけでなく、過大なノイズの発生源となっており、整流素子の高速化を阻害する主要な要因になっている。一方、ＳＢＤでは、半導体内部で電流を運ぶ担体が多数キャリアのみであり、電流通電時においても少数キャリアの注入や蓄積がないので、ターンオフ時の逆電流を極めて小さくすることができる。このため、一般に、ｐｎ接合ダイオードと比較してＳＢＤは高周波領域で動作することができる。 Semiconductor devices (for example, rectifying elements) as power devices are roughly classified into pn junction diodes and Schottky barrier diodes (SBD). A pn junction diode has a property that a large reverse current flows during a turn-off transition due to minority carriers accumulated in a semiconductor when a current is applied. For this reason, not only an excessive loss is generated when the switching element is turned on, but it is a source of excessive noise, which is a major factor that hinders the speeding up of the rectifying element. On the other hand, in SBD, the carrier that carries current inside the semiconductor is only the majority carrier, and there is no injection or accumulation of minority carriers even when the current is applied. Therefore, the reverse current at turn-off can be made extremely small. Therefore, in general, the SBD can operate in a high frequency region as compared with the pn junction diode.
以上により、ワイドバンドギャップ半導体を用いたＳＢＤは、高耐圧、高温動作、および高周波動作を実現し得る整流素子として期待されている。 As described above, the SBD using a wide band gap semiconductor is expected as a rectifying element capable of realizing high breakdown voltage, high temperature operation, and high frequency operation.
図５２は、従来のＳｉＣ−ＳＢＤ（整流素子）の構成を示す断面模式図である。図５２を参照して、整流素子１１０は、ｎ型のＳｉＣ基板１０１と、ＳｉＣ基板１０１の主表面上に形成され、ＳｉＣ基板１０１よりも不純物濃度の低いｎ型のドリフト層１０２と、ドリフト層１０２の表面上に形成されたアノード電極１０３と、ＳｉＣ基板１０１の裏面上に形成されたカソード電極１０４とを有している。整流素子１１０においては、アノード電極１０３とドリフト層１０２とによってショットキー障壁が構成され、この障壁によって整流特性が実現される。 FIG. 52 is a schematic cross-sectional view showing a configuration of a conventional SiC-SBD (rectifying element). Referring to FIG. 52, rectifying element 110 includes an n-type SiC substrate 101, an n-type drift layer 102 formed on the main surface of SiC substrate 101 and having a lower impurity concentration than SiC substrate 101, and a drift layer. An anode electrode 103 formed on the front surface of 102 and a cathode electrode 104 formed on the back surface of SiC substrate 101 are included. In the rectifying element 110, a Schottky barrier is configured by the anode electrode 103 and the drift layer 102, and rectification characteristics are realized by this barrier.
また、図５３は、従来のケイ素系ｐｎ接合ダイオード（整流素子）の構成を示す断面模式図である。図５３を参照して、整流素子１２０は、ｎ型のＳｉ基板１１１と、Ｓｉ基板１１１の主表面上に形成され、Ｓｉ基板１１１よりも不純物濃度の低いｎ型のドリフト層１１２と、ドリフト層１１２の表面に形成されたｐ型不純物領域１１５と、ｐ型不純物領域１１５の表面上に形成されたアノード電極１１３と、Ｓｉ基板１１１の裏面に形成されたカソード電極１１４とを有している。整流素子１２０においては、アノード電極１１３とｐ型不純物領域１１５とは電気的に（オーミック）接続され、ｐ型不純物領域１１５とｎ型のドリフト層１１２で構成されるｐｎ接合によって整流特性が実現される。 FIG. 53 is a schematic cross-sectional view showing the configuration of a conventional silicon-based pn junction diode (rectifier element). Referring to FIG. 53, rectifying element 120 includes an n-type Si substrate 111, an n-type drift layer 112 formed on the main surface of Si substrate 111 and having an impurity concentration lower than that of Si substrate 111, and a drift layer. P-type impurity region 115 formed on the surface of 112, anode electrode 113 formed on the surface of p-type impurity region 115, and cathode electrode 114 formed on the back surface of Si substrate 111. In the rectifying element 120, the anode electrode 113 and the p-type impurity region 115 are electrically (ohmically) connected, and a rectifying characteristic is realized by a pn junction including the p-type impurity region 115 and the n-type drift layer 112. The
なお、従来の整流素子の構成は、たとえば特開２００１−５３２９３号公報（特許文献１）にも開示されている。
しかしながら、従来のＳＢＤにおいては、定常損失を低減しつつ耐圧を向上することは困難であった。以下、そのことを説明する。 However, in the conventional SBD, it is difficult to improve the breakdown voltage while reducing the steady loss. This will be described below.
定常損失を低減するためには、順方向電流の立ち上がり電圧（ＶＦ）を小さくすれば良い。立ち上がり電圧ＶＦはショットキー障壁高さφＢｎによって決まるので、半導体層（ドリフト層１０２またはドリフト層１１２）の不純物濃度を高濃度にしたり、ショットキー電極（アノード電極１０３またはアノード電極１１３）として仕事関数の小さい材料を選択したりすれば、ショットキー障壁高さφＢｎが低くなり、定常損失を低減することができる。しかし、ショットキー障壁高さφＢｎが低くなると、逆方向電圧の印加時において、漏れ電流が増大し、耐圧も低下する。一方、耐圧を向上するためにショットキー電極の障壁高さφＢｎを高くすると、順方向電流の立ち上がり電圧が大きくなり、定常損失が増加する。 In order to reduce the steady loss, the forward current rising voltage (VF) may be reduced. Since the rising voltage VF is determined by the Schottky barrier height φBn, the impurity concentration of the semiconductor layer (drift layer 102 or drift layer 112) is increased, or the work function of the Schottky electrode (anode electrode 103 or anode electrode 113) is increased. If a small material is selected, the Schottky barrier height φBn becomes low, and the steady loss can be reduced. However, when the Schottky barrier height φBn is lowered, the leakage current increases and the breakdown voltage also decreases when the reverse voltage is applied. On the other hand, when the barrier height φBn of the Schottky electrode is increased in order to improve the breakdown voltage, the rising voltage of the forward current increases and the steady loss increases.
したがって、本発明の目的は、定常損失を低減しつつ耐圧を向上することのできる半導体装置およびその製造方法を提供することである。 Accordingly, an object of the present invention is to provide a semiconductor device capable of improving a breakdown voltage while reducing a steady loss and a method for manufacturing the same.
この発明に従った半導体装置は、半導体基板と、半導体からなる不純物領域層と、電極とを備える。不純物領域層は、半導体基板上に形成され、半導体基板側の表面である第１の面と、当該第１の面と反対側の表面である第２の面とを有する。電極は不純物領域層上に形成される。不純物領域層では、第２の面から第１の面に到達する第１導電型の第１不純物領域と、第１不純物領域に隣接するとともに第１不純物領域を挟むように配置され、第２の面から第１の面に向けて延在する第２導電型の第２不純物領域とが形成される。電極は、第１不純物領域にショットキー接触し、かつ、第２不純物領域に電気的に接続されている。 A semiconductor device according to the present invention includes a semiconductor substrate, an impurity region layer made of a semiconductor, and an electrode. The impurity region layer is formed on the semiconductor substrate, and has a first surface that is a surface on the semiconductor substrate side and a second surface that is a surface opposite to the first surface. The electrode is formed on the impurity region layer. The impurity region layer is disposed so as to be adjacent to the first impurity region and sandwich the first impurity region with the first impurity region of the first conductivity type reaching the first surface from the second surface. A second impurity region of a second conductivity type extending from the surface toward the first surface is formed. The electrode is in Schottky contact with the first impurity region and electrically connected to the second impurity region.
上述した半導体装置は、本発明による半導体装置の基本的な構成を有するものである。上述した半導体装置によれば、第１不純物領域と電極とのショットキー接触した部分において形成されるショットキー障壁によって基本的な整流動作を行なうことができる。 The semiconductor device described above has the basic configuration of the semiconductor device according to the present invention. According to the semiconductor device described above, the basic rectification operation can be performed by the Schottky barrier formed at the portion where the first impurity region and the electrode are in Schottky contact.
また、不純物領域層では、縦型の第１不純物領域が第２不純物領域により挟まれた構造が少なくとも１つ形成された、いわゆるスーパージャンクション構造（ＳＪ構造）が形成される。このため、不純物領域（いわゆるドリフト層）においては、第１不純物領域と第２不純物領域との接続部形成されるｐｎ接合に起因する空乏層の働きによって逆方向電圧の印加時における高い耐圧を実現できる。また、同時に、上述のような空乏層の働きによって耐圧を向上させることができるので、順方向電圧の印加時における電流の流路として第１不純物領域（たとえばｎ型層）を用いるときに、当該第１不純物領域の不純物濃度を高くできる。このため、第１不純物領域の電気抵抗値を低減できるので、定常損失を低減できる。 In the impurity region layer, a so-called super junction structure (SJ structure) is formed in which at least one structure in which a vertical first impurity region is sandwiched between second impurity regions is formed. For this reason, in the impurity region (so-called drift layer), a high withstand voltage when a reverse voltage is applied is realized by the action of the depletion layer caused by the pn junction formed at the connection between the first impurity region and the second impurity region. it can. At the same time, since the breakdown voltage can be improved by the function of the depletion layer as described above, when the first impurity region (for example, the n-type layer) is used as a current flow path when the forward voltage is applied, The impurity concentration of the first impurity region can be increased. For this reason, since the electrical resistance value of the first impurity region can be reduced, the steady loss can be reduced.
また、上述のように不純物領域にＳＪ構造を適用するので、当該ＳＪ構造によって十分な耐圧を実現できることから、上述したショットキー障壁の障壁高さφＢｎが相対的に低くなるように、電極の構成材料として仕事関数の比較的小さい材料を適用することができる。この結果、順方向電流の立上がり電圧（ＶＦ）を小さくすることができるので、この点からも定常損失を低減できる。また、このようにショットキー障壁高さφＢｎを小さくすると、逆方向電圧の印加時における漏れ電流の増大や当該接続部での耐圧の減少などが懸念されるが、本発明による半導体装置では上述のようなＳＪ構造の適用により、これらの問題の発生を抑制できる。この結果、定常損失を低減しつつ耐圧を向上させた半導体装置を実現できる。 Further, since the SJ structure is applied to the impurity region as described above, a sufficient breakdown voltage can be realized by the SJ structure. Therefore, the configuration of the electrode is set so that the barrier height φBn of the Schottky barrier is relatively low. A material having a relatively small work function can be used as the material. As a result, the rising voltage (VF) of the forward current can be reduced, and the steady loss can be reduced also from this point. In addition, when the Schottky barrier height φBn is reduced in this way, there is a concern about an increase in leakage current at the time of applying a reverse voltage and a decrease in breakdown voltage at the connection portion. However, in the semiconductor device according to the present invention, By applying such an SJ structure, the occurrence of these problems can be suppressed. As a result, it is possible to realize a semiconductor device with improved breakdown voltage while reducing steady loss.
この発明に従った半導体装置は、半導体基板と、溝が形成された不純物領域層と、充填膜と、低濃度第１不純物領域層と、電極とを備える。不純物領域層は、半導体基板上に形成される。不純物領域層は、第１導電型の第１不純物領域と、第２導電型の第２不純物領域とを含む。第１不純物領域は、不純物領域層における半導体基板側の表面である第１の面と反対側の表面である第２の面から第１の面に到達する。第２不純物領域は、第１不純物領域を挟む位置において第２の面から第１の面に向けて延在するように形成された溝の側壁に第２導電型の不純物を注入されることにより形成される。充填膜は溝の内部を充填する。低濃度第１不純物領域層は第１不純物領域上に接続される。低濃度第１不純物領域層は、第１不純物領域における第１導電型の不純物の濃度より、第１導電型の不純物の濃度が低い。電極は、低濃度第１不純物領域層にショットキー接触し、かつ、第２不純物領域に電気的に接続される。 A semiconductor device according to the present invention includes a semiconductor substrate, an impurity region layer in which a groove is formed, a filling film, a low-concentration first impurity region layer, and an electrode. The impurity region layer is formed on the semiconductor substrate. The impurity region layer includes a first impurity region of a first conductivity type and a second impurity region of a second conductivity type. The first impurity region reaches the first surface from a second surface that is a surface opposite to the first surface that is the surface on the semiconductor substrate side in the impurity region layer. The second impurity region is formed by implanting a second conductivity type impurity into a sidewall of a groove formed so as to extend from the second surface toward the first surface at a position sandwiching the first impurity region. It is formed. The filling film fills the inside of the groove. The low concentration first impurity region layer is connected to the first impurity region. The low-concentration first impurity region layer has a lower concentration of the first conductivity type impurity than the concentration of the first conductivity type impurity in the first impurity region. The electrode is in Schottky contact with the low-concentration first impurity region layer and is electrically connected to the second impurity region.
このようにすれば、上述した本発明の基本的な構成を示した半導体装置と同様の効果が得られるとともに、低濃度第１不純物領域層を形成することで、高温時における逆方向電圧印加時の漏れ電流の抑制を図る（耐圧を向上させる）ことができる。特に、電極の材料としてショットキー障壁障壁高さφＢｎが相対的に小さくなった場合においても漏れ電流を低減する（高温動作を可能とする）とともに十分な耐圧を得るために有効である。 In this way, the same effect as that of the semiconductor device having the basic configuration of the present invention described above can be obtained, and the low concentration first impurity region layer can be formed to apply a reverse voltage at a high temperature. Leakage current can be suppressed (withstand voltage can be improved). In particular, even when the Schottky barrier barrier height φBn is relatively small as an electrode material, it is effective for reducing leakage current (enabling high-temperature operation) and obtaining a sufficient breakdown voltage.
この発明に従った半導体装置の製造方法は、半導体基板を準備する工程と、半導体基板上に半導体からなる第１導電型の不純物層を形成する工程と、溝を形成する工程と、第２不純物領域を形成する工程と、電極を形成する工程とを備える。溝を形成する工程では、不純物層において、第１不純物領域となるべき領域を挟んで溝を形成する。第２不純物領域を形成する工程では、溝の内部に半導体からなる第２導電型の不純物層を形成することにより第２不純物領域を形成する。電極を形成する工程では、第１不純物領域にショットキー接触し、かつ、第２不純物領域に電気的に接続された電極を形成する。このようにすれば、本発明による半導体装置を容易に得ることができる。 A method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate, a step of forming a first conductivity type impurity layer made of a semiconductor on the semiconductor substrate, a step of forming a groove, and a second impurity. A step of forming a region and a step of forming an electrode. In the step of forming the groove, the groove is formed across the region to be the first impurity region in the impurity layer. In the step of forming the second impurity region, the second impurity region is formed by forming a second conductivity type impurity layer made of a semiconductor inside the trench. In the step of forming the electrode, an electrode that is in Schottky contact with the first impurity region and is electrically connected to the second impurity region is formed. In this way, the semiconductor device according to the present invention can be easily obtained.
この発明に従った半導体装置の製造方法は、半導体基板を準備する工程と、半導体基板上に半導体からなる第１導電型の不純物層を形成する工程と、溝を形成する工程と、第２不純物領域を形成する工程と、充填膜を形成する工程と、電極を形成する工程とを備える。溝を形成する工程では、不純物層において、第１不純物領域となるべき領域を挟んで溝を形成する。第２不純物領域を形成する工程では、溝の側壁に第２導電型の不純物を注入することにより、不純物層において溝の側壁に隣接する部分に第２導電型の第２不純物領域を形成する。充填膜を形成する工程では、溝の内部を充填するように充填膜を形成する。電極を形成する工程では、第１不純物領域にショットキー接触し、かつ、第２不純物領域に電気的に接続された電極を形成する。このようにすれば、本発明による半導体装置を容易に得ることができる。また、溝を形成するための加工方法（たとえばフォトリソグラフィ法など）における加工可能な最小寸法より、第１不純物領域の幅を狭くできる。このため、半導体装置の微細化を図ることができる。 A method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate, a step of forming a first conductivity type impurity layer made of a semiconductor on the semiconductor substrate, a step of forming a groove, and a second impurity. A step of forming a region, a step of forming a filling film, and a step of forming an electrode. In the step of forming the groove, the groove is formed across the region to be the first impurity region in the impurity layer. In the step of forming the second impurity region, a second conductivity type second impurity region is formed in a portion of the impurity layer adjacent to the side wall of the groove by implanting a second conductivity type impurity into the side wall of the groove. In the step of forming the filling film, the filling film is formed so as to fill the inside of the groove. In the step of forming the electrode, an electrode that is in Schottky contact with the first impurity region and is electrically connected to the second impurity region is formed. In this way, the semiconductor device according to the present invention can be easily obtained. In addition, the width of the first impurity region can be made narrower than the minimum size that can be processed in a processing method (for example, photolithography method) for forming the groove. For this reason, miniaturization of the semiconductor device can be achieved.
この発明に従った半導体装置の製造方法は、半導体基板を準備する工程と、半導体基板上に半導体からなる第１導電型の不純物層を形成する工程と、低濃度不純物層を形成する工程、溝を形成する工程、第２不純物領域を形成する工程、低濃度第１不純物領域層を形成する工程、充填膜を形成する工程、電極を形成する工程を備える。低濃度不純物層を形成する工程では、不純物層上に、半導体からなり不純物層より第１導電型の不純物濃度の低い低濃度不純物層を形成する。溝を形成する工程では、不純物層において第１不純物領域となるべき領域を挟むように、不純物層および低濃度不純物層を部分的に除去することにより溝を形成する。第２不純物領域を形成する工程では、溝の側壁に第２導電型の不純物を注入することにより、不純物層および低濃度不純物層において溝の側壁に隣接する部分に第２導電型の第２不純物領域を形成する。低濃度第１不純物領域層を形成する工程では、低濃度不純物層において形成された第２不純物領域の部分を除去することにより、第１不純物領域上に低濃度不純物層からなる低濃度第１不純物領域層を形成する。充填膜を形成する工程では、溝の内部を充填するように充填膜を形成する。電極を形成する工程では、低濃度第１不純物領域層にショットキー接触し、かつ、第２不純物領域に電気的に接続された電極を形成する。このようにすれば、本発明による半導体装置を容易に得ることができる。 A method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate, a step of forming a first conductivity type impurity layer made of a semiconductor on the semiconductor substrate, a step of forming a low concentration impurity layer, and a groove , Forming a second impurity region, forming a low concentration first impurity region layer, forming a filling film, and forming an electrode. In the step of forming the low-concentration impurity layer, a low-concentration impurity layer made of a semiconductor and having a lower impurity concentration of the first conductivity type than the impurity layer is formed on the impurity layer. In the step of forming the groove, the groove is formed by partially removing the impurity layer and the low-concentration impurity layer so as to sandwich the region to be the first impurity region in the impurity layer. In the step of forming the second impurity region, a second conductivity type second impurity is implanted into a portion of the impurity layer and the low concentration impurity layer adjacent to the side wall of the groove by implanting a second conductivity type impurity into the side wall of the groove. Form a region. In the step of forming the low-concentration first impurity region layer, the portion of the second impurity region formed in the low-concentration impurity layer is removed, so that the low-concentration first impurity composed of the low-concentration impurity layer is formed on the first impurity region. A region layer is formed. In the step of forming the filling film, the filling film is formed so as to fill the inside of the groove. In the step of forming an electrode, an electrode that is in Schottky contact with the low-concentration first impurity region layer and is electrically connected to the second impurity region is formed. In this way, the semiconductor device according to the present invention can be easily obtained.
この発明に従った半導体装置の製造方法は、半導体基板を準備する工程と、半導体基板上に半導体からなる第１導電型の不純物層を形成する工程と、高濃度第２不純物領域を形成する工程と、低濃度不純物層を形成する工程と、溝を形成する工程と、第２不純物領域を形成する工程と、低濃度第１不純物領域層を形成する工程と、充填膜を形成する工程と、電極を形成する工程とを備える。高濃度第２不純物領域を形成する工程では、不純物層において半導体基板に対向する面と反対側の面において、第１不純物領域となるべき領域を挟むように第２導電型の高濃度第２不純物領域を形成する。低濃度不純物層を形成する工程では、不純物層上に、半導体からなり不純物層より第１導電型の不純物濃度の低い低濃度不純物層を形成する。溝を形成する工程では、不純物層において第１不純物領域となるべき領域を挟むように、不純物層、高濃度第２不純物領域および低濃度不純物層を部分的に除去することにより溝を形成する。第２不純物領域を形成する工程では、溝の側壁に第２導電型の不純物を注入することにより、不純物層および低濃度不純物層において溝の側壁に隣接する部分に、高濃度第２不純物領域より第２導電型の不純物濃度の低い、第２導電型の第２不純物領域を形成する。低濃度第１不純物領域層を形成する工程では、低濃度不純物層において形成された第２不純物領域の部分を除去することにより、第１不純物領域上に低濃度不純物層からなる低濃度第１不純物領域層を形成する。充填膜を形成する工程では、溝の内部を充填するように充填膜を形成する。電極を形成する工程では、低濃度第１不純物領域層にショットキー接触し、かつ、高濃度第２不純物領域に電気的に接続された電極を形成する。このようにすれば、本発明による半導体装置であって、より耐圧が高く、さらに漏れ電流の抑制可能な（高温動作が可能な）半導体装置を実現できる。 The method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate, a step of forming a first conductivity type impurity layer made of a semiconductor on the semiconductor substrate, and a step of forming a high-concentration second impurity region. A step of forming a low-concentration impurity layer, a step of forming a groove, a step of forming a second impurity region, a step of forming a low-concentration first impurity region layer, a step of forming a filling film, Forming an electrode. In the step of forming the high-concentration second impurity region, the second conductivity type high-concentration second impurity is provided so that the region to be the first impurity region is sandwiched on the surface of the impurity layer opposite to the surface facing the semiconductor substrate. Form a region. In the step of forming the low-concentration impurity layer, a low-concentration impurity layer made of a semiconductor and having a lower impurity concentration of the first conductivity type than the impurity layer is formed on the impurity layer. In the step of forming the trench, the trench is formed by partially removing the impurity layer, the high-concentration second impurity region, and the low-concentration impurity layer so as to sandwich the region to be the first impurity region in the impurity layer. In the step of forming the second impurity region, by implanting a second conductivity type impurity into the sidewall of the trench, a portion adjacent to the sidewall of the trench in the impurity layer and the low-concentration impurity layer is introduced from the high-concentration second impurity region. A second conductivity type second impurity region having a low second conductivity type impurity concentration is formed. In the step of forming the low-concentration first impurity region layer, the portion of the second impurity region formed in the low-concentration impurity layer is removed, so that the low-concentration first impurity composed of the low-concentration impurity layer is formed on the first impurity region. A region layer is formed. In the step of forming the filling film, the filling film is formed so as to fill the inside of the groove. In the step of forming an electrode, an electrode that is in Schottky contact with the low-concentration first impurity region layer and is electrically connected to the high-concentration second impurity region is formed. In this way, it is possible to realize a semiconductor device according to the present invention, which has a higher breakdown voltage and can suppress a leakage current (can operate at a high temperature).
このように、本発明によればいわゆるショットキーバリアダイオードのドリフト層にＳＪ構造を適用することで、定常損失を低減しつつ耐圧を向上させた半導体装置を実現できる。 As described above, according to the present invention, by applying the SJ structure to the drift layer of the so-called Schottky barrier diode, it is possible to realize a semiconductor device with improved breakdown voltage while reducing steady loss.
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
（実施の形態１）
図１は、本発明による整流素子の実施の形態１を示す断面模式図である。図１を参照して、本発明による整流素子の実施の形態１を説明する。
(Embodiment 1)
FIG. 1 is a schematic cross-sectional view showing a first embodiment of a rectifying element according to the present invention. A first embodiment of a rectifying element according to the present invention will be described with reference to FIG.
図１に示すように、本発明による整流素子は、ｎ+型の基板１と、その基板１の裏面側に形成されたカソード電極１１と、基板１の上部表面上に形成された溝７を有するｎ層３と、溝７の内部に充填されたｐ層５と、ｎ層３の上部表面およびｐ層５の上部表面を覆うアノード電極９とからなる。ｎ+の基板１としては、ｎ+型の炭化珪素（ＳｉＣ）基板を用いることができる。基板１の上に形成されたｎ層３はＳｉＣであり、エピタキシャル成長により形成されている。ｎ層３においては、距離Ｌ１だけ離れた場所に上述した溝７が形成されている。この溝７は、距離Ｌ１だけ離れて複数個形成されていてもよい。この溝７の底部は、基板１の上部表面に到達する。そして、この幅Ｌ２の溝７の内部には、ＳｉＣからなるｐ層５がエピタキシャル成長により形成されている。基板１の厚みを厚みＴ２、ｎ層３の厚みを厚みＴ３としている。そして、ｎ層３の上部表面上であって、ｎ層３の上部表面とｐ層５の上部表面とに共に接触するようにアノード電極９が形成されている。アノード電極９の厚みＴ４は任意に決定できる。また、基板１の裏面側には厚みＴ１のカソード電極１１が形成されている。図１に示された整流素子の寸法例としては、たとえば、基板１の厚みＴ２を０．３８ｍｍ、カソード電極１１の厚みＴ１を１μｍ、ｎ層３の厚みＴ３を１０μｍ、アノード電極９の厚みＴ４を３μｍ、ｎ層３の幅Ｌ１を１．８μｍ、ｐ層５の幅Ｌ２を１．８μｍとすることができる。 As shown in FIG. 1, the rectifying device according to the present invention includes an n + type substrate 1, a cathode electrode 11 formed on the back side of the substrate 1, and a groove 7 formed on the upper surface of the substrate 1. The n layer 3 has a p layer 5 filled in the groove 7, and an anode electrode 9 covering the upper surface of the n layer 3 and the upper surface of the p layer 5. As the substrate 1 of n +, it is possible to use an n + -type silicon carbide (SiC) substrate. The n layer 3 formed on the substrate 1 is SiC and is formed by epitaxial growth. In the n layer 3, the above-described groove 7 is formed at a location separated by a distance L1. A plurality of the grooves 7 may be formed separated by a distance L1. The bottom of the groove 7 reaches the upper surface of the substrate 1. A p layer 5 made of SiC is formed by epitaxial growth inside the groove 7 having the width L2. The thickness of the substrate 1 is the thickness T2, and the thickness of the n layer 3 is the thickness T3. An anode electrode 9 is formed on the upper surface of n layer 3 so as to be in contact with both the upper surface of n layer 3 and the upper surface of p layer 5. The thickness T4 of the anode electrode 9 can be arbitrarily determined. A cathode electrode 11 having a thickness T1 is formed on the back surface side of the substrate 1. As an example of dimensions of the rectifying element shown in FIG. 1, for example, the thickness T2 of the substrate 1 is 0.38 mm, the thickness T1 of the cathode electrode 11 is 1 μm, the thickness T3 of the n layer 3 is 10 μm, and the thickness T4 of the anode electrode 9 is. Can be 3 μm, the width L1 of the n layer 3 can be 1.8 μm, and the width L2 of the p layer 5 can be 1.8 μm.
図１に示したアノード電極９の材料としては、ｎ層３とショットキー接触可能な金属であればどのような金属を用いてもよい。たとえば、アノード電極９の材料としては、たとえば銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、鉄（Ｆｅ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、錫（Ｓｎ）、鉛（Ｐｂ）などが挙げられる。 As the material of the anode electrode 9 shown in FIG. 1, any metal may be used as long as it is a metal that can make Schottky contact with the n layer 3. For example, as a material of the anode electrode 9, for example, copper (Cu), molybdenum (Mo), tungsten (W), ruthenium (Ru), chromium (Cr), iron (Fe), titanium (Ti), zinc (Zn) , Tellurium (Te), tin (Sn), lead (Pb) and the like.
また、基板１として、たとえば窒素（Ｎ2）を不純物として含有するＳｉＣ基板を用いることができる。この場合、不純物の濃度としては、１Ｅ１９（１×１０１9）／ｃｍ3という値を用いることができる。また、ｎ層３も不純物として窒素を含有することができる。この場合のｎ層３の不純物濃度はたとえば１Ｅ１７（１×１０17）／ｃｍ3とすることができる。 Further, as the substrate 1, for example, a SiC substrate containing nitrogen (N 2 ) as an impurity can be used. In this case, a value of 1E19 (1 × 10 19 ) / cm 3 can be used as the impurity concentration. The n layer 3 can also contain nitrogen as an impurity. In this case, the impurity concentration of n layer 3 can be set to 1E17 (1 × 10 17 ) / cm 3 , for example.
また、ｎ層３とショットキー電極であるアノード電極９との間のショットキー障壁φ高さＢｎの好ましい範囲は、ｎ層３の不純物濃度、使用温度によって以下のように変化する。ｎ層３の不純物濃度がたとえば１×１０14／ｃｍ3〜１×１０18／ｃｍ3である場合、ショットキー障壁高さφＢｎが０．６８ｅＶ＜φＢｎ＜１．０５ｅＶであることが好ましい。０．６８ｅＶ＜φＢｎとすることで、２５０℃の温度でもｎ層３とアノード電極９とのショットキー接触を確保することができる。また、φＢｎ＜１．０５ｅＶとすることで、１Ａ／ｃｍ3の電流を流すのに必要な電圧を０．３Ｖ以下にすることができる。ショットキー障壁高さφＢｎが上記範囲となることが期待できるアノード電極９の材料としては、たとえば銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、またはルテニウム（Ｒｕ）などが挙げられる。 In addition, a preferable range of the Schottky barrier φ height Bn between the n layer 3 and the anode electrode 9 which is a Schottky electrode varies as follows depending on the impurity concentration of the n layer 3 and the use temperature. When the impurity concentration of n layer 3 is, for example, 1 × 10 14 / cm 3 to 1 × 10 18 / cm 3 , Schottky barrier height φBn is preferably 0.68 eV <φBn <1.05 eV. By setting 0.68 eV <φBn, Schottky contact between the n layer 3 and the anode electrode 9 can be secured even at a temperature of 250 ° C. In addition, by setting φBn <1.05 eV, the voltage required to flow a current of 1 A / cm 3 can be reduced to 0.3 V or less. Examples of the material of the anode electrode 9 that can be expected to have the Schottky barrier height φBn within the above range include copper (Cu), molybdenum (Mo), tungsten (W), and ruthenium (Ru).
また、ｎ層３の不純物濃度がたとえば１×１０15／ｃｍ3〜１×１０18／ｃｍ3である場合、ショットキー障壁高さφＢｎが０．５８ｅＶ＜φＢｎ＜０．９５ｅＶであることが好ましい。０．５８ｅＶ＜φＢｎとすることで、２５０℃の温度でもｎ層３とアノード電極９とのショットキー接触を確保することができる。また、φＢｎ＜０．９５ｅＶとすることで、１Ａ／ｃｍ3の電流を流すのに必要な電圧を０．２Ｖ以下にすることができる。ショットキー障壁高さφＢｎが上記範囲となることが期待できるアノード電極９の材料としては、たとえばクロム（Ｃｒ）、鉄（Ｆｅ）、Ｃｕ、Ｍｏ、またはＷなどが挙げられる。 Further, when the impurity concentration of n layer 3 is, for example, 1 × 10 15 / cm 3 to 1 × 10 18 / cm 3 , Schottky barrier height φBn is preferably 0.58 eV <φBn <0.95 eV. . By setting 0.58 eV <φBn, Schottky contact between the n layer 3 and the anode electrode 9 can be secured even at a temperature of 250 ° C. In addition, by setting φBn <0.95 eV, the voltage required to flow a current of 1 A / cm 3 can be 0.2 V or less. Examples of the material of the anode electrode 9 that can be expected to have the Schottky barrier height φBn within the above range include chromium (Cr), iron (Fe), Cu, Mo, or W.
さらに、ｎ層３の不純物濃度がたとえば１×１０16／ｃｍ3〜１×１０18／ｃｍ3である場合、ショットキー障壁高さφＢｎが０．４８ｅＶ＜φＢｎ＜０．８４ｅＶであることが好ましい。０．４８ｅＶ＜φＢｎとすることで、２５０℃の温度でもｎ層３とアノード電極９とのショットキー接触を確保することができる。また、φＢｎ＜０．８４ｅＶとすることで、１Ａ／ｃｍ3の電流を流すのに必要な電圧を０．１Ｖ以下にすることができる。ショットキー障壁高さφＢｎが上記範囲となることが期待できるアノード電極９の材料としては、たとえばチタン（Ｔｉ）、Ｃｒ、Ｆｅ、Ｃｕ、亜鉛（Ｚｎ）、Ｍｏ、テルル（Ｔｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、またはＷなどが挙げられる。 Further, when the impurity concentration of n layer 3 is, for example, 1 × 10 16 / cm 3 to 1 × 10 18 / cm 3 , Schottky barrier height φBn is preferably 0.48 eV <φBn <0.84 eV. . By setting 0.48 eV <φBn, Schottky contact between the n layer 3 and the anode electrode 9 can be secured even at a temperature of 250 ° C. In addition, by setting φBn <0.84eV, a voltage required to flow the current of 1A / cm 3 it can be 0.1V or less. Examples of the material of the anode electrode 9 that can be expected to have the Schottky barrier height φBn within the above range include titanium (Ti), Cr, Fe, Cu, zinc (Zn), Mo, tellurium (Te), and tin (Sn). ), Lead (Pb), or W.
図１からもわかるように、ｎ層３においては、溝７の内部に充填されたｐ層５が距離Ｌ１を隔てて配置された構造になっており、いわゆるスーパージャンクション構造（ＳＪ構造）が構成されている。 As can be seen from FIG. 1, the n layer 3 has a structure in which the p layer 5 filled in the groove 7 is arranged at a distance L1 to form a so-called super junction structure (SJ structure). Has been.
次に、図１に示した整流素子の動作を簡単に説明する。整流素子のアノード電極９の電位がカソード電極１１の電位より高いと（順方向電圧が印加されると）、ｎ層３とｐ層５との接続部におけるｐｎ接合に起因する空乏層が収縮し、ｎ層３において空乏層化されていない部分（電流流路）ができる。この電流流路を介して（具体的には、空乏層化されていないｎ層３の部分および基板１を介して）、アノード電極９とカソード電極１１との間に電流が流れる。また、後述するようにＳＪ構造を利用することで十分な耐圧を確保できるので、ｎ層の不純物濃度を高くできる。このため、電流流路の電気抵抗を低く設定できる。また、順方向電圧が大きくなると、ｐ層５とｎ層３とのｐｎ接合が順方向にされることになるので、ｐｎ接合を介しても電流が流れる。このようにして、整流素子における定常損失を低減できる。 Next, the operation of the rectifying element shown in FIG. 1 will be briefly described. When the potential of the anode electrode 9 of the rectifying element is higher than the potential of the cathode electrode 11 (when a forward voltage is applied), the depletion layer due to the pn junction at the connection between the n layer 3 and the p layer 5 contracts. In the n layer 3, a portion (current flow path) that is not depleted is formed. A current flows between the anode electrode 9 and the cathode electrode 11 through this current flow path (specifically, through the portion of the n layer 3 that is not depleted and the substrate 1). Further, as will be described later, by using the SJ structure, a sufficient breakdown voltage can be secured, so that the impurity concentration of the n layer can be increased. For this reason, the electrical resistance of the current flow path can be set low. Further, when the forward voltage increases, the pn junction between the p layer 5 and the n layer 3 is set in the forward direction, so that a current flows through the pn junction. In this way, steady loss in the rectifying element can be reduced.
次に、整流素子のアノード電極９の電位がカソード電極１１の電位より低いと（逆方向電圧が印加されると）、アノード電極９とｎ層３との接触部におけるショットキー障壁によっても電流が制御される（逆方向の電流の流れが阻害される）とともに、ｎ層３とｐ層５との接続部におけるｐｎ接合に起因する空乏層が拡大し、結果的にｎ層３の幅方向全体が空乏層化される。このため、上述した電流流路が空乏層により遮断される。この結果、逆方向電圧の印加時に逆方向の電流の流れを遮断できるので、高い耐圧を実現できる。 Next, when the potential of the anode electrode 9 of the rectifying element is lower than the potential of the cathode electrode 11 (when a reverse voltage is applied), the current is also caused by the Schottky barrier at the contact portion between the anode electrode 9 and the n layer 3. As well as being controlled (reverse current flow is inhibited), a depletion layer caused by a pn junction at the connection between the n layer 3 and the p layer 5 expands, and as a result, the entire width direction of the n layer 3 is increased. Is depleted. For this reason, the above-described current flow path is blocked by the depletion layer. As a result, since a reverse current flow can be interrupted when a reverse voltage is applied, a high breakdown voltage can be realized.
図２は、図１に示した整流素子の製造方法を説明するためのフローチャートである。図３〜図７は、図１に示した整流素子の製造方法を説明するための断面模式図である。図２〜図７を参照して、図１に示した整流素子の製造方法を説明する。 FIG. 2 is a flowchart for explaining a method of manufacturing the rectifying element shown in FIG. 3-7 is a cross-sectional schematic diagram for demonstrating the manufacturing method of the rectifier element shown in FIG. A method of manufacturing the rectifying device shown in FIG. 1 will be described with reference to FIGS.
図２に示したように、図１に示した整流素子の製造方法においては、まず基板準備工程（Ｓ１０）を実施する。ここでは、たとえばｎ+のＳｉＣ基板を準備する。この基板１（図３参照）として、上述のように窒素（Ｎ2）を不純物として含有するＳｉＣ基板を用いることができる。また、当該基板１の厚みＴ２をたとえば０．３８ｍｍとすることができる。 As shown in FIG. 2, in the rectifying device manufacturing method shown in FIG. 1, a substrate preparation step (S10) is first performed. Here, for example, an n + SiC substrate is prepared. As the substrate 1 (see FIG. 3), a SiC substrate containing nitrogen (N 2 ) as an impurity as described above can be used. Further, the thickness T2 of the substrate 1 can be set to 0.38 mm, for example.
次に、この基板準備工程（Ｓ１０）として、上述した基板１の表面上にｎ層３をエピタキシャル成長法により形成する。このｎ層３としては、たとえばＳｉＣをエピタキシャル成長させる。このときのエピタキシャル成長の成膜に用いる反応ガスとしては、たとえばＳｉＨ4とＣ3Ｈ8といったガスを用いることができる。また、ｎ層３における不純物としては、窒素を用いることができる。不純物としての窒素の濃度は１Ｅ１７（１×１０17）／ｃｍ3程度にすることができる。 Next, as this substrate preparation step (S10), the n layer 3 is formed on the surface of the substrate 1 by the epitaxial growth method. As this n layer 3, for example, SiC is epitaxially grown. For example, SiH 4 and C 3 H 8 can be used as the reaction gas for the epitaxial growth at this time. Further, nitrogen can be used as an impurity in the n layer 3. The concentration of nitrogen as an impurity can be about 1E17 (1 × 10 17 ) / cm 3 .
次に、図３に示すように、ｎ層３上にマスク材１３を形成する。マスク材１３の厚みとしてはたとえば０．５μｍとすることができる。マスク材の材質としては特に限定されないが、タンタルカーバイド、窒化アルミニウムやダイヤモンドその他の材料を用いることができる。マスク材１３の製造方法としては、任意の製造方法を採用できるが、たとえばスパッタリングなどを用いてもよい。そして、マスク材１３上に酸化膜１４を堆積する。この酸化膜１４の厚みをたとえば３μｍ程度とすることができる。この酸化膜１４は任意の方法で形成できるが、たとえば化学気相成長法（ＣＶＤ）などを用いて形成してもよい。この結果、図３に示すような構造を得ることができる。 Next, as shown in FIG. 3, a mask material 13 is formed on the n layer 3. The thickness of the mask material 13 can be set to 0.5 μm, for example. The material of the mask material is not particularly limited, but tantalum carbide, aluminum nitride, diamond and other materials can be used. As a manufacturing method of the mask material 13, any manufacturing method can be adopted, but for example, sputtering or the like may be used. Then, an oxide film 14 is deposited on the mask material 13. The thickness of the oxide film 14 can be set to about 3 μm, for example. The oxide film 14 can be formed by any method, but may be formed by using, for example, chemical vapor deposition (CVD). As a result, a structure as shown in FIG. 3 can be obtained.
次に、図２に示す溝形成工程（Ｓ２０）を実施する。具体的には、フォトリソグラフィ法を用いて、溝となるべき領域上に位置する酸化膜１４を露出させるような開口パターンを有するレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして用いて、反応性イオンエッチング（ＲＩＥ）により酸化膜１４を部分的に除去する。その後、さらにＲＩＥにより露出しているマスク材１３を部分的に除去する。その後レジスト膜を除去する。そして、この状態で、酸化膜１４およびマスク材１３をマスクとして用いて、ｎ層３をＲＩＥにより部分的に除去する。この結果、図４に示すように、溝７が形成される。 Next, the groove forming step (S20) shown in FIG. 2 is performed. Specifically, using a photolithography method, a resist film (not shown) having an opening pattern that exposes the oxide film 14 located on a region to be a trench is formed. Using this resist film as a mask, the oxide film 14 is partially removed by reactive ion etching (RIE). Thereafter, the mask material 13 exposed by RIE is partially removed. Thereafter, the resist film is removed. In this state, the n layer 3 is partially removed by RIE using the oxide film 14 and the mask material 13 as a mask. As a result, as shown in FIG. 4, a groove 7 is formed.
その後、溝７の内周面について犠牲酸化処理を行なう。この犠牲酸化処理においては、たとえば加熱温度を１２００℃とし、酸化性（たとえば、乾燥酸素）の雰囲気中で所定時間加熱処理を行なうことにより、犠牲酸化膜を所定の厚みだけ成長させる。この犠牲酸化膜の厚みはたとえば５０ｎｍとすることができる。その後、上述した犠牲酸化膜および酸化膜１４をエッチングなどにより除去する。 Thereafter, sacrificial oxidation treatment is performed on the inner peripheral surface of the groove 7. In this sacrificial oxidation treatment, for example, the heating temperature is set to 1200 ° C., and the heat treatment is performed for a predetermined time in an oxidizing (for example, dry oxygen) atmosphere, thereby growing the sacrificial oxide film by a predetermined thickness. The thickness of the sacrificial oxide film can be set to, for example, 50 nm. Thereafter, the above-described sacrificial oxide film and oxide film 14 are removed by etching or the like.
次に、ｐ型層形成工程（Ｓ３０）を実施する。具体的には、溝７の内部にアルミニウム（Ａｌ）、およびボロン（Ｂ）を添加したｐ型のＳｉＣを選択エピタキシャル成長法により形成する。この結果、図５に示すように、溝７の内部にｐ層５が形成される。このｐ層における不純物の濃度はたとえば１Ｅ１７（１×１０17）／ｃｍ3とすることができる。 Next, a p-type layer forming step (S30) is performed. Specifically, p-type SiC to which aluminum (Al) and boron (B) are added is formed in the groove 7 by a selective epitaxial growth method. As a result, as shown in FIG. 5, the p layer 5 is formed inside the groove 7. The concentration of impurities in the p layer can be set to 1E17 (1 × 10 17 ) / cm 3 , for example.
次に、マスク材１３を除去する。このマスク材１３を除去する工程においては、たとえばウエットエッチングなどを用いることができる。マスク材１３として、たとえばタンタルカーバイド（ＴａＣ）、ダイヤモンド、窒化アルミニウム（ＡｌＮ）などを用いた場合には、このマスク材１３を除去する工程においてはＲＩＥを用いることができる。このＲＩＥにおいて、マスク材１３がダイヤモンドからなる場合にはＯ2系の反応ガスを用いることができる。また、マスク材１３が窒化アルミニウムからなる場合には、ＲＩＥの反応ガスとしてＣｌ2系の反応ガスを用いることができる。 Next, the mask material 13 is removed. In the step of removing the mask material 13, for example, wet etching or the like can be used. When, for example, tantalum carbide (TaC), diamond, aluminum nitride (AlN), or the like is used as the mask material 13, RIE can be used in the step of removing the mask material 13. In this RIE, when the mask material 13 is made of diamond, an O 2 -based reaction gas can be used. When the mask material 13 is made of aluminum nitride, a Cl 2 -based reaction gas can be used as the RIE reaction gas.
次に、図６に示すように、ｎ層３およびｐ層５の上部表面を覆うように酸化膜を形成する犠牲酸化処理を行なう。この犠牲酸化処理においては、たとえば酸化性の雰囲気中で加熱温度を１２００℃とし所定時間だけ当該加熱処理を行なう。この結果、犠牲酸化膜１５が形成される。犠牲酸化膜１５の厚みはたとえば５０ｎｍとすることができる。 Next, as shown in FIG. 6, sacrificial oxidation treatment is performed to form an oxide film so as to cover the upper surfaces of n layer 3 and p layer 5. In this sacrificial oxidation treatment, for example, the heating temperature is 1200 ° C. in an oxidizing atmosphere, and the heating treatment is performed for a predetermined time. As a result, a sacrificial oxide film 15 is formed. The thickness of the sacrificial oxide film 15 can be set to, for example, 50 nm.
その後、犠牲酸化膜１５をエッチングにより除去する。この状態で、図２に示した電極形成工程（Ｓ４０）を実施する。具体的には、ｎ層３およびｐ層５の上部表面上に第１メタル膜１６を形成する。この第１メタル膜１６上にアルミニウム膜１７を形成する。このようにして、第１メタル膜１６およびアルミニウム膜１７からなるアノード電極９が形成される。なお、このアルミニウム膜１７はボンディング電極として作用するものであり、外部配線との接続を容易にできるような金属であればどの金属を用いてもよい。また、第１メタル膜１６としては、ｎ層３とショットキー接触可能な材料であれば任意の材料を用いることができる。たとえば、第１メタル膜１６を構成する材料としては、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）などを用いることができる。また、第１メタル膜１６に含まれる金属としては、他にクロム（Ｃｒ）、鉄（Ｆｅ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、錫（Ｓｎ）、鉛（Ｐｂ）などを用いることができる。第１メタル膜１６の厚みはたとえば０．１μｍとすることができる。また、アルミニウム膜１７の厚みはたとえば２μｍ以上５μｍ以下とすることができる。 Thereafter, the sacrificial oxide film 15 is removed by etching. In this state, the electrode formation step (S40) shown in FIG. 2 is performed. Specifically, the first metal film 16 is formed on the upper surfaces of the n layer 3 and the p layer 5. An aluminum film 17 is formed on the first metal film 16. In this way, the anode electrode 9 composed of the first metal film 16 and the aluminum film 17 is formed. The aluminum film 17 functions as a bonding electrode, and any metal may be used as long as it can be easily connected to external wiring. As the first metal film 16, any material can be used as long as it is a material capable of making Schottky contact with the n layer 3. For example, copper (Cu), molybdenum (Mo), tungsten (W), ruthenium (Ru), or the like can be used as the material constituting the first metal film 16. Other metals contained in the first metal film 16 include chromium (Cr), iron (Fe), titanium (Ti), zinc (Zn), tellurium (Te), tin (Sn), and lead (Pb). Etc. can be used. The thickness of the first metal film 16 can be set to 0.1 μm, for example. The thickness of the aluminum film 17 can be set to 2 μm or more and 5 μm or less, for example.
そして、基板１の裏面側に、図１に示すようなカソード電極１１を形成する。カソード電極１１を構成する材料としては、導電性の材料、たとえば金属など任意の材料を用いることができる。このようにして、図１に示す整流素子を得ることができる。 Then, a cathode electrode 11 as shown in FIG. 1 is formed on the back side of the substrate 1. As a material constituting the cathode electrode 11, a conductive material, for example, any material such as a metal can be used. In this way, the rectifying element shown in FIG. 1 can be obtained.
なお、図１に示した整流素子では、ｎ層３が平面形状においてマトリクス状あるいはストライプ状に配置されていてもよい。たとえば、ｎ層３をストライプ状に配置する場合には、溝７が当該ｎ層３を挟むようにストライプ状に（同じ方向に延びる複数の溝７が互いに間隔を隔てて配置された状態で）形成される。また、ｎ層３が平面的にはマトリクス状に配置される場合には、溝７の平面形状はいわゆる格子状となる。ｎ層３の平面形状は、３角形または４角形以上の多角形状、あるいは円形状であってもよい。 In the rectifying device shown in FIG. 1, the n layers 3 may be arranged in a matrix shape or a stripe shape in a planar shape. For example, when the n layer 3 is arranged in a stripe shape, the groove 7 is in a stripe shape so as to sandwich the n layer 3 (with a plurality of grooves 7 extending in the same direction being spaced apart from each other). It is formed. Further, when the n layer 3 is arranged in a matrix in a plan view, the planar shape of the groove 7 is a so-called lattice shape. The planar shape of the n layer 3 may be a triangular shape, a polygonal shape equal to or more than a quadrangular shape, or a circular shape.
図８は、図１に示した本発明による整流素子の実施の形態１の第１の変形例を示す断面模式図である。図８を参照して、本発明による整流素子の実施の形態１の第１の変形例を説明する。 FIG. 8 is a schematic cross-sectional view showing a first modification of the first embodiment of the rectifying device according to the present invention shown in FIG. With reference to FIG. 8, the 1st modification of Embodiment 1 of the rectifier by this invention is demonstrated.
図８に説明した整流素子は、基本的には図１に示した整流素子と同様の構造を備えるが、溝７の深さが異なっている。すなわち、図８に示した整流素子では、溝７がｎ+型の基板１まで到達せず、ｎ層３の途中まで延在する。たとえば、ｎ層３の厚みＴ３が１０μｍであるとき、溝７の深さＴ５を９μｍとすることができる。なお、他の部分のサイズとしては、図１に示した整流素子と同様の数値を用いることができる。 The rectifying device described in FIG. 8 basically has the same structure as the rectifying device shown in FIG. 1, but the depth of the groove 7 is different. That is, in the rectifying device shown in FIG. 8, the groove 7 does not reach the n + type substrate 1 but extends partway through the n layer 3. For example, when the thickness T3 of the n layer 3 is 10 μm, the depth T5 of the groove 7 can be 9 μm. As the size of other portions, the same numerical values as those of the rectifying element shown in FIG. 1 can be used.
このような構造の整流素子によっても、図１に示した本発明による整流素子の実施の形態１と同様の効果を得ることができる。 The same effect as that of the first embodiment of the rectifying device according to the present invention shown in FIG.
図９は、図８に示した本発明による整流素子の実施の形態１の第１の変形例の製造方法を説明するための断面模式図である。図９を参照して、図８に示した本発明による整流素子の実施の形態１の第１の変形例の製造方法を説明する。 FIG. 9 is a schematic cross-sectional view for explaining a manufacturing method of the first modification of the first embodiment of the rectifying device according to the present invention shown in FIG. With reference to FIG. 9, the manufacturing method of the 1st modification of Embodiment 1 of the rectifying element by this invention shown in FIG. 8 is demonstrated.
図８に示した整流素子の製造方法は、基本的には図１に示した整流素子の製造方法と同様であるが、図２に示した溝形成工程（Ｓ２０）が図１に示した整流素子の製造方法と異なっている。具体的には、図８に示した整流素子の製造方法においては、図２に示した基板準備工程（Ｓ１０）をまず実施する。その後、溝形成工程（Ｓ２０）として、酸化膜１４およびマスク材１３をマスクとして用いて、ｎ層３をＲＩＥにより部分的に除去することにより、図９に示すように溝７を形成する。このとき、ＲＩＥの処理時間を調整することにより、溝７の底部が基板１の上部表面にまで到達する前にＲＩＥ処理を終了する。この結果、図９に示すように、ｎ層３の途中までの深さの溝７を形成することができる。 The manufacturing method of the rectifying element shown in FIG. 8 is basically the same as the manufacturing method of the rectifying element shown in FIG. 1, but the groove forming step (S20) shown in FIG. It differs from the device manufacturing method. Specifically, in the rectifying device manufacturing method shown in FIG. 8, the substrate preparation step (S10) shown in FIG. 2 is first performed. Thereafter, as a groove forming step (S20), the n layer 3 is partially removed by RIE using the oxide film 14 and the mask material 13 as a mask, thereby forming the groove 7 as shown in FIG. At this time, by adjusting the RIE processing time, the RIE processing is completed before the bottom of the groove 7 reaches the upper surface of the substrate 1. As a result, as shown in FIG. 9, a groove 7 having a depth up to the middle of the n layer 3 can be formed.
この後、図１に示した整流素子の製造方法と同様に、ｐ型層形成工程（Ｓ３０）および電極形成工程（Ｓ４０）を実施することにより、図８に示すような整流素子を得ることができる。 Thereafter, the p-type layer forming step (S30) and the electrode forming step (S40) are carried out in the same manner as in the rectifying device manufacturing method shown in FIG. 1, whereby a rectifying device as shown in FIG. 8 can be obtained. it can.
図１０は、本発明による整流素子の実施の形態１の第２の変形例を示す断面模式図である。図１０を参照して、本発明による整流素子の実施の形態１の第２の変形例を説明する。 FIG. 10 is a schematic cross-sectional view showing a second modification of the first embodiment of the rectifying device according to the present invention. With reference to FIG. 10, the 2nd modification of Embodiment 1 of the rectifier element by this invention is demonstrated.
図１０に示した整流素子は、基本的には図８に示した整流素子と同様の構造を備えるが、ｎ層３中での不純物濃度のプロファイルが異なっている。すなわち、図８や図１に示した整流素子においては、ｎ層３中の不純物濃度はその厚み方向において基本的に同一であった。しかし、図１０に示した整流素子においては、ｎ層３における不純物濃度は、基板１側からアノード電極９側にかけて徐々に高くなっている。 The rectifying element shown in FIG. 10 basically has the same structure as that of the rectifying element shown in FIG. 8, but the impurity concentration profile in the n layer 3 is different. That is, in the rectifying device shown in FIGS. 8 and 1, the impurity concentration in the n layer 3 is basically the same in the thickness direction. However, in the rectifying element shown in FIG. 10, the impurity concentration in the n layer 3 gradually increases from the substrate 1 side to the anode electrode 9 side.
すなわち、図１０の左端に示したグラフのように、ｎ層３中の不純物濃度は、ｎ層３の電極１との境界部における不純物濃度Ａから、アノード電極９との接続部における不純物濃度Ｂまでほぼ直線的に高くなっている。ここで、図１０の左端に示したグラフでは、横軸がｎ層３中のｎ型不純物の濃度を示し、縦軸がｎ層３の下部表面からの厚み方向の距離を示している。 That is, as shown in the graph shown at the left end of FIG. 10, the impurity concentration in the n layer 3 is changed from the impurity concentration A at the boundary with the electrode 1 of the n layer 3 to the impurity concentration B at the connection with the anode electrode 9. Is almost linearly higher. Here, in the graph shown at the left end of FIG. 10, the horizontal axis indicates the concentration of the n-type impurity in the n layer 3, and the vertical axis indicates the distance in the thickness direction from the lower surface of the n layer 3.
このようにしても、図１または図８に示した整流素子と同様の効果を得ることができる。また、ｎ層３における不純物濃度が基板１側においては低く、アノード電極９側においては相対的に高くなっているので、順方向電圧が印加されたときにはｎ層３における電気抵抗をその上部において相対的に低くすることができる。一方、整流素子に逆バイアス（逆電圧）が印加された場合には、ｎ層３の下部における不純物濃度が上部における不純物濃度よりも相対的に低くなっていることにより、耐圧をより高めることができる。なお、このようなｎ層３における不純物濃度の分布は、図１に示した構成の整流素子にも適用できる。この場合も同様の効果を得ることができる。 Even if it does in this way, the same effect as the rectifier shown in Drawing 1 or Drawing 8 can be acquired. Further, since the impurity concentration in the n layer 3 is low on the substrate 1 side and relatively high on the anode electrode 9 side, the electrical resistance in the n layer 3 is relatively high in the upper part when a forward voltage is applied. Can be lowered. On the other hand, when a reverse bias (reverse voltage) is applied to the rectifying element, the breakdown voltage can be further increased because the impurity concentration in the lower portion of the n layer 3 is relatively lower than the impurity concentration in the upper portion. it can. Such a distribution of impurity concentration in the n layer 3 can also be applied to the rectifying device having the configuration shown in FIG. In this case, the same effect can be obtained.
次に、図１０に示した整流素子の製造方法について簡単に説明する。図１０に示した整流素子の製造方法は、基本的には図８に示した整流素子の製造方法と同様である。但し、ｎ層３を形成するときのエピタキシャル成長における反応ガスのガス組成が、不純物が高くなる方向へと時間の経過とともに徐々にシフトする点が異なる。具体的には、不純物の供給源となる反応ガスの流量が時間と共に徐々に多くなるように、反応ガスの流量を調整する。この結果、ｎ層３中の不純物濃度をその厚み方向において徐々に上にいくほど高くすることができる。なお、図１０に示した不純物濃度のＡで示した値はたとえば１Ｅ１５（１×１０15）／ｃｍ3とすることができ、Ｂで示した値は１Ｅ１７（１×１０17）／ｃｍ3とすることができる。 Next, a method for manufacturing the rectifying element shown in FIG. 10 will be briefly described. The manufacturing method of the rectifying element shown in FIG. 10 is basically the same as the manufacturing method of the rectifying element shown in FIG. However, the difference is that the gas composition of the reaction gas in the epitaxial growth when forming the n layer 3 gradually shifts with time in the direction of increasing impurities. Specifically, the flow rate of the reaction gas is adjusted so that the flow rate of the reaction gas serving as the impurity supply source gradually increases with time. As a result, the impurity concentration in the n layer 3 can be increased as it gradually increases in the thickness direction. The value indicated by A of the impurity concentration shown in FIG. 10 can be, for example, 1E15 (1 × 10 15 ) / cm 3, and the value indicated by B is 1E17 (1 × 10 17 ) / cm 3 . can do.
（実施の形態２）
図１１は、本発明による整流素子の実施の形態２を示す断面模式図である。図１１を参照して、本発明による整流素子の実施の形態２を説明する。
(Embodiment 2)
FIG. 11 is a schematic cross-sectional view showing Embodiment 2 of the rectifying element according to the present invention. A second embodiment of the rectifying element according to the present invention will be described with reference to FIG.
図１１に示した整流素子は、基本的には図１に示した整流素子と同様に、ｎ+型の電極１上にｎ層３とｐ領域１９とからなるスーパージャンクション（ＳＪ）構造が形成されている点は共通している。但し、このｐ領域１９が溝７の側壁からのイオン注入によって形成されている点が異なる。具体的には、図１１に示した整流素子は、基板１上にｎ層３が形成されている。このｎ層３には格子状またはストライプ状に溝７が形成されている。溝７はｎ層３を貫通せず、ｎ層３の厚み方向の途中の位置まで延びている。なお、この溝７はｎ層３を貫通するように形成してもよい。この溝７の内壁上には熱酸化膜２１が形成されている。また、この熱酸化膜２１上には、溝７の内部を充填するように酸化膜２２が形成されている。また、溝７の周囲を覆うように、後述する製造方法からもわかるようにイオン注入によって形成されたｐ領域１９が形成されている。ｐ領域１９の下部表面は基板１の上部表面と接触する。そして、ｎ層３およびｐ領域１９の上部表面を覆うようにアノード電極９が形成されている。また、基板１の裏面側にはカソード電極１１が形成されている。図１１に示された整流素子の寸法例としては、たとえば、基板１の厚みＴ２を０．３８ｍｍ、カソード電極１１の厚みＴ１を１μｍ、ｎ層３の厚みＴ３を１０μｍ、アノード電極９の厚みＴ４を３μｍ、ｎ層３の幅Ｌ１を１．８μｍ、ｐ領域１９の幅Ｌ２を０．４５μｍ、溝７の幅Ｌ３を２．５μｍ、溝７の深さＴ５を９μｍとすることができる。 The rectifying device shown in FIG. 11 basically has a super junction (SJ) structure composed of an n layer 3 and a p region 19 on an n + -type electrode 1 in the same manner as the rectifying device shown in FIG. The points are common. However, the difference is that the p region 19 is formed by ion implantation from the side wall of the groove 7. Specifically, the rectifying element shown in FIG. 11 has an n layer 3 formed on a substrate 1. Grooves 7 are formed in the n layer 3 in a lattice shape or a stripe shape. The groove 7 does not penetrate the n layer 3 and extends to a position in the middle of the thickness direction of the n layer 3. The groove 7 may be formed so as to penetrate the n layer 3. A thermal oxide film 21 is formed on the inner wall of the groove 7. An oxide film 22 is formed on the thermal oxide film 21 so as to fill the trench 7. Further, a p region 19 formed by ion implantation is formed so as to cover the periphery of the groove 7 as can be understood from a manufacturing method described later. The lower surface of the p region 19 is in contact with the upper surface of the substrate 1. An anode electrode 9 is formed so as to cover the upper surfaces of n layer 3 and p region 19. A cathode electrode 11 is formed on the back side of the substrate 1. As dimensions of the rectifying element shown in FIG. 11, for example, the thickness T2 of the substrate 1 is 0.38 mm, the thickness T1 of the cathode electrode 11 is 1 μm, the thickness T3 of the n layer 3 is 10 μm, and the thickness T4 of the anode electrode 9 is. Can be 3 μm, the width L 1 of the n-layer 3 can be 1.8 μm, the width L 2 of the p region 19 can be 0.45 μm, the width L 3 of the groove 7 can be 2.5 μm, and the depth T 5 of the groove 7 can be 9 μm.
このような構造によっても、図１に示した本発明の整流素子と同様の効果を得ることができる。 Even with such a structure, the same effect as that of the rectifying element of the present invention shown in FIG. 1 can be obtained.
次に、図１１に示した整流素子の製造方法を説明する。図１２は、図１１に示した整流素子の製造方法を説明するためのフローチャートである。図１３〜図１７は、図１１に示した整流素子の製造方法を説明するための断面模式図である。図１２〜図１７を参照して、図１１に示した整流素子の製造方法を説明する。 Next, a method for manufacturing the rectifying element shown in FIG. 11 will be described. FIG. 12 is a flowchart for explaining a method of manufacturing the rectifying element shown in FIG. 13-17 is a cross-sectional schematic diagram for demonstrating the manufacturing method of the rectifier shown in FIG. A method for manufacturing the rectifying device shown in FIG. 11 will be described with reference to FIGS.
まず、図１２に示すように、図８に示した本発明による整流素子の製造方法と同様に基板準備工程（Ｓ１０）を実施する。この工程では、基本的に図８に示した整流素子の製造方法において準備した基板と同様の基板を準備する。その後、基板１上に熱酸化膜２４（図１３参照）を形成する。この熱酸化膜２４はたとえば酸化性雰囲気で加熱温度１２００℃という温度で加熱し、厚さが５０ｎｍ程度である。次に、熱酸化膜２４上に酸化膜２５を形成する。酸化膜２５は、たとえばＣＶＤ法などによって形成され、その厚みが３μｍ程度とすることができる。そして、酸化膜２５上にフォトリソグラフィ法によってレジストパターンが形成され、当該レジストパターンをマスクとして用いてＲＩＥなどにより、この熱酸化膜２４および酸化膜２５は部分的に除去される。この結果、溝７が形成されるべき領域上に開口部が形成される。そして、当該開口部が形成された熱酸化膜２４および酸化膜２５をマスクとして、ＲＩＥによりｎ層３を部分的に除去することにより溝７が形成される。このようにして、図１２に示した溝形成工程（Ｓ２０）を実施する。この結果、図１３に示すようにｎ層３に溝７が形成される。 First, as shown in FIG. 12, the substrate preparation step (S10) is performed in the same manner as in the method of manufacturing a rectifying device according to the present invention shown in FIG. In this step, basically, a substrate similar to the substrate prepared in the rectifying device manufacturing method shown in FIG. 8 is prepared. Thereafter, a thermal oxide film 24 (see FIG. 13) is formed on the substrate 1. The thermal oxide film 24 is heated, for example, in an oxidizing atmosphere at a heating temperature of 1200 ° C. and has a thickness of about 50 nm. Next, an oxide film 25 is formed on the thermal oxide film 24. The oxide film 25 is formed by, for example, a CVD method, and can have a thickness of about 3 μm. Then, a resist pattern is formed on the oxide film 25 by photolithography, and the thermal oxide film 24 and the oxide film 25 are partially removed by RIE or the like using the resist pattern as a mask. As a result, an opening is formed on the region where the groove 7 is to be formed. Then, using the thermal oxide film 24 and the oxide film 25 in which the opening is formed as a mask, the n layer 3 is partially removed by RIE, thereby forming the groove 7. In this way, the groove forming step (S20) shown in FIG. 12 is performed. As a result, a groove 7 is formed in the n layer 3 as shown in FIG.
次に、図１２に示したｐ型領域形成工程（Ｓ１１０）を実施する。具体的には、基板１の温度を５００℃として、アルミニウムおよびボロンなどの不純物を２Ｅ１７（２×１０17）／ｃｍ3の濃度で０．４５μｍの深さまで注入する。この結果、図１３に示すようにｐ領域１９がｎ層３の溝７に隣接する部分に形成される。 Next, the p-type region forming step (S110) shown in FIG. 12 is performed. Specifically, the temperature of the substrate 1 is set to 500 ° C., and impurities such as aluminum and boron are implanted at a concentration of 2E17 (2 × 10 17 ) / cm 3 to a depth of 0.45 μm. As a result, the p region 19 is formed in a portion adjacent to the groove 7 of the n layer 3 as shown in FIG.
次に、エッチングにより酸化膜２５および熱酸化膜２４をすべて除去する。その後、注入された不純物を活性化するための活性化アニール処理を行なう。この活性化アニール処理では、加熱温度をたとえば１７００℃として加熱時間を２０分とすることができる。その後、熱酸化膜２１（図１４を参照）を形成する。この熱酸化膜２１を形成するための処理では、加熱温度を１２００℃とすることができる。この熱酸化膜２１の厚みはたとえば５０ｎｍとすることができる。 Next, the oxide film 25 and the thermal oxide film 24 are all removed by etching. Thereafter, an activation annealing process is performed to activate the implanted impurities. In this activation annealing treatment, the heating temperature can be set to 1700 ° C., for example, and the heating time can be set to 20 minutes. Thereafter, a thermal oxide film 21 (see FIG. 14) is formed. In the process for forming the thermal oxide film 21, the heating temperature can be set to 1200 ° C. The thickness of the thermal oxide film 21 can be set to, for example, 50 nm.
次に、図１２に示した溝の充填工程（Ｓ１２０）を実施する。具体的には、図１５に示すように、ＴＥＯＳ酸化膜である酸化膜２２を熱酸化膜２１上に堆積することにより、溝７を充填する。この酸化膜２２の堆積厚みはたとえば１．５μｍとすることができる。この程度の厚みを堆積すれば、酸化膜２２によって溝７の内部を充填することができる。 Next, the groove filling step (S120) shown in FIG. 12 is performed. Specifically, as shown in FIG. 15, an oxide film 22 which is a TEOS oxide film is deposited on the thermal oxide film 21 to fill the trench 7. The deposited thickness of oxide film 22 can be set to 1.5 μm, for example. If this thickness is deposited, the inside of the groove 7 can be filled with the oxide film 22.
次に、ｎ層３上に位置する酸化膜２２および熱酸化膜２１を除去するためのエッチング処理を行なう。このエッチング処理においては、たとえばＲＩＥを用いることができる。このＲＩＥにおいては、ＣＦ4系の反応ガスを用いることができる。 Next, an etching process for removing oxide film 22 and thermal oxide film 21 located on n layer 3 is performed. In this etching process, for example, RIE can be used. In this RIE, a CF 4 type reaction gas can be used.
その後、ｎ層３、酸化膜２２および熱酸化膜２１の上部表面を覆うように犠牲酸化膜２６（図１６参照）を形成する。この犠牲酸化膜２６を形成するための熱処理では、たとえば酸化性雰囲気で加熱温度を１２００℃とすることができる。この犠牲酸化膜２６の厚みはたとえば５０ｎｍとすることができる。 Thereafter, a sacrificial oxide film 26 (see FIG. 16) is formed so as to cover the upper surfaces of n layer 3, oxide film 22 and thermal oxide film 21. In the heat treatment for forming the sacrificial oxide film 26, for example, the heating temperature can be 1200 ° C. in an oxidizing atmosphere. The thickness of the sacrificial oxide film 26 can be set to, for example, 50 nm.
次に、上述した犠牲酸化膜２６をエッチングにより除去する。この後、図１２に示した電極形成工程（Ｓ４０）を実施する。具体的には、ｎ層３の上部表面を覆うように第１メタル膜１６を形成する。この第１メタル膜１６上にアルミニウム膜１７を形成する。この第１メタル膜１６およびアルミニウム膜１７によりアノード電極９が形成される。第１メタル膜１６を構成する材料としては、ｎ層３とショットキー接触可能な金属であれば任意の金属を用いることができるが、本発明の実施の形態１において示した金属と同様の金属を用いることが好ましい。また、第１メタル膜１６の厚みはたとえば０．１μｍとすることができる。また、アルミニウム膜１７の厚みは２μｍ以上５μｍ以下とすることができる。 Next, the above-described sacrificial oxide film 26 is removed by etching. Thereafter, the electrode forming step (S40) shown in FIG. 12 is performed. Specifically, the first metal film 16 is formed so as to cover the upper surface of the n layer 3. An aluminum film 17 is formed on the first metal film 16. The anode electrode 9 is formed by the first metal film 16 and the aluminum film 17. As a material constituting the first metal film 16, any metal can be used as long as it is a metal capable of Schottky contact with the n layer 3, but the same metal as the metal shown in the first embodiment of the present invention. Is preferably used. The thickness of the first metal film 16 can be set to 0.1 μm, for example. The thickness of the aluminum film 17 can be 2 μm or more and 5 μm or less.
この後、基板１の裏面側にカソード電極１１を形成する。このようにして、図１１に示す整流素子を得ることができる。 Thereafter, the cathode electrode 11 is formed on the back side of the substrate 1. In this way, the rectifying element shown in FIG. 11 can be obtained.
図１８は、図１１に示した本発明による整流素子の実施の形態２の第１の変形例を示す断面模式図である。図１８を参照して、本発明による整流素子の実施の形態２の第１の変形例を説明する。 18 is a schematic cross-sectional view showing a first modification of the rectifying device according to the second embodiment of the present invention shown in FIG. With reference to FIG. 18, a first modification of the rectifying device according to the second embodiment of the present invention will be described.
図１８に示すように、整流素子は図１１に示した整流素子と基本的に同様の構造を備えるが、溝７の深さが異なる。このため、ｐ領域１９の下部は基板１の上部表面と接触していない。すなわち、ｐ領域１９と基板１との間にはｎ層３の一部が延在した状態となっている。このような構造によっても、図１１に示した整流素子と同様の効果を得ることができる。 As shown in FIG. 18, the rectifying element has basically the same structure as the rectifying element shown in FIG. 11, but the depth of the groove 7 is different. For this reason, the lower portion of the p region 19 is not in contact with the upper surface of the substrate 1. That is, a part of the n layer 3 extends between the p region 19 and the substrate 1. Even with such a structure, the same effect as that of the rectifying device shown in FIG. 11 can be obtained.
次に、図１８に示した本発明による整流素子の実施の形態２の第１の変形例の製造方法を説明する。図１９および図２０は、本発明による整流素子の実施の形態２の第１の変形例の製造方法を説明するための断面模式図である。図１９および図２０を参照して、本発明による整流素子の実施の形態２の第１の変形例の製造方法を説明する。 Next, the manufacturing method of the 1st modification of Embodiment 2 of the rectifying device by this invention shown in FIG. 18 is demonstrated. 19 and 20 are schematic cross-sectional views for explaining the manufacturing method of the first modification of the rectifying device according to the second embodiment of the present invention. With reference to FIG. 19 and FIG. 20, the manufacturing method of the 1st modification of Embodiment 2 of the rectifier by this invention is demonstrated.
まず、図１２に示した基板準備工程（Ｓ１０）を実施する。その後、図１２の溝形成工程（Ｓ２０）を実施するが、このとき形成される溝７の深さは、図１９に示すようにｎ層３の途中までの深さである。次に、図１２に示したｐ型領域形成工程（Ｓ１１０）を実施する。その結果、図２０に示すように、溝７の周囲のｎ層３において導電型がｐ型の不純物を高温イオン注入することによりｐ領域１９が形成される。このとき、形成されるｐ領域１９の下部は基板１と間隔を隔てて位置している。 First, the substrate preparation step (S10) shown in FIG. 12 is performed. Thereafter, the groove forming step (S20) of FIG. 12 is performed. The depth of the groove 7 formed at this time is a depth up to the middle of the n layer 3 as shown in FIG. Next, the p-type region forming step (S110) shown in FIG. 12 is performed. As a result, as shown in FIG. 20, p region 19 is formed by high-temperature ion implantation of impurities of p type conductivity in n layer 3 around trench 7. At this time, the lower portion of the p region 19 to be formed is located at a distance from the substrate 1.
この後、図１２に示した整流素子の製造方法と同様に、図１２に示した溝の充填工程（Ｓ１２０）および電極形成工程（Ｓ４０）を順次実施することにより、図１８に示す整流素子を得ることができる。 Thereafter, the groove filling step (S120) and the electrode forming step (S40) shown in FIG. 12 are sequentially performed in the same manner as the rectifying device manufacturing method shown in FIG. Obtainable.
図２１は、本発明による整流素子の実施の形態２の第２の変形例を示す断面模式図である。図２１を参照して、本発明による整流素子の実施の形態２の第２の変形例を説明する。 FIG. 21 is a schematic cross-sectional view showing a second modification of the second embodiment of the rectifying element according to the present invention. With reference to FIG. 21, the 2nd modification of Embodiment 2 of the rectifier by this invention is demonstrated.
図２１に示した整流素子は、基本的には図１８に示した整流素子と同様の構造を備えるが、ｎ層３における不純物濃度のプロファイルが異なっている。すなわち、図２１に示した整流素子では、図２１の左側のグラフに示すように、ｎ層の下部から上部に向けて徐々に不純物の濃度が高くなっている。なお、図２１の左側に示したグラフは横軸が不純物の濃度を示し、縦軸がｎ層３の厚さ方向におけるｎ層３の下部表面からの距離を示している。このようにすれば、図１８に示した整流素子と同様の効果を得ることができるとともに、図１０に示した整流素子と同様の効果も得ることができる。また、図２１に示した整流素子の製造方法は、基本的に図１８に示した整流素子の製造方法と同様であるが、ｎ層３を形成するときのエピタキシャル成長における反応ガスのガス組成が、不純物が高くなる方向へと時間の経過とともに徐々にシフトする（具体的には、不純物の供給源となる反応ガスの流量が時間と共に徐々に多くなるように、反応ガスの流量を調整する）点が異なる。この結果、ｎ層３中の不純物濃度をその厚み方向において徐々に上にいくほど高くすることができる。なお、図２１に示した不純物濃度のＡで示した値はたとえば１Ｅ１５（１×１０15）／ｃｍ3とすることができ、Ｂで示した値は１Ｅ１７（１×１０17）／ｃｍ3とすることができる。また、このようなｎ層３における不純物濃度の分布は、図１１に示した構成の整流素子にも適用できる。この場合も同様の効果を得ることができる。 The rectifying element shown in FIG. 21 basically has the same structure as that of the rectifying element shown in FIG. 18, but the impurity concentration profile in the n layer 3 is different. That is, in the rectifying element shown in FIG. 21, as shown in the graph on the left side of FIG. 21, the concentration of impurities gradually increases from the bottom to the top of the n layer. In the graph shown on the left side of FIG. 21, the horizontal axis indicates the impurity concentration, and the vertical axis indicates the distance from the lower surface of the n layer 3 in the thickness direction of the n layer 3. In this way, the same effect as that of the rectifying element shown in FIG. 18 can be obtained, and the same effect as that of the rectifying element shown in FIG. 10 can be obtained. 21 is basically the same as the method of manufacturing the rectifying device shown in FIG. 18, except that the gas composition of the reaction gas in the epitaxial growth when forming the n layer 3 is A point that gradually shifts with time as the impurities become higher (specifically, the flow rate of the reaction gas is adjusted so that the flow rate of the reaction gas that becomes the impurity supply source gradually increases with time). Is different. As a result, the impurity concentration in the n layer 3 can be increased as it gradually increases in the thickness direction. Note that the impurity concentration A shown in FIG. 21 can be 1E15 (1 × 10 15 ) / cm 3 , for example, and the value B can be 1E17 (1 × 10 17 ) / cm 3 . can do. Further, such an impurity concentration distribution in the n layer 3 can also be applied to the rectifying element having the configuration shown in FIG. In this case, the same effect can be obtained.
（実施の形態３）
図２２は、本発明による整流素子の実施の形態３を示す断面模式図である。図２２を参照して、本発明による整流素子の実施の形態３を説明する。
(Embodiment 3)
FIG. 22 is a schematic sectional view showing Embodiment 3 of the rectifying element according to the present invention. With reference to FIG. 22, a third embodiment of the rectifying element according to the present invention will be described.
図２２に示した整流素子は、基本的には図１１に示した整流素子と同様の構造を備えるが、ｎ層３の上にｎ型不純物の濃度がｎ層３よりも相対的に低くなっている低濃度エピ層２８が形成されている点が異なる。この低濃度エピ層２８は、高温時の漏れ電流の抑制（耐圧の向上）を図るための構造である。この低濃度エピ層２８の厚みＴ６はたとえば１μｍとすることができる。また、低濃度エピ層２８における不純物濃度はたとえば１Ｅ１６（１×１０16）／ｃｍ3とすることができる。なお、その他の構造の寸法や不純物濃度は、基本的には図１１に示した整流素子における寸法と同様である。このような構造の整流素子においては、図１に示した整流素子と同様の効果が得られるとともに、低濃度エピ層２８を形成することによって耐圧をさらに向上させることができる。このような低濃度エピ層２８を形成することによる効果を見積もると、たとえば以下のように推定できる。ここで、第１メタル膜１６と低濃度エピ層２８とのショットキー接触におけるショットキー障壁高さφＢｎが０．７ｅＶであり、雰囲気温度を２５０℃、低濃度エピ層２８の平面積を４ｍｍ2、印加される逆方向電流を１０Ｖとしたとき、低濃度エピ層２８の不純物濃度が上述のように１Ｅ１６（１×１０16）／ｃｍ3であるとき、推定される漏れ電流は０．０４１Ａとなる。なお、参考として、低濃度エピ層２８の不純物濃度が１Ｅ１５（１×１０15）／ｃｍ3であるとき、推定される漏れ電流は０．０２２Ａとなり、低濃度エピ層２８の不純物濃度が１Ｅ１７（１×１０17）／ｃｍ3であるとき、推定される漏れ電流は０．３５Ａとなる。これらの結果より、順方向電圧が印加されたときの定常損失をも考慮すれば、低濃度エピ層２８の不純物濃度は上述のように１Ｅ１６（１×１０16）／ｃｍ3とすることが好ましい。 The rectifying device shown in FIG. 22 basically has the same structure as the rectifying device shown in FIG. 11, but the n-type impurity concentration on the n layer 3 is relatively lower than that of the n layer 3. The difference is that the low concentration epi layer 28 is formed. This low-concentration epi layer 28 has a structure for suppressing leakage current at high temperature (improvement of breakdown voltage). The thickness T6 of the low-concentration epi layer 28 can be set to 1 μm, for example. The impurity concentration in the low-concentration epi layer 28 can be set to, for example, 1E16 (1 × 10 16 ) / cm 3 . The dimensions and impurity concentrations of other structures are basically the same as those in the rectifying element shown in FIG. In the rectifying element having such a structure, the same effect as that of the rectifying element shown in FIG. 1 can be obtained, and the breakdown voltage can be further improved by forming the low-concentration epi layer 28. If the effect of forming such a low concentration epi layer 28 is estimated, it can be estimated as follows, for example. Here, the Schottky barrier height φBn in the Schottky contact between the first metal film 16 and the low-concentration epi layer 28 is 0.7 eV, the ambient temperature is 250 ° C., and the plane area of the low-concentration epi layer 28 is 4 mm 2. , when the reverse current applied with 10V, when the impurity concentration of the low concentration epitaxial layer 28 is the 1E16 (1 × 10 16) / cm 3 as described above, the leakage current is estimated and 0.041A Become. For reference, when the impurity concentration of the low-concentration epi layer 28 is 1E15 (1 × 10 15 ) / cm 3 , the estimated leakage current is 0.022 A, and the impurity concentration of the low-concentration epi layer 28 is 1E17 ( When 1 × 10 17 ) / cm 3 , the estimated leakage current is 0.35 A. From these results, considering the steady loss when the forward voltage is applied, the impurity concentration of the low concentration epilayer 28 is preferably 1E16 (1 × 10 16 ) / cm 3 as described above. .
なお、上述した図２２に示した整流素子について、図１０に示したようにｎ層３での不純物濃度を、下部表面から上部表面に向けて徐々に高くなるようにしてもよい。また、溝７の深さを適宜変更しても良い。 In the rectifying device shown in FIG. 22 described above, the impurity concentration in the n layer 3 may be gradually increased from the lower surface toward the upper surface as shown in FIG. Moreover, you may change the depth of the groove | channel 7 suitably.
次に、図２２に示した整流素子の製造方法について説明する。図２３は、図２２に示した整流素子の製造方法を説明するためのフローチャートである。図２４は、図２３における基板準備工程（Ｓ１０）に含まれるエピタキシャル成長工程を説明するためのフローチャートである。図２５〜図３２は、図２２に示した整流素子の製造方法を説明するための断面模式図である。図２３〜図３２を参照して、図２２に示した本発明による整流素子の実施の形態３の製造方法を説明する。 Next, a method for manufacturing the rectifying element shown in FIG. 22 will be described. FIG. 23 is a flowchart for explaining a method of manufacturing the rectifying element shown in FIG. FIG. 24 is a flowchart for explaining an epitaxial growth step included in the substrate preparation step (S10) in FIG. 25 to 32 are schematic cross-sectional views for explaining a method of manufacturing the rectifying device shown in FIG. With reference to FIGS. 23 to 32, a method of manufacturing the third embodiment of the rectifying device according to the present invention shown in FIG. 22 will be described.
図２２に示す整流素子の製造方法では、図２３に示すように、まず、基板準備工程（Ｓ１０）を実施する。この基板準備工程においては、ｎ+型のＳｉＣ基板である基板１（図２５参照）を準備する。この基板１としては、不純物として窒素（Ｎ2）を含有し、不純物濃度が１Ｅ１９（１×１０19）／ｃｍ3であるＳｉＣ基板を用いることができる。この基板１の厚みとしてはたとえば０．３８ｍｍという値を採用することができる。そして、この基板１上において、図２４に示すように第１エピ成長工程（Ｓ１１）を実施する。この第１エピ成長工程（Ｓ１１）においては、図２５に示すように、基板１の表面を洗浄したあと、基板１上にｎ層３をエピタキシャル成長させる。このｎ層３の厚みとしてはたとえば１０μｍという値を用いることができる。また、このドリフト層としてのｎ層３における不純物（窒素）の濃度は１Ｅ１７（１×１０17）／ｃｍ3とすることができる。そして、次に図２４に示した第２エピ成長工程（Ｓ１２）を実施する。この第２エピ成長工程（Ｓ１２）においては、ｎ層３上に低濃度エピ層２８（図２５参照）を形成する。低濃度エピ層２８における窒素不純物の濃度はたとえば１Ｅ１６（１×１０16）／ｃｍ3とすることができる。 In the rectifying device manufacturing method shown in FIG. 22, as shown in FIG. 23, first, a substrate preparation step (S10) is performed. In this substrate preparation step, substrate 1 (see FIG. 25), which is an n + type SiC substrate, is prepared. As this substrate 1, a SiC substrate containing nitrogen (N 2 ) as an impurity and having an impurity concentration of 1E19 (1 × 10 19 ) / cm 3 can be used. As the thickness of the substrate 1, for example, a value of 0.38 mm can be adopted. Then, a first epi growth step (S11) is performed on the substrate 1 as shown in FIG. In the first epi growth step (S11), as shown in FIG. 25, after cleaning the surface of the substrate 1, the n layer 3 is epitaxially grown on the substrate 1. As the thickness of the n layer 3, for example, a value of 10 μm can be used. The concentration of the impurity (nitrogen) in the n layer 3 as the drift layer can be 1E17 (1 × 10 17 ) / cm 3 . Next, the second epi growth step (S12) shown in FIG. 24 is performed. In the second epi growth step (S12), a low concentration epi layer 28 (see FIG. 25) is formed on the n layer 3. The concentration of nitrogen impurities in the low-concentration epi layer 28 can be set to, for example, 1E16 (1 × 10 16 ) / cm 3 .
次に、低濃度エピ層２８上に、図１１に示した整流素子の製造方法と同様に熱酸化膜２４（図２６参照）および酸化膜２５（図２６参照）を形成する。熱酸化膜２４の厚みはたとえば５０ｎｍとすることができる。また、この熱酸化膜２４を製造するための熱処理では、加熱温度を１２００℃とすることができる。また、酸化膜２５はＣＶＤ法などにより形成することができる。その後、酸化膜２５上にフォトリソグラフィ法を用いて溝７が形成されるべき領域上に溝７の平面形状と同じ開口パターンを有するレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして用いて、エッチングにより酸化膜２５および熱酸化膜２４を部分的に除去する。その後、レジスト膜を除去する。そして、酸化膜２５および熱酸化膜２４をマスクとして用いて、低濃度エピ層２８およびｎ層３をＲＩＥなどのエッチングにより部分的に除去することにより溝７（図２６参照）を形成する。この結果、図２６に示すような構造を得ることができる。このようにして、溝の形成工程（Ｓ２０）（図２３参照）を実施する。 Next, a thermal oxide film 24 (see FIG. 26) and an oxide film 25 (see FIG. 26) are formed on the low-concentration epi layer 28 in the same manner as the rectifying device manufacturing method shown in FIG. The thickness of the thermal oxide film 24 can be set to, for example, 50 nm. Further, in the heat treatment for manufacturing the thermal oxide film 24, the heating temperature can be set to 1200 ° C. The oxide film 25 can be formed by a CVD method or the like. Thereafter, a resist film (not shown) having the same opening pattern as the planar shape of the groove 7 is formed on the oxide film 25 on the region where the groove 7 is to be formed by using a photolithography method. Using this resist film as a mask, oxide film 25 and thermal oxide film 24 are partially removed by etching. Thereafter, the resist film is removed. Then, using oxide film 25 and thermal oxide film 24 as a mask, trench 7 (see FIG. 26) is formed by partially removing low-concentration epi layer 28 and n layer 3 by etching such as RIE. As a result, a structure as shown in FIG. 26 can be obtained. In this way, the groove forming step (S20) (see FIG. 23) is performed.
次に、図２３に示すように、ｐ型領域形成工程（Ｓ１１０）を実施する。具体的には、基板１の温度を５００℃として、アルミニウムおよびボロンなどの不純物を２Ｅ１７（２×１０17）／ｃｍ3の濃度で溝７の壁面から０．４５μｍの深さまで注入する。この結果、図２７に示すようにｐ領域１９がｎ層３および低濃度エピ層２８の溝７に隣接する部分に形成される。 Next, as shown in FIG. 23, a p-type region forming step (S110) is performed. Specifically, the injection temperature of the substrate 1 as 500 ° C., until the impurities such as aluminum and boron 2E17 (2 × 10 17) / cm density at a wall from a 0.45μm depth of the grooves 7 of 3. As a result, as shown in FIG. 27, the p region 19 is formed in a portion adjacent to the groove 7 of the n layer 3 and the low concentration epilayer 28.
この後、エッチングにより酸化膜２５および熱酸化膜２４を除去する。そして、ｐ領域１９における不純物を活性化するための活性化アニール処理を実施する。活性化アニール処理では、たとえば１７００℃という加熱温度で２０分の間加熱するといった条件を用いてもよい。その後、溝７の内周面上からｎ層３の上部表面上にまで延在するように熱酸化膜２１（図２８参照）を形成する。熱酸化膜２１の厚みとしてはたとえば５０ｎｍとすることができる。この熱酸化膜２１を形成するための熱処理温度はたとえば１２００℃とすることができる。この熱酸化膜２１上に、ＴＥＯＳ酸化膜を堆積することで酸化膜２２（図２８参照）を形成する。この結果、酸化膜２２によって溝７の内部が充填された状態となり、図２８に示すような構造を得る。このようにして溝の充填工程（Ｓ１２０）（図２３参照）が実施される。 Thereafter, the oxide film 25 and the thermal oxide film 24 are removed by etching. Then, an activation annealing process for activating impurities in p region 19 is performed. In the activation annealing treatment, for example, a condition of heating at a heating temperature of 1700 ° C. for 20 minutes may be used. Thereafter, thermal oxide film 21 (see FIG. 28) is formed so as to extend from the inner peripheral surface of groove 7 to the upper surface of n layer 3. The thickness of the thermal oxide film 21 can be set to 50 nm, for example. The heat treatment temperature for forming this thermal oxide film 21 can be set to 1200 ° C., for example. An oxide film 22 (see FIG. 28) is formed on the thermal oxide film 21 by depositing a TEOS oxide film. As a result, the inside of the groove 7 is filled with the oxide film 22, and a structure as shown in FIG. 28 is obtained. In this way, the groove filling step (S120) (see FIG. 23) is performed.
次に、酸化膜２２上にフォトリソグラフィ法により溝７およびｐ領域１９上部分に開口パターンが形成されたレジスト膜３０（図２９参照）を形成する。このレジスト膜３０をマスクとして用いて、酸化膜２２、熱酸化膜２１および低濃度エピ層２８の一部をエッチングにより除去する。この結果、図２９に示すような構造を得る。なお、レジスト膜３０は、酸化膜２２および熱酸化膜２１を部分的に除去するためのエッチングにおけるマスクとして用い、低濃度エピ層２８を部分的に除去するためのエッチングにおけるマスクとしては当該エッチング用の酸化膜２２および熱酸化膜２１を用いてもよい。この結果、ｎ層３上にｎ型の低濃度エピ層２８が残存することになる。このようにして、図２３に示した凸部形成工程（Ｓ２１０）を実施する。 Next, a resist film 30 (see FIG. 29) having an opening pattern formed on the trench 7 and the p region 19 is formed on the oxide film 22 by photolithography. Using this resist film 30 as a mask, part of oxide film 22, thermal oxide film 21 and low-concentration epitaxial layer 28 is removed by etching. As a result, a structure as shown in FIG. 29 is obtained. The resist film 30 is used as a mask for etching to partially remove the oxide film 22 and the thermal oxide film 21, and is used as a mask for etching to partially remove the low-concentration epi layer 28. Alternatively, the oxide film 22 and the thermal oxide film 21 may be used. As a result, the n-type low concentration epitaxial layer 28 remains on the n layer 3. Thus, the convex part formation process (S210) shown in FIG. 23 is implemented.
次に、図２９に示したレジスト膜３０を除去した後、フォトリソグラフィ法により、図３０に示すように、上述したエッチングにより形成された溝７およびｐ領域１９上に形成された凹部を充填するようにレジスト膜３１を形成する。そして、ウエットエッチングを用いて、レジスト膜３１の間において露出している酸化膜２２およびその酸化膜２２下に位置する熱酸化膜２１を除去する。その後レジスト膜３１を除去する。その結果、図３１に示すような構造を得る。 Next, after removing the resist film 30 shown in FIG. 29, the recess formed on the groove 7 and the p region 19 formed by the etching described above is filled by photolithography, as shown in FIG. Thus, a resist film 31 is formed. Then, the oxide film 22 exposed between the resist films 31 and the thermal oxide film 21 located under the oxide film 22 are removed by wet etching. Thereafter, the resist film 31 is removed. As a result, a structure as shown in FIG. 31 is obtained.
この後、当該低濃度エピ層２８が形成された基板を洗浄する。そして、図２３に示した電極形成工程（Ｓ４０）を実施する。具体的には、低濃度エピ層２８の表面を覆うとともにｐ領域１９、熱酸化膜２１、および酸化膜２２の上部表面上にまで延在するように第１メタル膜１６を形成する。この第１メタル膜としては、低濃度エピ層２８とショットキー接触可能な金属であれば任意の金属を用いることができる。次に、第１メタル膜１６上にアルミニウム膜１７を形成する。この結果、アノード電極９としての第１メタル膜１６およびアルミニウム膜１７が形成される。そして、電極１の裏面側にカソード電極１１を配置する。このようにして、図２２に示す整流素子を得ることができる。 Thereafter, the substrate on which the low-concentration epi layer 28 is formed is cleaned. And the electrode formation process (S40) shown in FIG. 23 is implemented. Specifically, first metal film 16 is formed so as to cover the surface of low-concentration epi layer 28 and to extend to the upper surfaces of p region 19, thermal oxide film 21, and oxide film 22. As the first metal film, any metal can be used as long as it is a metal that can make Schottky contact with the low-concentration epi layer 28. Next, an aluminum film 17 is formed on the first metal film 16. As a result, the first metal film 16 and the aluminum film 17 as the anode electrode 9 are formed. Then, the cathode electrode 11 is disposed on the back side of the electrode 1. In this way, the rectifying element shown in FIG. 22 can be obtained.
（実施の形態４）
図３３は、本発明による整流素子の実施の形態４を示す断面模式図である。図３３を参照して、本発明による整流素子の実施の形態４を説明する。
(Embodiment 4)
FIG. 33 is a schematic cross-sectional view showing a fourth embodiment of the rectifying element according to the present invention. With reference to FIG. 33, Embodiment 4 of the rectifier according to the present invention will be described.
図３３に示した整流素子は、基本的に図２２に示した整流素子と同様の構造を備えるが、ｐ領域１９の上部に埋込ｐ層３２が形成されている点、および低濃度エピ層２８の上部表面の形状が図２２に示した整流素子とは異なっている。また、このような各構成要素の形状の相違により、アノード電極の構成も異なっている。以下具体的に説明する。 The rectifying device shown in FIG. 33 basically has the same structure as that of the rectifying device shown in FIG. 22, except that a buried p layer 32 is formed above the p region 19, and a low-concentration epi layer. The shape of the upper surface of 28 is different from the rectifying element shown in FIG. Moreover, the configuration of the anode electrode is also different due to the difference in the shape of each component. This will be specifically described below.
図３３に示した整流素子は、基本的には上述のように図２２に示した整流素子と同様の構造を備えるが、ｐ領域１９の上部において溝７に隣接する位置に埋込ｐ層３２が形成されている。この埋込ｐ層３２の幅はｐ領域１９の幅よりも広くなっている。このため、埋込ｐ層３２において溝７が位置する側と反対側の端部はｎ層３へと突出した状態になっている。そして、ｎ層３上に配置された低濃度エピ層２８の上部表面は、その中央部が上方に凸となった平面形状になっている。また、低濃度エピ層２８の側壁上にはサイドウォール酸化膜３４が形成されている。そして、溝７の内部に充填された酸化膜である熱酸化膜２１および酸化膜２２の上部表面の位置は、埋込ｐ層３２の上部表面位置よりも基板１側に後退している。そして、埋込ｐ層３２の上部表面上から溝７の側壁を構成する埋込ｐ層３２の側部上にまで延在するようにオーミック接合メタル膜３６が形成されている。一方、低濃度エピ層２８の上部表面上には低濃度エピ層２８とショットキー接触している第１メタル膜１６が形成されている。第１メタル膜１６上には、全体を覆うようにアルミニウム膜１７が形成されている。 The rectifying device shown in FIG. 33 basically has the same structure as the rectifying device shown in FIG. 22 as described above. However, the buried p layer 32 is formed at a position adjacent to the groove 7 above the p region 19. Is formed. The buried p layer 32 is wider than the p region 19. For this reason, the end of the buried p layer 32 opposite to the side where the groove 7 is located is in a state of protruding to the n layer 3. The upper surface of the low-concentration epi layer 28 disposed on the n layer 3 has a planar shape with a central portion protruding upward. A sidewall oxide film 34 is formed on the sidewall of the low concentration epi layer 28. Then, the positions of the upper surfaces of the thermal oxide film 21 and the oxide film 22 which are oxide films filled in the trench 7 are set back from the upper surface position of the buried p layer 32 to the substrate 1 side. An ohmic junction metal film 36 is formed so as to extend from the upper surface of the buried p layer 32 to the side of the buried p layer 32 constituting the sidewall of the trench 7. On the other hand, a first metal film 16 that is in Schottky contact with the low-concentration epi layer 28 is formed on the upper surface of the low-concentration epi layer 28. An aluminum film 17 is formed on the first metal film 16 so as to cover the whole.
このように、図２２に示した構成に加えて、埋込ｐ層３２を形成することによって、図２２に示した整流素子による効果に加えて、漏れ電流の低減および耐圧のさらなる向上を図ることができる。また、ＳＪ構造におけるｐ領域１９と上述した埋込ｐ層３２との間、および埋込ｐ層３２とオーミック接合メタル膜３６とはオーミック接触していてもよい。なお、この埋込ｐ層３２における不純物濃度はたとえば１Ｅ１８（１×１０18）／ｃｍ3とすることができる。また、この埋込ｐ層３２の厚みＴ７は０．５μｍ以上１μｍ以下とすることができる。また、この溝７の間において対向する埋込ｐ層３２の間の距離Ｌ４は特に限定されないがｎ層３の幅Ｌ１よりも狭いことが好ましい。すなわち、Ｌ４は０を越えＬ１未満とすることができる。また、図３３に示した整流素子の他の寸法は基本的に図２２に示した整流素子と同様とすることができる。 In this way, by forming the buried p layer 32 in addition to the configuration shown in FIG. 22, in addition to the effect of the rectifying element shown in FIG. 22, the leakage current is reduced and the breakdown voltage is further improved. Can do. Further, the p region 19 in the SJ structure and the buried p layer 32 described above, and the buried p layer 32 and the ohmic junction metal film 36 may be in ohmic contact. The impurity concentration in buried p layer 32 can be set to, for example, 1E18 (1 × 10 18 ) / cm 3 . Further, the thickness T7 of the buried p layer 32 can be set to 0.5 μm or more and 1 μm or less. Further, the distance L4 between the buried p layers 32 facing each other between the grooves 7 is not particularly limited, but is preferably narrower than the width L1 of the n layer 3. That is, L4 can be greater than 0 and less than L1. Further, other dimensions of the rectifying element shown in FIG. 33 can be basically the same as those of the rectifying element shown in FIG.
なお、上述した図３３に示した整流素子について、図１０に示したようにｎ層３での不純物濃度を、下部表面から上部表面に向けて徐々に高くなるようにしてもよい。また、溝７の深さを適宜変更しても良い。 In the rectifying device shown in FIG. 33 described above, the impurity concentration in the n layer 3 may gradually increase from the lower surface toward the upper surface as shown in FIG. Moreover, you may change the depth of the groove | channel 7 suitably.
図３４は、図３３に示した整流素子の製造方法を説明するためのフローチャートである。図３５〜図４６は、図３３に示した整流素子の製造方法を説明するための断面模式図である。図３４〜図４６を参照して、本発明による整流素子の実施の形態４の製造方法を説明する。 FIG. 34 is a flowchart for explaining a method of manufacturing the rectifying element shown in FIG. 35 to 46 are schematic cross-sectional views for explaining a method of manufacturing the rectifying element shown in FIG. With reference to FIGS. 34 to 46, a method of manufacturing the rectifying device according to the fourth embodiment of the present invention will be described.
まず、図３４に示すように、基板を準備した後に第１エピ成長工程（Ｓ１１）を実施する。具体的には、図３５に示すように、ｎ+型のＳｉＣ基板である基板１を準備し、当該基板１上にｎ型のＳｉＣをエピタキシャル成長させることによってｎ層３を形成する。この結果、図３５に示すような構造を得る。なお、上述した第１エピ成長工程の前には基板洗浄工程を行なってもよい。 First, as shown in FIG. 34, after the substrate is prepared, the first epi growth step (S11) is performed. Specifically, as shown in FIG. 35, to prepare a substrate 1 which is a SiC substrate of the n + -type, forming the n layer 3 by epitaxially growing an n-type SiC on the substrate 1. As a result, a structure as shown in FIG. 35 is obtained. In addition, you may perform a board | substrate washing | cleaning process before the 1st epi growth process mentioned above.
次に、埋込ｐ層形成工程（Ｓ３１０）を実施する。埋込ｐ層形成工程（Ｓ３１０）においては、ＣＶＤ法などを用いてｎ層３の上部表面上に、図３６に示すようにｎ層３上に酸化膜を形成する。この酸化膜上にフォトリソグラフィ法を用いてレジスト膜（図示せず）を形成する。このレジスト膜には、埋込ｐ層を形成するべき領域に開口部が形成されている。そして、このレジスト膜をマスクとして用いて、酸化膜を部分的にエッチングにより除去する。その後レジスト膜を除去する。この結果、図３６に示す酸化膜２５を得る。そして、ｎ層３の露出した上部表面を熱酸化することにより熱酸化膜２４を形成する。この状態で、酸化膜２５をマスクとしてｎ層３に対してイオン注入を行なうことにより、ｎ層３の上部表面層に埋込ｐ層３２を形成する。その結果、図３６に示すような構造を得る。次に、エッチングにより酸化膜２５および熱酸化膜２４を除去する。その後、基板の洗浄を行なう洗浄工程を実施する。そして、第２エピ成長工程（Ｓ１２）を実施する。具体的には、ｎ層３上にｎ層３よりも不純物濃度の低い低濃度エピ層２８を形成する。この低濃度エピ層２８における窒素不純物の濃度はたとえば１Ｅ１６（１×１０16）／ｃｍ3とすることができる。その結果、図３７に示すような構造を得る。 Next, a buried p layer forming step (S310) is performed. In the buried p-layer forming step (S310), an oxide film is formed on the upper surface of n layer 3 using CVD or the like, as shown in FIG. A resist film (not shown) is formed on the oxide film by photolithography. In the resist film, an opening is formed in a region where a buried p layer is to be formed. Then, using this resist film as a mask, the oxide film is partially removed by etching. Thereafter, the resist film is removed. As a result, an oxide film 25 shown in FIG. 36 is obtained. Then, a thermal oxide film 24 is formed by thermally oxidizing the exposed upper surface of the n layer 3. In this state, ion implantation is performed on n layer 3 using oxide film 25 as a mask, thereby forming buried p layer 32 in the upper surface layer of n layer 3. As a result, a structure as shown in FIG. 36 is obtained. Next, the oxide film 25 and the thermal oxide film 24 are removed by etching. Thereafter, a cleaning process for cleaning the substrate is performed. Then, the second epi growth step (S12) is performed. Specifically, a low-concentration epi layer 28 having an impurity concentration lower than that of the n layer 3 is formed on the n layer 3. The concentration of nitrogen impurities in the low-concentration epi layer 28 can be set to 1E16 (1 × 10 16 ) / cm 3 , for example. As a result, a structure as shown in FIG. 37 is obtained.
その後、酸化膜形成工程（Ｓ３２０）を実施する。具体的には、図３８に示すように、低濃度エピ層２８の上部表面上に熱酸化膜２４を形成する。この熱酸化膜上にＳｉＮ膜をＬＰＣＶＤ法を用いて形成する。このＳｉＮ膜上にフォトリソグラフィ法を用いてレジスト膜（図示せず）を形成する。このレジスト膜には、ほぼ埋込ｐ層３２が形成された領域と重なる領域に開口パターンが形成されている。このレジスト膜をマスクとして用いて、ＳｉＮ膜を部分的にエッチングにより除去する。その後レジスト膜を除去する。その結果、図３８に示したようなＳｉＮ膜３８を含む構造を得る。 Thereafter, an oxide film forming step (S320) is performed. Specifically, as shown in FIG. 38, a thermal oxide film 24 is formed on the upper surface of the low concentration epilayer 28. A SiN film is formed on this thermal oxide film using the LPCVD method. A resist film (not shown) is formed on the SiN film by photolithography. In this resist film, an opening pattern is formed in a region substantially overlapping with the region where the buried p layer 32 is formed. Using this resist film as a mask, the SiN film is partially removed by etching. Thereafter, the resist film is removed. As a result, a structure including the SiN film 38 as shown in FIG. 38 is obtained.
そして、図３８に示した状態でＬＯＣＯＳ酸化を実施する。すなわち、図３９に示すように、ＳｉＮ膜３８により覆われていない部分に熱酸化によってＬＯＣＯＳ酸化膜３９を形成する。この結果、図３９に示す構造を得る。 Then, LOCOS oxidation is performed in the state shown in FIG. That is, as shown in FIG. 39, a LOCOS oxide film 39 is formed by thermal oxidation in a portion not covered with the SiN film 38. As a result, the structure shown in FIG. 39 is obtained.
次に、ＬＯＣＯＳ酸化膜３９上に図４０に示すように酸化膜を形成する。この酸化膜はＣＶＤ法を用いて形成してもよい。この酸化膜上にフォトリソグラフィ法を用いてレジスト膜（図示せず）を形成する。このレジスト膜においては、溝（図４０参照）が形成されるべき領域に開口パターンが形成されている。このレジスト膜をマスクとして用いて、酸化膜およびＬＯＣＯＳ酸化膜３９を部分的に除去する。その結果、図４０に示すような酸化膜４０が得られる。その後、レジスト膜を除去した後に、酸化膜４０およびＬＯＣＯＳ酸化膜３９をマスクとして用いて、低濃度エピ層２８、埋込ｐ層３２およびｎ層３をエッチングにより部分的に除去する。この結果、図４０に示すように溝７を形成できる。このようにして溝形成工程（Ｓ２０）（図３４参照）を実施できる。 Next, an oxide film is formed on the LOCOS oxide film 39 as shown in FIG. This oxide film may be formed using a CVD method. A resist film (not shown) is formed on the oxide film by photolithography. In this resist film, an opening pattern is formed in a region where a groove (see FIG. 40) is to be formed. Using this resist film as a mask, the oxide film and the LOCOS oxide film 39 are partially removed. As a result, an oxide film 40 as shown in FIG. 40 is obtained. Thereafter, after removing the resist film, the low concentration epi layer 28, the buried p layer 32 and the n layer 3 are partially removed by etching using the oxide film 40 and the LOCOS oxide film 39 as a mask. As a result, the groove 7 can be formed as shown in FIG. In this way, the groove forming step (S20) (see FIG. 34) can be performed.
そして、ｐ型のイオンを溝７の側壁に注入するｐ領域形成工程（Ｓ１１０）（図３４参照）を実施する。このときのイオン注入の不純物濃度は２Ｅ１７（２×１０17）／ｃｍ3とすることができ、注入深さを０．４５μｍとすることができる。この結果、図４０に示すように厚みが０．４５μｍのｐ領域１９が形成される。 Then, a p region forming step (S110) (see FIG. 34) for injecting p-type ions into the sidewall of the groove 7 is performed. The impurity concentration of the ion implantation at this time can be 2E17 (2 × 10 17 ) / cm 3, and the implantation depth can be 0.45 μm. As a result, a p region 19 having a thickness of 0.45 μm is formed as shown in FIG.
次に、酸化膜４０、ＳｉＮ膜３８およびＬＯＣＯＳ酸化膜３９をエッチングにより除去する。そして、ｐ領域１９を構成する不純物を活性化するための活性化アニール処理を実施する。その後、溝７の内部から低濃度エピ層２８の上部表面上にまで延在する熱酸化膜２１（図４１参照）を形成する。そして、溝７の内部を充填するように、熱酸化膜２１上にＴＥＯＳ酸化膜を堆積することで酸化膜２２（図４１参照）を形成する。この結果、図４１に示すような構造を得る。このようにして、溝の充填工程（Ｓ１２０）を実施できる。 Next, the oxide film 40, the SiN film 38, and the LOCOS oxide film 39 are removed by etching. Then, an activation annealing process for activating the impurities constituting the p region 19 is performed. Thereafter, a thermal oxide film 21 (see FIG. 41) extending from the inside of the trench 7 to the upper surface of the low-concentration epi layer 28 is formed. Then, an oxide film 22 (see FIG. 41) is formed by depositing a TEOS oxide film on the thermal oxide film 21 so as to fill the inside of the trench 7. As a result, a structure as shown in FIG. 41 is obtained. In this manner, the groove filling step (S120) can be performed.
この後、酸化膜２２上にフォトリソグラフィ法を用いてレジスト膜（図示せず）を形成する。このレジスト膜には、ｐ領域１９が形成された部分を露出させるような開口パターンが形成されている。このレジスト膜をマスクとして用いて、酸化膜２２、熱酸化膜２１および低濃度エピ層２８をエッチングにより部分的に除去する。このエッチングとしてはたとえばＲＩＥを用いることができる。その後レジスト膜を除去する。この結果、図４２に示すように、ｎ層３上に低濃度エピ層２８が残存した状態となる。このようにして、凸部形成工程（Ｓ２１０）を実施できる。 Thereafter, a resist film (not shown) is formed on oxide film 22 by using a photolithography method. In this resist film, an opening pattern is formed so as to expose a portion where the p region 19 is formed. Using this resist film as a mask, oxide film 22, thermal oxide film 21 and low-concentration epi layer 28 are partially removed by etching. For this etching, for example, RIE can be used. Thereafter, the resist film is removed. As a result, as shown in FIG. 42, the low concentration epitaxial layer 28 remains on the n layer 3. Thus, a convex part formation process (S210) can be implemented.
次に、低濃度エピ層２８の側面に熱酸化膜４２（図４３参照）を形成するための熱酸化工程を実施する。次に、全体を覆うように酸化膜（図示せず）をＣＶＤ法などを用いて形成する。その後、ＲＩＥによって全面エッチバックを行なうことにより、低濃度エピ層２８の側壁において、熱酸化膜４２上に酸化膜４３（図４３参照）を残存させる。熱酸化膜４２とこの残存した酸化膜４３とからサイドウォール酸化膜３４（図４３参照）が形成される。このようにして図４３に示すような構造を得る。 Next, a thermal oxidation step for forming a thermal oxide film 42 (see FIG. 43) on the side surface of the low concentration epilayer 28 is performed. Next, an oxide film (not shown) is formed by CVD or the like so as to cover the whole. Thereafter, the entire surface is etched back by RIE to leave the oxide film 43 (see FIG. 43) on the thermal oxide film 42 on the side wall of the low-concentration epi layer 28. A sidewall oxide film 34 (see FIG. 43) is formed from the thermal oxide film 42 and the remaining oxide film 43. In this way, a structure as shown in FIG. 43 is obtained.
次に、図３４に示したオーミック接合部形成工程（Ｓ３３０）を実施する。具体的には、上述したサイドウォール酸化膜３４が形成された基板を洗浄する洗浄工程を実施した後、選択ＣＶＤ法を用いて、タングステン膜を選択成長させる。そして、このタングステン膜に対してアニール処理を行なうことにより、合金化する。なお、タングステン膜を合金化しない構成としてもよい。このようにして、タングステン膜を用いてオーミック接合メタル膜３６（図４４参照）が形成される。この結果、図４４に示すような構造を得る。なお、ここではオーミック接合メタル膜３６を構成する材料としてタングステンを用いたため、選択ＣＶＤ法を用いたが、オーミック接合メタル膜３６の構成材料として他の（金属）材料を用いる場合、その成膜方法としては蒸着またはスパッタ法によりオーミック接合メタル膜３６となるべき膜を形成したあと、フォトリソグラフィ法により当該膜上に所定のパターンを有するレジスト膜を形成し、当該レジスト膜をマスクとして用いたエッチングにより当該膜を部分的に除去し、そのあとレジスト膜を除去するといった工程によりオーミック接合メタル膜３６を形成してもよい。 Next, the ohmic junction forming step (S330) shown in FIG. 34 is performed. Specifically, after performing the above-described cleaning process for cleaning the substrate on which the sidewall oxide film 34 is formed, a tungsten film is selectively grown using a selective CVD method. Then, the tungsten film is alloyed by annealing. Note that the tungsten film may not be alloyed. In this manner, the ohmic junction metal film 36 (see FIG. 44) is formed using the tungsten film. As a result, a structure as shown in FIG. 44 is obtained. Here, since tungsten is used as the material constituting the ohmic junction metal film 36, the selective CVD method is used. However, when another (metal) material is used as the constituent material of the ohmic junction metal film 36, the film forming method is used. After forming a film to be the ohmic junction metal film 36 by vapor deposition or sputtering, a resist film having a predetermined pattern is formed on the film by photolithography, and etching is performed using the resist film as a mask. The ohmic junction metal film 36 may be formed by partially removing the film and then removing the resist film.
次に、上述したオーミック接合メタル膜３６が形成された基板を洗浄する洗浄工程を実施する。そして、フォトリソグラフィ法を用いて、酸化膜２２が露出するような開口パターンを有するレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして用いて、ウエットエッチングにより酸化膜２２および熱酸化膜２１（図４４参照）を除去する。その後選択ＣＶＤ法を用いて、タングステンを選択成長させる。その後アニール処理を実施する。このようにして、第１メタル膜１６（図４５参照）を形成することができる。なお、上述のように電極材料としてタングステン（Ｗ）を用いると、タングステンは選択成長が可能であるため、セルフアラインなプロセスにより第１メタル膜１６などを形成できる。この結果、図４５に示すような構造を得る。そして、基板を洗浄した後、スパッタリング法により図４６に示すようにアルミニウム膜１７を形成する。このアルミニウム膜１７の厚みとしてはたとえば２μｍ以上４μｍ以下とすることができる。この後、このアルミニウム膜１７に所定のパターンを形成するため、アルミニウム膜１７上にフォトリソグラフィ法を用いてレジスト膜（図示せず）を形成する。当該レジスト膜をマスクとして用いて、アルミニウム膜１７および第１メタル膜１６を部分的に除去することにより、アルミニウム膜１７および第１メタル膜１６からなるアノード電極において所定の構造を形成する。その後レジスト膜を除去する。この結果、図３４に示した電極形成工程（Ｓ４０）を実施できる。このようにして、図３３に示す整流素子を得ることができる。 Next, a cleaning process for cleaning the substrate on which the ohmic junction metal film 36 is formed is performed. Then, using a photolithography method, a resist film (not shown) having an opening pattern that exposes the oxide film 22 is formed. Using this resist film as a mask, oxide film 22 and thermal oxide film 21 (see FIG. 44) are removed by wet etching. Thereafter, tungsten is selectively grown using a selective CVD method. After that, annealing is performed. In this way, the first metal film 16 (see FIG. 45) can be formed. Note that when tungsten (W) is used as the electrode material as described above, tungsten can be selectively grown, so that the first metal film 16 and the like can be formed by a self-aligned process. As a result, a structure as shown in FIG. 45 is obtained. Then, after cleaning the substrate, an aluminum film 17 is formed by sputtering as shown in FIG. The thickness of the aluminum film 17 can be, for example, 2 μm or more and 4 μm or less. Thereafter, in order to form a predetermined pattern on the aluminum film 17, a resist film (not shown) is formed on the aluminum film 17 by using a photolithography method. Using the resist film as a mask, the aluminum film 17 and the first metal film 16 are partially removed to form a predetermined structure in the anode electrode made of the aluminum film 17 and the first metal film 16. Thereafter, the resist film is removed. As a result, the electrode formation step (S40) shown in FIG. 34 can be performed. In this way, the rectifying element shown in FIG. 33 can be obtained.
（実施の形態５）
図４７は、本発明による整流素子の実施の形態５を示す断面模式図である。図４７を参照して、本発明による整流素子の実施の形態５を説明する。
(Embodiment 5)
FIG. 47 is a schematic cross-sectional view showing a rectifier according to a fifth embodiment of the present invention. A fifth embodiment of the rectifying device according to the present invention will be described with reference to FIG.
図４７に示した整流素子は、基本的には図３３に示した整流素子と同様の構造を備えるが、基板１の厚みＴ２が図３３に示した整流素子の基板１の厚みＴ２よりも薄くなっている点が異なる。たとえば、基板１の厚みＴ２を０．３８ｍｍから後述する研磨加工により０．１４ｍｍとすることができる。このように、基板１の厚みＴ２を薄くすることによって、順方向電圧を印加した場合の電気抵抗の低減を図ることができる。したがって、定常損失を低減できる。 The rectifying device shown in FIG. 47 basically has the same structure as the rectifying device shown in FIG. 33, but the thickness T2 of the substrate 1 is thinner than the thickness T2 of the substrate 1 of the rectifying device shown in FIG. Is different. For example, the thickness T2 of the substrate 1 can be reduced from 0.38 mm to 0.14 mm by polishing described later. As described above, by reducing the thickness T2 of the substrate 1, it is possible to reduce the electric resistance when the forward voltage is applied. Therefore, steady loss can be reduced.
なお、上述した図４７に示した整流素子について、図１０に示したようにｎ層３での不純物濃度を、下部表面から上部表面に向けて徐々に高くなるようにしてもよい。また、溝７の深さを適宜変更しても良い。 In the rectifying element shown in FIG. 47 described above, the impurity concentration in the n layer 3 may be gradually increased from the lower surface toward the upper surface as shown in FIG. Moreover, you may change the depth of the groove | channel 7 suitably.
図４８は、図４７に示した本発明による整流素子の実施の形態５の製造方法を説明するためのフローチャートである。図４９〜図５１は、図４７に示した整流素子の製造方法を説明するための断面模式図である。図４８〜図５１を参照して、本発明による整流素子の実施の形態５の製造方法を説明する。 FIG. 48 is a flowchart for explaining a manufacturing method of the rectifying device according to the fifth embodiment of the present invention shown in FIG. 49 to 51 are schematic cross-sectional views for explaining a method of manufacturing the rectifying device shown in FIG. With reference to FIGS. 48 to 51, a method of manufacturing the fifth embodiment of the rectifying device according to the present invention will be described.
まず、図３４〜図４６で説明した本発明による整流素子の実施の形態４の製造方法のうち、カソード電極１１を形成する工程以外の工程を実施する。この結果、カソード電極１１が形成されず、ＳｉＣからなる基板１の裏面が露出した状態の基板を得ることができる。そして、得られた整流素子が形成された基板について、支持部材にＳｉＣ基板の表面側を固定する工程（Ｓ４１０）を実施する。具体的には、図４９に示すように、整流素子が形成された基板であるＳｉＣ基板の、電極であるアルミニウム膜１７が形成された側を接着剤４４によって支持部材４５へと接着する。この接着剤４４としてはたとえばワニスなどを用いることができる。また、支持部材４５としては、シリコン基板などウェハ状のものを用いることができる。 First, in the manufacturing method according to the fourth embodiment of the rectifying device according to the present invention described with reference to FIGS. 34 to 46, steps other than the step of forming the cathode electrode 11 are performed. As a result, it is possible to obtain a substrate in which the cathode electrode 11 is not formed and the back surface of the substrate 1 made of SiC is exposed. And the process (S410) which fixes the surface side of a SiC substrate to a supporting member is implemented about the board | substrate with which the obtained rectifier element was formed. Specifically, as shown in FIG. 49, the side on which the aluminum film 17 that is an electrode is formed of the SiC substrate that is the substrate on which the rectifying element is formed is bonded to the support member 45 by the adhesive 44. For example, varnish can be used as the adhesive 44. Further, as the support member 45, a wafer-like member such as a silicon substrate can be used.
次に、図４８に示すように研磨工程（Ｓ４２０）を実施する。具体的には、図５０に示すように、研磨部材４６をＳｉＣ基板のカソード電極１１が形成される側（裏面）に矢印４１に示すように相対的に移動させることにより、研磨部材４６を基板１の裏面に押圧する。この結果、基板１の裏面側が研磨され、基板１が薄膜化される。研磨工程では、任意の研磨方法を用いることができる。 Next, as shown in FIG. 48, a polishing step (S420) is performed. Specifically, as shown in FIG. 50, the polishing member 46 is moved relative to the side (rear surface) on which the cathode electrode 11 of the SiC substrate is formed as indicated by an arrow 41, whereby the polishing member 46 is moved to the substrate. Press against the back of 1. As a result, the back side of the substrate 1 is polished, and the substrate 1 is thinned. In the polishing step, any polishing method can be used.
この後、図４８に示すように電極形成工程（Ｓ４３０）を実施する。具体的には、当該研磨が終了した後、ＳｉＣ基板である基板１の裏面側を洗浄した後、図５１に示すように、基板１の裏面上に第１メタル膜４７を形成する。この第１メタル膜４７としては、たとえばマグネシウム（Ｍｇ）などの仕事関数の小さい材料を用いることができる。第１メタル膜４７は、上述のようなマグネシウムなどを蒸着することにより形成することができる。第１メタル膜４７の厚みはたとえば０．１μｍとすることができる。次に、この第１メタル膜４７上にアルミニウム膜４８を形成する。このアルミニウム膜４８も蒸着法などを用いて形成できる。アルミニウム膜４８の厚みは１μｍとすることができる。この第１メタル膜４７およびアルミニウム膜４８からカソード電極１１が構成される。 Thereafter, an electrode forming step (S430) is performed as shown in FIG. Specifically, after the polishing is finished, the back surface side of the substrate 1 which is a SiC substrate is washed, and then a first metal film 47 is formed on the back surface of the substrate 1 as shown in FIG. As the first metal film 47, a material having a small work function such as magnesium (Mg) can be used. The first metal film 47 can be formed by evaporating magnesium as described above. The thickness of the first metal film 47 can be set to 0.1 μm, for example. Next, an aluminum film 48 is formed on the first metal film 47. The aluminum film 48 can also be formed using a vapor deposition method or the like. The thickness of the aluminum film 48 can be 1 μm. The first metal film 47 and the aluminum film 48 constitute the cathode electrode 11.
この後、支持部材からＳｉＣ基板を分離する工程（Ｓ４４０）を実施する。この結果、図４７に示すような整流素子を得ることができる。なお、このような基板１の薄膜化は、上述した本発明の実施の形態１〜３についても適用できる。 Thereafter, a step (S440) of separating the SiC substrate from the support member is performed. As a result, a rectifying element as shown in FIG. 47 can be obtained. Such thinning of the substrate 1 can also be applied to the first to third embodiments of the present invention described above.
次に、上記の実施の形態と重複するものもあるが本発明の実施例を羅列的に挙げて説明する。 Next, although there are some overlapping with the above embodiments, examples of the present invention will be listed and described.
この発明に従った半導体装置としての整流素子は、半導体基板（基板１）と、半導体からなる不純物領域層（図１、図８、図１０に示したｎ層３およびｐ層３、または図１１、図１８、図２１に示したｎ層３およびｐ領域１９）と、電極（アノード電極９）とを備える。不純物領域層は、基板１上に形成され、基板１側の表面である第１の面と、当該第１の面と反対側の表面である第２の面とを有する。アノード電極９はｎ層３およびｐ層５またはｎ層３およびｐ領域１９上に形成される。不純物領域層では、第２の面から第１の面に到達する第１導電型（ｎ型）の第１不純物領域（ｎ層３）と、第１不純物領域（ｎ層３）に隣接するとともに第１不純物領域（ｎ層３）を挟むように配置され、第２の面から第１の面に向けて延在する第２導電型（ｐ型）の第２不純物領域（ｐ層５またはｐ領域１９）とが形成される。アノード電極９は、第１不純物領域（ｎ層３）にショットキー接触し、かつ、第２不純物領域（ｐ層５またはｐ領域１９）に電気的に接続されている。 A rectifying element as a semiconductor device according to the present invention includes a semiconductor substrate (substrate 1) and an impurity region layer (n layer 3 and p layer 3 shown in FIGS. 1, 8, and 10 or FIG. 11). , N layer 3 and p region 19) shown in FIGS. 18 and 21, and an electrode (anode electrode 9). The impurity region layer is formed on the substrate 1 and has a first surface that is a surface on the substrate 1 side and a second surface that is a surface opposite to the first surface. Anode electrode 9 is formed on n layer 3 and p layer 5 or n layer 3 and p region 19. In the impurity region layer, the first conductivity type (n-type) first impurity region (n layer 3) that reaches the first surface from the second surface is adjacent to the first impurity region (n layer 3). A second impurity region (p-layer 5 or p-type) of the second conductivity type (p-type) is disposed so as to sandwich the first impurity region (n layer 3) and extends from the second surface toward the first surface. Region 19). The anode electrode 9 is in Schottky contact with the first impurity region (n layer 3) and is electrically connected to the second impurity region (p layer 5 or p region 19).
上述した整流素子は、本発明による半導体装置の基本的な構成を有するものである。上述した整流素子によれば、ｎ層５とアノード電極９とのショットキー接触した部分において形成されるショットキー障壁により基本的な整流動作を行なうことができる。 The rectifying element described above has the basic configuration of the semiconductor device according to the present invention. According to the rectifying element described above, the basic rectifying operation can be performed by the Schottky barrier formed at the portion where the n layer 5 and the anode electrode 9 are in Schottky contact.
さらに、不純物領域層では、縦型のｎ層３がｐ層５またはｐ領域１９により挟まれた構造が少なくとも１つ形成された、いわゆるスーパージャンクション（ＳＪ）構造が形成される。このため、不純物領域層においては、いわゆるドリフト層となるｎ層３とｐ層５またはｐ領域１９との接続部に形成されるｐｎ接合に起因する空乏層の働きによって、逆方向電圧の印加時における高い耐圧を実現できる。また、同時に、上述のような空乏層の働きによって耐圧を向上させることができるので、順方向電圧の印加時における電流の流路としてｎ層３を用いるときに、当該ｎ層３の不純物濃度を高くできる。このため、ｎ層３の電気抵抗値を低減できるので、定常損失を低減できる。 Further, in the impurity region layer, a so-called super junction (SJ) structure is formed in which at least one structure in which the vertical n layer 3 is sandwiched between the p layer 5 or the p region 19 is formed. For this reason, in the impurity region layer, when a reverse voltage is applied due to the action of a depletion layer caused by a pn junction formed at a connection portion between the n layer 3 serving as a so-called drift layer and the p layer 5 or the p region 19. High breakdown voltage can be realized. At the same time, since the breakdown voltage can be improved by the function of the depletion layer as described above, when the n layer 3 is used as a current flow path when a forward voltage is applied, the impurity concentration of the n layer 3 is set to Can be high. For this reason, since the electrical resistance value of the n layer 3 can be reduced, steady loss can be reduced.
また、上述のように不純物領域にＳＪ構造を適用するので、当該ＳＪ構造によって十分な耐圧を実現できることから、上述したショットキー障壁の障壁高さφＢｎが相対的に低くなるように、アノード電極９の構成材料として仕事関数の比較的小さい材料を適用することができる。たとえば、耐圧１２００Ｖ、動作温度２５０℃といった条件を考えると、ショットキー障壁高さφＢｎとしては０．６８越え０．８４未満とすることができる。また、障壁高さφＢｎの下限については、ｎ層３の不純物濃度によっては０．５８越え、もしくは０．４８越えとすることもできる。また、障壁高さφＢｎの上限については、ｎ層３の不純物濃度によっては０．９５以下、あるいは０．８４以下としてもよい。このような障壁高さを実現するための電極の材料としては、たとえば銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、鉄（Ｆｅ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、テルル（Ｔｅ）、錫（Ｓｎ）、鉛（Ｐｂ）などが挙げられる。この結果、順方向電流の立上がり電圧（ＶＦ）を小さくすることができるので、この点からも定常損失を低減できる。このように、ショットキー障壁高さφＢｎを小さくすると、逆方向電圧の印加時における漏れ電流の増大や当該接続部での耐圧の減少などが懸念されるが、本発明による半導体装置では上述のようなＳＪ構造の適用により、これらの問題の発生を抑制できる。この結果、定常損失を低減しつつ耐圧を向上させた半導体装置を実現できる。 In addition, since the SJ structure is applied to the impurity region as described above, a sufficient breakdown voltage can be realized by the SJ structure. Therefore, the anode electrode 9 has a relatively low barrier height φBn of the Schottky barrier. A material having a relatively small work function can be applied as a constituent material. For example, considering conditions such as a withstand voltage of 1200 V and an operating temperature of 250 ° C., the Schottky barrier height φBn can be set to be greater than 0.68 and less than 0.84. Further, the lower limit of the barrier height φBn may be more than 0.58 or more than 0.48 depending on the impurity concentration of the n layer 3. The upper limit of the barrier height φBn may be 0.95 or less, or 0.84 or less depending on the impurity concentration of the n layer 3. Examples of the electrode material for realizing such barrier height include copper (Cu), molybdenum (Mo), tungsten (W), ruthenium (Ru), chromium (Cr), iron (Fe), titanium ( Ti), zinc (Zn), tellurium (Te), tin (Sn), lead (Pb), and the like. As a result, the rising voltage (VF) of the forward current can be reduced, and the steady loss can be reduced also from this point. As described above, when the Schottky barrier height φBn is reduced, there is a concern about an increase in leakage current when a reverse voltage is applied and a decrease in breakdown voltage at the connection portion. However, in the semiconductor device according to the present invention, as described above. By applying a simple SJ structure, the occurrence of these problems can be suppressed. As a result, it is possible to realize a semiconductor device with improved breakdown voltage while reducing steady loss.
上記整流素子において、不純物領域層では、ｎ層３を挟む位置において第２の面から第１の面に向けて延在するように溝７が形成されてもよい。第２不純物領域（ｐ層５）は、溝７の側壁上に形成され、第２導電型（ｐ型）の不純物を含む半導体膜（ＳｉＣ膜）を含んでいてもよい。ｎ層３は、溝７の側壁に接触するように配置されていてもよい。つまり、不純物領域層は、第１導電型（ｎ型）の不純物層に溝７が形成され、当該溝７の側壁上に第２導電型（ｐ型）の不純物を含む半導体膜（ＳｉＣ膜からなるｐ層５）が形成されることにより構成されていてもよい。 In the rectifying element, in the impurity region layer, the groove 7 may be formed so as to extend from the second surface toward the first surface at a position sandwiching the n layer 3. The second impurity region (p layer 5) is formed on the sidewall of the trench 7 and may include a semiconductor film (SiC film) containing a second conductivity type (p type) impurity. The n layer 3 may be disposed so as to contact the side wall of the groove 7. That is, in the impurity region layer, the groove 7 is formed in the first conductivity type (n-type) impurity layer, and the semiconductor film (from the SiC film) containing the second conductivity type (p-type) impurity on the side wall of the groove 7. The p layer 5) may be formed.
この場合、第２の面から第１の面に向かう（縦方向に延びる）ｐ層５を、溝７を利用して容易に形成できる。また、溝７の形成には従来のフォトリソグラフィ法やドライエッチングなどを用いることができるので、溝７の幅をフォトリソグラフィ法において加工可能な最小寸法と同程度にすることができる。この結果、ＳＪ構造の微細化を図ることができるので、微細化した本発明による整流素子を容易に実現できる。 In this case, the p layer 5 that extends from the second surface to the first surface (extends in the vertical direction) can be easily formed using the groove 7. Further, since the conventional photolithography method or dry etching can be used to form the groove 7, the width of the groove 7 can be made to be the same as the minimum dimension that can be processed by the photolithography method. As a result, since the SJ structure can be miniaturized, the miniaturized rectifying element according to the present invention can be easily realized.
上記整流素子において、不純物領域層では、図１１などに示すように、第１不純物領域（ｎ層３）を挟む位置において第２の面から第１の面に向けて延びるように溝７が形成されていてもよい。第２不純物領域（ｐ領域１９）は、溝７の側壁に隣接する不純物領域層の部分において、第２導電型（ｐ型）の不純物（アルミニウムやボロンなど）が注入された領域を含んでいてもよい。第１不純物領域（ｎ層３）は、第２導電型（ｐ型）の不純物が注入された領域（ｐ領域１９）に接触するように配置されていてもよい。また、溝７は充填膜（熱酸化膜２１および酸化膜２２）によって充填されていてもよい。 In the rectifying element, in the impurity region layer, as shown in FIG. 11 and the like, a groove 7 is formed to extend from the second surface toward the first surface at a position sandwiching the first impurity region (n layer 3). May be. The second impurity region (p region 19) includes a region where a second conductivity type (p-type) impurity (aluminum, boron, or the like) is implanted in the portion of the impurity region layer adjacent to the sidewall of the trench 7. Also good. The first impurity region (n layer 3) may be disposed so as to be in contact with the region (p region 19) into which the second conductivity type (p-type) impurity is implanted. The groove 7 may be filled with a filling film (thermal oxide film 21 and oxide film 22).
この場合、第２不純物領域（ｐ領域１９）を溝７の側壁への不純物の注入により形成するので、溝７の間に位置するｎ層３の幅を溝７の間の幅より狭くできる。つまり、フォトリソグラフィ法などの製造限界に従って形成される溝７の間の幅より、より狭い幅を有するｎ層３を形成できる。この結果、ＳＪ構造のさらなる微細化を図ることが可能になる。 In this case, since the second impurity region (p region 19) is formed by implanting impurities into the side walls of the trench 7, the width of the n layer 3 positioned between the trenches 7 can be made narrower than the width between the trenches 7. That is, the n layer 3 having a narrower width than the width between the grooves 7 formed according to the manufacturing limit such as the photolithography method can be formed. As a result, it is possible to further miniaturize the SJ structure.
上記整流素子において、溝７の底面は不純物領域層（つまりｎ層３）の第１の面（基板１側の表面）と第２の面（アノード電極９側の表面）との間に位置していてもよい。また、上記整流素子において、溝７は不純物領域層を貫通するように（つまりｎ層３の厚みと同じ深さを有するように）形成されていてもよい。この場合、求められる整流素子の特性(整流特性）や製造工程での制約条件などに応じて、整流素子の構成を適宜選択できる。 In the rectifying element, the bottom surface of the groove 7 is located between the first surface (surface on the substrate 1 side) and the second surface (surface on the anode electrode 9 side) of the impurity region layer (that is, the n layer 3). It may be. In the rectifying element, the groove 7 may be formed so as to penetrate the impurity region layer (that is, have the same depth as the thickness of the n layer 3). In this case, the configuration of the rectifying element can be selected as appropriate in accordance with the required characteristics of the rectifying element (rectifying characteristics), constraints in the manufacturing process, and the like.
この発明に従った整流素子は、図２２に示すように、半導体基板（基板１）と、溝７が形成された不純物領域層と、充填膜（熱酸化膜２１と酸化膜２２）と、低濃度第１不純物領域層（低濃度エピ層２８）と、電極（アノード電極９）とを備える。不純物領域層は、基板１上に形成される。不純物領域層は、第１導電型（ｎ型）の第１不純物領域（ｎ層３）と、第２導電型（ｐ型）の第２不純物領域（ｐ領域１９）とを含む。ｎ層３は、不純物領域層における基板１側の表面である第１の面と反対側の表面である第２の面から第１の面に到達する。ｐ領域１９は、ｎ層３を挟む位置において第２の面から第１の面に向けて延在するように形成された溝７の側壁に第２導電型（ｐ型）の不純物が注入されることにより形成される。充填膜は溝７の内部を充填する。低濃度エピ層２８はｎ層３上に接続される。低濃度エピ層２８は、ｎ層３におけるｎ型の不純物の濃度より、ｎ型の不純物の濃度が低い。アノード電極９は、低濃度エピ層２８にショットキー接触し、かつ、ｐ領域１９に電気的に接続される。 As shown in FIG. 22, the rectifying device according to the present invention includes a semiconductor substrate (substrate 1), an impurity region layer in which a groove 7 is formed, a filling film (thermal oxide film 21 and oxide film 22), a low A concentration first impurity region layer (low concentration epilayer 28) and an electrode (anode electrode 9) are provided. The impurity region layer is formed on the substrate 1. The impurity region layer includes a first impurity region (n layer 3) of the first conductivity type (n type) and a second impurity region (p region 19) of the second conductivity type (p type). The n layer 3 reaches the first surface from the second surface which is the surface opposite to the first surface which is the surface on the substrate 1 side in the impurity region layer. In the p region 19, a second conductivity type (p-type) impurity is implanted into the side wall of the groove 7 formed so as to extend from the second surface toward the first surface at a position sandwiching the n layer 3. Is formed. The filling film fills the inside of the groove 7. The low concentration epi layer 28 is connected on the n layer 3. The low-concentration epi layer 28 has an n-type impurity concentration lower than the n-type impurity concentration in the n layer 3. The anode electrode 9 is in Schottky contact with the low concentration epilayer 28 and is electrically connected to the p region 19.
このようにすれば、上述した本発明の基本的な構成を示した整流素子と同様の効果が得られるとともに、低濃度エピ層２８を形成することで、高温時における逆方向電圧印加時の漏れ電流の抑制を図る（耐圧を向上させる）ことができる。特に、アノード電極９の材料としてショットキー障壁高さφＢｎが相対的に小さい材料を用いる場合においても漏れ電流を低減する（高温動作を可能とする）とともに十分な耐圧を得るために有効である。 In this way, the same effect as that of the rectifying device showing the basic configuration of the present invention described above can be obtained, and the low concentration epilayer 28 can be formed to leak when a reverse voltage is applied at a high temperature. The current can be suppressed (withstand voltage can be improved). In particular, even when a material having a relatively small Schottky barrier height φBn is used as the material of the anode electrode 9, it is effective for reducing leakage current (enabling high-temperature operation) and obtaining a sufficient breakdown voltage.
上記整流素子において、図３３に示すように、ｐ領域１９とアノード電極９との接続部には、ｐ領域１９における第２導電型（ｐ型）の不純物の濃度より、ｐ型の不純物の濃度が高い、第２導電型の高濃度第２不純物領域（埋込ｐ層３２）が形成されていてもよい。 In the rectifying element, as shown in FIG. 33, the concentration of the p-type impurity is higher than the concentration of the second conductivity type (p-type) impurity in the p region 19 at the connection portion between the p region 19 and the anode electrode 9. A high-concentration second impurity region (buried p layer 32) of the second conductivity type may be formed.
この場合、低濃度エピ層２８とｎ層３との境界部近傍に、埋込ｐ層３２が形成されることになる。この結果、逆方向電圧印加時におけるさらなる漏れ電流の低減（耐圧の向上）を図ることができる。 In this case, the buried p layer 32 is formed in the vicinity of the boundary between the low concentration epi layer 28 and the n layer 3. As a result, it is possible to further reduce the leakage current (improve the breakdown voltage) when applying the reverse voltage.
上記整流素子において、埋込ｐ層３２はｎ層３を挟むように配置され、埋込ｐ層３２の間の距離はｎ層３の幅より狭くなっていてもよい。また、異なる観点から言えば、埋込ｐ層３２はｐ領域１９に接続されるとともにｎ層３に向けて突出するように形成されていてもよい。 In the rectifying element, the buried p layer 32 may be disposed so as to sandwich the n layer 3, and the distance between the buried p layers 32 may be narrower than the width of the n layer 3. From a different point of view, the buried p layer 32 may be formed to be connected to the p region 19 and protrude toward the n layer 3.
この場合、低濃度エピ層２８とｎ層３との境界部近傍において、逆方向電圧印加時に確実に空乏層を形成することで、耐圧特性を向上させることができる。 In this case, withstand voltage characteristics can be improved by reliably forming a depletion layer near the boundary between the low-concentration epi layer 28 and the n layer 3 when a reverse voltage is applied.
上記整流素子において、基板１はワイドギャップ半導体基板であってもよく、また、ｎ層３およびｐ層５などを構成する半導体はワイドギャップ半導体であってもよい。この場合、ワイドバンドギャップ半導体は整流素子に一般的に用いられている珪素（Ｓｉ）などの半導体に比べて破壊電界強度が高いため、ドリフト層となるたとえばｎ層３（つまり不純物領域層）を薄くしても耐圧を確保しやすくなる。その結果、不純物領域層を薄くすることで不純物領域層の抵抗を低減し、低損失な整流素子を提供することができる。また、上記整流素子において、ｎ層３およびｐ層５はエピタキシャル成長法によって形成されていることが好ましい。なお、ワイドギャップ半導体としては、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどが挙げられる。 In the rectifying element, the substrate 1 may be a wide gap semiconductor substrate, and the semiconductors constituting the n layer 3 and the p layer 5 may be wide gap semiconductors. In this case, since the wide band gap semiconductor has a higher breakdown electric field strength than a semiconductor such as silicon (Si) generally used for a rectifying element, an n layer 3 (that is, an impurity region layer) serving as a drift layer is formed. Even if it is made thinner, it is easier to ensure a withstand voltage. As a result, by reducing the thickness of the impurity region layer, the resistance of the impurity region layer can be reduced and a low-loss rectifier element can be provided. In the rectifying device, the n layer 3 and the p layer 5 are preferably formed by an epitaxial growth method. Note that examples of the wide gap semiconductor include silicon carbide (SiC), gallium nitride (GaN), and diamond.
上記整流素子において、アノード電極９はｎ層３にショットキー接触した第１の層（第１メタル膜１６）と、第１メタル膜１６上に形成された第２の層（アルミニウム膜１７）とを含んでいてもよい。上記整流素子において、アノード電極９はアルミニウム膜１７上に１層以上の他の層を有していてもよい。すなわち、アノード電極９は積層構造であってもよい。この場合、アノード電極９を多層構造とすることで、ショットキー接触を実現する第１の層（第１メタル膜１６）と、第２の層や他の層とで異なる材料（たとえば金属）を採用できる。したがって、第２の層においてはたとえば外部との接続のためにワイヤボンディングなどに適した材料であって、ショットキー接触を実現できない材料を用いることが可能になる。このため、アノード電極９の構成について選択の自由度を大きくできる。 In the rectifying element, the anode electrode 9 includes a first layer (first metal film 16) in Schottky contact with the n layer 3, and a second layer (aluminum film 17) formed on the first metal film 16. May be included. In the rectifying element, the anode electrode 9 may have one or more other layers on the aluminum film 17. That is, the anode electrode 9 may have a laminated structure. In this case, since the anode electrode 9 has a multilayer structure, different materials (for example, metals) are used for the first layer (first metal film 16) realizing the Schottky contact and the second layer or other layers. Can be adopted. Therefore, for the second layer, for example, a material suitable for wire bonding or the like for connection with the outside and a material that cannot realize Schottky contact can be used. For this reason, the freedom degree of selection about the structure of the anode electrode 9 can be enlarged.
上記整流素子において、図１０などに示すように、ｎ層３では、第１の面側（基板１側）から第２の面側（アノード電極９側）に向けて徐々に第１導電型（ｎ型）の不純物濃度が上昇していてもよい。この場合、ｎ層３の第１の面側では、ｎ型の不純物の濃度が相対的に低くなっているので、逆方向電圧印加時において、ｎ層３とｐ層５またはｐ領域１９との接合部におけるｐｎ接合に起因する空乏層が確実にｎ層３の幅方向全体を覆うことができる（ｎ層３を空乏層により遮断できる）。このため、耐圧を向上させることができる。 In the rectifying element, as shown in FIG. 10 and the like, in the n layer 3, the first conductivity type (gradually from the first surface side (substrate 1 side) to the second surface side (anode electrode 9 side) is gradually increased. The n-type impurity concentration may be increased. In this case, since the concentration of the n-type impurity is relatively low on the first surface side of the n layer 3, the n layer 3 and the p layer 5 or the p region 19 are not affected when a reverse voltage is applied. The depletion layer resulting from the pn junction at the junction can reliably cover the entire width direction of the n layer 3 (the n layer 3 can be blocked by the depletion layer). For this reason, a proof pressure can be improved.
上記整流素子において、基板１は薄膜化処理を施されることにより薄膜化されていることが好ましい。この場合、順方向電圧印加時における電流流路となる基板１の厚みを薄くすることになるので、電流流路の電気抵抗を低減できる。このため、定常損失をより低減できる。 In the rectifying element, the substrate 1 is preferably thinned by performing a thinning process. In this case, since the thickness of the substrate 1 serving as a current flow path when a forward voltage is applied is reduced, the electrical resistance of the current flow path can be reduced. For this reason, steady loss can be reduced more.
上記整流素子において、アノード電極９と第２不純物領域（ｐ層５またはｐ領域１９）とはオーミック接触していることが好ましい。また、基板１の裏面（ｎ層３が形成された面と反対側の面）上には他の電極（カソード電極１１）が形成されていることが好ましい。当該カソード電極１１と基板１とはオーミック接触していることが好ましい。 In the rectifying element, the anode electrode 9 and the second impurity region (p layer 5 or p region 19) are preferably in ohmic contact. Further, another electrode (cathode electrode 11) is preferably formed on the back surface of the substrate 1 (the surface opposite to the surface on which the n layer 3 is formed). The cathode electrode 11 and the substrate 1 are preferably in ohmic contact.
また、ｐ層５またはｐ領域１９の平面形状は、長方形状であって、当該ｐ層５またはｐ領域１９がｎ層３を介して所定の間隔で平行して延びることによりストライプ状に配置されていてもよい。また、ｐ層５またはｐ領域１９の平面形状は格子状となっていてもよい。 The planar shape of the p layer 5 or the p region 19 is a rectangular shape, and the p layer 5 or the p region 19 is arranged in stripes by extending in parallel at a predetermined interval via the n layer 3. It may be. Further, the planar shape of the p layer 5 or the p region 19 may be a lattice shape.
この発明に従った整流素子の製造方法は、図２に示すように、半導体基板（基板１）を準備する工程（基板準備工程（Ｓ１０））と、基板１上に半導体からなる第１導電型（ｎ型）の不純物層を形成する工程（基板１上にｎ層３を形成する工程）と、溝７を形成する工程（溝形成工程（Ｓ２０））と、第２不純物領域（ｐ層５）を形成する工程（ｐ型層形成工程（Ｓ３０））と、電極を形成する工程（電極形成工程（Ｓ４０））とを備える。溝形成工程（Ｓ２０）では、ｎ層３となるべき不純物層において、第１不純物領域（ｎ層３）となるべき領域を挟んで溝７を形成する。ｐ型層形成工程（Ｓ３０）では、溝７の内部に半導体（（ＳｉＣ）からなる第２導電型（ｐ型）の不純物層を形成することにより第２不純物領域（ｐ層５）を形成する。電極形成工程（Ｓ４０）では、ｎ層３にショットキー接触し、かつ、ｐ層５に電気的に接続された電極を形成する。このようにすれば、図１に示したような本発明による整流素子を容易に得ることができる。 As shown in FIG. 2, the rectifying device manufacturing method according to the present invention includes a step of preparing a semiconductor substrate (substrate 1) (substrate preparation step (S10)) and a first conductivity type made of a semiconductor on the substrate 1. (N-type) impurity layer forming step (step of forming n layer 3 on substrate 1), groove 7 forming step (groove forming step (S20)), second impurity region (p layer 5) ) (P-type layer forming step (S30)) and an electrode forming step (electrode forming step (S40)). In the groove forming step (S20), in the impurity layer to be the n layer 3, the groove 7 is formed across the region to be the first impurity region (n layer 3). In the p-type layer forming step (S30), a second impurity region (p layer 5) is formed by forming a second conductivity type (p type) impurity layer made of a semiconductor ((SiC)) in the trench 7. In the electrode forming step (S40), an electrode that is in Schottky contact with the n layer 3 and electrically connected to the p layer 5 is formed, whereby the present invention as shown in FIG. The rectifying element can be easily obtained.
この発明に従った整流素子の製造方法は、図１２に示すように、半導体基板（基板１）を準備する工程（基板準備工程（Ｓ１０））と、基板１上に半導体からなる第１導電型（ｎ型）の不純物層を形成する工程（基板１上にｎ層３を形成する工程）と、溝７を形成する工程（溝形成工程（Ｓ２０））と、第２不純物領域を形成する工程（ｐ型領域形成工程（Ｓ１１０））と、充填膜を形成する工程（溝の充填工程（Ｓ１２０））と、電極を形成する工程（電極形成工程（Ｓ４０））とを備える。溝形成工程（Ｓ２０）では、ｎ層３となるべき不純物層において、ｎ層３となるべき領域を挟んで溝７を形成する。ｐ型領域形成工程（Ｓ１１０）では、溝７の側壁に第２導電型（ｐ型）の不純物を注入することにより、不純物層において溝７の側壁に隣接する部分に第２導電型（ｐ型）の第２不純物領域（ｐ領域１９）を形成する。溝の充填工程（Ｓ１２０）では、溝７の内部を充填するように充填膜（熱酸化膜２１および酸化膜２２）を形成する。電極形成工程（Ｓ４０）では、ｎ層３にショットキー接触し、かつ、ｐ領域１９に電気的に接続されたアノード電極９を形成する。このようにすれば、本発明による整流素子を容易に得ることができる。また、溝を形成するための加工方法（たとえばフォトリソグラフィ法など）における加工可能な最小寸法より、ｎ層３の幅を狭くできる。このため、整流素子の微細化を図ることができる。 As shown in FIG. 12, the method for manufacturing a rectifying device according to the present invention includes a step of preparing a semiconductor substrate (substrate 1) (substrate preparation step (S10)) and a first conductivity type made of a semiconductor on the substrate 1. A step of forming an (n-type) impurity layer (step of forming n layer 3 on substrate 1), a step of forming groove 7 (groove forming step (S20)), and a step of forming a second impurity region. (P-type region forming step (S110)), forming a filling film (groove filling step (S120)), and forming an electrode (electrode forming step (S40)). In the groove forming step (S20), in the impurity layer to be the n layer 3, the groove 7 is formed across the region to be the n layer 3. In the p-type region forming step (S110), a second conductivity type (p-type) impurity is implanted into the side wall of the groove 7 so that a portion of the impurity layer adjacent to the side wall of the groove 7 has a second conductivity type (p-type). ) Second impurity region (p region 19). In the groove filling step (S120), a filling film (thermal oxide film 21 and oxide film 22) is formed so as to fill the inside of the groove 7. In the electrode formation step (S40), the anode electrode 9 that is in Schottky contact with the n layer 3 and is electrically connected to the p region 19 is formed. In this way, the rectifying element according to the present invention can be easily obtained. Further, the width of the n layer 3 can be made narrower than the minimum dimension that can be processed in a processing method (for example, photolithography method) for forming the groove. For this reason, miniaturization of the rectifying element can be achieved.
この発明に従った整流素子の製造方法は、図２３および図２４に示すように、半導体基板を準備する工程（ＳｉＣからなるｎ＋型基板１を準備する工程）と、半導体基板（基板１）上に半導体からなる第１導電型（ｎ型）の不純物層を形成する工程（第１エピ成長工程（Ｓ１１））と、低濃度不純物層を形成する工程（第２エピ成長工程（Ｓ１２））と、溝を形成する工程（溝形成工程（Ｓ２０））と、第２不純物領域を形成する工程（ｐ型領域形成工程（Ｓ１１０））と、低濃度第１不純物領域層を形成する工程（凸部形成工程（Ｓ２１０））と、充填膜を形成する工程（溝の充填工程（Ｓ１２０））と、電極を形成する工程（電極形成工程（Ｓ４０））とを備える。第２エピ成長工程（Ｓ１２）では、第１エピ成長工程（Ｓ１１）により形成された不純物層上に、半導体（ＳｉＣ）からなり上記不純物層より第１導電型（ｎ型）の不純物濃度の低い低濃度不純物層（低濃度エピ層２８）を形成する。溝形成工程（Ｓ２０）では、不純物層において第１不純物領域（ｎ層３）となるべき領域を挟むように、不純物層（ｎ層３）および低濃度不純物層（低濃度エピ層２８）を部分的に除去することにより溝７を形成する。ｐ型領域形成工程（Ｓ１１０）では、溝７の側壁に第２導電型（ｐ型）の不純物を注入することにより、不純物層（ｎ層３）および低濃度不純物層（低濃度エピ層２８）において溝７の側壁に隣接する部分に第２導電型の第２不純物領域（ｐ領域１９）を形成する。凸部形成工程（Ｓ２１０）では、図２８に示すように低濃度エピ層２８において形成された第２不純物領域（ｐ領域１９）の部分を図２９に示すように除去することにより、ｎ層３上に低濃度不純物層からなる低濃度エピ層２８を形成する。溝の充填工程（Ｓ１２０）では、溝７の内部を充填するように充填膜（熱酸化膜２１および酸化膜２２）を形成する。電極形成工程（Ｓ４０）では、低濃度エピ層２８にショットキー接触し、かつ、ｐ領域１９に電気的に接続されたアノード電極９を形成する。このようにすれば、本発明による整流素子を容易に得ることができる。 As shown in FIGS. 23 and 24, the rectifying device manufacturing method according to the present invention includes a step of preparing a semiconductor substrate (step of preparing an n + type substrate 1 made of SiC), and a semiconductor substrate (substrate 1). A step of forming a first conductivity type (n-type) impurity layer made of a semiconductor (first epi growth step (S11)) and a step of forming a low concentration impurity layer (second epi growth step (S12)) A step of forming a groove (groove forming step (S20)), a step of forming a second impurity region (p-type region forming step (S110)), and a step of forming a low-concentration first impurity region layer (convex) Part forming step (S210)), forming a filling film (groove filling step (S120)), and forming an electrode (electrode forming step (S40)). In the second epi growth step (S12), the impurity concentration of the first conductivity type (n-type) is lower than that of the impurity layer made of semiconductor (SiC) on the impurity layer formed in the first epi growth step (S11). A low concentration impurity layer (low concentration epi layer 28) is formed. In the groove forming step (S20), the impurity layer (n layer 3) and the low concentration impurity layer (low concentration epi layer 28) are partially formed so as to sandwich the region to be the first impurity region (n layer 3) in the impurity layer. The grooves 7 are formed by removing them selectively. In the p-type region forming step (S110), the impurity layer (n-layer 3) and the low-concentration impurity layer (low-concentration epi layer 28) are implanted by injecting impurities of the second conductivity type (p-type) into the sidewall of the trench 7. A second impurity region (p region 19) of the second conductivity type is formed in a portion adjacent to the side wall of the groove 7 in FIG. In the projection forming step (S210), the portion of the second impurity region (p region 19) formed in the low-concentration epi layer 28 as shown in FIG. 28 is removed as shown in FIG. A low concentration epi layer 28 made of a low concentration impurity layer is formed thereon. In the groove filling step (S120), a filling film (thermal oxide film 21 and oxide film 22) is formed so as to fill the inside of the groove 7. In the electrode formation step (S40), the anode electrode 9 that is in Schottky contact with the low-concentration epi layer 28 and is electrically connected to the p region 19 is formed. In this way, the rectifying element according to the present invention can be easily obtained.
この発明に従った整流素子の製造方法は、図３４に示すように、半導体基板を準備する工程（ＳｉＣからなるｎ＋型基板１を準備する工程）と、半導体基板（基板１）上に半導体からなる第１導電型（ｎ型）の不純物層を形成する工程（第１エピ成長工程（Ｓ１１））と、高濃度第２不純物領域を形成する工程（埋込Ｐ層形成工程（Ｓ３１０））と、低濃度不純物層を形成する工程（第２エピ成長工程（Ｓ１２））と、溝を形成する工程（溝形成工程（Ｓ２０））と、第２不純物領域を形成する工程（ｐ型領域形成工程（Ｓ１１０））と、低濃度第１不純物領域層を形成する工程（凸部形成工程（Ｓ２１０））と、充填膜を形成する工程（溝の充填工程（Ｓ１２０））と、電極を形成する工程（電極形成工程（Ｓ４０））とを備える。埋込Ｐ層形成工程（Ｓ３１０）では、不純物層において基板１に対向する面と反対側の面において、第１不純物領域（ｎ層３）となるべき領域を挟むように第２導電型（ｐ型）の高濃度第２不純物領域（埋込ｐ層３２）を形成する。第２エピ成長工程（Ｓ１２）では、不純物層上に、半導体（ＳｉＣ）からなり不純物層より第１導電型（ｎ型）の不純物濃度の低い低濃度不純物層（低濃度エピ層２８）を形成する。溝形成工程（Ｓ２０）では、不純物層において第１不純物領域（ｎ層３）となるべき領域を挟むように、不純物層（ｎ層３）、高濃度第２不純物領域（埋込ｐ層３２）および低濃度不純物層（低濃度エピ層２８）を部分的に除去することにより図４０に示すように溝７を形成する。ｐ型領域形成工程（Ｓ１１０）では、溝７の側壁に第２導電型（ｐ型）の不純物を注入することにより、ｎ層３および低濃度エピ層２８において溝７の側壁に隣接する部分に、埋込ｐ層３２より第２導電型（ｐ型）の不純物濃度の低い、第２導電型の第２不純物領域（ｐ領域１９）を形成する。凸部形成工程（Ｓ２１０）では、図４１示した低濃度エピ層２８において形成されたｐ領域１９の部分を除去することにより、図４２に示すように、ｎ層３上に低濃度不純物層からなる低濃度エピ層２８を形成する。溝の充填工程（Ｓ１２０）では、溝７の内部を充填するように充填膜（熱酸化膜２１および酸化膜２２）を形成する。電極形成工程（Ｓ４０）では、低濃度エピ層２８にショットキー接触し、かつ、埋込ｐ層３２に電気的に接続されたアノード電極９を形成する。このようにすれば、本発明による整流素子であって、より耐圧が高く、さらに漏れ電流の抑制可能な（高温動作が可能な）整流素子を実現できる。 As shown in FIG. 34, the method of manufacturing a rectifying device according to the present invention includes a step of preparing a semiconductor substrate (step of preparing an n + type substrate 1 made of SiC), and a semiconductor on the semiconductor substrate (substrate 1). Forming a first conductivity type (n-type) impurity layer (first epi growth step (S11)) and forming a high concentration second impurity region (embedded P layer forming step (S310)) A step of forming a low-concentration impurity layer (second epi growth step (S12)), a step of forming a trench (groove formation step (S20)), and a step of forming a second impurity region (p-type region formation) A step (S110)), a step of forming a low-concentration first impurity region layer (a convex portion forming step (S210)), a step of forming a filling film (a groove filling step (S120)), and an electrode. A step (electrode formation step (S40)). In the buried P layer forming step (S310), the second conductivity type (p) is formed so as to sandwich the region to be the first impurity region (n layer 3) on the surface opposite to the surface facing the substrate 1 in the impurity layer. A high-concentration second impurity region (buried p layer 32) is formed. In the second epi-growth step (S12), a low-concentration impurity layer (low-concentration epi layer 28) made of a semiconductor (SiC) and having a lower impurity concentration of the first conductivity type (n-type) than the impurity layer is formed on the impurity layer. To do. In the groove forming step (S20), the impurity layer (n layer 3) and the high-concentration second impurity region (buried p layer 32) are interposed so as to sandwich the region to be the first impurity region (n layer 3) in the impurity layer. Then, the trench 7 is formed as shown in FIG. 40 by partially removing the low concentration impurity layer (low concentration epi layer 28). In the p-type region forming step (S110), a second conductivity type (p-type) impurity is implanted into the side wall of the groove 7 so that the n layer 3 and the low-concentration epi layer 28 are adjacent to the side wall of the groove 7. A second conductivity type second impurity region (p region 19) having a lower impurity concentration of the second conductivity type (p type) than the buried p layer 32 is formed. In the convex forming step (S210), the portion of the p region 19 formed in the low-concentration epi layer 28 shown in FIG. 41 is removed, so that the low-concentration impurity layer is formed on the n layer 3 as shown in FIG. A low-concentration epi layer 28 is formed. In the groove filling step (S120), a filling film (thermal oxide film 21 and oxide film 22) is formed so as to fill the inside of the groove 7. In the electrode formation step (S40), the anode electrode 9 that is in Schottky contact with the low-concentration epi layer 28 and is electrically connected to the buried p layer 32 is formed. In this way, it is possible to realize a rectifying element according to the present invention, which has a higher withstand voltage and can further suppress a leakage current (can operate at a high temperature).
上記整流素子の製造方法において、不純物層を形成する工程（基板１上にｎ層３を形成する工程または第１エピ成長工程（Ｓ１１））では、不純物層に含有される第１導電型（ｎ型）の不純物濃度が徐々に高くなるように、成膜条件を変更してもよい。上記整流素子の製造方法において、成膜条件の変更の例としては、たとえば第１導電型（ｎ型）の不純物の供給源となる反応ガスの流量を徐々に増やす、といった対応が考えられる。この場合、第１不純物領域の不純物濃度を、その厚み方向において徐々に高くできるので、より耐圧特性に優れた整流素子を得ることができる。 In the rectifying device manufacturing method, in the step of forming the impurity layer (the step of forming the n layer 3 on the substrate 1 or the first epi growth step (S11)), the first conductivity type (n The film forming conditions may be changed so that the impurity concentration of the mold is gradually increased. In the method of manufacturing the rectifying element, as an example of changing the film forming conditions, for example, it is conceivable to gradually increase the flow rate of the reaction gas serving as the supply source of the first conductivity type (n-type) impurity. In this case, since the impurity concentration of the first impurity region can be gradually increased in the thickness direction, a rectifying element having more excellent breakdown voltage characteristics can be obtained.
上記整流素子の製造方法は、図４８に示すように、電極形成工程（Ｓ４０）の後、半導体基板（基板１）の厚みを減少させる薄膜化工程（研磨工程（Ｓ４２０））を備えていてもよい。この場合、整流素子における電流流路となる基板１の厚みを減少させることで、電流流路の電気抵抗を低減できる。この結果、定常損失を低減できる。 As shown in FIG. 48, the rectifying device manufacturing method may include a thinning step (polishing step (S420)) for reducing the thickness of the semiconductor substrate (substrate 1) after the electrode forming step (S40). Good. In this case, the electrical resistance of the current flow path can be reduced by reducing the thickness of the substrate 1 serving as the current flow path in the rectifying element. As a result, steady loss can be reduced.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明による半導体装置は、パワーデバイスに適用される整流素子に適している。 The semiconductor device according to the present invention is suitable for a rectifying element applied to a power device.
１ 基板、３ ｎ層、５ ｐ層、７ 溝、９ アノード電極、１１ カソード電極、１３ マスク材、１４，２２，２５，４０，４３ 酸化膜、１５，２６ 犠牲酸化膜、１６，４７ 第１メタル膜、１７，４８ アルミニウム膜、１９ ｐ領域、２１，２４，４２ 熱酸化膜、２８ 低濃度エピ層、３０，３１ レジスト膜、３２ 埋込ｐ層、３４ サイドウォール酸化膜、３６ オーミック接合メタル膜、３８ ＳｉＮ膜、３９ ＬＯＣＯＳ酸化膜、４１ 矢印、４４ 接着剤、４５ 支持部材、４６ 研磨部材。 1 substrate, 3 n layer, 5 p layer, 7 groove, 9 anode electrode, 11 cathode electrode, 13 mask material, 14, 22, 25, 40, 43 oxide film, 15, 26 sacrificial oxide film, 16, 47 1st Metal film, 17, 48 Aluminum film, 19 p region, 21, 24, 42 Thermal oxide film, 28 Low concentration epi layer, 30, 31 Resist film, 32 Buried p layer, 34 Side wall oxide film, 36 Ohmic junction metal Film, 38 SiN film, 39 LOCOS oxide film, 41 arrow, 44 adhesive, 45 support member, 46 polishing member.
Claims (14)
前記半導体基板上に形成され、前記半導体基板側の表面である第１の面と、前記第１の面と反対側の表面である第２の面とを有する、半導体からなる不純物領域層と、
前記不純物領域層上に形成された電極とを備え、
前記不純物領域層では、前記第２の面から前記第１の面に到達する第１導電型の第１不純物領域と、前記第１不純物領域に隣接するとともに前記第１不純物領域を挟むように配置され、前記第２の面から前記第１の面に向けて延在する第２導電型の第２不純物領域とが形成され、
前記電極は、前記第１不純物領域にショットキー接触し、かつ、前記第２不純物領域に電気的に接続されている、半導体装置。 A semiconductor substrate;
An impurity region layer made of a semiconductor, which is formed on the semiconductor substrate and has a first surface that is a surface on the semiconductor substrate side and a second surface that is a surface opposite to the first surface;
An electrode formed on the impurity region layer,
In the impurity region layer, the first conductivity type first impurity region that reaches the first surface from the second surface is disposed adjacent to the first impurity region and sandwiching the first impurity region. And a second impurity region of a second conductivity type extending from the second surface toward the first surface,
The semiconductor device, wherein the electrode is in Schottky contact with the first impurity region and is electrically connected to the second impurity region.
前記第２不純物領域は、前記溝の側壁上に形成され、前記第２導電型の不純物を含む半導体膜を含み、
前記第１不純物領域は、前記溝の側壁に接触するように配置されている、請求項１に記載の半導体装置。 In the impurity region layer, a groove is formed so as to extend from the second surface toward the first surface at a position sandwiching the first impurity region,
The second impurity region includes a semiconductor film formed on a sidewall of the groove and including the second conductivity type impurity,
The semiconductor device according to claim 1, wherein the first impurity region is disposed so as to be in contact with a sidewall of the groove.
前記第２不純物領域は、前記溝の側壁に隣接する前記不純物領域層の部分において、前記第２導電型の不純物が注入された領域を含み、
前記第１不純物領域は、前記第２導電型の不純物が注入された前記領域に接触するように配置されている、請求項１に記載の半導体装置。 In the impurity region layer, a groove is formed so as to extend from the second surface toward the first surface at a position sandwiching the first impurity region,
The second impurity region includes a region where the impurity of the second conductivity type is implanted in a portion of the impurity region layer adjacent to the side wall of the groove,
The semiconductor device according to claim 1, wherein the first impurity region is disposed so as to be in contact with the region into which the second conductivity type impurity is implanted.
前記半導体基板上に形成され、前記半導体基板側の表面である第１の面と反対側の表面である第２の面から前記第１の面に到達する第１導電型の第１不純物領域と、前記第１不純物領域を挟む位置において前記第２の面から前記第１の面に向けて延在するように形成された溝の側壁に第２導電型の不純物が注入されることにより形成された第２導電型の第２不純物領域とを含む不純物領域層と、
前記溝の内部を充填する充填膜と、
前記第１不純物領域上に接続された、前記第１不純物領域における前記第１導電型の不純物の濃度より、前記第１導電型の不純物の濃度が低い、前記第１導電型の低濃度第１不純物領域層と、
前記低濃度第１不純物領域にショットキー接触し、かつ、前記第２不純物領域に電気的に接続された電極とを備える、半導体装置。 A semiconductor substrate;
A first impurity region of a first conductivity type formed on the semiconductor substrate and reaching the first surface from a second surface which is a surface opposite to the first surface which is the surface on the semiconductor substrate side; The second conductivity type impurity is implanted into a sidewall of a groove formed to extend from the second surface toward the first surface at a position sandwiching the first impurity region. An impurity region layer including a second impurity region of the second conductivity type,
A filling film filling the inside of the groove;
The first conductivity type low concentration first concentration is lower than the concentration of the first conductivity type impurity in the first impurity region connected to the first impurity region. An impurity region layer;
A semiconductor device comprising: an electrode in Schottky contact with the low-concentration first impurity region and electrically connected to the second impurity region.
前記半導体基板上に半導体からなる第１導電型の不純物層を形成する工程と、
前記不純物層において、第１不純物領域となるべき領域を挟んで溝を形成する工程と、
前記溝の内部に半導体からなる第２導電型の不純物層を形成することにより第２不純物領域を形成する工程と、
前記第１不純物領域にショットキー接触し、かつ、前記第２不純物領域に電気的に接続された電極を形成する工程とを備える、半導体装置の製造方法。 Preparing a semiconductor substrate;
Forming a first conductivity type impurity layer made of a semiconductor on the semiconductor substrate;
Forming a groove across the region to be the first impurity region in the impurity layer;
Forming a second impurity region by forming a second conductivity type impurity layer made of a semiconductor inside the trench;
And a step of forming an electrode in Schottky contact with the first impurity region and electrically connected to the second impurity region.
前記半導体基板上に半導体からなる第１導電型の不純物層を形成する工程と、
前記不純物層において、第１不純物領域となるべき領域を挟んで溝を形成する工程と、
前記溝の側壁に第２導電型の不純物を注入することにより、前記不純物層において前記溝の側壁に隣接する部分に第２導電型の第２不純物領域を形成する工程と、
前記溝の内部を充填するように充填膜を形成する工程と、
前記第１不純物領域にショットキー接触し、かつ、前記第２不純物領域に電気的に接続された電極を形成する工程とを備える、半導体装置の製造方法。 Preparing a semiconductor substrate;
Forming a first conductivity type impurity layer made of a semiconductor on the semiconductor substrate;
Forming a groove across the region to be the first impurity region in the impurity layer;
Forming a second conductivity type second impurity region in a portion of the impurity layer adjacent to the side wall of the groove by implanting a second conductivity type impurity into the side wall of the groove;
Forming a filling film so as to fill the inside of the groove;
And a step of forming an electrode in Schottky contact with the first impurity region and electrically connected to the second impurity region.
前記半導体基板上に半導体からなる第１導電型の不純物層を形成する工程と、
前記不純物層上に、前記半導体からなり前記不純物層より前記第１導電型の不純物濃度の低い低濃度不純物層を形成する工程と、
前記不純物層において第１不純物領域となるべき領域を挟むように、前記不純物層および前記低濃度不純物層を部分的に除去することにより溝を形成する工程と、
前記溝の側壁に第２導電型の不純物を注入することにより、前記不純物層および前記低濃度不純物層において前記溝の側壁に隣接する部分に第２導電型の第２不純物領域を形成する工程と、
前記低濃度不純物層において形成された前記第２不純物領域の部分を除去することにより、前記第１不純物領域上に前記低濃度不純物層からなる低濃度第１不純物領域層を形成する工程と、
前記溝の内部を充填するように充填膜を形成する工程と、
前記低濃度第１不純物領域層にショットキー接触し、かつ、前記第２不純物領域に電気的に接続された電極を形成する工程とを備える、半導体装置の製造方法。 Preparing a semiconductor substrate;
Forming a first conductivity type impurity layer made of a semiconductor on the semiconductor substrate;
Forming a low-concentration impurity layer made of the semiconductor and having a lower impurity concentration of the first conductivity type than the impurity layer on the impurity layer;
Forming a groove by partially removing the impurity layer and the low-concentration impurity layer so as to sandwich a region to be the first impurity region in the impurity layer;
Forming a second conductivity type second impurity region in a portion of the impurity layer and the low-concentration impurity layer adjacent to the side wall of the groove by implanting a second conductivity type impurity into the side wall of the groove; ,
Forming a low-concentration first impurity region layer comprising the low-concentration impurity layer on the first impurity region by removing a portion of the second impurity region formed in the low-concentration impurity layer;
Forming a filling film so as to fill the inside of the groove;
Forming a electrode in Schottky contact with the low-concentration first impurity region layer and electrically connected to the second impurity region.
前記半導体基板上に半導体からなる第１導電型の不純物層を形成する工程と、
前記不純物層において前記半導体基板に対向する面と反対側の面において、第１不純物領域となるべき領域を挟むように第２導電型の高濃度第２不純物領域を形成する工程と、
前記不純物層上に、前記半導体からなり前記不純物層より前記第１導電型の不純物濃度の低い低濃度不純物層を形成する工程と、
前記不純物層において第１不純物領域となるべき領域を挟むように、前記不純物層、前記高濃度第２不純物領域および前記低濃度不純物層を部分的に除去することにより溝を形成する工程と、
前記溝の側壁に第２導電型の不純物を注入することにより、前記不純物層および前記低濃度不純物層において前記溝の側壁に隣接する部分に、前記高濃度第２不純物領域より第２導電型の不純物濃度の低い、第２導電型の第２不純物領域を形成する工程と、
前記低濃度不純物層において形成された前記第２不純物領域の部分を除去することにより、前記第１不純物領域上に前記低濃度不純物層からなる低濃度第１不純物領域層を形成する工程と、
前記溝の内部を充填するように充填膜を形成する工程と、
前記低濃度第１不純物領域層にショットキー接触し、かつ、前記高濃度第２不純物領域に電気的に接続された電極を形成する工程とを備える、半導体装置の製造方法。 Preparing a semiconductor substrate;
Forming a first conductivity type impurity layer made of a semiconductor on the semiconductor substrate;
Forming a second conductivity type high-concentration second impurity region so as to sandwich a region to be the first impurity region on a surface opposite to the surface facing the semiconductor substrate in the impurity layer;
Forming a low-concentration impurity layer made of the semiconductor and having a lower impurity concentration of the first conductivity type than the impurity layer on the impurity layer;
Forming a groove by partially removing the impurity layer, the high-concentration second impurity region, and the low-concentration impurity layer so as to sandwich a region to be the first impurity region in the impurity layer;
By implanting a second conductivity type impurity into the sidewall of the trench, a portion of the impurity layer and the low-concentration impurity layer adjacent to the sidewall of the trench has a second conductivity type from the high-concentration second impurity region. Forming a second impurity region of a second conductivity type having a low impurity concentration;
Forming a low-concentration first impurity region layer comprising the low-concentration impurity layer on the first impurity region by removing a portion of the second impurity region formed in the low-concentration impurity layer;
Forming a filling film so as to fill the inside of the groove;
Forming a electrode in Schottky contact with the low-concentration first impurity region layer and electrically connected to the high-concentration second impurity region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005227944A JP5303819B2 (en) | 2005-08-05 | 2005-08-05 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005227944A JP5303819B2 (en) | 2005-08-05 | 2005-08-05 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007042997A true JP2007042997A (en) | 2007-02-15 |
| JP5303819B2 JP5303819B2 (en) | 2013-10-02 |
Family
ID=37800676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005227944A Expired - Fee Related JP5303819B2 (en) | 2005-08-05 | 2005-08-05 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5303819B2 (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009117527A (en) * | 2007-11-05 | 2009-05-28 | Sumitomo Electric Ind Ltd | Method of manufacturing semiconductor device |
| JP2010539719A (en) * | 2007-09-21 | 2010-12-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Semiconductor device |
| JP2012182405A (en) * | 2011-03-03 | 2012-09-20 | Toshiba Corp | Semiconductor rectifier |
| JP2013102081A (en) * | 2011-11-09 | 2013-05-23 | Tamura Seisakusho Co Ltd | Schottky barrier diode |
| WO2014081815A1 (en) * | 2012-11-20 | 2014-05-30 | Cree, Inc. | Schottky diodes and method of manufacturing the same |
| JP2015065469A (en) * | 2010-03-08 | 2015-04-09 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | Semiconductor devices with heterojunction barrier regions and methods of fabricating the same |
| WO2015174380A1 (en) * | 2014-05-12 | 2015-11-19 | ローム株式会社 | Semiconductor device and semiconductor device manufacturing method |
| CN105977308A (en) * | 2016-06-21 | 2016-09-28 | 中航（重庆）微电子有限公司 | Super barrier rectifier device and preparation method thereof |
| US9496344B2 (en) | 2012-03-30 | 2016-11-15 | Mitsubishi Electric Corporation | Semiconductor device including well regions with different impurity densities |
| US9865750B2 (en) | 2011-09-11 | 2018-01-09 | Cree, Inc. | Schottky diode |
| WO2018008526A1 (en) * | 2016-07-05 | 2018-01-11 | 株式会社デンソー | Silicon carbide semiconductor device, and production method therefor |
| JPWO2017119066A1 (en) * | 2016-01-05 | 2018-04-19 | 三菱電機株式会社 | Silicon carbide semiconductor device |
| WO2018139557A1 (en) * | 2017-01-25 | 2018-08-02 | ローム株式会社 | Semiconductor device |
| JP2019057729A (en) * | 2018-12-11 | 2019-04-11 | ローム株式会社 | SiC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| JP2019140258A (en) * | 2018-02-09 | 2019-08-22 | 富士電機株式会社 | Method for manufacturing silicon carbide semiconductor device and method for manufacturing silicon carbide substrate |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110061A (en) * | 1991-10-15 | 1993-04-30 | Shindengen Electric Mfg Co Ltd | Rectifying semiconductor device |
| JP2002508888A (en) * | 1997-06-03 | 2002-03-19 | ダイムラークライスラー アクチエンゲゼルシャフト | Power semiconductor component and method of manufacturing the same |
| WO2003065459A1 (en) * | 2002-01-28 | 2003-08-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2004127968A (en) * | 2002-09-30 | 2004-04-22 | Sanyo Electric Co Ltd | Semiconductor device and its fabricating method |
| JP2005167149A (en) * | 2003-12-05 | 2005-06-23 | Sanken Electric Co Ltd | Semiconductor device having schottky barrier |
-
2005
- 2005-08-05 JP JP2005227944A patent/JP5303819B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110061A (en) * | 1991-10-15 | 1993-04-30 | Shindengen Electric Mfg Co Ltd | Rectifying semiconductor device |
| JP2002508888A (en) * | 1997-06-03 | 2002-03-19 | ダイムラークライスラー アクチエンゲゼルシャフト | Power semiconductor component and method of manufacturing the same |
| WO2003065459A1 (en) * | 2002-01-28 | 2003-08-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2004127968A (en) * | 2002-09-30 | 2004-04-22 | Sanyo Electric Co Ltd | Semiconductor device and its fabricating method |
| JP2005167149A (en) * | 2003-12-05 | 2005-06-23 | Sanken Electric Co Ltd | Semiconductor device having schottky barrier |
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8497563B2 (en) | 2007-09-21 | 2013-07-30 | Robert Bosch Gmbh | Semiconductor device and method for its manufacture |
| JP2010539719A (en) * | 2007-09-21 | 2010-12-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Semiconductor device |
| JP2009117527A (en) * | 2007-11-05 | 2009-05-28 | Sumitomo Electric Ind Ltd | Method of manufacturing semiconductor device |
| JP2015065469A (en) * | 2010-03-08 | 2015-04-09 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | Semiconductor devices with heterojunction barrier regions and methods of fabricating the same |
| US9595618B2 (en) | 2010-03-08 | 2017-03-14 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| JP2012182405A (en) * | 2011-03-03 | 2012-09-20 | Toshiba Corp | Semiconductor rectifier |
| US8502237B2 (en) | 2011-03-03 | 2013-08-06 | Kabushiki Kaisha Toshiba | Semiconductor rectifying device |
| US9865750B2 (en) | 2011-09-11 | 2018-01-09 | Cree, Inc. | Schottky diode |
| US11264466B2 (en) | 2011-11-09 | 2022-03-01 | Tamura Corporation | Schottky barrier diode |
| US9171967B2 (en) | 2011-11-09 | 2015-10-27 | Tamura Corporation | Schottky barrier diode |
| US9412882B2 (en) | 2011-11-09 | 2016-08-09 | Tamura Corporation | Schottky barrier diode |
| JP2013102081A (en) * | 2011-11-09 | 2013-05-23 | Tamura Seisakusho Co Ltd | Schottky barrier diode |
| US10600874B2 (en) | 2011-11-09 | 2020-03-24 | Tamura Corporation | Schottky barrier diode |
| US9595586B2 (en) | 2011-11-09 | 2017-03-14 | Tamura Corporation | Schottky barrier diode |
| US9496344B2 (en) | 2012-03-30 | 2016-11-15 | Mitsubishi Electric Corporation | Semiconductor device including well regions with different impurity densities |
| KR101774124B1 (en) * | 2012-11-20 | 2017-09-01 | 크리, 인코포레이티드 | Semiconductor devices and method for fabricating the same |
| EP4235798A3 (en) * | 2012-11-20 | 2023-09-06 | Wolfspeed, Inc. | Schottky diodes and method of manufacturing the same |
| US8952481B2 (en) | 2012-11-20 | 2015-02-10 | Cree, Inc. | Super surge diodes |
| WO2014081815A1 (en) * | 2012-11-20 | 2014-05-30 | Cree, Inc. | Schottky diodes and method of manufacturing the same |
| WO2015174380A1 (en) * | 2014-05-12 | 2015-11-19 | ローム株式会社 | Semiconductor device and semiconductor device manufacturing method |
| CN106463546B (en) * | 2014-05-12 | 2022-01-04 | 罗姆股份有限公司 | Semiconductor device and method for manufacturing semiconductor device |
| JP2015216270A (en) * | 2014-05-12 | 2015-12-03 | ローム株式会社 | Semiconductor device and method of manufacturing semiconductor device |
| US20170077318A1 (en) * | 2014-05-12 | 2017-03-16 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| US9876124B2 (en) | 2014-05-12 | 2018-01-23 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| CN113054038A (en) * | 2014-05-12 | 2021-06-29 | 罗姆股份有限公司 | Semiconductor device and method for manufacturing semiconductor device |
| US20180114868A1 (en) * | 2014-05-12 | 2018-04-26 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| CN106463546A (en) * | 2014-05-12 | 2017-02-22 | 罗姆股份有限公司 | Semiconductor device and semiconductor device manufacturing method |
| US10109749B2 (en) * | 2014-05-12 | 2018-10-23 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| US10529709B2 (en) | 2016-01-05 | 2020-01-07 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device having high breakdown voltage and low on resistance |
| JPWO2017119066A1 (en) * | 2016-01-05 | 2018-04-19 | 三菱電機株式会社 | Silicon carbide semiconductor device |
| CN105977308A (en) * | 2016-06-21 | 2016-09-28 | 中航（重庆）微电子有限公司 | Super barrier rectifier device and preparation method thereof |
| US10784335B2 (en) | 2016-07-05 | 2020-09-22 | Denso Corporation | Silicon carbide semiconductor device and manufacturing method therefor |
| JP2018006628A (en) * | 2016-07-05 | 2018-01-11 | 株式会社デンソー | Silicon carbide semiconductor device and manufacturing method of the same |
| WO2018008526A1 (en) * | 2016-07-05 | 2018-01-11 | 株式会社デンソー | Silicon carbide semiconductor device, and production method therefor |
| JPWO2018139557A1 (en) * | 2017-01-25 | 2019-11-14 | ローム株式会社 | Semiconductor device |
| WO2018139557A1 (en) * | 2017-01-25 | 2018-08-02 | ローム株式会社 | Semiconductor device |
| JP7032331B2 (en) | 2017-01-25 | 2022-03-08 | ローム株式会社 | Semiconductor device |
| JP2019140258A (en) * | 2018-02-09 | 2019-08-22 | 富士電機株式会社 | Method for manufacturing silicon carbide semiconductor device and method for manufacturing silicon carbide substrate |
| JP7073767B2 (en) | 2018-02-09 | 2022-05-24 | 富士電機株式会社 | Manufacturing method of silicon carbide semiconductor device and manufacturing method of silicon carbide substrate |
| JP2019057729A (en) * | 2018-12-11 | 2019-04-11 | ローム株式会社 | SiC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5303819B2 (en) | 2013-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5303819B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8933531B2 (en) | Semiconductor device having schottky diode structure | |
| US11631765B2 (en) | Method of manufacturing insulated gate semiconductor device with injection suppression structure | |
| US7183575B2 (en) | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode | |
| JP5525940B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US8372738B2 (en) | Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme | |
| JP4928463B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2007305609A (en) | Semiconductor device | |
| JP5878331B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2010147399A (en) | Trench schottky barrier diode | |
| US8728878B2 (en) | MOS P-N junction diode device and method for manufacturing the same | |
| US20140145207A1 (en) | Schottky Barrier Diode and Fabricating Method Thereof | |
| US20130244409A1 (en) | Schottky barrier diode and method for making the same | |
| US8183660B2 (en) | Semiconductor component having rectifying junctions of different magnitudes and method for producing the same | |
| JP2006352006A (en) | Rectifier element and manufacturing method thereof | |
| JP3817915B2 (en) | Schottky diode and manufacturing method thereof | |
| US10170563B2 (en) | Gallium nitride semiconductor device with improved termination scheme | |
| JP7284721B2 (en) | diode | |
| JP2011142355A (en) | Rectifying element | |
| JP5775711B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| JP4715324B2 (en) | Rectifier element | |
| CN108198758B (en) | Gallium nitride power diode device with vertical structure and manufacturing method thereof | |
| JP6256008B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2005327770A (en) | Semiconductor device and manufacturing method therefor | |
| JP2007134521A (en) | Schottky barrier diode, and method of manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5303819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |