JP2007035975A - Capacitor layer formation material with support substrate, and capacitor layer formation material as well as method for manufacturing these - Google Patents

Capacitor layer formation material with support substrate, and capacitor layer formation material as well as method for manufacturing these Download PDF

Info

Publication number
JP2007035975A
JP2007035975A JP2005218060A JP2005218060A JP2007035975A JP 2007035975 A JP2007035975 A JP 2007035975A JP 2005218060 A JP2005218060 A JP 2005218060A JP 2005218060 A JP2005218060 A JP 2005218060A JP 2007035975 A JP2007035975 A JP 2007035975A
Authority
JP
Japan
Prior art keywords
forming material
layer
capacitor
capacitor layer
layer forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005218060A
Other languages
Japanese (ja)
Inventor
Hirohisa Senzaki
博久 千崎
Naohiko Abe
直彦 阿部
Akiko Sugioka
晶子 杉岡
Akihiro Sugano
明弘 菅野
Koki Nakajima
弘毅 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2005218060A priority Critical patent/JP2007035975A/en
Publication of JP2007035975A publication Critical patent/JP2007035975A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a capacitor layer formation material in which the thickness of a lower electrode formation layer is reduced to 30 μm or less so as to form the lower electrode of a fine pattern of 50 μm pitch level, and the thickness stability of a dielectric layer is excellent. <P>SOLUTION: To attain the aforementioned subject, a capacitor formation material with a support substrate is employed, which is a laminated member to provide a capacitor formation material of a laminated structure having a dielectric layer being interleaved between the upper electrode formation layer and the lower electrode formation layer. The capacitor formation material 1 and the support substrate 11 are laminated and at least 4 corners in the laminated state are adhered. The capacitor formation material uses a metal foil with a thickness of 3-30 μm in the lower electrode formation layer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本件出願に係る発明は、支持基板付キャパシタ層形成材及びキャパシタ層形成材並びにこれらの製造方法に関する。特に、プリント配線板の内蔵キャパシタ回路の形成に好適なキャパシタ層形成材の提供を目的とする。   The invention according to the present application relates to a capacitor layer-forming material with a supporting substrate, a capacitor layer-forming material, and a method for producing them. In particular, an object is to provide a capacitor layer forming material suitable for forming a built-in capacitor circuit of a printed wiring board.

本件発明に言うキャパシタ層形成材は、上部電極形成層と下部電極形成層との間に誘電層を備える構成を持つものである。このようなキャパシタ層形成材は、エッチング加工等によりキャパシタ回路を形成するように加工され、特許文献１に開示されているように、プリント配線板等の電子材料を構成する材料として用いられるのが一般的である。   The capacitor layer forming material referred to in the present invention has a configuration in which a dielectric layer is provided between an upper electrode forming layer and a lower electrode forming layer. Such a capacitor layer forming material is processed so as to form a capacitor circuit by etching or the like, and is used as a material constituting an electronic material such as a printed wiring board as disclosed in Patent Document 1. It is common.

そして、このキャパシタ層形成材は、図７〜図９に示すような製造工程を経て製造されてきた。即ち、図７（ａ）に示すように下部電極形成層２として厚さ５０μｍ以上の金属箔を用意して、特許文献２〜特許文献４のいずれかに開示の方法等を用いて、図７（ｂ）に示すように誘電層３を形成する。そして、図７（ｃ）に示すように、スパッタリング蒸着法やメッキ法（電解メッキ及び無電解メッキの双方の概念を含む）で、当該誘電層の上に厚さ３μｍ〜５μｍの上部電極形成層４を形成し、キャパシタ層形成材１とする。次に、図８（ｄ−１）に示すように、このキャパシタ層形成材１の下部電極形成層２の表面にエッチングレジスト層を設けフィルムパターンを露光し現像することで、下部電極形状を形成するためエッチングレジストパターン２０を形成する。そして、下部電極形成層２のエッチング処理を行い、エッチングレジストパターン２０を除去することにより、図８（ｅ−１）に示すように下部電極５を形成する。かかる場合の上部電極の形成は、上記下部電極の形成方法と同様にして事後的に行う場合、また、キャパシタ層形成材の下部電極形成面を、基材若しくは内層コア材に張り合わせた後に形成される場合もある。以下、このような方法を「キャパシタ回路形成方法１」と称する。   And this capacitor layer formation material has been manufactured through the manufacturing process as shown in FIGS. That is, as shown in FIG. 7A, a metal foil having a thickness of 50 μm or more is prepared as the lower electrode forming layer 2, and the method disclosed in any of Patent Documents 2 to 4 is used. A dielectric layer 3 is formed as shown in FIG. Then, as shown in FIG. 7C, an upper electrode forming layer having a thickness of 3 μm to 5 μm is formed on the dielectric layer by sputtering vapor deposition or plating (including concepts of both electrolytic plating and electroless plating). 4 is formed as a capacitor layer forming material 1. Next, as shown in FIG. 8 (d-1), an etching resist layer is provided on the surface of the lower electrode forming layer 2 of the capacitor layer forming material 1, and a film pattern is exposed and developed to form a lower electrode shape. Therefore, an etching resist pattern 20 is formed. Then, the lower electrode forming layer 2 is etched and the etching resist pattern 20 is removed, thereby forming the lower electrode 5 as shown in FIG. In such a case, the upper electrode is formed after the lower electrode is formed in the same manner as in the lower electrode forming method, or after the lower electrode forming surface of the capacitor layer forming material is bonded to the base material or the inner core material. There is also a case. Hereinafter, such a method is referred to as “capacitor circuit forming method 1”.

また、図７（ｃ）に示すキャパシタ層形成材１の段階から、誘電層の種類によっては、図９（ｄ−２）に示すように、このキャパシタ層形成材１の両面にある下部電極形成層２及び上部電極形成層４の各々の表面にエッチングレジスト層を設けフィルムパターンを露光し現像することで、下部電極及び上部電極形状を形成するためエッチングレジストパターン２０を形成する。そして、下部電極形成層２及び上部電極形成層４のエッチング処理を行い、エッチングレジストパターン２０を除去することにより、図９（ｅ−２）に示すように下部電極５及び上部電極６を同時に形成することもできる。以下、このような方法を「キャパシタ回路形成方法２」と称する。
特表２００２−５３９６３４号公報 特開平０６−１４０３８５号公報 特開２００１−３５８３０３号公報 特開平０７−２９４８６２号公報 国際公開ＷＯ０４／０７９７７６号公報 Further, from the stage of the capacitor layer forming material 1 shown in FIG. 7C, depending on the type of the dielectric layer, as shown in FIG. 9D-2, lower electrode formation on both surfaces of the capacitor layer forming material 1 is formed. An etching resist layer is provided on each surface of the layer 2 and the upper electrode forming layer 4, and the film pattern is exposed and developed to form an etching resist pattern 20 for forming the lower electrode and upper electrode shapes. Then, the lower electrode forming layer 2 and the upper electrode forming layer 4 are etched, and the etching resist pattern 20 is removed to simultaneously form the lower electrode 5 and the upper electrode 6 as shown in FIG. 9 (e-2). You can also Hereinafter, such a method is referred to as “capacitor circuit forming method 2”.
JP 2002-539634 Gazette Japanese Patent Laid-Open No. 06-140385 JP 2001-358303 A JP 07-294862 A International Publication No. WO04 / 079776

しかしながら、上述のキャパシタ回路形成方法には、以下のような問題点が存在した。上述のキャパシタ回路形成方法１において用いるキャパシタ層形成材１は、薄くハンドリング性を改善するため、下部電極形成層２として厚さ５０μｍ以上の金属箔を用いるのが通常である。この下部電極形成層の厚さレベルは、エッチング加工の対象としての金属箔としては厚いものであり、５０μｍピッチレベルのファインパターンの下部電極を形成しようとしても生産歩留まりが低く、工業的生産性を全く満足しないという問題がある。   However, the above capacitor circuit forming method has the following problems. The capacitor layer forming material 1 used in the above-described capacitor circuit forming method 1 is usually a metal foil having a thickness of 50 μm or more as the lower electrode forming layer 2 in order to improve the handling property thinly. The thickness level of the lower electrode formation layer is thick as a metal foil as an object of etching processing, and even if an attempt is made to form a lower electrode with a fine pattern of 50 μm pitch level, the production yield is low and industrial productivity is increased. There is a problem of not being satisfied at all.

また、上記キャパシタ回路形成方法２においては、キャパシタ層形成材１の下部電極形成層２及び上部電極形成層４を同時にエッチング加工する。このとき、下部電極形成層２が厚さ５０μｍ以上の厚さを備えるのに対して、上部電極形成層４は１μｍ〜５μｍ程度の厚さであり、下部電極形成層２の加工に要するエッチング時間で、上部電極形成層４もエッチングを受けることになり上部電極がオーバーエッチングを受けることになり、いかに回路設計に工夫を加えても、良好なキャパシタ回路を形成することが困難という問題があった。   In the capacitor circuit forming method 2, the lower electrode forming layer 2 and the upper electrode forming layer 4 of the capacitor layer forming material 1 are simultaneously etched. At this time, the lower electrode formation layer 2 has a thickness of 50 μm or more, whereas the upper electrode formation layer 4 has a thickness of about 1 μm to 5 μm, and the etching time required for processing the lower electrode formation layer 2 Thus, the upper electrode formation layer 4 is also etched, and the upper electrode is subjected to over-etching, and it is difficult to form a good capacitor circuit no matter how the circuit design is devised. .

一方、下部電極形成層に薄い金属箔を用いて、この金属箔の表面に対し、種々の誘電層の形成方法（ゾル−ゲル法、ＭＯＣＶＤ法、エアロゾルデポジション法、スパッタリング蒸着法、塗工法等）を採用して誘電層を直接形成しようとしてきた。ところが、金属箔は薄くなると、しわの発生、折れの発生等があり欠陥発生率が高くなり、誘電層の膜厚均一性も不安定であり、高品質のキャパシタ回路の形成に用いることのできるキャパシタ層形成材を得ることは出来なかった。   On the other hand, using a thin metal foil for the lower electrode formation layer, various dielectric layer formation methods (sol-gel method, MOCVD method, aerosol deposition method, sputtering deposition method, coating method, etc.) on the surface of this metal foil ) To form the dielectric layer directly. However, when the metal foil becomes thin, wrinkles and creases occur, resulting in a high defect generation rate and unstable dielectric layer thickness, which can be used to form high-quality capacitor circuits. A capacitor layer forming material could not be obtained.

また、上記特許文献５（ＷＯ０４／０７９７７６号公報）には、下部電極に２５μｍ及び３０μｍの金属箔を用いる旨が開示されているが、当該文献に開示の手法では、誘電層の膜厚安定性に優れたキャパシタ層形成材の供給は不可能であった。   Further, Patent Document 5 (WO 04/079776) discloses that metal foils of 25 μm and 30 μm are used for the lower electrode. However, in the technique disclosed in the document, the film thickness stability of the dielectric layer is disclosed. It was impossible to supply a capacitor layer forming material excellent in the above.

以上の問題が存在することから、５０μｍピッチレベルのファインパターンの下部電極を形成するため、下部電極形成層の厚さを３０μｍ以下に薄くし、且つ、誘電層の膜厚安定性に優れたキャパシタ層形成材に対する市場要求が強くなっていた。   Because of the above problems, a capacitor having excellent thickness stability of the dielectric layer and a thickness of the lower electrode forming layer is reduced to 30 μm or less in order to form a lower electrode having a fine pattern of 50 μm pitch level. The market demand for the layer forming material was increasing.

そこで、本件発明者等は、鋭意研究の結果、以下に述べる支持基板付キャパシタ層形成材を採用することで、キャパシタ層形成材の下部電極形成層の厚さを３０μｍ以下に薄くし、且つ、誘電層の膜厚安定性に優れたものを提供できることに想到した。また、この支持基板付キャパシタ層形成材を効率よく製造する方法を同時に提供する。   Therefore, as a result of earnest research, the inventors of the present invention have adopted the capacitor layer forming material with a support substrate described below, thereby reducing the thickness of the lower electrode forming layer of the capacitor layer forming material to 30 μm or less, and The inventors have conceived that a dielectric layer having excellent film thickness stability can be provided. In addition, a method for efficiently producing the capacitor layer-forming material with a supporting substrate is provided at the same time.

支持基板付キャパシタ層形成材： この支持基板付キャパシタ層形成材は、下部電極形成層と上部電極形成層との間に誘電層が狭持された積層構造のキャパシタ層形成材を提供するための積層部材であり、前記キャパシタ層形成材と支持基板とが積層され、且つ、その積層状態における少なくとも４隅を接着したことを特徴とするものである。 Capacitor layer forming material with supporting substrate: This capacitor layer forming material with supporting substrate is used to provide a capacitor layer forming material having a laminated structure in which a dielectric layer is sandwiched between a lower electrode forming layer and an upper electrode forming layer. It is a laminated member, wherein the capacitor layer forming material and the support substrate are laminated, and at least four corners in the laminated state are bonded.

本件発明にかかる支持基板付キャパシタ層形成材において、前記キャパシタ層形成材は、その下部電極形成層に厚さ３μｍ〜３０μｍの金属箔を用いることが好ましい。   In the capacitor layer forming material with a support substrate according to the present invention, the capacitor layer forming material preferably uses a metal foil having a thickness of 3 μm to 30 μm for the lower electrode forming layer.

本件発明にかかる支持基板付キャパシタ層形成材において、前記誘電層は、ゾル−ゲル法、ＭＯＣＶＤ法、エアロゾルデポジション法、スパッタリング蒸着法、塗工法のいずれかで形成した厚さが２０ｎｍ〜１μｍの酸化物誘電膜であることが好ましい。   In the capacitor layer forming material with a support substrate according to the present invention, the dielectric layer has a thickness of 20 nm to 1 μm formed by any one of a sol-gel method, an MOCVD method, an aerosol deposition method, a sputtering deposition method, and a coating method. An oxide dielectric film is preferred.

本件発明にかかる支持基板付キャパシタ層形成材において、前記キャパシタ層形成材の上部電極形成層は、厚さ０．１μｍ〜３０μｍの金属層であることが好ましい。   In the capacitor layer forming material with a support substrate according to the present invention, the upper electrode forming layer of the capacitor layer forming material is preferably a metal layer having a thickness of 0.1 μm to 30 μm.

本件発明にかかる支持基板付キャパシタ層形成材において、前記支持基板は、厚さ３０μｍ〜３００μｍの金属箔又は金属板であることが好ましい。   In the capacitor layer-forming material with a support substrate according to the present invention, the support substrate is preferably a metal foil or a metal plate having a thickness of 30 μm to 300 μm.

キャパシタ層形成材： 本件発明にかかるキャパシタ層形成材は、上述の支持基板付キャパシタ層形成材の接着部を除去し、キャパシタ層形成材と支持基板とを分離して得られることを特徴としたものである。 Capacitor layer forming material: The capacitor layer forming material according to the present invention is obtained by removing the adhesive portion of the above-described capacitor layer forming material with a supporting substrate and separating the capacitor layer forming material and the supporting substrate. Is.

支持基板付キャパシタ層形成材の製造方法： 本件発明にかかる支持基板付キャパシタ層形成材の製造方法は、以下に示す工程Ａ〜工程Ｄを含むことを特徴とするものである。 Method for Producing Capacitor Layer Forming Material with Support Substrate: The method for producing a capacitor layer forming material with a support substrate according to the present invention includes the following steps A to D.

工程Ａ： 厚さ３０μｍ〜３００μｍの支持基板に対し、下部電極形成層となる厚さ３μｍ〜３０μｍの金属箔を重ね合わせ、当該金属箔を前記支持基板に接着させ支持基板付金属箔とする接着工程。
工程Ｂ： 前記支持基板付金属箔の金属箔の表面に誘電層を形成する誘電層形成工程。
工程Ｃ： 前記誘電層の上に上部電極形成層を設け支持基板付キャパシタ層形成材とする上部電極形成工程。 Step A: Adhesion with a support substrate having a thickness of 30 μm to 300 μm, a metal foil having a thickness of 3 μm to 30 μm to be a lower electrode forming layer is superposed, and the metal foil is adhered to the support substrate to form a metal foil with a support substrate. Process.
Step B: A dielectric layer forming step of forming a dielectric layer on the surface of the metal foil of the metal foil with a supporting substrate.
Step C: an upper electrode forming step in which an upper electrode forming layer is provided on the dielectric layer to form a capacitor layer forming material with a supporting substrate.

本件発明にかかる支持基板付キャパシタ層形成材の製造方法において、前記接着工程における前記金属箔の少なくとも４隅を前記支持基板に接着させるため、スポット溶接、超音波溶接、ろう付け、接着剤接着のいずれかを用いることが好ましい。   In the manufacturing method of the capacitor layer forming material with a support substrate according to the present invention, in order to adhere at least four corners of the metal foil to the support substrate in the adhesion step, spot welding, ultrasonic welding, brazing, adhesive bonding are performed. It is preferable to use either one.

そして、本件発明にかかる支持基板付キャパシタ層形成材の製造方法において、前記誘電層は、ゾル−ゲル法を採用して酸化物誘電膜として形成する場合には、以下の（Ｉ）〜（ＩＩＩ）の工程により形成されたものであることが好ましい。   And in the manufacturing method of the capacitor layer forming material with a support substrate according to the present invention, when the dielectric layer is formed as an oxide dielectric film by employing a sol-gel method, the following (I) to (III) ).

（Ｉ）所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程。
（ＩＩ）前記ゾル−ゲル溶液を、前記支持基板付金属箔の金属箔表面に塗工し、酸素含有雰囲気中で１２０℃〜２５０℃×３０秒〜１０分の条件で乾燥し、酸素含有雰囲気中で２７０℃〜３９０℃×５分〜３０分の条件で熱分解を行う一連の工程を１単位工程とし、この１単位工程を複数回繰り返し膜厚調整を行う塗工工程。
（ＩＩＩ）そして、最終的に５５０℃〜８００℃×５分〜６０分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程。 (I) A solution preparation step for preparing a sol-gel solution for producing a desired oxide dielectric film.
(II) The sol-gel solution is coated on the surface of the metal foil of the metal foil with a supporting substrate, and dried in an oxygen-containing atmosphere under conditions of 120 ° C. to 250 ° C. × 30 seconds to 10 minutes. A coating process in which a series of processes in which pyrolysis is performed under the conditions of 270 ° C. to 390 ° C. × 5 minutes to 30 minutes is defined as one unit process, and the film thickness adjustment is repeated a plurality of times.
(III) A firing step in which the dielectric layer is finally formed by performing an inert gas replacement at 550 ° C. to 800 ° C. for 5 minutes to 60 minutes or firing in a vacuum atmosphere.

また、本件発明にかかる支持基板付キャパシタ層形成材の製造方法において、前記誘電層は、ゾル−ゲル法を採用して酸化物誘電膜として形成する場合には、以下の（ｉ）〜（ｉｉｉ）の工程により形成されたものであることが好ましい。   In the method for manufacturing a capacitor layer-forming material with a support substrate according to the present invention, when the dielectric layer is formed as an oxide dielectric film by employing a sol-gel method, the following (i) to (iii) ).

（ｉ）所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程。
（ｉｉ）前記ゾル−ゲル溶液を、前記支持基板付金属箔の金属箔表面に塗工し、酸素含有雰囲気中で１２０℃〜２５０℃×３０秒〜１０分の条件で乾燥し、酸素含有雰囲気中で２７０℃〜３９０℃×５分〜３０分の条件で熱分解を行う一連の工程を１単位工程とし、この１単位工程を複数回繰り返すにあたり、１単位工程と１単位工程との間に１回以上の５５０℃〜８００℃×２分〜６０分の不活性ガス置換又は真空雰囲気での予備焼成処理を設けて膜厚調整を行う塗工工程。
（ｉｉｉ）そして、最終的に５５０℃〜８００℃×５分〜６０分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程。 (I) A solution preparation step for preparing a sol-gel solution for producing a desired oxide dielectric film.
(Ii) The sol-gel solution is applied to the surface of the metal foil of the metal foil with a supporting substrate and dried in an oxygen-containing atmosphere at 120 ° C. to 250 ° C. for 30 seconds to 10 minutes, and an oxygen-containing atmosphere Among them, a series of steps of performing pyrolysis under conditions of 270 ° C. to 390 ° C. × 5 minutes to 30 minutes is defined as one unit step, and when this one unit step is repeated a plurality of times, between one unit step and one unit step A coating process for adjusting the film thickness by providing at least one 550 ° C. to 800 ° C. × 2 minutes to 60 minutes of inert gas replacement or pre-baking treatment in a vacuum atmosphere.
(Iii) A firing step in which a dielectric layer is finally formed by performing an inert gas replacement at 550 ° C. to 800 ° C. for 5 minutes to 60 minutes or firing in a vacuum atmosphere.

そして、本件発明にかかる支持基板付キャパシタ層形成材の製造方法において、前記誘電層は、その表面に、樹脂ワニスを塗工して含浸させ、樹脂乾燥、樹脂硬化させることが好ましい。   In the method for producing a capacitor layer-forming material with a support substrate according to the present invention, the dielectric layer is preferably coated with a resin varnish on the surface thereof, impregnated, dried and cured.

前記誘電層の表面に塗工する樹脂ワニスは、樹脂ワニス重量を１００ｗｔ％としたとき、固形分量が０．１ｗｔ％〜１．０ｗｔ％の希薄樹脂ワニスを用いることが好ましい。   The resin varnish to be applied to the surface of the dielectric layer is preferably a dilute resin varnish having a solid content of 0.1 wt% to 1.0 wt% when the resin varnish weight is 100 wt%.

キャパシタ層形成材の製造方法： 本件発明にかかるキャパシタ層形成材の製造方法は、前記支持基板付キャパシタ層形成材の接着した部位を除去し、支持基板を分離除去してキャパシタ層形成材を得ることを特徴とするものである。 Capacitor Layer Forming Material Manufacturing Method: The capacitor layer forming material manufacturing method according to the present invention is a method of removing a support substrate-attached capacitor layer forming material and separating and removing the supporting substrate to obtain a capacitor layer forming material. It is characterized by this.

そして、前記支持基板付キャパシタ層形成材の接着した部位の除去は、切断法又はエッチング法を用いることが好ましい。   Then, it is preferable to use a cutting method or an etching method to remove the bonded portion of the capacitor layer-forming material with a supporting substrate.

本件発明にかかる支持基板付キャパシタ層形成材は、支持基板の存在により、トータル厚さの薄くなったキャパシタ層形成材のハンドリング性を向上させ、薄いキャパシタ層形成材を加工に用いる直前まで折れ、傷発生、汚染等から保護することが可能となる。   The capacitor layer forming material with a supporting substrate according to the present invention improves the handling property of the capacitor layer forming material having a reduced total thickness due to the presence of the supporting substrate, and is folded until just before the thin capacitor layer forming material is used for processing. It is possible to protect from scratches and contamination.

また、本件発明にかかるキャパシタ層形成材は、支持基板付キャパシタ層形成材の接着した部位を除去し、支持基板を分離除去して得られるものであるため、製造過程において、下部電極形成層の厚さを３０μｍ以下に薄くし、且つ、誘電層を膜厚安定性に優れたものとすることが可能であるため、下部電極形成層に５０μｍピッチレベルを超えるファインパターン下部電極を形成することが可能となる。   Further, since the capacitor layer forming material according to the present invention is obtained by removing the bonded portion of the capacitor layer forming material with a supporting substrate and separating and removing the supporting substrate, in the manufacturing process, the lower electrode forming layer Since the thickness can be reduced to 30 μm or less and the dielectric layer can have excellent film thickness stability, a fine pattern lower electrode exceeding a 50 μm pitch level can be formed on the lower electrode formation layer. It becomes possible.

更に、本件発明にかかる支持基板付キャパシタ層形成材の製造方法は、下部電極形成層を薄くしたキャパシタ層形成材の製造に好適であり、トータル厚さの薄いキャパシタ層形成材を効率よく生産することができる。そして、本件発明にかかるキャパシタ層形成材の製造方法は、前記支持基板付キャパシタ層形成材の接着した部位を除去するのみであり、特段の製造設備の導入を要さず、生産効率に優れたものとなる。   Furthermore, the method for manufacturing a capacitor layer forming material with a support substrate according to the present invention is suitable for manufacturing a capacitor layer forming material having a thin lower electrode forming layer, and efficiently produces a capacitor layer forming material having a thin total thickness. be able to. And the manufacturing method of the capacitor layer forming material according to the present invention only removes the adhered portion of the capacitor layer forming material with the supporting substrate, and does not require any special manufacturing equipment, and has excellent production efficiency. It will be a thing.

本件発明に係る支持基板付キャパシタ層形成材： この支持基板付キャパシタ層形成材は、下部電極形成層と上部電極形成層との間に誘電層が狭持された積層構造のキャパシタ層形成材を提供するための積層部材であり、前記キャパシタ層形成材と支持基板とが積層され、且つ、その積層状態における少なくとも４隅を接着したことを特徴とするものである。即ち、支持基板付キャパシタ層形成材の中央部においては、キャパシタ層形成材と支持基板とが未接着の状態となる。 Capacitor layer forming material with supporting substrate according to the present invention: This capacitor layer forming material with supporting substrate is a capacitor layer forming material having a laminated structure in which a dielectric layer is sandwiched between a lower electrode forming layer and an upper electrode forming layer. It is a laminated member for providing, wherein the capacitor layer forming material and the support substrate are laminated, and at least four corners in the laminated state are bonded. That is, the capacitor layer forming material and the support substrate are not bonded at the center of the capacitor layer forming material with the support substrate.

このとき、「少なくとも４隅を接着」の意味に関して説明する。この概念に含まれる接着形態に関して、図１に前記キャパシタ層形成材と支持基板との平面図を示し、この接着部１２を破線により示している。図１（ａ）には、前記キャパシタ層形成材と支持基板との外周縁端部を接着した状態を示している。そして、図１（ｂ）には、前記キャパシタ層形成材と支持基板との外周縁端部の対向する２辺のみを接着した状態を示している。更に、図１（ｃ）には、前記キャパシタ層形成材と支持基板との４隅のみを接着した状態を示している。なお、破線部で示した接着部１２は、不連続な接着でも、隙間の無い連続的な接着でも構わない。   At this time, the meaning of “adhering at least four corners” will be described. Regarding the bonding form included in this concept, FIG. 1 shows a plan view of the capacitor layer forming material and the support substrate, and this bonding portion 12 is indicated by a broken line. FIG. 1A shows a state in which the outer peripheral edge portions of the capacitor layer forming material and the support substrate are bonded. FIG. 1B shows a state in which only two opposite sides of the outer peripheral edge of the capacitor layer forming material and the support substrate are bonded. Further, FIG. 1C shows a state where only the four corners of the capacitor layer forming material and the support substrate are bonded. In addition, the adhesion part 12 shown with the broken line part may be discontinuous adhesion, or may be continuous adhesion without a gap.

図２（図１（ａ）の斜視図。）を参照して説明する。この支持基板付キャパシタ層形成材１０は、下部電極形成層２と誘電層３と上部電極形成層４とからなるキャパシタ層形成材１と、支持基板１１とを積層して、その積層状態における縁端外周部を接着して破線で示した部位（以下、単に接着部１２と称する。）のみを張り合わせて一体化したものである。このように、支持基板１１を備えることで、トータル厚さの薄くなったキャパシタ層形成材１のハンドリング性を向上させ、薄いキャパシタ層形成材１を市場に供給し、需要者が加工に用いる直前まで折れ、傷発生、汚染等から保護することが可能となる。   This will be described with reference to FIG. 2 (a perspective view of FIG. 1A). The support substrate-attached capacitor layer forming material 10 is formed by laminating a capacitor layer forming material 1 composed of a lower electrode forming layer 2, a dielectric layer 3, and an upper electrode forming layer 4, and a supporting substrate 11, and the edge in the laminated state. Only the part (henceforth only called the adhesion part 12) which adhere | attached the outer periphery part and was shown with the broken line is bonded together and integrated. Thus, by providing the support substrate 11, the handling property of the capacitor layer forming material 1 having a reduced total thickness is improved, the thin capacitor layer forming material 1 is supplied to the market, and immediately before the customer uses it for processing. It is possible to protect from damage, occurrence of scratches, contamination, etc.

ここで、本件発明にかかる支持基板付キャパシタ層形成材１０において、前記キャパシタ層形成材１の下部電極形成層２には、厚さ３μｍ〜３０μｍの金属箔を用いることが好ましい。下部電極形成層２の厚さが、３μｍ未満の厚さでは下部電極に加工した際のキャパシタ性能の信頼性が損なわれる。これに対し、下部電極形成層２の厚さが、３０μｍを超えると、５０μｍピッチレベルを超えるファインパターン下部電極を安定して形成することが不可能となる。   Here, in the capacitor layer forming material 10 with a supporting substrate according to the present invention, it is preferable to use a metal foil having a thickness of 3 μm to 30 μm for the lower electrode forming layer 2 of the capacitor layer forming material 1. When the thickness of the lower electrode formation layer 2 is less than 3 μm, the reliability of the capacitor performance when processed into the lower electrode is impaired. On the other hand, if the thickness of the lower electrode formation layer 2 exceeds 30 μm, it becomes impossible to stably form the fine pattern lower electrode exceeding the 50 μm pitch level.

そして、下部電極形成層２の構成には、銅、ニッケル、コバルト、金、白金等種々の材質の導電性材料を使用することが可能である。しかしながら、ゾル−ゲル法を用いて誘電層を形成する場合には、高温を負荷されることとなるので、耐熱性金属の内、ニッケル箔又はニッケル合金箔を採用することが好ましい。   For the configuration of the lower electrode formation layer 2, various conductive materials such as copper, nickel, cobalt, gold, and platinum can be used. However, when the dielectric layer is formed using the sol-gel method, a high temperature is applied, and therefore it is preferable to employ a nickel foil or a nickel alloy foil among the heat resistant metals.

ここで言うニッケル箔とは、所謂純度が９９．９％（その他、不可避不純物）以上の純ニッケル箔で形成される。そして、ニッケル合金箔とは、例えばニッケル−リン合金を用いて形成されたものである。ここで言うニッケル−リン合金のリン含有量は０．１ｗｔ％〜１１ｗｔ％である事が好ましい。ニッケル−リン合金箔のリン成分は、キャパシタ層形成材の製造及び通常のプリント配線板の製造プロセスにおいて高温負荷されることがあれば、誘電層の内部に拡散し、誘電層との密着性を劣化させ、誘電率にも変化を与えていると考えられる。しかしながら、適正なリン含有量を備えたニッケル−リン合金箔は、キャパシタとしての電気特性を向上させる。リン含有量が０．１ｗｔ％未満の場合には、純ニッケルを用いた場合と変わらないものとなり、合金化することの意義が失われるのである。これに対し、リン含有量が１１ｗｔ％を超えると、誘電層の界面にリンが偏析し、誘電層との密着性が劣化し、剥離しやすいものとなるのである。従って、リン含有量は、０．１ｗｔ％〜１１ｗｔ％の範囲が好ましい。そして、誘電層とのより安定した密着性を確保するためには、リン含有量が０．２ｗｔ％〜３ｗｔ％の範囲であれば工程に一定のバラツキがあっても安定した品質のキャパシタ回路の形成が可能となる。なお、最適な範囲を敢えて指摘するならば、リン含有量が０．２５ｗｔ％〜１ｗｔ％で最も良好な誘電層との密着性を確保し、同時に良好な誘電率をも確保出来るのである。なお、本件発明におけるリン含有量は、［Ｐ成分重量］／［Ｎｉ成分重量］×１００（ｗｔ％）として換算した値である。   The nickel foil referred to here is formed of pure nickel foil having a so-called purity of 99.9% (others, inevitable impurities) or more. The nickel alloy foil is formed using, for example, a nickel-phosphorus alloy. The phosphorus content of the nickel-phosphorus alloy mentioned here is preferably 0.1 wt% to 11 wt%. The phosphorus component of the nickel-phosphorus alloy foil diffuses into the dielectric layer if it is subjected to high temperature load in the production process of the capacitor layer forming material and the normal printed wiring board production process, and the adhesion to the dielectric layer is increased. It is considered that the dielectric constant is deteriorated and the dielectric constant is also changed. However, a nickel-phosphorus alloy foil having an appropriate phosphorus content improves the electrical characteristics as a capacitor. When the phosphorus content is less than 0.1 wt%, it becomes the same as when pure nickel is used, and the significance of alloying is lost. On the other hand, when the phosphorus content exceeds 11 wt%, phosphorus is segregated at the interface of the dielectric layer, the adhesiveness with the dielectric layer is deteriorated, and it becomes easy to peel off. Therefore, the phosphorus content is preferably in the range of 0.1 wt% to 11 wt%. In order to ensure more stable adhesion with the dielectric layer, a stable quality capacitor circuit can be obtained even if there is a certain variation in the process if the phosphorus content is in the range of 0.2 wt% to 3 wt%. Formation is possible. If the optimum range is pointed out, the phosphorus content is 0.25 wt% to 1 wt% to ensure the best adhesion with the dielectric layer and at the same time to ensure a good dielectric constant. The phosphorus content in the present invention is a value converted as [P component weight] / [Ni component weight] × 100 (wt%).

本件発明に言うニッケル箔及びニッケル合金箔とは、圧延法及び電解法等で得られたものの全てを含む。そして、金属箔の最表層に、これらニッケル若しくはニッケル合金層を備えた複合箔の如きものも含む概念として記述している。例えば、下部電極形成層２を構成する材料として、銅箔の表面にニッケル層若しくはニッケル合金層を備えた複合材を用いることもできる。   The nickel foil and nickel alloy foil referred to in the present invention include all of those obtained by a rolling method, an electrolytic method and the like. It is described as a concept including a composite foil provided with these nickel or nickel alloy layers in the outermost layer of the metal foil. For example, as a material constituting the lower electrode formation layer 2, a composite material including a nickel layer or a nickel alloy layer on the surface of the copper foil can be used.

ニッケル箔及びニッケル合金箔のレベルの高温耐熱特性があれば、フッ素樹脂基板、液晶ポリマー等を基板材料としたプリント配線板での、３００℃〜４００℃の高温加工プロセスを経ても強度の劣化は殆ど無く、結果として、この下部電極形成層２を用いたキャパシタ層形成材の品質劣化も殆ど無いことになる。なお、本件発明に言うニッケル箔及びニッケル合金箔の結晶組織は、結晶粒が可能な限り細かく強度を向上させたものであることが好ましい。更に具体的に言えば、平均結晶粒径０．５μｍ以下のレベルに微細化され、機械的強度の高い物性を備えることが好ましいのである。   If the nickel foil and nickel alloy foil have high-temperature heat-resistant characteristics, strength deterioration will not occur even after a high-temperature processing process at 300 ° C to 400 ° C on a printed wiring board made of a fluororesin substrate, a liquid crystal polymer, or the like. As a result, the quality of the capacitor layer forming material using the lower electrode forming layer 2 is hardly deteriorated. In addition, it is preferable that the crystal structure of the nickel foil and the nickel alloy foil referred to in the present invention has a crystal grain as fine as possible with improved strength. More specifically, it is preferable that the material is refined to a level of an average crystal grain size of 0.5 μm or less and has physical properties with high mechanical strength.

次に、本件発明にかかる支持基板付キャパシタ層形成材における前記誘電層は、ゾル−ゲル法、ＭＯＣＶＤ法、エアロゾルデポジション法、スパッタリング蒸着法、塗工法のいずれかで形成した厚さが２０ｎｍ〜１μｍの酸化物誘電膜であることが好ましい。このゾル−ゲル法、ＭＯＣＶＤ法、エアロゾルデポジション法、スパッタリング蒸着法のいずれの方法を採用して形成する誘電層は、結果として、所望の前記酸化物誘電膜として、（Ｂａ１−ｘ Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）膜又はＢｉＺｒＯ３膜のいずれかであればよいのである。ここで、（Ｂａ１−ｘ Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）膜において、ｘ＝０の場合にはＢａＴｉＯ３組成を意味し、ｘ＝１の場合にはＳｒＴｉＯ３組成を意味するものとなる。そして、この中間組成として、（Ｂａ０．７ Ｓｒ０．３）ＴｉＯ３等が存在する。一方、塗工法では、熱硬化性のエポキシ系樹脂成分の中に、粒状のペロブスカイト構造を持つ誘電体フィラーを分散させ、この誘電体フィラー含有樹脂を下部電極形成層の上に塗布して、乾燥、硬化させたものである。このときの樹脂成分、誘電体フィラーの成分に関する特段の限定はない。 Next, the dielectric layer in the capacitor layer forming material with a support substrate according to the present invention has a thickness formed by any of a sol-gel method, an MOCVD method, an aerosol deposition method, a sputtering deposition method, and a coating method. A 1 μm oxide dielectric film is preferred. As a result, a dielectric layer formed by adopting any one of the sol-gel method, MOCVD method, aerosol deposition method, and sputtering deposition method has a desired (Ba 1-x Sr x) as the oxide dielectric film. ) Any of TiO 3 (0 ≦ x ≦ 1) film or BiZrO 3 film may be used. Here, in the (Ba 1-x Sr x ) TiO 3 (0 ≦ x ≦ 1) film, when x = 0, it means the BaTiO 3 composition, and when x = 1, it means the SrTiO 3 composition. It will be a thing. Then, as the intermediate composition, there are (Ba 0.7 Sr 0.3) TiO 3 or the like. On the other hand, in the coating method, a dielectric filler having a granular perovskite structure is dispersed in a thermosetting epoxy resin component, and this dielectric filler-containing resin is applied onto the lower electrode forming layer and dried. , Cured. There is no special limitation regarding the resin component and the dielectric filler component at this time.

特に、通常の条件でゾル−ゲル法、ＭＯＣＶＤ法、エアロゾルデポジション法、スパッタリング蒸着法のいずれかで形成した酸化物誘電膜に関しては、その結晶組織内の構造欠陥が多く存在し、酸化物誘電膜の組織を一定の範囲に粗大化し、結晶粒界の少ない状態を作り出すことは困難である。そこで、ゾル−ゲル法、ＭＯＣＶＤ法、エアロゾルデポジション法、スパッタリング蒸着法のいずれかで形成した酸化物誘電膜に樹脂成分を含浸させリーク電流の流路となる構造欠陥を埋設した誘電層を形成することも好ましい。   In particular, an oxide dielectric film formed by any of the sol-gel method, MOCVD method, aerosol deposition method, and sputtering deposition method under normal conditions has many structural defects in its crystal structure, and the oxide dielectric film. It is difficult to coarsen the film structure to a certain range and create a state with few crystal grain boundaries. Therefore, an oxide dielectric film formed by any one of the sol-gel method, MOCVD method, aerosol deposition method, and sputtering deposition method is impregnated with a resin component to form a dielectric layer in which structural defects serving as leakage current channels are embedded. It is also preferable to do.

ここで上記含浸に用いる樹脂成分には、エポキシ系樹脂を主剤として用いた樹脂組成物を用いることが好ましい。中でも、樹脂成分総量に対してエポキシ樹脂４０重量％〜７０重量％、ポリビニルアセタール樹脂２０重量％〜５０重量％、メラミン樹脂またはウレタン樹脂０．１重量％〜２０重量％を含有し、該エポキシ樹脂の５重量％〜８０重量％がゴム変成エポキシ樹脂である樹脂組成物を用いることが好ましい。   Here, as the resin component used for the impregnation, it is preferable to use a resin composition using an epoxy resin as a main agent. Among them, the epoxy resin contains 40 wt% to 70 wt% of epoxy resin, 20 wt% to 50 wt% of polyvinyl acetal resin, and 0.1 wt% to 20 wt% of melamine resin or urethane resin with respect to the total resin component, It is preferable to use a resin composition in which 5% by weight to 80% by weight is a rubber-modified epoxy resin.

ここに用いられるエポキシ樹脂としては、積層板等や電子部品の成型用として市販されているものであれば特に制限なく使用できる。具体的に例示すれば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂、ｏ−クレゾールノボラック型エポキシ樹脂、トリグリシジルイソシアヌレート、Ｎ，Ｎ−ジグリシジルアニリン等のグリシジルアミン化合物、テトラヒドロフタル酸ジグリシジルエステル等のグリシジルエステル化合物、テトラブロモビスフェノールＡジグリシジルエーテル等の臭素化エポキシ樹脂等がある。これらのエポキシ樹脂は１種又は２種以上を混合して用いることが好ましい。またエポキシ樹脂としての重合度やエポキシ当量は特に限定されない。   As an epoxy resin used here, if it is marketed for the shaping | molding of a laminated board etc. or an electronic component, it can be especially used without a restriction | limiting. Specific examples include bisphenol A type epoxy resin, bisphenol F type epoxy resin, novolac type epoxy resin, o-cresol novolac type epoxy resin, triglycidyl isocyanurate, glycidylamine compounds such as N, N-diglycidylaniline, Examples thereof include glycidyl ester compounds such as tetrahydrophthalic acid diglycidyl ester and brominated epoxy resins such as tetrabromobisphenol A diglycidyl ether. These epoxy resins are preferably used alone or in combination. Moreover, the polymerization degree and epoxy equivalent as an epoxy resin are not specifically limited.

そして、エポキシ系樹脂の「硬化剤」とは、ジシアンジアミド、有機ヒドラジド、イミダゾール類、芳香族アミン等のアミン類、ビスフェノールＡ、ブロム化ビスフェノールＡ等のフェノール類、フェノールノボラック樹脂及びクレゾールノボラック樹脂等のノボラック類、無水フタル酸等の酸無水物等である。また、硬化剤は、１種類を単独で使用しても、２種類以上を混合して使用してもよい。エポキシ樹脂に対する硬化剤の添加量は、それぞれの当量から自ずと導き出されるものであるため、本来厳密にその配合割合を明記する必要性はないものと考える。従って、本件発明では、硬化剤の添加量を特に限定していない。   The “curing agent” of the epoxy resin includes dicyandiamide, organic hydrazide, imidazoles, amines such as aromatic amines, phenols such as bisphenol A and brominated bisphenol A, phenol novolac resins and cresol novolac resins. And novolaks and acid anhydrides such as phthalic anhydride. Moreover, a hardening | curing agent may be used individually by 1 type, or 2 or more types may be mixed and used for it. Since the addition amount of the curing agent with respect to the epoxy resin is naturally derived from the respective equivalents, it is considered that there is no need to specify the mixing ratio strictly strictly. Therefore, in this invention, the addition amount of a hardening | curing agent is not specifically limited.

その他、必要に応じて適宜量添加する硬化促進剤がある。この硬化促進剤には、３級アミン、イミダゾール系、尿素系硬化促進剤等を用いることが出来る。本件発明では、この硬化促進剤の配合割合は、特に限定を設けていない。なぜなら、硬化促進剤は、誘電層の製造工程での生産条件等を考慮して、製造者が任意に選択的に添加量を定めて良いものであるからである。   In addition, there is a curing accelerator to be added in an appropriate amount as necessary. As the curing accelerator, tertiary amine, imidazole-based, urea-based curing accelerator or the like can be used. In the present invention, the mixing ratio of the curing accelerator is not particularly limited. This is because the amount of the hardening accelerator can be arbitrarily determined by the manufacturer in consideration of the production conditions in the manufacturing process of the dielectric layer.

この樹脂組成物に配合されるエポキシ樹脂の配合量は、樹脂成分総量の４０重量％〜７０重量％であることが好ましい。配合量が４０重量％未満であれば、電気特性としての絶縁性及び耐熱性が劣化する。一方、７０重量％を超えて配合すると、硬化中の樹脂流れが大きくなり過ぎて、誘電層内で樹脂成分の偏在が起こりやすくなる。   It is preferable that the compounding quantity of the epoxy resin mix | blended with this resin composition is 40 to 70 weight% of the resin component total amount. If the blending amount is less than 40% by weight, the insulating properties and heat resistance as electrical characteristics deteriorate. On the other hand, if it exceeds 70% by weight, the resin flow during curing becomes too large, and the resin component tends to be unevenly distributed in the dielectric layer.

そして、エポキシ樹脂組成物の一部として、ゴム変成エポキシ樹脂を使用する事が好ましい。このゴム変性エポキシ樹脂は、接着剤用や塗料用として市販されている製品であれば特に制限なく使用できる。具体的に例を挙げれば、“ＥＰＩＣＬＯＮ ＴＳＲ−９６０”（商品名、大日本インキ社製）、“ＥＰＯＴＯＨＴＯ ＹＲ−１０２”（商品名、東都化成社製）、“スミエポキシ ＥＳＣ−５００”（商品名、住友化学社製）、“ＥＰＯＭＩＫ ＶＳＲ ３５３１”（商品名、三井石油化学社製）等がある。これらのゴム変成エポキシ樹脂は１種類を単独で使用しても、２種類以上を混合して使用してもよい。ここにおけるゴム変成エポキシ樹脂の配合量は全エポキシ樹脂量の５重量％〜８０重量％である。ゴム変成エポキシ樹脂の使用により、誘電層内への樹脂成分の定着を促進する。従って、当該ゴム変成エポキシ樹脂の配合量が５重量％未満の場合には、誘電層内への定着促進効果は得られない。一方、当該ゴム変成エポキシ樹脂の配合量が８０重量％を超えるものとすると硬化後の樹脂としての耐熱性が低下する。   And it is preferable to use a rubber-modified epoxy resin as a part of the epoxy resin composition. The rubber-modified epoxy resin can be used without particular limitation as long as it is a product marketed for adhesives or paints. For example, “EPICLON TSR-960” (trade name, manufactured by Dainippon Ink & Co.), “EPOTOOHTO YR-102” (trade name, manufactured by Toto Kasei), “Sumiepoxy ESC-500” (trade name) , Manufactured by Sumitomo Chemical Co., Ltd.) and “EPOMIK VSR 3531” (trade name, manufactured by Mitsui Petrochemical Co., Ltd.). These rubber-modified epoxy resins may be used alone or in combination of two or more. The blending amount of the rubber-modified epoxy resin here is 5% by weight to 80% by weight of the total amount of the epoxy resin. Use of a rubber-modified epoxy resin facilitates the fixing of the resin component in the dielectric layer. Therefore, when the compounding amount of the rubber-modified epoxy resin is less than 5% by weight, the effect of promoting fixing in the dielectric layer cannot be obtained. On the other hand, if the amount of the rubber-modified epoxy resin is more than 80% by weight, the heat resistance as a cured resin is lowered.

そして、当該エポキシ樹脂組成物に使用されるポリビニルアセタール樹脂は、ポリビニルアルコールとアルデヒド類の反応により合成されるものである。現在、ポリビニルアセタール樹脂として、様々な重合度のポリビニルアルコールと１種又は２種類以上のアルデヒド類の反応物が塗料用や接着剤用として市販されているが、本件発明ではアルデヒド類の種類やアセタール化度には特に制限なく使用できる。また原料ポリビニルアルコールの重合度は特に限定されないが、硬化後の樹脂としての耐熱性や溶剤に対する溶解性を考慮すると、重合度２０００〜３５００のポリビニルアルコールから合成された製品の使用が望ましい。さらに分子内にカルボキシル基等を導入した変成ポリビニルアセタール樹脂も市販されているが、組み合わされるエポキシ樹脂との相溶性に問題がなければ、特に制限なく使用できる。絶縁層に配合されるポリビニルアセタール樹脂の配合量としては樹脂組成物総量の２０重量％〜５０重量％である。当該配合量が２０重量％未満であれば、樹脂としての流動性を改良する効果が得られない。一方、当該配合量が５０重量％を超えると硬化後の絶縁層の吸水率が高くなるので、誘電層の構成材としては極めて好ましくないものとなる。   And the polyvinyl acetal resin used for the said epoxy resin composition is synthesize | combined by reaction of polyvinyl alcohol and aldehydes. At present, as a polyvinyl acetal resin, a reaction product of polyvinyl alcohol having various degrees of polymerization and one or more aldehydes is commercially available for coatings and adhesives. In the present invention, the types of aldehydes and acetals are used. The degree of conversion can be used without any particular limitation. The polymerization degree of the raw material polyvinyl alcohol is not particularly limited, but considering the heat resistance as a cured resin and the solubility in a solvent, it is desirable to use a product synthesized from polyvinyl alcohol having a polymerization degree of 2000 to 3500. Further, a modified polyvinyl acetal resin having a carboxyl group or the like introduced in the molecule is also commercially available, but can be used without particular limitation as long as there is no problem in compatibility with the combined epoxy resin. The amount of the polyvinyl acetal resin blended in the insulating layer is 20% by weight to 50% by weight of the total amount of the resin composition. If the blending amount is less than 20% by weight, the effect of improving the fluidity as a resin cannot be obtained. On the other hand, if the blending amount exceeds 50% by weight, the water absorption rate of the insulating layer after curing becomes high, which makes it extremely undesirable as a constituent material for the dielectric layer.

本件発明で用いる樹脂組成物は、上記成分に加えて、前記ポリビニルアセタール樹脂の架橋剤としてメラミン樹脂またはウレタン樹脂を配合させることが好ましい。ここで使用されるメラミン樹脂としては塗料用として市販されているアルキル化メラミン樹脂が使用できる。具体的に例示すると、メチル化メラミン樹脂、ｎ−ブチル化メラミン樹脂、ｉｓｏ−ブチル化メラミン樹脂、およびこれらの混合アルキル化メラミン樹脂がある。メラミン樹脂としての分子量やアルキル化度は特に限定されない。   In addition to the above components, the resin composition used in the present invention preferably contains a melamine resin or a urethane resin as a crosslinking agent for the polyvinyl acetal resin. As the melamine resin used here, an alkylated melamine resin commercially available for coating can be used. Specific examples include methylated melamine resins, n-butylated melamine resins, iso-butylated melamine resins, and mixed alkylated melamine resins thereof. The molecular weight and alkylation degree as a melamine resin are not particularly limited.

当該ウレタン樹脂としては、接着剤用、塗料用として市販されている分子中にイソシアネート基を含有した樹脂が使用できる。具体的に例示するとトリレンジイソシアネート、ジフェニルメタンジイソシアネート、ポリメチレンポリフェニルポリイソシアネート等のポリイソシアネート化合物とトリメチロールプロパンやポリエーテルポリオール、ポリエステルポリオール等のポリオール類との反応物がある。これらの化合物は樹脂としての反応性が高く、雰囲気中の水分で重合する場合があるので、本件発明では、この不具合の起きないように、これらの樹脂をフェノール類やオキシム類で安定化したブロックイソシアネートと呼ばれるウレタン樹脂の使用が好ましい。   As the urethane resin, a resin containing an isocyanate group in a molecule marketed for an adhesive or a paint can be used. Specific examples include reaction products of polyisocyanate compounds such as tolylene diisocyanate, diphenylmethane diisocyanate, polymethylene polyphenyl polyisocyanate and polyols such as trimethylolpropane, polyether polyol, and polyester polyol. Since these compounds are highly reactive as resins and may be polymerized by moisture in the atmosphere, in the present invention, these resins are blocked with phenols or oximes so as not to cause this problem. The use of a urethane resin called isocyanate is preferred.

本件発明における樹脂組成物に添加するメラミン樹脂またはウレタン樹脂の配合量は、樹脂組成物総量の０．１重量％〜２０重量％である。当該配合量が０．１重量％未満ではポリビニルアセタール樹脂の架橋効果が不十分となり、絶縁層の耐熱性が低下し、２０重量％を超えて配合すると、誘電層内での定着性が劣化する。   The compounding quantity of the melamine resin or urethane resin added to the resin composition in this invention is 0.1 weight%-20 weight% of the resin composition total amount. When the blending amount is less than 0.1% by weight, the crosslinking effect of the polyvinyl acetal resin is insufficient, the heat resistance of the insulating layer is lowered, and when the blending amount exceeds 20% by weight, the fixing property in the dielectric layer is deteriorated. .

この樹脂組成物には、上記必須成分に加えてタルクや水酸化アルミニウムで代表される無機充填剤、消泡剤、レベリング剤、カップリング剤等の添加剤を所望により使用することもできる。これらは誘電層に対する樹脂成分の浸透性を改良し、難燃性向上、コストの低減等に効果がある。   In addition to the above essential components, additives such as inorganic fillers typified by talc and aluminum hydroxide, antifoaming agents, leveling agents, coupling agents and the like can also be used in this resin composition as desired. These improve the permeability of the resin component to the dielectric layer, and are effective in improving flame retardancy and reducing costs.

以上に述べた樹脂組成物は、誘電層内への含浸が容易となるように、溶剤を用いて固形分量を一定の範囲に制御した希薄樹脂ワニスとして用いる。   The resin composition described above is used as a diluted resin varnish whose solid content is controlled within a certain range using a solvent so that the dielectric layer can be easily impregnated.

更に、本件発明にかかる支持基板付キャパシタ層形成材において、前記キャパシタ層形成材の上部電極形成層は、厚さ０．１μｍ〜３０μｍの金属層であることが好ましい。
上部電極形成層は、誘電層の上に、金属箔を用いて張り合わせる方法、メッキ法で導電層を形成する方法、スパッタリング蒸着等の方法で形成されるものであり、通常０．１μｍ〜３０μｍ程度の厚さが採用される。上部電極形成層４の厚さが、０．１μｍ未満の厚さでは上部電極に加工した際のキャパシタ性能の信頼性が損なわれる。これに対し、上部電極形成層４の厚さが、３０μｍを超える厚さとすると、下部電極に比べ上部電極の方が小さく作り込まれるのが通常であり、下部電極をファインパターンで形成しても、その精度に追随できる上部電極形状に加工することが困難となる。 Furthermore, in the capacitor layer forming material with a support substrate according to the present invention, the upper electrode forming layer of the capacitor layer forming material is preferably a metal layer having a thickness of 0.1 μm to 30 μm.
The upper electrode forming layer is formed by a method of laminating on a dielectric layer using a metal foil, a method of forming a conductive layer by a plating method, a method such as sputtering deposition, and usually 0.1 μm to 30 μm. A degree of thickness is employed. When the thickness of the upper electrode formation layer 4 is less than 0.1 μm, the reliability of the capacitor performance when processed into the upper electrode is impaired. On the other hand, if the thickness of the upper electrode formation layer 4 exceeds 30 μm, the upper electrode is usually made smaller than the lower electrode, and even if the lower electrode is formed in a fine pattern It becomes difficult to process the upper electrode shape that can follow the accuracy.

そして、本件発明にかかる支持基板付キャパシタ層形成材において、前記支持基板は、厚さ３０μｍ〜３００μｍの金属箔又は金属板を用いることが好ましい。支持基板の厚さが３０μｍ未満の場合には、支持基板付キャパシタ層形成材としての強度が不足し、ハンドリング性を飛躍的に向上させるものとならない。また、支持基板の厚さが３００μｍを超えると、支持基板をエッチング除去しようとしたときのエッチング時間が長くなり、工業的に求められる生産効率を満足しない。   In the capacitor layer-forming material with a support substrate according to the present invention, the support substrate is preferably a metal foil or metal plate having a thickness of 30 μm to 300 μm. When the thickness of the support substrate is less than 30 μm, the strength as the capacitor layer forming material with the support substrate is insufficient, and the handling property is not greatly improved. On the other hand, when the thickness of the support substrate exceeds 300 μm, the etching time when the support substrate is removed by etching becomes long, and the production efficiency required industrially is not satisfied.

キャパシタ層形成材： 本件発明にかかるキャパシタ層形成材は、上述の支持基板付キャパシタ層形成材の接着部を除去し、キャパシタ層形成材と支持基板とを分離して得られることを特徴としたものである。支持基板付キャパシタ層形成材の中央部においては、キャパシタ層形成材と支持基板とは未接着であるから、上述の支持基板付キャパシタ層形成材の接着部を除去することで、キャパシタ層形成材が容易に得られることになる。 Capacitor layer forming material: The capacitor layer forming material according to the present invention is obtained by removing the adhesive portion of the above-described capacitor layer forming material with a supporting substrate and separating the capacitor layer forming material and the supporting substrate. Is. Since the capacitor layer forming material and the support substrate are not bonded at the center portion of the capacitor layer forming material with the supporting substrate, the capacitor layer forming material is removed by removing the bonding portion of the capacitor layer forming material with the supporting substrate. Is easily obtained.

支持基板付キャパシタ層形成材の製造方法： 本件発明にかかる支持基板付キャパシタ層形成材の製造方法は、以下に示す工程Ａ〜工程Ｄを含むことを特徴とするものである。以下、行程ごとに説明する。 Method for Producing Capacitor Layer Forming Material with Support Substrate: The method for producing a capacitor layer forming material with a support substrate according to the present invention includes the following steps A to D. Hereinafter, it demonstrates for every process.

工程Ａ： この接着工程では、厚さ３０μｍ〜３００μｍの支持基板に対し、下部電極形成層となる厚さ３μｍ〜３０μｍの金属箔を重ね合わせ、当該金属箔の少なくとも４隅を前記支持基板に接着させ支持基板付金属箔とする。なお、この接着に際して、当該金属箔にシワの発生無きよう一定の張力がかかった状態で行うことが好ましい、 Step A: In this bonding step, a metal foil having a thickness of 3 μm to 30 μm to be a lower electrode forming layer is superposed on a support substrate having a thickness of 30 μm to 300 μm, and at least four corners of the metal foil are bonded to the support substrate. Let it be a metal foil with a supporting substrate. In addition, it is preferable to perform this bonding in a state where a certain tension is applied so that wrinkles are not generated on the metal foil.

図３の模式断面図を用いて説明する。最初に、図３（ａ）に示すように、厚さ３０μｍ〜３００μｍの支持基板１１に対し、下部電極形成層２となる厚さ３μｍ〜３０μｍの金属箔を重ね合わせ、接着部１２で前記支持基板に接着させ、図３（ｂ）に示す支持基板付金属箔とする。   This will be described with reference to the schematic cross-sectional view of FIG. First, as shown in FIG. 3 (a), a metal foil having a thickness of 3 μm to 30 μm to be the lower electrode forming layer 2 is superposed on a support substrate 11 having a thickness of 30 μm to 300 μm, and the supporting portion 11 supports the metal foil. The metal foil with a supporting substrate shown in FIG.

このときの前記金属箔の縁端外周部のみを前記支持基板に接着させるには、スポット溶接、超音波溶接、ろう付け、接着剤接着のいずれかを用いることが好ましい。特に、接着部１２の厚さの変動が少ないスポット溶接又は超音波溶接のいずれかを用いることが好ましい。スポット溶接、ろう付け、接着剤接着に関しては、当業者間では公知であり、特段の説明は要さないと考える。そこで、超音波溶接に関して説明しておく。支持基板１１に対し、下部電極形成層２を積層し、重ねられた下部電極形成層（金属箔）２と支持基板１１の縁端外周部を超音波溶接ユニットで溶接する。このときの超音波溶接ユニットには、例えば、円盤形状の振動体であるホーンと、ホーンに対向して設置される円盤形状のアンビルとが設けられ、積層された下部電極形成層（金属箔）２と支持基板１１とを前記ホーンとアンビルとで挟み超音波振動を負荷しつつ加圧して連続溶接できるようにしたものである。   At this time, in order to bond only the outer peripheral portion of the edge of the metal foil to the support substrate, it is preferable to use any one of spot welding, ultrasonic welding, brazing, and adhesive bonding. In particular, it is preferable to use either spot welding or ultrasonic welding with little variation in the thickness of the bonded portion 12. Spot welding, brazing, and adhesive bonding are well known among those skilled in the art and do not require any special explanation. Therefore, the ultrasonic welding will be described. The lower electrode forming layer 2 is laminated on the support substrate 11, and the overlapped lower electrode forming layer (metal foil) 2 and the outer peripheral portion of the edge of the support substrate 11 are welded by an ultrasonic welding unit. The ultrasonic welding unit at this time is provided with, for example, a horn that is a disk-shaped vibrating body and a disk-shaped anvil that is installed to face the horn, and a laminated lower electrode forming layer (metal foil) 2 and the support substrate 11 are sandwiched between the horn and the anvil so as to be continuously welded by applying pressure while applying ultrasonic vibration.

工程Ｂ： この誘電層形成工程では、図３（ｂ）に示した前記支持基板付金属箔の下部電極形成層（金属箔）２の表面に誘電層３を形成する。このときの誘電層の形成には、以下に述べる2種類の方法のいずれかを採用することが好ましい。 Step B: In this dielectric layer forming step, the dielectric layer 3 is formed on the surface of the lower electrode forming layer (metal foil) 2 of the metal foil with a supporting substrate shown in FIG. In forming the dielectric layer at this time, it is preferable to employ one of the following two methods.

第１の誘電層の形成方法は、以下の（Ｉ）工程〜（ＩＩＩ）工程を備える。（Ｉ）工程は、所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程である。この工程に関して、特段の制限はなく、市販の調製剤を使用しても、自らが配合しても構わない。結果として、所望の（Ｂａ１−ｘ Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）膜又はＢｉＺｒＯ３膜のいずれか得ることが出来ればよいのである。 The method for forming the first dielectric layer includes the following steps (I) to (III). Step (I) is a solution preparation step for preparing a sol-gel solution for producing a desired oxide dielectric film. There is no special restriction regarding this step, and a commercially available preparation agent may be used or it may be blended by itself. As a result, it is only necessary to obtain either a desired (Ba 1-x Sr x ) TiO 3 (0 ≦ x ≦ 1) film or BiZrO 3 film.

（ＩＩ）工程は、前記ゾル−ゲル溶液を下部電極形成層２とする金属箔の表面に塗工し、酸素含有雰囲気中で１２０℃〜２５０℃×３０秒〜１０分の条件で乾燥し、酸素含有雰囲気中で２７０℃〜３９０℃×５分〜３０分の条件で熱分解を行う一連の工程を１単位工程とし、この１単位工程を複数回繰り返し膜厚調整を行う塗工工程である。ここで、ゾル−ゲル溶液を下部電極形成層２の表面に塗工する際の塗工手段に関しては、特に限定を要さない。しかしながら、膜厚の均一性及びゾル−ゲル溶液の特質等を考慮する限り、スピンコーターを用いることが好ましい。   (II) The step is to apply the sol-gel solution to the surface of the metal foil that forms the lower electrode forming layer 2 and to dry in an oxygen-containing atmosphere at 120 ° C. to 250 ° C. for 30 seconds to 10 minutes, This is a coating process in which a series of processes for pyrolysis under conditions of 270 ° C. to 390 ° C. × 5 minutes to 30 minutes in an oxygen-containing atmosphere is defined as one unit process, and this one unit process is repeated a plurality of times to adjust the film thickness. . Here, the coating means for applying the sol-gel solution to the surface of the lower electrode forming layer 2 is not particularly limited. However, a spin coater is preferably used as long as the uniformity of the film thickness and the characteristics of the sol-gel solution are taken into consideration.

そして、ゾル−ゲル溶液の塗工が完了すると、酸素含有雰囲気中で１２０℃〜２５０℃×３０秒〜１０分の条件で乾燥し、酸素含有雰囲気中で２７０℃〜３９０℃×５分〜３０分の条件で熱分解を行う。このときの乾燥条件は、１２０℃〜２５０℃×３０秒〜１０分の条件で行われる。この条件を外れると、乾燥が不十分で後の熱分解後の誘電膜表面に粗れが生じたり、乾燥が過剰になると、後の熱分解反応が不均一になり得られる誘電膜の場所的な品質バラツキを生じやすくなる。この乾燥及び熱分解を行うときには、酸素含有雰囲気で行う。即ち、還元雰囲気で行うと有機物の分解が促進されない。   When the application of the sol-gel solution is completed, the coating is dried in an oxygen-containing atmosphere at 120 ° C. to 250 ° C. for 30 seconds to 10 minutes, and then in an oxygen-containing atmosphere at 270 ° C. to 390 ° C. × 5 minutes to 30 minutes. Pyrolysis is performed under the condition of minutes. The drying conditions at this time are 120 ° C. to 250 ° C. × 30 seconds to 10 minutes. If this condition is not met, the surface of the dielectric film may be insufficiently dried, resulting in roughening of the surface of the dielectric film after subsequent pyrolysis, or if the drying is excessive, the subsequent pyrolysis reaction may become non-uniform. It becomes easy to produce the quality variation. When performing this drying and thermal decomposition, it is performed in an oxygen-containing atmosphere. In other words, the decomposition of organic substances is not promoted when carried out in a reducing atmosphere.

上記乾燥が終了すると、酸素含有雰囲気中で２７０℃〜３９０℃×５分〜３０分の条件で熱分解を行う。ここで、採用した熱分解温度が極めて特徴的である。従来の熱分解温度には４５０℃〜５５０℃の温度範囲が採用されてきた。これに対し、本件発明に係る製造方法では、下部電極形成層の余分な酸化を防止するため２７０℃〜３９０℃という低温域での熱分解温度を採用しているのである。ここで熱分解温度を２７０℃未満とすると、いかに長時間の加熱を続けても良好な熱分解が起こりにくく、生産性に欠けると共に、良好なキャパシタ特性が得られない。一方、誘電膜は、下部電極形成層の表面上に形成するものであり、３９０℃を超える加熱を行うと、誘電膜と下部電極形成層との界面に於いて、下部電極形成層の表面の酸化が顕著に見られるようになる。しかしながら、大量生産を行う上での工程のバラツキと品質の安全性を考慮すると、それ以下の温度である３７０℃程度を上限とする事が好ましい。そして、加熱時間は、採用する分解温度とゾル−ゲル溶液の性状によって決められるものであるが、上記の加熱温度範囲を採用することを前提に、５分未満の加熱では十分な熱分解が行えない。また、加熱時間が３０分を超えると、上記温度範囲でも下部電極形成層表面の酸化が進行するのである。   When the drying is completed, thermal decomposition is performed in an oxygen-containing atmosphere at 270 ° C. to 390 ° C. × 5 minutes to 30 minutes. Here, the employed pyrolysis temperature is very characteristic. A temperature range of 450 ° C. to 550 ° C. has been adopted as the conventional pyrolysis temperature. On the other hand, in the manufacturing method according to the present invention, a thermal decomposition temperature in a low temperature range of 270 ° C. to 390 ° C. is employed in order to prevent excessive oxidation of the lower electrode formation layer. Here, when the thermal decomposition temperature is less than 270 ° C., no matter how long the heating is continued, good thermal decomposition is difficult to occur, productivity is lacking, and good capacitor characteristics cannot be obtained. On the other hand, the dielectric film is formed on the surface of the lower electrode formation layer. When heating at a temperature exceeding 390 ° C., the surface of the lower electrode formation layer is formed at the interface between the dielectric film and the lower electrode formation layer. Oxidation becomes noticeable. However, in consideration of process variations and quality safety in mass production, it is preferable to set an upper limit of about 370 ° C., which is a lower temperature. The heating time is determined by the decomposition temperature employed and the properties of the sol-gel solution, but sufficient heat decomposition can be achieved with heating for less than 5 minutes on the assumption that the above heating temperature range is employed. Absent. When the heating time exceeds 30 minutes, the oxidation of the surface of the lower electrode formation layer proceeds even in the above temperature range.

上述した（ＩＩ）の工程は、複数回繰り返され、所望の膜厚とする調整が行われる。繰り返し行うときの、乾燥及び熱分解条件に関しても、上述と同様の条件を用いることが出来る。   The above-described step (II) is repeated a plurality of times, and adjustment to obtain a desired film thickness is performed. The same conditions as described above can be used for the drying and thermal decomposition conditions when repeated.

（ＩＩＩ）工程は、最終的に５５０℃〜８００℃×５分〜６０分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程。この焼成工程を経て、最終的な誘電層となる。この焼成工程では、金属材である下部電極形成層の酸化劣化を防止するため、不活性ガス置換又は真空雰囲気で加熱を行う。このときの加熱温度には、５５０℃〜８００℃×５分〜６０分の条件を採用する。この温度条件未満の加熱では、焼成が困難であり、下部電極形成層との密着性に優れ、酸化物結晶組織が適度に肥大化した良好な誘電膜が得られないのである。そして、この温度条件を超える過剰の加熱を行うと、誘電膜の劣化及び下部電極形成層の物理的強度の劣化が進行し、機械的強度に優れたキャパシタ層形成材が得られないばかりか、キャパシタ特性である高い電気容量及び長寿命化が図れなくなる。   The step (III) is a firing step in which a dielectric layer is finally formed by performing an inert gas replacement at 550 ° C. to 800 ° C. × 5 minutes to 60 minutes or firing in a vacuum atmosphere. The final dielectric layer is obtained through this firing step. In this firing step, heating is performed in an inert gas replacement or vacuum atmosphere in order to prevent oxidative deterioration of the lower electrode formation layer, which is a metal material. The heating temperature at this time is 550 ° C to 800 ° C x 5 minutes to 60 minutes. If the heating is less than this temperature condition, firing is difficult, the adhesiveness with the lower electrode forming layer is excellent, and a good dielectric film with an appropriately enlarged oxide crystal structure cannot be obtained. And, if excessive heating exceeding this temperature condition is performed, deterioration of the dielectric film and physical strength of the lower electrode formation layer proceed, and not only a capacitor layer forming material excellent in mechanical strength can be obtained, It is impossible to achieve high electric capacity and long life as capacitor characteristics.

第２の誘電層の形成方法は、結晶粒径を可能な限り大きく、且つ、緻密なものとするために、以下の（ｉ）工程〜（ｉｉｉ）工程を備えることが好ましい。   The method for forming the second dielectric layer preferably includes the following steps (i) to (iii) in order to make the crystal grain size as large and dense as possible.

（ｉ）工程は、所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程である。この工程に関して、特段の制限はなく、市販の調製剤を使用しても、自らが配合しても構わない。結果として、所望の前記酸化物誘電膜として、（Ｂａ１−ｘ Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）膜又はＢｉＺｒＯ３膜のいずれか得ることが出来ればよいのである。 Step (i) is a solution preparation step for preparing a sol-gel solution for producing a desired oxide dielectric film. There is no special restriction regarding this step, and a commercially available preparation agent may be used or it may be blended by itself. As a result, as the desired oxide dielectric film, either a (Ba 1-x Sr x ) TiO 3 (0 ≦ x ≦ 1) film or a BiZrO 3 film may be obtained.

（ｉｉ）工程は、前記ゾル−ゲル溶液を下部電極形成層の表面に塗工し（以下の説明上、単位「塗工」と称する。）、酸素含有雰囲気中で１２０℃〜２５０℃×３０秒〜１０分の条件で乾燥し（以下の説明上、単位「乾燥」と称する。）、酸素含有雰囲気中で２７０℃〜３９０℃×５分〜３０分の条件で熱分解を行う（以下の説明上、単位「熱分解」と称する。）一連の工程を１単位工程とし、この１単位工程を複数回繰り返すにあたり、１単位工程と１単位工程との間に少なくとも１回以上の５５０℃〜８００℃×２分〜６０分の不活性ガス置換又は真空雰囲気での予備焼成処理を設けて膜厚調整を行う塗工工程である。   In the step (ii), the sol-gel solution is applied to the surface of the lower electrode forming layer (hereinafter, referred to as a unit “coating”), and is 120 ° C. to 250 ° C. × 30 in an oxygen-containing atmosphere. It is dried under conditions of seconds to 10 minutes (in the following description, referred to as a unit “dry”), and pyrolysis is performed in an oxygen-containing atmosphere under conditions of 270 ° C. to 390 ° C. × 5 minutes to 30 minutes (the following For the sake of explanation, the unit is referred to as “thermal decomposition.”) When a series of steps is defined as one unit step and this one unit step is repeated a plurality of times, at least once between one unit step and 550 ° C. This is a coating process for adjusting the film thickness by providing an inert gas replacement at 800 ° C. for 2 to 60 minutes or a pre-baking treatment in a vacuum atmosphere.

即ち、この工程では、塗工→乾燥→熱分解の連続した一連の工程を１単位工程と称している。そして、従来の方法では、単にこの１単位工程を複数回繰り返して、最終的に焼成していた。これに対し、本件発明では、１単位工程を複数回繰り返す途中に、少なくとも１回以上の予備焼成工程を設けるのである。従って、例えば６回の１単位工程を繰り返し行う場合で考えると、１回の予備焼成工程を設けるとすれば１単位工程（１回目）→予備焼成工程→１単位工程（２回目）→１単位工程（３回目）→１単位工程（４回目）→１単位工程（５回目）→１単位工程（６回目）のプロセスを採用する等である。そして、２回の焼成工程を設けるとすれば、１単位工程（１回目）→予備焼成工程→１単位工程（２回目）→１単位工程（３回目）→予備焼成工程→１単位工程（４回目）→１単位工程（５回目）→１単位工程（６回目）のプロセスを採用する等である。更に、全ての１単位工程間に焼成工程を設けるとすれば、１単位工程（１回目）→予備焼成工程→１単位工程（２回目）→予備焼成工程→１単位工程（３回目）→予備焼成工程→１単位工程（４回目）→予備焼成工程→１単位工程（５回目）→予備焼成工程→１単位工程（６回目）のプロセスを採用することになる。   That is, in this step, a series of steps of coating → drying → pyrolysis is referred to as one unit step. In the conventional method, this single unit process is simply repeated a plurality of times and finally fired. On the other hand, in the present invention, at least one preliminary firing step is provided in the middle of repeating one unit step a plurality of times. Therefore, for example, if one unit process is repeated six times, if one pre-baking step is provided, one unit step (first time) → pre-firing step → one unit step (second time) → 1 unit For example, the process of the process (third time) → one unit process (fourth time) → one unit process (fifth time) → one unit process (sixth time) is adopted. If two firing steps are provided, one unit process (first time) → preliminary firing step → one unit process (second time) → one unit process (third time) → preliminary firing step → one unit process (4 1st process (5th time) → 1 unit process (6th time), etc. Furthermore, if a firing process is provided between all 1 unit processes, 1 unit process (first time) → preliminary firing process → 1 unit process (second time) → preliminary firing process → 1 unit process (third time) → preliminary A process of firing step → one unit step (fourth) → pre-baking step → one unit step (fifth) → pre-baking step → one unit step (sixth) is adopted.

従来のゾル−ゲル法で得られた酸化物誘電膜の結晶状態は、微細な結晶粒が存在し、結晶粒内に多数のボイドが確認出来る。これはゾル−ゲル液に含まれる有機成分が、焼成時に蒸発気散するためであると考えられる。これに対して、この（ｉｉ）工程を採用することにより、酸化物誘電膜の組織が、膜密度が高く緻密で、結晶粒内のボイド等の構造欠陥の少ない状態になる。従って、ここに樹脂成分を含浸させれば、よりリーク電流は小さく、高容量の誘電層を備えるキャパシタ層形成材が得られる。   The crystal state of the oxide dielectric film obtained by the conventional sol-gel method has fine crystal grains, and many voids can be confirmed in the crystal grains. This is considered to be because the organic component contained in the sol-gel liquid is evaporated during firing. On the other hand, by adopting this step (ii), the structure of the oxide dielectric film is high in film density and dense, and has few structural defects such as voids in crystal grains. Therefore, if a resin component is impregnated here, a leakage current is smaller and a capacitor layer forming material having a high-capacity dielectric layer can be obtained.

ここで、１単位工程の塗工に関して述べる。ゾル−ゲル溶液を下部電極形成層の表面に塗工する際の塗工手段に関しては、特に限定を要さない。しかしながら、膜厚の均一性及びゾル−ゲル溶液の特質等を考慮する限り、スピンコーターを用いることが好ましい。   Here, coating in one unit process will be described. There is no particular limitation on the coating means for applying the sol-gel solution to the surface of the lower electrode forming layer. However, a spin coater is preferably used as long as the uniformity of the film thickness and the characteristics of the sol-gel solution are taken into consideration.

そして、ここで言う金属基材には、上述と同様の理由でニッケル層又はニッケル合金層を用いることが好ましい。   And it is preferable to use a nickel layer or a nickel alloy layer for the reason similar to the above for the metal base material said here.

次に、１単位工程の乾燥に関して述べる。ゾル−ゲル溶液の塗工が完了すると、酸素含有雰囲気中で１２０℃〜２５０℃×３０秒〜１０分の条件で乾燥し、酸素含有雰囲気中で２７０℃〜３９０℃×５分〜３０分の条件で熱分解を行う。このときの乾燥条件は、１２０℃〜２５０℃×３０秒〜１０分の条件で行われ、この条件を外れると、乾燥が不十分で後の熱分解後の誘電膜表面に粗れが生じたり、乾燥が過剰になると、後の熱分解反応が不均一になり得られる誘電膜の場所的な品質バラツキを生じやすくなる。この乾燥及び熱分解を行うときには、酸素含有雰囲気で行う。即ち、還元雰囲気で行うと有機物の分解が促進されない。   Next, drying in one unit process will be described. When the coating of the sol-gel solution is completed, the coating is dried in an oxygen-containing atmosphere at 120 ° C. to 250 ° C. for 30 seconds to 10 minutes, and then in an oxygen-containing atmosphere at 270 ° C. to 390 ° C. for 5 minutes to 30 minutes. Pyrolysis is performed under conditions. The drying conditions at this time are 120 ° C. to 250 ° C. × 30 seconds to 10 minutes. If this condition is not satisfied, the drying may be insufficient and the surface of the dielectric film after thermal decomposition may become rough. If the drying is excessive, the subsequent thermal decomposition reaction becomes non-uniform, and the local quality variation of the dielectric film is likely to occur. When performing this drying and thermal decomposition, it is performed in an oxygen-containing atmosphere. In other words, the decomposition of organic substances is not promoted when carried out in a reducing atmosphere.

更に、１単位工程の熱分解に関して述べる。上記乾燥が終了すると、酸素含有雰囲気中で２７０℃〜３９０℃×５分〜３０分の条件で熱分解を行う。ここで、採用した熱分解温度が極めて特徴的である。従来の熱分解温度には４５０℃〜５５０℃の温度範囲が採用されてきた。これに対し、本件発明に係る製造方法では、金属基材の余分な酸化を防止するため２７０℃〜３９０℃という低温域での熱分解温度を採用しているのである。ここで熱分解温度を２７０℃未満とすると、いかに長時間の加熱を続けても良好な熱分解が起こりにくく、生産性に欠けると共に、良好なキャパシタ特性が得られない。一方、誘電膜は、金属基材の表面上に形成するものであり、３９０℃を超える加熱を行うと、誘電膜と金属基材との界面に於いて、金属基材の表面の酸化が顕著に見られるようになる。しかしながら、大量生産を行う上での工程のバラツキと品質の安全性を考慮すると、それ以下の温度である３７０℃程度を上限とする事が好ましい。そして、加熱時間は、採用する分解温度とゾル−ゲル溶液の性状によって決められるものであるが、上記の加熱温度範囲を採用することを前提に、５分未満の加熱では十分な熱分解が行えない。また、加熱時間が３０分を超えると、上記温度範囲でも金属基材表面の酸化が進行するのである。   Further, the thermal decomposition of one unit process will be described. When the drying is completed, thermal decomposition is performed in an oxygen-containing atmosphere at 270 ° C. to 390 ° C. × 5 minutes to 30 minutes. Here, the employed pyrolysis temperature is very characteristic. A temperature range of 450 ° C. to 550 ° C. has been adopted as the conventional pyrolysis temperature. On the other hand, in the manufacturing method according to the present invention, a thermal decomposition temperature in a low temperature range of 270 ° C. to 390 ° C. is employed in order to prevent excessive oxidation of the metal substrate. Here, when the thermal decomposition temperature is less than 270 ° C., no matter how long the heating is continued, good thermal decomposition is difficult to occur, productivity is lacking, and good capacitor characteristics cannot be obtained. On the other hand, the dielectric film is formed on the surface of the metal substrate. When heating at a temperature exceeding 390 ° C., oxidation of the surface of the metal substrate is remarkable at the interface between the dielectric film and the metal substrate. To be seen. However, in consideration of process variations and quality safety in mass production, it is preferable to set an upper limit of about 370 ° C., which is a lower temperature. The heating time is determined by the decomposition temperature employed and the properties of the sol-gel solution, but sufficient heat decomposition can be achieved with heating for less than 5 minutes on the assumption that the above heating temperature range is employed. Absent. Further, when the heating time exceeds 30 minutes, the oxidation of the surface of the metal substrate proceeds even in the above temperature range.

そして、上述した１単位工程と１単位工程との間に設ける予備焼成工程は、５５０℃〜８００℃×２分〜６０分の不活性ガス置換又は真空雰囲気での焼成処理を行う。この条件は、以下に述べる（ｉｉｉ）工程と同様であるため、その説明で数値の臨界的意義等を述べることとする。   And the preliminary baking process provided between the 1 unit process mentioned above and 1 unit process performs the baking process in 550 degreeC-800 degreeC x 2 minutes-60 minutes by inert gas substitution or a vacuum atmosphere. Since this condition is the same as the process (iii) described below, the critical significance of the numerical value will be described in the description.

（ｉｉｉ）工程は、最終的に５５０℃〜８００℃×５分〜６０分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程である。この焼成工程が所謂本焼成工程であり、この焼成を経て、最終的な誘電層となる。この焼成工程では、金属材である基材の酸化劣化を防止するため、不活性ガス置換又は真空雰囲気で加熱を行う。このときの加熱温度には、５５０℃〜８００℃×５分〜６０分の条件を採用する。この温度条件未満の加熱では、焼成が困難であり、基材との密着性に優れ、適正な緻密さと適度な粒度の結晶組織を備える誘電膜が得られないのである。そして、この温度条件を超える過剰の加熱を行うと、誘電膜の劣化及び基材の物理的強度の劣化が進行し、キャパシタ特性である高い電気容量及び長寿命化が図れなくなる。   The step (iii) is a firing step in which a dielectric layer is obtained by finally performing an inert gas replacement at 550 ° C. to 800 ° C. × 5 minutes to 60 minutes or firing in a vacuum atmosphere. This firing step is a so-called main firing step, and after this firing, a final dielectric layer is obtained. In this firing step, heating is performed in an inert gas replacement or vacuum atmosphere in order to prevent oxidative deterioration of the base material, which is a metal material. The heating temperature at this time is 550 ° C to 800 ° C x 5 minutes to 60 minutes. When the heating is less than this temperature condition, firing is difficult, the adhesiveness with the base material is excellent, and a dielectric film having an appropriate density and a crystal structure with an appropriate particle size cannot be obtained. When excessive heating exceeding this temperature condition is performed, the deterioration of the dielectric film and the physical strength of the base material proceed, and the high electric capacity and long life as capacitor characteristics cannot be achieved.

そして、当該誘電層３に樹脂成分を含浸させリーク電流を低くしようとする場合の樹脂ワニスは、上述の樹脂成分を、有機溶剤を用いて溶解し、固形分量０．１ｗｔ％〜１．０ｗｔ％の樹脂ワニスとするのである。ここで、固形分量が０．１ｗｔ％未満の場合には粘度が低すぎて、誘電層中に有機成分が残留せず、樹脂含浸を行う意義が没却する。一方、固形分量が１．０ｗｔ％を超えると、塗工工程にバラツキがあり、スピンコーターで過剰量の樹脂を塗工する状況となったとき、粘度が高すぎるため、誘電層の上に樹脂膜を形成することになり、結果として電気容量密度が低下するため好ましくない   The resin varnish in the case where the dielectric component 3 is impregnated with a resin component to reduce the leakage current is obtained by dissolving the above resin component using an organic solvent, and having a solid content of 0.1 wt% to 1.0 wt%. This is a resin varnish. Here, when the solid content is less than 0.1 wt%, the viscosity is too low, the organic component does not remain in the dielectric layer, and the significance of resin impregnation is lost. On the other hand, if the solid content exceeds 1.0 wt%, there is a variation in the coating process, and when the excessive amount of resin is applied with a spin coater, the viscosity is too high, so the resin on the dielectric layer A film is formed, and as a result, the capacitance density is lowered, which is not preferable.

ここで樹脂ワニスの固形分量の調整に用いる有機溶剤は、例えば、エチルメチルケトンとシクロペンタノンのいずれか一種の溶剤又はこれらの混合溶剤を用いて溶解するのである。エチルメチルケトンとシクロペンタノンとは、１９０℃程度の加熱により効率よく揮発除去することが容易であり、且つ、揮発ガスの浄化処理も容易である。しかも、樹脂溶液の粘度を誘電層に含浸させるのに最も適した粘度に調節することが容易だからである。そして、エチルメチルケトンとシクロペンタノンとの混合溶剤を用いて溶解することは、環境的な見地より好ましいのである。混合溶剤とする場合の、混合割合にも特に限定はないが、シクロペンタノンを用いる場合には、揮発除去の速度を考え、エチルメチルケトンをその共存溶媒とすることが好ましいのである。但し、ここに具体的に挙げた溶剤以外でも、本件発明で用いるすべての樹脂成分を溶解することの出来るものであれば、その使用が可能である。   Here, the organic solvent used for adjusting the solid content of the resin varnish is dissolved using, for example, any one of ethyl methyl ketone and cyclopentanone or a mixed solvent thereof. Ethyl methyl ketone and cyclopentanone can be easily volatilized and removed efficiently by heating at about 190 ° C., and the volatile gas can be easily purified. Moreover, it is easy to adjust the viscosity of the resin solution to a viscosity most suitable for impregnating the dielectric layer. And it is preferable from an environmental viewpoint to dissolve using a mixed solvent of ethyl methyl ketone and cyclopentanone. There is no particular limitation on the mixing ratio in the case of using a mixed solvent. However, when cyclopentanone is used, it is preferable to use ethyl methyl ketone as its coexisting solvent in view of the rate of volatilization removal. However, in addition to the solvents specifically mentioned here, any solvent can be used as long as it can dissolve all the resin components used in the present invention.

そして、この樹脂ワニスを誘電層の表面に塗布するには、種々の方法を採用することが可能である。しかし、樹脂ワニスの固形分量が、通常の樹脂ワニスと比べて極めて希薄であるため、スピンコート法を採用して塗工することが塗工の均一性を維持する観点から好ましい。以上に述べた誘電層３の形成が終了すると、図３（ｃ）に示すような模式断面図の状態となる。   Various methods can be employed to apply this resin varnish to the surface of the dielectric layer. However, since the solid content of the resin varnish is extremely dilute compared to that of a normal resin varnish, it is preferable to apply a spin coat method from the viewpoint of maintaining the coating uniformity. When the formation of the dielectric layer 3 described above is completed, a state of a schematic cross-sectional view as shown in FIG.

工程Ｃ： この工程は、前記誘電層の上に上部電極形成層を設け支持基板付キャパシタ層形成材とする上部電極形成工程である。この上部電極形成層４は、誘電層３の上に、金属箔を用いて張り合わせる方法、メッキ法で導電層を形成する方法、スパッタリング蒸着等の方法で形成される。この上部電極形成層４の形成が終了すると、図４（ｄ）に示すような模式断面図の支持基板付キャパシタ層形成材１０の状態となる。 Step C: This step is an upper electrode forming step in which an upper electrode forming layer is provided on the dielectric layer to form a capacitor layer forming material with a supporting substrate. The upper electrode formation layer 4 is formed on the dielectric layer 3 by a method of bonding using a metal foil, a method of forming a conductive layer by a plating method, a sputtering deposition method or the like. When the formation of the upper electrode forming layer 4 is completed, the capacitor layer forming material 10 with a supporting substrate in a schematic cross-sectional view as shown in FIG.

キャパシタ層形成材の製造方法： 本件発明にかかるキャパシタ層形成材の製造方法は、前記支持基板付キャパシタ層形成材の接着部を除去し、支持基板を分離除去して、図４（ｅ）に示すように、キャパシタ層形成材を得ることを特徴とするものである。このときの接着部を除去する際の方法に関しては、特段の限定はない。当業者の考え得る手段を採用することが可能である。 Method for Producing Capacitor Layer Forming Material: A method for producing a capacitor layer forming material according to the present invention includes removing the adhesive portion of the capacitor layer forming material with the supporting substrate and separating and removing the supporting substrate, as shown in FIG. As shown, a capacitor layer forming material is obtained. There is no particular limitation on the method for removing the adhesive portion at this time. Means conceivable by those skilled in the art can be employed.

しかしながら、前記支持基板付キャパシタ層形成材の接着部の除去は、切断法又はエッチング法で除去することが好ましい。切断法とは、図４（ｅ）に観念的に示したように、カット刃１４で接着部１２の内側で切断して、支持基板１１とキャパシタ層形成材１とを分離するのである。これに対して、エッチング法は、上部電極形成層４の表面にエッチングレジスト層を設け、エッチングパターンを露光し、現像して、接着部１２の領域の上部電極形成層４、誘電層３、下部電極形成層２をエッチングして接着部１２までを溶解除去し、支持基板１１とキャパシタ層形成材１とを分離するのである。   However, it is preferable to remove the adhesion part of the capacitor layer forming material with a supporting substrate by a cutting method or an etching method. In the cutting method, as conceptually shown in FIG. 4E, the support substrate 11 and the capacitor layer forming material 1 are separated by cutting inside the adhesive portion 12 with the cutting blade 14. On the other hand, in the etching method, an etching resist layer is provided on the surface of the upper electrode forming layer 4, the etching pattern is exposed and developed, and the upper electrode forming layer 4, dielectric layer 3, The electrode forming layer 2 is etched to dissolve and remove the adhesive portion 12 and the support substrate 11 and the capacitor layer forming material 1 are separated.

＜本件発明に係る支持基板付キャパシタ層形成材の製造＞
（支持基板の製造）
ここでは、圧延法で製造した厚さ１００μｍ、３０ｃｍ×３０ｃｍサイズのニッケル箔を使用した。なお、圧延法で製造したニッケル箔の厚さはゲージ厚さとして示したものである。以下、同様である。 <Manufacture of capacitor layer forming material with supporting substrate according to the present invention>
(Manufacture of support substrate)
Here, a nickel foil having a thickness of 100 μm and a size of 30 cm × 30 cm manufactured by a rolling method was used. In addition, the thickness of the nickel foil manufactured by the rolling method is shown as a gauge thickness. The same applies hereinafter.

（下部電極形成層用の金属箔の製造）
ここでは、圧延法で製造した厚さ１０μｍ、３０ｃｍ×３０ｃｍサイズのニッケル箔を使用した。 (Manufacture of metal foil for lower electrode formation layer)
Here, a nickel foil having a thickness of 10 μm and a size of 30 cm × 30 cm manufactured by a rolling method was used.

（支持基板と下部電極形成層（金属箔）との張り合わせ）
支持基板１１の表面に、下部電極形成層（金属箔）２をシワの発生無きよう一定の張力を掛けた状態で重ねて、図３（ｂ）に示すように、少なくとも上記支持基板１１と下部電極形成層用箔２との界面で接着するように、スポット溶接で縁端外周部を接着した。 (Lamination of support substrate and lower electrode formation layer (metal foil))
A lower electrode forming layer (metal foil) 2 is superposed on the surface of the support substrate 11 in a state where a constant tension is applied so as not to generate wrinkles, and as shown in FIG. The edge outer peripheral part was adhered by spot welding so as to adhere at the interface with the electrode forming layer foil 2.

（誘電層の形成）
上述の下部電極形成層（金属箔）２の表面にゾル−ゲル法を用いて誘電層を形成した。ゾル−ゲル法で誘電層を形成する前の、下部電極形成層（金属箔）２は、前処理として、２５０℃×１５分の加熱を行い、紫外線の１分間照射を行った。 (Formation of dielectric layer)
A dielectric layer was formed on the surface of the lower electrode forming layer (metal foil) 2 using the sol-gel method. Before forming the dielectric layer by the sol-gel method, the lower electrode formation layer (metal foil) 2 was heated at 250 ° C. for 15 minutes and irradiated with ultraviolet rays for 1 minute as a pretreatment.

（ａ）この溶液調製工程では、ゾル−ゲル法に用いるゾル−ゲル溶液を調製した。ここでは、 三菱マテリアル株式会社製７ｗｔ％ＢＳＴ（７０／３０／１００）を用いて、所望の組成の（Ｂａ０．７ Ｓｒ０．３）ＴｉＯ３酸化物誘電膜を得られるように調製した。 (A) In this solution preparation step, a sol-gel solution used for the sol-gel method was prepared. Here, 7 wt% BST (70/30/100) manufactured by Mitsubishi Materials Corporation was used to prepare a (Ba 0.7 Sr 0.3 ) TiO 3 oxide dielectric film having a desired composition.

（ｂ）上記ゾル−ゲル溶液を、スピンコーターを用いて、前記ニッケル箔の表面に塗工し、１５０℃×２分の酸素含有雰囲気（大気雰囲気）で乾燥し、３３０℃×１５分の大気雰囲気での熱分解を行い、更にこの塗工工程を５回繰り返し膜厚調整を行った。 (B) The above sol-gel solution is applied to the surface of the nickel foil using a spin coater, dried in an oxygen-containing atmosphere (atmosphere) at 150 ° C. × 2 minutes, and air at 330 ° C. × 15 minutes. Thermal decomposition was performed in an atmosphere, and this coating process was repeated 5 times to adjust the film thickness.

（ｃ）そして、最終的に６５０℃×１５分の不活性ガス置換雰囲気（窒素置換雰囲気）での焼成処理を行い所定の組成の誘電層３を形成した。 (C) Finally, a firing process was performed in an inert gas replacement atmosphere (nitrogen replacement atmosphere) at 650 ° C. for 15 minutes to form a dielectric layer 3 having a predetermined composition.

（上部電極形成層の形成）
以上のようにして形成した誘電層３の上に、スパッタリング蒸着法により０．２μｍ厚さの銅層を上部電極形成層４として形成した。このようにして、図４（ｄ）に模式的に示した支持基板付キャパシタ層形成材１０を得た。 (Formation of upper electrode formation layer)
On the dielectric layer 3 formed as described above, a copper layer having a thickness of 0.2 μm was formed as the upper electrode formation layer 4 by a sputtering vapor deposition method. In this way, a capacitor layer forming material 10 with a supporting substrate schematically shown in FIG. 4D was obtained.

＜本件発明に係る支持基板付キャパシタ層形成材の製造＞
以上のようにして得た支持基板付キャパシタ層形成材１０の4辺を接着した部位を、図４（ｅ）に示す要領でシェアカッターで切り落として、支持基板を分離して、図４（ｆ）に示すごとき下部電極形成層２が１０μｍ厚さのキャパシタ層形成材１を得た。 <Manufacture of capacitor layer forming material with supporting substrate according to the present invention>
The portion where the four sides of the capacitor layer-forming material 10 with the support substrate obtained as described above are bonded is cut off with a shear cutter in the manner shown in FIG. 4E to separate the support substrate, and FIG. A capacitor layer forming material 1 having a lower electrode forming layer 2 having a thickness of 10 μm was obtained.

＜キャパシタ回路の形成＞
前記キャパシタ形成材の上部電極形成層４の表面にエッチングレジスト層を設け、上部電極形状を形成するためのエッチングパターンを露光し、現像した。その後、塩化銅系銅エッチング液で上部電極形成層４をエッチングして、エッチングレジスト剥離を行うことで、上部電極面積が５ｍｍ×５ｍｍサイズの４００個のキャパシタ回路を形成した。 <Formation of capacitor circuit>
An etching resist layer was provided on the surface of the upper electrode forming layer 4 of the capacitor forming material, and an etching pattern for forming the upper electrode shape was exposed and developed. Thereafter, the upper electrode formation layer 4 was etched with a copper chloride-based copper etchant, and the etching resist was removed, thereby forming 400 capacitor circuits having an upper electrode area of 5 mm × 5 mm.

＜誘電特性等の評価＞
以下の諸特性は、ＨＩＯＫＩ社製 ３５３２−５０ ＬＣＲ Ｈｉ ＴＥＳＴＥＲ（１ｋＨｚ、１Ｖ）で測定した。キャパシタ回路の形成後に、各試料の４００個のキャパシタ回路に、所定の電圧を負荷して、層間耐電圧測定を行い、上部電極と下部電極との間でのショート現象の見られない割合をみた。その結果、電極歩留りは７３％であった。そして、平均電気容量密度は１３１０ｎＦ／ｃｍ２と高い電気容量を示し、誘電損失は２．４％であった。 <Evaluation of dielectric properties>
The following various characteristics were measured by HIOKI 3532-50 LCR Hi TESTER (1 kHz, 1 V). After the capacitor circuit was formed, a predetermined voltage was applied to the 400 capacitor circuits of each sample, interlayer dielectric strength measurement was performed, and a rate at which no short-circuit phenomenon was observed between the upper electrode and the lower electrode was observed. . As a result, the electrode yield was 73%. The average electric capacity density was as high as 1310 nF / cm 2 and the dielectric loss was 2.4%.

この実施例では、本件発明に係る支持基板付キャパシタ層形成材の製造にあたり、支持基板の両面にキャパシタ層形成材を備えるタイプを製造した。   In this example, in manufacturing the capacitor layer forming material with a supporting substrate according to the present invention, a type having a capacitor layer forming material on both surfaces of the supporting substrate was manufactured.

＜本件発明に係る支持基板付キャパシタ層形成材の製造＞
（支持基板の製造）
実施例１と同様の圧延法で製造した厚さ１００μｍ、３０ｃｍ×３０ｃｍサイズのニッケル箔を使用した。 <Manufacture of capacitor layer forming material with supporting substrate according to the present invention>
(Manufacture of support substrate)
A nickel foil having a thickness of 100 μm and a size of 30 cm × 30 cm manufactured by the same rolling method as in Example 1 was used.

（下部電極形成層用の金属箔の製造）
ここでは、圧延法で製造した厚さ１０μｍ、３０ｃｍ×３０ｃｍサイズのニッケル箔を２枚使用した。 (Manufacture of metal foil for lower electrode formation layer)
Here, two nickel foils having a thickness of 10 μm and a size of 30 cm × 30 cm manufactured by a rolling method were used.

（支持基板と下部電極形成層（金属箔）との張り合わせ）
図５（ａ）に示すように、支持基板１１の両面に、下部電極形成層（金属箔）２を、シワの発生無きよう一定の張力を掛けた状態で、超音波溶接法を用いて隙間無く張り合わせた。即ち、下部電極形成層（金属箔）２に重ねて、図５（ｂ）に示すように、少なくとも上記支持基板１１と下部電極形成層用箔２との界面が溶液等の侵入無きように、超音波溶接で縁端外周部を接着した。 (Lamination of support substrate and lower electrode formation layer (metal foil))
As shown in FIG. 5 (a), the gap between the support substrate 11 and the lower electrode forming layer (metal foil) 2 is applied using an ultrasonic welding method in a state where a constant tension is applied so as not to generate wrinkles. I stuck together. That is, as shown in FIG. 5B, the lower electrode forming layer (metal foil) 2 is overlaid so that at least the interface between the support substrate 11 and the lower electrode forming layer foil 2 does not enter a solution or the like. The outer periphery of the edge was bonded by ultrasonic welding.

（誘電層の形成）
上述の両面にある下部電極形成層（金属箔）２の表面にゾル−ゲル法を用いて誘電層を形成した。ゾル−ゲル法で誘電層を形成する前の、両面の下部電極形成層（金属箔）２は、前処理として、２５０℃×１５分の加熱を行い、紫外線の１分間照射を行った。 (Formation of dielectric layer)
A dielectric layer was formed on the surface of the lower electrode forming layer (metal foil) 2 on both surfaces using a sol-gel method. Before forming the dielectric layer by the sol-gel method, the lower electrode forming layers (metal foils) 2 on both sides were heated at 250 ° C. for 15 minutes and irradiated with ultraviolet rays for 1 minute as a pretreatment.

（ａ）この溶液調製工程では、ゾル−ゲル法に用いるゾル−ゲル溶液を調製した。ここでは、ここでは、三菱マテリアル株式会社製の商品名 ＢＳＴ薄膜形成剤 ７ｗｔ％ＢＳＴ（７０／３０／１００）を用いて、Ｂａ０．７Ｓｒ０．３ＴｉＯ３の組成の酸化物誘電膜を得られるように調製した。 (A) In this solution preparation step, a sol-gel solution used for the sol-gel method was prepared. Here, the product name BST thin film forming agent 7 wt% BST (70/30/100) manufactured by Mitsubishi Materials Corporation is used, and an oxide dielectric film having a composition of Ba 0.7 Sr 0.3 TiO 3 is used. Prepared as obtained.

（ｂ）上記ゾル−ゲル溶液の中に、支持基板１１の両面に下部電極形成層（金属箔）２を超音波溶接法で隙間無く張り合わせたものを浸漬して引き上げて、１５０℃×２分の酸素含有雰囲気（大気雰囲気）で乾燥し、３３０℃×１５分の大気雰囲気での熱分解を行い、更にこの塗工工程を５回繰り返し膜厚調整を行った。 (B) In the sol-gel solution, the lower electrode forming layer (metal foil) 2 laminated on both surfaces of the support substrate 11 without any gap is immersed and pulled up, and 150 ° C. × 2 minutes. The film was dried in an oxygen-containing atmosphere (air atmosphere), thermally decomposed in an air atmosphere at 330 ° C. for 15 minutes, and this coating process was repeated 5 times to adjust the film thickness.

（ｃ）そして、最終的に６５０℃×１５分の不活性ガス置換雰囲気（窒素置換雰囲気）での焼成処理を行い、図５（ｃ）に示すように両面に誘電層３を形成した。 (C) Finally, a firing process was performed in an inert gas replacement atmosphere (nitrogen replacement atmosphere) at 650 ° C. for 15 minutes, and dielectric layers 3 were formed on both sides as shown in FIG.

（上部電極形成層の形成）
以上のようにして形成した誘電層３の上に、スパッタリング蒸着法により０．２μｍ厚さの銅層を上部電極形成層４として形成した。このようにして、図６（ｄ）に模式的に示した支持基板付キャパシタ層形成材１０を得た。 (Formation of upper electrode formation layer)
On the dielectric layer 3 formed as described above, a copper layer having a thickness of 0.2 μm was formed as the upper electrode formation layer 4 by a sputtering vapor deposition method. In this way, a capacitor layer forming material 10 with a supporting substrate schematically shown in FIG. 6D was obtained.

＜本件発明に係る支持基板付キャパシタ層形成材の製造＞
以上のようにして得た支持基板付キャパシタ層形成材１０の4辺の接着部１２を、図６（ｅ）に示す要領でシェアカッターで切り落として、支持基板を分離して、図６（ｆ）に示すように、２枚の下部電極形成層２が１０μｍ厚さのキャパシタ層形成材１を得た。以下、キャパシタ層形成材Ａ及びキャパシタ層形成材Ｂと称する。 <Manufacture of capacitor layer forming material with supporting substrate according to the present invention>
The adhesive portions 12 on the four sides of the capacitor layer forming material 10 with the support substrate obtained as described above are cut off with a shear cutter in the manner shown in FIG. 6E to separate the support substrate, and FIG. 2), a capacitor layer forming material 1 having two lower electrode forming layers 2 having a thickness of 10 μm was obtained. Hereinafter, they are referred to as capacitor layer forming material A and capacitor layer forming material B.

＜キャパシタ回路の形成＞
前記キャパシタ形成材（キャパシタ層形成材Ａ及びキャパシタ層形成材Ｂ）の上部電極形成層４の表面にエッチングレジスト層を設け、上部電極形状を形成するための、エッチングパターンを露光し、現像した。その後、塩化銅系銅エッチング液で上部電極形成層４をエッチングして、エッチングレジスト剥離を行うことで、上部電極面積が５ｍｍ×５ｍｍサイズの４００個のキャパシタ回路を形成した。 <Formation of capacitor circuit>
An etching resist layer was provided on the surface of the upper electrode forming layer 4 of the capacitor forming material (capacitor layer forming material A and capacitor layer forming material B), and an etching pattern for forming the upper electrode shape was exposed and developed. Thereafter, the upper electrode formation layer 4 was etched with a copper chloride-based copper etchant, and the etching resist was removed, thereby forming 400 capacitor circuits having an upper electrode area of 5 mm × 5 mm.

＜誘電特性等の評価＞
以下の諸特性は、ＨＩＯＫＩ社製 ３５３２−５０ ＬＣＲ Ｈｉ ＴＥＳＴＥＲ（１ｋＨｚ、１Ｖ）で測定した。キャパシタ回路の形成後に、各試料の４００個のキャパシタ回路に、所定の電圧を負荷して、層間耐電圧測定を行い、上部電極と下部電極との間でのショート現象の見られない割合をみた。その結果、電極歩留りはキャパシタ層形成材Ａを用いた場合が７２％、キャパシタ層形成材Ｂを用いた場合が７１％であった。そして、平均電気容量密度はキャパシタ層形成材Ａを用いた場合が１３５７ｎＦ／ｃｍ２、キャパシタ層形成材Ｂを用いた場合が１３５２ｎＦ／ｃｍ２と高い電気容量を示し、誘電損失はキャパシタ層形成材Ａを用いた場合が２．５％、キャパシタ層形成材Ｂを用いた場合が２．６％であった。この結果より、キャパシタ層形成材Ａを用いた場合、キャパシタ層形成材Ｂを用いた場合共に、大きな品質変動はなく、良好なキャパシタ回路の形成が可能となることが分かる。 <Evaluation of dielectric properties>
The following various characteristics were measured by HIOKI 3532-50 LCR Hi TESTER (1 kHz, 1 V). After the capacitor circuit was formed, a predetermined voltage was applied to the 400 capacitor circuits of each sample, interlayer dielectric strength measurement was performed, and a rate at which no short-circuit phenomenon was observed between the upper electrode and the lower electrode was observed. . As a result, the electrode yield was 72% when the capacitor layer forming material A was used and 71% when the capacitor layer forming material B was used. Then, the average capacitance density exhibited a high electrical capacity and if the 1352nF / cm 2 for the case of using the capacitor layer forming material A is 1357nF / cm 2, using a capacitor layer forming material B, the dielectric loss capacitor layer forming material The case where A was used was 2.5%, and the case where capacitor layer forming material B was used was 2.6%. From this result, it can be seen that when the capacitor layer forming material A is used and both the capacitor layer forming material B is used, there is no large quality fluctuation and a good capacitor circuit can be formed.

この実施例では、実施例１の支持基板付キャパシタ層形成材の製造条件の中で、誘電層の形成方法が以下のように異なるのみである。   In this example, only the method for forming the dielectric layer is different as follows in the manufacturing conditions of the capacitor layer forming material with the supporting substrate of Example 1.

即ち、誘電層の形成にあたり、まず実施例１と同様のゾル−ゲル溶液を調製し（実施例１の（ａ）工程に相当）、そのゾル−ゲル溶液を下部電極形成層２の表面に塗工し、酸素含有雰囲気中で１５０℃×２分の条件で乾燥し、酸素含有雰囲気中で３３０℃×１５分の条件で熱分解を行う一連の工程を１単位工程とした。そして、この１単位工程を６回繰り返すにあたり、１単位工程と１単位工程との間に少なくとも１回以上の７００℃×１５分の不活性ガス置換又は真空雰囲気での予備焼成処理を設けて膜厚調整を行った。即ち、１回目の１単位工程と２回目の１単位工程との間及び３回目の１単位工程と４回目の１単位工程との間の計２回の予備焼成工程を設けた（実施例１の（ｂ）工程に相当）。そして、上記の試料を６５０℃×１５分の不活性ガス置換（窒素置換雰囲気）雰囲気で焼成処理を行い、下部電極形成層２の表面に誘電層３を形成した（実施例１の（ｃ）工程に相当）。   That is, in forming the dielectric layer, first, a sol-gel solution similar to that in Example 1 is prepared (corresponding to step (a) in Example 1), and the sol-gel solution is applied to the surface of the lower electrode forming layer 2. A series of processes in which heat treatment was performed under conditions of 150 ° C. × 2 minutes in an oxygen-containing atmosphere and thermal decomposition was performed under conditions of 330 ° C. × 15 minutes in an oxygen-containing atmosphere was defined as one unit process. Then, in repeating this one unit process six times, at least one 700 ° C. × 15 minute inert gas replacement or pre-baking treatment in a vacuum atmosphere is provided between one unit process and one unit process. Thickness adjustment was performed. That is, a total of two pre-baking steps were provided between the first 1 unit step and the second 1 unit step and between the third 1 unit step and the fourth 1 unit step (Example 1). (Corresponding to step (b)). Then, the above sample was baked in an inert gas substitution (nitrogen substitution atmosphere) atmosphere at 650 ° C. for 15 minutes, and a dielectric layer 3 was formed on the surface of the lower electrode formation layer 2 ((c) of Example 1) Equivalent to the process).

以下、実施例１と同様にして、支持基板付キャパシタ層形成材１０を得て、その4辺の接着部を、シェアカッターで切り落として、支持基板を分離して、図４（ｆ）に示すような、下部電極形成層２が１０μｍ厚さのキャパシタ層形成材１を得た。   Thereafter, in the same manner as in Example 1, a capacitor layer forming material 10 with a supporting substrate was obtained, and the supporting substrate was separated by cutting off the adhesive portions on the four sides with a shear cutter, as shown in FIG. Thus, the capacitor layer forming material 1 having the lower electrode forming layer 2 having a thickness of 10 μm was obtained.

そして、実施例１と同様にエッチング法で、上部電極面積が５ｍｍ×５ｍｍサイズの４００個のキャパシタ回路を形成し誘電特性等の評価を行った。   Then, 400 capacitor circuits having an upper electrode area of 5 mm × 5 mm were formed by etching as in Example 1, and dielectric characteristics and the like were evaluated.

＜誘電特性等の評価＞
その結果、電極歩留りはキャパシタ層形成材Ａを用いた場合が７２％、キャパシタ層形成材Ｂを用いた場合が６４％であった。そして、平均電気容量密度は１６８９ｎＦ／ｃｍ２と高い電気容量を示し、誘電損失は３．５％であった。 <Evaluation of dielectric properties>
As a result, the electrode yield was 72% when the capacitor layer forming material A was used, and 64% when the capacitor layer forming material B was used. The average electric capacity density was as high as 1689 nF / cm 2, and the dielectric loss was 3.5%.

比較例Comparative example

この比較例では、図７（ａ）に示すように下部電極形成層２として厚さ１０μｍ、３０ｃｍ×３０ｃｍサイズのニッケル箔を用意して、実施例１と同様の方法で、図７（ｂ）に示すように誘電層３を形成した。しかしながら、誘電層３の形成過程において、当該１０μｍ厚さのニッケル箔にシワが生じ、良好な膜厚均一性に優れた誘電層３の形成が出来たとは考え得なかった。   In this comparative example, as shown in FIG. 7A, a nickel foil having a thickness of 10 μm and a size of 30 cm × 30 cm is prepared as the lower electrode forming layer 2, and the same method as in Example 1 is used. A dielectric layer 3 was formed as shown in FIG. However, in the process of forming the dielectric layer 3, wrinkles occurred in the nickel foil having a thickness of 10 μm, and it could not be considered that the dielectric layer 3 having excellent film thickness uniformity could be formed.

そして、図７（ｃ）に示すように、実施例１と同様の方法で、上部電極形成層４を形成しキャパシタ層形成材１とした。この段階のキャパシタ層形成材１としてのトータル厚さは、約１０．４μｍであり、ハンドリングに際してかなり慎重な取扱が必要であった。   Then, as shown in FIG. 7C, the upper electrode forming layer 4 was formed by the same method as in Example 1 to obtain the capacitor layer forming material 1. The total thickness of the capacitor layer forming material 1 at this stage was about 10.4 μm, and handling was necessary with care.

次に、このキャパシタ層形成材１の上部電極形成層４の表面にエッチングレジスト層を設けフィルムパターンを露光し現像することで、上部電極形状を形成するためエッチングレジストパターンを形成し、上記実施例と同様の上部電極面積が５ｍｍ×５ｍｍサイズの４００個のキャパシタ回路を形成し誘電特性等の評価を行った。   Next, an etching resist layer is provided on the surface of the upper electrode forming layer 4 of the capacitor layer forming material 1, and the film pattern is exposed and developed to form an etching resist pattern for forming the upper electrode shape. 400 capacitor circuits having the same upper electrode area of 5 mm × 5 mm were formed, and the dielectric characteristics and the like were evaluated.

＜誘電特性等の評価＞
その結果、電極歩留りは５％であり、上記実施例と比べ、かなり低く工業的生産性を満足しないレベルであった。そして、平均電気容量密度は８３４ｎＦ／ｃｍ２であり、実施例と比べて低くなっており、しかも、ここの回路による測定値のバラツキは非常に大きかった。また、誘電損失は１２．１％であり、上記実施例に比べ大きなものであった。 <Evaluation of dielectric properties>
As a result, the electrode yield was 5%, which was considerably lower than that of the above example and was not at the level of satisfying industrial productivity. The average capacitance density was 834 nF / cm 2 , which was lower than that of the example, and the variation of the measured values by the circuit here was very large. The dielectric loss was 12.1%, which was larger than that in the above example.

本件発明にかかる支持基板付キャパシタ層形成材は、支持基板の存在により、トータル厚さの薄くなったキャパシタ層形成材のハンドリング性を向上させる。従って、当該支持基板付キャパシタ層形成材を使用する者は、細心の注意を払う必要なく、薄いキャパシタ層形成材を加工に用いる直前までハンドリングでき、折れ、傷発生、汚染等から保護することが可能となる。   The capacitor layer forming material with a supporting substrate according to the present invention improves the handleability of the capacitor layer forming material having a reduced total thickness due to the presence of the supporting substrate. Therefore, those who use the capacitor layer forming material with a supporting substrate can handle the thin capacitor layer forming material until just before using it for processing without any great care, and can protect against bending, scratching, contamination, etc. It becomes possible.

そして、本件発明にかかるキャパシタ層形成材は、上記支持基板付キャパシタ層形成材の接着部を除去し、支持基板を分離除去して得られるものである。即ち、一旦、本件発明にかかる支持基板付キャパシタ層形成材の形態を経て得られるものであり、下部電極形成層の厚さを３０μｍ以下に薄くし、且つ、誘電層を膜厚安定性に優れたものとできる。従って、従来の技術では不可能であった５０μｍピッチレベルを超えるファインパターンの下部電極を形成することが可能となる。   And the capacitor layer forming material concerning this invention removes the adhesion part of the said capacitor layer forming material with a support substrate, and is obtained by separating and removing a support substrate. That is, it is obtained once through the form of the capacitor layer forming material with a supporting substrate according to the present invention, the thickness of the lower electrode forming layer is reduced to 30 μm or less, and the dielectric layer is excellent in film thickness stability. You can do it. Therefore, it is possible to form a lower electrode having a fine pattern exceeding a 50 μm pitch level, which is impossible with the conventional technique.

更に、本件発明にかかる支持基板付キャパシタ層形成材の製造方法は、支持基板とキャパシタ層形成材とを予め張り合わせることで、下部電極形成層を薄くしたキャパシタ層形成材の製造を可能とした。この製造方法は、トータル厚さの薄いキャパシタ層形成材を効率よく生産することができる。そして、本件発明にかかるキャパシタ層形成材の製造方法は、前記支持基板付キャパシタ層形成材の接着部を除去するのみであり、特段の製造設備の導入を要さず、生産効率に優れたものとなる。   Furthermore, the method for manufacturing a capacitor layer forming material with a supporting substrate according to the present invention enables manufacturing of a capacitor layer forming material in which the lower electrode forming layer is thinned by pasting together the supporting substrate and the capacitor layer forming material. . This manufacturing method can efficiently produce a capacitor layer forming material having a thin total thickness. And the manufacturing method of the capacitor layer forming material according to the present invention only removes the adhesive portion of the capacitor layer forming material with the supporting substrate, and does not require any special manufacturing equipment, and has excellent production efficiency. It becomes.

キャパシタ層形成材と支持基板との接着部の概念を示す平面模式図である。It is a plane schematic diagram which shows the concept of the adhesion part of a capacitor layer forming material and a support substrate. 本件発明にかかる支持基板付キャパシタ層形成材の層構成等を理解するための模式斜視図である。It is a model perspective view for understanding the layer structure etc. of the capacitor layer forming material with a support substrate concerning the present invention. 本件発明にかかる支持基板付キャパシタ層形成材を得て、キャパシタ層形成材を製造するまでのフローを示す模式断面図である。It is a schematic cross section which shows the flow until it obtains the capacitor layer forming material with a support substrate concerning this invention, and manufactures a capacitor layer forming material. 本件発明にかかる支持基板付キャパシタ層形成材を得て、キャパシタ層形成材を製造するまでのフローを示す模式断面図である。It is a schematic cross section which shows the flow until it obtains the capacitor layer forming material with a support substrate concerning this invention, and manufactures a capacitor layer forming material. 本件発明にかかる支持基板付キャパシタ層形成材を得て、キャパシタ層形成材を製造するまでのフローを示す模式断面図である。It is a schematic cross section which shows the flow until it obtains the capacitor layer forming material with a support substrate concerning this invention, and manufactures a capacitor layer forming material. 本件発明にかかる支持基板付キャパシタ層形成材を得て、キャパシタ層形成材を製造するまでのフローを示す模式断面図である。It is a schematic cross section which shows the flow until it obtains the capacitor layer forming material with a support substrate concerning this invention, and manufactures a capacitor layer forming material. 従来の方法によるキャパシタ層形成材の製造フローを示す模式断面図である。It is a schematic cross section which shows the manufacture flow of the capacitor layer forming material by the conventional method. 従来の方法によるキャパシタ層形成材の製造フローを示す模式断面図である。It is a schematic cross section which shows the manufacture flow of the capacitor layer forming material by the conventional method. 従来の方法によるキャパシタ層形成材の製造フローを示す模式断面図である。It is a schematic cross section which shows the manufacture flow of the capacitor layer forming material by the conventional method.

符号の説明Explanation of symbols

１ キャパシタ層形成材
２ 下部電極形成層（金属箔）
３ 誘電層
４ 上部電極形成層
５ 下部電極
６ 上部電極
１０ 支持基板付キャパシタ層形成材
１１ 支持基板
１２ 接着部
１４ カッター刃
２０ エッチングレジスト層 1 Capacitor layer forming material 2 Lower electrode forming layer (metal foil)
3 Dielectric Layer 4 Upper Electrode Formation Layer 5 Lower Electrode 6 Upper Electrode 10 Capacitor Layer Forming Material with Support Substrate 11 Support Substrate 12 Adhesive Portion 14 Cutter Blade 20 Etching Resist Layer

Claims (15)

下部電極形成層と上部電極形成層との間に誘電層が狭持された積層構造のキャパシタ層形成材を提供するための積層部材であり、
前記キャパシタ層形成材と支持基板とが積層され、且つ、その積層状態における少なくとも４隅を接着したことを特徴とする支持基板付キャパシタ層形成材。 A laminated member for providing a capacitor layer forming material having a laminated structure in which a dielectric layer is sandwiched between a lower electrode forming layer and an upper electrode forming layer;
A capacitor layer forming material with a supporting substrate, wherein the capacitor layer forming material and a supporting substrate are laminated, and at least four corners in the laminated state are adhered. 前記キャパシタ層形成材は、その下部電極形成層に厚さ３μｍ〜３０μｍの金属箔を用いたものである請求項１に記載の支持基板付キャパシタ層形成材。 2. The capacitor layer forming material with a support substrate according to claim 1, wherein the capacitor layer forming material uses a metal foil having a thickness of 3 μm to 30 μm for the lower electrode forming layer. 3. 前記誘電層は、ゾル−ゲル法、ＭＯＣＶＤ法、スパッタリング蒸着法、エアロゾルデポジション法、塗工法のいずれかで形成した厚さが２０ｎｍ〜１μｍの酸化物誘電膜である請求項１又は請求項２に記載の支持基板付キャパシタ層形成材。 3. The dielectric layer is an oxide dielectric film having a thickness of 20 nm to 1 [mu] m formed by any one of a sol-gel method, an MOCVD method, a sputtering deposition method, an aerosol deposition method, and a coating method. The capacitor layer forming material with a support substrate as described in 2. 前記キャパシタ層形成材の上部電極形成層は、厚さ０．１μｍ〜３０μｍの金属層である請求項１〜請求項３のいずれかに記載の支持基板付キャパシタ層形成材。 4. The capacitor layer forming material with a support substrate according to claim 1, wherein the upper electrode forming layer of the capacitor layer forming material is a metal layer having a thickness of 0.1 μm to 30 μm. 前記支持基板は、厚さ３０μｍ〜３００μｍの金属箔又は金属板である請求項１〜請求項４のいずれかに記載の支持基板付キャパシタ層形成材。 5. The capacitor layer forming material with a support substrate according to claim 1, wherein the support substrate is a metal foil or a metal plate having a thickness of 30 μm to 300 μm. 請求項１〜請求項５のいずれかに記載の支持基板付キャパシタ層形成材の接着した部位を除去し、キャパシタ層形成材と支持基板とを分離して得られることを特徴としたキャパシタ層形成材。 Capacitor layer formation obtained by removing the bonded part of the capacitor layer forming material with a supporting substrate according to claim 1 and separating the capacitor layer forming material and the supporting substrate. Wood. 請求項１〜請求項５のいずれかに記載の支持基板付キャパシタ層形成材の製造方法であって、
以下に示す工程Ａ〜工程Ｄを含むことを特徴とする支持基板付キャパシタ層形成材の製造方法。
工程Ａ： 厚さ３０μｍ〜３００μｍの支持基板に対し、下部電極形成層となる厚さ３μｍ〜３０μｍの金属箔を重ね合わせ、当該金属箔の少なくとも４隅を前記支持基板に接着させ支持基板付金属箔とする接着工程。
工程Ｂ： 前記支持基板付金属箔の金属箔の表面に誘電層を形成する誘電層形成工程。
工程Ｃ： 前記誘電層の上に上部電極形成層を設け支持基板付キャパシタ層形成材とする上部電極形成工程。 A method for producing a capacitor layer-forming material with a support substrate according to any one of claims 1 to 5,
The manufacturing method of the capacitor layer forming material with a support substrate characterized by including the process A-process D shown below.
Step A: A support substrate having a thickness of 30 μm to 300 μm is overlaid with a metal foil having a thickness of 3 μm to 30 μm that serves as a lower electrode forming layer, and at least four corners of the metal foil are adhered to the support substrate to form a metal with a support substrate Adhesion process to make foil.
Step B: A dielectric layer forming step of forming a dielectric layer on the surface of the metal foil of the metal foil with a supporting substrate.
Step C: an upper electrode forming step in which an upper electrode forming layer is provided on the dielectric layer to form a capacitor layer forming material with a supporting substrate. 前記接着工程における前記金属箔の少なくとも４隅を前記支持基板に接着させるため、スポット溶接、超音波溶接、ろう付け、接着剤接着のいずれかを用いる請求項７に記載の支持基板付キャパシタ層形成材の製造方法。 The capacitor layer formation with a support substrate according to claim 7, wherein any one of spot welding, ultrasonic welding, brazing, and adhesive bonding is used to adhere at least four corners of the metal foil in the adhesion step to the support substrate. A method of manufacturing the material. 前記誘電層は、ゾル−ゲル法を採用して酸化物誘電膜として形成する場合において、以下の（Ｉ）〜（ＩＩＩ）の工程により形成されたものであることを特徴とする請求項７又は請求項８に記載の支持基板付キャパシタ層形成材の製造方法。
（Ｉ）所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程。
（ＩＩ）前記ゾル−ゲル溶液を、前記支持基板付金属箔の金属箔表面に塗工し、酸素含有雰囲気中で１２０℃〜２５０℃×３０秒〜１０分の条件で乾燥し、酸素含有雰囲気中で２７０℃〜３９０℃×５分〜３０分の条件で熱分解を行う一連の工程を１単位工程とし、この１単位工程を複数回繰り返し膜厚調整を行う塗工工程。
（ＩＩＩ）そして、最終的に５５０℃〜８００℃×５分〜６０分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程。 The dielectric layer is formed by the following steps (I) to (III) when the dielectric layer is formed as an oxide dielectric film by employing a sol-gel method: The manufacturing method of the capacitor layer forming material with a support substrate of Claim 8.
(I) A solution preparation step for preparing a sol-gel solution for producing a desired oxide dielectric film.
(II) The sol-gel solution is coated on the surface of the metal foil of the metal foil with a supporting substrate, and dried in an oxygen-containing atmosphere under conditions of 120 ° C. to 250 ° C. × 30 seconds to 10 minutes. A coating process in which a series of processes in which pyrolysis is performed under the conditions of 270 ° C. to 390 ° C. × 5 minutes to 30 minutes is defined as one unit process, and the film thickness adjustment is repeated a plurality of times.
(III) A firing step in which the dielectric layer is finally formed by performing an inert gas replacement at 550 ° C. to 800 ° C. for 5 minutes to 60 minutes or firing in a vacuum atmosphere. 前記誘電層は、ゾル−ゲル法を採用して酸化物誘電膜として形成する場合において、以下の（ｉ）〜（ｉｉｉ）の工程により形成されたものであることを特徴とする請求項７又は請求項８に記載の支持基板付キャパシタ層形成材の製造方法。
（ｉ）所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程。
（ｉｉ）前記ゾル−ゲル溶液を、前記支持基板付金属箔の金属箔表面に塗工し、酸素含有雰囲気中で１２０℃〜２５０℃×３０秒〜１０分の条件で乾燥し、酸素含有雰囲気中で２７０℃〜３９０℃×５分〜３０分の条件で熱分解を行う一連の工程を１単位工程とし、この１単位工程を複数回繰り返すにあたり、１単位工程と１単位工程との間に１回以上の５５０℃〜８００℃×２分〜６０分の不活性ガス置換又は真空雰囲気での予備焼成処理を設けて膜厚調整を行う塗工工程。
（ｉｉｉ）そして、最終的に５５０℃〜８００℃×５分〜６０分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程。 The dielectric layer is formed by the following steps (i) to (iii) when the dielectric layer is formed as an oxide dielectric film by employing a sol-gel method: The manufacturing method of the capacitor layer forming material with a support substrate of Claim 8.
(I) A solution preparation step for preparing a sol-gel solution for producing a desired oxide dielectric film.
(Ii) The sol-gel solution is applied to the surface of the metal foil of the metal foil with a supporting substrate and dried in an oxygen-containing atmosphere at 120 ° C. to 250 ° C. for 30 seconds to 10 minutes, and an oxygen-containing atmosphere Among them, a series of steps of performing pyrolysis under conditions of 270 ° C. to 390 ° C. × 5 minutes to 30 minutes is defined as one unit step, and when this one unit step is repeated a plurality of times, between one unit step and one unit step A coating process for adjusting the film thickness by providing at least one 550 ° C. to 800 ° C. × 2 minutes to 60 minutes of inert gas replacement or pre-baking treatment in a vacuum atmosphere.
(Iii) A firing step in which a dielectric layer is finally formed by performing an inert gas replacement at 550 ° C. to 800 ° C. × 5 minutes to 60 minutes or firing in a vacuum atmosphere. 前記誘電層は、その表面に、樹脂ワニスを塗工して含浸させ、樹脂乾燥、樹脂硬化させるものである請求項７〜請求項１０に記載の支持基板付キャパシタ層形成材の製造方法。 11. The method of manufacturing a capacitor layer-forming material with a support substrate according to claim 7, wherein the dielectric layer is formed by applying and impregnating a resin varnish on the surface, drying the resin, and curing the resin. 前記誘電層の表面に塗工する樹脂ワニスは、樹脂ワニス重量を１００ｗｔ％としたとき、固形分量が０．１ｗｔ％〜１．０ｗｔ％の希薄樹脂ワニスである請求項１１に記載の支持基板付キャパシタ層形成材の製造方法。 The resin substrate varnish applied to the surface of the dielectric layer is a dilute resin varnish having a solid content of 0.1 wt% to 1.0 wt% when the resin varnish weight is 100 wt%. Manufacturing method of capacitor layer forming material. 請求項６に記載の下部電極形成層と上部電極形成層との間に誘電層が狭持された積層構造のキャパシタ層形成材の製造方法であって、
前記支持基板付キャパシタ層形成材の接着した部位を除去し、支持基板を分離除去してキャパシタ層形成材を得ることを特徴としたキャパシタ層形成材の製造方法。 A method for producing a capacitor layer forming material having a multilayer structure in which a dielectric layer is sandwiched between a lower electrode forming layer and an upper electrode forming layer according to claim 6,
A method for producing a capacitor layer forming material, comprising: removing a bonded portion of the capacitor layer forming material with a supporting substrate; and separating and removing the supporting substrate to obtain a capacitor layer forming material. 前記支持基板付キャパシタ層形成材の接着した部位の除去は、切断法又はエッチング法を用いる請求項１３に記載のキャパシタ層形成材の製造方法。 The method for producing a capacitor layer forming material according to claim 13, wherein the removed portion of the capacitor layer forming material with a supporting substrate is removed by using a cutting method or an etching method. 請求項７〜請求項１２のいずれかに記載の支持基板付キャパシタ層形成材の製造方法を用いて得られる支持基板付キャパシタ層形成材。 A capacitor layer forming material with a supporting substrate obtained by using the method for producing a capacitor layer forming material with a supporting substrate according to any one of claims 7 to 12.
JP2005218060A 2005-07-27 2005-07-27 Capacitor layer formation material with support substrate, and capacitor layer formation material as well as method for manufacturing these Withdrawn JP2007035975A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005218060A JP2007035975A (en) 2005-07-27 2005-07-27 Capacitor layer formation material with support substrate, and capacitor layer formation material as well as method for manufacturing these

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005218060A JP2007035975A (en) 2005-07-27 2005-07-27 Capacitor layer formation material with support substrate, and capacitor layer formation material as well as method for manufacturing these

Publications (1)

Publication Number Publication Date
JP2007035975A true JP2007035975A (en) 2007-02-08

Family

ID=37794852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005218060A Withdrawn JP2007035975A (en) 2005-07-27 2005-07-27 Capacitor layer formation material with support substrate, and capacitor layer formation material as well as method for manufacturing these

Country Status (1)

Country Link
JP (1) JP2007035975A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133243A1 (en) * 2007-04-23 2008-11-06 Mitsui Mining & Smelting Co., Ltd. Bst dielectric layer, capacitor layer-forming material comprising the bst dielectric layer, capacitor layer-forming member with electrode circuit, and printed wiring board having built-in capacitor circuit
JP2009246110A (en) * 2008-03-31 2009-10-22 Tdk Corp Electronic component, and electronic component module
JP2010232303A (en) * 2009-03-26 2010-10-14 Tdk Corp Method of manufacturing thin film capacitor
WO2011162218A1 (en) * 2010-06-21 2011-12-29 三井金属鉱業株式会社 Laminate of ceramic insulation layer and metal layer, and method for producing laminate
WO2012014648A1 (en) * 2010-07-30 2012-02-02 三洋電機株式会社 Substrate-embedded capacitor, capacitor-integrated substrate provided with same, and method for producing substrate-embedded capacitor
WO2012014647A1 (en) * 2010-07-30 2012-02-02 三洋電機株式会社 Substrate-embedded capacitor, capacitor-integrated substrate provided with same, and method for producing substrate-embedded capacitor
WO2012014646A1 (en) * 2010-07-30 2012-02-02 三洋電機株式会社 Method for producing substrate-embedded capacitor, and capacitor-integrated substrate provided with same
WO2015050084A1 (en) * 2013-10-02 2015-04-09 日産自動車株式会社 Method for bonding separators in electrical device, apparatus for bonding separators in electrical device, and electrical device
KR20220012670A (en) * 2020-07-23 2022-02-04 한국기계연구원 Multi Layer Ceramic Capacitor(MLCC) Stack and method of manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133243A1 (en) * 2007-04-23 2008-11-06 Mitsui Mining & Smelting Co., Ltd. Bst dielectric layer, capacitor layer-forming material comprising the bst dielectric layer, capacitor layer-forming member with electrode circuit, and printed wiring board having built-in capacitor circuit
JP2009246110A (en) * 2008-03-31 2009-10-22 Tdk Corp Electronic component, and electronic component module
US8149584B2 (en) 2008-03-31 2012-04-03 Tdk Corporation Electronic component and electronic component module
JP2010232303A (en) * 2009-03-26 2010-10-14 Tdk Corp Method of manufacturing thin film capacitor
WO2011162218A1 (en) * 2010-06-21 2011-12-29 三井金属鉱業株式会社 Laminate of ceramic insulation layer and metal layer, and method for producing laminate
WO2012014648A1 (en) * 2010-07-30 2012-02-02 三洋電機株式会社 Substrate-embedded capacitor, capacitor-integrated substrate provided with same, and method for producing substrate-embedded capacitor
WO2012014647A1 (en) * 2010-07-30 2012-02-02 三洋電機株式会社 Substrate-embedded capacitor, capacitor-integrated substrate provided with same, and method for producing substrate-embedded capacitor
WO2012014646A1 (en) * 2010-07-30 2012-02-02 三洋電機株式会社 Method for producing substrate-embedded capacitor, and capacitor-integrated substrate provided with same
WO2015050084A1 (en) * 2013-10-02 2015-04-09 日産自動車株式会社 Method for bonding separators in electrical device, apparatus for bonding separators in electrical device, and electrical device
JPWO2015050084A1 (en) * 2013-10-02 2017-03-09 日産自動車株式会社 Electric device separator bonding method, electric device separator bonding apparatus, and electric device
KR20220012670A (en) * 2020-07-23 2022-02-04 한국기계연구원 Multi Layer Ceramic Capacitor(MLCC) Stack and method of manufacturing the same
KR102455273B1 (en) * 2020-07-23 2022-10-18 한국기계연구원 Multi Layer Ceramic Capacitor(MLCC) Stack and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP2007035975A (en) Capacitor layer formation material with support substrate, and capacitor layer formation material as well as method for manufacturing these
JP3841814B1 (en) Capacitor layer forming material and method for manufacturing the capacitor layer forming material
TWI494337B (en) Epoxy resin composition for circuit board, prepreg, laminate, resin sheet, laminated base material for printed wiring board, printed wiring board and semiconductor device
JP4725704B2 (en) Resin composition for interlayer insulation of multilayer printed wiring board, adhesive film and prepreg
JP5650908B2 (en) Resin composition and copper foil with resin obtained using the resin composition
JP5636159B2 (en) Copper foil with resin and method for producing copper foil with resin
JP2011140652A (en) Resin composition for interlayer insulation of multilayered printed wiring board, adhesive film, and prepreg
JP2009073987A (en) High dielectric resin composition
KR102429883B1 (en) Interlayer insulating film and manufacturing method thereof
KR101829195B1 (en) Method of manufacturing metal-base substrate and method of manufacturing circuit board
TW200427809A (en) Insulating material, film, circuit board and method for manufacture thereof
WO2009084533A1 (en) Copper foil with resin and process for producing copper foil with resin
CN1384144A (en) Thermosetting epoxy resin composition and its formed body and multilayered printed circuit board
WO2018168718A1 (en) Resin composition, copper foil with resin, dielectric layer, copper clad laminate sheet, capacitor element and printed wiring board with built-in capacitor
US6485833B1 (en) Resin-coated metal foil
JP3688606B2 (en) Insulating film with improved adhesive strength and substrate including the same
CN106797706A (en) The manufacture method of supporter, adhesive sheet, laminate structure, semiconductor device and printed wiring board
JPWO2008044573A1 (en) CAPACITOR LAYER FORMING MATERIAL, METHOD FOR PRODUCING CAPACITOR LAYER FORMING MATERIAL, AND PRINTED WIRING BOARD HAVING BUILT-IN CAPACITOR OBTAINED USING THE CAPACITOR LAYER FORMING MATERIAL
JP6269401B2 (en) Surface-treated inorganic filler, method for producing the inorganic filler, and resin composition containing the inorganic filler
KR101203156B1 (en) Epoxy resin composition, an adhesive film and a multi-layered printed circuit board prepared by using the same
JP2002309200A (en) Adhesive film
JP4720194B2 (en) Method for manufacturing printed wiring board
JP2006339296A (en) Manufacturing method for printed-wiring board with capacitor circuit and printed-wiring board obtained by its manufacturing method and multilayer printed-wiring board with built-in capacitor circuit using its printed-wiring board
JP2006123232A (en) Copper foil with resin layer containing dielectric filler and printed circuit board obtained by using the copper foil with resin layer containing dielectric filler
JP2006135278A (en) Insulating resin film for printed wiring board and printed wiring board using it

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080624

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20091028

Free format text: JAPANESE INTERMEDIATE CODE: A761