JP2007027645A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2007027645A
JP2007027645A JP2005211547A JP2005211547A JP2007027645A JP 2007027645 A JP2007027645 A JP 2007027645A JP 2005211547 A JP2005211547 A JP 2005211547A JP 2005211547 A JP2005211547 A JP 2005211547A JP 2007027645 A JP2007027645 A JP 2007027645A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
inner lead
bonding wire
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005211547A
Other languages
Japanese (ja)
Inventor
Shigeki Tanaka
茂樹 田中
Kenji Amano
賢治 天野
Hajime Hasebe
一 長谷部
Noriyuki Takahashi
典之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005211547A priority Critical patent/JP2007027645A/en
Publication of JP2007027645A publication Critical patent/JP2007027645A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a breakaway of a wire connected with a lead frame in a lead-frame package. <P>SOLUTION: In an inner lead 2C of a lead 2A relatively longer than an inner lead 2C of a lead 2B, a through-hole 6 is located through front and back sides. At the position where the through-hole 6 is formed, the width of the inner lead 2C is wider than the other portion, and the diameter of the through-hole 6 in the this portion, for example, is approximately 75% or more of the inner lead 2C. The through-hole 6 is formed at a position nearer to the connection position between a bonding wire 10 and the inner lead 2C than an end of a sealing resin. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置に関し、特に、スモールアウトラインパッケージ（ＳＯＰ：Small Outline Package）等の小型サイズで、かつ、長方形型のパッケージの両方の長辺に、外部入出力用のリードを並べた半導体装置に適用して有効な技術である。   The present invention relates to a semiconductor device, and more particularly, a semiconductor device having a small size such as a small outline package (SOP) and a lead for external input / output arranged on both long sides of a rectangular package. It is an effective technology when applied to.

リードフレーム型パッケージとして、対向する２辺から複数のリードがそれぞれ突出するスモールアウトラインパッケージ（ＳＯＰ：Small Outline Package）がある。近年、半導体装置の動作高速化に伴い、リードフレームの材料として、鉄を５８％、ニッケルを４２％含有する４２アロイ合金より電気抵抗の低い銅が使用され、このリードフレームの一部と半導体チップ（以降、単にチップと記す）とが樹脂で封止されている。   As a lead frame type package, there is a small outline package (SOP) in which a plurality of leads protrude from two opposing sides. In recent years, as the operation speed of semiconductor devices has increased, copper having a lower electric resistance than 42 alloy alloys containing 58% iron and 42% nickel has been used as a lead frame material. (Hereinafter simply referred to as a chip) is sealed with resin.

しかしながら、リードフレームと樹脂との密着力は、チップと樹脂との密着力よりも低い。また、銅をリードフレームの材料として使用した場合、樹脂と銅との熱膨張係数差が、４２アロイ合金をリードフレームの材料として使用した場合よりも大きくなり、リードフレームと樹脂との界面で剥離が生じ易くなる。この結果、温度サイクル試験時にて、銅から成るリードフレームと樹脂との間の熱膨張係数差によるストレス（熱ストレス）が増大し、チップの複数の電極と複数のリードフレームとを電気的に接続する複数のワイヤが、リードフレーム側の接続部において断線する問題が生じる。   However, the adhesion between the lead frame and the resin is lower than the adhesion between the chip and the resin. Also, when copper is used as the lead frame material, the difference in thermal expansion coefficient between the resin and copper is greater than when 42 alloy alloy is used as the lead frame material, and peeling occurs at the interface between the lead frame and the resin. Is likely to occur. As a result, during the temperature cycle test, the stress (thermal stress) due to the difference in thermal expansion coefficient between the lead frame made of copper and the resin increases, and the multiple electrodes of the chip and the multiple lead frames are electrically connected. There arises a problem that the plurality of wires to be disconnected are disconnected at the connection portion on the lead frame side.

特公平８−２１６６２号公報（特許文献１）には、リードフレームにおいてリードを固定するためのアンカーホールを形成し、さらにＡｌまたはＡｌ２Ｏ３めっきを施すことにより、リードフレームとモールド封止用樹脂との密着性を向上し、パッケージの耐湿性を向上することができる技術が開示されている。
特公平８−２１６６２号公報 In Japanese Patent Publication No. 8-21662 (Patent Document 1), an anchor hole for fixing a lead in a lead frame is formed, and further, Al or Al 2 O 3 plating is applied to the lead frame and mold sealing. A technique capable of improving the adhesion to a resin and improving the moisture resistance of a package is disclosed.
Japanese Patent Publication No. 8-21662

近年では、環境汚染問題対策として、封止用樹脂材に使用されている難燃剤であるブロム（Ｂｒ）を廃止した環境対策レジン（グリーンレジン）が適用されてきている。ブロム（Ｂｒ）に代わる難燃性手法として、シリカ系のフィラーをレジンに多く注入することで難燃性を確保することができる。しかしながら、フィラー自体は粘性を持たないため、レジンのフィラー含有量を増大させると、Ｐｄめっきとの密着性が低くなる。すなわち、難燃剤を廃止した樹脂とリードフレームとの密着力は難燃剤を使用した樹脂とリードフレームとの密着力よりも低くなる。これにより、樹脂とリードフレームとの界面において剥離が生じ易くなり、チップの複数の電極と複数のリードとを電気的に接続した複数のワイヤが断線してしまうことになる。   In recent years, an environmental countermeasure resin (green resin) in which bromide (Br), which is a flame retardant used in a sealing resin material, is abolished has been applied as a countermeasure against environmental pollution problems. As a flame retardant technique replacing bromo (Br), flame retardance can be ensured by injecting a large amount of silica filler into the resin. However, since the filler itself has no viscosity, if the resin filler content is increased, the adhesion with the Pd plating is lowered. That is, the adhesion between the resin that has eliminated the flame retardant and the lead frame is lower than the adhesion between the resin that uses the flame retardant and the lead frame. As a result, peeling easily occurs at the interface between the resin and the lead frame, and the plurality of wires electrically connecting the plurality of electrodes and the plurality of leads of the chip are disconnected.

上記特許文献１に開示された技術によれば、リードフレームとモールド封止用樹脂との密着性を向上することはできる。しかしながら、樹脂と銅との熱膨張係数差に起因して発生する応力がリードフレームと接続するワイヤに作用し、ワイヤが断線してしまう虞があることについては考慮されていない。   According to the technique disclosed in Patent Document 1, the adhesion between the lead frame and the mold sealing resin can be improved. However, it is not considered that the stress generated due to the difference in thermal expansion coefficient between the resin and copper acts on the wire connected to the lead frame and the wire may be disconnected.

本発明の目的は、リードフレーム型パッケージにおいて、リードフレームと接続されたワイヤの断線を防ぐことのできる技術を提供することにある。   An object of the present invention is to provide a technique capable of preventing disconnection of a wire connected to a lead frame in a lead frame type package.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明による半導体装置は、
（ａ）タブと、
（ｂ）前記タブの周囲に配置された複数のリードを有するリードフレームと、
（ｃ）前記複数のリードと前記半導体チップの前記複数の電極とをそれぞれ電気的に接続する複数のワイヤと、
（ｄ）前記タブ、前記複数のリードの一部、前記半導体チップおよび前記複数のワイヤを封止する樹脂体とを有し、
前記複数のリードは、第１リードおよび貫通孔を有する第２リードを含む。 A semiconductor device according to the present invention includes:
(A) a tab;
(B) a lead frame having a plurality of leads disposed around the tab;
(C) a plurality of wires that respectively electrically connect the plurality of leads and the plurality of electrodes of the semiconductor chip;
(D) having a resin body that seals the tab, a part of the plurality of leads, the semiconductor chip, and the plurality of wires;
The plurality of leads include a first lead and a second lead having a through hole.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

すなわち、リードフレーム型パッケージにおいて、リードフレームと接続されたワイヤの破断を防ぐことができる。   That is, in the lead frame type package, breakage of the wire connected to the lead frame can be prevented.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say.

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。   Also, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted.

また、本実施の形態を説明するための全図においては、各部材の構成をわかりやすくするために、平面図であってもハッチングを付す場合がある。   Further, in all the drawings for explaining the present embodiment, hatching may be given even in a plan view for easy understanding of the configuration of each member.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（実施の形態１）
本実施の形態の半導体装置は、リードフレームを用いて製造した樹脂封止型の半導体パッケージである。この本実施の形態１の半導体装置について、図１〜図１１を用いて製造工程に沿って説明する。 (Embodiment 1)
The semiconductor device of the present embodiment is a resin-encapsulated semiconductor package manufactured using a lead frame. The semiconductor device according to the first embodiment will be described along the manufacturing process with reference to FIGS.

まず、図１に示すように、リードフレーム１を用意する。このリードフレーム１は、一端がタブ３と離間して対向するように配置され他端がフレーム枠４と接続するリード２Ａ、２Ｂと、チップを搭載するためのタブ３と、一端がフレーム枠４と接続し他端がタブ３と接続してタブ３をフレーム枠４に保持または支持する吊りリード５とを有している。また、リード２Ａ、２Ｂは、最終的にパッケージ内に配置されるインナーリード（第２リード）２Ｃと、パッケージ外に配置されるアウターリード（第１リード）２Ｄとから形成され、後の工程でインナーリード２Ｃとチップとの間にボンディングワイヤが接続されることによってチップと電気的に接続される。詳しくは後述するが、リード２Ａのインナーリード２Ｃは、リード２Ｂのインナーリード２Ｃよりも長く形成されている。リードフレーム１は、たとえばＣｕ（銅）またはＣｕ合金を主成分とする導電材料から形成されており、たとえばＣｕまたはＣｕ合金を主成分とする金属板をエッチング加工したエッチングフレームや打ち抜き加工（プレス加工）したスタンピングフレーム（プレスフレーム）などを用いることができる。また、リードフレーム１の表面全面には、めっき法により予めＰｄ（パラジウム）膜が形成されている。リードフレーム１の表面にこのようなＰｄ膜が形成されていることにより、後の工程でインナーリード２Ｃに接続されるボンディングワイヤとそのインナーリード２Ｃとの接続強度を向上することができる。また、リード２Ａにおけるインナーリード２Ｃの先端近くには、インナーリード２Ｃの表裏を貫通する貫通孔６が形成されている。この貫通孔６は、リードフレーム１を成形する際のエッチング加工や打ち抜き加工によって同時に形成することができる。   First, as shown in FIG. 1, a lead frame 1 is prepared. The lead frame 1 is arranged so that one end thereof is spaced apart and opposed to the tab 3 and the other end is connected to the frame 2 and the lead 2A and 2B, the tab 3 for mounting the chip, and one end is the frame 4 And the other end is connected to the tab 3 and has a suspension lead 5 for holding or supporting the tab 3 on the frame frame 4. The leads 2A and 2B are formed of an inner lead (second lead) 2C that is finally disposed in the package and an outer lead (first lead) 2D that is disposed outside the package. A bonding wire is connected between the inner lead 2C and the chip so that the chip is electrically connected. As will be described in detail later, the inner lead 2C of the lead 2A is formed longer than the inner lead 2C of the lead 2B. The lead frame 1 is formed of, for example, a conductive material mainly composed of Cu (copper) or a Cu alloy. For example, an etching frame or a punching process (press work) obtained by etching a metal plate mainly composed of Cu or a Cu alloy. ) Stamping frame (press frame) or the like can be used. A Pd (palladium) film is formed on the entire surface of the lead frame 1 by plating. By forming such a Pd film on the surface of the lead frame 1, it is possible to improve the connection strength between the bonding wire connected to the inner lead 2C and the inner lead 2C in a later step. Further, a through-hole 6 that penetrates the front and back of the inner lead 2C is formed near the tip of the inner lead 2C in the lead 2A. The through holes 6 can be formed simultaneously by etching or punching when the lead frame 1 is formed.

次に、図２および図３に示すように、リードフレーム１のタブ３上に搭載するチップ７を用意する。チップ７は、たとえば単結晶シリコンなどからなる半導体基板（以降、単に基板と記す）に種々の半導体素子および半導体集積回路等を形成した後、必要に応じて基板の裏面を研削してから、ダイシングなどにより基板を各チップ７に分離することによって形成したものである。また、チップ７の表面には、複数の電極（ボンディングパッド）８が形成されている。電極８は、チップ７に形成された半導体素子または半導体集積回路に電気的に接続されている。   Next, as shown in FIGS. 2 and 3, a chip 7 to be mounted on the tab 3 of the lead frame 1 is prepared. The chip 7 is formed by forming various semiconductor elements and semiconductor integrated circuits on a semiconductor substrate made of, for example, single crystal silicon (hereinafter simply referred to as a substrate), and then grinding the back surface of the substrate as necessary, followed by dicing. For example, the substrate is formed by separating the substrate into chips 7. A plurality of electrodes (bonding pads) 8 are formed on the surface of the chip 7. The electrode 8 is electrically connected to a semiconductor element or a semiconductor integrated circuit formed on the chip 7.

続いて、リードフレーム１のタブ３上に上記チップ７をダイボンディングする。なお、図３は、図２中のＡ−Ａ線に沿った断面を図示している。このダイボンディング工程では、リードフレーム１のタブ３上にチップ７を接合材９を介して接着（接合）する。接合材９には、たとえばＡｇ（銀）ペーストなどを用いることができ、熱硬化型エポキシ樹脂のような熱硬化性樹脂を含有する銀ペースト（接合材９）を介してタブ３上にチップ７を配置し、加熱により銀ペースト（接合材９）を硬化することで、チップ７をタブ３上に接着し、マウントすることができる。銀ペースト（接合材９）の加熱処理時の温度および時間は、約２５０℃で２分程度とすることを例示できる。このようにして、チップ７がタブ３上に搭載（マウント）される。   Subsequently, the chip 7 is die-bonded on the tab 3 of the lead frame 1. FIG. 3 shows a cross section along the line AA in FIG. In this die bonding process, the chip 7 is bonded (bonded) to the tab 3 of the lead frame 1 via the bonding material 9. As the bonding material 9, for example, Ag (silver) paste or the like can be used, and the chip 7 is formed on the tab 3 via a silver paste (bonding material 9) containing a thermosetting resin such as a thermosetting epoxy resin. The chip 7 can be adhered onto the tab 3 and mounted by curing the silver paste (bonding material 9) by heating. The temperature and time during the heat treatment of the silver paste (bonding material 9) can be exemplified by about 250 ° C. and about 2 minutes. In this way, the chip 7 is mounted (mounted) on the tab 3.

次に、図４および図５に示すように、チップ７の表面の複数の電極８とリードフレーム１の複数のリード２Ａ、２Ｂのインナーリード２Ｃの上面とを複数のボンディングワイヤ１０を介してそれぞれ電気的に接続する。   Next, as shown in FIGS. 4 and 5, the plurality of electrodes 8 on the surface of the chip 7 and the top surfaces of the inner leads 2 </ b> C of the leads 2 </ b> A and 2 </ b> B of the lead frame 1 are respectively connected via a plurality of bonding wires 10. Connect electrically.

ボンディングワイヤ１０のワイヤボンディングを行う際には、ボンディングワイヤ１０の接続強度を高めるために、ヒートステージ上にリードフレーム１を搭載した状態でワイヤボンディング予定領域であるインナーリード２Ｃとチップ７の電極８近傍領域とを、ワイヤボンディングに適した所定の温度に加熱してから、電極８とインナーリード２Ｃとの間をボンディングワイヤ１０を介して電気的に接続することが好ましい。たとえば、タブ３およびリード２Ａ、２Ｂを加熱しながら、ワイヤボンディングを行う。本実施の形態１において、この時の加熱温度および加熱時間は、それぞれ２００℃〜２５０℃程度および３０秒〜３分程度とすることを例示できる。また、ワイヤボンディング工程では、先に接続する側（チップ７の電極８とボンディングワイヤ１０を接続）を１ｓｔボンディング、後に接続する側（インナーリード２Ｃとボンディングワイヤ１０を接続）を２ｎｄボンディングとしており、本実施の形態１ではチップ７の電極８とボンディングワイヤ１０の接続を１ｓｔボンディング、インナーリード２Ｃとボンディングワイヤ１０の接続を２ｎｄボンディングとした、正ボンディング方式を採用している。   When wire bonding of the bonding wire 10 is performed, in order to increase the connection strength of the bonding wire 10, the inner lead 2 </ b> C that is a wire bonding scheduled region and the electrode 8 of the chip 7 with the lead frame 1 mounted on the heat stage. It is preferable that the adjacent region is heated to a predetermined temperature suitable for wire bonding, and then the electrode 8 and the inner lead 2C are electrically connected via the bonding wire 10. For example, wire bonding is performed while heating the tab 3 and the leads 2A and 2B. In the first embodiment, the heating temperature and the heating time at this time can be exemplified as about 200 ° C. to 250 ° C. and about 30 seconds to 3 minutes, respectively. In the wire bonding step, the first connection side (connecting the electrode 8 and the bonding wire 10 of the chip 7) is 1st bonding, and the second connection side (connecting the inner lead 2C and the bonding wire 10) is 2nd bonding. In the first embodiment, a positive bonding method is employed in which the connection between the electrode 8 of the chip 7 and the bonding wire 10 is 1st bonding, and the connection between the inner lead 2C and the bonding wire 10 is 2nd bonding.

次に、図６および図７に示すように、モールド工程により、封止用樹脂（樹脂体）１１を用いてチップ７およびボンディングワイヤ１０を封止する。このモールド工程では、リード２Ａ、２Ｂのインナーリード２Ｃ、タブ３および吊りリード５も封止用樹脂１１によって封止される。   Next, as shown in FIGS. 6 and 7, the chip 7 and the bonding wire 10 are sealed using a sealing resin (resin body) 11 by a molding process. In this molding step, the inner leads 2C of the leads 2A and 2B, the tabs 3 and the suspension leads 5 are also sealed with the sealing resin 11.

本実施の形態１においては、上記封止用樹脂１１としてグリーンレジンを用いる。このグリーンレジンとは、難燃剤となるＢｒ（臭素）およびＰ（リン）を廃止し、代わりにシリカからなるフィラーの量を増加して燃え難くしたものである。本実施の形態１では、封止用樹脂１１中のフィラー量を８０重量％程度とすることを例示できる。このようなグリーンレジンを封止用樹脂１１として用いた場合には、フィラーの粘性が低いことから、封止用樹脂１１と表面にＰｄ膜が形成されているインナーリード２Ｃとの密着性が低下する。また、フィラー量を増加したことにより、封止用樹脂１１の熱膨張係数が増加し、その熱膨張係数はＣｕを主成分とするリードフレーム１からシリコンを主成分とするチップ７へ近づく。そのため、熱変動によって封止用樹脂１１とインナーリード２Ｃとの界面で剥離が発生しやすくなり、互いの相対的位置がずれてしまう際のストレスがボンディングワイヤ１０とインナーリード２Ｃとの接続点およびその近くのボンディングワイヤ１０に作用することになる。   In the first embodiment, a green resin is used as the sealing resin 11. This green resin is one in which Br (bromine) and P (phosphorus) serving as flame retardants are abolished, and instead the amount of filler made of silica is increased to make it difficult to burn. In this Embodiment 1, it can illustrate that the amount of fillers in sealing resin 11 shall be about 80 weight%. When such a green resin is used as the sealing resin 11, since the viscosity of the filler is low, the adhesion between the sealing resin 11 and the inner lead 2C having a Pd film formed on the surface is lowered. To do. Further, the increase in the amount of filler increases the thermal expansion coefficient of the sealing resin 11, and the thermal expansion coefficient approaches the chip 7 mainly composed of silicon from the lead frame 1 mainly composed of Cu. For this reason, peeling is likely to occur at the interface between the sealing resin 11 and the inner lead 2C due to thermal fluctuations, and the stress when the relative position of each other is shifted causes the connection point between the bonding wire 10 and the inner lead 2C and It acts on the nearby bonding wire 10.

ところで、本実施の形態１の半導体装置である半導体パッケージは、製造後において半導体パッケージの温度に対する信頼性を保証するための試験を行う。この試験としては、まず、半導体パッケージを実装する際のリフロー処理時の温度下で半導体パッケージが破損しないことを確認する耐リフロー試験を行う。次いで、約−５５℃、常温（約２５℃）および約１５０℃の各温度下にそれぞれ約３０分、約１５分および約３０分置くことを１サイクルとした温度サイクル性試験を約１０００サイクル行う。ここで、図８は、貫通孔６が形成されていないリードフレーム１のリード２Ａ付近を拡大して示したものであり、ハッチングを付した部分がインナーリード２Ｃである。上記したように、熱変動によって封止用樹脂１１とインナーリード２Ｃとの界面では剥離が発生しやすくなっている。封止用樹脂１１とインナーリード２Ｃとの剥離が発生すると、その後の温度サイクル試験にて互いの熱膨張係数差に起因するストレスが、リード２Ａのインナーリード２Ｃの先端付近の領域にて、ボンディングワイヤ１０とインナーリード２Ｃとの接続点およびその近くのボンディングワイヤ１０に作用する。特に、リード２Ａでは、インナーリード２Ｃが長くなることから、熱による膨張および収縮によって封止用樹脂１１との間の相対的な位置が大きく変わり、そのストレスは強く作用する。そのため、リード２Ａにおけるインナーリード２Ｃの先端付近の領域ＩＬＥでは、ストレスＳが強く作用することによってボンディングワイヤ１０が破断しやすくなる（図９参照）。   By the way, the semiconductor package which is the semiconductor device of the first embodiment is subjected to a test for guaranteeing the reliability of the semiconductor package with respect to the temperature after manufacture. As this test, first, a reflow resistance test is performed to confirm that the semiconductor package is not damaged under the temperature during the reflow process when the semiconductor package is mounted. Next, a temperature cycle test is performed for about 1000 cycles with one cycle of about 30 minutes, about 15 minutes, and about 30 minutes at temperatures of about −55 ° C., room temperature (about 25 ° C.), and about 150 ° C., respectively. . Here, FIG. 8 is an enlarged view of the vicinity of the lead 2A of the lead frame 1 in which the through hole 6 is not formed, and the hatched portion is the inner lead 2C. As described above, peeling is likely to occur at the interface between the sealing resin 11 and the inner lead 2C due to thermal fluctuation. When peeling between the sealing resin 11 and the inner lead 2C occurs, stress due to a difference in thermal expansion coefficient between each other in a subsequent temperature cycle test is bonded in a region near the tip of the inner lead 2C of the lead 2A. This acts on the connection point between the wire 10 and the inner lead 2C and the bonding wire 10 in the vicinity thereof. In particular, in the lead 2A, since the inner lead 2C becomes long, the relative position with the sealing resin 11 changes greatly due to expansion and contraction due to heat, and the stress acts strongly. Therefore, in the region ILE near the tip of the inner lead 2C in the lead 2A, the bonding wire 10 is easily broken by the stress S acting strongly (see FIG. 9).

そこで、本実施の形態１では、リード２Ａのインナーリード２Ｃの途中に前述した貫通孔６を設ける。また、この貫通孔６が形成された位置（第２部）において、インナーリード２Ｃの幅は他の部分（第１部）より広くなっており、この部分における貫通孔６の径はインナーリード２Ｃの幅の約７５％以上とすることを例示できる。また、貫通孔６は、封止用樹脂１１の端部よりボンディングワイヤ１０とインナーリード２Ｃとの接続位置に近い位置に形成されている。それにより、インナーリード２Ｃの体積は減少し、熱によるインナーリード２Ｃの膨張および収縮は、インナーリード２Ｃの先端から貫通孔６までと、貫通孔６からアウターリード２Ｄまでの２つに分割されることになる。つまり、ボンディングワイヤ１０に作用するストレスＳは、インナーリード２Ｃの先端から貫通孔６までの膨張および収縮に起因するものだけに軽減することができる（図１０参照）。その結果、リード２Ａのインナーリード２Ｃに接続するボンディングワイヤ１０に破断を発生し難くすることができる。すなわち、本実施の形態１の半導体パッケージの熱変化に対する信頼性を向上することができる。   Therefore, in the first embodiment, the aforementioned through hole 6 is provided in the middle of the inner lead 2C of the lead 2A. Further, at the position (second part) where the through hole 6 is formed, the inner lead 2C is wider than the other part (first part), and the diameter of the through hole 6 at this part is the inner lead 2C. For example, it may be about 75% or more of the width. The through hole 6 is formed at a position closer to the connection position between the bonding wire 10 and the inner lead 2 </ b> C than the end of the sealing resin 11. Thereby, the volume of the inner lead 2C is reduced, and the expansion and contraction of the inner lead 2C due to heat is divided into two from the tip of the inner lead 2C to the through hole 6 and from the through hole 6 to the outer lead 2D. It will be. That is, the stress S acting on the bonding wire 10 can be reduced only to those caused by expansion and contraction from the tip of the inner lead 2C to the through hole 6 (see FIG. 10). As a result, the bonding wire 10 connected to the inner lead 2C of the lead 2A can be made less likely to break. That is, it is possible to improve the reliability of the semiconductor package according to the first embodiment with respect to thermal changes.

また、前述したように、封止用樹脂１１としてグリーンレジンを用いたことにより、表面にＰｄ膜が形成されたリードフレーム１の一部であるタブ３と封止用樹脂１１との密着力は、チップ７と封止用樹脂１１との密着力より低くなる。そこで、本実施の形態１においては、タブ３の面積をチップ７の面積より小さくしている（図２参照）。それにより、チップ７の裏面と封止用樹脂１１との密着する領域を増加することができるので、上記耐リフロー試験や熱サイクル試験によってリードフレーム１および封止用樹脂１１が膨張もしくは収縮をしても、封止用樹脂１１が破損してしまう不具合を抑制することができる。また、タブ３を小さくしたことによって、タブ３自体の熱による膨張もしくは収縮を小さく抑制することができる。   Further, as described above, by using the green resin as the sealing resin 11, the adhesion force between the tab 3 which is a part of the lead frame 1 having the Pd film formed on the surface and the sealing resin 11 is increased. The adhesion between the chip 7 and the sealing resin 11 is lower. Therefore, in the first embodiment, the area of the tab 3 is made smaller than the area of the chip 7 (see FIG. 2). As a result, the area where the back surface of the chip 7 and the sealing resin 11 are in close contact with each other can be increased. Therefore, the lead frame 1 and the sealing resin 11 are expanded or contracted by the reflow resistance test or the thermal cycle test. However, the malfunction which the resin 11 for sealing breaks can be suppressed. Moreover, by making the tab 3 small, expansion or contraction due to heat of the tab 3 itself can be suppressed to a small level.

図６および図７を用いて説明したようなモールド工程後、封止用樹脂１１に本実施の形態１の半導体パッケージの製品名およびロット番号等を印刷するマーキング処理を行う。次いで、リード２Ａ、２Ｂをリードフレーム１から切り離し、成型して本実施の形態１の半導体パッケージを製造する（図１１参照）。その後、選別工程によって良品として選別された半導体パッケージが製品として梱包され、出荷される。   After the molding process as described with reference to FIGS. 6 and 7, a marking process for printing the product name and lot number of the semiconductor package of the first embodiment on the sealing resin 11 is performed. Next, the leads 2A and 2B are separated from the lead frame 1 and molded to manufacture the semiconductor package of the first embodiment (see FIG. 11). Thereafter, the semiconductor package selected as a non-defective product by the selection process is packed as a product and shipped.

（実施の形態２）
図１２は、本実施の形態２の半導体パッケージの要部平面図であり、前記実施の形態１でも図示したリード２Ａ付近を示したものである。また、図１３は、図１２中のＢ−Ｂ線に沿った断面を図示したものである。 (Embodiment 2)
FIG. 12 is a plan view of a main part of the semiconductor package of the second embodiment, and shows the vicinity of the lead 2A also illustrated in the first embodiment. FIG. 13 illustrates a cross section taken along line BB in FIG.

本実施の形態２の半導体パッケージは、前記実施の形態１の半導体パッケージとほぼ同様の構造を有する。また、図１２および図１３に示すように、本実施の形態２では、インナーリード２Ｃには、ボンディングワイヤ１０の接続点およびその付近からなる領域２Ｃ１以外の領域２Ｃ２に対して予めハーフエッチング処理を施しておく。なお、図１２中では、領域２Ｃ２はハッチングを付して示している。それにより、リード２Ａにおいては、領域２Ｃ２におけるインナーリード２Ｃの体積が減少し、熱によるインナーリード２Ｃの膨張および収縮を領域２Ｃ１と領域２Ｃ２とで２分割することができるので、それによって発生するストレスＳを、領域２Ｃ１と領域２Ｃ２とで２分割することができる。つまり、ボンディングワイヤ１０に作用するストレスＳは、領域２Ｃ１に発生するものだけに軽減することができる。その結果、リード２Ａのインナーリード２Ｃに接続するボンディングワイヤ１０に破断を発生し難くすることができる。すなわち、本実施の形態２の半導体パッケージの熱変化に対する信頼性を向上することができる。   The semiconductor package of the second embodiment has substantially the same structure as the semiconductor package of the first embodiment. As shown in FIGS. 12 and 13, in the second embodiment, the inner lead 2C is subjected to a half-etching process in advance for the region 2C2 other than the region 2C1 formed of the connection point of the bonding wire 10 and the vicinity thereof. Give it. In FIG. 12, the region 2C2 is shown with hatching. As a result, in the lead 2A, the volume of the inner lead 2C in the region 2C2 is reduced, and the expansion and contraction of the inner lead 2C due to heat can be divided into two in the region 2C1 and the region 2C2. S can be divided into two by the region 2C1 and the region 2C2. That is, the stress S acting on the bonding wire 10 can be reduced only to the stress generated in the region 2C1. As a result, the bonding wire 10 connected to the inner lead 2C of the lead 2A can be made less likely to break. That is, it is possible to improve the reliability of the semiconductor package of the second embodiment with respect to thermal changes.

上記のような本実施の形態２によっても、前記実施の形態１と同様の効果を得ることができる。   According to the second embodiment as described above, the same effect as in the first embodiment can be obtained.

（実施の形態３）
図１４は、本実施の形態３の半導体パッケージの要部平面図であり、前記実施の形態１でも図示したリード２Ａ付近を示したものである。 (Embodiment 3)
FIG. 14 is a plan view of an essential part of the semiconductor package of the third embodiment, and shows the vicinity of the lead 2A also illustrated in the first embodiment.

本実施の形態３の半導体パッケージは、前記実施の形態１の半導体パッケージとほぼ同様の構造を有する。また、図１４に示すように、本実施の形態３では、前記実施の形態２で示した領域２Ｃ２（図１２および図１３参照）に複数の窪み６Ａを設ける。これら窪み６Ａの平面形状は、円形、楕円形、多角形およびこれらの混在したもの等を例示することができる。このような複数の窪み６Ａを形成することによっても、前記実施の形態２と同様に、リード２Ａにおいては、領域２Ｃ２におけるインナーリード２Ｃの体積が減少し、熱によるインナーリード２Ｃの膨張および収縮を領域２Ｃ１（図１２および図１３参照）と領域２Ｃ２とで２分割することができるので、それによって発生するストレスＳを、領域２Ｃ１と領域２Ｃ２とで２分割することができる。つまり、ボンディングワイヤ１０に作用するストレスＳは、領域２Ｃ１に発生するものだけに軽減することができる。その結果、リード２Ａのインナーリード２Ｃに接続するボンディングワイヤ１０に破断を発生し難くすることができる。すなわち、本実施の形態３の半導体パッケージの熱変化に対する信頼性を向上することができる。   The semiconductor package of the third embodiment has substantially the same structure as the semiconductor package of the first embodiment. As shown in FIG. 14, in the third embodiment, a plurality of depressions 6A are provided in the region 2C2 (see FIGS. 12 and 13) shown in the second embodiment. Examples of the planar shape of the recess 6A include a circle, an ellipse, a polygon, and a mixture thereof. By forming such a plurality of recesses 6A, as in the second embodiment, in the lead 2A, the volume of the inner lead 2C in the region 2C2 is reduced, and the expansion and contraction of the inner lead 2C due to heat is reduced. Since the region 2C1 (see FIGS. 12 and 13) and the region 2C2 can be divided into two, the stress S generated thereby can be divided into two in the region 2C1 and the region 2C2. That is, the stress S acting on the bonding wire 10 can be reduced only to the stress generated in the region 2C1. As a result, the bonding wire 10 connected to the inner lead 2C of the lead 2A can be made less likely to break. That is, the reliability of the semiconductor package according to the third embodiment with respect to thermal changes can be improved.

上記のような本実施の形態２によっても、前記実施の形態１、２と同様の効果を得ることができる。   According to the second embodiment as described above, the same effect as in the first and second embodiments can be obtained.

（実施の形態４）
図１５は、本実施の形態４の半導体パッケージの要部平面図であり、前記実施の形態１でも図示したリード２Ａ付近を示したものである。 (Embodiment 4)
FIG. 15 is a plan view of a principal part of the semiconductor package of the fourth embodiment, and shows the vicinity of the lead 2A also illustrated in the first embodiment.

本実施の形態４の半導体パッケージは、前記実施の形態１の半導体パッケージとほぼ同様の構造を有する。また、図１５に示すように、本実施の形態４では、前記実施の形態２で示した領域２Ｃ２（図１２および図１３参照）において、ハーフエッチング処理を施した領域２Ｃ３を１個所以上設ける。それにより、リード２Ａにおいては、領域２Ｃ３におけるインナーリード２Ｃの体積が減少し、熱によるインナーリード２Ｃの膨張および収縮を領域２Ｃ３で分割することができるので、それによって発生するストレスＳを、領域２Ｃ３で分割することができる。つまり、ボンディングワイヤ１０に作用するストレスＳは、領域２Ｃ１に発生するものだけに軽減することができる。その結果、リード２Ａのインナーリード２Ｃに接続するボンディングワイヤ１０に破断を発生し難くすることができる。すなわち、本実施の形態４の半導体パッケージの熱変化に対する信頼性を向上することができる。   The semiconductor package of the fourth embodiment has substantially the same structure as the semiconductor package of the first embodiment. As shown in FIG. 15, in the fourth embodiment, at least one region 2C3 subjected to the half etching process is provided in the region 2C2 (see FIGS. 12 and 13) shown in the second embodiment. Thereby, in the lead 2A, the volume of the inner lead 2C in the region 2C3 is reduced, and the expansion and contraction of the inner lead 2C due to heat can be divided in the region 2C3. Therefore, the stress S generated thereby is reduced in the region 2C3. Can be divided. That is, the stress S acting on the bonding wire 10 can be reduced only to the stress generated in the region 2C1. As a result, the bonding wire 10 connected to the inner lead 2C of the lead 2A can be made less likely to break. That is, it is possible to improve the reliability of the semiconductor package according to the fourth embodiment with respect to thermal changes.

上記のような本実施の形態４によっても、前記実施の形態１〜３と同様の効果を得ることができる。   According to the fourth embodiment as described above, the same effects as those of the first to third embodiments can be obtained.

（実施の形態５）
図１６は、本実施の形態５の半導体パッケージの要部平面図であり、前記実施の形態１でも図示したリード２Ａ付近を示したものである。 (Embodiment 5)
FIG. 16 is a plan view of an essential part of the semiconductor package of the fifth embodiment, and shows the vicinity of the lead 2A also illustrated in the first embodiment.

本実施の形態５の半導体パッケージは、前記実施の形態１の半導体パッケージとほぼ同様の構造を有する。また、図１６に示すように、本実施の形態５では、リード２Ａは平面でボンディングワイヤ１０が接続するインナーリード２Ｃの先端を屈曲させた構造とする。それにより、熱によってインナーリード２Ｃが膨張もしくは収縮した場合でも、ボンディングワイヤ１０を破断させるようなストレスＳを生み出す膨張もしくは収縮は、その屈曲した部分のみだけに止めることが可能となる。つまり、ボンディングワイヤ１０を破断させるようなストレスＳを軽減することができる。その結果、リード２Ａのインナーリード２Ｃに接続するボンディングワイヤ１０に破断を発生し難くすることができる。すなわち、本実施の形態５の半導体パッケージの熱変化に対する信頼性を向上することができる。   The semiconductor package of the fifth embodiment has substantially the same structure as the semiconductor package of the first embodiment. Further, as shown in FIG. 16, in the fifth embodiment, the lead 2A has a flat structure in which the tip of the inner lead 2C to which the bonding wire 10 is connected is bent. Thereby, even when the inner lead 2C expands or contracts due to heat, the expansion or contraction that generates the stress S that breaks the bonding wire 10 can be stopped only in the bent portion. That is, the stress S that breaks the bonding wire 10 can be reduced. As a result, the bonding wire 10 connected to the inner lead 2C of the lead 2A can be made less likely to break. That is, it is possible to improve the reliability of the semiconductor package of the fifth embodiment with respect to thermal changes.

上記のような本実施の形態５によっても、前記実施の形態１〜４と同様の効果を得ることができる。   According to the fifth embodiment as described above, the same effects as in the first to fourth embodiments can be obtained.

（実施の形態６）
図１７および図１８は、本実施の形態６の半導体パッケージの要部平面図である。 (Embodiment 6)
17 and 18 are plan views of relevant parts of the semiconductor package of the sixth embodiment.

本実施の形態６の半導体パッケージは、前記実施の形態１の半導体パッケージとほぼ同様の構造を有する。また、図１７および図１８に示すように、本実施の形態６では、リード２Ａのインナーリード２Ｃは、ボンディングワイヤ１０が接続する領域２Ｃ４で幅を狭くする。それにより、領域２Ｃ４では、インナーリード２Ｃの体積が減少し、熱によってインナーリード２Ｃが膨張もしくは収縮した場合でも、膨張量もしくは収縮量を減少することができる。つまり、ボンディングワイヤ１０を破断させるようなストレスＳを軽減することができる。その結果、リード２Ａのインナーリード２Ｃに接続するボンディングワイヤ１０に破断を発生し難くすることができる。すなわち、本実施の形態６の半導体パッケージの熱変化に対する信頼性を向上することができる。また、図１７に示す平面パターンおよび図１８に示す平面パターンのどちらでも同様の効果を得ることができる。   The semiconductor package of the sixth embodiment has substantially the same structure as the semiconductor package of the first embodiment. As shown in FIGS. 17 and 18, in the sixth embodiment, the inner lead 2C of the lead 2A is narrowed in the region 2C4 to which the bonding wire 10 is connected. Thereby, in the region 2C4, the volume of the inner lead 2C is reduced, and even when the inner lead 2C expands or contracts due to heat, the amount of expansion or contraction can be reduced. That is, the stress S that breaks the bonding wire 10 can be reduced. As a result, the bonding wire 10 connected to the inner lead 2C of the lead 2A can be made less likely to break. That is, it is possible to improve the reliability of the semiconductor package according to the sixth embodiment against thermal changes. Further, the same effect can be obtained with either the planar pattern shown in FIG. 17 or the planar pattern shown in FIG.

また、図１９に示すように、図１８に示したインナーリード２Ｃの平面パターンを形成し、幅の広い部分の角部の領域２Ｃ５にボンディングワイヤ１０を接続してもよい。このような角部の領域２Ｃ５においても、熱によってインナーリード２Ｃが膨張もしくは収縮した場合でも、膨張量もしくは収縮量を減少することができる。つまり、ボンディングワイヤ１０を破断させるようなストレスＳを軽減することができる。   Further, as shown in FIG. 19, the planar pattern of the inner lead 2C shown in FIG. 18 may be formed, and the bonding wire 10 may be connected to the corner region 2C5 of the wide portion. Even in the corner region 2C5, even when the inner lead 2C expands or contracts due to heat, the expansion or contraction amount can be reduced. That is, the stress S that breaks the bonding wire 10 can be reduced.

上記のような本実施の形態６によっても、前記実施の形態１〜５と同様の効果を得ることができる。   According to the sixth embodiment as described above, the same effects as those of the first to fifth embodiments can be obtained.

（実施の形態７）
図２０は、本実施の形態７の半導体パッケージの要部断面図である。 (Embodiment 7)
FIG. 20 is a fragmentary cross-sectional view of the semiconductor package of the seventh embodiment.

本実施の形態７の半導体パッケージは、前記実施の形態１の半導体パッケージとほぼ同様の構造を有する。また、図２０に示すように、本実施の形態７では、リード２Ａのインナーリード２Ｃに対しては、ボンディングワイヤ１０が接続する領域２Ｃ４においてハーフエッチング処理を施しておく。それにより、リード２Ａにおいては、領域２Ｃ４におけるインナーリード２Ｃの体積が減少し、熱によるインナーリード２Ｃの膨張および収縮を領域２Ｃ４で分割することができるので、それによって発生するストレスＳを、領域２Ｃ４で分割することができる。つまり、ボンディングワイヤ１０に作用するストレスＳは、領域２Ｃ４に発生するものだけに軽減することができる。その結果、リード２Ａのインナーリード２Ｃに接続するボンディングワイヤ１０に破断を発生し難くすることができる。すなわち、本実施の形態７の半導体パッケージの熱変化に対する信頼性を向上することができる。   The semiconductor package of the seventh embodiment has substantially the same structure as the semiconductor package of the first embodiment. As shown in FIG. 20, in the seventh embodiment, the inner lead 2C of the lead 2A is half-etched in the region 2C4 to which the bonding wire 10 is connected. Thereby, in the lead 2A, the volume of the inner lead 2C in the region 2C4 is reduced, and the expansion and contraction of the inner lead 2C due to heat can be divided in the region 2C4. Therefore, the stress S generated thereby is reduced in the region 2C4. Can be divided. That is, the stress S acting on the bonding wire 10 can be reduced only to those occurring in the region 2C4. As a result, the bonding wire 10 connected to the inner lead 2C of the lead 2A can be made less likely to break. That is, it is possible to improve the reliability of the semiconductor package according to the seventh embodiment against thermal changes.

また、図２１に示すように、図２０に示したような構造のリード２Ａとチップ７（電極８）に対してボンディングワイヤ１０を接続する際に、ボンディングイヤ１０を先にリード２Ａのインナーリード２Ｃ（領域２Ｃ４）に接続し、次いでチップ７（電極８）に接続するようにしてもよい。ボンディングイヤ１０を先にリード２Ａのインナーリード２Ｃ（領域２Ｃ４）に接続することにより、ボンディングワイヤ１０のボール部１０Ａがリード２Ａのインナーリード２Ｃと接続することになる。ボンディングワイヤ１０のボール部１０Ａが接続される１ｓｔボンディング側は、２ｎｄボンディング側に比べ、接触面をさらに大きくできるので、ボンディングワイヤ１０のストレスＳに対する耐性をさらに強化することができる。また、上記したワイヤが断線する問題は、封止用樹脂１１とリードフレーム１との熱膨張係数差が大きいために発生する。これに対し、封止用樹脂１１とチップ７との熱膨張係数差は封止用樹脂１１とリードフレーム１との熱膨張係数差よりも小さいため、チップ７の電極８上に生じるストレスはリードフレーム１上に比べて低い。これにより、逆ボンディング方式を適用すれば、１ｓｔボンディング側よりもボンディング強度の低い２ｎｄボンディングがチップ７の電極８側に施されるため、ワイヤの接続信頼性を向上することができる。すなわち、リード２Ａのインナーリード２Ｃに接続するボンディングワイヤ１０にさらに破断を発生し難くすることができる。   Further, as shown in FIG. 21, when the bonding wire 10 is connected to the lead 2A having the structure shown in FIG. 20 and the chip 7 (electrode 8), the bonding ear 10 is the inner lead of the lead 2A first. It may be connected to 2C (region 2C4) and then connected to the chip 7 (electrode 8). By connecting the bonding ear 10 to the inner lead 2C (region 2C4) of the lead 2A first, the ball portion 10A of the bonding wire 10 is connected to the inner lead 2C of the lead 2A. Since the contact surface on the first bonding side to which the ball portion 10A of the bonding wire 10 is connected can be made larger than that on the 2nd bonding side, the resistance to the stress S of the bonding wire 10 can be further enhanced. Further, the above-described problem that the wire is disconnected occurs because the difference in thermal expansion coefficient between the sealing resin 11 and the lead frame 1 is large. On the other hand, since the difference in thermal expansion coefficient between the sealing resin 11 and the chip 7 is smaller than the difference in thermal expansion coefficient between the sealing resin 11 and the lead frame 1, the stress generated on the electrode 8 of the chip 7 is lead. Lower than on frame 1. As a result, when the reverse bonding method is applied, 2nd bonding, which has a bonding strength lower than that of the first bonding side, is applied to the electrode 8 side of the chip 7, so that the wire connection reliability can be improved. That is, the bonding wire 10 connected to the inner lead 2C of the lead 2A can be made less likely to break.

上記のような本実施の形態７によっても、前記実施の形態１〜６と同様の効果を得ることができる。   According to the seventh embodiment as described above, the same effects as those of the first to sixth embodiments can be obtained.

（実施の形態８）
図２２および図２３は、本実施の形態８の半導体パッケージの要部断面図である。 (Embodiment 8)
22 and 23 are cross-sectional views of main parts of the semiconductor package of the eighth embodiment.

本実施の形態８の半導体パッケージは、前記実施の形態１の半導体パッケージとほぼ同様の構造を有する。また、図２２および図２３に示すように、本実施の形態８では、リード２Ａは断面でボンディングワイヤ１０が接続するインナーリード２Ｃの先端を屈曲させた構造とする。このようにインナーリード２Ｃの先端を屈曲させることにより、熱によってインナーリード２Ｃが膨張もしくは収縮した場合でも、アンカー効果によってその膨張量もしくは収縮量を小さくすることができる。つまり、インナーリード２Ｃに接続するボンディングワイヤ１０を破断させるようなストレスを軽減することができる。その結果、リード２Ａのインナーリード２Ｃに接続するボンディングワイヤ１０に破断を発生し難くすることができる。すなわち、本実施の形態８の半導体パッケージの熱変化に対する信頼性を向上することができる。また、図２２に示す断面パターンおよび図２３に示す断面パターンのどちらでも同様の効果を得ることができる。   The semiconductor package of the eighth embodiment has substantially the same structure as the semiconductor package of the first embodiment. As shown in FIGS. 22 and 23, in the eighth embodiment, the lead 2A has a structure in which the tip of the inner lead 2C to which the bonding wire 10 is connected is bent in cross section. By bending the tip of the inner lead 2C in this way, even when the inner lead 2C expands or contracts due to heat, the amount of expansion or contraction can be reduced by the anchor effect. That is, stress that breaks the bonding wire 10 connected to the inner lead 2C can be reduced. As a result, the bonding wire 10 connected to the inner lead 2C of the lead 2A can be made less likely to break. That is, it is possible to improve the reliability of the semiconductor package according to the eighth embodiment against thermal changes. Further, the same effect can be obtained with either the cross-sectional pattern shown in FIG. 22 or the cross-sectional pattern shown in FIG.

また、図２４に示すように、図２２に示したインナーリード２Ｃの断面パターンを形成し、屈曲したインナーリード２Ｃの先端にボンディングワイヤ１０を接続してもよい。それにより、熱によってインナーリード２Ｃが膨張もしくは収縮した場合でも、ボンディングワイヤ１０を破断させるようなストレスを生み出す膨張もしくは収縮は、その屈曲した部分のみだけに止めることが可能となる。つまり、ボンディングワイヤ１０を破断させるようなストレスをさらに軽減することができる。   Further, as shown in FIG. 24, the cross-sectional pattern of the inner lead 2C shown in FIG. 22 may be formed, and the bonding wire 10 may be connected to the tip of the bent inner lead 2C. Thereby, even when the inner lead 2C expands or contracts due to heat, expansion or contraction that generates stress that breaks the bonding wire 10 can be stopped only in the bent portion. That is, the stress that breaks the bonding wire 10 can be further reduced.

上記のような本実施の形態８によっても、前記実施の形態１〜７と同様の効果を得ることができる。   According to the eighth embodiment as described above, the same effects as those of the first to seventh embodiments can be obtained.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

前記実施の形態では、予めリードフレームの表面全面にめっき法でＰｄ膜を形成しておく場合について説明したが、リードフレームの表面全面にＰｄ膜を形成する代わりに、全面Ｐｄめっきを施す代わりに、樹脂封止後にアウターリードの表面にのみめっき法でＡｇ（銀）膜を形成してもよい。   In the above-described embodiment, the case where the Pd film is formed on the entire surface of the lead frame by the plating method has been described in advance. Alternatively, an Ag (silver) film may be formed only on the surface of the outer lead after the resin sealing by a plating method.

本発明の半導体装置は、たとえば半導体パッケージ形態の半導体装置に適用することができる。   The semiconductor device of the present invention can be applied to a semiconductor device in the form of a semiconductor package, for example.

本発明の実施の形態１である半導体装置の製造工程を説明する要部平面図である。It is a principal part top view explaining the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 図１に続く半導体装置の製造工程中の要部平面図である。FIG. 2 is an essential part plan view of the semiconductor device during a manufacturing step following that of FIG. 1; 本発明の実施の形態１である半導体装置の製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 図２に続く半導体装置の製造工程中の要部平面図である。FIG. 3 is a plan view of relevant parts in the semiconductor device manufacturing process following FIG. 2; 図３に続く半導体装置の製造工程中の要部断面図である。FIG. 4 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 3; 図４に続く半導体装置の製造工程中の要部平面図である。FIG. 5 is a plan view of relevant parts in the semiconductor device manufacturing process following FIG. 4; 図５に続く半導体装置の製造工程中の要部断面図である。6 is a fragmentary cross-sectional view of the semiconductor device during a manufacturing step following that of FIG. 5; FIG. 封止用樹脂とインナーリードとの剥離を説明する要部平面図である。It is a principal part top view explaining peeling with resin for sealing and an inner lead. ボンディングワイヤの破断個所を説明する要部平面図である。It is a principal part top view explaining the broken part of a bonding wire. 本発明の実施の形態１である半導体装置におけるインナーリードに接続するボンディングワイヤに作用するストレスを説明する要部平面図である。It is a principal part top view explaining the stress which acts on the bonding wire connected to the inner lead in the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態１である半導体装置の製造工程中の要部斜視図である。It is a principal part perspective view in the manufacturing process of the semiconductor device which is Embodiment 1 of this invention. 本発明の実施の形態２である半導体装置の要部平面図である。It is a principal part top view of the semiconductor device which is Embodiment 2 of this invention. 図１２中のＢ−Ｂ線に沿った断面図である。It is sectional drawing along the BB line in FIG. 本発明の実施の形態３である半導体装置の要部平面図である。It is a principal part top view of the semiconductor device which is Embodiment 3 of this invention. 本発明の実施の形態４である半導体装置の要部平面図である。It is a principal part top view of the semiconductor device which is Embodiment 4 of this invention. 本発明の実施の形態５である半導体装置の要部平面図である。It is a principal part top view of the semiconductor device which is Embodiment 5 of this invention. 本発明の実施の形態６である半導体装置の要部平面図である。It is a principal part top view of the semiconductor device which is Embodiment 6 of this invention. 本発明の実施の形態６である半導体装置の要部平面図である。It is a principal part top view of the semiconductor device which is Embodiment 6 of this invention. 本発明の実施の形態６である半導体装置の要部平面図である。It is a principal part top view of the semiconductor device which is Embodiment 6 of this invention. 本発明の実施の形態７である半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device which is Embodiment 7 of this invention. 本発明の実施の形態７である半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device which is Embodiment 7 of this invention. 本発明の実施の形態８である半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device which is Embodiment 8 of this invention. 本発明の実施の形態８である半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device which is Embodiment 8 of this invention. 本発明の実施の形態８である半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device which is Embodiment 8 of this invention.

符号の説明Explanation of symbols

１ リードフレーム
２Ａ リード
２Ｂ リード
２Ｃ インナーリード（第２リード）
２Ｃ１〜２Ｃ５ 領域
２Ｄ アウターリード（第１リード）
３ タブ
４ フレーム枠
５ 吊りリード
６ 貫通孔
６Ａ 窪み
７ チップ
８ 電極（ボンディングパッド）
９ 接合材
１０ ボンディングワイヤ
１０Ａ ボール部
１１ 封止用樹脂（樹脂体）
ＩＬＥ 領域 1 Lead frame 2A Lead 2B Lead 2C Inner lead (second lead)
2C1 to 2C5 region 2D outer lead (first lead)
3 Tab 4 Frame Frame 5 Suspended Lead 6 Through Hole 6A Dimple 7 Chip 8 Electrode (Bonding Pad)
9 Bonding Material 10 Bonding Wire 10A Ball Part 11 Sealing Resin (Resin Body)
ILE region

Claims (8)

タブと、
前記タブの周囲に配置された複数のリードを有するリードフレームと、
主面上に複数の電極が形成され、前記タブ上に搭載された半導体チップと、
前記複数のリードと前記半導体チップの前記複数の電極とをそれぞれ電気的に接続する複数のワイヤと、
前記タブ、前記複数のリードの一部、前記半導体チップおよび前記複数のワイヤを封止する樹脂体とを有し、
前記複数のリードは、第１リード、および貫通孔を有する第２リードを含むことを特徴とする半導体装置。 Tabs,
A lead frame having a plurality of leads disposed around the tab;
A plurality of electrodes formed on the main surface, and a semiconductor chip mounted on the tab;
A plurality of wires that electrically connect the plurality of leads and the plurality of electrodes of the semiconductor chip, respectively.
A resin body for sealing the tab, a part of the plurality of leads, the semiconductor chip, and the plurality of wires;
The plurality of leads include a first lead and a second lead having a through hole. 請求項１記載の半導体装置において、
前記貫通孔は前記リードにおけるワイヤ接合部と前記樹脂体の端部との間に設けられ、かつ前記樹脂体の端部より前記ワイヤ接合部に近い位置に形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device is characterized in that the through hole is provided between a wire joint portion of the lead and an end portion of the resin body, and is formed at a position closer to the wire joint portion than the end portion of the resin body. apparatus. 請求項２記載の半導体装置において、
さらに前記第２リードは第１部と、第１部よりも太い第２部とを有し、
前記貫通孔は前記第２部に形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 2,
Further, the second lead has a first part and a second part thicker than the first part,
The semiconductor device, wherein the through hole is formed in the second part. 請求項１記載の半導体装置において、
前記貫通孔は、前記第２リードの先端から前記貫通孔までの距離が前記貫通孔から前記樹脂体の端部までの距離よりも短くなる位置に形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device, wherein the through hole is formed at a position where a distance from the tip of the second lead to the through hole is shorter than a distance from the through hole to the end of the resin body. 請求項１記載の半導体装置において、
前記樹脂体は、シリカ系のフィラーを含有していることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The resin body contains a silica-based filler. 請求項１記載の半導体装置において、
前記リードにおける前記ワイヤが接続される領域には、パラジウムめっき膜が形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
A semiconductor device, wherein a palladium plating film is formed in a region of the lead to which the wire is connected. 請求項１記載の半導体装置において、
前記第１リードの長さは前記第２リードの長さよりも短いことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The length of the first lead is shorter than the length of the second lead. 請求項１記載の半導体装置において、
前記タブの面積は、前記半導体チップの面積よりも小さいことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The area of the tab is smaller than the area of the semiconductor chip.
JP2005211547A 2005-07-21 2005-07-21 Semiconductor device Pending JP2007027645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005211547A JP2007027645A (en) 2005-07-21 2005-07-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005211547A JP2007027645A (en) 2005-07-21 2005-07-21 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2007027645A true JP2007027645A (en) 2007-02-01

Family

ID=37787967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005211547A Pending JP2007027645A (en) 2005-07-21 2005-07-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2007027645A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376671A (en) * 2011-11-29 2012-03-14 杭州矽力杰半导体技术有限公司 Lead frame and flip-chip type semiconductor packaging structure using the same
JP2013235362A (en) * 2012-05-08 2013-11-21 Toshiba Corp Ic card
JP2015149370A (en) * 2014-02-06 2015-08-20 日立オートモティブシステムズ株式会社 Semiconductor device and manufacturing method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376671A (en) * 2011-11-29 2012-03-14 杭州矽力杰半导体技术有限公司 Lead frame and flip-chip type semiconductor packaging structure using the same
JP2013235362A (en) * 2012-05-08 2013-11-21 Toshiba Corp Ic card
JP2015149370A (en) * 2014-02-06 2015-08-20 日立オートモティブシステムズ株式会社 Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR101388328B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology(tht) heat spreader pin(s) and associated method of manufacturing
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
CN102420217A (en) Multi-chip semiconductor packages and assembly thereof
CN107636828B (en) Integrated clip and lead and method of making a circuit
JP5255009B2 (en) Semiconductor device
JP2000294715A (en) Semiconductor device and manufacture thereof
JP2002198482A (en) Semiconductor device and manufacturing method thereof
JPH03142847A (en) Semiconductor integrated circuit device
JP2008016469A (en) Semiconductor device
JP2007027645A (en) Semiconductor device
JP2007180077A (en) Semiconductor device
US7572674B2 (en) Method for manufacturing semiconductor device
JP4252563B2 (en) Semiconductor device
JP2954108B2 (en) Semiconductor device and manufacturing method thereof
JP5145596B2 (en) Semiconductor device
JP2007080889A (en) Semiconductor device
JP4750076B2 (en) Manufacturing method of semiconductor device
KR100308116B1 (en) chip scale package and method for fabricating the same
KR100321149B1 (en) chip size package
JP2005135938A (en) Semiconductor device and its manufacturing method
KR19980014930A (en) Transistor package using lead frame with double layer die pad structure
JP5607782B2 (en) Semiconductor device
JPH08321578A (en) Semiconductor device
JPH1126643A (en) Semiconductor device