JP2007027472A - 部品内蔵デバイス及び製造方法 - Google Patents
部品内蔵デバイス及び製造方法 Download PDFInfo
- Publication number
- JP2007027472A JP2007027472A JP2005208501A JP2005208501A JP2007027472A JP 2007027472 A JP2007027472 A JP 2007027472A JP 2005208501 A JP2005208501 A JP 2005208501A JP 2005208501 A JP2005208501 A JP 2005208501A JP 2007027472 A JP2007027472 A JP 2007027472A
- Authority
- JP
- Japan
- Prior art keywords
- component
- hole
- substrate
- chip
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 絶縁性樹脂からなる基板103の内部に部品チップ101が埋め込まれた電子デバイスであって、部品チップ101の少なくとも1つには、部品チップ101の表裏面を貫通する第1の貫通穴102が設けられ、基板103には、基板103の表裏面を貫通する第2の貫通穴104が、第1の貫通穴102の中を通り、かつ第1の貫通穴102の内面に接しない位置に設けられ、基板103の表裏面に備えられた電気回路導電体106、107が、第2の貫通穴104の中に備えられた導電体108によって導通可能に接続された部品内臓デバイス、その製造方法を提供する。
【選択図】 図1
Description
路基板内に3次元的に内蔵する際、半導電体ICチップの表裏面を貫通するヴィア接合が可能であると効率的な配線が実現できる。このヴィア接合を行なうために、例えば、半導電体ICチップの表面から穴を掘り、その穴の内壁表面には絶縁膜処理を施してからその中にメッキ銅を埋め、裏側からメッキ銅が現れるまで研磨して、チップの裏側からも電気信号を取り出せるようにした技術が開発されている。(例えば、非特許文献1参照。)
Kenji.Takahashi,et al "Process Integration of 3D Chip Stack with Vertical Interconnection" Proceedings of 2004 Electronic Components and Technology Conference, P601-609 (2004)
り、第2の貫通穴も、第1の貫通穴の数に応じて任意の数の貫通穴を設けることができる
。また、これらの第1の貫通穴や第2の貫通穴の断面形状については、円形、楕円形、矩形をはじめとするあらゆる形状の断面を有することができる。また、「第2の貫通穴が第1の貫通穴の中を通り、かつ第1の貫通穴の内面に接しない位置に設けられ」とは、第2の貫通穴の外形と第1の貫通穴の内壁の間に絶縁性樹脂が存在することを意味し、第2の貫通穴の中に備えられた導電体と部品チップとの間では、電気的な絶縁性が確保されていることになる。
本発明に係る部品内臓デバイスの1つの実施形態を図1に示す。本図は半導電体ICチップ(部品チップ)に貫通ヴィアを設けた部品内蔵デバイスを示す断面図である。
貫通穴102が設けられ、各々の第1の貫通穴102の中には第2の貫通穴104が設け
られている。
次に、図1に示す部品内蔵デバイスの製造プロセスの一例を説明する。まず、半導体ICチップ101に第1の貫通穴102をあける場合には、イオンエッチングあるいはプラズマエッチングなどの半導電体加工技術により正確に穴あけを行なうことができる。また、最近はレーザなどで穴あけを行なうとも可能になっている。
1を、絶縁性樹脂からなる基板103に埋め込む。この絶縁性樹脂からなる基板103の中に埋め込む方法には、いくつかの方法があるが、平滑な仕上がり表面を要する場合には、2枚の半硬化(B−ステージ)樹脂シートで第1の貫通穴102を有する半導電体IC
チップ101を挟み込んで、加圧加熱する方法が適している。この場合、貫通穴内部に空隙ができないようにするためには、真空中でこの処理を行なうことが好ましい。また、その他の方法としては、絶縁体シートの上に第1の貫通穴102を有する半導電体ICチッ
プ101を置き、液状樹脂を流して硬化させて埋め込む方法もある。
1を埋め込んだ基板103に、第1の貫通穴102と略同心円状であって半導電体ICチップ101に触れないように第2の貫通穴104をあけ、更に、半導電体ICチップ101のI/O電極パッド105の位置にコンタクト窓113をあける工程を行なう。
図2には、メッキ銅で回路導電体及び導電体を形成した実施形態を示す。導電体201は、第2の貫通穴104の内壁面に施しためっき銅で形成され、その内部は空洞202となっている。また、電気回路導電体106、108もメッキ銅で形成され、半導電体ICチップ101のI/O電極パッド105との接続もメッキ銅のでなされている。I/O電極パッド105は、通常アルミで作られるが、今回のような場合には、クロムやチタンあ
るいはタングステンなどの金属で表面を変換し、最終的に銅や金の表面にすることが知られている。オーミックな電気的コンタクトを得るためである。
電気回路導電体を形成するには、印刷ではなく溝に導電性ペーストを埋め込んで形成することもできる。この場合には、第2の貫通穴104に導電性ペーストを埋め込むと同時に、電気回路導電体106、108も形成できるため、工程が著しく簡単になる。
これまで説明したように、本発明によれば、同一の基板内に埋め込んだ複数個の半導電体ICチップ、あるいは半導電体ICチップ以外の電子部品を互いに接続した部品内蔵デバイスを形成することができる。また、そのような部品内蔵デバイスを多層に重ねた多層部品内蔵デバイスも形成することもできる。
蔵デバイス401の上(裏面側)に、部品チップ405を内蔵する部品チップ内蔵層404を重ね、下側(表面側)には部品チップを含まない電気回路導電体層403を重ねている。部品内蔵デバイス401については、既に説明したものと同様である。
線層を重ねることも可能である。
次に、このような多層の部品内蔵デバイスの製造プロセスの一例を説明する。単層の部品内蔵デバイス401の製造プロセスについては既に説明を行なった。部品チップ内蔵層404を積層するには、部品チップ405をB-ステージの絶縁性樹脂で挟み込んで、部
品内蔵デバイス401の上に重ね、加圧加熱して絶縁性樹脂を硬化させて基板416を形成することができる。絶縁性樹脂に施す貫通穴加工や溝加工は、機械加工、プラズマ加工、レーザ加工などを用いることができ、必要とされる寸法精度により、最適の加工手段を選択することができる。
ねて加熱加圧硬化させて基板417を形成し、貫通穴(基板417のみを貫通し、部品内蔵デバイス401上の電気回路導電体の位置で止まる穴)と溝をレーザで形成し、更に導電性ペーストを充填して加熱硬化すればよい。また、貫通穴や溝を掘る前に、上層の部品チップ内蔵層404と下層の電気回路導電体層403とを積層して、同時に加圧過熱して一時に形成することもできる。
既に説明した多層の部品内蔵デバイスの特殊な場合として、図5に示すような構造を有する両面I/Oパッケージが考えられる。この両面I/Oパッケージは、3次元実装には有効なパッケージであり、特に、積層型大容量メモリモジュールなどには有効である。
配列を裏表面で同じ配列にしてあるが、異なる配列にすることもできる。また、複雑なデバイスにおいては、更に電気回路導電体層を重ねる必要性を有する場合もある。逆に、簡単なデバイスにおいては、図5の部品内蔵デバイスに示すように、それ自体で電気回路導電体層502、503を重ねなくとも両面I/Oパッケージを実現できる場合もある。また、両面あるいは片面のパッドに接続用ボール(半田ボールなど)を付けることもできる。このとき、I/Oパッド504、505の表面がメッキ銅の場合には全て半田付けが可能であるが、導電性ペーストの場合にはメッキを施したり、銅箔を貼り付けたりする必要がある。
以上のように、本発明について様々な実施形態や実施例を挙げて説明したが、その他にも多くの変形や特殊な形状が本発明に含まれる。つまり、第1の貫通穴を有する部品チップを絶縁性樹脂中に埋め込み、この第1の貫通穴の中に部品チップに触れないように第2
の貫通穴をあけ、この第2の貫通穴に導電体を備えて表裏面の電気回路導電体の導通を取るようにしたデバイス及びその製造方法であれば、その他のあらゆる実施形態が本発明に含まれる。
102 第1の貫通穴
103 絶縁性樹脂からなる基板
104 第2の貫通穴
105 I/O電極パッド
106 電気回路導電体
107 導電体
108 電気回路導電体
110 電気回路導電体
111 電気回路導電体
112 導電体
113 コンタクト窓
201 導電体
202 空洞
301 半導体ICチップ
302 第1の貫通穴
303 I/O電極パッド
304 基板
305 第2の貫通穴
306 コンタクト窓
307 溝
308 溝
309 導電性ペースト
401 部品内蔵デバイス
402 半導体ICチップ
403 電気回路導電体層
404 部品チップ内蔵層
405 部品チップ
406 電極
407 導電性ペースト
408 接続点
409 電気回路導電体
410 半導体ICチップ
411 フリップ実装
412 コンタクト窓
413 溝
414 貫通穴
415 電気回路導電体
416 基板
417 基板
501 部品内蔵デバイス
502 電気回路導電体層
503 電気回路導電体層
504 I/Oパッド
505 I/Oパッド
Claims (13)
- 絶縁性樹脂からなる基板の内部に部品チップが埋め込まれた電子デバイスであって、
前記部品チップの少なくとも1つには、該部品チップの表裏面を貫通する第1の貫通穴が設けられ、
前記基板には、該基板の表裏面を貫通する第2の貫通穴が、前記第1の貫通穴の中を通り、かつ前記第1の貫通穴の内面に接しない位置に設けられ、
前記基板の表裏面に備えられた電気回路導電体が、前記第2の貫通穴の中に備えられた導電体によって導通可能に接続されていることを特徴とする部品内臓デバイス。 - 前記電気回路導電体と前記部品チップの電極とが電気的に接続されていることを特徴とする請求項1に記載の部品内臓デバイス。
- 前記第1の貫通穴が略円形の断面形状を有し、前記第2の貫通穴が略円形の断面形状を有し前記第1の貫通穴と略同心円状に配置されていることを特徴とする請求項1または2に記載の部品内臓デバイス。
- 前記部品チップが半導電体ICチップであることを特徴とする請求項1から3の何れか1項に記載の部品内蔵デバイス。
- 前記絶縁性樹脂がレーザ加工可能な材料であることを特徴とする請求項1から4の何れか1項に記載の部品内蔵デバイス。
- 前記絶縁性樹脂が感光性樹脂であることを特徴とする請求項1から4の何れか1項に記
載の部品内蔵デバイス。 - 前記導電体が導電性ペーストであることを特徴とする請求項1から6の何れか1項に記
載の部品内蔵デバイス。 - 前記導電体がメッキ銅であることを特徴とする請求項1から6の何れか1項に記載の部品内蔵デバイス。
- 前記電気回路導電体が、前記基板の表面及び/または裏面に設けられた溝に埋め込まれた導電性ペーストからなることを特徴とする特許請求項1から8の何れか1項に記載の部品内蔵デバイス。
- 請求項1から9の何れか1項に記載の部品内臓デバイスを少なくとも1つ含み、該部品
内蔵デバイスの上下に多層の配線層を重ねたことを特徴とする多層の部品内蔵デバイス。 - 請求項1から9の何れか1項に記載の部品内臓デバイスに備えられた前記電気回路導電体に電極パッドを設けることによって形成されることを特徴とする両面I/Oパッケージ。
- 前記基板の表裏面に設けられた前記電極パッドが、表裏面で同配列に整列していることを特徴とする請求項11に記載の両面I/Oパッケージ。
- 部品チップに、該部品チップの表裏面を貫通する第1の貫通穴をあける工程と、
前記第1の貫通穴を有する前記部品チップを少なくとも含む部材を、絶縁性樹脂で埋め込
んで基板を形成する工程と、
前記基板に、該基板の表裏面を貫通する第2の貫通穴を、前記第1の貫通穴の中を通り、
かつ前記第1の貫通穴の内面に接しない位置にあける工程と、
前記第2の貫通穴の中に導電体を設け、前記基板の表裏面に前記導電体と電気的に接続するように電気回路導電体を設ける工程と、
を含むことを特徴とする部品内臓デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208501A JP5134194B2 (ja) | 2005-07-19 | 2005-07-19 | 部品内蔵デバイス及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208501A JP5134194B2 (ja) | 2005-07-19 | 2005-07-19 | 部品内蔵デバイス及び製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007027472A true JP2007027472A (ja) | 2007-02-01 |
JP2007027472A5 JP2007027472A5 (ja) | 2008-09-04 |
JP5134194B2 JP5134194B2 (ja) | 2013-01-30 |
Family
ID=37787835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005208501A Active JP5134194B2 (ja) | 2005-07-19 | 2005-07-19 | 部品内蔵デバイス及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5134194B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010101163A1 (ja) * | 2009-03-04 | 2010-09-10 | 日本電気株式会社 | 機能素子内蔵基板及びそれを用いた電子デバイス |
JP2011258847A (ja) * | 2010-06-11 | 2011-12-22 | Fujitsu Ltd | 部品内蔵基板の製造方法及び部品内蔵基板 |
JP2013038230A (ja) * | 2011-08-08 | 2013-02-21 | Fujikura Ltd | 部品内蔵基板およびその製造方法 |
JPWO2022255286A1 (ja) * | 2021-05-30 | 2022-12-08 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277689A (ja) * | 1999-03-29 | 2000-10-06 | Sony Corp | 半導体装置及びその製造方法 |
JP2001217337A (ja) * | 2000-01-31 | 2001-08-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003303938A (ja) * | 2002-02-05 | 2003-10-24 | Sony Corp | 半導体装置内蔵多層配線基板及びその製造方法 |
JP2004153269A (ja) * | 2002-10-31 | 2004-05-27 | Hewlett-Packard Development Co Lp | 基板貫通の相互接続部を形成する方法 |
JP2004172412A (ja) * | 2002-11-20 | 2004-06-17 | Kyocera Corp | コンデンサ素子およびコンデンサ素子内蔵多層配線基板 |
JP2004228190A (ja) * | 2003-01-21 | 2004-08-12 | Toppan Printing Co Ltd | 積層体付き金属箔およびそれを用いた受動素子内蔵基板の製造方法 |
JP2004235523A (ja) * | 2003-01-31 | 2004-08-19 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2005064451A (ja) * | 2003-07-31 | 2005-03-10 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
-
2005
- 2005-07-19 JP JP2005208501A patent/JP5134194B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277689A (ja) * | 1999-03-29 | 2000-10-06 | Sony Corp | 半導体装置及びその製造方法 |
JP2001217337A (ja) * | 2000-01-31 | 2001-08-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003303938A (ja) * | 2002-02-05 | 2003-10-24 | Sony Corp | 半導体装置内蔵多層配線基板及びその製造方法 |
JP2004153269A (ja) * | 2002-10-31 | 2004-05-27 | Hewlett-Packard Development Co Lp | 基板貫通の相互接続部を形成する方法 |
JP2004172412A (ja) * | 2002-11-20 | 2004-06-17 | Kyocera Corp | コンデンサ素子およびコンデンサ素子内蔵多層配線基板 |
JP2004228190A (ja) * | 2003-01-21 | 2004-08-12 | Toppan Printing Co Ltd | 積層体付き金属箔およびそれを用いた受動素子内蔵基板の製造方法 |
JP2004235523A (ja) * | 2003-01-31 | 2004-08-19 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2005064451A (ja) * | 2003-07-31 | 2005-03-10 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010101163A1 (ja) * | 2009-03-04 | 2010-09-10 | 日本電気株式会社 | 機能素子内蔵基板及びそれを用いた電子デバイス |
JPWO2010101163A1 (ja) * | 2009-03-04 | 2012-09-10 | 日本電気株式会社 | 機能素子内蔵基板及びそれを用いた電子デバイス |
JP2011258847A (ja) * | 2010-06-11 | 2011-12-22 | Fujitsu Ltd | 部品内蔵基板の製造方法及び部品内蔵基板 |
JP2013038230A (ja) * | 2011-08-08 | 2013-02-21 | Fujikura Ltd | 部品内蔵基板およびその製造方法 |
JPWO2022255286A1 (ja) * | 2021-05-30 | 2022-12-08 | ||
WO2022255286A1 (ja) * | 2021-05-30 | 2022-12-08 | 唯知 須賀 | 半導体基板接合体及びその製造方法 |
JP7428336B2 (ja) | 2021-05-30 | 2024-02-06 | 唯知 須賀 | 半導体基板接合体及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5134194B2 (ja) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9743526B1 (en) | Wiring board with stacked embedded capacitors and method of making | |
JP5826532B2 (ja) | 半導体装置及びその製造方法 | |
JP4291279B2 (ja) | 可撓性多層回路基板 | |
JP5013973B2 (ja) | プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法 | |
KR102072846B1 (ko) | 임베디드 패키지 및 제조 방법 | |
JP5100989B2 (ja) | 部品内蔵配線板 | |
US7463475B2 (en) | Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component | |
TWI513379B (zh) | 內埋元件的基板結構與其製造方法 | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5134194B2 (ja) | 部品内蔵デバイス及び製造方法 | |
JP4939519B2 (ja) | 多層回路基板の製造方法 | |
KR100536315B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
JP2007080976A (ja) | 多層回路基板及びその製造方法ならびに電子部品パッケージ | |
JP3942535B2 (ja) | 多層配線基板の製造方法 | |
JP4657870B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5385699B2 (ja) | 積層配線基板の製造方法 | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
KR101089923B1 (ko) | 인쇄회로기판의 제조방법 | |
JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
JP4637389B2 (ja) | 多層配線基板の製造方法 | |
JP2008258358A (ja) | リジッドフレキ基板とその製造方法 | |
KR100601476B1 (ko) | 메탈코어를 이용한 패키지 기판 및 그 제조방법 | |
KR101156854B1 (ko) | 반도체 패키지 기판 및 그 제조방법 | |
JP7430494B2 (ja) | 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法 | |
TWI672078B (zh) | 多層電路板及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5134194 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |