JP2007027305A - 半導体装置、およびその製造方法 - Google Patents
半導体装置、およびその製造方法 Download PDFInfo
- Publication number
- JP2007027305A JP2007027305A JP2005205341A JP2005205341A JP2007027305A JP 2007027305 A JP2007027305 A JP 2007027305A JP 2005205341 A JP2005205341 A JP 2005205341A JP 2005205341 A JP2005205341 A JP 2005205341A JP 2007027305 A JP2007027305 A JP 2007027305A
- Authority
- JP
- Japan
- Prior art keywords
- thermoplastic resin
- chip
- insulating substrate
- connection terminal
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】 耐熱性を有する絶縁基板20の表面に、加熱により軟化して接着性を発現する熱可塑性樹脂21を設け、その熱可塑性樹脂の表面に導体パターン25を形成するとともに、その導体パターンのチップ接続端子25aを熱可塑性樹脂21中に埋没して絶縁基板20に押し当て、そのチップ接続端子25aに金属バンプ33を介してチップ電極を接続して下部を熱可塑性樹脂21中に埋没した状態で半導体チップ32を絶縁基板20上に搭載し、フレキシブルプリント配線板27に実装する。
【選択図】 図1
Description
その熱可塑性樹脂の表面に導体パターンを形成するとともに、その導体パターンのチップ接続端子を熱可塑性樹脂中に埋没して絶縁基板に押し当て、
そのチップ接続端子に、金めっき等の金属バンプを介してチップ電極を接続して下部を熱可塑性樹脂中に埋没した状態で半導体チップを絶縁基板上に搭載することを特徴とする、半導体装置である。
その熱可塑性樹脂の表面に導電体を設けてその導電体をエッチングすることにより導体パターンを形成し、
その導電パターンのチップ接続端子に、半導体チップのチップ電極に設ける、金めっき等の金属バンプを位置合わせし、
その半導体チップに熱と圧力とを加えて熱可塑性樹脂を軟化し、チップ接続端子とともに半導体チップを熱可塑性樹脂中に埋没してチップ接続端子を絶縁基板に押し当て、チップ接続端子に金属バンプを接合して半導体チップを絶縁基板上に搭載する、
ことを特徴とする、半導体装置の製造方法である。
図1(A)ないし(F)には、半導体装置の製造工程を示す。
21 熱可塑性樹脂
22 導電体
23 基材
25 導体パターン
25a チップ接続端子
27 フレキシブルプリント配線板
28 加熱ステージ
30 ボンディングツール
32 半導体チップ
33 金属バンプ
35 ステップカット
Claims (6)
- 耐熱性を有する絶縁基板の表面に、加熱により軟化して接着性を発現する熱可塑性樹脂を設け、
その熱可塑性樹脂の表面に導体パターンを形成するとともに、その導体パターンのチップ接続端子を前記熱可塑性樹脂中に埋没して前記絶縁基板に押し当て、
そのチップ接続端子に金属バンプを介してチップ電極を接続して下部を前記熱可塑性樹脂中に埋没した状態で半導体チップを前記絶縁基板上に搭載する、
ことを特徴とする、半導体装置。 - 前記半導体チップの、前記熱可塑性樹脂中に埋没するエッジ部分にステップカットを設けることを特徴とする、請求項1に記載の半導体装置。
- 耐熱性を有する絶縁基板の表面に、加熱により軟化して接着性を発現する熱可塑性樹脂を設け、
その熱可塑性樹脂の表面に導電体を設けてその導電体をエッチングすることにより導体パターンを形成し、
その導電パターンのチップ接続端子に、半導体チップのチップ電極に設ける金属バンプを位置合わせし、
その半導体チップに熱と圧力とを加えて前記熱可塑性樹脂を軟化し、前記チップ接続端子とともに前記半導体チップを熱可塑性樹脂中に埋没して前記チップ接続端子を前記絶縁基板に押し当て、前記チップ接続端子に前記金属バンプを接合して前記半導体チップを前記絶縁基板上に搭載する、
ことを特徴とする、半導体装置の製造方法。 - 前記熱可塑性樹脂の表面にスパッタ層を形成して後、電解めっきを行って前記導電体を設けることを特徴とする、請求項3に記載の半導体装置の製造方法。
- 前記熱可塑性樹脂を介してラミネートして前記導電体を設けることを特徴とする、請求項3に記載の半導体装置の製造方法。
- 前記導体パターンを形成して後、少なくとも前記チップ接続端子の表面にすずめっき、金めっき、ニッケル下地の金めっき、インジュウムめっきのいずれか1つのめっきを行うことを特徴とする、請求項3ないし5のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205341A JP4657840B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体装置、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205341A JP4657840B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体装置、およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027305A true JP2007027305A (ja) | 2007-02-01 |
JP4657840B2 JP4657840B2 (ja) | 2011-03-23 |
Family
ID=37787708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005205341A Expired - Fee Related JP4657840B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体装置、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4657840B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9030007B2 (en) | 2009-10-14 | 2015-05-12 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
US9450197B2 (en) | 2014-08-08 | 2016-09-20 | Samsung Display Co., Ltd. | Flexible display apparatus |
CN112575297A (zh) * | 2019-09-27 | 2021-03-30 | 芝浦机械电子装置株式会社 | 成膜装置及埋入处理装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62270393A (ja) * | 1986-05-20 | 1987-11-24 | 株式会社東芝 | Icカ−ド及びその製造方法 |
JPH04111437A (ja) * | 1990-08-31 | 1992-04-13 | Toshiba Corp | プラスチックス封止半導体装置 |
JPH1116955A (ja) * | 1997-06-20 | 1999-01-22 | Sumitomo Metal Mining Co Ltd | Tab用テープおよびその製造方法、ならびにtabテープを用いた半導体パッケージ |
JPH11103158A (ja) * | 1997-09-26 | 1999-04-13 | Olympus Optical Co Ltd | プリント配線板へのフリップチップ実装方法および実装構造 |
JP2001250800A (ja) * | 2000-03-06 | 2001-09-14 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法 |
JP2003031615A (ja) * | 2001-07-16 | 2003-01-31 | Hitachi Ltd | 半導体装置の実装構造体及び実装方法 |
JP2005150649A (ja) * | 2003-11-20 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
-
2005
- 2005-07-14 JP JP2005205341A patent/JP4657840B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62270393A (ja) * | 1986-05-20 | 1987-11-24 | 株式会社東芝 | Icカ−ド及びその製造方法 |
JPH04111437A (ja) * | 1990-08-31 | 1992-04-13 | Toshiba Corp | プラスチックス封止半導体装置 |
JPH1116955A (ja) * | 1997-06-20 | 1999-01-22 | Sumitomo Metal Mining Co Ltd | Tab用テープおよびその製造方法、ならびにtabテープを用いた半導体パッケージ |
JPH11103158A (ja) * | 1997-09-26 | 1999-04-13 | Olympus Optical Co Ltd | プリント配線板へのフリップチップ実装方法および実装構造 |
JP2001250800A (ja) * | 2000-03-06 | 2001-09-14 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法 |
JP2003031615A (ja) * | 2001-07-16 | 2003-01-31 | Hitachi Ltd | 半導体装置の実装構造体及び実装方法 |
JP2005150649A (ja) * | 2003-11-20 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9030007B2 (en) | 2009-10-14 | 2015-05-12 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
US9450197B2 (en) | 2014-08-08 | 2016-09-20 | Samsung Display Co., Ltd. | Flexible display apparatus |
CN112575297A (zh) * | 2019-09-27 | 2021-03-30 | 芝浦机械电子装置株式会社 | 成膜装置及埋入处理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4657840B2 (ja) | 2011-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6103055B2 (ja) | 樹脂多層基板の製造方法 | |
CN103579128B (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
EP1104017B1 (en) | Method of flip-chip mounting a semiconductor chip to a circuit board | |
US7080445B2 (en) | Method for connecting printed circuit boards and connected printed circuit boards | |
JP2006165175A (ja) | 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法 | |
JPH10303252A (ja) | 半導体装置 | |
JP2007110010A (ja) | フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法 | |
JP2010239022A (ja) | フレキシブルプリント配線基板及びこれを用いた半導体装置 | |
JP2005166012A (ja) | Rfidタグの製造方法 | |
US20050218491A1 (en) | Circuit component module and method of manufacturing the same | |
KR20070068268A (ko) | 배선 기판의 제조 방법 | |
JP2014146650A (ja) | 配線基板およびその製造方法 | |
US10356909B1 (en) | Embedded circuit board and method of making same | |
JP4657840B2 (ja) | 半導体装置、およびその製造方法 | |
JP2002290028A (ja) | プリント配線基板の接続方法及び接続構造 | |
JP2005317901A (ja) | 回路部品モジュールおよびその製造方法 | |
JPH11102938A (ja) | Tab用テープキャリア及びその製造方法 | |
JP3948250B2 (ja) | プリント配線基板の接続方法 | |
JP4227130B2 (ja) | 一対の樹脂基板に形成された導電性薄膜の接合方法 | |
JP4069588B2 (ja) | テープキャリア及びそれを用いた半導体装置 | |
JP2006179589A (ja) | 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法 | |
JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
JP4755151B2 (ja) | 電気接続装置 | |
TW202418901A (zh) | 電路板及其製作方法 | |
JP3889710B2 (ja) | 混成集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |