JP2007027202A

JP2007027202A - Display device and manufacturing method thereof

Info

Publication number: JP2007027202A
Application number: JP2005203357A
Authority: JP
Inventors: Akihiro Oda; 明博織田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-07-12
Filing date: 2005-07-12
Publication date: 2007-02-01

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing with high efficiency a display device integral with a driving circuit in which a function circuit realizing a high speed operation is formed on the same substrate, and which has higher performance compared to a conventional device. <P>SOLUTION: The manufacturing method of the display device is provided with processes of: (a) forming an amorphous semiconductor film 12 on the substrate; (b) irradiating a partial region of the amorphous semiconductor film with light under an atmosphere comprising oxygen, for completely melting the amorphous semiconductor film in the region irradiated with light, and for crystallizing it so as to partially form a crystalline semiconductor film 13; (c) forming a first crystalline semiconductor film 16 whose upper face is more flat than the crystalline semiconductor film, and forming a second crystalline semiconductor film 17 where the amorphous semiconductor film is crystallized by irradiating the crystalline semiconductor film and the amorphous semiconductor film with light of energy density, which melts at least an upper layer part of the amorphous semiconductor film; and etching an oxide film formed on upper faces of the crystalline semiconductor film and the amorphous semiconductor film between the processes (b) and (c). <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、表示装置の製造方法および表示装置に関し、特に、表示部に信号を供給する駆動回路の少なくとも一部が表示部と同じ基板上に一体に形成されている表示装置の製造方法に関する。 The present invention relates to a display device manufacturing method and a display device, and more particularly, to a display device manufacturing method in which at least a part of a drive circuit for supplying a signal to a display portion is integrally formed on the same substrate as the display portion.

近年、薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）に代表される薄膜半導体素子が広く用いられている。薄膜半導体素子は、絶縁表面を有する基板上に数十ｎｍ〜数百ｎｍの半導体薄膜をＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：化学気相成長）法等で成膜し、この半導体薄膜を活性層として、絶縁ゲート型電界効果半導体装置やダイオードなどを構成するものである。 In recent years, thin film semiconductor devices typified by thin film transistors (TFTs) have been widely used. A thin film semiconductor element is formed by forming a semiconductor thin film of several tens to several hundreds of nanometers on a substrate having an insulating surface by a CVD (Chemical Vapor Deposition) method or the like, and using the semiconductor thin film as an active layer for insulation. It constitutes a gate type field effect semiconductor device, a diode, or the like.

ＴＦＴは、アクティブマトリクス型表示装置（例えば、液晶表示装置や有機ＥＬ表示装置）のスイッチング素子として広く用いられている。例えば、ＴＦＴ型液晶表示装置は、マトリクス状に配置された数十万以上の画素電極のそれぞれに対応して１つ以上のＴＦＴを有し、画素電極に供給される電荷がＴＦＴによって制御される。画素に対応して表示部内に設けられるＴＦＴを「画素ＴＦＴ」と呼ぶことがある。 TFTs are widely used as switching elements in active matrix display devices (for example, liquid crystal display devices and organic EL display devices). For example, a TFT-type liquid crystal display device has one or more TFTs corresponding to each of hundreds of thousands or more of pixel electrodes arranged in a matrix, and charges supplied to the pixel electrodes are controlled by the TFTs. . A TFT provided in a display portion corresponding to a pixel may be referred to as a “pixel TFT”.

近年、良質の多結晶半導体膜を形成できるようになり、表示部に信号を供給する駆動回路（駆動回路の一部であってもよい）を画素ＴＦＴと同じ基板（ＴＦＴ基板）に形成した表示装置（以下、「駆動回路一体型表示装置」という。）が実用化されている。 In recent years, it has become possible to form a high-quality polycrystalline semiconductor film, and a display in which a drive circuit (which may be a part of the drive circuit) for supplying a signal to the display portion is formed on the same substrate (TFT substrate) as the pixel TFT Devices (hereinafter referred to as “driving circuit integrated display devices”) have been put into practical use.

従来の駆動回路よりも高速で動作することが求められる機能回路を同一基板上に形成した表示装置(「システムオンガラス」と呼ばれることもある。) を実現するために、より良質の多結晶半導体膜を形成することが望まれている。高速動作が求められる機能回路としては、例えばデジタルドライバ（デジタル回路で構成された駆動回路）や、デジタル入力に対応したインターフェイス回路（Ｉ／Ｏ回路）、ＤＡＣ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇｕｅＣｏｎｖｅｒｔｅｒ）回路、デジタルのまま階調信号を作るロジック回路などがあげられる。 In order to realize a display device (sometimes called “system-on-glass”) in which functional circuits that are required to operate at higher speed than conventional drive circuits are formed on the same substrate, a higher-quality polycrystalline semiconductor It is desired to form a film. Functional circuits that require high-speed operation include, for example, a digital driver (a driving circuit configured with a digital circuit), an interface circuit (I / O circuit) that supports digital input, a DAC (Digital to Analog Converter) circuit, a digital circuit For example, a logic circuit for producing a gradation signal as it is.

多結晶半導体膜を形成する方法として、非晶質半導体膜にレーザ光を照射し、溶融固化させることで結晶化する方法（レーザアニール法）がある。このレーザアニール法においては、パルス幅が１０ｎｓｅｃ〜１００ｎｓｅｃのエキシマレーザを用いて、非晶質半導体膜の上層部分を選択的に溶融する（溶融状態において基板側に固相が残る）エネルギー密度のレーザ光が照射されるので、結晶成長に許される時間が短く、非晶質半導体膜の非溶融部分が核として作用する。従って、短時間に多数の核から結晶成長が起こるので、得られる結晶粒の粒径は高々１μｍである。このようにして得られる多結晶シリコン膜の移動度は５０〜１５０ｃｍ²／Ｖ・ｓｅｃ程度である。 As a method of forming a polycrystalline semiconductor film, there is a method of crystallization by irradiating an amorphous semiconductor film with laser light and melting and solidifying the laser beam (laser annealing method). In this laser annealing method, an excimer laser having a pulse width of 10 nsec to 100 nsec is used to selectively melt the upper layer portion of the amorphous semiconductor film (the solid phase remains on the substrate side in the molten state). Since light is irradiated, the time allowed for crystal growth is short, and the non-molten portion of the amorphous semiconductor film acts as a nucleus. Accordingly, since crystal growth occurs from a large number of nuclei in a short time, the crystal grain size obtained is at most 1 μm. The mobility of the polycrystalline silicon film thus obtained is about 50 to 150 cm ² / V · sec.

高速動作が可能な機能回路に用いられるＴＦＴを構成するために、さらに高い移動度を有する多結晶シリコン膜を形成する方法が開発されている。例えば、非晶質半導体膜を溶融した状態で、膜面内に温度分布を形成し、温度の低い部分から高い部分へと、横方向（ラテラル）に結晶成長させる方法が開発されている。この方法においては、半導体膜を厚さ方向において完全に溶融するので結晶成長に費やせる時間が長くなり、また溶融部分に接する固相部分を核として横方向に（溶融部分の中心に向かって）結晶を成長するので、大きな結晶粒が形成される。膜面内に温度分布を形成する方法としては、例えば、特許文献２にマスクを用いる方法が開示されている。この他、レーザ光を走査する方法やキャップ膜を用いる方法などがある。このような横方向成長法を利用すると、粒径（結晶成長方向の長さ）が１μｍを超える大粒径の多結晶シリコンが得られ、２００〜５００ｃｍ²／Ｖ・ｓｅｃ程度の移動を得ることができる。 In order to construct a TFT used in a functional circuit capable of high-speed operation, a method of forming a polycrystalline silicon film having higher mobility has been developed. For example, a method has been developed in which a temperature distribution is formed in the film surface in a molten state of an amorphous semiconductor film, and crystals are grown laterally (laterally) from a low temperature portion to a high temperature portion. In this method, since the semiconductor film is completely melted in the thickness direction, the time that can be spent for crystal growth becomes longer, and the solid phase portion in contact with the melted portion is used as a nucleus in the lateral direction (toward the center of the melted portion) As crystals grow, large crystal grains are formed. As a method for forming a temperature distribution in the film surface, for example, Patent Document 2 discloses a method using a mask. In addition, there are a method of scanning with laser light and a method of using a cap film. When such a lateral growth method is used, polycrystalline silicon having a large grain size in which the grain size (length in the crystal growth direction) exceeds 1 μm is obtained, and a movement of about 200 to 500 cm ² / V · sec is obtained. Can do.

しかしながら、この方法で結晶化した多結晶シリコン膜の上面には、結晶成長過程で隣接する結晶粒同士が衝突することによって粒界に突起が形成される。多結晶シリコン膜の上面の突起が高すぎるとゲート絶縁膜では十分に絶縁できずリークが発生することがある。また、上面に突起があると、移動度が低下したり、ＴＦＴのしきい値特性がばらつく原因にもなる。 However, on the upper surface of the polycrystalline silicon film crystallized by this method, adjacent crystal grains collide with each other during the crystal growth process, so that protrusions are formed at the grain boundaries. If the protrusion on the upper surface of the polycrystalline silicon film is too high, the gate insulating film cannot be sufficiently insulated, and leakage may occur. Further, if there is a protrusion on the upper surface, it may cause a decrease in mobility or a variation in threshold characteristics of the TFT.

例えば、特許文献１に記載の実施例３では、結晶化のためのレーザ光（１回目）と、平坦化のためのレーザ光（２回目）とを照射することにより、原子間力顕微鏡（ＡＦＭ）で測定される表面の平均粗さ（Ｒａ）が４ｎｍ以下の多結晶シリコンが得られている。なお、平坦化前の多結晶シリコン膜の表面の平均粗さＲａは約１２ｎｍである。しかしながら、この方法で形成された多結晶シリコン膜の平均結晶粒径は１μｍに満たず、上述した高速動作が求められる機能回路に用いるのに十分な移動度は得られない。 For example, in Example 3 described in Patent Document 1, an atomic force microscope (AFM) is applied by irradiating laser light for crystallization (first time) and laser light for flattening (second time). In this case, polycrystalline silicon having an average surface roughness (Ra) of 4 nm or less is obtained. Note that the average roughness Ra of the surface of the polycrystalline silicon film before planarization is about 12 nm. However, the average crystal grain size of the polycrystalline silicon film formed by this method is less than 1 μm, and sufficient mobility for use in the above-described functional circuit requiring high-speed operation cannot be obtained.

一方、特許文献３には、粒径の大きな結晶粒を含む多結晶シリコン膜を形成するための第１領域と、多結晶シリコン膜の表面を平坦化するための第２領域とを有するフォトマスクを用いて、表面が平坦で結晶粒径の大きな多結晶シリコン膜を形成する方法が開示されている。
特開２００１−６０５５１号公報特開２００２−３２４７５９号公報特開２００４−３１８０９号公報 On the other hand, in Patent Document 3, a photomask having a first region for forming a polycrystalline silicon film containing crystal grains having a large grain size and a second region for flattening the surface of the polycrystalline silicon film. Discloses a method for forming a polycrystalline silicon film having a flat surface and a large crystal grain size.
JP 2001-60551 A JP 2002-324759 A JP 2004-31809 A

しかしながら、本発明者の検討によると、特許文献３に記載されている方法で得られる多結晶シリコン膜の上面の平均粗さＲａは１０ｎｍ〜２０ｎｍ程度であり、最大粗さＲｍａｘ（凹凸表面の谷と山との高さの差の最大値をいう。）は５０ｎｍを超えることすらある。これは、特許文献１に記載の方法では、基板上に残った固相が結晶核となり基板法線方向に多数の結晶粒が成長するのに対して、特許文献３の方法では、フォトマスクを介して光照射された領域内で横方向に（基板面内で）結晶成長させ、且つ、生成される結晶粒の数が少ないので、結晶粒の成長端同士が衝突する結果形成される突起が高くなるためである。特許文献３に記載されている方法で得られる多結晶シリコン膜の上面の最大粗さＲｍａｘは半導体膜の厚さを超えることすらある。また、平坦化のための光照射が同じマスクを使って連続に行われているため、平坦化の効果が十分に発揮されていないと考えられる。さらに、この方法では、非晶質シリコン膜が形成された基板を０．５μｍ〜２．０μｍ程度のピッチで走査する必要があるので、基板全面に亘って非晶質シリコンを結晶化させるのに長大な時間を要する。 However, according to the study of the present inventor, the average roughness Ra of the upper surface of the polycrystalline silicon film obtained by the method described in Patent Document 3 is about 10 nm to 20 nm, and the maximum roughness Rmax (the valley of the uneven surface). Is the maximum height difference between the hill and the mountain.) May even exceed 50 nm. This is because, in the method described in Patent Document 1, the solid phase remaining on the substrate becomes crystal nuclei and many crystal grains grow in the normal direction of the substrate, whereas in the method of Patent Document 3, a photomask is used. Since the crystal is grown laterally (within the substrate surface) in the region irradiated with light and the number of generated crystal grains is small, the projections formed as a result of collision of the growth ends of the crystal grains This is because it becomes higher. The maximum roughness Rmax of the upper surface of the polycrystalline silicon film obtained by the method described in Patent Document 3 may even exceed the thickness of the semiconductor film. Moreover, since light irradiation for planarization is continuously performed using the same mask, it is considered that the planarization effect is not sufficiently exhibited. Furthermore, in this method, since the substrate on which the amorphous silicon film is formed needs to be scanned at a pitch of about 0.5 μm to 2.0 μm, the amorphous silicon is crystallized over the entire surface of the substrate. It takes a long time.

本発明は、上記諸点に鑑みてなされたものであり、高速動作が可能な機能回路をも同一基板上に形成され得る、従来よりも高性能な駆動回路一体型表示装置を高い効率で製造する方法を提供することを目的とする。また、本発明は、そのような方法で製造される高性能な表示装置を提供することを目的とする。 The present invention has been made in view of the above-described points, and manufactures a display device integrated with a driving circuit with higher efficiency than before, in which a functional circuit capable of high-speed operation can be formed on the same substrate. It aims to provide a method. Another object of the present invention is to provide a high-performance display device manufactured by such a method.

本発明の表示装置の製造方法は、（ａ）：基板の上に非晶質半導体膜を形成する工程と、（ｂ）：酸素を含む雰囲気下で、前記非晶質半導体膜の一部の領域に光線を照射し、当該光照射された領域の前記非晶質半導体膜を完全に溶融し、結晶化することによって結晶質半導体膜を部分的に形成する工程と、（ｃ）：前記非晶質半導体膜の少なくとも上層部分を溶融するエネルギー密度の光線を前記結晶質半導体膜および前記非晶質半導体膜に照射することによって、前記結晶質半導体膜よりも上面が平坦な第１の結晶質半導体膜を形成するとともに、前記非晶質半導体膜が結晶化された第２の結晶質半導体膜を形成する工程と、（ｄ）：前記工程（ｂ）と前記工程（ｃ）との間に、前記結晶質半導体膜および前記非晶質半導体膜の上面に形成された酸化膜をエッチングする工程とを包含することを特徴とする。工程（ｂ）は横方向（ラテラル）に結晶成長させる工程を包含している。 The method for manufacturing a display device of the present invention includes (a): a step of forming an amorphous semiconductor film on a substrate, and (b): a part of the amorphous semiconductor film in an atmosphere containing oxygen. Irradiating the region with light, completely melting and crystallizing the amorphous semiconductor film in the irradiated region, and partially forming a crystalline semiconductor film; and (c): By irradiating the crystalline semiconductor film and the amorphous semiconductor film with a light beam having an energy density that melts at least an upper layer portion of the crystalline semiconductor film, the first crystalline material whose upper surface is flatter than the crystalline semiconductor film Forming a semiconductor film and forming a second crystalline semiconductor film obtained by crystallizing the amorphous semiconductor film; and (d): between the step (b) and the step (c). , Formed on upper surfaces of the crystalline semiconductor film and the amorphous semiconductor film Characterized in that it comprises a step of etching the oxide film. Step (b) includes a step of crystal growth in the lateral direction (lateral).

ある実施形態において、前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は、前記第２の結晶質半導体層に含まれる結晶粒の平均粒径よりも大きい。例えば、前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は１μｍ超である。 In one embodiment, an average grain size of crystal grains contained in the first crystalline semiconductor layer is larger than an average grain diameter of crystal grains contained in the second crystalline semiconductor layer. For example, the average grain size of the crystal grains contained in the first crystalline semiconductor layer is more than 1 μm.

ある実施形態において、前記工程（ｃ）は、前記第１の結晶質半導体層の前記上面の平均粗さ（Ｒａ）を５ｎｍ以下まで平坦化する工程を包含する。 In one embodiment, the step (c) includes a step of flattening an average roughness (Ra) of the upper surface of the first crystalline semiconductor layer to 5 nm or less.

ある実施形態において、前記工程（ｃ）は、前記第１の結晶質半導体層の前記上面の最大粗さ（Ｒｍａｘ）を２０ｎｍ以下まで平坦化する工程を包含する。 In one embodiment, the step (c) includes a step of planarizing a maximum roughness (Rmax) of the upper surface of the first crystalline semiconductor layer to 20 nm or less.

ある実施形態において、前記工程（ｃ）は、実質的に酸素を含まない、真空中または不活性ガス雰囲気下で行われる。不活性ガスは希ガスまたは窒素ガスである。 In one embodiment, the step (c) is performed in a vacuum or in an inert gas atmosphere substantially free of oxygen. The inert gas is a noble gas or nitrogen gas.

本発明の表示装置は、表示部と、前記表示部に信号を供給する駆動回路が、同一の基板上に一体に形成されている表示装置であって、前記駆動回路は、上面が平坦な第１の結晶質半導体層を含む半導体素子を備え、前記表示部は、第２の結晶質半導体層を含む半導体素子を備えており、前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は、前記第２の結晶質半導体層に含まれる結晶粒の平均粒径よりも大きい。 The display device of the present invention is a display device in which a display portion and a drive circuit for supplying a signal to the display portion are integrally formed on the same substrate, and the drive circuit has a flat upper surface. A semiconductor element including one crystalline semiconductor layer, the display unit includes a semiconductor element including a second crystalline semiconductor layer, and an average grain size of the crystal grains included in the first crystalline semiconductor layer The diameter is larger than the average grain size of the crystal grains contained in the second crystalline semiconductor layer.

ある実施形態において、前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は１μｍ超である。 In one embodiment, the average grain size of the crystal grains contained in the first crystalline semiconductor layer is greater than 1 μm.

ある実施形態において、前記第１の結晶質半導体層の上面の平均粗さ（Ｒａ）は５ｎｍ以下である。 In one embodiment, the average roughness (Ra) of the upper surface of the first crystalline semiconductor layer is 5 nm or less.

ある実施形態において、前記第１の結晶質半導体層の上面の最大高さ（Ｒｍａｘ）は２０ｎｍ以下である。 In one embodiment, the maximum height (Rmax) of the upper surface of the first crystalline semiconductor layer is 20 nm or less.

ある実施形態において、前記第１および第２の結晶質半導体層の上面を覆うゲート絶縁膜をさらに有し、前記ゲート絶縁膜の厚さは５０ｎｍ以下である。 In one embodiment, the semiconductor device further includes a gate insulating film covering upper surfaces of the first and second crystalline semiconductor layers, and the thickness of the gate insulating film is 50 nm or less.

本発明の表示装置の製造方法によると、高速動作が可能な機能回路が同一基板上に形成された、従来よりも高性能な駆動回路一体型表示装置を高い効率で製造することができる。また、本発明の表示装置は、従来よりも高性能でありながら、小型で且つ製造コストが安いという特徴を有している。 According to the display device manufacturing method of the present invention, it is possible to manufacture a drive circuit integrated display device with higher performance than the conventional one, in which functional circuits capable of high-speed operation are formed on the same substrate. In addition, the display device of the present invention is characterized by being smaller and less expensive to manufacture while having higher performance than before.

以下、図面を参照しながら、本発明による表示装置の好ましい実施形態を説明する。ここでは、半導体素子として多結晶シリコン層を有するＴＦＴを備える液晶表示装置を例示する。 Hereinafter, preferred embodiments of a display device according to the present invention will be described with reference to the drawings. Here, a liquid crystal display device including a TFT having a polycrystalline silicon layer as a semiconductor element is illustrated.

図１は、本実施形態による表示装置１０の構成を模式的に示す平面図である。図１に示すように、表示装置１０には、表示部２と駆動回路３とが、同一の基板１上に一体に形成されている。駆動回路３は、表示部２に走査信号を供給する走査線駆動回路（ゲートドライバ）および表示信号を供給する信号線駆動回路（ソースドライバ）を含んでいる。もちろん、走査線駆動回路および信号線駆動回路のいずれか一方だけを基板１上に形成しても良い。本実施形態の駆動回路３は、例えば、従来の駆動回路よりも高速で動作し得るデジタルドライバである。もちろん、駆動回路３に加えて、あるいは代えて、高速で動作する他の機能回路（例えばコントローラ）を形成しても良い。 FIG. 1 is a plan view schematically showing the configuration of the display device 10 according to the present embodiment. As shown in FIG. 1, in the display device 10, the display unit 2 and the drive circuit 3 are integrally formed on the same substrate 1. The driving circuit 3 includes a scanning line driving circuit (gate driver) that supplies a scanning signal to the display unit 2 and a signal line driving circuit (source driver) that supplies a display signal. Of course, only one of the scanning line driving circuit and the signal line driving circuit may be formed on the substrate 1. The drive circuit 3 of the present embodiment is, for example, a digital driver that can operate at a higher speed than a conventional drive circuit. Of course, in addition to or instead of the drive circuit 3, another functional circuit (for example, a controller) that operates at high speed may be formed.

駆動回路３は、上面が平坦な第１の多結晶シリコン層を含むＴＦＴ（不図示）を備えており、表示部２は、第２の多結晶シリコン層を含むＴＦＴ（不図示）を備えている。 The drive circuit 3 includes a TFT (not shown) including a first polycrystalline silicon layer having a flat upper surface, and the display unit 2 includes a TFT (not illustrated) including a second polycrystalline silicon layer. Yes.

駆動回路３に形成されるＴＦＴの第１の多結晶シリコン層に含まれる結晶粒の平均粒径は、表示部２に形成される画素ＴＦＴの第２の多結晶シリコン層に含まれる結晶粒の平均粒径よりも大きく、概ね１μｍ超であり、２μｍ以上であることが好ましい。移動度の観点からは結晶粒径は大きい方が好ましいが、エキシマレーザのパルス幅が１０ｎｓｅｃ〜１００ｎｓｅｃなので、シリコン膜が溶融し固化するまでの時間が非常に短い。この為、横方向（ラテラル）に結晶成長できる時間も短くなるので、結果として得られる結晶粒径は、概ね３μｍ以下になる。 The average grain size of the crystal grains contained in the first polycrystalline silicon layer of the TFT formed in the drive circuit 3 is the same as that of the crystal grains contained in the second polycrystalline silicon layer of the pixel TFT formed in the display unit 2. It is larger than the average particle diameter, generally more than 1 μm, and preferably 2 μm or more. From the viewpoint of mobility, a larger crystal grain size is preferable, but since the excimer laser has a pulse width of 10 nsec to 100 nsec, the time until the silicon film melts and solidifies is very short. For this reason, the time during which the crystal can be grown in the lateral direction (lateral) is shortened, so that the resulting crystal grain size is approximately 3 μm or less.

第１の多結晶シリコン層の上面は平坦化されており、上面の平均粗さ（Ｒａ）は５ｎｍ以下であることが好ましく、最大粗さ（Ｒｍａｘ）は２０ｎｍ以下であることが好ましい。このように第１多結晶シリコン層の上面は平坦性に優れるので、例えば厚さが５０ｎｍ以下のゲート絶縁膜でも良好に被覆され、リークが発生することがない。また、突起に起因する移動度の低下や、ＴＦＴのしきい値特性のばらつきも抑制される。 The upper surface of the first polycrystalline silicon layer is planarized, the average roughness (Ra) of the upper surface is preferably 5 nm or less, and the maximum roughness (Rmax) is preferably 20 nm or less. As described above, since the upper surface of the first polycrystalline silicon layer is excellent in flatness, for example, even a gate insulating film having a thickness of 50 nm or less is satisfactorily covered, and leakage does not occur. In addition, a decrease in mobility caused by the protrusion and a variation in threshold characteristics of the TFT are suppressed.

なお、多結晶シリコン層の上面の平坦性を示す平均粗さＲａや最大粗さＲｍａｘはＡＦＭを用いて測定することができる。また、結晶粒の平均粒径は、例えば、後方散乱電子回折像（ＥｌｅｃｔｒｏｎＢａｃｋＳｃａｔｔｅｒｉｎｇＰａｔｔｅｒｎ：ＥＢＳＰ）を用いて測定することができる。 The average roughness Ra and the maximum roughness Rmax indicating the flatness of the upper surface of the polycrystalline silicon layer can be measured using AFM. Moreover, the average particle diameter of a crystal grain can be measured using a backscattered electron diffraction image (Electron Back Scattering Pattern: EBSP), for example.

表示部２の画素ＴＦＴの第２の多結晶シリコン層に含まれる結晶粒の平均粒径は、第１の多結晶シリコン層に含まれる結晶粒の平均粒径よりも小さく、約１μｍ以下である。第２の多結晶シリコン層の上面も略平坦であり、平均粗さ（Ｒａ）は約５ｎｍ以下であり、最大粗さ（Ｒｍａｘ）は約２０ｎｍ以下である。第２の多結晶シリコン層を用いて得られるＴＦＴの電気特性は、第１の多結晶シリコン層を用いて得られるＴＦＴに比べて劣るが、画素ＴＦＴとして用いるには充分優れた特性を有している。また、第２の多結晶シリコン層の上面は、第１の多結晶シリコン層の上面と同程度の平坦性を有しているので、第１の多結晶シリコン層を用いて駆動回路のＴＦＴを作製する際に形成する例えば厚さが５０ｎｍ以下のゲート絶縁膜を用いることができる。すなわち、駆動回路のＴＦＴと画素ＴＦＴとに共通のゲート絶縁膜を用いることができる。 The average grain size of the crystal grains contained in the second polycrystalline silicon layer of the pixel TFT of the display unit 2 is smaller than the average grain size of the crystal grains contained in the first polycrystalline silicon layer and is about 1 μm or less. . The upper surface of the second polycrystalline silicon layer is also substantially flat, the average roughness (Ra) is about 5 nm or less, and the maximum roughness (Rmax) is about 20 nm or less. The electrical characteristics of the TFT obtained using the second polycrystalline silicon layer are inferior to those of the TFT obtained using the first polycrystalline silicon layer, but are sufficiently excellent for use as a pixel TFT. ing. Further, since the upper surface of the second polycrystalline silicon layer has the same level of flatness as the upper surface of the first polycrystalline silicon layer, the TFT of the driving circuit is formed using the first polycrystalline silicon layer. For example, a gate insulating film formed with a thickness of 50 nm or less can be used. That is, a common gate insulating film can be used for the TFT and the pixel TFT of the driver circuit.

このように、大粒径の結晶粒を含む多結晶半導体層を用いてＴＦＴが形成されているので、従来、基板上に形成した半導体層を用いると半導体素子の特性が十分に得られないため、ドライバＩＣなどとして表示装置とは別に製造され、実装されていた駆動回路が表示装置を構成する基板上に一体に形成されているので、表示装置を小型化できると共に、駆動回路を含む表示装置のコストを低減することができる。 As described above, since the TFT is formed by using the polycrystalline semiconductor layer including the crystal grains having a large grain size, the characteristics of the semiconductor element cannot be sufficiently obtained when the semiconductor layer formed on the substrate is conventionally used. Since the drive circuit manufactured and mounted as a driver IC or the like separately from the display device is integrally formed on the substrate constituting the display device, the display device can be miniaturized and the display device includes the drive circuit. The cost can be reduced.

次に、本発明による表示装置の製造方法の好ましい実施形態を説明する。上述した表示装置は以下の方法で製造することができる。 Next, a preferred embodiment of a method for manufacturing a display device according to the present invention will be described. The display device described above can be manufactured by the following method.

本発明による実施形態の表示装置の製造法は、（ａ）基板の上に非晶質シリコン膜を形成する工程と、（ｂ）酸素を含む雰囲気下で、非晶質シリコン膜の一部の領域に光線（典型的にはエキシマレーザ光線）を照射し、当該光照射された領域の非晶質シリコン膜を完全に溶融し、結晶化することによって多結晶シリコン膜を部分的に形成する工程と、（ｃ）非晶質シリコン膜の少なくとも上層部分を溶融するエネルギー密度の光線を多結晶シリコン膜および非晶質シリコン膜に照射することによって、多結晶シリコン膜よりも上面が平坦な第１の多結晶シリコン膜を形成するとともに、非晶質シリコン膜が結晶化された第２の多結晶シリコン膜を形成する工程と、上記工程（ｂ）と工程（ｃ）との間に、結晶質半導体膜および非晶質半導体膜の上面に形成された酸化膜をエッチングする工程とを包含する。第１の多結晶シリコン層に含まれる結晶粒の平均粒径は、第２の多結晶シリコン層に含まれる結晶粒の平均粒径よりも大きいものが得られる。 A method of manufacturing a display device according to an embodiment of the present invention includes: (a) a step of forming an amorphous silicon film on a substrate; and (b) a part of the amorphous silicon film in an atmosphere containing oxygen. A step of partially forming a polycrystalline silicon film by irradiating a region with light (typically an excimer laser beam), completely melting and crystallizing the amorphous silicon film in the region irradiated with the light And (c) irradiating the polycrystalline silicon film and the amorphous silicon film with a light beam having an energy density that melts at least the upper layer portion of the amorphous silicon film, whereby the first upper surface is flatter than the polycrystalline silicon film. Between the step (b) and the step (c) of forming the second polycrystalline silicon film obtained by crystallizing the amorphous silicon film and the second polycrystalline silicon film obtained by crystallizing the amorphous silicon film. Semiconductor film and amorphous semiconductor film Including an oxide film formed on the upper surface and etching. The average grain size of the crystal grains contained in the first polycrystalline silicon layer is larger than the average grain diameter of the crystal grains contained in the second polycrystalline silicon layer.

工程（ａ）は、表示パネルを構成する基板（例えば、ガラス基板）のほぼ全面に非晶質シリコン膜を形成する工程であり、公知の方法で実行される。 Step (a) is a step of forming an amorphous silicon film on almost the entire surface of a substrate (for example, a glass substrate) constituting the display panel, and is performed by a known method.

次に、工程（ｂ）では、非晶質シリコン膜の一部の領域を完全に溶融し、結晶化することによって多結晶シリコン膜を部分的に形成する。この工程は、駆動回路のＴＦＴを形成する領域の非晶質シリコン膜だけを選択的に多結晶シリコン膜に変える工程である。非晶質シリコン膜の全体を多結晶シリコンに変換するのではない（表示部内にある非晶質シリコン膜はそのままである）ので、タクトタイムを短くできる。また、多結晶シリコン膜を形成する領域の非晶質シリコン膜を完全に（厚さ方向の全て）溶融するので、結晶成長は横方向（ラテラル）に進行し、例えば、特許文献１に記載されている多結晶シリコンよりも粒径の大きな結晶粒が形成される。具体的には、平均結晶粒径が１μｍを超える多結晶シリコン膜が得られる。 Next, in step (b), a partial region of the amorphous silicon film is completely melted and crystallized to partially form a polycrystalline silicon film. This step is a step of selectively changing only the amorphous silicon film in the region where the TFT of the drive circuit is formed into a polycrystalline silicon film. Since the entire amorphous silicon film is not converted to polycrystalline silicon (the amorphous silicon film in the display portion remains as it is), the tact time can be shortened. Further, since the amorphous silicon film in the region where the polycrystalline silicon film is to be formed is completely melted (all in the thickness direction), crystal growth proceeds in the lateral direction (lateral). Crystal grains having a grain size larger than that of the polycrystalline silicon formed are formed. Specifically, a polycrystalline silicon film having an average crystal grain size exceeding 1 μm is obtained.

しかしながら、前述したように、得られる多結晶シリコン膜の上面には平均粗さＲａが５０ｎｍを超える高い突起が形成される。これを工程（ｃ）で平坦化する。 However, as described above, high protrusions having an average roughness Ra exceeding 50 nm are formed on the upper surface of the obtained polycrystalline silicon film. This is flattened in step (c).

工程（ｃ）では、工程（ｂ）で結晶化されていない領域の非晶質シリコン膜を結晶化するエネルギー密度の光線（エキシマレーザ光線、ＵＶ光）を多結晶シリコン膜および非晶質シリコン膜に照射する。この工程では、先の工程で形成された多結晶シリコン膜の表面を平坦化するとともに、非晶質シリコン膜を溶融結晶化する。非晶質シリコン膜に照射する光線は多結晶シリコン層に照射する光線と同じであり、同じ光線を表示部と駆動回路部とに走査する。 In the step (c), energy density light (excimer laser beam, UV light) for crystallizing the amorphous silicon film in the region not crystallized in the step (b) is applied to the polycrystalline silicon film and the amorphous silicon film. Irradiate. In this step, the surface of the polycrystalline silicon film formed in the previous step is flattened and the amorphous silicon film is melted and crystallized. The light beam applied to the amorphous silicon film is the same as the light beam applied to the polycrystalline silicon layer, and the same light beam is scanned in the display unit and the drive circuit unit.

このときの光線のエネルギー密度は、非晶質シリコン膜の少なくとも上層部分を溶融するように設定する。上層部分を選択的に溶融すると、上述したように、結晶成長に許される時間が短く、非晶質半導体膜の非溶融部分が核として作用するため、平均結晶粒径が１μｍ以下の小さな結晶粒が形成される。また、非晶質シリコン膜の厚さ方向の全体が完全に溶融する条件であっても、光線（エキシマレーザ光線、ＵＶ光）の照射領域が工程（ｂ）より非常に大きいので、工程（ｂ）より広い範囲で非晶質シリコンが溶融する。この為、固化する際にランダムに多くの結晶核が発生し、結果として得られる結晶粒径は小さく（例えば平均粒径が１μｍ以下）なる。 The energy density of the light at this time is set so as to melt at least the upper layer portion of the amorphous silicon film. When the upper layer portion is selectively melted, as described above, the time allowed for crystal growth is short, and the non-melted portion of the amorphous semiconductor film acts as a nucleus, so that small crystal grains having an average crystal grain size of 1 μm or less Is formed. Even under the condition that the entire thickness of the amorphous silicon film is completely melted, the irradiation area of the light beam (excimer laser beam, UV light) is much larger than that in the step (b). ) Amorphous silicon melts in a wider range. For this reason, many crystal nuclei are randomly generated during solidification, and the resulting crystal grain size is small (for example, the average grain size is 1 μm or less).

これに対して、工程（ｂ）で得られた多結晶シリコンの領域では、すでに得られた大きな結晶粒が完全に溶融されることが無く、大きな結晶粒が得られる。これは、エキシマレーザ光線（ＵＶ光）に対する吸収率が、多結晶シリコンの方が非晶質シリコンよりも低いため、非晶質シリコン膜と同じエネルギー密度のＵＶ光を照射すると、多結晶シリコン膜の方が溶融される体積が小さく、非晶質シリコン膜に比べ表層に近い部分しか溶融されないことによる。また、このように多結晶シリコン膜の表層に近い部分しか溶融されないことと、後述する雰囲気の制御による効果とが相まって、上面が効率的に平坦化され、平均粗さＲａが５ｎｍ以下、最大粗さが２０ｎｍ以下まで平坦化される。 On the other hand, in the polycrystalline silicon region obtained in the step (b), the large crystal grains already obtained are not completely melted and large crystal grains are obtained. This is because the absorption rate for the excimer laser beam (UV light) is lower in polycrystalline silicon than in amorphous silicon. Therefore, when UV light having the same energy density as that of the amorphous silicon film is irradiated, the polycrystalline silicon film This is because the volume to be melted is smaller and only the portion closer to the surface layer is melted than the amorphous silicon film. In addition, the fact that only the portion close to the surface layer of the polycrystalline silicon film is melted in this way and the effect of controlling the atmosphere described later are combined, the upper surface is efficiently flattened, the average roughness Ra is 5 nm or less, and the maximum roughness Is flattened to 20 nm or less.

次に、工程（ｂ）および（ｃ）において光照射を行う際の雰囲気について説明する。 Next, the atmosphere when performing light irradiation in the steps (b) and (c) will be described.

溶融結晶化における雰囲気は、光線のエネルギー密度と共に、得られる多結晶シリコン膜の移動度に大きく影響する。例えば、特許文献１の図２に示されているように、大気中（すなわち空気を含む雰囲気中）でエキシマレーザ光線を照射すると、真空中で照射する場合よりも、上面の突起は高くなる（凹凸が大きくなる）。また、重要なことは、大気中および真空中のいずれの場合も、上面の平均粗さ（表面平均凹凸）が最大となるエネルギー密度のエキシマレーザ光線を照射することによって得られた多結晶シリコン膜が、最も高い移動度（電子移動度）を有することである。例えば、特許文献１の図２に記載されている例では、大気中および真空中のいずれにおいても４００ｍＪ／ｃｍ²のエネルギー密度の光線を照射した際に平均粗さが最大となり、得られた多結晶シリコンの移動度もそれぞれのこのときに最大となる。本発明者の実験によると、大気中で照射した場合の移動度は５０〜１５０ｃｍ²／Ｖ・ｓｅｃ（上面の平均粗さは約１２ｎｍ）であるのに対し、真空中で照射した場合の移動度は１０〜４０ｃｍ²／Ｖ・ｓｅｃ（上面の平均粗さは約５ｎｍ）と低い。 The atmosphere in the melt crystallization has a great influence on the mobility of the obtained polycrystalline silicon film as well as the energy density of the light beam. For example, as shown in FIG. 2 of Patent Document 1, when the excimer laser beam is irradiated in the atmosphere (that is, in an atmosphere containing air), the protrusion on the upper surface becomes higher than the case of irradiation in a vacuum ( Unevenness increases.) What is important is that the polycrystalline silicon film obtained by irradiating an excimer laser beam having an energy density that maximizes the average roughness (surface average roughness) of the upper surface in the air and in a vacuum. Has the highest mobility (electron mobility). For example, in the example described in FIG. 2 of Patent Document 1, the average roughness is maximized when irradiated with a light beam having an energy density of 400 mJ / cm ² both in the air and in vacuum, and the obtained many The mobility of crystalline silicon is also maximized at each time. According to the experiments of the present inventors, the mobility when irradiated in the atmosphere is 50 to 150 cm ² / V · sec (average roughness of the upper surface is about 12 nm), whereas the mobility when irradiated in vacuum. The degree is as low as 10 to 40 cm ² / V · sec (the average roughness of the upper surface is about 5 nm).

従って、高い移動度の多結晶シリコン膜を得るためには、酸素を含む雰囲気下で光照射（溶融結晶化）することが好ましく、平坦な上面の多結晶シリコン膜を得るためには真空中で光照射することが好ましい。 Therefore, in order to obtain a polycrystalline silicon film with high mobility, it is preferable to perform light irradiation (melt crystallization) in an atmosphere containing oxygen, and in order to obtain a polycrystalline silicon film having a flat upper surface in a vacuum. It is preferable to irradiate with light.

このことから、上記工程（ｂ）は、酸素を含む雰囲気下で行われることが好ましい。すなわち、駆動回路のＴＦＴを形成するための大粒径の結晶粒を含む第１の多結晶シリコン膜の移動度は高い方が好ましいので、まず酸素を含む雰囲気下で結晶化を行う。このとき、画素ＴＦＴを形成するための多結晶シリコン膜を形成する領域の非晶質シリコン膜には光照射を行わない。 For this reason, it is preferable that the said process (b) is performed in the atmosphere containing oxygen. That is, since it is preferable that the mobility of the first polycrystalline silicon film including large crystal grains for forming the TFT of the drive circuit is high, crystallization is first performed in an atmosphere containing oxygen. At this time, light irradiation is not performed on the amorphous silicon film in the region where the polycrystalline silicon film for forming the pixel TFT is formed.

次の工程（ｃ）は、実質的に酸素を含まない、真空中または不活性ガス（例えば希ガスまたは窒素ガス）雰囲気下で行うことが好ましい。この工程では、非晶質シリコン膜が光照射され、結晶化されるが、真空中または不活性ガス雰囲気下で結晶化すると、得られる第２の多結晶シリコン膜の移動度は小さいが、上面の平均粗さＲａが５ｎｍ以下となる。 The next step (c) is preferably performed in a vacuum or in an inert gas (for example, rare gas or nitrogen gas) atmosphere substantially free of oxygen. In this step, the amorphous silicon film is irradiated with light and crystallized. When crystallized in a vacuum or in an inert gas atmosphere, the mobility of the second polycrystalline silicon film obtained is small, but the upper surface The average roughness Ra is 5 nm or less.

この工程（ｃ）で、工程（ｂ）で形成された多結晶シリコン膜の上面を平坦化するためには、工程（ｃ）の前に、多結晶シリコン膜上に形成された酸化シリコン膜をエッチングによって除去することが好ましい。本発明者の検討によると、特許文献３の方法で多結晶シリコン膜の表面粗さが十分に低減されない理由は、ひとつのマスクを用いて一連の工程として結晶化と平坦化とを行うため、平坦化のための光照射が行われる際には多結晶シリコン層の表面に酸化シリコン層が形成されており、この酸化シリコン層が平坦化を阻害していると考えられる。シリコン酸化膜をエッチングで除去した後に、平坦化のための光照射を行うことによって、平均粗さＲａが５ｎｍ以下となる。 In this step (c), in order to planarize the upper surface of the polycrystalline silicon film formed in the step (b), the silicon oxide film formed on the polycrystalline silicon film is removed before the step (c). It is preferable to remove by etching. According to the study of the present inventors, the reason why the surface roughness of the polycrystalline silicon film is not sufficiently reduced by the method of Patent Document 3 is to perform crystallization and planarization as a series of steps using a single mask. When light irradiation for planarization is performed, a silicon oxide layer is formed on the surface of the polycrystalline silicon layer, and this silicon oxide layer is considered to inhibit the planarization. After removing the silicon oxide film by etching, light irradiation for planarization is performed, so that the average roughness Ra becomes 5 nm or less.

上述の工程を経ることによって、第１の多結晶シリコン膜および第２多結晶シリコン膜のいずれもが、平均粗さＲａが５ｎｍ以下の平坦な上面を有することになる。 Through the above-described steps, both the first polycrystalline silicon film and the second polycrystalline silicon film have a flat upper surface with an average roughness Ra of 5 nm or less.

従って、上述の雰囲気下で工程（ｂ）および（ｃ）を行うことによって、例えば、厚さが５０ｎｍのゲート絶縁膜を用いて、駆動回路のＴＦＴおよび画素ＴＦＴを形成することが可能となる。 Therefore, by performing the steps (b) and (c) in the above atmosphere, for example, it is possible to form a TFT and a pixel TFT of the drive circuit using a gate insulating film having a thickness of 50 nm.

ここでは、第１および第２の多結晶シリコン膜の上面の平均粗さＲａを５ｎｍ以下まで平坦化する例を説明したが、もちろん用途に応じて、平均粗さの程度は適宜設定できる。 Here, an example has been described in which the average roughness Ra of the upper surfaces of the first and second polycrystalline silicon films is flattened to 5 nm or less, but of course the degree of average roughness can be appropriately set according to the application.

以下、図２および図３を参照して、本実施形態による図３に示すＴＦＴ１００を備える表示装置の製造方法をさらに詳細に説明する。 Hereinafter, with reference to FIG. 2 and FIG. 3, the manufacturing method of the display device including the TFT 100 shown in FIG. 3 according to the present embodiment will be described in more detail.

はじめに、図２を参照して、第１の結晶質シリコン膜１６と第２の結晶質シリコン膜１７とを同一の基板１１上に形成する方法を説明する。 First, a method for forming the first crystalline silicon film 16 and the second crystalline silicon film 17 on the same substrate 11 will be described with reference to FIG.

まず、図２（Ａ）に示すように、基板１１上に非晶質シリコン膜１２を形成する（工程（ａ））。基板１１の種類は特に限定されず、ガラス基板や石英基板などを用いることができる。また、例えば、ガラス基板を用いる場合、基板１１中の不純物が非晶質シリコン膜１２に拡散するのを防ぐため、ガラス基板上に下地膜を形成したものを基板１１として用いても良い。下地膜としては、例えば、酸化ケイ素膜、窒化ケイ素膜、酸化窒化ケイ素膜およびこれらの積層膜などが挙げられる。非晶質シリコン膜１２は、公知の方法（例えばプラズマＣＶＤ法、スパッタ法）によって形成される。非晶質シリコン膜１２の厚さは、例えば、３０ｎｍから１００ｎｍの範囲に設定される。 First, as shown in FIG. 2A, an amorphous silicon film 12 is formed on a substrate 11 (step (a)). The type of the substrate 11 is not particularly limited, and a glass substrate, a quartz substrate, or the like can be used. Further, for example, when a glass substrate is used, a substrate in which a base film is formed on the glass substrate may be used as the substrate 11 in order to prevent impurities in the substrate 11 from diffusing into the amorphous silicon film 12. Examples of the base film include a silicon oxide film, a silicon nitride film, a silicon oxynitride film, and a laminated film thereof. The amorphous silicon film 12 is formed by a known method (for example, plasma CVD method or sputtering method). The thickness of the amorphous silicon film 12 is set in the range of 30 nm to 100 nm, for example.

次に、図２（Ｂ）に示すように、非晶質シリコン膜１２の内で、駆動回路３などの高速で動作する機能回路用のＴＦＴの形成に用いられる領域にのみエキシマレーザ光線１８を照射し、光照射された領域の非晶質シリコン膜を完全に溶融・結晶化させることによって、多結晶シリコン膜１３を部分的に形成する（工程（ｂ））。その結果、基板１１上には、エキシマレーザ光線１８を照射した後の１μｍ超３μｍ以下の平均結晶粒径を有する多結晶シリコン膜１３と、結晶化されていない非晶質シリコン膜１２との両方が存在する（図２（Ｃ）を参照）。多結晶シリコン膜１３の表面は、結晶粒界に沿って突起１４が形成される。 Next, as shown in FIG. 2B, the excimer laser beam 18 is applied only to a region of the amorphous silicon film 12 that is used to form a TFT for a functional circuit that operates at high speed, such as the drive circuit 3. The polycrystalline silicon film 13 is partially formed by irradiating and completely melting and crystallizing the amorphous silicon film in the irradiated region (step (b)). As a result, both the polycrystalline silicon film 13 having an average crystal grain size of more than 1 μm and 3 μm or less after the excimer laser beam 18 is irradiated on the substrate 11 and the non-crystallized amorphous silicon film 12 are both present. (See FIG. 2C). On the surface of the polycrystalline silicon film 13, protrusions 14 are formed along the crystal grain boundaries.

非晶質シリコン膜１２にエキシマレーザ光線１８を照射し、前述したような結晶粒径の大きい多結晶シリコン膜１３を形成する方法は、公知の横方向（ラテラル）成長法を採用することができる。なお、生産性の観点からは、特許文献２に開示されている方法、すなわち、複数の透過部の繰り返しパターンが設けられたフォトマスクを用い、光照射と同期して基板を所定のピッチで等速度で送る方法を採用することが好ましい。この方法によれば、基板内で同時に複数の箇所で結晶粒を横方向成長させることができる。マスクのパターンおよび基板の送りピッチは、目的とするＴＦＴの目標特性に応じて適宜設定される。 As a method of irradiating the excimer laser beam 18 to the amorphous silicon film 12 to form the polycrystalline silicon film 13 having a large crystal grain size as described above, a known lateral growth method can be employed. . From the viewpoint of productivity, the method disclosed in Patent Document 2, that is, using a photomask provided with a repeated pattern of a plurality of transmission parts, the substrate at a predetermined pitch in synchronization with light irradiation, etc. It is preferable to employ a method of sending at a speed. According to this method, crystal grains can be laterally grown at a plurality of locations simultaneously in the substrate. The mask pattern and the substrate feed pitch are appropriately set according to the target characteristics of the target TFT.

本実施形態では、透過部の繰り返しパターンが長方形のマスクを使用する。ここでは、短辺の幅が４μｍ〜６μｍ、長辺の幅が５００μｍ〜１０００μｍの矩形の帯状の透光部が、短辺方向に繰り返し配列されたパターンのマスクを使用する。基板の送りピッチ（透光部の短辺方向へ）は１μｍ〜３μｍ、搬送速度は２００ｍｍ／ｓ〜５００ｍｍ／ｓ、エキシマレーザの繰り返し周波数は２００Ｈｚ〜５００Ｈｚ、非晶質シリコン膜１２の厚さにも依存するがエネルギー密度を３００ｍＪ／ｃｍ²〜７００ｍＪ／ｃｍ²程度で処理することで、平均結晶粒径が１μｍ〜３μｍの多結晶シリコン膜１３を形成した。 In the present embodiment, a mask having a rectangular transmission pattern is used. Here, a mask having a pattern in which rectangular band-shaped light-transmitting portions having a short side width of 4 μm to 6 μm and a long side width of 500 μm to 1000 μm are repeatedly arranged in the short side direction is used. The substrate feed pitch (in the short side direction of the translucent part) is 1 μm to 3 μm, the conveyance speed is 200 mm / s to 500 mm / s, the excimer laser repetition frequency is 200 Hz to 500 Hz, and the thickness of the amorphous silicon film 12 is also on but to treat the energy density 300mJ / cm ^² ~700mJ / cm ² or so, the average crystal grain size were formed polycrystalline silicon film 13 of 1Myuemu～3myuemu.

上記工程（ｂ）は、酸素を含む雰囲気下、例えば大気中で行うことが好ましい。酸素を含む雰囲気下で溶融結晶化を行うことによって、上述したように、移動度の高い多結晶シリコン膜が得られる。このとき、照射する光線のエネルギー密度は要求される移動度を考慮して適宜設定すれば良い。上述したように移動度が高い多結晶シリコン膜ほど上面の平均粗さが大きくなる傾向にあるが、次の工程（ｃ）で平坦化するので、この工程では移動度を基準に条件を決定すればよい。 The step (b) is preferably performed in an atmosphere containing oxygen, for example, in the air. By performing melt crystallization in an atmosphere containing oxygen, a polycrystalline silicon film having high mobility can be obtained as described above. At this time, the energy density of the irradiated light may be set as appropriate in consideration of the required mobility. As described above, the average roughness of the upper surface tends to increase as the polycrystalline silicon film has a higher mobility. However, since the flattening is performed in the next step (c), the condition is determined based on the mobility in this step. That's fine.

また、酸素雰囲気下でレーザ光を照射すると、多結晶シリコン膜１３の表面に酸化膜１５が形成される（図２（Ｃ）を参照）。エッチングによってこの酸化膜１５を除去することによって多結晶シリコン膜１３の表面に形成されていた突起１４を小さくすることができるという利点もある。これは、突起１４が形成された多結晶シリコン膜１３の近傍が酸化されやすく、多結晶シリコン膜１３の他の部分に比べて厚い酸化膜１５が形成されるためである。なお、非晶質シリコン膜１２上に形成された酸化膜も同時に除去する。 Further, when laser light is irradiated in an oxygen atmosphere, an oxide film 15 is formed on the surface of the polycrystalline silicon film 13 (see FIG. 2C). There is also an advantage that the protrusion 14 formed on the surface of the polycrystalline silicon film 13 can be reduced by removing the oxide film 15 by etching. This is because the vicinity of the polycrystalline silicon film 13 on which the protrusions 14 are formed is easily oxidized, and a thick oxide film 15 is formed as compared with other portions of the polycrystalline silicon film 13. The oxide film formed on the amorphous silicon film 12 is also removed at the same time.

なお、酸化膜１５は、上記工程（ｂ）を酸化性雰囲気下で行わない場合であっても、膜の堆積過程で自然に生成される場合がある。この場合も、上記と同様、酸化膜１５をエッチングによって除去することが好ましい。エッチングは、フッ酸系のエッチング液を用いて行ってもよいし、あるいは、エッチングガスを用いて行ってもよい。エッチングガスとしては、例えば、ＣＦ₄やＳＦ₆などのフロン系ガスや、これらのフロン系ガスと酸素との混合ガスなどが用いられる。 Note that the oxide film 15 may be naturally generated during the film deposition process even when the step (b) is not performed in an oxidizing atmosphere. Also in this case, it is preferable to remove the oxide film 15 by etching, as described above. Etching may be performed using a hydrofluoric acid-based etching solution, or may be performed using an etching gas. As the etching gas, for example, a chlorofluorocarbon gas such as CF ₄ or SF ₆ or a mixed gas of these chlorofluorocarbon gas and oxygen is used.

酸化シリコン膜を除去した後、非晶質シリコン膜１２の少なくとも上層部分を溶融するエネルギー密度のエキシマレーザ光線１９を多結晶シリコン膜１３および非晶質シリコン膜１２に照射することによって、多結晶シリコン膜１３よりも上面が平坦な第１の多結晶シリコン膜１６を形成するとともに、非晶質シリコン膜が結晶化された第２の多結晶シリコン膜を形成する（工程（ｃ））。これにより、多結晶シリコン膜１３の表面に形成された突起１４はほぼ消失し、表面が平坦化された結晶質シリコン膜１６が得られる（図２（Ｅ）を参照）。同時に、非晶質シリコン膜１２は結晶化され、第２の多結晶シリコン膜１７が得られる。 After the silicon oxide film is removed, the polycrystalline silicon film 13 and the amorphous silicon film 12 are irradiated with an excimer laser beam 19 having an energy density that melts at least the upper layer portion of the amorphous silicon film 12, thereby producing polycrystalline silicon. A first polycrystalline silicon film 16 whose upper surface is flatter than the film 13 is formed, and a second polycrystalline silicon film obtained by crystallizing the amorphous silicon film is formed (step (c)). As a result, the protrusions 14 formed on the surface of the polycrystalline silicon film 13 almost disappear, and a crystalline silicon film 16 having a flattened surface is obtained (see FIG. 2E). At the same time, the amorphous silicon film 12 is crystallized to obtain a second polycrystalline silicon film 17.

このときのエキシマレーザ光線のビーム形状は、幅が約１．５ｍｍ〜３．０ｍｍで長さが１００ｍｍ〜３００ｍｍの帯状に整形されている。レーザ光線が照射されるこの帯状の領域を、１ショットごとに、その長手方向に直交する方向に移動させ、基板全面を走査する。あるショットの照射領域と次のショットの照射領域との重なった部分の割合（オーバラップ率）が、１ショットの照射領域の９２〜９９％程度になるように、照射領域を移動させる。エキシマレーザ光線のエネルギー密度は、例えば３００ｍＪ／ｃｍ²〜５００ｍＪ／ｃｍ²である。この様にエキシマレーザ光線を照射することによって、工程（ｂ）より広い範囲で非晶質シリコンが溶融するので、固化する際にランダムに多くの結晶核が発生し、結果として得られる結晶粒径は小さくなる（平均粒径１μｍ以下）。 The beam shape of the excimer laser beam at this time is shaped into a belt shape having a width of about 1.5 mm to 3.0 mm and a length of 100 mm to 300 mm. The belt-shaped region irradiated with the laser beam is moved in a direction orthogonal to the longitudinal direction for each shot, and the entire surface of the substrate is scanned. The irradiation area is moved so that the ratio (overlap rate) of the overlapping area between the irradiation area of one shot and the irradiation area of the next shot is about 92 to 99% of the irradiation area of one shot. The energy density of the excimer laser beam is, for example, ^{^{300mJ / cm 2 ~500mJ / cm 2}} . By irradiating the excimer laser beam in this manner, the amorphous silicon is melted in a wider range than in the step (b), so that many crystal nuclei are randomly generated when solidified, and the resulting crystal grain size is obtained. Becomes smaller (average particle size of 1 μm or less).

特に、酸素を含まない雰囲気下（例えば真空中や不活性ガス雰囲気下）で結晶化すると、上面の平均粗さＲａが５ｎｍ以下、最大粗さが２０ｎｍ以下の平坦な多結晶シリコン膜１７が得られる。ここで、不活性ガスとは、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅおよびこれらの混合ガス）または窒素ガスである。特に好ましいのは真空中または窒素ガス雰囲気である。 In particular, when crystallization is performed in an oxygen-free atmosphere (for example, in a vacuum or an inert gas atmosphere), a flat polycrystalline silicon film 17 having an upper surface with an average roughness Ra of 5 nm or less and a maximum roughness of 20 nm or less is obtained. It is done. Here, the inert gas is a rare gas (He, Ne, Ar, Kr, Xe and a mixed gas thereof) or nitrogen gas. Particularly preferred is a vacuum or a nitrogen gas atmosphere.

多結晶シリコン膜１３は、非晶質シリコン膜１２よりもエキシマレーザ光線（ＵＶ光）に対する吸収率が低いので、同じエネルギー密度のＵＶ光が照射されると、非晶質シリコン膜１３に比べて、より表層に近い部分しか溶融されず、上面が効率的に平坦化される。その結果、得られる多結晶シリコン膜１６の上面は、平均粗さＲａが５ｎｍ以下、最大粗さが２０ｎｍ以下の平坦性を有することになる。 The polycrystalline silicon film 13 has a lower absorptivity to the excimer laser beam (UV light) than the amorphous silicon film 12, and therefore, when irradiated with UV light having the same energy density, the polycrystalline silicon film 13 is compared with the amorphous silicon film 13. Only the portion closer to the surface layer is melted, and the upper surface is efficiently flattened. As a result, the upper surface of the obtained polycrystalline silicon film 16 has a flatness with an average roughness Ra of 5 nm or less and a maximum roughness of 20 nm or less.

非晶質シリコン膜１２を結晶化して得られる多結晶シリコン膜１７の上面の粗さを抑制するために、この工程を酸素を含まない真空中または不活性ガス雰囲気下で行うと、多結晶シリコン膜１７の移動度は比較的低くなる。大気中で結晶化した場合の移動度が５０〜１５０ｃｍ²／Ｖ・ｓｅｃであるのに対し、真空中で結晶化した場合の移動度は１０〜４０ｃｍ²／Ｖ・ｓｅｃ程度にしかならない。しかしながら、この移動度は画素ＴＦＴの移動度としては十分であり、非晶質シリコン膜の移動度（０．１ｃｍ²／Ｖ・ｓｅｃ〜１．５ｃｍ²／Ｖ・ｓｅｃ）よりも優れている。一方、多結晶シリコン膜１６の移動度は、工程（ｂ）で形成された多結晶シリコン膜１３の移動度から低下することが無く、工程（ｂ）を酸素を含む雰囲気下で行えば、２００ｃｍ²／Ｖ・ｓｅｃ〜５００ｃｍ²／Ｖ・ｓｅｃの移動度が得られる。工程（ｂ）を酸素を含まない雰囲気下で行った場合の移動度は８０ｃｍ²／Ｖ・ｓｅｃ〜３５０ｃｍ²／Ｖ・ｓｅｃ程度となる。 In order to suppress the roughness of the upper surface of the polycrystalline silicon film 17 obtained by crystallizing the amorphous silicon film 12, this step is performed in a vacuum containing no oxygen or in an inert gas atmosphere. The mobility of the film 17 is relatively low. The mobility when crystallized in the air is 50 to 150 cm ² / V · sec, whereas the mobility when crystallized in vacuum is only about 10 to 40 cm ² / V · sec. However, the mobility is sufficient as the mobility of the pixel TFT, are superior to the mobility of the amorphous silicon film ^{^{(0.1cm 2 / V · sec~1.5cm 2}} / V · sec). On the other hand, the mobility of the polycrystalline silicon film 16 does not decrease from the mobility of the polycrystalline silicon film 13 formed in the step (b). If the step (b) is performed in an atmosphere containing oxygen, the mobility is 200 cm. ^A mobility of ² / V · sec to 500 cm ² / V · sec is obtained. Mobility when step a (b) was performed in an atmosphere containing no oxygen becomes ^{^{80cm 2 / V · sec~350cm 2 /}} V · sec approximately.

このように、工程（ｂ）を酸素を含む雰囲気下で実行し、工程（ｃ）を実質的に酸素を含まない、真空中または不活性ガス雰囲気下で行うと、多結晶シリコン膜１６および１７ともに、上面の平均粗さＲａが５ｎｍ以下、最大粗さが２０ｎｍ以下となる。また多結晶シリコン膜１６の移動度は２００ｃｍ²／Ｖ・ｓｅｃ〜５００ｃｍ²／Ｖ・ｓｅｃと非常に高く、例示したデジタルドライバ（駆動回路３）などの高速で動作する機能回路等のＴＦＴを形成するのに十分なレベルであり、多結晶シリコン膜１７の移動度は１０ｃｍ²／Ｖ・ｓｅｃ〜４０ｃｍ²／Ｖ・ｓｅｃ程度であるが画素ＴＦＴを構成するのに十分なレベルである。 As described above, when the step (b) is performed in an atmosphere containing oxygen and the step (c) is performed in a vacuum or an inert gas atmosphere substantially free of oxygen, the polycrystalline silicon films 16 and 17 are formed. In both cases, the average roughness Ra of the upper surface is 5 nm or less, and the maximum roughness is 20 nm or less. The mobility of polycrystalline silicon film 16 is ^{^{200cm 2 / V · sec~500cm 2 /}} V · sec and a very high, forming a TFT, such as a functional circuit which operates at high speed, such as illustrated digital driver (driving circuit 3) of sufficient level to, the mobility of the polycrystalline silicon film 17 is a sufficient level to is a ^{^{10cm 2 / V · sec~40cm 2 /}} V · about sec constituting the pixel TFT.

このように、本実施形態の製造方法によると、非晶質シリコン膜に対して２回の光照射工程を行うことにより、粒径が大きく（１μ超）、上面が平坦化された第１の多結晶シリコン膜と、第１の多結晶シリコン膜よりも結晶粒径が小さい第２の多結晶シリコン膜とを、同一の基板上に高い製造効率で一体に形成される。なお、非晶質シリコン膜を結晶化する前に、結晶化を促進するＮｉなどの触媒元素を添加しても良い。 As described above, according to the manufacturing method of the present embodiment, by performing the light irradiation process twice on the amorphous silicon film, the first particle size is large (greater than 1 μm) and the upper surface is flattened. A polycrystalline silicon film and a second polycrystalline silicon film having a crystal grain size smaller than that of the first polycrystalline silicon film are integrally formed on the same substrate with high manufacturing efficiency. Note that a catalyst element such as Ni that promotes crystallization may be added before the amorphous silicon film is crystallized.

なお、本実施形態では、上記工程（ｂ）と工程（ｃ）の両方でレーザ照射を行っているが、工程（ｂ）のレーザ光を照射する前と後との間で、結晶面配向及び結晶粒状態はそのまま維持され、ＥＢＳＰ測定において、実質的に大きな変化は見られないことを確認している。本実施形態では、エキシマレーザ光線を用いたが、他のＵＶ光線を用いても良い。 In this embodiment, the laser irradiation is performed in both the step (b) and the step (c). However, the crystal plane orientation and before and after the laser irradiation in the step (b) are performed. The crystal grain state is maintained as it is, and it has been confirmed that no substantial change is observed in the EBSP measurement. In this embodiment, an excimer laser beam is used, but another UV beam may be used.

このようにして、同一基板１１上に、結晶粒径の異なる結晶質シリコン膜１６、１７を一体に形成することができる。 In this way, the crystalline silicon films 16 and 17 having different crystal grain sizes can be integrally formed on the same substrate 11.

次に、図３を用い、上記のようにして得られた第１の結晶質シリコン膜１６および第２の結晶質シリコン膜１７に公知の半導体製造プロセスを施してＴＦＴ１００を作製する方法を説明する。ここでは、ｎチャネル型ＴＦＴを作製する。第１の結晶質シリコン膜１６および第２の結晶質シリコン膜１７は、実質的に同じ半導体製造プロセスが施されるため、以下では、説明の便宜上、第１の結晶質シリコン膜１６を用いてｎチャネル型ＴＦＴを作製する方法を説明する。図３は、ここで説明するｎチャネル型ＴＦＴの作製工程を示す断面図であり、（Ａ）→（Ｃ）の順にしたがって作製工程が順次進行する。 Next, a method for manufacturing the TFT 100 by performing a known semiconductor manufacturing process on the first crystalline silicon film 16 and the second crystalline silicon film 17 obtained as described above will be described with reference to FIG. . Here, an n-channel TFT is manufactured. Since the first crystalline silicon film 16 and the second crystalline silicon film 17 are subjected to substantially the same semiconductor manufacturing process, hereinafter, the first crystalline silicon film 16 is used for convenience of explanation. A method for manufacturing an n-channel TFT will be described. FIG. 3 is a cross-sectional view showing a manufacturing process of the n-channel TFT described here, and the manufacturing process sequentially proceeds in the order of (A) → (C).

まず、第１の結晶質シリコン膜１６の不要な領域を除去して素子間分離を行う。その結果、図３（Ａ）に示すように、後にＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶質シリコン膜（半導体層）２１が形成される。 First, an unnecessary region of the first crystalline silicon film 16 is removed and element isolation is performed. As a result, as shown in FIG. 3A, an island-like crystalline silicon film (semiconductor layer) 21 that will later become an active region (source / drain region, channel region) of the TFT is formed.

次に、図３（Ｂ）に示すように、島状の結晶質シリコン膜２１を覆うゲート絶縁膜２２を形成する。ゲート絶縁膜２２としては、厚さが２０ｎｍ以上１００ｎｍ以下の酸化シリコン膜が好ましく、厚さは２０ｎｍ以上５０ｎｍ以下であることがより好ましい。ゲート絶縁膜を薄くすることによって、より高性能なＴＦＴを形成できるからである。本実施形態において、多結晶シリコン膜１６および１７は、その上面の平均粗さＲａが５ｎｍ以下、最大粗さＲｍａｘが２０ｎｍ以下なので、厚さが５０ｎｍ以下のゲート絶縁膜２２を用いても、リークが発生することが無く、素子特性の優れたＴＦＴ１００を得ることが出来る。 Next, as shown in FIG. 3B, a gate insulating film 22 covering the island-shaped crystalline silicon film 21 is formed. As the gate insulating film 22, a silicon oxide film having a thickness of 20 nm to 100 nm is preferable, and a thickness of 20 nm to 50 nm is more preferable. This is because a TFT with higher performance can be formed by thinning the gate insulating film. In the present embodiment, the polycrystalline silicon films 16 and 17 have an average roughness Ra of 5 nm or less on the upper surface and a maximum roughness Rmax of 20 nm or less. Therefore, even if the gate insulating film 22 having a thickness of 50 nm or less is used, leakage occurs. Therefore, the TFT 100 having excellent element characteristics can be obtained.

続いて、ゲート絶縁膜２２上に導電膜をスパッタ法またはＣＶＤ法などを用いて堆積し、これをパターニング形成して、ゲート電極２３とする。このときの導電膜としては、各種メタル膜や高濃度にドナーやアクセプター元素がドーピングされた半導体膜などを用いることができる。本実施形態では、後のソース・ドレイン領域の活性化時に加熱処理を行うため、耐熱性の高い高融点メタル、例えばタンタル（Ｔａ）あるいはタングステン（Ｗ）、モリブデン（Ｍｏ）チタン（Ｔｉ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）などを用いることが好ましい。アルミニウム（Ａｌ）などの低融点メタルも利用できるが、この場合は、レーザ照射による活性化などを組み合わせればよい。また、このときの厚さとしては、３００〜６００ｎｍが好ましい。 Subsequently, a conductive film is deposited on the gate insulating film 22 by using a sputtering method, a CVD method, or the like, and this is patterned to form the gate electrode 23. As the conductive film at this time, various metal films, a semiconductor film doped with a donor or acceptor element at a high concentration, or the like can be used. In this embodiment, since heat treatment is performed when the source / drain regions are activated later, a high-melting-point metal having high heat resistance such as tantalum (Ta), tungsten (W), molybdenum (Mo) titanium (Ti) is selected. It is preferable to use such an element, an alloy containing the element as a main component, or an alloy film (typically, a Mo—W alloy film or a Mo—Ta alloy film) in which the elements are combined. A low melting point metal such as aluminum (Al) can also be used. In this case, activation by laser irradiation or the like may be combined. Moreover, as thickness at this time, 300-600 nm is preferable.

続いて、図３（Ｂ）に示すように、ゲート電極２３をマスクとして、イオンドーピング法によって島状の結晶質シリコン膜２１にｎ型不純物（リン）２４を高濃度に注入する。この工程により、島状の結晶質シリコン膜２１において、ゲート電極２３に覆われていない領域２５には高濃度のリン２４が注入される。ゲート電極２３にマスクされリン２４が注入されない領域２６は、後にＴＦＴのチャネル領域となる。 Subsequently, as shown in FIG. 3B, an n-type impurity (phosphorus) 24 is implanted at a high concentration into the island-shaped crystalline silicon film 21 by ion doping using the gate electrode 23 as a mask. By this step, high concentration phosphorus 24 is implanted into the region 25 not covered with the gate electrode 23 in the island-like crystalline silicon film 21. The region 26 that is masked by the gate electrode 23 and is not implanted with phosphorus 24 will later become a channel region of the TFT.

次に、図３（Ｃ）に示すように、酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜２７として形成し、コンタクトホールを形成する。次いで、金属材料によってＴＦＴの電極・配線（不図示）を形成する。 Next, as shown in FIG. 3C, a silicon oxide film or a silicon nitride film is formed as an interlayer insulating film 27 to form a contact hole. Next, TFT electrodes / wirings (not shown) are formed of a metal material.

そして最後に、１気圧の窒素雰囲気あるいは水素混合雰囲気で３５０℃、１時間のアニールを行い、ＴＦＴ２９を完成させる。さらに必要に応じて、ＴＦＴ２９を保護する目的で、ＴＦＴ２９上に窒化ケイ素膜などからなる保護膜を設けてもよい。 Finally, annealing is performed at 350 ° C. for 1 hour in a nitrogen atmosphere or a hydrogen mixed atmosphere at 1 atm to complete the TFT 29. Further, if necessary, a protective film made of a silicon nitride film or the like may be provided on the TFT 29 for the purpose of protecting the TFT 29.

本実施形態にしたがって作製されたＴＦＴ２９は、チャネル領域の電子移動度が高く、例示したデジタルドライバ（駆動回路３）などの高速で動作する機能回路等を内蔵するのに充分な、極めて優れたＴＦＴ特性を有している。 The TFT 29 manufactured according to the present embodiment has a high electron mobility in the channel region, and is an extremely excellent TFT sufficient to incorporate a functional circuit that operates at high speed such as the exemplified digital driver (driving circuit 3). It has characteristics.

上記では、工程（ｃ）によって得られた第１の結晶質シリコン膜１６をパターニングし、島状の結晶質シリコン膜２１を形成したが、パターニングの時期は、これに限定されない。例えば、工程（ｂ）によって得られた多結晶シリコン膜１３をパターニングし、島状の結晶質シリコン膜を形成してから工程（ｃ）を行ってもよい。 In the above description, the first crystalline silicon film 16 obtained by the step (c) is patterned to form the island-shaped crystalline silicon film 21, but the patterning time is not limited to this. For example, the step (c) may be performed after the polycrystalline silicon film 13 obtained in the step (b) is patterned to form an island-like crystalline silicon film.

前述した半導体製造プロセスは、同時に、第２の結晶質シリコン膜１７にも施される。その結果、第２の結晶質シリコン膜１７を含むＴＦＴ（不図示）が得られる。このＴＦＴは、第１の結晶質シリコン膜１６を含むＴＦＴ２９に比べ、電子移動度はやや劣るが、表示部を構成するＴＦＴとして好適に用いられる。 The semiconductor manufacturing process described above is also performed on the second crystalline silicon film 17 at the same time. As a result, a TFT (not shown) including the second crystalline silicon film 17 is obtained. Although this TFT has slightly lower electron mobility than the TFT 29 including the first crystalline silicon film 16, it is preferably used as a TFT constituting the display portion.

このようにして、表示部と高速で動作するデジタルドライバなどの機能回路が一体に形成されたＴＦＴ基板（アクティブマトリクス基板）が得られる。このＴＦＴ基板と対向基板（カラーフィルタ基板）とを用いて、公知の方法でＴＦＴ型液晶表示装置を製造することができる。本実施形態のＴＦＴ型液晶表示装置は、従来よりも高性能でありながら、小型で且つ製造コストが安いという特徴を有している。 In this manner, a TFT substrate (active matrix substrate) on which a display unit and a functional circuit such as a digital driver that operates at high speed are integrally formed is obtained. Using this TFT substrate and a counter substrate (color filter substrate), a TFT liquid crystal display device can be manufactured by a known method. The TFT-type liquid crystal display device of this embodiment is characterized by being small in size and low in manufacturing cost while having higher performance than before.

上記では、ポリシリコンＴＦＴを備える液晶表示装置を例に本発明の実施形態を説明したが本発明はこれに限られず、有機ＥＬ表示装置など、基板上に画素用のＴＦＴと、デジタルドライバなどの機能回路用のＴＦＴを有する表示装置に広く適用できる。 In the above, an embodiment of the present invention has been described by taking a liquid crystal display device including a polysilicon TFT as an example. However, the present invention is not limited to this, and an organic EL display device such as a pixel TFT and a digital driver on a substrate. The present invention can be widely applied to display devices having TFTs for functional circuits.

また、例としてｎ型不純物（リン）をドープすることによってｎ型ＴＦＴを作製する場合について述べたがこれに限られない。例えば、フォトリソグラフィ技術を用いて、互いに異なる領域にｎ型ＴＦＴとｐ型ＴＦＴとを作ることも出来る。この場合、島状の結晶質シリコン膜の内でｐ型ＴＦＴを形成する領域にイオンドーピング法でｐ型不純物（例えばボロン）を高濃度に注入すれば良い。このようにして、ＣＭＯＳ回路を作製することも出来る。 Further, as an example, the case where an n-type TFT is manufactured by doping an n-type impurity (phosphorus) has been described, but the present invention is not limited to this. For example, an n-type TFT and a p-type TFT can be formed in different regions using photolithography technology. In this case, a p-type impurity (for example, boron) may be implanted at a high concentration by ion doping in a region where the p-type TFT is formed in the island-shaped crystalline silicon film. In this way, a CMOS circuit can be manufactured.

また、結晶質半導体層として、多結晶シリコン層を例示したがこれに限定されず、ゲルマニウム層、ゲルマニウムとシリコンとの混成層（シリコン・ゲルマニウム層）などを用いることも出来る。 Further, although a polycrystalline silicon layer is exemplified as the crystalline semiconductor layer, the present invention is not limited to this, and a germanium layer, a mixed layer of germanium and silicon (silicon / germanium layer), or the like can also be used.

本発明の表示装置の製造方法は、テレビなどの表示装置や、電子機器（例えば、ビデオカメラ、デジタルカメラ、ノート型パーソナルコンピュータ、携帯情報端末など）用の表示装置に好適に用いられる。 The method for manufacturing a display device of the present invention is suitably used for a display device such as a television or a display device for an electronic device (for example, a video camera, a digital camera, a notebook personal computer, a portable information terminal, etc.).

本発明の実施形態による表示装置１０の構成を模式的に示す平面図である。It is a top view which shows typically the structure of the display apparatus 10 by embodiment of this invention. （Ａ）から（Ｅ）は、本発明の実施形態において、第１の多結晶シリコン膜と第２の多結晶シリコン膜とを同一基板上に形成する工程を模式的に示す断面図である。(A) to (E) are cross-sectional views schematically showing a step of forming a first polycrystalline silicon film and a second polycrystalline silicon film on the same substrate in the embodiment of the present invention. （Ａ）から（Ｃ）は、本発明の実施形態によるＴＦＴの製造工程を模式的に示す断面図である。(A) to (C) are cross-sectional views schematically showing a manufacturing process of a TFT according to an embodiment of the present invention.

符号の説明Explanation of symbols

１基板
２表示部
３駆動回路（デジタルドライバ）
１０表示装置
１１基板
１２非晶質シリコン膜
１３結晶粒径の大きい結晶質シリコン膜
１４突起
１５酸化膜
１６第１の結晶質シリコン膜
１７第２の結晶質シリコン膜
１８光線
１９光線
２１島状の結晶質シリコン膜（半導体層）
２２ゲート絶縁膜
２３ゲート電極
２４ｎ型不純物（リン）
２５リンが注入されない領域
２６ＴＦＴのチャネル領域
２７層間絶縁膜
２８ＴＦＴの電極・配線
２９ＴＦＴ
１００ＴＦＴ DESCRIPTION OF SYMBOLS 1 Board | substrate 2 Display part 3 Drive circuit (digital driver)
DESCRIPTION OF SYMBOLS 10 Display apparatus 11 Substrate 12 Amorphous silicon film 13 Crystalline silicon film with large crystal grain size 14 Protrusion 15 Oxide film 16 First crystalline silicon film 17 Second crystalline silicon film 18 Light beam 19 Light beam 21 Island-shaped Crystalline silicon film (semiconductor layer)
22 Gate insulating film 23 Gate electrode 24 N-type impurity (phosphorus)
25 Region not implanted with phosphorus 26 TFT channel region 27 Interlayer insulating film 28 TFT electrode / wiring 29 TFT
100 TFT

Claims

（ａ）基板の上に非晶質半導体膜を形成する工程と、
（ｂ）酸素を含む雰囲気下で、前記非晶質半導体膜の一部の領域に光線を照射し、当該光照射された領域の前記非晶質半導体膜を完全に溶融し、結晶化することによって結晶質半導体膜を部分的に形成する工程と、
（ｃ）前記非晶質半導体膜の少なくとも上層部分を溶融するエネルギー密度の光線を前記結晶質半導体膜および前記非晶質半導体膜に照射することによって、前記結晶質半導体膜よりも上面が平坦な第１の結晶質半導体膜を形成するとともに、前記非晶質半導体膜が結晶化された第２の結晶質半導体膜を形成する工程と、
（ｄ）前記工程（ｂ）と前記工程（ｃ）との間に、前記結晶質半導体膜および前記非晶質半導体膜の上面に形成された酸化膜をエッチングする工程と、
を包含する表示装置の製造方法。 (A) forming an amorphous semiconductor film on the substrate;
(B) In an atmosphere containing oxygen, a part of the amorphous semiconductor film is irradiated with light, and the amorphous semiconductor film in the light-irradiated region is completely melted and crystallized. A step of partially forming a crystalline semiconductor film by:
(C) The upper surface of the amorphous semiconductor film is flatter than the crystalline semiconductor film by irradiating the crystalline semiconductor film and the amorphous semiconductor film with a light beam having an energy density that melts at least an upper layer portion of the amorphous semiconductor film. Forming a first crystalline semiconductor film and forming a second crystalline semiconductor film obtained by crystallizing the amorphous semiconductor film;
(D) etching the oxide film formed on the upper surface of the crystalline semiconductor film and the amorphous semiconductor film between the step (b) and the step (c);
A method for manufacturing a display device including:

前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は、前記第２の結晶質半導体層に含まれる結晶粒の平均粒径よりも大きい、請求項１に記載の表示装置の製造方法。 2. The display device according to claim 1, wherein an average grain size of crystal grains contained in the first crystalline semiconductor layer is larger than an average grain diameter of crystal grains contained in the second crystalline semiconductor layer. Method.

前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は１μｍ超である請求項１または２に記載の表示装置の製造方法。 The method for manufacturing a display device according to claim 1, wherein an average grain size of crystal grains included in the first crystalline semiconductor layer is greater than 1 μm.

前記工程（ｃ）は、前記第１の結晶質半導体層の前記上面の平均粗さ（Ｒａ）を５ｎｍ以下まで平坦化する工程を包含する、請求項１から３のいずれかに記載の表示装置の製造方法。 The display device according to claim 1, wherein the step (c) includes a step of flattening an average roughness (Ra) of the upper surface of the first crystalline semiconductor layer to 5 nm or less. Manufacturing method.

前記工程（ｃ）は、前記第１の結晶質半導体層の前記上面の最大粗さ（Ｒｍａｘ）を２０ｎｍ以下まで平坦化する工程を包含する、請求項１から４のいずれかに記載の表示装置の製造方法。 The display device according to claim 1, wherein the step (c) includes a step of flattening a maximum roughness (Rmax) of the upper surface of the first crystalline semiconductor layer to 20 nm or less. Manufacturing method.

前記工程（ｃ）は、実質的に酸素を含まない、真空中または不活性ガス雰囲気下で行われる、請求項１から５のいずれかに記載の表示装置の製造方法。 The method for manufacturing a display device according to claim 1, wherein the step (c) is performed in a vacuum or in an inert gas atmosphere substantially free of oxygen.

表示部と、前記表示部に信号を供給する駆動回路が、同一の基板上に一体に形成されている表示装置であって、
前記駆動回路は、上面が平坦な第１の結晶質半導体層を含む半導体素子を備え、
前記表示部は、第２の結晶質半導体層を含む半導体素子を備えており、
前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は、前記第２の結晶質半導体層に含まれる結晶粒の平均粒径よりも大きい、表示装置。 The display unit and the drive circuit that supplies a signal to the display unit are a display device formed integrally on the same substrate,
The drive circuit includes a semiconductor element including a first crystalline semiconductor layer having a flat upper surface,
The display unit includes a semiconductor element including a second crystalline semiconductor layer,
The display device, wherein an average grain size of crystal grains contained in the first crystalline semiconductor layer is larger than an average grain size of crystal grains contained in the second crystalline semiconductor layer.

前記第１の結晶質半導体層に含まれる結晶粒の平均粒径は１μｍ超である請求項７に記載の表示装置。 The display device according to claim 7, wherein an average grain size of crystal grains included in the first crystalline semiconductor layer is greater than 1 μm.

前記第１の結晶質半導体層の上面の平均粗さ（Ｒａ）は５ｎｍ以下である請求項７または８に記載の表示装置。 The display device according to claim 7 or 8, wherein an average roughness (Ra) of an upper surface of the first crystalline semiconductor layer is 5 nm or less.

前記第１の結晶質半導体層の上面の最大高さ（Ｒｍａｘ）は２０ｎｍ以下である請求項７から９のいずれかに記載の表示装置。 The display device according to claim 7, wherein the maximum height (Rmax) of the upper surface of the first crystalline semiconductor layer is 20 nm or less.

前記第１および第２の結晶質半導体層の上面を覆うゲート絶縁膜をさらに有し、前記ゲート絶縁膜の厚さは５０ｎｍ以下である、請求項７から１０のいずれかに記載の表示装置。 11. The display device according to claim 7, further comprising a gate insulating film covering upper surfaces of the first and second crystalline semiconductor layers, wherein the thickness of the gate insulating film is 50 nm or less.