JP2007019702A - レベル設定回路 - Google Patents

Abstract

【課題】 信号を所定のレベルに設定して出力させることができ、かつ、プロセスばらつきによる設定レベルのばらつきを小さくすることができるレベル設定回路を提供する。
【解決手段】 ベースを入力、エミッタを出力とするバイポーラトランジスタＱ２を用いたエミッタフォロワにかかる。バイポーラトランジスタＱ２のベースとエミッタとを第１の負荷抵抗２が接続している。バイポーラトランジスタＱ２のコレクタ側へとつながる所定電位とベースとを第２の負荷抵抗３が接続している。バイポーラトランジスタＱ２のベースに直列にスイッチＳＷ１が接続されている。
【選択図】 図１

Description

本発明は、一般にレベル設定回路に関し、より特定的には信号を所定のレベルに設定して出力させることができ、かつ、プロセスばらつきによる設定レベルのばらつきを小さくすることができるように改良されたレベル設定回路に関する。

集積回路の製造プロセスの微細化や高機能化は、電源電圧の低電圧化を可能にしている。電子デバイスの低消費電力動作の需要は高まるばかりであり、この流れは必然的なものである。しかし、電源電圧の低電圧化は、わずかな電源変動が招く回路の誤動作に象徴されるように、回路の電圧余裕の低下にも直結する。回路設計者は、厳しい電圧余裕の制約下で、所定の機能を具備する回路の設計に挑戦している。

信号を所定のレベルに設定して出力させる回路は、次段回路の入力信号を所定のレベルに設定するために、一般的に用いられる機能である。

簡単なレベル設定回路を図８に示す。これは、ＮＰＮトランジスタＱ１２のベースに入力信号端子１１、エミッタに出力信号端子１０と電流源Ｉｓ１２が接続され、入力信号を負にシフトさせてエミッタに出力するエミッタフォロワである。電流源Ｉｓ１２の電流値を変化させると、ＮＰＮトランジスタＱ１２のベース・エミッタ間電圧ＶＢＥが変化し、出力信号の入力信号に対するシフト量、つまり、出力信号の設定レベルが変化する。

図９は、図８の回路を差動動作回路の出力として適用したものである。この回路は、エミッタが共通に接続されたＮＰＮトランジスタ対Ｑ１１（Ｑ１１ａ、Ｑ１１ｂ）と電流源Ｉｓ１１を有し、それぞれのコレクタにエミッタフォロワを形成するＮＰＮトランジスタＱ１２ａ、Ｑ１２ｂが接続されている。また、ＮＰＮトランジスタＱ１１ａ、Ｑ１１ｂのそれぞれのコレクタには負荷抵抗１３ａ、１３ｂが接続されており、負荷抵抗１３ａ、１３ｂはその一端が電源電圧に接続された負荷抵抗１４の他端で共通に接続されている。ＮＰＮトランジスタＱ１２ａ、Ｑ１２ｂのそれぞれのエミッタに出力信号端子１０ａ、１０ｂが接続されている。１１ａ、１１ｂは入力信号端子である。

前記と同様の原理から、電流源Ｉｓ１２ａ、Ｉｓ１２ｂの電流値によって、出力信号の差動負荷電圧に対するシフト量、つまり、出力信号の設定レベルが変化する。さらに、負荷抵抗１３ａ、１３ｂ、１４の抵抗値を変化させると、出力信号の振幅および設定レベルが変化する。

図１０は、特許文献１で開示された回路である。ソースが共通に接続された電界効果トランジスタ対と電流源を３組有し、１組の電界効果トランジスタ対Ｑ１１のゲートに入力信号端子対１１ａ、１１ｂ、ドレインに出力信号端子対１０ａ、１０ｂが接続されている。電界効果トランジスタ対Ｑ２１、Ｑ２２の一方のトランジスタＱ２１ａ、Ｑ２２ａにおいて、ゲートに同一の制御信号端子２０ａ、ドレインにそれぞれ出力信号端子１０ａ、電源電圧が接続されている。電界効果トランジスタ対Ｑ２１、Ｑ２２の他方のトランジスタＱ２１ｂ、Ｑ２２ｂにおいて、ゲートに同一の制御信号端子２０ｂ、ドレインにそれぞれ電源電圧、出力信号端子１０ｂが接続されている。また、出力信号端子１０ａ、１０ｂはそれぞれ、一端が電源電圧である負荷抵抗１３ａ、１３ｂの他端に接続されている。Ｉｓ１１，２１，２２は電流源である。

制御信号を変化させると、電界効果トランジスタ対Ｑ２１、Ｑ２２に流れる電流の電流値が、つまり負荷抵抗１３ａ、１３ｂに流れる電流の電流値が変化し、差動負荷電圧すなわち出力電圧のレベルが変化する。さらに、負荷抵抗１３ａ、１３ｂの抵抗値や、電流源Ｉｓ１１の電流値を変化させると、出力信号の振幅およびレベルが変化する。

特開平９−１８３２９号公報

一般に、集積回路の製造プロセスにおいては、ドーピングプロファイルやドーパントの拡散距離の不均一さ、アラインメントの精度などに起因するばらつき（以下プロセスばらつき）が生じる。プロセスばらつきは、特に、電界効果トランジスタのしきい値や受動素子である抵抗の絶対値などに大きなばらつきを与える。

上記に例示された従来の回路においては、信号を所定のレベルに設定して出力させる上で、次のような課題が挙げられる。

負荷抵抗として拡散抵抗や多結晶シリコン抵抗を用いる場合、抵抗の絶対値は、プロセスばらつきによって一般に１０％以上ものばらつき（以下特に抵抗ばらつき）が与えられる。そのため、少なくともウェハ間やロット間で、出力レベルが抵抗の絶対値で決定される従来の回路において、出力レベルには意図しない大きなばらつきが生じる。特に、次段回路が動作入力電圧範囲や電圧余裕の小さい回路である場合、出力信号のわずかな設定レベルのズレが致命的となって、回路の誤動作の要因となりうる。

一方、負荷抵抗として三極管領域で動作する電界効果トランジスタを用いる場合、プロセスばらつきに起因するしきい値ばらつきによって、出力信号の設定レベルは大きくばらつくことになる。負荷抵抗としてベースとコレクタが接続されたバイポーラトランジスタを用いる場合、プロセスばらつきによる設定レベルのばらつきこそ比較的小さいものの、負荷抵抗間の電圧降下がＶＢＥ（一般に０．７Ｖ以上）程度あり、所定の値まで小さくすることはできず、必ずしも低電圧動作に適した負荷抵抗であるとはいい難い。

負荷抵抗を必要としない図８のレベル設定回路は、（Ａ）差動信号のレベル設定に向かない、（Ｂ）電流源の電流値によって変化する出力信号の設定レベルは十分大きくない、という課題がある。一方、図９や図１０の装置には、既述のようにプロセスばらつきに起因する出力信号の設定レベルのばらつきが問題となり、特に図１０の装置は（Ａ）素子数が多く消費電力も大きい、（Ｂ）プロセスばらつきを補償する精度の高い制御信号が必要となる、という別の課題も存在する。

以上より、（Ａ）差動信号にも適用できる、（Ｂ）出力レベルの設定可能範囲が比較的大きい、（Ｃ）プロセスばらつきによる設定レベルのばらつきが小さい、（Ｄ）構成する素子数が少ない、などの条件が、低電圧動作や低消費電力動作に適したレベル設定回路といえる。

この発明は上記課題を解決するためになされたものであり、信号を所定のレベルに設定して出力させることができるレベル設定回路を提供することを目的とする。

この発明の他の目的は、低電圧動作や低消費電力動作に適したレベル設定回路を提供することを目的とする。

この発明の他の目的は、差動信号にも適用できるレベル設定回路を提供することにある。

この発明の他の目的は、出力レベルの設定可能範囲が比較的大きいレベル設定回路を提供することにある。

この発明の他の目的は、プロセスばらつきによる設定レベルのばらつきが小さいレベル設定回路を提供することにある。

この発明の他の目的は、構成する素子数が少ないレベル設定回路を提供することにある。

この発明に従うレベル設定回路は、ベースを入力、エミッタを出力とするバイポーラトランジスタを用いたエミッタフォロワにおいて、上記ベースと上記エミッタとを接続する第１の負荷抵抗と、コレクタ側へとつながる所定電位と上記ベースとを接続する第２の負荷抵抗と、上記ベースに直列に接続されたスイッチとを有することを特徴とする。

好ましい実施態様によれば、上記スイッチは、スイッチ用トランジスタで構成され、上記バイポーラトランジスタのベースと、上記スイッチ用トランジスタのコレクタあるいはドレインとが接続される。

この場合、好ましくは、上記バイポーラトランジスタのコレクタと上記所定電位とを接続する第３の負荷抵抗を有する。

上記バイポーラトランジスタのコレクタと上記所定電位とを接続するダイオードを有してもよい。

また、上記バイポーラトランジスタのエミッタと、上記第１の負荷抵抗のエミッタ側の一端とを接続するダイオードを有してもよい。

他の好ましい実施態様によれば、上記スイッチは、エミッタあるいはソースが共通に接続された一対の第１および第２スイッチ用トランジスタで構成される。上記第１の負荷抵抗と上記第２の負荷抵抗を有する上記バイポーラトランジスタは一対設けられ、一方のバイポーラトランジスタのベースと、上記第１のスイッチ用トランジスタのコレクタあるいはドレインとが接続され、他方のバイポーラトランジスタのベースと、上記第２のスイッチ用トランジスタのコレクタあるいはドレインとが接続される。

この場合、好ましくは、上記一対のバイポーラトランジスタのそれぞれのコレクタと上記所定電位とを接続する一対の第３の負荷抵抗を有する。

上記一対のバイポーラトランジスタのそれぞれのコレクタと上記所定電位とを接続する一対のダイオードを有してもよい。

また、上記一対のバイポーラトランジスタのそれぞれのエミッタと、それぞれの上記第１の負荷抵抗のエミッタ側の一端とを接続する一対のダイオードを有してもよい。

本発明により、シングルエンド入力信号にも差動入力信号にも適用でき、出力レベルの設定可能範囲が比較的大きく、かつ、プロセスばらつきによる設定レベルのばらつきが小さいレベル設定回路を実現することができる。

また、本発明により、出力信号のレベル設定に必要な負荷抵抗間の電圧降下を所定の値に制御することができ、素子数が少なく簡単な構成であることから、低電圧動作や低消費電力動作に適したレベル設定回路を実現することができる。

以下、この発明の実施例を図面を用いて説明する。

図１は、本発明にかかるレベル設定回路の構成を端的に示した回路である。ＮＰＮトランジスタＱ２のエミッタに出力信号端子０と電流源Ｉｓ２が接続されている。また、ベースとエミッタとを接続する第１の負荷抵抗２、電源電位とベースとを接続する第２の負荷抵抗３、ベースに直列に接続されたスイッチＳＷ１とから構成されている。

本実施例のレベル設定回路を具体化した例を図２に示す。図１のレベル設定回路におけるスイッチＳＷ１として、上記ＮＰＮトランジスタＱ２のベースに直列に接続されたスイッチ用トランジスタＱ１を用いており、当該スイッチ用トランジスタＱ１のベースが入力信号端子１となっている。スイッチ用トランジスタＱ１は、図のようにバイポーラトランジスタで構成してもよいし、電界効果トランジスタで構成してもよい。以下、本発明にかかるレベル設定回路の動作を、図２のレベル設定回路を用いて説明する。

電流源Ｉｓ２の電流値を変化させることにより、ＮＰＮトランジスタＱ２のベース・エミッタ間電圧ＶＢＥを変化させ、出力信号のスイッチ用トランジスタＱ１のコレクタ電位に対するシフト量を変化させることができる。しかし、先の（Ｂ）で述べたように、電流源Ｉｓ２の電流値を大きく変化させたとしても、当該シフト量は高々電流変化量の対数に相当する程度であり、例えば−１．０Ｖ程度（−ＶＢＥの約１．２〜１．５倍）シフトさせることは困難である。このことは、出力レベルの設定可能範囲が制約されることを意味する。

ここで、第１の負荷抵抗２の抵抗値をｒ２、第２の負荷抵抗３の抵抗値をｒ３とする。抵抗値ｒ２を十分高くし、第１の負荷抵抗２に流れる電流をＮＰＮトランジスタＱ２のコレクタ・エミッタ間に流れる電流より十分小さくなるように設定すれば、出力信号のオンレベルの電源電圧に対するシフト量は−（１＋ｒ３/ｒ２）ＶＢＥで表されることになる（定量的な説明は後述）。

したがって、図１に示した比較的構成素子の少ない回路構成を用いることにより、電流源Ｉｓ２が正常動作から外れないだけの十分な電圧が確保される範囲において、ｒ３/ｒ２を設定すれば、出力レベルの設定可能範囲を比較的大きくすることができる。

また、本実施例の回路構成を用いることの最大の特徴は、上記シフト量が抵抗値の絶対値ではなく抵抗値の比率で決定されることにある。つまり、抵抗ばらつきによって抵抗値が１０％以上ばらついたとしても、上記シフト量はほぼ一定値に設定される。

なお、プロセスばらつきによる能動素子の特性値ばらつきは不可避のものであるが、一般にプロセスばらつきはレベル設定回路の前後に接続する回路を構成する能動素子の特性値も同一方向にばらつくため、設定レベルのばらつきに対してそれほど深刻な事態をもたらすものではない。少なくとも、抵抗ばらつきによる上記シフト量のばらつきを極めて小さくできることは、結果的にプロセスばらつきがもたらす設定レベルの（意図しない）ばらつきをより抑制する効果に直結する。

ところで、負荷抵抗としては拡散抵抗や多結晶シリコン抵抗を使用することを想定しているが、これに伴ってＮＰＮトランジスタＱ２のベース・エミッタ間に意図しない寄生容量が付加されると、その容量値の大きさ次第では所定の周波数帯域での動作が得られなくなる可能性があることに注意する必要がある。

以上はＮＰＮトランジスタを用いた場合の説明であったが、ＰＮＰトランジスタを用いて実現することにより上記シフト量を正にすることができることは、容易に理解することができる。

図３は実施例２にかかるレベル設定回路の回路図である。スイッチは、エミッタ（バイポーラトランジスタが用いられた場合）あるいはソース（電界効果トランジスタが用いられた場合）が共通に接続された一対の第１および第２スイッチ用トランジスタＱ１ａ、Ｑ１ｂで構成される。第１の負荷抵抗２ａ，２ｂと第２の負荷抵抗３ａ、３ｂを有するバイポーラトランジスタＱ２ａ，Ｑ２ｂは一対設けられている。一方のバイポーラトランジスタＱ２ａのベースと、第１のスイッチ用トランジスタＱ１ａのコレクタあるいはドレインとが接続される。他方のバイポーラトランジスタＱ２ｂのベースと、第２のスイッチ用トランジスタＱ１ｂのコレクタあるいはドレインとが接続される。１ａ、１ｂは入力信号端子であり、０ａ，０ｂは出力信号端子であり、Ｉｓ１，Ｉｓ２ａ，Ｉｓ２ｂは、電流源である。

このように、実施例１のレベル設定回路において、エミッタが共通に接続されたスイッチ用トランジスタ対Ｑ１を有し、当該スイッチ用トランジスタＱ１ａ、Ｑ１ｂのコレクタに、上記ＮＰＮトランジスタＱ２ａ、Ｑ２ｂのベースがそれぞれ接続された構成であってもよい。一方、本実施例のレベル設定回路は、実施例１のレベル設定回路を差動動作回路の出力として適用したものとみることもできる。なお、第１の負荷抵抗２ａ、２ｂの抵抗値は同一のものとし、第２の負荷抵抗３ａ、３ｂの抵抗値は同一のものとする。

本実施例のレベル設定回路は、実施例１のレベル設定回路と同様の効果に加えて、差動信号にも適用できる点が特徴である。

ここで、本実施例のレベル設定回路（図３）と従来のレベル設定回路（図９）の差動出力動作を比較するため、それぞれのレベル設定回路における差動負荷電圧と差動出力信号電圧の関係(一方のみ表示)をそれぞれ図４（ａ）と図４（ｂ）に示す。

差動入力信号によるスイッチ動作の結果、差動負荷電圧と差動出力信号電圧の差はともにＶＢＥである。また、差動出力信号の振幅は、それぞれ負荷抵抗３ａ、３ｂ、１３ａ、１３ｂの抵抗値ｒ３、ｒ１３と、電流源Ｉｓ１、Ｉｓ１１の電流値Ｉ１、Ｉ１１の積で表され、ともに抵抗ばらつきの影響を受ける。

ところで、図９のレベル設定回路では、差動出力信号のオンレベルが負荷抵抗１４の抵抗値ｒ１４と電流源Ｉｓ１１の電流値Ｉ１１の積で表されるため、当該オンレベルは抵抗ばらつきの影響を直接受けてばらつくことになる。

他方、本実施例のレベル設定回路では、当該オンレベルが第２の負荷抵抗対３ａ，３ｂの抵抗値と第１の負荷抵抗対２ａ，２ｂの抵抗値の比ｒ３/ｒ２と上記ＮＰＮトランジスタ対Ｑ２ａ、Ｑ２ｂのベース・エミッタ間電圧ＶＢＥの積で表される、つまり、抵抗ばらつきによる当該オンレベルのばらつきは極めて小さい。

したがって、本実施例のレベル設定回路では、結果的に差動出力信号のコモンレベルは抵抗ばらつきの影響をほとんど受けない。言い換えれば、本実施例のレベル設定回路を用いることにより、出力レベルの設定可能範囲が比較的大きく、かつ、プロセスばらつきによる設定レベルのばらつきが小さくすることができる。

図５は、実施例３にかかるレベル設定回路の回路図である。図５に示す回路において、図３に示す回路と同一部分には同一の参照番号を付し、その説明を繰り返さない。本実施例では、ＮＰＮトランジスタＱ２ａ、Ｑ２ｂのコレクタと電源電圧との間に第３の負荷抵抗５ａ、５ｂを接続することを特徴とする。

一般に、バイポーラトランジスタのコレクタ電流は、ベース電流によって制御されコレクタ・エミッタ間電圧にはほとんど依存しない。しかし、厳密にはコレクタ電圧で生じるベース・コレクタ間空乏層により実質的なベース幅が変化する現象のために、コレクタ・エミッタ間電圧の増大に伴ってコレクタ電流は増加する。これをアーリ効果という。

いま、プロセスばらつきによって電流源Ｉｓ２ａ、Ｉｓ２ｂの電流値Ｉ２にばらつきが生じる場合を考える。Ｉ２が設計値から大きくなると、ＮＰＮトランジスタＱ２ａ、Ｑ２ｂのコレクタ電流の増大によりベース・エミッタ間電圧はわずかながらも大きくなり、結果的に出力レベルのばらつきを与える。ここで、負荷抵抗５ａ、５ｂが存在すれば、コレクタ電流の増大によって負荷抵抗間の電圧降下が増大するためにコレクタ電圧は抑制され、アーリ効果を考えればコレクタ電流は抑制する方向に働くこととなる。つまり、ＮＰＮトランジスタＱ２ａ、Ｑ２ｂのベース・エミッタ電圧ＶＢＥは、電流源の電流値ばらつきに対して補償することができる。

したがって、本実施例のレベル設定回路を用いることにより、出力信号の設定レベルの制御性をより高くすることが可能となる。

なお、本実施例では、差動入力信号を適用する場合を例示したが、図２に示すようなシングルエンド入力信号を適用するように構成にしてもよい。

図６は、実施例４にかかるレベル設定回路の回路図である。図６に示す回路において、図２に示す回路と同一部分には同一の参照番号を付し、その説明を繰り返さない。本実施例では、ＮＰＮトランジスタＱ２のコレクタと電源電圧との間にダイオード６を１つ接続したことを特徴とする。ただし、出力信号端子０は、ＮＰＮトランジスタＱ２のエミッタではなくコレクタに接続する。

ここで、ダイオード６として、上記ＮＰＮトランジスタＱ２と同等の物性値を有するＮＰＮトランジスタのベースとコレクタを接続したものを適用すれば、出力信号のオンレベルの電源電圧に対するシフト量は−（ｒ３/ｒ２）ＶＢＥとなる。

したがって、上記シフト量の絶対値をＶＢＥより小さく設定したければ、本実施例のレベル設定回路を適用すればよい。

なお、本実施例では、シングルエンド入力信号を適用する場合を例示したが、図３に示すような差動入力信号を適用するように構成してもよい。

図７は、実施例５にかかるレベル設定回路の回路図である。図７に示す回路において、図３に示す回路と同一部分には同一の参照番号を付し、その説明を繰り返さない。本実施例では、ＮＰＮトランジスタＱ２ａ、Ｑ２ｂのエミッタと、第１の負荷抵抗２ａ、２ｂのエミッタ側の一端との間にダイオード７ａ、７ｂをそれぞれ１つ接続することを特徴とする。

ここで、ダイオード７ａ、７ｂとして、ＮＰＮトランジスタＱ２ａ、Ｑ２ｂと同等の物性値を有するＮＰＮトランジスタのベースとコレクタを接続したものを適用すれば、出力信号のオンレベルの電源電圧に対するシフト量は−（２＋ｒ３/ｒ２）ＶＢＥとなる。

したがって、上記シフト量の絶対値を大きく設定したければ、本実施例のレベル設定回路を適用してもよい。

なお、接続するダイオード数をｎとすると、電流源Ｉｓ２が正常動作から外れないだけの十分な電圧が確保される範囲において、上記シフト量は−（１＋ｎ＋ｒ３/ｒ２）ＶＢＥとなる。

なお、本実施例では、差動入力信号を適用する場合を例示したが、図２に示すようなシングルエンド入力信号を適用するように構成にしてもよい。

今回開示された実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明によれば、プロセスばらつきによる設定レベルのばらつきが小さいレベル設定回路を得ることができる。

実施例１にかかるレベル設定回路の構成を示す図である。 実施例１にかかるレベル設定回路の具体的構成を示す図である。 実施例２にかかるレベル設定回路の構成を示す図である。 実施例２と従来（図９）の可変レベルシフトにおける差動負荷電圧と出力信号電圧の関係を示す図である。 実施例３にかかるレベル設定回路の回路図である。 実施例４にかかるレベル設定回路の回路図である。 実施例５にかかるレベル設定回路の回路図である。 一般のエミッタフォロワの構成を示す図である。 従来のレベル設定回路の構成を示す図である。 他の従来のレベル設定回路の構成を示す図である。

符号の説明

０ 出力信号端子
１ 入力信号端子
２ 第１の負荷抵抗
３ 第２の負荷抵抗
５ａ、５ｂ 第３の負荷抵抗
６ ダイオード
７ａ，７ｂ ダイオード
１０ 出力信号端子
１１ 入力信号端子
１３ａ，１３ｂ 負荷抵抗
１４ 負荷抵抗
Ｑ１，Ｑ２ トランジスタ
ＳＷ１ スイッチ
Ｉｓ１，Ｉｓ２ 電流源

Claims (9)

1. ベースを入力、エミッタを出力とするバイポーラトランジスタを用いたエミッタフォロワにおいて、
   前記ベースと前記エミッタとを接続する第１の負荷抵抗と、
   コレクタ側へとつながる所定電位と前記ベースとを接続する第２の負荷抵抗と、
   前記ベースに直列に接続されたスイッチとを有することを特徴とするレベル設定回路。
2. 前記スイッチは、スイッチ用トランジスタで構成され、
   前記バイポーラトランジスタのベースと、前記スイッチ用トランジスタのコレクタあるいはドレインとが接続されることを特徴とする請求項１に記載のレベル設定回路。
3. 前記スイッチは、エミッタあるいはソースが共通に接続された一対の第１および第２スイッチ用トランジスタで構成され、
   前記第１の負荷抵抗と前記第２の負荷抵抗を有する前記バイポーラトランジスタは一対設けられ、
   一方のバイポーラトランジスタのベースと、前記第１スイッチ用トランジスタのコレクタあるいはドレインとが接続され、
   他方のバイポーラトランジスタのベースと、前記第２スイッチ用トランジスタのコレクタあるいはドレインとが接続されることを特徴とする請求項１に記載のレベル設定回路。
4. 前記バイポーラトランジスタのコレクタと前記所定電位とを接続する第３の負荷抵抗を有することを特徴とする請求項２に記載のレベル設定回路。
5. 前記一対のバイポーラトランジスタのそれぞれのコレクタと前記所定電位とを接続する一対の第３の負荷抵抗を有することを特徴とする請求項３に記載のレベル設定回路。
6. 前記バイポーラトランジスタのコレクタと前記所定電位とを接続するダイオードを有することを特徴とする請求項２に記載のレベル設定回路。
7. 前記一対のバイポーラトランジスタのそれぞれのコレクタと前記所定電位とを接続する一対のダイオードを有することを特徴とする請求項３に記載のレベル設定回路。
8. 前記バイポーラトランジスタのエミッタと、前記第１の負荷抵抗のエミッタ側の一端とを接続するダイオードを有することを特徴とする請求項２に記載のレベル設定回路。
9. 前記一対のバイポーラトランジスタのそれぞれのエミッタと、それぞれの前記第１の負荷抵抗のエミッタ側の一端とを接続する一対のダイオードを有することを特徴とする請求項３に記載のレベル設定回路。
   
   

Images