JP2007019526A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007019526A5 JP2007019526A5 JP2006220067A JP2006220067A JP2007019526A5 JP 2007019526 A5 JP2007019526 A5 JP 2007019526A5 JP 2006220067 A JP2006220067 A JP 2006220067A JP 2006220067 A JP2006220067 A JP 2006220067A JP 2007019526 A5 JP2007019526 A5 JP 2007019526A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- substrate
- type layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 186
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 claims description 142
- 239000000758 substrate Substances 0.000 claims description 113
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 98
- 239000011787 zinc oxide Substances 0.000 claims description 50
- 150000001875 compounds Chemical class 0.000 claims description 38
- 229910002601 GaN Inorganic materials 0.000 claims description 31
- 239000000203 mixture Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910003465 moissanite Inorganic materials 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 229910017083 AlN Inorganic materials 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000011701 zinc Substances 0.000 description 13
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 11
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 239000012159 carrier gas Substances 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- -1 zinc oxide compound Chemical class 0.000 description 6
- IBEFSUTVZWZJEL-UHFFFAOYSA-N Trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 5
- 101700073051 HEMT Proteins 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000001681 protective Effects 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N HCl Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N Trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical class [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- ZSBXGIUJOOQZMP-JLNYLFASSA-N Matrine Chemical compound C1CC[C@H]2CN3C(=O)CCC[C@@H]3[C@@H]3[C@H]2N1CCC3 ZSBXGIUJOOQZMP-JLNYLFASSA-N 0.000 description 1
- 229910020160 SiON Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229950008597 drug INN Drugs 0.000 description 1
- 230000002349 favourable Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000001678 irradiating Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000000873 masking Effects 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical group 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N oxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Description
本発明は窒化物半導体を用いた発光ダイオード（ＬＥＤ）やレーザダイオードなどの発光素子、ＨＥＭＴなどのトランジスタ素子など、窒化物半導体結晶層を用いた半導体素子に関する。さらに詳しくは、酸化亜鉛系化合物基板上に窒化物半導体層を成長することにより、基板と窒化物半導体層との格子定数差を小さくして、結晶性の優れた窒化物半導体層を成長すると共に、基板を除去する場合でも容易にウェットエッチングで除去することができる窒化物半導体素子に関する。 The present invention is the light emitting element such as a light emitting diode (LED) or laser diode using nitride semiconductor, such as a transistor device such as HEMT, relates to a semiconductor element using a nitride semiconductor crystal layer. More specifically, by growing a nitride semiconductor layer on a zinc oxide-based compound substrate, the lattice constant difference between the substrate and the nitride semiconductor layer is reduced, and a nitride semiconductor layer having excellent crystallinity is grown. relates to a nitride semiconductor element which can be removed easily in wet etching even when the substrate is removed.
近年、窒化物半導体を用いた青色系発光ダイオード（ＬＥＤ）やレーザダイオードなどの窒化物半導体発光素子が実用化されている。この窒化物半導体を用いた青色系の光を発光するＬＥＤは、たとえば図６に示されるように、サファイア基板３１上に、ＭＯＣＶＤ法によりＧａＮなどからなる低温バッファ層３２、ＧａＮなどからなるｎ形層３３と、バンドギャップエネルギーがｎ形層３３のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変り得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）３４と、ＧａＮなどからなるｐ形層３５とが積層されて半導体積層部３６が形成され、その表面に透光性導電層３７を介して、ｐ側電極３８が設けられ、積層された半導体積層部３６の一部がエッチングされて露出したｎ形層３３の表面にｎ側電極３９が設けられることにより形成されている。なお、ｎ形層３３およびｐ形層３５はキャリアの閉じ込め効果を向上させるため、活性層側にＡｌＧａＮ系（ＡｌとＧａの比率が種々変り得ることを意味する、以下同じ）化合物などのさらにバンドギャップエネルギーの大きい半導体層が用いられることがある。 In recent years, nitride semiconductor light emitting devices such as blue light emitting diodes (LEDs) and laser diodes using nitride semiconductors have been put into practical use. For example, as shown in FIG. 6, an LED that emits blue light using a nitride semiconductor includes a low-temperature buffer layer 32 made of GaN or the like on a sapphire substrate 31 by MOCVD, and an n-type made of GaN or the like. An active layer comprising a layer 33 and a material having a band gap energy smaller than that of the n-type layer 33 and determining an emission wavelength, for example, an InGaN-based (meaning that the ratio of In and Ga can be variously changed, the same applies hereinafter) compound semiconductor (Light emitting layer) 34 and a p-type layer 35 made of GaN or the like are laminated to form a semiconductor laminated portion 36, and a p-side electrode 38 is provided on the surface via a translucent conductive layer 37. An n-side electrode 39 is provided on the surface of the n-type layer 33 exposed by etching a part of the semiconductor laminated portion 36. Note that the n-type layer 33 and the p-type layer 35 further improve the carrier confinement effect, so that the active layer side has a further band such as an AlGaN-based compound (meaning that the ratio of Al and Ga can be changed variously, the same applies hereinafter). A semiconductor layer having a large gap energy may be used.
この窒化物半導体層をＭＯＣＶＤ法により積層する場合、その基板としては、殆どの場合、図６に示される例のように、サファイア基板が用いられるか、ＳｉＣ基板が用いられ、窒化物半導体と格子整合しない材料が用いられている（たとえば特許文献１参照）。この他にはＳｉ基板を用いる例もあるが、Ｓｉでは成長する窒化物半導体層の結晶性がさらに悪化するし、Ｓｉは発光した光を吸収して輝度の向上を図れないため、付加価値の高い高輝度品には不向きである。
前述のように、窒化物半導体層を成長する場合、殆どの場合はサファイア基板かＳｉＣ基板が用いられる。しかし、サファイア基板やＳｉＣ基板は、非常に硬い材料で、ウェハからチップ化する場合の切断が大変であると共に、チップに割れが入り歩留りを低下させ、コストアップになるという問題がある。また、レーザダイオードの場合には鏡面の反射面を形成するため劈開することが好ましいが、とくにサファイアは、安定した化合物で劈開することができない。 As described above, when a nitride semiconductor layer is grown, in most cases, a sapphire substrate or a SiC substrate is used. However, the sapphire substrate and the SiC substrate are very hard materials, and there are problems that cutting in the case of forming a chip from a wafer is difficult, and the chip is cracked to reduce the yield, resulting in an increase in cost. In the case of a laser diode, it is preferable to cleave in order to form a mirror reflection surface. In particular, sapphire cannot be cleaved with a stable compound.
また、ＳｉＣの場合は、基板吸収が大きく、とくに４００ｎｍ近傍では吸収が大きくなる。さらに、コンタクトをとりやすくするためドープを多くすると、さらに基板吸収が多くなる。このように、発光波長が短くなると、基板により発光した光の吸収も多くなるため、基板を除去することが外部量子効率を向上させる点から好ましく、また、サファイア基板の場合、下層のたとえばｎ形層に電気的に接続する電極を形成するために半導体積層部の一部をメサ状にエッチング除去することなく、半導体積層部の両面に電極を形成することができるため、基板を除去することが好ましい。しかし、サファイアやＳｉＣからなる基板を窒化物半導体層から除去するためには、基板側からレーザ光を照射して界面で剥離するか、研磨により除去する方法しかない。レーザ光の照射はウェハ１枚ずつの処理になるため、生産効率が非常に悪く、また、研磨はサファイアやＳｉＣの両方の基板とも窒化物半導体とは格子不整合系であると共に、熱膨張係数も異なるため、研磨の最中にウェハが反ったり、割れたりして、ハンドリングが難しいという問題がある。 In the case of SiC, the substrate absorption is large, and the absorption is particularly large near 400 nm. Furthermore, if the dope is increased to facilitate contact, the substrate absorption is further increased. Thus, when the emission wavelength is shortened, the absorption of light emitted by the substrate is also increased. Therefore, it is preferable to remove the substrate from the viewpoint of improving the external quantum efficiency. In the case of a sapphire substrate, the lower layer, for example, n-type Since the electrodes can be formed on both sides of the semiconductor stack without etching a part of the semiconductor stack in a mesa shape to form an electrode electrically connected to the layer, the substrate can be removed. preferable. However, in order to remove the substrate made of sapphire or SiC from the nitride semiconductor layer, there is only a method of peeling off at the interface by irradiating laser light from the substrate side or removing by polishing. Since laser irradiation is performed for each wafer, the production efficiency is very poor. Polishing is a lattice-mismatched system with nitride semiconductors for both sapphire and SiC substrates, and the coefficient of thermal expansion. Therefore, there is a problem that the wafer is warped or cracked during polishing, and handling is difficult.
本発明はこのような問題を解決するためになされたもので、窒化物半導体を用い、加工や取扱いが容易で、外部量子効率などの発光特性を向上させることができる構造のＬＥＤや半導体レーザなどの窒化物半導体素子を提供することを目的とする。 The present invention has been made to solve such problems, and uses a nitride semiconductor, is easy to process and handle, and has a structure capable of improving light emission characteristics such as external quantum efficiency. it shall be the object of providing a nitride semiconductor device.
本発明者は、窒化物半導体を結晶性よく成長し、かつ、チップ化や基板の剥離を容易にすることができて取扱いの優れた基板を用いて、窒化物半導体層を成長するため鋭意検討を重ねた結果、加工が容易なＭｇxＺｎ1-xＯ（０≦ｘ≦０.５）のような酸化亜鉛系（ＺｎＯ系ともいう）化合物を基板とし、その基板の窒化物半導体を成長する面のみが露出するように、基板の裏面および側面をマスクして、最初の窒化物半導体層の成長時に窒素雰囲気として、さらにあまり温度を上昇させないで窒化物半導体層を成長して酸化亜鉛化合物基板の露出部をなくすることにより、その後の通常のＭＯＣＶＤ法による窒化物半導体層の成長においても、基板が水素により侵されて凹凸面となることはなく、きれいな結晶の窒化物半導体層を成長することができることを見出した。 The present inventor has intensively studied to grow a nitride semiconductor layer by using a substrate that can grow a nitride semiconductor with good crystallinity and can be easily formed into a chip and peeled off the substrate and can be easily handled. As a result, a zinc oxide-based (also called ZnO-based) compound such as Mg x Zn 1-x O (0 ≦ x ≦ 0.5) that is easy to process is used as a substrate, and a nitride semiconductor is grown on the substrate. A mask is formed on the back and side surfaces of the substrate so that only the surface to be exposed is exposed to a nitrogen atmosphere during the growth of the first nitride semiconductor layer. By eliminating the exposed part of the substrate, the nitride semiconductor layer is grown by a normal MOCVD method, so that the substrate is not affected by hydrogen and becomes uneven, and a clean crystal nitride semiconductor layer is grown. To do It found that it is.
すなわち、酸化亜鉛系化合物は、ＭＯＣＶＤ法の水素雰囲気下でＩｎを含まない窒化物半導体を結晶性よく成長することができる９００℃以上の高温では、酸化亜鉛が昇華して、窒化物半導体を成長する前に基板が荒れ、結局結晶性の優れた窒化物半導体層を成長することができず、実用化されていない。しかし、前述のように、窒化物半導体を成長する面のみを露出させ、しかもキャリアガスを窒素としてできるだけ水素と高温で反応させないようにして、表面に第１の窒化物半導体層を成長することにより、窒化物半導体と格子定数の近い酸化亜鉛系化合物基板上に窒化物半導体層を成長させることができ、その第１の窒化物半導体層上には、通常の成長方法を用いても非常に結晶性の優れた窒化物半導体層を成長することができた。 In other words, zinc oxide-based compounds can grow nitride semiconductors that do not contain In in a hydrogen atmosphere of MOCVD with good crystallinity. At high temperatures of 900 ° C. or higher, zinc oxide sublimates and grows nitride semiconductors. Then, the substrate is roughened, and eventually a nitride semiconductor layer having excellent crystallinity cannot be grown and has not been put into practical use. However, as described above, the first nitride semiconductor layer is grown on the surface by exposing only the surface on which the nitride semiconductor is grown and making the carrier gas nitrogen as little as possible to react with hydrogen at a high temperature. A nitride semiconductor layer can be grown on a zinc oxide-based compound substrate having a lattice constant close to that of the nitride semiconductor, and the first nitride semiconductor layer is very crystalline even if a normal growth method is used. A nitride semiconductor layer having excellent properties could be grown.
さらに、ＺｎＯの面内格子定数はａ＝３.２５２Å、ＧａＮの面内格子定数はａ＝３.１８９Åで、ＺｎＯに対してＧａＮの面内格子定数は小さく、△ａ／ａZnO＝−１.９３７％あるが、ＩｎＧａＮ系化合物はＧａＮよりもａ軸方向の格子定数が大きく、しかもＩｎＮのａ軸の格子定数はａ＝５.７６Åと大きいため、少しのＩｎの添加でＺｎＯと同じ格子定数をもつＩｎＧａＮ系化合物を形成し得ることに着目して、基板と１％以下、さらに好ましくは０.５％以下に格子整合させた窒化物半導体層を成長し得ることを見出した。たとえばＺｎＯと格子整合するＩｎＧａＮ系化合物のＩｎの組成ｙは、仮にＩｎの組成に比例して格子定数が変化すると（実際には歪みによるボーイング効果が入るので、正確な格子定数は計算では出し難い）、ベガード則により、ａ（ｙ）＝３.１８９（１−ｙ）＋５.７６ｙ＝３.２５２とすると、ｙ＝０.０２４５、すなわち２.４５％含有させればＺｎＯと完全に格子整合させることができることが分る。そのため、まず、このような格子整合をする割合のＩｎを含有させて格子整合をとった第１の窒化物半導体層を成長することにより、非常に結晶性の優れた窒化物半導体層を得ることができることを見出した。 Furthermore, the in-plane lattice constant of ZnO is a = 3.252Å, the in-plane lattice constant of GaN is a = 3.189Å, and the in-plane lattice constant of GaN is smaller than that of ZnO, and Δa / a ZnO = −1. Although the InGaN-based compound has a lattice constant in the a-axis direction larger than that of GaN and the lattice constant in the a-axis of InN is as large as a = 5.76 、, the same lattice as ZnO can be obtained by adding a little In. Focusing on the fact that an InGaN compound having a constant can be formed, it has been found that a nitride semiconductor layer lattice-matched with the substrate at 1% or less, more preferably 0.5% or less, can be grown. For example, the In composition y of an InGaN-based compound lattice-matched with ZnO changes if the lattice constant changes in proportion to the In composition (actually, since the bowing effect due to strain is included, an accurate lattice constant is difficult to calculate. According to Vegard's law, if a (y) = 3.189 (1-y) + 5.76y = 3.252, then y = 0.0245, that is, 2.45%, it is completely lattice matched with ZnO. You can see that Therefore, a nitride semiconductor layer having very excellent crystallinity is obtained by first growing a first nitride semiconductor layer having lattice matching by containing In at such a ratio of lattice matching. I found out that I can.
なお、第１の窒化物半導体層とその上に成長する窒化物半導体層との間で格子定数の差が大きい場合には、その間に勾配層を設けたり、超格子構造を設けたりすることができるが、この第１の窒化物半導体層自身のＩｎ組成を段階的または連続的に徐々に減らしてその上の窒化物半導体層の組成に合せたり、基板と格子整合させたＩｎＧａＮ系化合物層とＧａＮ層などその上の窒化物半導体層の組成の層との超格子構造にしたりすることもできる。このようにすることにより、酸化亜鉛系化合物基板に直接格子整合をとった第１の窒化物半導体層上に、第１の窒化物半導体層と格子整合をとったｎ形層などの半導体素子を形成する窒化物半導体層を、歪みを緩和しながら直接成長することができる。 When the difference in lattice constant between the first nitride semiconductor layer and the nitride semiconductor layer grown thereon is large, a gradient layer or a superlattice structure may be provided between them. Although the In composition of the first nitride semiconductor layer itself is gradually reduced stepwise or continuously to match the composition of the nitride semiconductor layer thereon, or an InGaN-based compound layer lattice-matched with the substrate, A superlattice structure such as a GaN layer or a layer having a composition of a nitride semiconductor layer thereon may be used. In this way, a semiconductor element such as an n-type layer having a lattice match with the first nitride semiconductor layer is formed on the first nitride semiconductor layer having a lattice match directly with the zinc oxide compound substrate. The nitride semiconductor layer to be formed can be directly grown while relaxing the strain.
ここに酸化亜鉛系化合物とは、Ｚｎを含む酸化物を意味し、具体例としては、ＺｎＯの他、IIＡ族元素とＺｎ、IIＢ族元素とＺｎ、またはIIＡ族元素およびIIＢ族元素とＺｎのそれぞれの酸化物を含むものを意味する。また、窒化物半導体とは、III族元素のＧａとＶ族元素のＮとの化合物またはIII族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物（窒化物）からなる半導体をいう。 Here, the zinc oxide-based compound means an oxide containing Zn. Specific examples include ZnO, IIA group element and Zn, IIB group element and Zn, or IIA group element and IIB group element and Zn. It means what contains each oxide. The nitride semiconductor is a compound in which a group III element Ga and a group V element N or a part or all of a group III element Ga is replaced with another group III element such as Al and In, and / or Alternatively, it refers to a semiconductor made of a compound (nitride) in which a part of N of the group V element is substituted with another group V element such as P or As.
本発明による窒化物半導体素子は、発光層を形成するように少なくともｎ形層とｐ形層とを含む窒化物半導体層が積層されて半導体積層部が形成される窒化物半導体素子であって、前記半導体積層部の前記ｎ形層の前記ｐ形層と反対側にＩｎ y Ｇａ 1-y Ｎ（０＜ｙ≦０.５）層とＩｎを含まないＧａＮ層との多層構造からなる超格子構造、または露出面がＩｎ y Ｇａ 1-y Ｎ（０＜ｙ≦０.５）からなり、Ｉｎの組成が徐々にもしくは段階的に変化する勾配層により第１の窒化物半導体層がｎ形で形成され、該第１の窒化物半導体層の露出面にｎ側電極が形成され、前記ｐ形層の前記ｎ形層と反対側に該ｐ形層と電気的に接続されるようにｐ側電極が形成され、該ｐ側電極の周囲に設けられる絶縁膜上に前記ｐ側電極と接続して積層金属膜が形成されている。 A nitride semiconductor device according to the present invention is a nitride semiconductor device in which a nitride semiconductor layer is formed by laminating a nitride semiconductor layer including at least an n-type layer and a p-type layer so as to form a light emitting layer, A superlattice having a multilayer structure of an In y Ga 1-y N (0 <y ≦ 0.5) layer and a GaN layer not containing In on the opposite side of the n-type layer to the p-type layer of the semiconductor stacked portion. The first nitride semiconductor layer is n-type by a gradient layer whose structure or exposed surface is made of In y Ga 1-y N (0 <y ≦ 0.5), and the composition of In changes gradually or stepwise. An n-side electrode is formed on the exposed surface of the first nitride semiconductor layer, and the p-type layer is electrically connected to the p-type layer on the side opposite to the n-type layer. A side electrode is formed, and a laminated metal film is formed on the insulating film provided around the p-side electrode and connected to the p-side electrode. To have.
本発明による窒化物半導体素子の他の形態は、発光層を形成するように少なくともｎ形層とｐ形層とを含む窒化物半導体層が積層されて半導体積層部が形成される窒化物半導体素子であって、前記半導体積層部の前記ｎ形層の前記ｐ形層と反対側にＩｎ y Ｇａ 1-y Ｎ（０＜ｙ≦０.５）層とＩｎを含まないＧａＮ層との多層構造からなる超格子構造、または露出面がＩｎ y Ｇａ 1-y Ｎ（０＜ｙ≦０.５）からなり、Ｉｎの組成が徐々にもしくは段階的に変化する勾配層により第１の窒化物半導体層が形成され、前記半導体積層部の一部が前記半導体積層部の前記ｎ形層と反対面側からエッチングにより除去されることにより露出する前記ｎ形層の露出面にｎ側電極が形成され、前記ｐ形層の前記ｎ形層と反対側に該ｐ形層と電気的に接続されるようにｐ側電極が形成されている。 Another embodiment of the nitride semiconductor device according to the present invention is a nitride semiconductor device in which a nitride semiconductor layer is formed by laminating a nitride semiconductor layer including at least an n-type layer and a p-type layer so as to form a light emitting layer. A multilayer structure of an In y Ga 1-y N (0 <y ≦ 0.5) layer and a GaN layer not containing In on the opposite side of the p-type layer of the n-type layer of the semiconductor stacked portion. superlattice structure consisting of or exposed surface is made of in y Ga 1-y N ( 0 <y ≦ 0.5), the first nitride semiconductor by a gradient layer composition of in is gradually changing or stepwise, A layer is formed, and an n-side electrode is formed on an exposed surface of the n-type layer that is exposed by etching from a surface opposite to the n-type layer of the semiconductor stacked portion. The p-type layer is electrically connected to the p-type layer on the opposite side to the n-type layer. Uni p-side electrode that is formed.
前記第１の窒化物半導体層の前記ｐ形層と反対側の露出面が、前記第１の窒化物半導体層および前記半導体積層部を成長するために用いられた酸化亜鉛系化合物からなる基板がエッチングにより除去されることにより露出した面であることが好ましい。 An exposed surface of the first nitride semiconductor layer opposite to the p-type layer is a substrate made of a zinc oxide-based compound used for growing the first nitride semiconductor layer and the semiconductor stacked portion. It is preferable that the surface is exposed by being removed by etching .
前記ｎ側電極が形成される前記第１の窒化物半導体層の露出面に凹凸が形成され、該凹凸面に前記ｎ側電極が形成されることにより、ＬＥＤにする場合、光の取出し効率が向上する。 Irregularities are formed on the exposed surface of the first nitride semiconductor layer in which the n-side electrode is formed by Rukoto is the n-side electrode is formed on the concave convex, when the LED, the light extraction efficiency is improves.
さらに、前記ｐ側電極と接続して形成された前記積層金属膜がダイボンディング基板に直接ダイボンディングされることにより、第１の窒化物半導体層および半導体積層部を成長した基板をウェットエッチングにより除去しやすいと共に、非常に薄い素子を確実にサブマウントなどに搭載することができる。前記ダイボンディング基板が、金属または、ＡｌＮ、ＳｉＣおよびダイヤモンドのいずれか１種もしくはこれらの表面をＣｕまたはＡｇで被覆した材料からなるサブマウントなどを用いることができる。 Further, the laminated metal film formed in connection with the p-side electrode is directly die-bonded to the die bonding substrate, so that the substrate on which the first nitride semiconductor layer and the semiconductor laminated portion are grown is removed by wet etching. In addition, it is possible to easily mount a very thin element on a submount or the like. The die bonding substrate may be a metal, or any one of AlN, SiC, and diamond, or a submount made of a material obtained by coating the surface thereof with Cu or Ag.
本発明の窒化物半導体素子によれば、非常にきれいな結晶で窒化物半導体層を成長することができる。その結果、ＬＥＤやレーザダイオード（ＬＤ）などを形成しても内部量子効率が高く、しきい値電流の小さい高特性の半導体発光素子が得られるし、トランジスタなどを構成しても、リーク電流が小さく、耐圧の優れた高速のトランジスタ（ＨＥＭＴ）が得られる。 According to the nitride semiconductor element of the present invention, it is possible to grow a nitride semiconductor layer with a very beautiful crystals. As a result, even if an LED, a laser diode (LD), or the like is formed, a high-performance semiconductor light-emitting device with high internal quantum efficiency and a small threshold current can be obtained. A small high-speed transistor (HEMT) with excellent breakdown voltage can be obtained.
つぎに、まず、本発明の窒化物半導体素子を得るための原理について説明をする。図１に窒化物半導体発光素子（ＬＥＤチップ）の一例の断面説明図が示されるように、基板1上に窒化物半導体層が積層されて窒化物半導体素子を形成する場合に、基板１がＭｇxＺｎ1-xＯ（０≦ｘ≦０.５）のような酸化亜鉛系化合物からなっており、その基板１に接してＩｎyＧａ1-yＮ（０＜ｙ≦０.５）からなる第１の窒化物半導体層２が設けられ、その第１の窒化物半導体層２上に半導体素子を形成するように（図１に示される例ではＬＥＤの発光層を形成するように）、窒化物半導体層３〜７が積層されている。 Then, first, the principle for obtaining the nitride semiconductor device of the present invention will be described. As an example cross-sectional view of the nitride compound semiconductor light-emitting element in FIG. 1 (LED chip) is shown, when the nitride semiconductor layer is laminated on the substrate 1 to form a nitride semiconductor device, the substrate 1 is Mg x Zn 1-x O (0 ≦ x ≦ 0.5) is made of a zinc oxide-based compound, which contacts the substrate 1 from In y Ga 1-y N (0 <y ≦ 0.5). The first nitride semiconductor layer 2 is provided, and a semiconductor element is formed on the first nitride semiconductor layer 2 (in the example shown in FIG. 1, the light emitting layer of the LED is formed), Nitride semiconductor layers 3 to 7 are stacked.
すなわち、ＭＯＣＶＤ法により窒化物半導体層を積層するのに、基板１としてＭｇxＺｎ1-xＯなどの酸化亜鉛系化合物の基板を用い、その基板表面に直接ＩｎyＧａ1-yＮ層が第１の窒化物半導体層２として設けられている。前述のように、ＭＯＣＶＤ法により窒化物半導体層を成長しようとする場合、成長温度が高い方が窒化物半導体の膜質が良いため、水素雰囲気下の９００〜１１００℃程度で成長しようとすると、酸化亜鉛が昇華してしまい、基板のエピタキシャル成長する表面が凸凹になり、膜質の良い窒化物半導体層を成長することができない。そのため、ＭｇxＺｎ1-xＯのようなＺｎＯ系化合物を基板として用いることは行われていない。しかし、前述のように、本発明者が鋭意検討を重ねた結果、エピタキシャル成長する面のみを露出させて他の部分を保護膜で被覆し、基板１のクリーニングなどは窒素雰囲気で行って酸素に晒さず、しかも最初の第１の窒化物半導体層２を成長する場合は、キャリアガスに窒素を用い、８００℃以下の温度で成長することにより、さらに好ましくは、第１の窒化物半導体層２として、Ｉｎを含む層またはＩｎを含む層とＧａＮ層とを交互に積層する超格子構造に形成することにより、ＺｎＯ系化合物からなる基板が荒らされることなく、結晶性の優れた窒化物半導体層を成長することができることを見出したのである。 That is , in order to laminate a nitride semiconductor layer by MOCVD, a substrate of a zinc oxide compound such as Mg x Zn 1-x O is used as the substrate 1, and an In y Ga 1-y N layer is directly formed on the substrate surface. There that provided as the first nitride semiconductor layer 2. As described above, when a nitride semiconductor layer is to be grown by the MOCVD method, the higher the growth temperature, the better the quality of the nitride semiconductor film. Therefore, if the nitride semiconductor layer is grown at about 900 to 1100 ° C. in a hydrogen atmosphere, Zinc is sublimated, and the epitaxially growing surface of the substrate becomes uneven, and a nitride semiconductor layer with good film quality cannot be grown. Therefore, a ZnO-based compound such as Mg x Zn 1-x O has not been used as a substrate. However, as described above, as a result of extensive studies by the present inventors, only the surface on which epitaxial growth is performed is exposed and the other part is covered with a protective film, and the substrate 1 is cleaned in a nitrogen atmosphere and exposed to oxygen. In addition, when the first first nitride semiconductor layer 2 is grown, it is more preferable that the first nitride semiconductor layer 2 is grown by using nitrogen as a carrier gas at a temperature of 800 ° C. or lower. By forming an In-containing layer or a superlattice structure in which an In-containing layer and a GaN layer are alternately stacked, a nitride semiconductor layer having excellent crystallinity can be obtained without damaging a substrate made of a ZnO-based compound. They found that they could grow.
第１の窒化物半導体層２が１０ｎｍ程度以上の厚さ形成されることにより、基板の成長面以外はマスクで覆われているため、その後の窒化物半導体層の成長は従来と同様の成長工程を用いて行っても基板が荒らされて凸凹になることはなく、しかも基板と格子定数の近い第１の窒化物半導体層２上に窒化物半導体層を成長するため、全体の半導体層が結晶性のよい半導体層として成長する。 Since the first nitride semiconductor layer 2 is formed to a thickness of about 10 nm or more, and the growth surface of the substrate is covered with a mask, the subsequent growth of the nitride semiconductor layer is the same as the conventional growth process. The substrate is not roughened and roughened even if it is used, and the nitride semiconductor layer is grown on the first nitride semiconductor layer 2 having a lattice constant close to that of the substrate. It grows as a good semiconductor layer.
基板１は、ＭｇxＺｎ1-xＯなどのＺｎＯ系化合物、たとえばＺｎＯ基板１が用いられる。このような酸化物であれば、ウェットエッチングにより簡単に除去することができるし、半導体で導電性があるため、基板の裏面から一方の電極を取り出すことができるし、何よりも窒化物半導体と格子定数が近いため、格子整合をとりやすく、適当な量のＩｎを窒化物半導体に含有させることにより、完全に基板と格子整合をとることができる。なお、基板１はＺｎＯでなくても、たとえば発光素子にする場合に発光波長が短い場合には、その光を吸収しないようにＭｇを混晶させたＭｇxＺｎ1-xＯなどを使用することができる。 As the substrate 1, a ZnO-based compound such as Mg x Zn 1-x O, for example, a ZnO substrate 1 is used. Such an oxide can be easily removed by wet etching, and since the semiconductor is conductive, one electrode can be taken out from the back side of the substrate, and above all, the nitride semiconductor and the lattice Since the constants are close, it is easy to achieve lattice matching, and by adding an appropriate amount of In to the nitride semiconductor, it is possible to achieve perfect lattice matching with the substrate. Even if the substrate 1 is not ZnO, Mg x Zn 1-x O mixed with Mg so as not to absorb the light is used when the light emitting wavelength is short, for example, when the light emitting element is used. be able to.
この基板１は、前述のように、高温で水素雰囲気に晒されると露出面からＺｎＯが昇華してしまい、表面が凸凹になり、基板自身の結晶性も低下すると共に、その上に成長する窒化物半導体層の結晶性は大幅に低下してしまう。そのため、たとえば図２に示されるように、ＺｎＯ基板１の裏面および側面から表面の端部までをＳｉＯ、ＳｉＮまたはＰｔなどの高温で蒸発しない保護膜１５で被覆して保護してから、ＭＯＣＶＤ装置のカーボンまたはモリブデンなどからなる受け台１６上にＺｎＯ基板１（ウェハ）を載置して、窒化物半導体層を成長する。 As described above, when the substrate 1 is exposed to a hydrogen atmosphere at a high temperature, ZnO is sublimated from the exposed surface, the surface becomes uneven, the crystallinity of the substrate itself is lowered, and nitriding is grown on the surface. The crystallinity of the physical semiconductor layer is greatly reduced. Therefore, for example, as shown in FIG. 2, the surface of the ZnO substrate 1 is covered and protected with a protective film 15 that does not evaporate at a high temperature, such as SiO, SiN, or Pt, after being covered with the MOCVD apparatus. A ZnO substrate 1 (wafer) is placed on a cradle 16 made of carbon or molybdenum, and a nitride semiconductor layer is grown.
第１の窒化物半導体層２は、前述のように、ＺｎＯ基板１の表面を荒らさないようにまず表面を被覆すると共に、ＺｎＯ基板１と格子整合をとる層として設けられているが、元々ＺｎＯ基板１と窒化物半導体層との間の格子不整合は、サファイア基板と窒化物半導体層のように大きくないため、ＺｎＯ基板１の昇華を防止することが第一義で、格子定数を完全に合せることは第二義である。すなわち、前述のように、ＺｎＯ基板１を用いてＭＯＣＶＤ法により窒化物半導体層を成長しようとすると、窒化物半導体層を成長する９００℃以上の高温ではＺｎＯ基板１が昇華して表面が荒れ、結晶性のよい窒化物半導体層を成長することができないのであるが、ＩｎＧａＮ系化合物の成長は、成長温度を９００℃以下に低くする方がむしろ成長に好ましく、しかもキャリアガスとして水素を用いると成長し難く、窒素ガスを用いる方が成長しやすいという性質を有していることから、まずＩｎＧａＮ系化合物をＺｎＯ基板１に成長するものである。このように、９００℃以下で、しかも窒素ガス雰囲気下でＩｎＧａＮ系化合物からなる窒化物半導体層を成長することにより、ＺｎＯ基板１の表面を全く荒らすことなく、結晶性の優れた窒化物半導体層を成長することができる。なお、第１の窒化物半導体層は、基板１の裏面に一方の電極を形成する場合には、基板１の導電形に合せる必要があるが、基板１の裏面に電極を形成しない場合には、アンドープでもＳｉ（ｎドーパント）などをドーピングしてもどちらでもよい。 As described above, the first nitride semiconductor layer 2 is provided as a layer that first covers the surface of the ZnO substrate 1 so as not to roughen the surface and is lattice-matched with the ZnO substrate 1. Since the lattice mismatch between the substrate 1 and the nitride semiconductor layer is not as great as that of the sapphire substrate and the nitride semiconductor layer, the primary purpose is to prevent sublimation of the ZnO substrate 1, and the lattice constant is completely set. Matching is secondary. That is, as described above, when trying to grow a nitride semiconductor layer by the MOCVD method using the ZnO substrate 1, the ZnO substrate 1 is sublimated at a high temperature of 900 ° C. or higher when the nitride semiconductor layer is grown, and the surface becomes rough. Although it is impossible to grow a nitride semiconductor layer with good crystallinity, it is preferable for the growth of an InGaN-based compound to lower the growth temperature to 900 ° C. or lower, and when hydrogen is used as a carrier gas. It is difficult to grow using nitrogen gas, so that an InGaN compound is first grown on the ZnO substrate 1. Thus, by growing a nitride semiconductor layer made of an InGaN-based compound at 900 ° C. or lower and in a nitrogen gas atmosphere, the nitride semiconductor layer having excellent crystallinity is obtained without causing any rough surface of the ZnO substrate 1. Can grow. The first nitride semiconductor layer needs to match the conductivity type of the substrate 1 when one electrode is formed on the back surface of the substrate 1, but when the electrode is not formed on the back surface of the substrate 1. Either undoped or Si (n dopant) may be doped.
一方、第１の窒化物半導体層２は、必ずしもＩｎを含有する層でなければならないものではなく、たとえば図３（ａ）に示されるように、ＩｎＧａＮ系化合物層２１とＧａＮ層２２とを、たとえば５ｎｍ程度づつ交互に積層する超格子構造で形成することもできる（断面図の右側にＧａＮとＩｎＧａＮの組成変化の様子を示す）。この場合、図３（ｂ）に同様の説明図が示されるように、超格子構造のＩｎＧａＮ系化合物層２１のＩｎの組成を表面側に行くに従って小さくし、ｎ形層３の組成に近づけるとなお好ましい。 On the other hand, the first nitride semiconductor layer 2 does not necessarily have to be a layer containing In. For example, as shown in FIG. 3A, an InGaN-based compound layer 21 and a GaN layer 22 are For example, it can also be formed with a superlattice structure in which about 5 nm is alternately laminated (showing the composition change of GaN and InGaN on the right side of the cross-sectional view). In this case, when a similar explanatory diagram is shown in FIG. 3B, the In composition of the superlattice InGaN-based compound layer 21 is reduced toward the surface side and closer to the composition of the n-type layer 3. It is preferable.
しかし、第１の窒化物半導体層２は、前述のように、Ｉｎの組成を調整することにより、基板１と面内格子定数を完全に合せることができ、材料の異なる基板と窒化物半導体層との格子整合を図ることにより、非常に結晶性のよい窒化物半導体層を成長することができるため好ましい。このような基板１と格子整合が図られ、結晶性の優れた第１の窒化物半導体層２が成長されれば、その上に積層される窒化物半導体は、その材料組成の相違により格子定数が多少異なっていても、同種の窒化物半導体材料であるため、結晶性よく成長することができるが、さらにその間に超格子構造や勾配層などを挟んで積層することにより、組成が異なることによる歪みを緩和することができるため、より一層結晶性を良好にすることができる。この場合、図１に示される第１の窒化物半導体層２とｎ形コンタクト層３との間に両組成の差に基づく格子不整合を解消する超格子構造または勾配層を設けてもよいし、図３（ａ）または（ｂ）に示されるように、第１の窒化物半導体層２自身を超格子構造にしてもよいし、図３（ｃ）に示されるように、第１の窒化物半導体層２を勾配層２３で形成してもよい。 However, as described above, the first nitride semiconductor layer 2 can completely match the in-plane lattice constant with the substrate 1 by adjusting the composition of In, and the substrate and nitride semiconductor layer of different materials can be used. Therefore, it is preferable that a nitride semiconductor layer with very good crystallinity can be grown. If the first nitride semiconductor layer 2 having excellent crystallinity is grown with lattice matching with such a substrate 1, the nitride semiconductor laminated thereon has a lattice constant due to the difference in material composition. Can be grown with good crystallinity even if they are slightly different, but they can be grown with good crystallinity, but by stacking with a superlattice structure or gradient layer between them, the composition is different. Since strain can be relaxed, crystallinity can be further improved. In this case, a superlattice structure or a gradient layer may be provided between the first nitride semiconductor layer 2 and the n-type contact layer 3 shown in FIG. As shown in FIG. 3 (a) or (b), the first nitride semiconductor layer 2 itself may have a superlattice structure, or as shown in FIG. The physical semiconductor layer 2 may be formed of the gradient layer 23.
すなわち、図３（ｃ）において、最初の１０ｎｍ程度はＺｎＯ基板１と格子整合させたＩｎＧａＮ層２１が設けられ、その上には、徐々にＩｎの組成を少なくして最後は、その上に成長するｎ形層３の組成と合せたＧａＮ層になるように形成されている。この勾配層を含んだ全体の厚さは制限されないが、１μｍ以下であることが好ましい。この例も断面図の右側にＧａＮとＩｎＧａＮとの組成変化の様子を示してある。この勾配層は、図３（ｃ）に示される例のように、連続的に変化させてもよいし、階段状に変化させてもよい。このような組成の変化は、第１の窒化物半導体層のＭＯＣＶＤ法による成長中に、たとえばＩｎの原料ガスであるトリメチルインジウム（ＴＭＩｎ）の量を連続的にまたは段階的に減らすことにより得られる。 That is, in FIG. 3C, an InGaN layer 21 lattice-matched with the ZnO substrate 1 is provided for the first 10 nm or so, and the In composition is gradually decreased on the first layer, and finally, the InGaN layer 21 is grown thereon. It is formed so as to be a GaN layer combined with the composition of the n-type layer 3. The total thickness including the gradient layer is not limited, but is preferably 1 μm or less. This example also shows a state of composition change between GaN and InGaN on the right side of the cross-sectional view. This gradient layer may be changed continuously as in the example shown in FIG. 3C, or may be changed stepwise. Such a change in composition can be obtained, for example, by continuously or stepwise reducing the amount of trimethylindium (TMIn) that is a source gas of In during the growth of the first nitride semiconductor layer by the MOCVD method. .
他の半導体積層部６は、図１に示される例では、ＳｉをドープしたＧａＮからなるコンタクト層３ａとＩｎＧａＮ系化合物／ＧａＮからなる超格子層３ｂとからなるｎ形層３が１〜１０μｍ程度、アンドープのＩｎＧａＮ系化合物／ＧａＮ−ＭＱＷ層４ａ（たとえば１〜３ｎｍのＩｎ0.17Ｇａ0.83Ｎからなるウェル層と１０〜２０ｎｍのＩｎ0.01Ｇａ0.99Ｎからなるバリア層とが３〜８ペア積層される多重量子井戸構造）とアンドープのＧａＮ層４ｂからなる活性層４が全体で０.０５〜０.３μｍ程度、ＭｇをドープしたＧａＮからなるｐ形層５が０.２〜１μｍ程度、それぞれ設けられることにより形成されている。 In the example shown in FIG. 1, the other semiconductor laminated portion 6 includes an n-type layer 3 composed of a contact layer 3a made of Si-doped GaN and a superlattice layer 3b made of InGaN-based compound / GaN of about 1 to 10 μm. Undoped InGaN-based compound / GaN-MQW layer 4a (for example, 3 to 8 pairs of a well layer made of In 0.17 Ga 0.83 N of 1 to 3 nm and a barrier layer made of In 0.01 Ga 0.99 N of 10 to 20 nm are laminated. The active layer 4 composed of a multi-quantum well structure) and an undoped GaN layer 4b is provided in a total of about 0.05 to 0.3 μm, and the p-type layer 5 composed of Mg-doped GaN is provided in a range of about 0.2 to 1 μm. It is formed by.
なお、半導体積層部６の構成は、製造する半導体素子に応じて必要な構成に積層され、ＬＥＤの場合でも、上述の例に限定されるものではなく、ｎ形層３およびｐ形層５は、活性層側にバンドギャップエネルギーの大きい層（障壁層）を設ける複層構造にすることもできるし、組成の異なる半導体層間に超格子構造または勾配層を設けることもできるし、逆に上述の超格子層３ｂやアンドープのＧａＮ層４ｂなどを省略することもできる。さらに、この例では、ｎ形層３とｐ形層５とで活性層４が挟持されたダブルヘテロ接合構造であるが、ｎ形層とｐ形層とが直接接合するヘテロ接合構造のものでもよい。要は、ＬＥＤを構成する場合には、発光層を形成するようにｎ形層３とｐ形層５が設けられていればよい。また、前述の例では、ＬＥＤの例であったが、ストライプ状の発光領域を形成してレーザダイオードを同様に形成することもできる。 In addition, the structure of the semiconductor lamination part 6 is laminated | stacked on a required structure according to the semiconductor element to manufacture, and also in the case of LED, it is not limited to the above-mentioned example, The n-type layer 3 and the p-type layer 5 are In addition, a multilayer structure in which a layer (barrier layer) having a large band gap energy is provided on the active layer side, a superlattice structure or a gradient layer can be provided between semiconductor layers having different compositions, and conversely, The superlattice layer 3b and the undoped GaN layer 4b can be omitted. Further, in this example, the active layer 4 is sandwiched between the n-type layer 3 and the p-type layer 5, but the heterojunction structure in which the n-type layer and the p-type layer are directly joined is also used. Good. In short, when an LED is configured, the n-type layer 3 and the p-type layer 5 may be provided so as to form a light emitting layer. In the above-described example, the example is an LED. However, a laser diode can be similarly formed by forming a stripe-shaped light emitting region.
つぎに、図１に示される窒化物半導体発光素子の製法について説明をする。まず、たとえばｎ形に形成されたＺｎＯ基板１の成長面以外に、図２に示されるように、保護膜１５を形成したウェハをＭＯＣＶＤ装置に入れ、窒素キャリアガス中で７００〜９００℃程度に上げて、基板表面をクリーニングする。この場合、サファイア基板などのように、１０００℃を超える基板クリーニングを行うと、ＺｎＯが昇華して、エピタキシャル成長表面が凸凹になるので注意する必要がある。 Next, a method for manufacturing the nitride semiconductor light emitting device shown in FIG. 1 will be described. First, for example, in addition to the growth surface of the ZnO substrate 1 formed in an n-type, as shown in FIG. 2, the wafer on which the protective film 15 is formed is put in an MOCVD apparatus and heated to about 700 to 900 ° C. in a nitrogen carrier gas. And clean the substrate surface. In this case, care must be taken because if the substrate cleaning is performed at a temperature exceeding 1000 ° C., such as a sapphire substrate, ZnO sublimates and the surface of the epitaxial growth becomes uneven.
つぎに窒素キャリアガスのまま８００℃程度まで温度を下げ、基板１と格子整合する、たとえばＩｎＧａＮ系化合物からなる第１の窒化物半導体層２をＳｉドープで１０〜１００ｎｍ程度成長する。このＳｉドープは基板１の裏面に電極を形成する場合に必要であるが、基板裏面に電極を形成しない場合には、アンドープでもよい。その後、キャリアガスを水素に変えると共に、基板温度を９００〜１２００℃程度、たとえば１０００℃程度の高温に上げて、ＳｉをドープしたＧａＮからなるコンタクト層３ａを成長し、温度を６００〜８００℃に下げてＳｉドープでＩｎＧａＮ系化合物／ＧａＮからなる超格子層３ｂを成長することにより、ｎ形層３を１〜１０μｍ程度積層する。この超格子層３ｂは、とくに結晶性が必要とされる活性層４への格子歪みがかからないようにするため設けられている。 Next, the temperature is lowered to about 800 ° C. while keeping the nitrogen carrier gas, and a first nitride semiconductor layer 2 made of, for example, an InGaN-based compound that is lattice-matched with the substrate 1 is grown by Si doping to about 10 to 100 nm. This Si doping is necessary when an electrode is formed on the back surface of the substrate 1, but may be undoped when an electrode is not formed on the back surface of the substrate. Thereafter, the carrier gas is changed to hydrogen, the substrate temperature is raised to a high temperature of about 900 to 1200 ° C., for example, about 1000 ° C., and the contact layer 3a made of GaN doped with Si is grown, and the temperature is raised to 600 to 800 ° C. The n-type layer 3 is laminated by about 1 to 10 μm by lowering and growing a superlattice layer 3b made of InGaN-based compound / GaN by Si doping. This superlattice layer 3b is provided so as not to apply lattice distortion to the active layer 4 which requires crystallinity.
引き続き、アンドープで、たとえば１〜３ｎｍ程度のＩｎ0.17Ｇａ0.83Ｎからなるウェル層と１０〜２０ｎｍ程度のＧａＮからなるバリア層とを交互に３〜８ペア程度積層してＭＱＷ層４ａ、さらにアンドープのＧａＮ層４ｂからなる活性層４を０.０５〜０.３μｍ程度積層する。これらは、１×１０17〜５×１０18ｃｍ-3程度にＳｉがドープされていてもよい。ついで、成長装置内の温度を９００〜１２００℃程度、たとえば１０００℃程度に上げて、ＭｇをドープしたＧａＮからなるｐ形層５を０.２〜１μｍ程度成長することにより半導体積層部６を形成する。 Subsequently, for example, about 3 to 8 pairs of well layers made of In 0.17 Ga 0.83 N of about 1 to 3 nm and barrier layers made of GaN of about 10 to 20 nm are alternately stacked to form an MQW layer 4a, and further undoped. The active layer 4 composed of the GaN layer 4b is laminated to about 0.05 to 0.3 μm. These may be doped with Si to about 1 × 10 17 to 5 × 10 18 cm −3 . Next, the temperature in the growth apparatus is raised to about 900 to 1200 ° C., for example, about 1000 ° C., and the p-type layer 5 made of Mg-doped GaN is grown by about 0.2 to 1 μm, thereby forming the semiconductor laminated portion 6. To do.
なお、前述のｎ形層３からの各半導体層を成長する場合、キャリアガスのＨ2 と共にトリメチリガリウム（ＴＭＧ）、アンモニア（ＮＨ3）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩｎ）などの反応ガスおよびｎ形にする場合のドーパントガスとしてのＳｉＨ4 、ｐ形にする場合のドーパントガスとしてのシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）などの必要なガスを供給して、所望の組成で、所望の導電形の半導体層を所望の厚さに形成することができる。また、ＩｎＧａＮ系化合物のＩｎの組成を変えるには、Ｉｎの原料ガスであるＴＭＩｎの流量を制御することにより変えることができる。 When growing each semiconductor layer from the n-type layer 3, the carrier gas H 2 is used together with trimethylethylene gallium (TMG), ammonia (NH 3 ), trimethylaluminum (TMA), trimethylindium (TMIn), etc. A necessary gas such as SiH 4 as a dopant gas for forming the reaction gas and n-type, and cyclopentadienylmagnesium (Cp 2 Mg) as the dopant gas for forming the p-type is supplied to obtain a desired composition. A semiconductor layer having a desired conductivity type can be formed to a desired thickness. The In composition of the InGaN-based compound can be changed by controlling the flow rate of TMIn, which is the In source gas.
その後、半導体積層部６の表面に、たとえばＺｎＯなどからなり、ｐ形半導体層５とオーミックコンタクトをとることができる透光性導電層７を０.０１〜５μｍ程度設ける。このＺｎＯは、Ｇａをドープして３〜５×１０-4Ω・ｃｍ程度の比抵抗になるように成膜する。この透光性導電層７は、ＺｎＯに限定されるものではなく、ＩＴＯやＮｉとＡｕとの２〜１００ｎｍ程度の薄い合金層でも、光を透過させながら、電流をチップ全体に拡散することができる。 Thereafter, a light-transmitting conductive layer 7 made of, for example, ZnO or the like and capable of making ohmic contact with the p-type semiconductor layer 5 is provided on the surface of the semiconductor multilayer portion 6 by about 0.01 to 5 μm. This ZnO is formed by doping Ga so as to have a specific resistance of about 3 to 5 × 10 −4 Ω · cm. The translucent conductive layer 7 is not limited to ZnO, and even a thin alloy layer of about 2 to 100 nm of ITO or Ni and Au can diffuse current throughout the chip while transmitting light. it can.
そして、基板１の裏面を研磨して基板１の厚さを１００μｍ程度にした後に、その裏面にＴｉ／ＡｕまたはＣｒ／Ｐｔ／Ａｕなどを積層してｎ側電極９を形成し、さらに、透光性導電層７の表面にリフトオフ法により、Ｔｉ／Ａｕの積層構造でｐ側電極８を形成し、最後にプラズマＣＶＤ法により図示しないＳｉＯＮ膜でチップ全体を覆い、電極部に開口部を形成する。その後、ウェハからチップ化することにより、図１に示される構造の発光素子チップが形成される。なお、チップ化する際に、半導体積層部６のチップ境界部分は、予めドライエッチングによりメサ状にエッチングする。ｎ側電極９は、後述するように、基板１の裏面に形成しないで、積層された半導体積層部６の一部をエッチングして露出するｎ形層３の表面に形成することもできる。 Then, after polishing the back surface of the substrate 1 so that the thickness of the substrate 1 is about 100 μm, an n-side electrode 9 is formed by laminating Ti / Au or Cr / Pt / Au or the like on the back surface. The p-side electrode 8 is formed with a Ti / Au laminated structure on the surface of the photoconductive layer 7 by a lift-off method, and finally the entire chip is covered with a SiON film (not shown) by a plasma CVD method, and an opening is formed in the electrode portion. To do. Thereafter, the wafer is chipped to form a light emitting element chip having the structure shown in FIG. In addition, when chip-izing, the chip | tip boundary part of the semiconductor lamination part 6 is etched to mesa shape by dry etching previously. As will be described later, the n-side electrode 9 can be formed on the surface of the n-type layer 3 exposed by etching a part of the laminated semiconductor laminated portion 6 without being formed on the back surface of the substrate 1.
この構成によれば、ＺｎＯ系化合物基板に窒化物半導体層を積層しているため、基板の裏面に一方の電極を形成することができ、チップの上下に一対の電極を形成する垂直型の素子とすることができる。しかし、このような半導体基板が用いられる場合でも、図４（ａ）に示されるように、積層した半導体積層部６の一部をドライエッチングによりエッチングして露出するｎ形層３にｎ側電極９を形成することができる。なお、半導体積層部などの構造は図１に示される例と同じで、同じ部分には同じ符号を付してその説明を省略する。この上面を下に向けて実装基板などに直接ハンダ付けなどにより一対の電極を接続して実装することができるフリップチップ構造にしてもよい。 According to this configuration , since the nitride semiconductor layer is laminated on the ZnO-based compound substrate, one electrode can be formed on the back surface of the substrate, and a vertical element that forms a pair of electrodes on the upper and lower sides of the chip It can be. However, even when such a semiconductor substrate is used, as shown in FIG. 4A, an n-side electrode is exposed on the n-type layer 3 exposed by etching a part of the laminated semiconductor laminated portion 6 by dry etching. 9 can be formed. It should be noted that the structure of the semiconductor laminated portion and the like is the same as the example shown in FIG. A flip chip structure in which a pair of electrodes can be connected and mounted directly on a mounting substrate or the like with the upper surface facing down may be employed.
図４（ｂ）は、本発明による窒化物半導体素子の一実施形態を示す断面説明図で、基板を、ＨＣｌなどを用いたウェットエッチングにより除去したものである。すなわち、窒化物半導体層はウェットエッチングによりエッチングすることができないため、電極部分などの表面側をマスクしてウェットエッチングをすることにより、容易に基板を除去することができ、発光波長が短くなって、基板で吸収されるような場合でも、そのような基板を除去することにより、外部量子効率を向上させることができる。なお、この例も、半導体積層部６などの他の構造は図１に示される例と同じで、同じ部分には同じ符号を付してその説明を省略する。なお、ＺｎＯ基板のＺｎ極性方向に窒化物半導体層が成長され、ウェットエッチングされる側がＯ極性となるように、ＺｎＯのＺｎ極性面にＩｎＧａＮ系化合物を成長させることにより、エッチングが早く進み生産性がよい。 4 (b) is a sectional explanatory view showing an embodiment of a nitride semiconductor device according to the present invention, the substrate, Ru der those removed by Rijo by the wet etching using HCl. That is, since the nitride semiconductor layer cannot be etched by wet etching, the substrate can be easily removed by masking the surface side of the electrode portion or the like, and the emission wavelength is shortened. Even when absorbed by the substrate, the external quantum efficiency can be improved by removing the substrate. In this example as well, other structures such as the semiconductor stacked portion 6 are the same as the example shown in FIG. 1, and the same portions are denoted by the same reference numerals and description thereof is omitted. In addition, by growing an InGaN-based compound on the Zn polarity surface of ZnO so that the nitride semiconductor layer is grown in the Zn polarity direction of the ZnO substrate and the wet-etched side becomes O polarity, the etching proceeds faster and the productivity is increased. Is good.
このような基板を除去する構造としては、必ずしも一面側に両電極を形成しなくても、基板を除去して露出する窒化物半導体層に一方の電極を形成することもできる。その例が、図４（ｃ）に示される本発明の他の実施形態を示している。すなわち、図１に示される構造のウェハの状態で、ｐ側電極８を形成した後に、表面の全体にＳｉＯ、ＳｉＮまたはＡｌ2Ｏ3などの絶縁膜１０を形成し、ｐ側電極８上を開口して露出させ、表面全体にＡｇ／Ｔｉ／Ｐｔ／Ａｕの積層金属膜１１を形成して、ミラー構造とすることもできる。この状態でＨＣｌ溶液に浸漬することにより、金属膜および窒化物半導体層はエッチングされないで、ＺｎＯ基板１のみを除去することができる。その露出面にｎ側電極９を形成し、その露出面側を光の取り出し面とすることができる。この場合、露出するｎ形層は、ｎ形に形成された第１の窒化物半導体層でもよいし、その上に成長したｎ形層３でもよい。また、ＺｎＯ基板１をｎ形に形成しておいて、その一部が残存したものでもよい。なお、前述の金属膜１１をダイボンディング基板などにＡｕ-Ｓｎ合金などで直接ダイボンディングすることができる。 As a structure for removing such a substrate, one electrode can be formed on the nitride semiconductor layer exposed by removing the substrate without necessarily forming both electrodes on one surface side. The example shows another embodiment of the present invention shown in FIG. That is, after the p-side electrode 8 is formed in the state of the wafer having the structure shown in FIG. 1, an insulating film 10 such as SiO, SiN or Al 2 O 3 is formed on the entire surface, and the p-side electrode 8 is formed on the surface. It is possible to form a mirror structure by opening and exposing and forming a laminated metal film 11 of Ag / Ti / Pt / Au on the entire surface. By immersing in the HCl solution in this state, the metal film and the nitride semiconductor layer are not etched, and only the ZnO substrate 1 can be removed. The n-side electrode 9 can be formed on the exposed surface, and the exposed surface side can be used as a light extraction surface. In this case, the exposed n-type layer may be the first nitride semiconductor layer formed in the n-type, or the n-type layer 3 grown thereon. Alternatively, the ZnO substrate 1 may be formed in an n-type and a part thereof may remain. The metal film 11 described above can be directly die-bonded to a die bonding substrate or the like with an Au—Sn alloy or the like.
また、半導体レーザのように、フェースダウンで熱伝導のよいサブマウントなどにマウントするような場合には、ウェハの状態でｐ側電極を形成した後にチップ化し、そのｐ側電極側をサブマウント表面にボンディングした後に、前述のエッチング液を用いて基板をエッチングにより除去することができる。このような方法によれば、取扱い時の破損などを全く生じさせることなく、非常に薄型の素子を実装することができる。ＬＥＤでもこのような構成にすることにより、発光した光を非常に有効に利用することができる。なお、熱伝導の良好なサブマウントとしては、金属または、ＡｌＮ、ＳｉＣおよびダイヤモンドのいずれか１種もしくはこれらの表面をＣｕまたはＡｇで被覆したものなどを用いることができる。 In addition, when mounting on a submount having good thermal conductivity face down, such as a semiconductor laser, a p-side electrode is formed in the wafer state and then chipped, and the p-side electrode side is formed on the submount surface. After bonding to the substrate, the substrate can be removed by etching using the etching solution described above. According to such a method, a very thin element can be mounted without causing any damage during handling. Even in the case of an LED, the light emitted can be used very effectively. In addition, as a submount with favorable heat conduction, a metal, any one of AlN, SiC, and diamond, or a surface thereof coated with Cu or Ag can be used.
さらに、前述のｎ形層を露出させてその露出面にｎ側電極を形成する場合、露出面に凹凸をエッチングなどにより形成しておくと、ＬＥＤの場合、光の取出し効率が向上するため好ましい。この場合、窒化物半導体層に凹凸を形成する場合、ドライエッチングにより形成するか、サンドブラストなどの機械的に凹凸を形成することになるが、ＺｎＯ基板の一部を残存させてウェットエッチングにより凹凸を形成することもできる。 Furthermore, when the n-type electrode is exposed on the exposed surface and the n-side electrode is formed on the exposed surface, it is preferable to form irregularities on the exposed surface by etching or the like, because in the case of an LED, the light extraction efficiency is improved. . In this case, when the unevenness is formed in the nitride semiconductor layer, the unevenness is formed by dry etching or mechanically formed by sandblasting or the like, but the unevenness is formed by wet etching while leaving a part of the ZnO substrate. It can also be formed.
図５は、前述のＺｎＯ系酸化物基板１の表面にＩｎＧａＮ系化合物からなる第１の窒化物半導体層２を形成して結晶性のよい窒化物半導体層を積層することにより、トランジスタを構成した断面説明図である。発光素子の場合と同様に、ＭＯＣＶＤ装置で、窒素ガスをキャリアガスとして８００℃以下の低温で、まず第１の窒化物半導体層２を成長し、引き続き前述と同様に必要な有機金属ガスを導入して、アンドープのＧａＮ層２３を４μｍ程度、アンドープのＡｌＧａＮ系化合物電子走行層２４を１０ｎｍ程度、ｎ形のＧａＮ層２５を５ｎｍ程度、順次成長し、ゲート長とする１.５μｍ程度の所定の間隔が設けられるようにｎ形のＧａＮ層２５の一部をエッチング除去して電子走行層２４を露出させる。そして、所定の間隔を設けて残されたｎ形のＧａＮ層２５上にソース電極２６とドレイン電極２７を、たとえばＴｉ膜とＡｕ膜とで形成し、アンドープのＡｌＧａＮ系化合物層２４の表面に、たとえばＰｔ膜とＡｕ膜との積層によりゲート電極２８を形成することにより、トランジスタを構成している。このような基板表面に単結晶の緩衝層２を形成して、その上にＧａＮ層を成長させることにより、非常に結晶性の優れた窒化物半導体層が得られ、リーク電流が小さく、耐圧の優れた高速のトランジスタ（ＨＥＭＴ）が得られる。 FIG. 5 shows a transistor formed by forming a first nitride semiconductor layer 2 made of an InGaN-based compound on the surface of the ZnO-based oxide substrate 1 and laminating a nitride semiconductor layer having good crystallinity. FIG. As in the case of the light emitting element, the first nitride semiconductor layer 2 is first grown at a low temperature of 800 ° C. or lower using nitrogen gas as a carrier gas in the MOCVD apparatus, and then the necessary organometallic gas is introduced as described above. Then, an undoped GaN layer 23 of about 4 μm, an undoped AlGaN-based compound electron transit layer 24 of about 10 nm, and an n-type GaN layer 25 of about 5 nm are sequentially grown to have a gate length of about 1.5 μm. A part of the n-type GaN layer 25 is removed by etching so that the space is provided, so that the electron transit layer 24 is exposed. Then, a source electrode 26 and a drain electrode 27 are formed of, for example, a Ti film and an Au film on the n-type GaN layer 25 left with a predetermined interval, and on the surface of the undoped AlGaN-based compound layer 24, For example, a transistor is configured by forming the gate electrode 28 by stacking a Pt film and an Au film. By forming a single-crystal buffer layer 2 on such a substrate surface and growing a GaN layer thereon, a nitride semiconductor layer with very excellent crystallinity can be obtained, a leakage current is small, An excellent high speed transistor (HEMT) is obtained.
以上のように、本発明によれば、窒化物半導体層を積層するのに、ＺｎＯのようなＺｎＯ系化合物などを基板としながら、その表面に基板と格子整合し得るＩｎＧａＮ系化合物からなる第１の窒化物半導体層を設けて、その上に窒化物半導体層が積層されているため、非常に結晶性の優れた窒化物半導体素子を形成することができながら、その基板が除去されている。その結果、基板で発光した光が吸収されることもなく、発光特性の優れたＬＥＤやＬＤ（レーザダイオード）などの窒化物半導体発光素子やリーク電流が小さく耐圧に優れたＨＥＭＴなどの窒化物トランジスタなど、窒化物半導体を用いた素子特性を大幅に向上させることができる。 As described above, according to the present invention, the first layer of the InGaN-based compound that can be lattice-matched to the surface of the ZnO-based compound such as ZnO is used as the substrate while the nitride semiconductor layer is stacked. provided the nitride semiconductor layer, since the on the nitride semiconductor layer are stacked, while it is possible to form an excellent nitride semiconductor device of very crystalline, the substrate that has been removed. As a result, nitride semiconductor light emitting devices such as LEDs and LDs (laser diodes) with excellent light emission characteristics without absorbing light emitted from the substrate, and nitride transistors such as HEMT with low leakage current and excellent withstand voltage Thus, device characteristics using a nitride semiconductor can be greatly improved.
１ 基板
２ 第１の窒化物半導体層
３ ｎ形層
４ 活性層
５ ｐ形層
６ 半導体積層部
７ 透光性導電層
８ ｐ側電極
９ ｎ側電極
DESCRIPTION OF SYMBOLS 1 Substrate 2 1st nitride semiconductor layer 3 N-type layer 4 Active layer 5 P-type layer 6 Semiconductor laminated part 7 Translucent conductive layer 8 P-side electrode 9 N-side electrode
Claims (6)
前記半導体積層部の前記ｎ形層の前記ｐ形層と反対側にＩｎyＧａ1-yＮ（０＜ｙ≦０.５）層とＩｎを含まないＧａＮ層との多層構造からなる超格子構造、または露出面がＩｎ y Ｇａ 1-y Ｎ（０＜ｙ≦０.５）からなり、Ｉｎの組成が徐々にもしくは段階的に変化する勾配層により第１の窒化物半導体層がｎ形で形成され、該第１の窒化物半導体層の露出面にｎ側電極が形成され、前記ｐ形層の前記ｎ形層と反対側に該ｐ形層と電気的に接続されるようにｐ側電極が形成され、該ｐ側電極の周囲に設けられる絶縁膜上に前記ｐ側電極と接続して積層金属膜が形成されてなる窒化物半導体素子。 A nitride semiconductor device in which a nitride semiconductor layer including at least an n-type layer and a p-type layer is laminated so as to form a light emitting layer to form a semiconductor laminated portion,
A superlattice having a multilayer structure of an In y Ga 1-y N (0 <y ≦ 0.5) layer and a GaN layer not containing In on the opposite side of the n-type layer to the p-type layer of the semiconductor stacked portion. The first nitride semiconductor layer is n-type by a gradient layer whose structure or exposed surface is made of In y Ga 1-y N (0 <y ≦ 0.5), and the composition of In changes gradually or stepwise. An n-side electrode is formed on the exposed surface of the first nitride semiconductor layer, and the p-type layer is electrically connected to the p-type layer on the side opposite to the n-type layer. side electrode is formed, the p-side nitride semiconductor element of the laminated metal film is connected to the p-side electrode on the insulating film provided around is formed in the electrode.
前記半導体積層部の前記ｎ形層の前記ｐ形層と反対側にＩｎ y Ｇａ 1-y Ｎ（０＜ｙ≦０.５）層とＩｎを含まないＧａＮ層との多層構造からなる超格子構造、または露出面がＩｎ y Ｇａ 1-y Ｎ（０＜ｙ≦０.５）からなり、Ｉｎの組成が徐々にもしくは段階的に変化する勾配層により第１の窒化物半導体層が形成され、前記半導体積層部の一部が前記半導体積層部の前記ｎ形層と反対面側からエッチングにより除去されることにより露出する前記ｎ形層の露出面にｎ側電極が形成され、前記ｐ形層の前記ｎ形層と反対側に該ｐ形層と電気的に接続されるようにｐ側電極が形成されてなる窒化物半導体素子。 A nitride semiconductor device in which a nitride semiconductor layer including at least an n-type layer and a p-type layer is laminated so as to form a light emitting layer to form a semiconductor laminated portion,
A superlattice having a multilayer structure of an In y Ga 1-y N (0 <y ≦ 0.5) layer and a GaN layer not containing In on the opposite side of the n-type layer to the p-type layer of the semiconductor stacked portion. The first nitride semiconductor layer is formed by a gradient layer whose structure or exposed surface is made of In y Ga 1-y N (0 <y ≦ 0.5), and the composition of In changes gradually or stepwise. An n-side electrode is formed on an exposed surface of the n-type layer that is exposed by etching from a part of the semiconductor laminated portion opposite to the n-type layer by etching. the n-type layer opposite to the p-type layer and electrically connected to the nitride semiconductor element of the p-side electrode is formed so as to be a layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006220067A JP2007019526A (en) | 2006-08-11 | 2006-08-11 | Process for fabricating nitride semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006220067A JP2007019526A (en) | 2006-08-11 | 2006-08-11 | Process for fabricating nitride semiconductor element |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005136180A Division JP3924303B2 (en) | 2005-05-09 | 2005-05-09 | Nitride semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007019526A JP2007019526A (en) | 2007-01-25 |
| JP2007019526A5 true JP2007019526A5 (en) | 2008-06-26 |
Family
ID=37756340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006220067A Pending JP2007019526A (en) | 2006-08-11 | 2006-08-11 | Process for fabricating nitride semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007019526A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4865584B2 (en) * | 2007-02-09 | 2012-02-01 | 古河電気工業株式会社 | Semiconductor device and manufacturing method thereof |
| JP5603546B2 (en) | 2008-10-22 | 2014-10-08 | パナソニック株式会社 | Semiconductor light emitting element and light emitting device |
| JP2012028476A (en) * | 2010-07-22 | 2012-02-09 | Nichia Chem Ind Ltd | Method for manufacturing light emitting device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3102647B2 (en) * | 1990-12-10 | 2000-10-23 | 日本電信電話株式会社 | Semiconductor light emitting device |
| JP3105981B2 (en) * | 1992-01-28 | 2000-11-06 | シャープ株式会社 | Semiconductor light emitting device |
| JPH0661527A (en) * | 1992-08-07 | 1994-03-04 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor light-emitting element and its manufacture |
| JP4889142B2 (en) * | 2000-10-17 | 2012-03-07 | 三洋電機株式会社 | Nitride semiconductor laser device |
| JP4211329B2 (en) * | 2002-09-02 | 2009-01-21 | 日亜化学工業株式会社 | Nitride semiconductor light emitting device and method of manufacturing light emitting device |
| JP2004087762A (en) * | 2002-08-27 | 2004-03-18 | Sony Corp | Nitride-based semiconductor light emitting device |
-
2006
- 2006-08-11 JP JP2006220067A patent/JP2007019526A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3924303B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP4325232B2 (en) | Nitride semiconductor device | |
| KR100755656B1 (en) | Method of manufacturing nitride-based semiconductor light emitting device | |
| JP4988179B2 (en) | Zinc oxide compound semiconductor device | |
| JP4451811B2 (en) | Manufacturing method of nitride semiconductor device | |
| WO2010100844A1 (en) | Nitride semiconductor element and method for manufacturing same | |
| WO2007060931A1 (en) | Nitride semiconductor device | |
| JP2006332205A (en) | Nitride semiconductor light emitting element | |
| WO2007046465A1 (en) | Nitride semiconductor device and method for manufacturing same | |
| JP2008288397A (en) | Semiconductor light-emitting apparatus | |
| JP2008118049A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE | |
| JP2004235492A (en) | Oxide-semiconductor light emitting element | |
| JP2007180142A (en) | Nitride-based semiconductor element and manufacturing method therefor | |
| JP2010040692A (en) | Nitride based semiconductor device and method of manufacturing the same | |
| JP3434162B2 (en) | Nitride semiconductor device | |
| JP2007019526A5 (en) | ||
| JP2007019526A (en) | Process for fabricating nitride semiconductor element | |
| JP2002289914A (en) | Nitride semiconductor element | |
| JP3763701B2 (en) | Gallium nitride semiconductor light emitting device | |
| JP2004014587A (en) | Nitride compound semiconductor epitaxial wafer and light emitting element | |
| WO2008056632A1 (en) | GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT | |
| JP2007142345A (en) | Nitride semiconductor light-emitting element | |
| JP2008118048A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE | |
| JP4481385B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2007042944A (en) | Method of manufacturing nitride semiconductor element |