JP2007012935A - 半導体素子の接続構造 - Google Patents
半導体素子の接続構造 Download PDFInfo
- Publication number
- JP2007012935A JP2007012935A JP2005192993A JP2005192993A JP2007012935A JP 2007012935 A JP2007012935 A JP 2007012935A JP 2005192993 A JP2005192993 A JP 2005192993A JP 2005192993 A JP2005192993 A JP 2005192993A JP 2007012935 A JP2007012935 A JP 2007012935A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor element
- terminal
- connection
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 接続端子に対する大電流の通電を容易に行うことのできる半導体素子の接続構造を提供する。
【解決手段】 基板2の端子形成部2aに形成されている接続端子3に金からなるバンプ4を形成し、この接続端子3のバンプ4に半導体素子5のバンプ6を密着して接続する。
【選択図】 図1
【解決手段】 基板2の端子形成部2aに形成されている接続端子3に金からなるバンプ4を形成し、この接続端子3のバンプ4に半導体素子5のバンプ6を密着して接続する。
【選択図】 図1
Description
本発明は、表示パネルの接続端子に半導体素子を接続するのに好適な半導体素子の接続構造に関する。
従来から液晶表示パネル、プラズマディスプレイパネル、ELパネルなどの電気光学表示パネルにおいては、基板の端子形成部に接続端子を形成し、この接続端子に駆動用LSI、駆動用ICなどの半導体素子のバンプを異方性導電材を用いて直接接続するCOG(chip on glass)実装方式が、高密度実装およびスリムパッケージ化の容易性、実装コストの低廉化などの利点を有することから多用されている(例えば、特許文献1参照)。
異方性導電材としては、ACF(異方性導電膜:anisotropic conductive film)が一般的に用いられており、設計コンセプトなどの必要に応じて異方性導電ペーストが用いられている。このような異方性導電材は、絶縁性を具備する接着剤と導電粒子とにより構成されており、接着剤としては、熱硬化性樹脂、紫外線硬化性樹脂などを挙げることができる。そして、異方性導電材に用いる導電粒子としては、ニッケル、銅などの金属粒子あるいは樹脂ビーズにニッケル、金などの金属を被覆した粒子などを挙げることができる。ACFは絶縁性を有する接着剤中に導電粒子が分散され、厚み方向(接続方向)に導電性を有し、面方向(水平方向)に絶縁性を有するものである。ACFによる接続は基本的には加熱圧着であり、導電粒子が電気的な接続の機能を分担し、接着剤が圧接状態を保持する機能を分担するようになっている。このACFは、接着部に貼り付ける前は所定の大きさのシート状に形成された微粘着性を具備するACF本体の両面に剥離シートが貼着された両面テープの如き構成で供給されるようになっている。
従来の半導体素子の接続構造について、TFT方式の液晶表示パネルを例示して説明する。
図2は、従来の半導体素子の接続構造を適用した液晶表示パネルの要部を示す模式的構成図である。
従来の半導体素子の接続構造を適用した液晶表示パネル101において、基板102の端子形成部102aの図2の上面には、複数の接続端子103が所定のパターンで配列されている。これらの接続端子103には、対応する半導体素子104のバンプ(突起電極)105が異方性導電材としてのACF106の一部を構成する導電粒子107を介して個別に接続されており、この接続状態は、ACF106の他の一部を構成する接着剤108によって保持されるようになっている。
しかしながら、前述した従来の半導体素子の接続構造においては、液晶表示パネル101の基板102の接続端子103と半導体素子104のバンプ105との接続が導電粒子107による点接触で行われているため、接続に寄与する導電性粒子107の数が多くても、全体としての接触面積が小さく、大電流の通電には不向きであるという問題点があった。
すなわち、有機ELパネルに代表される電流駆動型の電気光学表示パネルは、液晶表示パネル101などの電圧駆動型パネルに比べて、多くの駆動電流を必要としており、有機ELパネルの接続端子と半導体素子104のバンプ105との接続には、大電流の通電に耐えうる接触面積の大きな接続構造を必要としているが、従来のACF106を用いた接続構造では、接触面積が小さく、大電流の通電という要求に応えることが困難であった。
なお、異方性導電材としてACF106の代わりに異方性導電ペーストを用いた場合にも、ACF106を用いた場合と同様に大電流の通電という要求に応えることが困難である。
そこで、基板の端子形成部に形成されている接続端子と半導体素子のバンプとの接続部の接触面積を大きくして、接続端子に対する大電流の通電を容易に行うことのできる半導体素子の接続構造が求められている。
本発明はこの点に鑑みてなされたものであり、接続端子に対する大電流の通電を容易に行うことのできる半導体素子の接続構造を提供することを目的とする。
前述した目的を達成するため、本発明に係る半導体素子の接続構造の特徴は、表示パネルの端子形成部に配置されている接続端子に、半導体素子のバンプが接続されている半導体素子の接続構造において、前記接続端子に金バンプが配置されており、前記金バンプと前記半導体素子のバンプとが密着している点にある。そして、このような構成を採用したことにより、接続端子の金バンプは、半導体素子のバンプとの接続面積を容易に大きくすることができる。
前記金バンプの厚みが5〜20μmであり、前記金バンプが変形して前記半導体素子のバンプと接続されていることが好ましい。そして、このような構成を採用したことにより、接続端子に面積の大きなバンプを容易に形成することができるとともに、金により形成された接続端子のバンプが柔らかいので、接続端子の金バンプの表面に凹凸があったとしても、金バンプに半導体素子のバンプを圧着するという簡便な方法で、金バンプの表面の凹凸を吸収することができる。その結果、金バンプと半導体素子のバンプとの接触面積を大きくすることがより容易かつ確実にできる。
前記表示パネルが、有機ELパネルであることが好ましい。そして、このような構成を採用したことにより、有機ELパネルの駆動に必要な大電流の通電を容易かつ確実に行うことができる。
本発明に係る半導体素子の接続構造によれば、接続端子の金バンプは、半導体素子のバンプとの接続面積を容易に大きくすることができる。その結果、接続端子に対する大電流の通電を容易に行うことができる。
以下、本発明を図面に示す実施形態により説明する。
図1は本発明に係る半導体素子の接続構造を適用した有機ELパネルの実施形態の要部を示す模式的構成図である。
本実施形態は、基板の端子形成部に駆動用LSIをCOG実装した有機ELパネルを例示している。
図1に示すように、本実施形態の半導体素子の接続構造を実施した有機ELパネル1において、その基板2の端子形成部2aの図1の上面には、アルミニウムあるいは銅などの金属により形成された複数の接続端子3が所定のパターンで配列されている。これらの接続端子3の表面には、バンプとしての端子バンプ4が積層形成されており、これらの端子バンプ4には、駆動用LSI、駆動用ICなどの対応する半導体素子5のバンプとしての素子バンプ6が個別に接続されるようになっている。また、各接続端子3には、それぞれ有機ELパネル1の画素に接続されている引き回し配線の一端が接続されている。なお、半導体素子5としては、CPU、MPUであってもよい。
本実施形態の端子バンプ4は、金によりほぼ平板状に形成されている金バンプである。この端子バンプ4は、その厚さが10μm程度に形成されており、端子バンプ4の面積は、素子バンプ6の先端面の面積より大きく形成されている。
前記金バンプの厚さとしては、5〜20μm、好ましくは7〜15μmの範囲とすることが、金バンプの表面に素子バンプ6を確実に密着させることができるという意味で好ましい。この範囲を下回ると、金バンプの表面に素子バンプ6の先端面である接続面6aを圧着した際に、素子バンプ6による端子バンプ4の厚さ方向の圧縮量である変形量が小さくなるので金バンプの表面の凹凸を吸収することができず、金バンプと素子バンプ6との接触部分の一部に空気層ができて接触面積が少なくなる傾向があり、この範囲を超えると金の使用量が増加し、コストが高くなる傾向がある。なお、金の厚みとしては、5〜20μmあれば素子バンプ6との密着において適切な変形を呈することができるが、バンプの厚みをさらに増やすときには表面を5〜20μmの金とし、下層を銅やニッケルなどの他の金属層としてもよい。
前記素子バンプ6は、従来公知のものであり、例えば、半導体素子のシリコン基板に先端が小径のテーパ状をなす円柱状のアルミニウムなどからなるパッドを形成し、このパッドの表面にニッケルメッキあるいはクロムメッキを施した後に、0.5μm程度の薄膜の金メッキを施すことにより形成されている。そして、素子バンプ6の先端面が、端子バンプ4との接続に用いる平坦な接続面6aとされており、この接続面6aの面積は、端子バンプ4の面積より小さく形成されている。
したがって、素子バンプ6の接続面6aを端子バンプ4に圧接させた場合、端子バンプ4の表面が柔らかくしかも厚く形成されているので、素子バンプ6の接続面6aが端子バンプ4の表面に食い込むように形成されている。
前記端子バンプ4の表面と素子バンプ6の接続面6aとは、同一金属により形成されているので、エキシマなどのレーザあるいは超音波振動を用いた熱圧着あるいは熱融着などにより接合するとよい。
また、端子バンプ4の表面と素子バンプ6の接続面6aとの接続部分との周囲には、例えば、図1の斜線領域にて示すように、紫外線硬化樹脂、熱可塑性樹脂などからなる接着剤7を充填するとよい。このように、接着剤7を用いることにより、端子バンプ4の表面と素子バンプ6の接続面6aとの接続状態を確実に保持させることができる。この場合、端子バンプ4の表面と素子バンプ6の接続面6aとを接合せずに、圧接状態とする構成であってもよい。勿論、接着剤7の有無は、設計コンセプトなどの必要に応じて選択すればよい。
なお、電気光学表示パネルとしては、有機ELパネル1に限らず、大電流の通電を必要とするものから選択使用することができる。
その他の構成については、従来公知の有機ELパネルと同様とされているので、その詳しい説明および図示は省略する。
つぎに、前述した構成からなる本実施形態の作用について説明する。
本実施形態の半導体素子の接続構造によれば、接続端子3に端子バンプ4が形成されており、この端子バンプ4に半導体素子5の素子バンプ6が接続されているので、接続端子3の端子バンプ4は、従来の異方性導電材の導電粒子(図2の107)を介した接続と異なり、半導体素子5の素子バンプ6との接続面積を容易に大きくすることができる。
したがって、本実施形態の半導体素子の接続構造によれば、接続端子3に対する大電流の通電を容易に行うことができる。
また、本実施形態の半導体素子の接続構造によれば、接続端子3の端子バンプ4が金により形成されており、半導体素子5の素子バンプ6の表面には金メッキが施されているので、面積の大きな端子バンプ4を容易に形成することができるとともに、金により形成された端子バンプ4が柔らかいので、面積の大きな端子バンプ4の表面に凹凸があったとしても、端子バンプ4に素子バンプ6を圧着するという簡便な方法で、柔らかい端子バンプ4の表面に素子バンプ6を食い込ませて端子バンプ4の表面の凹凸を吸収することができる。
その結果、従来の異方性導電材の導電粒子を介した接続と異なり、端子バンプ4と素子バンプ6との接触面積を大きくすることがより容易かつ確実にできる。
なお、端子バンプ4の素材と素子バンプ6の表面の素材とが同一の金属により形成されているので、端子バンプ4と素子バンプ6とを融着などにより容易に接合することができる。
さらに、本実施形態の半導体素子の接続構造によれば、表示パネルが、有機ELパネル1であるので、有機ELパネル1の駆動に必要な大電流の通電を容易かつ確実に行うことができる。
なお、本発明は、前述した実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。
例えば、本発明は、半導体素子だけでなく、各種のバンプを有するチップ部品の搭載に用いることができる。さらに、本発明は、バンプを有するチップ部品を搭載する可撓配線板に用いることができる。
1 有機ELパネル
2 基板
2a 端子形成部
3 接続端子
4 端子バンプ
5 半導体素子
6 素子バンプ
2 基板
2a 端子形成部
3 接続端子
4 端子バンプ
5 半導体素子
6 素子バンプ
Claims (3)
- 表示パネルの端子形成部に配置されている接続端子に、半導体素子のバンプが接続されている半導体素子の接続構造において、
前記接続端子に金バンプが配置されており、前記金バンプと前記半導体素子のバンプとが密着して接続されていることを特徴とする半導体素子の接続構造。 - 前記金バンプの厚みが5〜20μmであり、前記金バンプが変形して前記半導体素子のバンプと接続されている請求項1に記載の半導体素子の接続構造。
- 前記表示パネルが、有機ELパネルである請求項1または2に記載の半導体素子の接続構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005192993A JP2007012935A (ja) | 2005-06-30 | 2005-06-30 | 半導体素子の接続構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005192993A JP2007012935A (ja) | 2005-06-30 | 2005-06-30 | 半導体素子の接続構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007012935A true JP2007012935A (ja) | 2007-01-18 |
Family
ID=37751031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005192993A Pending JP2007012935A (ja) | 2005-06-30 | 2005-06-30 | 半導体素子の接続構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007012935A (ja) |
-
2005
- 2005-06-30 JP JP2005192993A patent/JP2007012935A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI258049B (en) | Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic apparatus | |
KR102603403B1 (ko) | 표시 장치 | |
JP4968665B2 (ja) | フラットディスプレイパネル及び接続構造 | |
WO2010010743A1 (ja) | 電子回路装置、その製造方法及び表示装置 | |
KR101056435B1 (ko) | 이방성 도전 필름 및 이를 포함하는 표시 장치 | |
CN114008801A (zh) | 显示模块及其制造方法 | |
US10685930B2 (en) | Driving integrated circuit and display device including the same | |
JP6216877B2 (ja) | 軟性印刷回路基板の構造体 | |
CN111722745B (zh) | 显示装置 | |
JP2005251910A (ja) | 回路基板とその製造方法、電気光学装置、電子機器 | |
US20130242243A1 (en) | Methods and apparatus for connecting electrically conductive glass to a substrate in a liquid crystal panel | |
TWM268600U (en) | Structure of chip on glass and liquid crystal display device using the structure | |
KR20000062451A (ko) | 영상 장치 및 그 제조 방법 | |
JP2006235295A (ja) | 液晶表示パネル | |
KR102506079B1 (ko) | 패드와 이를 구비하는 디스플레이 패널 및 디스플레이 장치 | |
JP6297686B2 (ja) | 軟性印刷回路基板の構造体 | |
JP6205053B2 (ja) | 軟性印刷回路基板の構造体 | |
US9477123B2 (en) | Liquid crystal display device and production method thereof | |
JP2006294665A (ja) | 半導体装置及びその製造方法 | |
KR102108993B1 (ko) | 연성 인쇄회로기판 | |
JP2007012935A (ja) | 半導体素子の接続構造 | |
JP6360891B2 (ja) | 有機発光素子 | |
JP2008306050A (ja) | 電極接続構造および液晶表示ユニット | |
JP5358923B2 (ja) | 電子部品の実装構造 | |
JP6314222B2 (ja) | 軟性印刷回路基板の構造体の製造方法 |