JP2006524430A - 半導体装置及び該半導体装置を動作させる方法 - Google Patents
半導体装置及び該半導体装置を動作させる方法 Download PDFInfo
- Publication number
- JP2006524430A JP2006524430A JP2006506868A JP2006506868A JP2006524430A JP 2006524430 A JP2006524430 A JP 2006524430A JP 2006506868 A JP2006506868 A JP 2006506868A JP 2006506868 A JP2006506868 A JP 2006506868A JP 2006524430 A JP2006524430 A JP 2006524430A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- gate electrode
- semiconductor device
- metal strip
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 230000005669 field effect Effects 0.000 claims description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 102100032937 CD40 ligand Human genes 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 101000868215 Homo sapiens CD40 ligand Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical group [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本発明は、ドレイン延長部（８）を備えるラテラルＤＭＯＳＴに特に関する。既知のトランジスタにおいて、更なる金属ストリップ（２０）は、ゲート電極コンタクトストリップと、ソース領域コンタクト（１５）に電気的に接続されているドレインコンタクト（１６）との間に位置される。本特許出願において提案される装置において、更なる金属ストリップ（２０）とソースコンタクト（１５，１２）との間の接続部は、コンデンサ（３０）を有し、更なる金属ストリップ（２０）は更なる金属ストリップ（２０）に電圧を供給するための更なるコンタクト領域（３５）を備えている。このようにして、改善された線形性が実現可能であり、当該装置の実用性が、特に、高電力及び高周波数において改善される。好ましくは、コンデンサ（３０）は、単一の半導体基体（１）内にトランジスタと一体化されている。本発明は、更に、本発明による装置（１０）を動作させる方法を有する。
Description
本発明は、表面に電界効果トランジスタを備えており、強くドープされているソースゾーン及びドレインゾーンと、ソースゾーンとドレインゾーンとの間に延在するチャネル領域とを有し、垂直投影に際してチャネル領域と重なっているゲート電極が設けられている半導体基体であって、ソースゾーン、ドレインゾーン及びゲート電極は、前記表面において金属ソースコンタクト、ドレインコンタクト及びゲート電極コンタクトにそれぞれ接続されており、更なる金属ストリップがゲート電極コンタクトとドレインコンタクトとの間に位置されており、前記金属ストリップは、前記半導体基体から絶縁され、ソースストリップに局所的に電気的に接続されており、ゲート電極とドレインコンタクトとの間にシールドを形成している半導体基体を有する半導体装置に関する。
このような装置は、特に無線通信の高周波帯域における送信機のための（高）電力増幅器として、有利に使用されることができる。ゲート電極コンタクトとドレインコンタクトとの間に前記シールドを設けることにより、ドレインコンタクトとゲート電極との間の静電容量は著しく減少され、この結果、高周波数における電力増幅が著しく増加される。
前記のような装置は、ディスクリート及び一体化された形態の両方において構成されることができ、米国特許第６，０６９，３８６号公報（２０００年５月３０日発行）から知られている。既知の装置は、ラテラル金属酸化物半導体型のトランジスタを有する。前記トランジスタは、強くドープされたｐ型基板上の弱くドープされたｐ型エピタキシャル層内に形成されている。チャネルは、多結晶シリコンのゲート電極に対して自己整合された態様で前記エピタキシャル層内に注入されているｐ型ゾーン内に規定されている。ソース及びドレインゾーンは、交差指型（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ）構造であって、指の数が、例えば、適応化されるべき最大電流に依存して選択されている構造を有していても良い。ドレイン延長部は、周知のようにソースとドレインとの間の降伏電圧を増大する働きをする。金属ソースコンタクトは、ゲート電極の上方ではなく横に配されているので、ゲート電極は全長に渡る金属接続を備えることができ、この結果、ゲート抵抗は金属の層抵抗によって決定され、従って該ゲート抵抗は適切な導電性金属の使用によって非常に低く保持されることができる。コンタクトは、並列に配された平行な金属ストリップの形態をとっている。更なる金属ストリップ及び前記ゲート電極の金属コンタクトが、ソース及びドレインコンタクトと同じ金属層内に製造されることができると共に、これらの製造に必要な処理ステップは、それぞれ比較的少ない。
既知の装置の１つの不利な点は、これは、特に非常に高い周波数において、線形特性を有さないことである。結果として、最大利用可能電力が制限される。
従って、本発明の目的は、冒頭部で参照した種類の装置であって、高周波数においても高い線形性を有し、かつ、高電力レベルを提供することができる装置を提供することにある。
本発明によれば、冒頭部で参照した種類の半導体装置は、前記更なる金属ストリップとソースコンタクトとの間の電気的接続部がコンデンサを有し、前記更なる金属ストリップが、外部電圧を該更なる金属ストリップに印加する接続コンタクトを備えていることを特徴とする。本発明は、第一に、前記更なる金属ストリップと前記ソースコンタクトとの間の接続部内にコンデンサを設けることにより、ソース領域の電圧とは異なる電圧を前記更なる金属ストリップに印加することが可能になるという認識に基づいている。このような電圧を前記更なる金属ストリップに印加するのを可能にするために、前記金属ストリップは、本発明によれば接触コンタクトを備えている。本発明は、更に、当該装置の線形性は、前記のような電圧を前記更なる金属ストリップに印加することにより著しく改善されることができるという認識に基づいている。このことは、本発明による装置は、言わば、２つの電界効果トランジスタ、即ちゲート電極に関連付けられている第１のエンハンスメント型トランジスタと、更なる金属ストリップがゲート電極を形成している第２のディプレッション型トランジスタとを有すると見なされることができるという認識に基づいている。前者のトランジスタは、本発明の装置において所謂コモンソース配置で動作し、後者のトランジスタは、所謂コモンゲート配置において動作するので、これら２つのトランジスタは、カスケード（直列接続）配置で動作し、位相の消滅、即ちよりほとんど歪みがない状態を可能にする逆の位相歪みを呈する。更なるコンタクト領域は、外部電圧の印加を介して、電力レベルを上述の消滅が生じるレベルに設定することを可能にする。このことは、当該装置の選択された使用に依存する前記線形性の最適化を可能にする。
前記コンデンサは、当該装置に外部接続されても良い。使用可能な状態の装置は、通常、塑性材料の絶縁封止部を備えており、ここから複数の端子ピン（本発明による装置の有利な実施例の場合、４つの端子ピン）が延在している。前記コンデンサは、封止されている前記装置に結合されてもよく、例えば、ソース領域用及び前記更なる金属ストリップ用の端子ピンに接続されても良い。
有利な実施例において、前記コンデンサは、当該半導体基体内に組み込まれ、当該トランジスタの横の活性領域内に位置されている。前記のような装置を製造するのは簡単であり、費用がかからない。好ましくは、前記ソースコンタクト、前記ドレインコンタクト、前記ゲート電極コンタクト、前記更なる金属ストリップ、並びにこれらの接続コンタクト及び前記コンデンサの電極は、上下に配された２つの別個の金属層によって形成され、該２つの金属層は、更なる絶縁層によって互いに分離されている。
前記のような二金属層式工程は、前記更なる金属ストリップを、いくつかの位置において前記コンデンサの（１つの）電極に接続することを可能にし、この接続は、前記ゲート電極コンタクトと交差する。多数の前記接続を使用することは、前記更なる金属ストリップと前記コンデンサ電極との間の動作周波数に対するインピーダンスを低下させるのに関して有利である。前記二金属層式工程の他の重要な見地は、２つの隣接するゲート電極の指（ｄｉｇｉｔ）が、前記２つの金属層の上側の層を介して接続されることができることである。各指は、導電性バイアによって上側の前記金属層内の導体トラックに接続されることができる。この場合、導電性の指が２つの隣接するゲート電極間に（前記上側の金属層内で）設けられ、この指に、バイアに至る前記２つの隣接するゲート電極の導体トラックが接続される。前記導電性の指は、前記ゲート電極用のコンタクト領域に接続され、下に横たわるソースコンタクトと交差しており、該ソースコンタクトは静電容量を減少させるように前記交差の位置において中断されている。好ましくは、２つの隣接するゲート電極は、この態様でいくつかの位置において前記導電性の指に接続される。技術的な理由により、各ゲート電極は、前記接続の場所において拡幅されるのが好ましい。前記ゲート電極のゲート電極接続領域への前記のような接続の有利な点は、前記ゲート電極の接続抵抗が低くあることができるにも係らず、これらの幅は比較的小さくあることができることにある。前記接続抵抗を低下させるように、前記ゲート電極の多結晶シリコンも、ケイ化チタンのようなシリサイドに部分的に交換されるのが好ましい。
他の変形において、前記コンデンサの他の電極は当該半導体基体によって形成されており、該半導体は、強くドープされた基板を有し、該基板上には、より弱くドープされたエピタキシャル層が設けられている。前記基板は金属層に接続されており、ソース領域用の接続も形成している。
有利な変形において、前記コンデンサの前記２つの電極は前記金属層の一部を形成しており、前記２つの電極の低い側の電極は前記半導体基体に電気的に接続されており、これは、当該位置において、強くドープされた領域を有する。このようにして、前記コンデンサの電圧依存のない動作が、容易に実現されることができ、このことは、有利である。この場合、窒化シリコンが、前記コンデンサの誘電体として使用されることができる。前記のようなコンデンサの他の有利な点は、単位面積当たり高い静電容量が達成されることができ、従って、所与の静電容量を有するコンデンサによって利用される表面領域の減少を可能にすることである。前記強くドープされた領域は、例えば、前記基板と、該基板上に設けられている（より弱くドープされている）エピタキシャル層の（局所的な拡散により）更に強くドープされた部分とを有する。
前記コンデンサの静電容量は、所望の周波数に部分的に依存する。これは、１００ＭＨｚと３ＧＨｚとの間の範囲にある動作周波数において、１０ｐＦと１ｎＦとの間の範囲にあるのが好ましい。本発明による装置は、従来技術の装置よりも高い電力レベルで使用されることができ、本発明による装置は、好ましくはヒートシンクを備えており、該ヒートシンクは、銅及び／又はタングステン−銅部を有する。
本発明は、（ｎチャネル又はｐチャネル）トランジスタにおいて有利に使用されることができ、該チャネルは当該半導体基体の表面領域によって形成されており、前記チャネルは電気的絶縁層によって前記ゲート電極から分離されている。本発明による装置の好適実施例は、トランジスタがラテラルＤＭＯＳ型（Ｄは「二重拡散」を意味している）であることを特徴とする。しかしながら、本発明は、ＭＥＳＦＥＴ、特にＨＥＭＴのような他のトランジスタにおける使用にも適しており、これらは、ＧａＡｓ又はＧａＮのような、III−Ｖ族材料の半導体基体に基づいている。更に、これは、ヒートシンクが前記半導体基体の前記表面から離れた側面に設けられている場合、有利である。
好ましくは、最小間隔が、前記更なる金属ストリップと前記ゲート電極コンタクトとの間に使用される。このことは、ストリップ上の電圧を介して、当該トランジスタの他の特性にも影響を与えることを可能にする。好ましくは、これは、他の金属ストリップ（これも同様に前記半導体基体から絶縁されている）が前記更なる金属ストリップと前記ゲート電極との間に設けられ、独立した態様で行われ、該他の金属ストリップは、例えば従来技術の装置と同じ態様で接続されている。前記他の金属ストリップは、更に、本発明による装置の前記更なる金属ストリップと同じ態様で、接続されることができる。この場合、他のトランジスタの特性は、前記更なる金属ストリップに印加されている電圧とは独立に、前記他の金属ストリップへの異なる外部電圧の印加によって影響されることができる。
本発明は、更に、本発明による装置を動作させる方法であって、当該装置の動作中、前記更なる金属ストリップのコンタクト領域に電圧が印加されている方法を有する。印加されている前記電圧は、動的に制御されることができ、即ち高い電力領域で印加される電圧は、低い電力領域で印加される電圧と異なる。他の可能性によれば、徐々に変化する、電力依存の電圧が、有利に印加される。この変形において、好ましくは、前記２つの金属層内に全体的に形成されているコンデンサが使用される。前記のようなコンデンサは、当該装置内に組み込まれている回路に簡単に接続されることができ、これにより特定の電圧関数が適用されることができる。
本発明の上述の及び他の見地は、以下で実施例によって詳細に説明される。
図面は、単に模式的なものであって、縮尺で描かれているものではないことに留意されたい。金属被覆のパターンが、図１及び２に主に示されていることにも更に留意されたい。下側のレベルに位置する部分は、明瞭さのために図１及び２に示されておらず、図３、４及び５の断面図のみに示されている。図１の中央部に関しては、図２に示されている詳細な図が、トランジスタの交差指型構造のより良い理解を提供する。
当該装置（図１ないし４参照）は半導体基体１を有し、これは、この例においてシリコンでできているが、勿論、他の適切な半導体材料でできていても良い。これは、シリコン二酸化物の絶縁層７６を備えている。当該半導体基体は、低オーミックの強くドープされているｐ型基板２とシリコン基体の表面に隣接している比較的弱くドープされている高オーミックの領域３とから構成されており、トランジスタが収容されている。この例において、領域３は、約７μｍの厚さを有し、ｃｍ３当たり約５．１０１５個の原子のドーピング濃度を有するｐ型エピタキシャル層によって形成されている。ソースゾーン用の接続として機能する基板２のドーピング濃度は、高く、例えばｃｍ３当たり１０１９及び１０２０の間の個数の原子である。活性領域６は前記エピタキシャル層内に規定されており、この領域は、厚いフィールド酸化膜７によってラテラルに結合されている。前記トランジスタのソース及びドレインゾーンは、それぞれ強くドープされたｎ型表面ゾーン４及び５の形態で、前記活性領域内に設けられる。前記トランジスタは、互いに横にある複数のソース／ドレインの指を有するマルチディジット構造を有し、前記複数のソース／ドレインの指は、図面において模式的に（図１）又は部分的に（図２）示されているのみである。前記マルチディジット構造は、例えば、図３に示されている部分を、所望のチャネル幅が得られるまで左右に延長することにより、簡潔な態様で得ることができる。降伏電圧を増加させるように、ドレインゾーン５は、前記トランジスタのドレインゾーン５とチャネルとの間に高オーミックのｎ型ドレイン延長部８を備えている。前記延長部の長さは、この例において３．５μｍである。当該トランジスタのチャネルは、延長部８とソースゾーン４との間のｐ型領域１３によって形成される。ゲート電極９は、前記チャネルの上方に設けられ、前記ゲート電極は、例えば７０ｎｍの厚さを有するゲート酸化物１０によって前記チャネルから分離されている。ゲート電極９は、約０．２μｍのケイ化チタンを被せられている、強くドープされた約０．３μｍの厚さの多結晶シリコン（ポリ）のストリップによって形成されており、これは、表面に見えており、ソースゾーン４とドレイン延長部８との間の活性領域６上に横向きで延在している。ソースゾーン（又は複数のソースゾーン）４は、深い、強くドープされたｐ型ゾーン１１を介して前記ｐ型領域に短絡されており、ｐ型ゾーン１１は、前記表面から強くドープされている基板まで下方に延在しており、基板２を介して基板の下側においてソースゾーン４をソース電極１２に接続している。前記トランジスタはＬＤＭＯＳＴとして具体化され、この結果、これは十分に高い電圧において動作されることができ、この目的のために、付加的なｐ型ドーピングが、拡散されたｐ型ゾーン１３の形態のチャネル内に提供され、この結果、ドーピング濃度が、弱いエピドーピングと比較して局所的に増加される。
前記表面は厚いガラス層によって皮膜されており、コンタクトウィンドウが、ソース及びドレインゾーンの上方に設けられ、このウィンドウを介して、前記ソース及びドレインゾーンは、それぞれ金属ソース及びドレイン電極１５及び１６に接続されている。図２の平面図から明らかであるように、コンタクト１５及び１６は、前記ガラス層の上において互いに平行に延在している金属ストリップによって形成されている。ソースコンタクト１５は、ソースゾーンに接続されるだけでなく、深いｐ型ゾーン１１にも接続されており、従って、前記基板の下側において、ソースゾーンと接続部１２とを相互接続している。前記ソースゾーンは、この接続部を介して、外部接続に接続されることができる。ドレイン電極のストリップ１６（図１）は、ベース部１７と一緒に櫛状構造を形成し、これらは、コモン部１７を介して結晶上の他の場所に設けられている複数の結合バッド１１６に接続されることができる。
当該装置のゲート電極９も、金属コンタクトを備えており、該金属コンタクトは、金属ストリップ１５及び１６間の酸化物層上にストリップ１１８の形態で延在しており、該酸化物層内のコンタクトウィンドウを介して、ゲート９に局所的に接続されている。金属トラック１８は、全長に渡ってゲート９に接続されているのではなく、複数の間隔をあけた位置のみにおいて接続されており、ポリゲート９は接続１９に適した拡幅された部分を備えており、（各ゲート電極９に関して）この１つのみが、示されている。接続部１９間の間隔は、十分に小さく、ゲート抵抗は、金属トラック１１８の存在によって著しく減少される。前記ゲート電極の抵抗も、自身の上のケイ化チタンの存在によって減少される。非常に低いゲート抵抗は、低い抵抗率を有する金属、例えば金又はアルミニウムの使用によって得ることができる。図２に示されているように、ゲート電極の（この例においては）ポリシリサイドのトラックは櫛形を有しており、これは、ドレイン電極１６、１７によって交差指型構造を形成している。前記ゲート電極の金属トラック１１８の櫛形のベースは、金属ストリップ４０であって、これは、ゲート電極９用の均等に離間されたボンディングパッド４５を備えている。隣接するゲート電極９は、ゲート電極９の接続部（図示略）の場所において、例えば３箇所（これらのうちの１つだけが図１に示されている）で相互接続されている。この場合、前記ゲート電極のベース部４０に接続されている金属トラック１１８は、前記接続部に渡って中心に延在している。ソース領域４の金属ストリップ１５は、トラック１１８との静電容量を減少するようにトラック１１８の前記場所において中断されている。
更なる金属トラック２０が、ゲート電極９のポリシリサイトのトラック１８とドレインコンタクトのアルミニウムトラック１６との間に設けられている。トラック２０は、コンデンサ３０の電極３１及び接続ボンディングパッド３５に接続されており、外部電圧が装置１０の動作中に印加される。（部分的に相互接続されている）シールドトラック２０は、均等に離間された位置においてコンデンサ３０に接続されており、前記トラックは、絶縁シリコン酸化物層７７によって互いに離間されている２つの金属層２０、１８の低い側の層内に形成されている。二金属層式工程の使用は、金属トラック２２がゲート電極９、１８と交差するのを可能にする。このことは、最小の低効率を有して金属トラック２０を接続することを可能にする。この例において、コンデンサ３０の他方の電極は、半導体基体１の薄い酸化物層３６の下に存在する部分（この場合、エピタキシャル層３の一部及び基板２）によって形成されており、従って、該電極はソース接続部１２に接続されている。上側の電極３１は、金属プラグ３４と該金属プラグ３４内に組み込まれている付加的な金属層３７とを介して、酸化物層３６上に設けられている多結晶シリコン領域９９と更なる金属ストリップ２０とに接続されている。この例において、静電容量は１００ｐＦである。
本発明によれば、歪み補償は、当該装置が２つのトランジスタ、言わば、エンハンスメント型トランジスタ及びディプレッション型トランジスタを有することにより、この例の装置１０におけるコンタクト領域３５への外部電圧が印加される際に行われることができる。結果として、当該装置は、改良された線形性を呈し、従来技術の装置と比較して高電力レベルにおける動作が可能である。金属トラック２０への適切な外部電圧は、約＋２５Ｖであることが分かっている。これは全て、以下で図６ないし８の議論において説明される。
本明細書において議論される装置１０の非常に有利な変形（図５参照）において、当該装置は二金属層式工程によって形成されていることが、コンデンサ３０の形成において使用されている。下側電極３２は、第１の（下側の）金属層内に形成され、上側電極３１は第２の（上側の）金属層内に形成される。２つの層の間に存在しているものは、例えば、厚さ１００ないし５００ｎｍを有する窒化シリコンの誘電体である。下側電極３２は絶縁層内の金属プラグ３４を介して、半導体基体１の表面においてシリサイド領域３５に接続され、該半導体基体は、この場所に、強くドープされた（ｐ型）半導体領域３６を更に備えている。この変形の主要な有利な点は、単位面積当たりの高い容量値が可能であり、従って、コンデンサ３０の表面面積がより小さくあることができることである。コンデンサ３０の静電容量は、更にほとんど電圧に依存しない。最終的な有利な点は、コンデンサ３０が、下側電極３２を介して、（好ましくは、これと一体化された）回路であって、電力依存の電圧を、例えば、金属トラック２０に印加することができる回路に、直列コンデンサとして容易に接続されることができることである。これにより、歪みが更に改善及び最適化され、即ち高電力レベルにおいてさえも当該装置を使用することができるようになる。
図６は、マグニチュードＳ２１を入力電力の関数として示している。この複素マグニチュードＳ２１は、大きい信号トランスデューサ利得としても知られており、これは、装置（この場合、図１の装置）の線形性を特徴付ける。大きい信号利得Ｓ２１は、前記出力における前進波と入力における前進波との間の比として規定され、
として表されることができる。この図において、上側のグループの曲線６０は、Ｓ２１の規格化された偏角（ＡｒｇＳ２１）を、下側のグループの曲線６１はＳ２１のマグニチュード（ＭａｇＳ２１）を、入力電力Ｐｉｎの関数として表している。ドレイン―ソース電圧Ｖｄｓは２６Ｖであり、周波数ｆは２ＧＨｚである。曲線６１ａ−６１ｅ及び６０ａ−６０ｅは、更なる金属トラック２０における電圧の変化を示しており、この変化は、＋２０Ｖから−２０Ｖまでステップ（ステップサイズは１０Ｖ）状に生じている。マグニチュードＭａｇＳ２１は、金属トラック２０における電圧に、少しだけ依存しているだけである。しかしながら、偏角ＡｒｇＳ２１は、上述の金属トラック２０における＋２０Ｖの電圧に関して強く改善されたプロファイル（曲線６０ａ）を呈している。従って、動作中の本発明による装置の（位相、）歪みは、従来技術の装置と比較して大幅に改善されている。
図７は、図１の装置の歪み特徴付け率（ｄｉｓｔｏｒｔｉｏｎ ｃｈａｒａｃｔｅｒｉｚｉｎｇ ｆａｃｔｏｒ）及び利得を平均電力の関数として示している。上側のグループの曲線７０は利得Ｇｐを平均電力Ｐａｖの関数として表し、下側のグループの曲線７１はツートーン（ｔｗｏ−ｔｏｎｅ）システムに関する相互変調の歪みＩＭＤ３を表しており、ここでｆ１＝２，０００ＧＨｚ及びｆ２＝２，００１ＧＨｚである。Ｖｄｓは同様に２６Ｖであり、ゲート電極９における電圧は、４．７０Ｖである。曲線７０ａ−７０ｊ及び７１ａ−７１ｊは、更なる金属トラック２０における電圧の変化を表しており、この変化は、＋２５Ｖから−２５Ｖまでステップ（ステップサイズは５Ｖ）状に生じている。利得Ｇｐに対する上述の電圧の影響は、小さい。しかしながら、上述の電圧が約＋２５Ｖである場合、高い電力レベルにおける、ＩＭＤ３の大幅な改善が実現されている。
図８は、当該装置の２つの歪み率及び効率を、平均電力の関数として示している。２キャリアＷＣＤＭＡ（＝Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）システムが、ここで接続されている。曲線８０ａは、＋２５Ｖの金属トラック２０における電圧に対する効率（Ｅｆｆ）を表しており、曲線８０ｂの場合、前記電圧は０Ｖである。従って、上述の電圧は前記効率に実際に影響しない。曲線８１ａ及び８１ｂは、それぞれ＋２５Ｖ及び０Ｖの金属ストリップ２０の電圧に対するＡＣＰＲ（＝隣接電力比）を表している。曲線８２ａ及び８２ｂは、更なる金属ストリップ２０における対応する電圧に対するマグニチュードＩＭ３を表している。図８は、歪み特徴付けマグニチュードＡＣＰＲ及びＩＭ３が、更なる金属ストリップ２０における電圧が＋２５Ｖである場合、２キャリアシステムに関する高い電力レベルにおいても著しく改善されていることを示している。この図は、上述の電圧を前記電力レベルに依存するようにすることが便利であり得ることも示している。従って、上述の電圧は、高電力レベルにおける場合よりも、低い電力レベルにおいて低くあることができる。前記変化は、ステップ状又は連続的に生じてもよく、どちらの場合においても、当該装置に付加されている回路であって、好ましくは当該装置と一体化されている回路によって印加されることができる。
本発明は、本明細書に記載された実施例に限定されるものではなく、当業者にとって、本発明の範囲内で多くの更なる変更があり得ることは明らかであろう。従って、本発明は、ｐチャネルＭＯＳトランジスタにおいても有利に使用されることができる。本発明は、更に、ＤＭＯＳ型トランジスタにおいてのみ使用されることができるのではなく、チャネルが、拡散ゾーンの代わりに（ことによると付加的なＶｔ打ち込みによる）エピタキシャル層３の表面領域によって形成されるＭＯＳトランジスタにおいても使用されることができる。更に、本発明を、所謂ＶＤＭＯＳ型のトランジスタであって、Ｖが垂直方向にあり、チャネル及びゲート電極が当該半導体基体の表面と（少なくともほぼ）平行に延在している（現在のアプリケーションにおいては、「セミラテラル（ｓｅｍｉ−ｌａｔｅｒａｌ）」と呼ばれる）トランジスタにおいて使用することも可能である。チャネル及びゲート電極が、当該半導体基体の表面に対してほぼ垂直であって、例えば該表面内の溝の側壁内部／側壁上に延在する、真に垂直型のＭＯＳトランジスタにおける使用は、これ自体は考えられるが、このような使用は、現在の技術の状態では、実際に実行可能ではない。
本発明による装置は、好ましくはシリコン半導体基体を有するが、本発明は、例えば、ＧａＡｓ又は他の所謂III−V族材料のような他の半導体によって作られている装置においても使用されることができる。
本明細書に記載された実施例においてディスクリートな半導体素子についてのみ述べられているが、本発明は、他の一体化された半導体製品であって、多数の活性半導体素子を含み得る半導体製品の製造にも適している。
トランジスタは、移動通信用の主要周波数帯域が含まれている０．５ないし５ＧＨｚの範囲（特に０．９ないし２．４ＧＨｚの範囲）において非常に有利に使用されることができ、例えば２０ないし３０Ｖの範囲のような、低いソース−ドレイン電圧及び高いソース−ドレイン電圧における電力増幅に適していることに、更に留意されたい。
Claims (11)
- 表面に電界効果型のトランジスタを備えており、強くドープされたソースゾーン及びドレインゾーンと、該ソースゾーンと該ドレインゾーンとの間に延在するチャネル領域とを有し、垂直投影に際して前記チャネル領域と重なっているゲート電極が設けられている半導体基体であって、前記ソースゾーンと前記ドレインゾーンと前記ゲート電極とは、前記表面において金属ソースコンタクトとドレインコンタクトとゲート電極コンタクトとにそれぞれ接続されており、更なる金属ストリップが前記ゲート電極コンタクトと前記ドレインコンタクトとの間に位置されており、前記金属ストリップは前記半導体から絶縁され、前記ソースのストリップに局所的に電気的に接続されており、前記ゲート電極と前記ドレインコンタクトとの間にシールドを形成している半導体基体を有する半導体装置において、前記更なる金属ストリップと前記ソースコンタクトとの間の電気的接続はコンデンサを有し、前記更なる金属ストリップは、前記更なる金属ストリップに外部電圧を印加するための接続コンタクトを備えていることを特徴とする半導体基体を有する半導体装置。
- 前記コンデンサは前記半導体基体内に組み込まれており、前記トランジスタの傍の活性領域内に位置されていることを特徴とする、請求項１に記載の半導体装置。
- 前記ソースコンタクトと、前記ドレインコンタクトと、前記ゲート電極コンタクトと、前記更なる金属ストリップと、これらの前記接続コンタクトと、前記コンデンサの電極とは、上下に配され更なる絶縁層によって互いに分離されている２つの分離された金属層で形成されていることを特徴とする、請求項２に記載の半導体装置。
- 前記コンデンサの他の電極は前記半導体基体によって形成されており、該半導体は強くドープされた基板を有し、該基板上には更に弱くドープされたエピタキシャル層が設けられていることを特徴とする、請求項３に記載の半導体装置。
- 前記コンデンサの２つの前記電極は前記金属層の一部を形成しており、前記２つの電極の下側の電極は前記半導体基体に電気的に接続されており、該半導体はこの場所に強くドープされた領域を有していることを特徴とする、請求項３に記載の半導体装置。
- 前記コンデンサの静電容量値は、１００ＭＨｚと３ＧＨｚとの間の範囲にある動作周波数において１０ｐＦと１ｎＦとの間の範囲にあることを特徴とする、請求項１ないし５の何れか一項に記載の半導体装置。
- 前記電界効果型のトランジスタはＭＯＳトランジスタであって、前記半導体基体は、前記表面に隣接する第１導電性型の比較的弱くドープされた領域を有し、該領域は対向する前記強くドープされたソースゾーン及びドレインゾーンと、前記ドレインゾーンと前記チャネル領域との間の第２導電性型の弱くドープされたドレイン延長部とを備えており、前記ゲート電極は前記チャネル領域から電気的に絶縁されており、電気的絶縁層は前記表面上に横たわっており、該電気的絶縁層は前記ソースゾーンと前記ドレインゾーンと前記ゲート電極との上方にコンタクトウィンドウを備えており、該コンタクトウィンドウを介して、前記ソースゾーンと前記ドレインゾーンと前記ゲート電極とがそれぞれコンタクトに接続されていることを特徴とする、請求項１に記載の半導体装置。
- 前記コンタクトが、互いに傍に位置されている平行な金属ストリップとして具現化されていることを特徴とする、請求項１又は７に記載の半導体装置。
- 他の金属ストリップが前記更なる金属ストリップと前記ゲート電極との間に設けられており、該他の金属ストリップは電気的絶縁層によって前記半導体基体から分離されており、他の外部電圧を印加するための他の接続コンタクトを備えても備えなくても良いことを特徴とする、請求項１ないし８の何れか一項に記載の半導体装置。
- 当該装置の動作中、前記更なる金属ストリップのコンタクト領域に電圧が印加される、請求項１ないし９の何れか一項に記載の半導体装置を動作させる方法。
- 印加される前記電圧は、前記装置が動作する電力範囲に依存して選択されることを特徴とする、請求項１０に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03101096 | 2003-04-22 | ||
| PCT/IB2004/050474 WO2004095577A2 (en) | 2003-04-22 | 2004-04-21 | Semiconductor device comprising a field-effect transistor and method of operating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006524430A true JP2006524430A (ja) | 2006-10-26 |
Family
ID=33305773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006506868A Withdrawn JP2006524430A (ja) | 2003-04-22 | 2004-04-21 | 半導体装置及び該半導体装置を動作させる方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7652316B2 (ja) |
| EP (1) | EP1618607B1 (ja) |
| JP (1) | JP2006524430A (ja) |
| CN (1) | CN100546032C (ja) |
| WO (1) | WO2004095577A2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411235B2 (en) | 2004-06-16 | 2008-08-12 | Kabushiki Kaisha Toshiba | Spin transistor, programmable logic circuit, and magnetic memory |
| US7485514B2 (en) * | 2006-01-05 | 2009-02-03 | Winslow Thomas A | Method for fabricating a MESFET |
| US8564057B1 (en) * | 2007-01-09 | 2013-10-22 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
| US8552535B2 (en) * | 2008-11-14 | 2013-10-08 | Semiconductor Components Industries, Llc | Trench shielding structure for semiconductor device and method |
| JP5712516B2 (ja) * | 2010-07-14 | 2015-05-07 | 住友電気工業株式会社 | 半導体装置 |
| CN102610608B (zh) * | 2011-01-19 | 2014-10-15 | 万国半导体股份有限公司 | 集成一个电容的金属氧化物半导体场效应晶体管 |
| CN102969360A (zh) * | 2012-12-14 | 2013-03-13 | 中国科学院微电子研究所 | 一种iii-v族半导体纳米线阵列场效应晶体管 |
| US20160277838A1 (en) * | 2015-03-17 | 2016-09-22 | Dsp Group Ltd. | Multi-layered mems speaker |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2855844C2 (de) | 1978-12-22 | 1984-06-07 | Texas Instruments Deutschland Gmbh, 8050 Freising | Schaltung für einen Verstärker mit einem Feldeffekttransistor |
| EP0309748A1 (de) | 1987-09-28 | 1989-04-05 | Siemens Aktiengesellschaft | Rückwirkungsarme MOS-Triode |
| US5477068A (en) * | 1992-03-18 | 1995-12-19 | Rohm Co., Ltd. | Nonvolatile semiconductor memory device |
| US5578860A (en) * | 1995-05-01 | 1996-11-26 | Motorola, Inc. | Monolithic high frequency integrated circuit structure having a grounded source configuration |
| JP2000513877A (ja) * | 1997-04-28 | 2000-10-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 横形ｍｏｓトランジスタデバイス |
| US5898198A (en) * | 1997-08-04 | 1999-04-27 | Spectrian | RF power device having voltage controlled linearity |
| US6313539B1 (en) * | 1997-12-24 | 2001-11-06 | Sharp Kabushiki Kaisha | Semiconductor memory device and production method of the same |
| US6215152B1 (en) * | 1998-08-05 | 2001-04-10 | Cree, Inc. | MOSFET having self-aligned gate and buried shield and method of making same |
| EP0996159A1 (en) * | 1998-10-12 | 2000-04-26 | STMicroelectronics S.r.l. | Integrated circuit structure comprising capacitor and corresponding manufacturing process |
| JP4322414B2 (ja) * | 2000-09-19 | 2009-09-02 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2003100993A (ja) * | 2001-09-21 | 2003-04-04 | Sharp Corp | 半導体メモリ素子 |
| US6870219B2 (en) * | 2002-07-31 | 2005-03-22 | Motorola, Inc. | Field effect transistor and method of manufacturing same |
-
2004
- 2004-04-21 JP JP2006506868A patent/JP2006524430A/ja not_active Withdrawn
- 2004-04-21 US US10/551,324 patent/US7652316B2/en not_active Expired - Fee Related
- 2004-04-21 CN CN200480010691.8A patent/CN100546032C/zh not_active Expired - Fee Related
- 2004-04-21 EP EP04728616A patent/EP1618607B1/en not_active Expired - Lifetime
- 2004-04-21 WO PCT/IB2004/050474 patent/WO2004095577A2/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004095577A2 (en) | 2004-11-04 |
| EP1618607B1 (en) | 2012-07-25 |
| EP1618607A2 (en) | 2006-01-25 |
| US7652316B2 (en) | 2010-01-26 |
| CN100546032C (zh) | 2009-09-30 |
| US20060220154A1 (en) | 2006-10-05 |
| WO2004095577A3 (en) | 2005-01-06 |
| CN1777993A (zh) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949104A (en) | Source connection structure for lateral RF MOS devices | |
| US7888735B2 (en) | Integrated complementary low voltage RF-LDMOS | |
| US6222233B1 (en) | Lateral RF MOS device with improved drain structure | |
| US6271552B1 (en) | Lateral RF MOS device with improved breakdown voltage | |
| US7126193B2 (en) | Metal-oxide-semiconductor device with enhanced source electrode | |
| EP2321850B1 (en) | LDMOS having a field plate | |
| US20060240625A1 (en) | Power semiconductor device having improved performance and method | |
| US6069386A (en) | Semiconductor device | |
| JP2006524430A (ja) | 半導体装置及び該半導体装置を動作させる方法 | |
| EP1058949B1 (en) | Rf mos transistor | |
| JP2001244476A (ja) | 高周波数の線形用途及びスイッチング用途のためのｍｏｓｆｅｔ | |
| KR20000029449A (ko) | 측방향엠오에스트랜지스터소자 | |
| JP2002343960A (ja) | 半導体装置 | |
| US7268378B1 (en) | Structure for reduced gate capacitance in a JFET | |
| JP2006525667A (ja) | 高周波数用途向けの電界効果トランジスタを備えた電子デバイス | |
| US6207508B1 (en) | Method for fabricating a radio frequency power MOSFET device having improved performance characteristics | |
| EP0654827A1 (en) | Integrated power cascode | |
| EP0823735A1 (en) | MOS-technology power device | |
| US8334576B2 (en) | High frequency MOS device and manufacturing process thereof | |
| CN104600120B (zh) | 一种p型射频横向双扩散金属氧化物半导体器件 | |
| JP2004063922A (ja) | 半導体装置 | |
| JP2000174291A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070326 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070419 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081204 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090122 |