JP2006521729A - ランダムシーケンス発生器 - Google Patents
ランダムシーケンス発生器 Download PDFInfo
- Publication number
- JP2006521729A JP2006521729A JP2006504752A JP2006504752A JP2006521729A JP 2006521729 A JP2006521729 A JP 2006521729A JP 2006504752 A JP2006504752 A JP 2006504752A JP 2006504752 A JP2006504752 A JP 2006504752A JP 2006521729 A JP2006521729 A JP 2006521729A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- noise
- load
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B29/00—Generation of noise currents and voltages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Amplifiers (AREA)
Abstract
Description
W.テモティ・ホルマン(W. Timothy Holman)、J.アルビン・コノリー(J. Alvin Conolly)、アーマッド B.ドウラタバディ(Ahmad B. Dowlatabadi)著、「内蔵アナログ/デジタルランダム雑音源(An Integrated Analog/Digital Random Noise Source)」、IEEEトランザクション回路及びシステムI:基本理論と応用(IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications)、1997年6月、第44巻第6号、521〜528頁 クレイグ S.ペトリ(Craig. S. Petrie)、J.アルビン・コノリー(J. Alvin Conolly)著、「暗号化に適用される雑音ベースのIC乱数発生器(A Noise-based IC Random Number Generator for Applications in Cryptography)」、IEEEトランザクション回路及びシステムI:基本理論と応用(IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications)、2000年5月、第47巻第5号、615〜621頁
本発明の目的は、高い雑音−干渉比をもつ真にランダムなシーケンスビット列を生成する機器を提供することである。
しかしながら、別の実施例では、その関係は、それが実質的に1より大きい、好適には3より大きい限り、異なっていても良い。もし、上記の関係が合致しないなら、基本増幅器セルのトランジスタ601a〜604bは、接地手段或いはVdd(即ち、第1のトランジスタペア601a、601b、及び第4のトランジスタペア604a、604b)に接続されたそれらのトランジスタを強制的により低いインピーダンスを備える線形領域へと移さないなら、共通のバイアスをもつことはできない。しかしながら、他の実施例においては、寸法決めの他の関係は10より大きく、依然として共通のバイアスを用いることもできる。比“10”は以下にさらに議論する理由のために選択されている。また、さらに別の実施例では、スプリットバイアスが備えられる。この場合には、必ずしも上記の関係を満たす必要はない。
ここで、
gm 2〜[μCox(W/L)(Vgs−VT)]2〜2μCox(W/L)Ids (式3a)
Cgs=2WLCox/3 (式3b)
である。
ここで、雑音レベルはトランジスタのチャネル長(L)と静止電流(Ids)との関数として表される。上記の式において、Coxは酸化キャパシタンスを表し、kはボルツマン定数であり、Tは絶対温度であり、μは移動度であり、Wはトランジスタのチャネル幅であり、VTは閾値電圧であり、Vgsはゲート−ソース電圧である。(式2)〜(式4)から分かるように、ゲートオーバドライブ電圧(Vgs−VT)を増加させると、トランスコンダクタンスを増加させ(式3a)、次に、雑音電流を増加させる(式2)。
ρKP〜0.02ppm/√(W・Leff) (式6)
Leff=L−0.085μm (式7)
ここで、σVTは閾値電圧ミスマッチ、ρKPは利得ミスマッチ、Leffは電気的チャネル長である。
={1/(W・Leff)}[(2%μm)2+(2mVμm/Vgs−VT)2] (式8)
Vgs−VTが100mVであると、利得(KP)と閾値電圧(VT)ミスマッチは同じサイズである。これは基本増幅器セル600の最低の有用な動作点である。なぜなら、与えられた電流についての余りにも短いチャネル長(L)が低いゲートオーバドライブ電圧(VE=Vgs−VT)を減少させるので、ミスマッチはVE=Vgs−VTで劣化し、従って、Idsミスマッチを増加させることになる(式(8)を参照)。より低いゲートオーバドライブ電圧では、VgsとVTとは凡そ同じサイズであり、VTの変動が原因となるVEの相対的な変動もより大きい。それ故に、低いゲートオーバドライブ電圧はトランスコンダクタンスを低め、次に雑音レベルを低め、静止電流のミスマッチを増加させる。
これは、与えれたバイアス電流収支Idsに関して、その機器を短くそして幅広くする必要があることを示している。好適な実施例では、VE=Vgs−VTが100mVであるが、その電流はトランジスタの適当なチャネル幅を選択することにより設定される。
Z604=Z601=2.5μm/2.5μm=1 (式10)
式(10)に従えば、2.5μmのチャネル長をもつ寸法にすることで、その結果、σVT〜0.25mVの閾値電圧のミスマッチ、σKP〜0.25%のトランスコンダクタンスのミスマッチとなる。上記のことに従えば、100mVを超えるゲートオーバドライブ電圧(VE=Vgs−VT)があると、これはCM信号の約40dBの減衰に対応する。気づくように、本発明の他の実施例に従えば、トランジスタのより大きな面積があり得る。しかしながら、より大きなゲート面積はまた、雑音レベルを低下させる。
L603=L602=0.25〜12.5μm
W601=W604=0.25〜12.5μm
L601=L604=0.25〜12.5μm
ここで、Wはトランジスタの幅であり、Lはトランジスタの長さである。
Claims (20)
- 入力としてバイアスを受信する入力端子(409)を含む発振手段を有したランダムなシーケンスのビット列を生成する機器(10)であって、
前記発振手段(13)は、
少なくとも1つの発振器増幅器(400a、400b、400c)と、
前記発振器増幅器に接続された差動増幅器(500)とを有し、
前記各発振器増幅器(400a、400b、400c)と差動増幅器(500)とは、
増幅手段(303a、303b;403a、403b)と、
前記増幅手段と接地手段とに接続されたテール電流源(304a、304b;404a、404b)とを有し、
前記増幅手段は、
前記増幅手段とサプライに接続された負荷(301a、301b、302a、302b;401a、401b、402a、402b)による干渉信号から保護されていることを特徴とする機器。 - 前記発振器増幅器(400a、400b、400c)の数は奇数であり、
該増幅器は直列接続されていることを特徴とする請求項1に記載の機器。 - 前記増幅手段は共通ソース増幅器(303a、303b;403a、403b)を有することを特徴とする請求項1又は2に記載の機器。
- 前記共通ソース増幅器は異なる形態のトランジスタ(303a、303b;403a、403b)を有することを特徴とする請求項3に記載の機器。
- 前記負荷は前記増幅手段(303a、303b;403a、403b)に接続されたカスコードされたトランジスタ(301a、301b、302a、302b;401a、401b、402a、402b)を有することを特徴とする請求項1乃至4のいずれかに記載の機器。
- 前記負荷は前記増幅手段(303a、303b;403a、403b)に接続された抵抗を有することを特徴とする請求項1乃至4のいずれかに記載の機器。
- 前記テール電流源(304a、304b;404a、404b)は前記増幅手段(303a、303b;403a、403b)と前記接地手段とに接続されて共通モードフィードバックを提供することを特徴とする請求項1乃至6のいずれかに記載の機器。
- 前記負荷(301a、301b、302a、302b;401a、401b、402a、402b)、前記増幅手段(303a、303b;403a、403b)、及び前記テール電流源(304a、304b;404a、404b)はMOS(金属酸化物半導体)トランジスタを有することを特徴とする請求項1乃至5のいずれか、又は請求項7に記載の機器。
- 前記負荷(301a、301b、302a、302b;401a、401b、402a、402b)、前記増幅手段(303a、303b;403a、403b)、及び前記テール電流源(304a、304b;404a、404b)はBJT(バイポーラ接合トランジスタ)トランジスタを有することを特徴とする請求項1乃至5のいずれか、又は請求項7に記載の機器。
- 前記負荷(301a、301b、302a、302b;401a、401b、402a、402b)はPMOSトランジスタを有し、
前記増幅手段(303a、303b;403a、403b)、及び前記テール電流源(304a、304b;404a、404b)はNMOSトランジスタを有することを特徴とする請求項1乃至5と請求項7乃至8とのいずれかに記載の機器。 - 前記負荷(301a、301b、302a、302b;401a、401b、402a、402b)はNMOSトランジスタを有し、
前記増幅手段(303a、303b;403a、403b)、及び前記テール電流源(304a、304b、404a、404b)はPMOSトランジスタを有することを特徴とする請求項1乃至5と請求項7乃至8とのいずれかに記載の機器。 - 前記増幅手段の前記トランジスタ(303a、303b;403a、403b)の幅と長さの比(Z)は、前記テール電流源(304a、304b;404a、404b)の前記トランジスタの幅と長さの比の少なくとも3倍であり、
前記負荷の第2のトランジスタのペア(302a、302b;402a、402b)の幅と長さの比は、前記負荷の第1のトランジスタのペア(301a、301b;401a、401b)の幅と長さの比の少なくとも3倍であることを特徴とする請求項10又は11に記載の機器。 - 前記増幅手段の前記トランジスタ(303a、303b;403a、403b)と前記第2のトランジスタのペア(302a、302b;402a、402b)のトランジスタの幅(W)は、2.5〜125μmの範囲にあり、
前記トランジスタの長さ(L)は、0.25〜12.5μmの範囲にあり、
前記テール電流源の前記トランジスタ(304a、304b;404a、404b)と前記負荷の第1のトランジスタのペア(301a、301b;401a、401b)の前記トランジスタの幅(W)と長さ(L)は夫々、0.25〜12.5μmの範囲にあることを特徴とする請求項12に記載の機器。 - 前記機器は電圧制御発振器(VCO)であり、
前記入力端子(409)は雑音源(11)に接続されていることを特徴とする請求項1乃至13のいずれかに記載の機器。 - 前記機器は電流制御発振器(CCO)であり、
前記入力端子(409)は雑音源(11)に接続されていることを特徴とする請求項1乃至13のいずれかに記載の機器。 - 前記バイアス入力を受信する入力端子(409)は、内部雑音を発生する雑音源(11)を有する雑音信号を生成する機器に接続され、
前記雑音源は、
増幅手段(103a、103b)を含む雑音増幅器セル(100)と、
前記増幅手段とサプライに接続された負荷(101a、101b、102a、102b)と、
前記接地手段と前記増幅手段(103a、103b)とに接続されたテール電流源(104a、104b)とを有することを特徴とする請求項1乃至15のいずれかに記載の機器。 - 請求項1乃至15のいずれかに記載のランダムなシーケンスを生成する機器(10)を有する電子装置(1)。
- 前記機器は、移動体無線端末、ページャ、コミュニケータ、電子手帳、或いはスマートフォンであることを特徴とする請求項17に記載の電子装置。
- 前記電子装置は、移動体電話(1)であることを特徴とする請求項17に記載の電子装置。
- 請求項1乃至16のいずれかに記載のランダムなシーケンスを生成する機器(10)を有する集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03006905A EP1463202B1 (en) | 2003-03-26 | 2003-03-26 | Random sequence generator |
US45944803P | 2003-03-31 | 2003-03-31 | |
PCT/EP2004/002903 WO2004086620A1 (en) | 2003-03-26 | 2004-03-19 | Random sequence generator |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006521729A true JP2006521729A (ja) | 2006-09-21 |
JP2006521729A5 JP2006521729A5 (ja) | 2007-05-10 |
JP4550805B2 JP4550805B2 (ja) | 2010-09-22 |
Family
ID=33099697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006504752A Expired - Fee Related JP4550805B2 (ja) | 2003-03-26 | 2004-03-19 | ランダムシーケンス発生器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7583155B2 (ja) |
JP (1) | JP4550805B2 (ja) |
WO (1) | WO2004086620A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW557636B (en) * | 2002-03-26 | 2003-10-11 | Ind Tech Res Inst | Random number generator |
ATE483197T1 (de) * | 2004-10-15 | 2010-10-15 | Nxp Bv | Integrierte schaltung mit einem echten zufallszahlengenerator |
US7613756B1 (en) * | 2005-01-11 | 2009-11-03 | Sun Microsystems, Inc. | Random number generation apparatus and method |
GB0603523D0 (en) * | 2006-02-22 | 2006-04-05 | Qinetiq Ltd | Apparatus and method for generating random numbers |
CN1949708B (zh) * | 2006-11-10 | 2011-02-02 | 华为技术有限公司 | 随机数发生装置、方法及对应的数据交互*** |
US7904494B2 (en) * | 2006-12-08 | 2011-03-08 | International Business Machines Corporation | Random number generator with random sampling |
US9195434B2 (en) * | 2014-01-14 | 2015-11-24 | Nvidia Corporation | Power supply for ring-oscillator based true random number generator and method of generating true random numbers |
EP3051411B1 (en) * | 2015-01-27 | 2018-05-16 | Neopost Technologies | Hardware non-deterministic random byte generator |
US10671351B2 (en) * | 2018-08-22 | 2020-06-02 | International Business Machines Corporation | Low-power random number generator |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6271310A (ja) * | 1985-07-18 | 1987-04-02 | エスジ−エス・マイクロエレツトロニカ・エス・ピ−・エ− | 単一段全差分型演算増幅器 |
JPH10209821A (ja) * | 1996-12-05 | 1998-08-07 | Texas Instr Inc <Ti> | ランダムノイズ発生器及び発生方法 |
US6061702A (en) * | 1996-05-15 | 2000-05-09 | Intel Corporation | Random number generator |
US6147552A (en) * | 1997-03-03 | 2000-11-14 | National Semiconductor Corporation | Chopper-stabilized operational amplifier including integrated circuit with true random voltage output |
JP2001331306A (ja) * | 2000-05-19 | 2001-11-30 | Oki Electric Ind Co Ltd | 乱数発生回路 |
US6492843B1 (en) * | 2000-09-29 | 2002-12-10 | Intel Corporation | Random frequency clock generator |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6064257A (en) * | 1997-03-03 | 2000-05-16 | National Semiconductor Corporation | Chopper-stabilized operational amplifier |
US6525609B1 (en) * | 1998-11-12 | 2003-02-25 | Broadcom Corporation | Large gain range, high linearity, low noise MOS VGA |
US6265941B1 (en) | 1999-11-12 | 2001-07-24 | Agere Systems Guardian Corp. | Balanced differential amplifier having common mode feedback with kick-start |
US6414557B1 (en) * | 2000-02-17 | 2002-07-02 | Broadcom Corporation | High noise rejection voltage-controlled ring oscillator architecture |
US6326846B1 (en) * | 2000-04-11 | 2001-12-04 | National Semiconductor Corporation | Low voltage fet differential amplifier and method |
-
2004
- 2004-03-19 US US10/550,241 patent/US7583155B2/en active Active
- 2004-03-19 WO PCT/EP2004/002903 patent/WO2004086620A1/en active Application Filing
- 2004-03-19 JP JP2006504752A patent/JP4550805B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6271310A (ja) * | 1985-07-18 | 1987-04-02 | エスジ−エス・マイクロエレツトロニカ・エス・ピ−・エ− | 単一段全差分型演算増幅器 |
US6061702A (en) * | 1996-05-15 | 2000-05-09 | Intel Corporation | Random number generator |
JPH10209821A (ja) * | 1996-12-05 | 1998-08-07 | Texas Instr Inc <Ti> | ランダムノイズ発生器及び発生方法 |
US6147552A (en) * | 1997-03-03 | 2000-11-14 | National Semiconductor Corporation | Chopper-stabilized operational amplifier including integrated circuit with true random voltage output |
JP2001331306A (ja) * | 2000-05-19 | 2001-11-30 | Oki Electric Ind Co Ltd | 乱数発生回路 |
US6492843B1 (en) * | 2000-09-29 | 2002-12-10 | Intel Corporation | Random frequency clock generator |
Also Published As
Publication number | Publication date |
---|---|
WO2004086620A1 (en) | 2004-10-07 |
US7583155B2 (en) | 2009-09-01 |
JP4550805B2 (ja) | 2010-09-22 |
US20060218212A1 (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3512676B2 (ja) | 電圧制御発振器 | |
US6344772B1 (en) | Apparatus and method for capacitance multiplication | |
KR100588339B1 (ko) | 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로 | |
JP5268574B2 (ja) | 半導体集積回路装置 | |
KR101061282B1 (ko) | 노이즈 발생기 | |
US8339198B2 (en) | Negative capacitance synthesis for use with differential circuits | |
EP1187313A1 (en) | Transconductance amplifier | |
JPH0360209A (ja) | 増幅器回路とこの回路を含む半導体集積回路 | |
JP4550805B2 (ja) | ランダムシーケンス発生器 | |
US6833760B1 (en) | Low power differential amplifier powered by multiple unequal power supply voltages | |
EP1463199A1 (en) | Noise generator | |
US6538513B2 (en) | Common mode output current control circuit and method | |
US7265609B2 (en) | Transconductor circuits | |
EP1463202B1 (en) | Random sequence generator | |
KR100618354B1 (ko) | 교차 연결된 트랜지스터를 이용하는 초광대역 필터 | |
Manetakis et al. | A 120 MHz, 12 mW CMOS current feedback opamp | |
GB2219162A (en) | Differential amplifier with high output impedance stage | |
US7233202B2 (en) | Amplifier with increased bandwidth and method thereof | |
KR100668364B1 (ko) | 가변 이득 증폭기 | |
KR100200771B1 (ko) | 저역필터 | |
US6741119B1 (en) | Biasing circuitry for generating bias current insensitive to process, temperature and supply voltage variations | |
TW202420731A (zh) | 包絡偵測器及其方法 | |
JPH10224169A (ja) | 可変利得増幅器 | |
JP2009141943A (ja) | 集積回路コントローラ用の内部周波数補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070313 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090807 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091021 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4550805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |