JP2006518058A - 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 - Google Patents
改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 Download PDFInfo
- Publication number
- JP2006518058A JP2006518058A JP2005502225A JP2005502225A JP2006518058A JP 2006518058 A JP2006518058 A JP 2006518058A JP 2005502225 A JP2005502225 A JP 2005502225A JP 2005502225 A JP2005502225 A JP 2005502225A JP 2006518058 A JP2006518058 A JP 2006518058A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pipeline
- hardware
- memory
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 230000015654 memory Effects 0.000 claims abstract description 132
- 230000008569 process Effects 0.000 claims abstract description 44
- 238000004891 communication Methods 0.000 claims description 63
- 238000012545 processing Methods 0.000 claims description 63
- 230000004044 response Effects 0.000 claims description 13
- 238000012163 sequencing technique Methods 0.000 claims 1
- 238000012546 transfer Methods 0.000 abstract description 19
- 239000013598 vector Substances 0.000 abstract description 14
- 238000013461 design Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 18
- 230000008859 change Effects 0.000 description 14
- 239000000872 buffer Substances 0.000 description 13
- 230000006870 function Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000003936 working memory Effects 0.000 description 6
- 239000000284 extract Substances 0.000 description 4
- 238000007781 pre-processing Methods 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013523 data management Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
- Microcomputers (AREA)
- Programmable Controllers (AREA)
- Logic Circuits (AREA)
- Complex Calculations (AREA)
- Bus Control (AREA)
Abstract
Description
この出願は、下記の特許文献1に対する優先権を請求するものであり、引用することでここに合体させる。
この出願は、「改善された計算アーキテクチャ、関連システム、並びに、方法」と題された下記の特許文献2、「改善された計算アーキテクチャを有する計算マシン、関連システム、並びに、方法」と題された下記の特許文献3、「プログラマブル回路、関連計算マシン、並びに、方法」と題された下記の特許文献4、「多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法」と題された下記の特許文献5と関連し、これら特許文献は全て2003年10月9日に出願され、共通の所有者を有し、引用することでここに合体させる。
Y(xk)=(5xk+3)2xk
ここで、xkは複数の生データ値から成るシーケンスを表す。この例において、演算子回路321は5xkを計算する乗算器であり、回路322は5xk+3を計算する加算器であり、そして回路32n(n=3)は(5xk+3)2xkを計算する乗算器である。
14 共同プロセッサ
40 ピア-ベクトル・マシン
42 ホストプロセッサ
44 パイプライン加速器
46 プロセッサ・メモリ
48 インターフェース・メモリ
50 パイプライン・バス
52 ファームウェア・メモリ
54 生データ入力ポート
58 処理データ出力ポート
61 ルータ
62 処理ユニット
64 メッセージ・ハンドラー
66 処理ユニット・メモリ
68 ハンドラー・メモリ
70 加速器コンフィギュレーション・レジストリ
72 メッセージ・コンフィギュレーション・レジストリ
74 ハードウェアに組み込まれたパイプライン
78 パイプライン・ユニット
80 パイプライン回路
86 パイプライン・コントローラ
88 例外マネージャ
90 コンフィギュレーション・マネージャ
91 工業規格バス・インターフェース
Claims (65)
- パイプライン加速器であって、
メモリと、
前記メモリと結合されたハードウェアに組み込まれたパイプライン回路と、を含み、
前記パイプライン回路が、
データを受信し、
前記データを前記メモリにロードし、
前記メモリから前記データを検索し、
前記検索されたデータを処理し、
前記処理されたデータを外部ソースに提供するように動作できる、パイプライン加速器。 - 前記メモリが第1集積回路上に配置され、
前記パイプライン回路が第2集積回路上に配置されている、請求項1に記載のパイプライン加速器。 - 前記パイプライン回路がフィールド-プログラマブル・ゲート・アレイ上に配置されている、請求項1に記載のパイプライン加速器。
- 前記パイプライン回路が、
前記処理されたデータを前記メモリにロードし、
前記メモリから前記処理されたデータを検索し、
前記検索された処理データを前記外部ソースに提供することによって、前記処理されたデータを前記外部ソースに提供するように動作できる、請求項1に記載のパイプライン加速器。 - 前記外部ソースがプロセッサを含み、
前記パイプライン回路が前記プロセッサから前記データを受信するように動作できる、請求項1に記載のパイプライン加速器。 - 計算マシンであって、
プロセッサと、
前記プロセッサと結合されたパイプライン加速器と、を含み、
前記パイプライン加速器が、
メモリと、
前記メモリと結合されたハードウェアに組み込まれたパイプライン回路と、を含み、
前記パイプライン回路が、
前記プロセッサからデータを受信し、
前記データを前記メモリにロードし、
前記メモリから前記データを検索し、
前記検索されたデータを処理し、
前記処理されたデータを前記プロセッサに提供するように動作できる、計算マシン。 - パイプライン加速器であって、
メモリと、
前記メモリと結合されたハードウェアに組み込まれたパイプライン回路と、を含み、
前記パイプライン回路が、
データを受信し、
前記受信されたデータを処理し、
前記処理されたデータを前記メモリにロードし、
前記メモリから前記処理されたデータを検索し、
前記検索された処理データを外部ソースに提供するように動作できる、パイプライン加速器。 - 計算マシンであって、
プロセッサと、
前記プロセッサと結合されたパイプライン加速器と、を含み、
前記パイプライン加速器が、
メモリと、
ハードウェアに組み込まれたパイプライン回路と、を含み、
前記ハードウェアに組み込まれたパイプライン回路が、
前記プロセッサからデータを受信し、
前記受信されたデータを処理し、
前記処理されたデータを前記メモリにロードし、
前記メモリから前記処理されたデータを検索し、
前記検索された処理データを前記プロセッサに提供するように動作できる、計算マシン。 - パイプライン加速器であって、
第1及び第2のメモリと、
前記第1及び第2のメモリと結合されたハードウェアに組み込まれたパイプライン回路と、を含み、
前記パイプライン回路が、
外部ソースから生データを受信してその生データを前記第1メモリにロードするように動作できる入力データ・ハンドラーと、
前記生データを処理するように動作できるハードウェアに組み込まれたパイプラインと、
前記第1メモリから前記生データを検索し、その検索された生データを前記ハードウェアに組み込まれたパイプラインに提供してから、前記ハードウェアに組み込まれたパイプラインから前記第2メモリに処理されたデータをロードするように動作できるパイプライン・インターフェースと、
前記第2メモリから前記処理されたデータを検索してその処理されたデータを前記外部ソースに提供するように動作できる出力データ・ハンドラーと、を含む、パイプライン加速器。 - 前記第1及び第2のメモリの各々がそれぞれの第1及び第2のポートを含み、
前記入力データ・ハンドラーが、前記第1メモリの前記第1ポートを介して、前記生データをロードするように動作でき、
前記パイプライン・インターフェースが、前記第1メモリの前記第2ポートを介して、前記生データを検索して前記処理されたデータを前記第2メモリの前記第1ポートを介してロードするように動作でき、
前記出力データ・ハンドラーが、前記第2メモリの前記第2ポートを介して、前記処理されたデータを検索するように動作できる、請求項9に記載のパイプライン加速器。 - 前記ハードウェアに組み込まれたパイプライン回路と結合された第3メモリを更に含み、
前記ハードウェアに組み込まれたパイプラインが、前記生データを処理しながら中間データを生成するように動作でき、
前記パイプライン・インターフェースが、前記中間データを前記第3メモリにロードして前記第3メモリから前記中間データを検索するように動作できる、請求項9に記載のパイプライン加速器。 - 前記第1及び第2のメモリが第1及び第2の集積回路上にそれぞれ配置され、
前記パイプライン回路がフィールド-プログラマブル・ゲート・アレイ上に配置されている、請求項9に記載のパイプライン加速器。 - 前記入力データ・ハンドラー及び前記パイプライン・インターフェースと結合されている入力データ・キューを更に含み、
前記入力データ・ハンドラーが、前記第1メモリ内の前記生データの箇所を指すポインタを前記入力データ・キューにロードし、
前記パイプライン・インターフェースが前記箇所から前記ポインタを用いて前記生データを検索するように動作できる、請求項9に記載のパイプライン加速器。 - 前記出力データ・ハンドラー及び前記パイプライン・インターフェースと結合された出力データ・キューを更に含み、
前記パイプライン・インターフェースが、前記第2メモリ内の前記処理データの箇所を指すポインタを前記出力データ・キューにロードし、
前記出力データ・ハンドラーが、前記箇所から前記ポインタを用いて前記処理データを検索するように動作できる、請求項9に記載のパイプライン加速器。 - 前記入力データ・ハンドラー、ハードウェアに組み込まれたパイプライン、パイプライン・インターフェース、並びに、出力データ・ハンドラーが各動作コンフィギュレーションを有し、
前記入力データ・ハンドラー、ハードウェアに組み込まれたパイプライン、パイプライン・インターフェース、並びに、出力データ・ハンドラーと結合されると共に、それらの前記動作コンフィギュレーションを設定するように動作できるコンフィギュレーション・マネージャを更に含む、請求項9に記載のパイプライン加速器。 - 前記入力データ・ハンドラー、ハードウェアに組み込まれたパイプライン、パイプライン・インターフェース、並びに、出力データ・ハンドラーが各動作状況を有し、
前記入力データ・ハンドラー、ハードウェアに組み込まれたパイプライン、パイプライン・インターフェース、並びに、出力データ・ハンドラーと結合されると共に、動作状況に応じて、それらにおける例外を識別するように動作できる例外マネージャを更に含む、請求項9に記載のパイプライン加速器。 - パイプライン加速器であって、
データを処理するように動作できるハードウェアに組み込まれたパイプラインと、
前記ハードウェアに組み込まれたパイプラインと結合された入力データ・ハンドラーと、を含み、
前記入力データ・ハンドラーが、
前記データを受信し、
前記データが前記ハードウェアに組み込まれたパイプラインに向けられているかを決定し、
前記データが前記ハードウェアに組み込まれたパイプラインに向けられていれば、そのデータをそのハードウェアに組み込まれたパイプラインに提供するように動作できる、パイプライン加速器。 - 前記入力データ・ハンドラーが、
ヘッダー及び前記データを含むメッセージを受信して、前記メッセージから前記データを抽出することによって前記データを受信し、
前記ヘッダーを分析することによって前記データが前記ハードウェアに組み込まれたパイプラインに向けられているかを決定するように更に動作できる、請求項17に記載のパイプライン加速器。 - 前記ハードウェアに組み込まれたパイプライン及び前記入力データ・ハンドラーが単一のフィールド-プログラマブル・ゲート・アレイ上に配置されている、請求項17に記載のパイプライン加速器。
- 前記ハードウェアに組み込まれたパイプライン及び前記入力データ・ハンドラーが各フィールド-プログラマブル・ゲート・アレイ上にそれぞれ配置されている、請求項17に記載のパイプライン加速器。
- 計算マシンであって、
プロセッサと、
前記プロセッサと結合されたパイプライン加速器と、を含み、
前記パイプライン加速器が、
データを処理するように動作できるハードウェアに組み込まれたパイプラインと、
前記ハードウェアに組み込まれたパイプラインと結合されると共に、前記プロセッサから前記データを受信し、前記データが前記ハードウェアに組み込まれたパイプラインに向けられているかを決定し、もし前記データが前記ハードウェアに組み込まれたパイプラインに向けられていれば、前記データを前記ハードウェアに組み込まれたパイプラインに提供するように動作できる入力データ・ハンドラーと、含む、計算マシン。 - パイプライン加速器であって、
データを生成するように動作できるハードウェアに組み込まれたパイプラインと、
前記ハードウェアに組み込まれたパイプラインと結合された出力データ・ハンドラーと、を含み、
前記出力データ・ハンドラーが、
前記データを受信し、
前記データの仕向先を決定し、
前記データを前記仕向先に提供するように動作できる、パイプライン加速器。 - 前記出力データ・ハンドラーが、
前記データのタイプを識別して、前記データの前記タイプに基づき前記仕向先を決定することによって前記データの前記仕向先を決定するように動作できると共に、
前記仕向先を識別し且つ前記データを含むメッセージを生成して、前記メッセージを前記仕向先に提供するように動作できる、請求項22に記載のパイプライン加速器。 - 計算マシンであって、
アプリケーションのスレッドを実行するように動作できるプロセッサと、
前記プロセッサと結合されたパイプライン加速器と、を含み、
前記パイプライン加速器が、
データを生成するように動作できるハードウェアに組み込まれたパイプラインと、
前記ハードウェアに組み込まれたパイプラインと結合された出力データ・ハンドラーと、を含み、
前記出力データ・ハンドラーが、
前記データを受信し、
前記データに加入する前記アプリケーションのスレッドを識別し、
前記データを前記加入スレッドに提供するように動作できる、計算マシン。 - パイプライン加速器であって、
データ値を処理するように動作できるハードウェアに組み込まれたパイプラインと、
前記ハードウェアに組み込まれたパイプラインと結合されると共に、該ハードウェアに組み込まれたパイプラインの動作を制御するように動作できるシーケンス・マネージャと、を含むパイプライン加速器。 - 前記シーケンス・マネージャが前記ハードウェアに組み込まれたパイプラインが前記データ値を受信する順番を制御するように動作できる、請求項25に記載のパイプライン加速器。
- 前記シーケンス・マネージャが、
事象を受信し、
前記事象に応じて前記ハードウェアに組み込まれたパイプラインを制御するように更に動作できる、請求項25に記載のパイプライン加速器。 - 前記シーケンス・マネージャが、
同期信号を受信し、
前記同期信号に応じて前記ハードウェアに組み込まれたパイプラインの動作を制御するように更に動作できる、請求項25に記載のパイプライン加速器。 - 前記シーケンス・マネージャが、
前記ハードウェアに組み込まれたパイプラインに対する実現値を検知し、
前記実現値に応じて事象を生成するように更に動作できる、請求項25に記載のパイプライン加速器。 - 計算マシンであって、
データ及び事象を生成するように動作できるプロセッサと、
前記プロセッサと結合されたパイプライン加速器と、を含み、
前記パイプライン加速器が、
前記プロセッサから前記データを受信してその受信されたデータを処理するように動作できるハードウェアに組み込まれたパイプラインと、
前記ハードウェアに組み込まれたパイプラインと結合されると共に、前記プロセッサから前記事象を受信して前記事象に応じて前記ハードウェアに組み込まれたパイプラインの動作を制御するように動作できるシーケンス・マネージャと、を含む、計算マシン。 - パイプライン加速器であって、
動作コンフィギュレーションを有すると共にデータを処理するように動作できるハードウェアに組み込まれたパイプライン回路と、
前記ハードウェアに組み込まれたパイプライン回路と結合される共に、前記動作コンフィギュレーションを設定するように動作できるコンフィギュレーション・マネージャと、
を含むパイプライン加速器。 - 前記ハードウェアに組み込まれたパイプライン回路がコンフィギュレーション・レジスタを含み、
前記コンフィギュレーション・マネージャが前記コンフィギュレーション・レジスタにコンフィギュレーション値をロードすることによって前記動作コンフィギュレーションを設定するように動作できる、請求項31に記載のパイプライン加速器。 - 前記コンフィギュレーション・マネージャが外部ソースから前記コンフィギュレーション値を受信するように動作できる、請求項32に記載のパイプライン加速器。
- 計算マシンであって、
データ及びコンフィギュレーション値を生成するように動作できるプロセッサと、
前記プロセッサと結合されたパイプライン加速器と、を含み、
前記パイプライン加速器が、
動作コンフィギュレーションを有すると共に前記データを処理するように動作できるハードウェアに組み込まれたパイプライン回路と、
前記ハードウェアに組み込まれたパイプライン回路と結合されると共に、前記コンフィギュレーション値に応じて前記動作コンフィギュレーションを設定するように動作できるコンフィギュレーション・マネージャと、を含む、計算マシン。 - パイプライン加速器であって、
動作状況を有すると共にデータを処理するように動作できるハードウェアに組み込まれたパイプライン回路と、
前記ハードウェアに組み込まれた回路と結合されると共に、前記動作状況に応じて前記ハードウェアに組み込まれた回路の前記動作状況における例外を識別するように動作できる例外マネージャと、
を含むパイプライン加速器。 - 前記ハードウェアに組み込まれたパイプライン回路が前記動作状況を表す状況値を生成するように動作でき、
前記例外マネージャが前記状況値に応じて前記例外を識別するように動作できる、請求項35に記載のパイプライン加速器。 - 前記ハードウェアに組み込まれたパイプライン回路が前記状況値を記憶するように動作できる状況レジスタを含み、
前記例外マネージャが前記状況レジスタから前記状況値を受信する、請求項36に記載のパイプライン加速器。 - 前記例外マネージャが、外部ソースへの前記ハードウェアに組み込まれたパイプライン回路の前記動作状況における例外を識別するように動作できる、請求項35に記載のパイプライン加速器。
- 計算マシンであって、
データを生成するように動作できるプロセッサと、
パイプライン加速器と、を含み、
前記パイプライン加速器が、
動作状況を有すると共にデータを処理して前記動作状況を表す状況値を生成するように動作できるハードウェアに組み込まれたパイプライン回路と、
前記ハードウェアに組み込まれたパイプライン回路と結合されると共に、前記状況値に応じて前記ハードウェアに組み込まれたパイプライン回路の前記動作状況における例外を識別して前記プロセッサに前記例外を通知するように動作できる例外マネージャと、を含む、計算マシン。 - 計算マシンであって、
動作状況を有してデータを処理するように動作できるハードウェアに組み込まれたパイプライン回路と、前記ハードウェアに組み込まれたパイプライン回路と結合されると共に、前記動作状況を表す状況値を生成するように動作できる例外マネージャと、を含むパイプライン加速器と、
前記パイプライン加速器と結合されると共に、前記データを生成し、前記状況値を受信してから、前記状況値を分析することによって前記ハードウェアに組み込まれたパイプライン回路が誤作動しているかを決定するように動作できるプロセッサと、を含む、計算マシン。 - 方法であって、
データをメモリにロードし、
前記メモリから前記データを検索し、
ハードウェアに組み込まれたパイプライン回路によって前記検索されたデータを処理し、
前記処理されたデータを外部ソースに提供することを含む方法。 - 前記処理されたデータを提供することが、
前記処理されたデータを前記メモリにロードし、
前記メモリから前記処理されたデータを検索し、
前記検索された処理データを前記外部ソースに提供することを含む、請求項41に記載の方法。 - 方法であって、
ハードウェアに組み込まれたパイプライン回路によってデータを処理し、
前記処理されたデータをメモリにロードし、
前記メモリから前記処理されたデータを検索し、
前記検索された処理データを外部ソースに提供することを含む、方法。 - 方法であって、
外部ソースから第1メモリに生データをロードし、
前記第1メモリから前記生データを検索し、
ハードウェアに組み込まれたパイプラインによって前記検索されたデータを処理し、
前記ハードウェアに組み込まれたパイプラインから第2メモリに前記処理されたデータをロードし、
前記第2メモリから前記外部ソースに前記処理されたデータを提供することを含む、方法。 - 前記生データをロードすることが、前記第1メモリの第1ポートを介して前記生データをロードすることを含み、
前記生データを検索することが、前記第1メモリの第2ポートを介して前記生データを検索することを含み、
前記処理されたデータをロードすることが、前記第2メモリの第1ポートを介して前記処理されたデータをロードすることを含み、
前記処理されたデータを提供することが、前記第2メモリの第2ポートを介して前記処理されたデータを検索することを含む、請求項44に記載の方法。 - 前記生データの処理に応じて前記ハードウェアに組み込まれたパイプラインによって中間データを生成し、
前記中間データを第3メモリにロードし、
前記第3メモリから前記ハードウェアに組み込まれたパイプラインに戻すように前記中間データを提供することを更に含む、請求項44に記載の方法。 - 前記第1メモリ内の前記生データの箇所を指すポインタを入力メッセージ・キューにロードすることを更に含み、
前記生データを検索することが、前記箇所から前記ポインタを用いて前記生データを検索することを含む、請求項44に記載の方法。 - 前記第2メモリ内の前記処理されたデータの箇所を指すポインタを出力メッセージ・キューにロードすることを更に含み、
前記処理されたデータを検索することが、前記箇所から前記ポインタを用いて前記処理されたデータを検索することを含む、請求項44に記載の方法。 - 前記生データをロードして検索し、その検索されたデータを処理して、その処理されたデータをロードして提供するためのパラメータを設定することを更に含む、請求項44に記載の方法。
- 前記生データの前記ロード及び前記検索、前記検索されたデータの前記処理、並びに、前記処理されたデータの前記ロード及び前記提供の間にエラーが生ずるかを決定することを更に含む、請求項44に記載の方法。
- 方法であって、
データを受信し、
前記データがハードウェアに組み込まれたパイプラインに向けられているかを決定し、
もし前記データが前記ハードウェアに組み込まれたパイプラインに向けられていれば前記ハードウェアに組み込まれたパイプラインに前記データを提供することを含む方法。 - 前記データを受信することが、
ヘッダー及び前記データを含むメッセージを受信し、
前記メッセージから前記データを抽出することを含み、
前記データが前記ハードウェアに組み込まれたパイプラインに向けられているかを決定することが、前記ヘッダーを分析することを含む、請求項51に記載の方法。 - 方法であって、
ハードウェアに組み込まれたパイプラインによってデータを生成し、
前記データの仕向先を決定し、
前記データを前記仕向先に提供することを含む方法。 - 前記データの前記仕向先を決定することが、
前記データのタイプを識別し、
前記データの前記タイプに基づき前記仕向先を決定することを含み、
前記データを前記仕向先に提供することが、
前記仕向先を識別すると共に前記データを含むメッセージを生成し、
前記メッセージを前記仕向先に提供することを含む、請求項53に記載の方法。 - 方法であって、
ハードウェアに組み込まれたパイプラインによってデータ値を処理し、
前記ハードウェアに組み込まれたパイプラインの動作を順序付けすることを含む方法。 - 前記動作を順序付けることが、
前記ハードウェアに組み込まれたパイプラインが前記データ値を処理する順番を順序付けることを含む、請求項55に記載の方法。 - 前記動作を順序付けることが、
前記ハードウェアに組み込まれたパイプラインを同期信号と同期させることを含む、請求項55に記載の方法。 - 前記ハードウェアに組み込まれたパイプラインの動作中に予め規定された実現値を検知し、
前記実現値に応じて事象を生成することを更に含む、請求項55に記載の方法。 - 方法であって、
コンフィギュレーション値をレジスタにロードし、
前記コンフィギュレーション値によってハードウェアに組み込まれたパイプラインの動作コンフィギュレーションを設定することを含む方法。 - 方法であって、
ハードウェアに組み込まれたパイプラインによってデータを処理し、
前記ハードウェアに組み込まれたパイプラインの動作状況を分析することによって前記処理されたデータにおけるエラーを識別することを含む方法。 - ハードウェアに組み込まれたパイプライン回路を設計する方法であって、
ライブラリから通信インターフェースの第1データ表現を検索し、
前記通信インターフェースと結合されることになるハードウェアに組み込まれたパイプラインの第2データ表現を生成し、
前記第1及び第2のデータ表現を組み合わせて、前記ハードウェアに組み込まれたパイプライン回路に対するハード・コンフィギュレーション・データを生成することを含む方法。 - 前記第1及び第2のデータ表現を組み合わせる前に、前記サービス層の所定パラメータに対する値を選択することによって前記第1データ表現を変更することを更に含む、請求項61に記載の方法。
- 前記通信インターフェースが、前記ハードウェアに組み込まれたパイプライン回路に別の回路と通信させるように動作できる、請求項61に記載の方法。
- 前記第1及び第2のデータ表現を組み合わせることが、前記第1及び第2のデータ表現を前記ハード・コンフィギュレーション・データに組み合わせるを含む、請求項61に記載の方法。
- 前記ハード・コンフィギュレーション・データがファームウェアを含む、請求項61に記載の方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US42250302P | 2002-10-31 | 2002-10-31 | |
US10/684,057 US7373432B2 (en) | 2002-10-31 | 2003-10-09 | Programmable circuit and related computing machine and method |
US10/684,053 US7987341B2 (en) | 2002-10-31 | 2003-10-09 | Computing machine using software objects for transferring data that includes no destination information |
US10/683,929 US20040136241A1 (en) | 2002-10-31 | 2003-10-09 | Pipeline accelerator for improved computing architecture and related system and method |
US10/684,102 US7418574B2 (en) | 2002-10-31 | 2003-10-09 | Configuring a portion of a pipeline accelerator to generate pipeline date without a program instruction |
US10/683,932 US7386704B2 (en) | 2002-10-31 | 2003-10-09 | Pipeline accelerator including pipeline circuits in communication via a bus, and related system and method |
PCT/US2003/034558 WO2004042562A2 (en) | 2002-10-31 | 2003-10-31 | Pipeline accelerator and related system and method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011071988A Division JP2011170868A (ja) | 2002-10-31 | 2011-03-29 | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006518058A true JP2006518058A (ja) | 2006-08-03 |
Family
ID=34280226
Family Applications (9)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005502224A Pending JP2006518057A (ja) | 2002-10-31 | 2003-10-31 | 改善された計算アーキテクチャ、関連システム、並びに、方法 |
JP2005502225A Pending JP2006518058A (ja) | 2002-10-31 | 2003-10-31 | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 |
JP2005502226A Pending JP2006518495A (ja) | 2002-10-31 | 2003-10-31 | 改善された計算アーキテクチャを有する計算マシン、関連システム、並びに、方法 |
JP2005502222A Pending JP2006515941A (ja) | 2002-10-31 | 2003-10-31 | 多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法 |
JP2005502223A Pending JP2006518056A (ja) | 2002-10-31 | 2003-10-31 | プログラマブル回路、関連計算マシン、並びに、方法 |
JP2011070196A Expired - Fee Related JP5568502B2 (ja) | 2002-10-31 | 2011-03-28 | プログラマブル回路、関連計算マシン、並びに、方法 |
JP2011071988A Pending JP2011170868A (ja) | 2002-10-31 | 2011-03-29 | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 |
JP2011081733A Pending JP2011175655A (ja) | 2002-10-31 | 2011-04-01 | 多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法 |
JP2011083371A Pending JP2011154711A (ja) | 2002-10-31 | 2011-04-05 | 改善された計算アーキテクチャ、関連システム、並びに、方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005502224A Pending JP2006518057A (ja) | 2002-10-31 | 2003-10-31 | 改善された計算アーキテクチャ、関連システム、並びに、方法 |
Family Applications After (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005502226A Pending JP2006518495A (ja) | 2002-10-31 | 2003-10-31 | 改善された計算アーキテクチャを有する計算マシン、関連システム、並びに、方法 |
JP2005502222A Pending JP2006515941A (ja) | 2002-10-31 | 2003-10-31 | 多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法 |
JP2005502223A Pending JP2006518056A (ja) | 2002-10-31 | 2003-10-31 | プログラマブル回路、関連計算マシン、並びに、方法 |
JP2011070196A Expired - Fee Related JP5568502B2 (ja) | 2002-10-31 | 2011-03-28 | プログラマブル回路、関連計算マシン、並びに、方法 |
JP2011071988A Pending JP2011170868A (ja) | 2002-10-31 | 2011-03-29 | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 |
JP2011081733A Pending JP2011175655A (ja) | 2002-10-31 | 2011-04-01 | 多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法 |
JP2011083371A Pending JP2011154711A (ja) | 2002-10-31 | 2011-04-05 | 改善された計算アーキテクチャ、関連システム、並びに、方法 |
Country Status (8)
Country | Link |
---|---|
EP (5) | EP1573515A2 (ja) |
JP (9) | JP2006518057A (ja) |
KR (5) | KR101062214B1 (ja) |
AU (5) | AU2003287317B2 (ja) |
CA (5) | CA2503617A1 (ja) |
DE (1) | DE60318105T2 (ja) |
ES (1) | ES2300633T3 (ja) |
WO (4) | WO2004042569A2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009528584A (ja) * | 2006-01-26 | 2009-08-06 | エクセジー・インコーポレイテツド | Fpgaベースのパイプライン処理のためのファームウェアソケットモジュール |
US7676649B2 (en) | 2004-10-01 | 2010-03-09 | Lockheed Martin Corporation | Computing machine with redundancy and related systems and methods |
US7987341B2 (en) | 2002-10-31 | 2011-07-26 | Lockheed Martin Corporation | Computing machine using software objects for transferring data that includes no destination information |
JP2011170868A (ja) * | 2002-10-31 | 2011-09-01 | Lockheed Martin Corp | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 |
WO2017149591A1 (ja) * | 2016-02-29 | 2017-09-08 | オリンパス株式会社 | 画像処理装置 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8095508B2 (en) | 2000-04-07 | 2012-01-10 | Washington University | Intelligent data storage and processing using FPGA devices |
US7711844B2 (en) | 2002-08-15 | 2010-05-04 | Washington University Of St. Louis | TCP-splitter: reliable packet monitoring methods and apparatus for high speed networks |
JP2006526227A (ja) | 2003-05-23 | 2006-11-16 | ワシントン ユニヴァーシティー | Fpgaデバイスを使用するインテリジェントデータ記憶および処理 |
US10572824B2 (en) | 2003-05-23 | 2020-02-25 | Ip Reservoir, Llc | System and method for low latency multi-functional pipeline with correlation logic and selectively activated/deactivated pipelined data processing engines |
WO2006096324A2 (en) | 2005-03-03 | 2006-09-14 | Washington University | Method and apparatus for performing biosequence similarity searching |
JP4527571B2 (ja) * | 2005-03-14 | 2010-08-18 | 富士通株式会社 | 再構成可能演算処理装置 |
WO2007011203A1 (en) * | 2005-07-22 | 2007-01-25 | Stichting Astron | Scalable control interface for large-scale signal processing systems. |
US7702629B2 (en) | 2005-12-02 | 2010-04-20 | Exegy Incorporated | Method and device for high performance regular expression pattern matching |
JP2007164472A (ja) * | 2005-12-14 | 2007-06-28 | Sonac Kk | 待ち合わせ機構を有する演算装置 |
US7840482B2 (en) | 2006-06-19 | 2010-11-23 | Exegy Incorporated | Method and system for high speed options pricing |
US7921046B2 (en) | 2006-06-19 | 2011-04-05 | Exegy Incorporated | High speed processing of financial information using FPGA devices |
US8326819B2 (en) | 2006-11-13 | 2012-12-04 | Exegy Incorporated | Method and system for high performance data metatagging and data indexing using coprocessors |
US7660793B2 (en) | 2006-11-13 | 2010-02-09 | Exegy Incorporated | Method and system for high performance integration, processing and searching of structured and unstructured data using coprocessors |
US8374986B2 (en) | 2008-05-15 | 2013-02-12 | Exegy Incorporated | Method and system for accelerated stream processing |
WO2010013427A1 (ja) * | 2008-07-30 | 2010-02-04 | パナソニック株式会社 | 集積回路 |
CA3059606C (en) | 2008-12-15 | 2023-01-17 | Ip Reservoir, Llc | Method and apparatus for high-speed processing of financial market depth data |
US8478965B2 (en) | 2009-10-30 | 2013-07-02 | International Business Machines Corporation | Cascaded accelerator functions |
WO2012079041A1 (en) | 2010-12-09 | 2012-06-14 | Exegy Incorporated | Method and apparatus for managing orders in financial markets |
US9990393B2 (en) | 2012-03-27 | 2018-06-05 | Ip Reservoir, Llc | Intelligent feed switch |
US10650452B2 (en) | 2012-03-27 | 2020-05-12 | Ip Reservoir, Llc | Offload processing of data packets |
US11436672B2 (en) | 2012-03-27 | 2022-09-06 | Exegy Incorporated | Intelligent switch for processing financial market data |
US10121196B2 (en) | 2012-03-27 | 2018-11-06 | Ip Reservoir, Llc | Offload processing of data packets containing financial market data |
FR2996657B1 (fr) * | 2012-10-09 | 2016-01-22 | Sagem Defense Securite | Organe electrique generique configurable |
EP2912579B1 (en) | 2012-10-23 | 2020-08-19 | IP Reservoir, LLC | Method and apparatus for accelerated format translation of data in a delimited data format |
US9633097B2 (en) | 2012-10-23 | 2017-04-25 | Ip Reservoir, Llc | Method and apparatus for record pivoting to accelerate processing of data fields |
US9633093B2 (en) | 2012-10-23 | 2017-04-25 | Ip Reservoir, Llc | Method and apparatus for accelerated format translation of data in a delimited data format |
US9792062B2 (en) | 2013-05-10 | 2017-10-17 | Empire Technology Development Llc | Acceleration of memory access |
GB2541577A (en) | 2014-04-23 | 2017-02-22 | Ip Reservoir Llc | Method and apparatus for accelerated data translation |
US9846426B2 (en) * | 2014-07-28 | 2017-12-19 | Computational Systems, Inc. | Parallel digital signal processing of machine vibration data |
US10942943B2 (en) | 2015-10-29 | 2021-03-09 | Ip Reservoir, Llc | Dynamic field data translation to support high performance stream data processing |
JP2017135698A (ja) * | 2015-12-29 | 2017-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置、コンピュータ及び電子機器 |
WO2018119035A1 (en) | 2016-12-22 | 2018-06-28 | Ip Reservoir, Llc | Pipelines for hardware-accelerated machine learning |
JP6781089B2 (ja) | 2017-03-28 | 2020-11-04 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、電子制御装置の制御方法 |
GB2570729B (en) * | 2018-02-06 | 2022-04-06 | Xmos Ltd | Processing system |
IT202100020033A1 (it) * | 2021-07-27 | 2023-01-27 | Carmelo Ferrante | Sistema di interfacciamento tra due dispositivi a controllo elettronico e unità a controllo elettronico comprendente tale sistema di interfacciamento |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108347A (ja) * | 1991-09-20 | 1993-04-30 | Mitsubishi Heavy Ind Ltd | パイプライン演算回路 |
JPH06282432A (ja) * | 1993-03-26 | 1994-10-07 | Olympus Optical Co Ltd | 演算処理装置 |
JP2001236496A (ja) * | 1999-10-04 | 2001-08-31 | Texas Instr Inc <Ti> | 絶対差分の合計および対称濾波用の再構成可能simdコプロセッサ構造 |
JP2002207078A (ja) * | 2001-01-10 | 2002-07-26 | Ysd:Kk | レーダ信号処理装置 |
JP2002530736A (ja) * | 1998-11-16 | 2002-09-17 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | 多重処理システムにおける改良結果処理方法 |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4703475A (en) * | 1985-12-04 | 1987-10-27 | American Telephone And Telegraph Company At&T Bell Laboratories | Data communication method and apparatus using multiple physical data links |
US4811214A (en) * | 1986-11-14 | 1989-03-07 | Princeton University | Multinode reconfigurable pipeline computer |
US4914653A (en) * | 1986-12-22 | 1990-04-03 | American Telephone And Telegraph Company | Inter-processor communication protocol |
US4956771A (en) * | 1988-05-24 | 1990-09-11 | Prime Computer, Inc. | Method for inter-processor data transfer |
JP2522048B2 (ja) * | 1989-05-15 | 1996-08-07 | 三菱電機株式会社 | マイクロプロセッサ及びそれを使用したデ―タ処理装置 |
US5283883A (en) * | 1991-10-17 | 1994-02-01 | Sun Microsystems, Inc. | Method and direct memory access controller for asynchronously reading/writing data from/to a memory with improved throughput |
US5268962A (en) * | 1992-07-21 | 1993-12-07 | Digital Equipment Corporation | Computer network with modified host-to-host encryption keys |
US5440687A (en) * | 1993-01-29 | 1995-08-08 | International Business Machines Corporation | Communication protocol for handling arbitrarily varying data strides in a distributed processing environment |
US5583964A (en) | 1994-05-02 | 1996-12-10 | Motorola, Inc. | Computer utilizing neural network and method of using same |
US5568614A (en) * | 1994-07-29 | 1996-10-22 | International Business Machines Corporation | Data streaming between peer subsystems of a computer system |
US5692183A (en) * | 1995-03-31 | 1997-11-25 | Sun Microsystems, Inc. | Methods and apparatus for providing transparent persistence in a distributed object operating environment |
JP2987308B2 (ja) * | 1995-04-28 | 1999-12-06 | 松下電器産業株式会社 | 情報処理装置 |
US5748912A (en) * | 1995-06-13 | 1998-05-05 | Advanced Micro Devices, Inc. | User-removable central processing unit card for an electrical device |
US5752071A (en) * | 1995-07-17 | 1998-05-12 | Intel Corporation | Function coprocessor |
JP3156562B2 (ja) * | 1995-10-19 | 2001-04-16 | 株式会社デンソー | 車両用通信装置及び走行車両監視システム |
US5784636A (en) * | 1996-05-28 | 1998-07-21 | National Semiconductor Corporation | Reconfigurable computer architecture for use in signal processing applications |
JPH1084339A (ja) * | 1996-09-06 | 1998-03-31 | Nippon Telegr & Teleph Corp <Ntt> | ストリーム暗号による通信方法、ならびに通信システム |
US5892962A (en) * | 1996-11-12 | 1999-04-06 | Lucent Technologies Inc. | FPGA-based processor |
JPH10304184A (ja) * | 1997-05-02 | 1998-11-13 | Fuji Xerox Co Ltd | 画像処理装置および画像処理方法 |
DE19724072C2 (de) * | 1997-06-07 | 1999-04-01 | Deutsche Telekom Ag | Vorrichtung zur Durchführung eines Blockchiffrierverfahrens |
JP3489608B2 (ja) * | 1997-06-20 | 2004-01-26 | 富士ゼロックス株式会社 | プログラマブル論理回路システムおよびプログラマブル論理回路装置の再構成方法 |
US6216191B1 (en) * | 1997-10-15 | 2001-04-10 | Lucent Technologies Inc. | Field programmable gate array having a dedicated processor interface |
JPH11120156A (ja) * | 1997-10-17 | 1999-04-30 | Nec Corp | マルチプロセッサシステムにおけるデータ通信方式 |
US6076152A (en) * | 1997-12-17 | 2000-06-13 | Src Computers, Inc. | Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem |
US6049222A (en) * | 1997-12-30 | 2000-04-11 | Xilinx, Inc | Configuring an FPGA using embedded memory |
KR100572945B1 (ko) * | 1998-02-04 | 2006-04-24 | 텍사스 인스트루먼츠 인코포레이티드 | 효율적으로 접속 가능한 하드웨어 보조 처리기를 구비하는디지탈 신호 처리기 |
JPH11271404A (ja) * | 1998-03-23 | 1999-10-08 | Nippon Telegr & Teleph Corp <Ntt> | プログラムによって再構成可能な回路における自己試験方法および自己試験装置 |
US6282627B1 (en) * | 1998-06-29 | 2001-08-28 | Chameleon Systems, Inc. | Integrated processor and programmable data path chip for reconfigurable computing |
JP2000090237A (ja) * | 1998-09-10 | 2000-03-31 | Fuji Xerox Co Ltd | 描画処理装置 |
JP2000278116A (ja) * | 1999-03-19 | 2000-10-06 | Matsushita Electric Ind Co Ltd | Fpga用コンフィギュレーションインターフェース |
JP2000295613A (ja) * | 1999-04-09 | 2000-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 再構成可能なハードウェアを用いた画像符号化方法,画像符号化装置および画像符号化のためのプログラム記録媒体 |
JP2000311156A (ja) * | 1999-04-27 | 2000-11-07 | Mitsubishi Electric Corp | 再構成可能並列計算機 |
US6308311B1 (en) * | 1999-05-14 | 2001-10-23 | Xilinx, Inc. | Method for reconfiguring a field programmable gate array from a host |
EP1061438A1 (en) * | 1999-06-15 | 2000-12-20 | Hewlett-Packard Company | Computer architecture containing processor and coprocessor |
US20030014627A1 (en) * | 1999-07-08 | 2003-01-16 | Broadcom Corporation | Distributed processing in a cryptography acceleration chip |
JP3442320B2 (ja) * | 1999-08-11 | 2003-09-02 | 日本電信電話株式会社 | 通信方式切替無線端末及び通信方式切替方法 |
US6326806B1 (en) * | 2000-03-29 | 2001-12-04 | Xilinx, Inc. | FPGA-based communications access point and system for reconfiguration |
JP3832557B2 (ja) * | 2000-05-02 | 2006-10-11 | 富士ゼロックス株式会社 | プログラマブル論理回路への回路の再構成方法および情報処理システム |
US6982976B2 (en) * | 2000-08-11 | 2006-01-03 | Texas Instruments Incorporated | Datapipe routing bridge |
US7196710B1 (en) * | 2000-08-23 | 2007-03-27 | Nintendo Co., Ltd. | Method and apparatus for buffering graphics data in a graphics system |
CN1284082C (zh) * | 2001-01-19 | 2006-11-08 | 株式会社日立制作所 | 电子电路装置 |
US6657632B2 (en) * | 2001-01-24 | 2003-12-02 | Hewlett-Packard Development Company, L.P. | Unified memory distributed across multiple nodes in a computer graphics system |
JP2002269063A (ja) * | 2001-03-07 | 2002-09-20 | Toshiba Corp | メッセージングプログラム、及び分散システムにおけるメッセージング方法、並びにメッセージングシステム |
JP3873639B2 (ja) * | 2001-03-12 | 2007-01-24 | 株式会社日立製作所 | ネットワーク接続装置 |
JP2002281079A (ja) * | 2001-03-21 | 2002-09-27 | Victor Co Of Japan Ltd | 画像データ伝送装置 |
CA2503617A1 (en) * | 2002-10-31 | 2004-05-21 | Lockheed Martin Corporation | Pipeline accelerator for improved computing architecture and related system and method |
US7373528B2 (en) * | 2004-11-24 | 2008-05-13 | Cisco Technology, Inc. | Increased power for power over Ethernet applications |
-
2003
- 2003-10-31 CA CA002503617A patent/CA2503617A1/en not_active Abandoned
- 2003-10-31 EP EP03781553A patent/EP1573515A2/en not_active Withdrawn
- 2003-10-31 JP JP2005502224A patent/JP2006518057A/ja active Pending
- 2003-10-31 AU AU2003287317A patent/AU2003287317B2/en not_active Ceased
- 2003-10-31 AU AU2003287321A patent/AU2003287321B2/en not_active Ceased
- 2003-10-31 AU AU2003287318A patent/AU2003287318B2/en not_active Ceased
- 2003-10-31 JP JP2005502225A patent/JP2006518058A/ja active Pending
- 2003-10-31 AU AU2003287319A patent/AU2003287319B2/en not_active Ceased
- 2003-10-31 DE DE60318105T patent/DE60318105T2/de not_active Expired - Lifetime
- 2003-10-31 JP JP2005502226A patent/JP2006518495A/ja active Pending
- 2003-10-31 CA CA2503611A patent/CA2503611C/en not_active Expired - Fee Related
- 2003-10-31 KR KR1020057007749A patent/KR101062214B1/ko not_active IP Right Cessation
- 2003-10-31 EP EP03781551A patent/EP1576471A2/en not_active Ceased
- 2003-10-31 JP JP2005502222A patent/JP2006515941A/ja active Pending
- 2003-10-31 CA CA2503622A patent/CA2503622C/en not_active Expired - Fee Related
- 2003-10-31 WO PCT/US2003/034556 patent/WO2004042569A2/en active Application Filing
- 2003-10-31 EP EP03781554A patent/EP1559005A2/en not_active Withdrawn
- 2003-10-31 KR KR1020057007752A patent/KR100996917B1/ko not_active IP Right Cessation
- 2003-10-31 WO PCT/US2003/034557 patent/WO2004042560A2/en active IP Right Grant
- 2003-10-31 AU AU2003287320A patent/AU2003287320B2/en not_active Ceased
- 2003-10-31 KR KR1020057007750A patent/KR101012744B1/ko active IP Right Grant
- 2003-10-31 CA CA2503613A patent/CA2503613C/en not_active Expired - Fee Related
- 2003-10-31 KR KR1020057007748A patent/KR101035646B1/ko not_active IP Right Cessation
- 2003-10-31 CA CA002503620A patent/CA2503620A1/en not_active Abandoned
- 2003-10-31 KR KR1020057007751A patent/KR101012745B1/ko active IP Right Grant
- 2003-10-31 WO PCT/US2003/034559 patent/WO2004042574A2/en active Application Filing
- 2003-10-31 EP EP03781550A patent/EP1573514A2/en not_active Ceased
- 2003-10-31 JP JP2005502223A patent/JP2006518056A/ja active Pending
- 2003-10-31 WO PCT/US2003/034555 patent/WO2004042561A2/en active Application Filing
- 2003-10-31 ES ES03781552T patent/ES2300633T3/es not_active Expired - Lifetime
- 2003-10-31 EP EP03781552A patent/EP1570344B1/en not_active Expired - Fee Related
-
2011
- 2011-03-28 JP JP2011070196A patent/JP5568502B2/ja not_active Expired - Fee Related
- 2011-03-29 JP JP2011071988A patent/JP2011170868A/ja active Pending
- 2011-04-01 JP JP2011081733A patent/JP2011175655A/ja active Pending
- 2011-04-05 JP JP2011083371A patent/JP2011154711A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108347A (ja) * | 1991-09-20 | 1993-04-30 | Mitsubishi Heavy Ind Ltd | パイプライン演算回路 |
JPH06282432A (ja) * | 1993-03-26 | 1994-10-07 | Olympus Optical Co Ltd | 演算処理装置 |
JP2002530736A (ja) * | 1998-11-16 | 2002-09-17 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | 多重処理システムにおける改良結果処理方法 |
JP2001236496A (ja) * | 1999-10-04 | 2001-08-31 | Texas Instr Inc <Ti> | 絶対差分の合計および対称濾波用の再構成可能simdコプロセッサ構造 |
JP2002207078A (ja) * | 2001-01-10 | 2002-07-26 | Ysd:Kk | レーダ信号処理装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7987341B2 (en) | 2002-10-31 | 2011-07-26 | Lockheed Martin Corporation | Computing machine using software objects for transferring data that includes no destination information |
JP2011170868A (ja) * | 2002-10-31 | 2011-09-01 | Lockheed Martin Corp | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 |
JP2011175655A (ja) * | 2002-10-31 | 2011-09-08 | Lockheed Martin Corp | 多数パイプライン・ユニットを有するパイプライン加速器、関連計算マシン、並びに、方法 |
US8250341B2 (en) | 2002-10-31 | 2012-08-21 | Lockheed Martin Corporation | Pipeline accelerator having multiple pipeline units and related computing machine and method |
US7676649B2 (en) | 2004-10-01 | 2010-03-09 | Lockheed Martin Corporation | Computing machine with redundancy and related systems and methods |
US7809982B2 (en) | 2004-10-01 | 2010-10-05 | Lockheed Martin Corporation | Reconfigurable computing machine and related systems and methods |
US8073974B2 (en) | 2004-10-01 | 2011-12-06 | Lockheed Martin Corporation | Object oriented mission framework and system and method |
JP2009528584A (ja) * | 2006-01-26 | 2009-08-06 | エクセジー・インコーポレイテツド | Fpgaベースのパイプライン処理のためのファームウェアソケットモジュール |
WO2017149591A1 (ja) * | 2016-02-29 | 2017-09-08 | オリンパス株式会社 | 画像処理装置 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006518058A (ja) | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 | |
US20040136241A1 (en) | Pipeline accelerator for improved computing architecture and related system and method | |
WO2004042562A2 (en) | Pipeline accelerator and related system and method | |
US7487302B2 (en) | Service layer architecture for memory access system and method | |
US8799564B2 (en) | Efficiently implementing a plurality of finite state machines | |
US20070180310A1 (en) | Multi-core architecture with hardware messaging | |
US8761188B1 (en) | Multi-threaded software-programmable framework for high-performance scalable and modular datapath designs | |
US7353297B2 (en) | Handling of write transactions in a data processing apparatus | |
US8060729B1 (en) | Software based data flows addressing hardware block based processing requirements | |
RU2686017C1 (ru) | Реконфигурируемый вычислительный модуль | |
CN116324741A (zh) | 用于可配置硬件加速器的方法和装置 | |
WO2007092747A2 (en) | Multi-core architecture with hardware messaging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090309 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090928 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091020 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091027 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091222 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100301 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |