JP2006509458A - 拡張ウィルソン電流ミラー自己バイアス昇圧回路を有する増幅回路 - Google Patents

Abstract

増幅回路（１）は、増幅トランジスタ（ＱＯ）と、少なくとも約１８０度の導電角度を得るため増幅トランジスタ（ＱＯ）をバイアスする直流バイアス回路（２）とを有する。直流バイアス回路（２）は、ウィルソン電流ミラー（Ｑ４、Ｑ５、Ｑ６）を有する自己バイアス昇圧回路を備えており、ウィルソン電流ミラーは拡張ウィルソン電流ミラー回路（Ｑ２〜Ｑ６）を形成するためにカスコード電流ミラー回路（Ｑ２、Ｑ３）に統合され、拡張ウィルソン電流ミラーはレジスタ（Ｒ１）およびキャパシタ（Ｃ２）により増幅トランジスタ（ＱＯ）の制御回路に結合される出力を有し、キャパシタは拡張ウィルソン電流ミラー（Ｑ２〜Ｑ６）から共通端子（Ｇｎｄ）へと結合されている。

Description

この発明は、トランジスタ増幅回路の分野のものであり、特に、拡張ウィルソン電流ミラー自己バイアス昇圧回路を有する電力増幅回路に関する。

この一般的なタイプの増幅器は、音響増幅器およびその他の適用例と同様に例えば遠隔通信の適用例のような、高周波数ＲＦ増幅器にしばしば用いられている。線形の入力−出力関係および高い動作効率を得るために、このような増幅器は典型的には、横断歪みを避けるために、約１８０度（Ｂ級）で、または、それより少し大きい角度（ＡＢ級）の導電角度で動作させられている。

典型的には、このタイプの増幅器は、Ｂ級またはＡＢ級のモードでの動作を確実にするために増幅器回路内の静止バイアス電流へと安定させるための直流バイアス回路を必要とする。従来技術において、バイアスは、米国特許第５，８４４，４４３号に示されるように、固定の電流源により、またはそうでなければ、米国特許第５，５４８，２４８号に示されるように、所望のモードで動作させるのに必要な静止電流を確実にするための所望の一定値に設定可能な外部電源により典型的に与えられる。

しかしながら、上述したタイプの増幅器において電源から引き出された平均電流は入力信号レベルに依存している。出力電力が増大するにつれて、電力トランジスタのエミッタとベースの両方における平均電流も増大する。この増加された平均電流は、バイアス回路構成およびバラスト抵抗における電圧降下を増加させる（バラスト抵抗は互いに組み込まれた設計を使用するトランジスタにおける部分的な加温［hot-spotting］および温度の上昇［thermal runaway］を避けるために用いられる）。これは、順番に、導電角度（すなわち、増幅器が導通する３６０度以外の多数の角度）を減らすと共に、Ｂ級またはＣ級にまで増幅器の動作を深くさせて、これにより最大電力の出力を低減させることになる。この電力低減を避けるために、増幅器はより大きな静止バイアスを持たなければならない。従来の回路構成においては、これは、低電力出力レベルでのより高い電力浪費を必然的に導いており、そのため、動作特性における望ましくない交換条件［trade-off］を導いている。

この技術分野における最近の改善は、電力増幅器用動的バイアス昇圧回路と題されて、共同して譲渡された米国特許第６，３００，８３７号公報に開示されている。この特許は上述した問題への解決方法を説明しており、増幅器への入力電圧を感知すると共にこの信号の振幅の機能として動的バイアス昇圧を生成する回路を用いることにより、出力電圧が増加するのに連れて、電力トランジスタのバイアスを動的に増加させるための動的バイアス昇圧回路付き電力増幅回路を提供する。この解決方法の欠点は、これが多数のアクティブおよびパッシブ構成要素を用いることであり、このため、簡単さ、小型化および製造の経済性を最大限にすることができない。

この技術分野における最近の他の改善は、２０００年１２月６日に出願され、電力増幅器用自己昇圧回路と題された、米国特許連続番号Ｎｏ．０９／７３０，６５７に同時係属され共同して譲渡された米国特許出願に開示されている。この出願は、一般的な直流バイアス回路を用いながら直流バイアスと増幅トランジスタとの間にＲＣ結合ネットワークを有する改善された自己バイアス昇圧回路を提供する。カスコード電流ミラーバイアス昇圧回路に関連する同様のＲＣ結合ネットワークは、共同して譲渡された米国特許第６，４１４，５５３号公報に示されている。この解決法はその線形性を維持しながら高い電力付加された効率を達成できるとはいえ、これはむしろ複雑な回路を用いており、出力ステージに対する雑音の顕著なレベルの一因となる。

上述した全ての文献は、それらがそっくりそのまま参考文献としてこの明細書に組み入れられる。

したがって、比較的低い増幅ステージの理想的な電流を保持しながら最適な最大出力およびゲインの長所を提供する電力増幅回路を有することは好ましいことであろう。したがって、この回路は、自己バイアス昇圧の量を確立可能であるべきなので、電力トランジスタ内の静止電流を制御しながら、昇圧キャパシタを使用しないで、電力出力が増加するに連れて、高い電力出力と線形性のために、電力トランジスタが適切にバイアス可能である。最後に、このような回路にとって、設計における簡単さと小型化と、製造に対して経済的であることが望ましいであろう。

それゆえに、この発明の目的は、相対的に低い増幅ステージのアイドル電流を保持しながら改善された最大出力電力およびゲインを提供する増幅回路を提供することにある。この発明の更なる目的は、増幅トランジスタにおけるアイドル電流を制御している間に、電力出力を増加させながら増幅トランジスタが高い電力出力と線形性のために適切にバイアスされることが可能であるように自己バイアス昇圧を確立することが可能な回路を提供することにある。この発明のなお更なる目的は、設計のために簡単で小型化の両方を有して製造のためには経済的な回路を提供することにある。

この発明によれば、これらの目的は、入力信号を増幅すると共に少なくとも約１８０度の導電角度を有する新たな増幅回路により達成されており、この増幅回路は、増幅トランジスタと、所望の導電角度を得るために増幅トランジスタをバイアスするための直流バイアス回路とを備えている。直流バイアス回路は、抵抗と、カスコード電流ミラー回路と共通端子との間に結合されたキャパシタとにより、増幅トランジスタの制御端子に結合された出力を有する拡張ウィルソン電流ミラー回路を形成するためにカスコード電流ミラー回路に統合されたウィルソン電流ミラーを有する自己バイアス昇圧回路を備える。

この発明の好適な実施形態において、カスコード電流ミラー回路は、直列に接続された主電流経路を有すると共にこの直列接続の接続点から取り出される電流ミラー回路の出力を有する第１トランジスタ対と、直列に接続された主電流経路を有すると共に増幅器の電力供給端子と拡張ウィルソン電流ミラーとの間に結合されたバイアス電流源とを有する第２トランジスタ対と、を備えている。

この発明に係る増幅回路は、増加された最大の出力電力およびゲイン、選択可能な自己昇圧レベル、制御可能な静止電流および低減されたアイドル電流を含む特に有利な特徴の結合が単純、簡単かつ経済的な構成の中で得られることが可能となる。

この発明のこれらおよびその他のアスペクトは、以下に説明される実施形態にしたがって明白となり明瞭とされるであろう。

この発明は、単一の図面がこの発明の好適な実施形態にしたがった電力増幅回路の簡略化された概略図を示している、添付の図面に関連付けて読み取られるべき、以下の説明を参照しながらより完全に理解されるであろう。

増幅回路１の簡略化された概略図が、図面の単一図に示される。増幅回路は、増幅用トランジスタＱＯと、抵抗Ｒ１によりこの増幅用トランジスタＱＯのベースに結合された直流バイアス回路２とを備える。バイアス回路２は、Ｖ_ｃｃと共通端子（Ｇnd）との間に直列に結合され、抵抗Ｒ１によりトランジスタＱＯのベースに結合されるトランジスタとの共通点を有するバイポーラトランジスタＱ２とＱ３を備える。基本的な回路構成は、増幅用トランジスタＱＯのベースへの入力Ｉnputに結合するための入力結合用キャパシタＣ０によって完成され、トランジスタＱＯは共通エミッタ構成で接続されると共にインダクタ１によりＶ_ｃｃと共通端子Ｇndとの間に結合されている。電力増幅回路１の出力Ｏutputは、キャパシタＣ１を介してトランジスタＱＯのコレクタから取り出される。

示された回路に関連して、図示の目的のためにアクティブ構成要素がバイポーラトランジスタとして示されているが、この発明の範囲内で電界効果トランジスタまたはバイポーラと電界効果トランジスタの結合の何れかが択一的に用いられても良いことは理解されるべきである。さらに、電力増幅回路１およびバイアス回路２は、図面に示された簡略化されて図示的な描写からは形状および詳細において異なっていても良いことも理解されるべきことである。さらにまた、バイアス電源は、この増幅回路がＢ級またはＡＢ級の何れのモードでも動作することを許容するように構成され調整されていても良いことも理解されるべきことである。

バイアス回路２は、トランジスタＱ４，Ｑ５およびＱ６と、電流源Ｉbiasと、抵抗Ｒ２とを備え、トランジスタＱ２とＱ３と迂回用のキャパシタであるキャパシタＣ２を含むカスコード電流ミラーと共に集積化されたウィルソン電流ミラーを備えている。トランジスタＱ２〜Ｑ６は、拡張ウィルソン電流ミラーを形成する。ＱＯのコレクタは、出力ノードであると共に、外部のプルアップインダクタＬ１を介して電源電圧に接続されている。入力Ｉnputは、駆動ステージに対するマッチング回路の一部分となり得る交流結合キャパシタＣＯを介してトランジスタＱＯのベースへと供給される。

バイアス回路における電流源Ｉbiasは、バイアスステージの出力駆動電流と増幅用トランジスタの静止電流との両方を制御する。流源Ｉbiasが出力駆動電流を制御することによるメカニズムは、このバイアス回路がカスコード電流ミラー回路であるので、率直明瞭なものである。トランジスタＱＯの静止電流を制御するメカニズムは、以下のように説明されることができる。回路内の全てのトランジスタが全く同一で完全に調和されるものと仮定する。キルヒホッフの法則は直流電圧Ｖbe（ＱＯ）＋Ｖ（Ｒ１）＋Ｖbe（Ｑ３）がＶbe（Ｑ２）＋Ｖ（Ｒ２）＋Ｖbe（Ｑ６）と等しくなるべきであることを述べている。Ｖbe（Ｑ３）はＶbe（Ｑ２）と略々等しいので、それゆえに、抵抗値を適切に選択することによりＶ（Ｒ１）がＶ（Ｒ２）と等しく設定されるときに、Ｖbe（ＱＯ）はＶbe（Ｑ６）に略々等しくなる。それゆえに、電流源Ｉbiasは、Ｑ２およびＱ３における駆動電流と同じようにＱＯ内の静止電流であるとされる。

トランジスタ対の間のエミッタ領域の比率を適切にスケーリングすることにより、ＱＯ内の静止電流およびＱ２とＱ３内の駆動電流は、電流源Ｉbiasの値に正比例させることができる。ここで与えられた例では、６４対１（ＱＯ対Ｑ６）、８対１（Ｑ２およびＱ４対Ｑ５、Ｑ３対Ｑ６）が用いられ得る。

図に示されたバイアス回路の自己バイアスの昇圧メカニズムが以下に説明され得る。抵抗Ｒ１を介してＱ３がＱＯを充電させると共にＱ２がＱＯを放電させる。Ｑ２の放電レートは、入力電力が低いとき、Ｑ３の充電レートに等しいかそれよりも速い。入力電力が増加するに連れて、Ｑ２の放電レートはＱ３の充電レートよりも緩やかになる。それゆえにＱＯのフォワードバイアスされたＰＮ接合の間の平均電圧は、増加する。

前述のようにして、この発明は、比較的低い増幅ステージのアイドル電流を維持している間に、改善された最大の出力電力およびゲインを供給する自己バイアス昇圧回路を伴う増幅回路を提供する。さらに、増幅回路は、自己バイアス昇圧の量を設定することができるので、増幅用トランジスタは、この増幅用トランジスタ内のアイドル電流を制御している間に、電力出力が増加するのに連れて線形的に、高電力出力のために適切にバイアスされ得る。回路は、設計上は単純で簡単の両方であり、製造に対しては経済的である。

この発明は、その好適な実施形態にしたがって、特に示されて説明されているが、この発明の要旨または範囲を逸脱することなく、その幾つかが上述された、形状および詳細における種々の変更がなされても良いことは、この技術分野の熟練者により、理解されるであろう。したがって、例えば、異なるタイプのトランジスタが用いられても良いし、回路構成に対する代替は、特定の設計上の要求に適するようになされても良い。

増幅回路１の簡略化された概略図である。

Claims (6)

1. 入力信号を増幅すると共に、少なくとも約１８０度の導電角度を有する増幅回路であって、前記増幅回路は、増幅トランジスタと、前記導電角度を得るために前記増幅トランジスタをバイアスする直流バイアス回路とを備え、前記直流バイアス回路は、ウィルソン電流ミラーを有する自己バイアス昇圧回路を備え、前記ウィルソン電流ミラーは、拡張ウィルソン電流ミラー回路を形成するためにカスコード電流ミラー回路に統合され、前記拡張ウィルソン電流ミラーは、抵抗および前記拡張ウィルソン電流ミラーから共通端子へと結合されているキャパシタにより前記増幅トランジスタの制御回路に結合される出力を有する増幅回路。
2. 前記増幅回路はＡＢ級増幅回路である請求項１に記載の増幅回路。
3. 前記カスコード電流ミラー回路は、直列に接続された主電流経路を有する第１トランジスタ対と、前記直列接続共通点から取り出される前記出力と、直列に接続された主電流経路を有する第２トランジスタ対とをバイアス電流源と共に備え、このバイアス電流源は、前記増幅回路の電流供給端子から、前記第１トランジスタ対の第１トランジスタの制御電極および前記第２トランジスタ対の第１トランジスタの制御電極との間に結合されている請求項１に記載の増幅回路。
4. 前記第２トランジスタ対の間に直列に結合された抵抗をさらに備える請求項３に記載の増幅回路。
5. 前記第１トランジスタ対の第２トランジスタと、前記第２トランジスタ対の第２トランジスタとは、前記共通端子へ結合された主電流経路をそれぞれ有する請求項４に記載の増幅回路。
6. 前記ウィルソン電流ミラー回路の一部分を形成すると共に前記第１対の前記第２トランジスタの制御電極に結合された制御電極を有する更なるトランジスタをさらに備えると共に、前記共通端子と前記第１対の前記第１トランジスタと前記第２対の前記第１トランジスタの両方の制御電極との間に第１接続点で結合された主電流経路を有する請求項５に記載の増幅回路。

Images