JP2006509376A - 応力下の構造体の組立により複合構造体を作製する方法 - Google Patents
応力下の構造体の組立により複合構造体を作製する方法 Download PDFInfo
- Publication number
- JP2006509376A JP2006509376A JP2004566089A JP2004566089A JP2006509376A JP 2006509376 A JP2006509376 A JP 2006509376A JP 2004566089 A JP2004566089 A JP 2004566089A JP 2004566089 A JP2004566089 A JP 2004566089A JP 2006509376 A JP2006509376 A JP 2006509376A
- Authority
- JP
- Japan
- Prior art keywords
- composite structure
- assembled
- structure according
- making
- preform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000010409 thin film Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 30
- 230000000295 complement effect Effects 0.000 claims abstract description 9
- 238000005452 bending Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 19
- 230000008859 change Effects 0.000 claims description 15
- 238000000407 epitaxy Methods 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 238000004320 controlled atmosphere Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 abstract description 4
- 239000012530 fluid Substances 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 133
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 50
- 229910052710 silicon Inorganic materials 0.000 description 49
- 239000010703 silicon Substances 0.000 description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 29
- 239000005350 fused silica glass Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 14
- 238000005304 joining Methods 0.000 description 12
- 238000004377 microelectronic Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 230000010070 molecular adhesion Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 150000002290 germanium Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- -1 sapphire Chemical compound 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/159—Strain gauges
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
- Micromachines (AREA)
- Measuring Fluid Pressure (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Laminated Bodies (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Electroluminescent Light Sources (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Pressure Sensors (AREA)
Abstract
Description
・ 機械力は、型からなるプレフォームにより基板の1つまたはそれ以上に印加される。
・ このプレフォームは多孔性型から成る。
・ 機械力は、少なくとも1つの変形可能なプレフォームを用いて基板に印加される。
・ 基板は直接接触により組み立てられ、これらの基板の少なくとも1つの表面は、組み立てられた表面間に空気が閉じ込められるのを防止するように構成される。
・ 基板の少なくとも1つが穿孔される。
・ 基板は中心で穿孔される。
・ 基板の少なくとも1つは、基板の縁部で開放される少なくとも1つのデッドエンドチャネルを含む。
・ 基板は流動層を用いて組み立てられる。
・ 組立は室温より高い温度で実行される。
・ 基板は加熱されたプレフォームと接触して加熱される。
・ プレフォームはそれぞれ異なる温度まで加熱される。
・ 組立前に組み立てられる新たな2つの面間で接線応力状態の差を生み出すことにより、2つの各結合面を介して別の「基本」構造体にエピタキシャル成長した膜を含む複合構造体を組み立てるステップ、
・ エピタキシャル成長した薄膜の面を露出させるために複合構造体を薄くするステップ、
・ 薄膜の露出された面に新たな材料をエピタキシャル成長させるステップ。
以下の説明で参照する図面において、同一、同様、または等価な部品は、同一の参照符号で示す。また、図面を明確にするため、各種アイテムは、一貫した尺度で示していない。
第2の構造体3が、第1の構造体1とプレフォーム4との間で変形するとき、気泡が、2つの構造体間に閉じ込められ、分子接着による接合を妨げる場合がある。この気泡を排出するため、図5Aに示されるように、例えば、構造体のレーザ穿孔またはディープエッチングにより、組み立てられる構造体のうち一方または両方を中心17で穿孔することが好都合である。好都合には、吸引手段は、結果として生じる穴を通じた気泡の排出を促進するために設けられることができる。
したがって、上記の方法は、2つの基本構造体を組み立て、かつ接合前に組み立てられた面に接線応力の差を課すことによって複合構造体を生成する。
本発明の方法による接合後、組み立てられる2つの構造体の面間の接線応力の差を課すことにより、あらゆる点での応力が知られている応力下の複合構造体が得られる。2つの最初の構造体を変形する力(機械的応力または真空による吸引)が取り除かれると、複合構造体の外面の解放後、構造体内の応力が、当業者にとって知られている特定の方法で発生する。特に、この発生は、2つの初期構造体の各々を構成する各種材料の性質および厚みと、接合境界面での応力差とに応じる。
図6Aは、第1の構造体1が球形の凹状プレフォームにより変形され、かつ第2の構造体3が球形の凸状プレフォームにより変形される状態で、第1の構造体1と第2の構造体3の組立後に得られる複合構造体を示す。この場合、第1の構造体1の組み立てられた面は、球形の凹状であり、そのため圧縮されている。第2の構造体3の組み立てられた面は、球形の凸状を呈しており、そのため伸張している。図6Aの矢印は、組み立てられた面のレベルで、複合構造体内の接線内部応力を示す。
ヘテロ構造体を構成する各種材料が異なる熱膨張係数を有する場合、例えば、接合を強固にする、あるいは、マイクロエレクトロニクス部品の製造の技術ステップ(エピタキシーや熱処理など)を実行するために、必要となることのある大きな温度変化に際して、この熱膨張係数の差が、ヘテロ構造体にダメージを与えがちであるため、へテロ構造体内の応力変化の制御が重要であることは既に明らかである。
応力の加わる組立プロセスの別の重要な応用例は、例えば、ある材料の格子定数を別の格子定数に整合させることで、ある材料上に他の材料をエピタキシャル成長させることである。当業者は、基板を湾曲させると、特に表面で格子定数が変化することを知っている。本発明の方法では、組立後に応力を加える外部装置を必要とせず操作しやすく、したがって例えば、超硬真空エピタキシャル成長機と直接適合する、湾曲された構造体が得られる。接合前に適切な応力レベルを選択することにより、構造体は、熱膨張係数の差を考慮に入れ、表面で所与の湾曲を有し、したがってエピタキシャル成長温度に適した格子定数を有する。
上記の様々な変形例は、実行可能である。
特定の温度Tfで流れる層を、2つの中間構造体間に配置してもよい。この流動層を導入すると、熱処理温度がTfを超えると、複合構造体での内部応力が変化する。
プレフォームは、型、例えば多孔性型であってもよい。
Claims (35)
- 2つの基本構造体(1、3;1、3、19;20、21、23、25)の各結合面が、接触させられかつ組み立てられる、複合構造体を作製する方法であって、2つの基本構造体を接触させる前に、接線応力状態の差が、組み立てられる2つの面間で引き起こされ、接線応力状態の差が、組立条件に対する所与の条件下で、組み立てられる構造体内で所定の応力状態を得るように選択されることを特徴とする、複合構造体を作製する方法。
- 組み立てられる2つの面間の接線応力状態の差が、組み立てられる2つの基本構造体のそれぞれを湾曲させることにより課せられることを特徴とする、請求項1に記載の複合構造体を作製する方法。
- 2つの基本構造体は、組み立てられる2つの面がそれぞれ凹状と凸状であるように湾曲させられることを特徴とする、請求項2に記載の複合構造体を作製する方法。
- 2つの基本構造体は、組み立てられる2つの面が相補的であるように湾曲させられることを特徴とする、請求項3に記載の複合構造体を作製する方法。
- 2つの基本構造体は、組み立てられる2つの面がそれぞれ球形の凹状と球形の凸状であるように湾曲させられることを特徴とする、請求項4に記載の複合構造体を作製する方法。
- 2つの基本構造体の湾曲が、2つの基本構造体のそれぞれに機械力を印加することにより引き起こされることを特徴とする、請求項3から5のいずれか一項に記載の複合構造体を作製する方法。
- 基本構造体に印加される機械力が、前記基本構造体の2つの面間の圧力差の生成からもたらされることを特徴とする、請求項6に記載の複合構造体を作製する方法。
- 組み立てられる凹状面を有するように湾曲させられる基本構造体の2つの面間の圧力差が、凹状プレフォームに前記基本構造体を吸引することにより引き起こされ、凹状プレフォームが、組み立てられる面に与えられる輪郭に応じて選択される適切な輪郭を有し、凹状プレフォームに、基本構造体が外周で局所的に載ることを特徴とする、請求項7に記載の複合構造体を作製する方法。
- 組み立てられる凹状面を有するように湾曲させられる基本構造体の2つの面間の圧力差が、前記基本構造体を空洞に吸引することにより引き起こされ、基本構造体が、空洞と隣接するシールに外周で局所的に載ることを特徴とする、請求項7に記載の複合構造体を作製する方法。
- 印加される機械力が、相補的な第1および第2のプレフォーム間で基本構造体を変形させた結果であり、プレフォームの一方は凹状であり、かつプレフォームの他方は凸状であり、プレフォームの輪郭が、組み立てられる面に与えられる輪郭に応じて選択されることを特徴とする、請求項6に記載の複合構造体を作製する方法。
- 第1のプレフォームが、選択された輪郭に既に湾曲させられた、組み立てられる凹状の基本構造体の1つであることを特徴とする、請求項10に記載の複合構造体を作製する方法。
- 第2のプレフォームが、いったん第1のプレフォームが取り除かれた後、湾曲させられた基本構造体を維持するための吸引チャネルを有することを特徴とする、請求項10または11に記載の複合構造体を作製する方法。
- 機械力が、2つのプレフォーム間で2つの基本構造体を変形させることにより組み立てられる2つの基本構造体に同時に印加され、2つのプレフォームが、組み立てられる面に与えられる輪郭に応じて選択される輪郭を有することを特徴とする、請求項6に記載の複合構造体を作製する方法。
- 機械力が、型から成るプレフォームにより基板の少なくとも1つに印加されることを特徴とする、請求項6から13のいずれか一項に記載の複合構造体を作製する方法。
- 前記プレフォームが多孔性型から成ることを特徴とする、請求項14に記載の複合構造体を作製する方法。
- 機械力が、少なくとも1つの変形可能なプレフォームを用いて基板に印加されることを特徴とする、請求項6から13のいずれか一項に記載の複合構造体を作製する方法。
- 2つの基本構造体が、分子接合により組み立てられることを特徴とする、請求項1から13のいずれか一項に記載の複合構造体を作製する方法。
- 組み立てられる2つの面が、接合を促進するように処理されることを特徴とする、請求項14に記載の複合構造体を作製する方法。
- 基板が、直接接触により組み立てられ、基板のうち少なくとも1つの基板の表面が、組み立てられた表面間に空気が閉じ込められるのを防止するように構成されることを特徴とする、請求項1から18のいずれか一項に記載の複合構造体を作製する方法。
- 基板の少なくとも1つが穿孔されることを特徴とする、請求項19に記載の複合構造体を作製する方法。
- 前記基板が中心で穿孔されることを特徴とする、請求項20に記載の複合構造体を作製する方法。
- 基板の少なくとも1つが、基板の縁部で開放される少なくとも1つのデッドエンドチャネルを有することを特徴とする、請求項21に記載の複合構造体を作製する方法。
- 基板が流動層により組み立てられることを特徴とする、請求項1から16のいずれか一項に記載の複合構造体を作製する方法。
- 組立が、室温よりも高い温度で実行されることを特徴とする、請求項1から23のいずれか一項に記載の複合構造体を作製する方法。
- 基板が、加熱されたプレフォームとの接触により加熱されることを特徴とする、請求項24に記載の複合構造体を作製する方法。
- プレフォームが、それぞれ異なる温度で加熱されることを特徴とする、請求項25に記載の複合構造体を作製する方法。
- 温度の変化を含む技術ステップをさらに含み、組み立てられる2つの面間の接線応力状態の差が、前記技術ステップの間に、組み立てられた構造体内の応力が所定の応力閾値未満にとどまるように、選択されることを特徴とする、請求項1から26のいずれか一項に記載の複合構造体を作製する方法。
- 技術ステップが、熱処理ステップであることを特徴とする、請求項27に記載の複合構造体を作製する方法。
- 2つの基本構造体の組立後、薄膜を作製するために前記2つの基本構造体のうち1つを薄くするステップをさらに含み、組み立てられる2つの面間の接線応力状態の差が、結果として生じる薄膜内に所与の応力レベルを課すように選択されることを特徴とする、請求項1から28のいずれか一項に記載の複合構造体を作製する方法。
- 薄膜が、組立前に、組み立てられる2つの面間の接線応力状態の差を引き起こすことにより、別の基本構造体に組み立てられ、接線応力状態の差が、組立条件に対する所与の条件下で、新たに組み立てられた構造体内で所定の応力状態を得るように選択されることを特徴とする、請求項29に記載の複合構造体を作製する方法。
- 複合構造体の外面上に材料のエピタキシャル成長した膜(23)を作製するエピタキシーステップをさらに含み、接線応力状態の差が、エピタキシー温度で、外面が所要の材料のエピタキシャル成長に適合する格子定数を有するように選択されることを特徴とする、請求項1から30のいずれか一項に記載の複合構造体を作製する方法。
- エピタキシーが実行される構造体が、組立後に前記構造体を薄くすることにより得られる薄膜(22)であることを特徴とする、請求項31に記載の複合構造体を作製する方法。
- 組立前に組み立てられる新たな2つの面間で接線応力状態の差を生み出すことにより、各結合面を介して別の構造体(25)上にエピタキシャル成長した膜(23)を含む複合構造体を組み立てるステップと、
エピタキシャル成長した薄膜(23)の面を露出させるために複合構造体を薄くするステップと、
薄膜の露出された面に新たな材料(26)をエピタキシャル成長させるステップとをさらに含み、
組み立てられる新たな2つの面間の接線応力状態の差が、エピタキシャル成長した薄膜(23)の格子定数が、エピタキシャル成長される新たな材料(26)のエピタキシャル成長に適合されるように選択されることを特徴とする、請求項31または32に記載の複合構造体を作製する方法。 - 制御された雰囲気下で実行されることを特徴とする、請求項1から33のいずれか一項に記載の複合構造体を作製する方法。
- 水素雰囲気下で実行されることを特徴とする、請求項1から33のいずれか一項に記載の複合構造体を作製する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0215552A FR2848337B1 (fr) | 2002-12-09 | 2002-12-09 | Procede de realisation d'une structure complexe par assemblage de structures contraintes |
FR02/15552 | 2002-12-09 | ||
PCT/FR2003/003590 WO2004064132A1 (fr) | 2002-12-09 | 2003-12-04 | Procede de realisation d'une structure complexe par assemblage de structures contraintes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006509376A true JP2006509376A (ja) | 2006-03-16 |
JP4778238B2 JP4778238B2 (ja) | 2011-09-21 |
Family
ID=32320124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004566089A Expired - Lifetime JP4778238B2 (ja) | 2002-12-09 | 2003-12-04 | 応力下の構造体の組立により複合構造体を作製する方法 |
Country Status (12)
Country | Link |
---|---|
US (1) | US7550052B2 (ja) |
EP (1) | EP1570509B1 (ja) |
JP (1) | JP4778238B2 (ja) |
KR (1) | KR100989205B1 (ja) |
CN (1) | CN1723543B (ja) |
AT (1) | ATE421767T1 (ja) |
AU (1) | AU2003298413A1 (ja) |
DE (1) | DE60326004D1 (ja) |
FR (1) | FR2848337B1 (ja) |
MY (1) | MY138541A (ja) |
TW (1) | TWI342041B (ja) |
WO (1) | WO2004064132A1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015515111A (ja) * | 2011-12-29 | 2015-05-21 | コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ | 多層構造体を基板に製造する方法 |
KR20150080544A (ko) * | 2012-10-31 | 2015-07-09 | 소이텍 | 활성층의 초기 응력 상태에서 최종 응력 상태로의 변경 방법 |
JP2016526299A (ja) * | 2013-05-29 | 2016-09-01 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
JP2018098512A (ja) * | 2011-05-06 | 2018-06-21 | イリディウム メディカル テクノロジー カンパニー リミテッドIridium Medical Technology Co.,Ltd. | 非平面デバイスの組立方法 |
JP2019186265A (ja) * | 2018-04-03 | 2019-10-24 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体 |
CN112248607A (zh) * | 2020-09-30 | 2021-01-22 | 昆山国显光电有限公司 | 一种贴合装置及贴合方法 |
JP2021190688A (ja) * | 2020-05-28 | 2021-12-13 | 環球晶圓股▲ふん▼有限公司Global Wafers Co., Ltd. | ウェハマウントステーションおよびウェハ埋め込み構造の形成方法 |
JP2022043241A (ja) * | 2019-07-02 | 2022-03-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
DE102004008699B3 (de) * | 2004-02-23 | 2005-10-06 | Süss Microtec Lithography Gmbh | Verfahren und Vorrichtung zur Vorbehandlung der Oberflächen von zu bondenden Substraten |
WO2006023289A2 (en) | 2004-08-18 | 2006-03-02 | Corning Incorporated | Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures |
US7262112B2 (en) * | 2005-06-27 | 2007-08-28 | The Regents Of The University Of California | Method for producing dislocation-free strained crystalline films |
FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
KR101108709B1 (ko) * | 2007-07-12 | 2012-01-30 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
US8691663B2 (en) * | 2009-11-06 | 2014-04-08 | Alliance For Sustainable Energy, Llc | Methods of manipulating stressed epistructures |
FR2962594B1 (fr) | 2010-07-07 | 2012-08-31 | Soitec Silicon On Insulator | Procede de collage par adhesion moleculaire avec compensation de desalignement radial |
DE102010046215B4 (de) | 2010-09-21 | 2019-01-03 | Infineon Technologies Austria Ag | Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers. |
FR2965398B1 (fr) * | 2010-09-23 | 2012-10-12 | Soitec Silicon On Insulator | Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay |
EP2622630A1 (en) * | 2010-09-30 | 2013-08-07 | Freescale Semiconductor, Inc. | Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device |
JP5853389B2 (ja) * | 2011-03-28 | 2016-02-09 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法。 |
FR2996052B1 (fr) * | 2012-09-27 | 2015-12-04 | Soitec Silicon On Insulator | Procede de collage par adhesion moleculaire |
US9412706B1 (en) * | 2015-01-29 | 2016-08-09 | Micron Technology, Inc. | Engineered carrier wafers |
CN105118789B (zh) * | 2015-07-21 | 2018-04-24 | 宁波芯科电力半导体有限公司 | 一种晶闸管芯片的低温结合方法 |
JP6437404B2 (ja) | 2015-09-09 | 2018-12-12 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
JP6810584B2 (ja) * | 2016-11-30 | 2021-01-06 | タツモ株式会社 | 貼合装置 |
FR3064398B1 (fr) * | 2017-03-21 | 2019-06-07 | Soitec | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure |
WO2019057286A1 (de) * | 2017-09-21 | 2019-03-28 | Ev Group E. Thallner Gmbh | Vorrichtung und verfahren zum bonden von substraten |
CN109455665B (zh) * | 2018-10-22 | 2020-07-28 | 清华大学 | 一种非光刻的介观尺度结构力学组装成型方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63261831A (ja) * | 1987-04-03 | 1988-10-28 | ビービーシー ブラウン ボヴェリ アクチェンゲゼルシャフト | 層の接合方法及び接合を実施するための装置 |
JPH01169917A (ja) * | 1987-12-24 | 1989-07-05 | Fujitsu Ltd | ウェーハの接着方法 |
JPH02248032A (ja) * | 1989-02-17 | 1990-10-03 | Philips Gloeilampenfab:Nv | 2個の物体の結合方法および装置 |
JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
JPH04233715A (ja) * | 1990-07-31 | 1992-08-21 | Motorola Inc | 半導体ウェハの接着方法および装置 |
JPH11103035A (ja) * | 1997-07-30 | 1999-04-13 | Tadahiro Omi | 半導体基板及びその作製方法 |
JP2002536843A (ja) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | 内部応力制御のなされた多層構造体、およびその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
US4752180A (en) * | 1985-02-14 | 1988-06-21 | Kabushiki Kaisha Toshiba | Method and apparatus for handling semiconductor wafers |
US4830984A (en) * | 1987-08-19 | 1989-05-16 | Texas Instruments Incorporated | Method for heteroepitaxial growth using tensioning layer on rear substrate surface |
US4939101A (en) * | 1988-09-06 | 1990-07-03 | General Electric Company | Method of making direct bonded wafers having a void free interface |
JPH0744135B2 (ja) * | 1989-08-28 | 1995-05-15 | 株式会社東芝 | 半導体基板の接着方法及び接着装置 |
KR100289348B1 (ko) * | 1992-05-25 | 2001-12-28 | 이데이 노부유끼 | 절연기판실리콘반도체장치와그제조방법 |
US5632841A (en) * | 1995-04-04 | 1997-05-27 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Thin layer composite unimorph ferroelectric driver and sensor |
US6255731B1 (en) * | 1997-07-30 | 2001-07-03 | Canon Kabushiki Kaisha | SOI bonding structure |
JPH11169917A (ja) | 1997-12-10 | 1999-06-29 | Nippon Steel Corp | 圧延用クーラント油清浄化装置 |
FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
-
2002
- 2002-12-09 FR FR0215552A patent/FR2848337B1/fr not_active Expired - Fee Related
-
2003
- 2003-12-01 TW TW092133665A patent/TWI342041B/zh not_active IP Right Cessation
- 2003-12-03 MY MYPI20034614A patent/MY138541A/en unknown
- 2003-12-04 WO PCT/FR2003/003590 patent/WO2004064132A1/fr active Application Filing
- 2003-12-04 DE DE60326004T patent/DE60326004D1/de not_active Expired - Lifetime
- 2003-12-04 EP EP03796161A patent/EP1570509B1/fr not_active Expired - Lifetime
- 2003-12-04 AT AT03796161T patent/ATE421767T1/de not_active IP Right Cessation
- 2003-12-04 US US10/537,679 patent/US7550052B2/en active Active
- 2003-12-04 AU AU2003298413A patent/AU2003298413A1/en not_active Abandoned
- 2003-12-04 JP JP2004566089A patent/JP4778238B2/ja not_active Expired - Lifetime
- 2003-12-04 CN CN2003801054598A patent/CN1723543B/zh not_active Expired - Lifetime
- 2003-12-04 KR KR1020057010323A patent/KR100989205B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63261831A (ja) * | 1987-04-03 | 1988-10-28 | ビービーシー ブラウン ボヴェリ アクチェンゲゼルシャフト | 層の接合方法及び接合を実施するための装置 |
JPH01169917A (ja) * | 1987-12-24 | 1989-07-05 | Fujitsu Ltd | ウェーハの接着方法 |
JPH02248032A (ja) * | 1989-02-17 | 1990-10-03 | Philips Gloeilampenfab:Nv | 2個の物体の結合方法および装置 |
JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
JPH04233715A (ja) * | 1990-07-31 | 1992-08-21 | Motorola Inc | 半導体ウェハの接着方法および装置 |
JPH11103035A (ja) * | 1997-07-30 | 1999-04-13 | Tadahiro Omi | 半導体基板及びその作製方法 |
JP2002536843A (ja) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | 内部応力制御のなされた多層構造体、およびその製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018098512A (ja) * | 2011-05-06 | 2018-06-21 | イリディウム メディカル テクノロジー カンパニー リミテッドIridium Medical Technology Co.,Ltd. | 非平面デバイスの組立方法 |
JP2015515111A (ja) * | 2011-12-29 | 2015-05-21 | コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ | 多層構造体を基板に製造する方法 |
KR20150080544A (ko) * | 2012-10-31 | 2015-07-09 | 소이텍 | 활성층의 초기 응력 상태에서 최종 응력 상태로의 변경 방법 |
JP2016500922A (ja) * | 2012-10-31 | 2016-01-14 | ソイテックSoitec | 活性層の初期歪み状態を最終歪み状態へと修正するプロセス |
KR102078697B1 (ko) | 2012-10-31 | 2020-02-19 | 소이텍 | 활성층의 초기 응력 상태에서 최종 응력 상태로의 변경 방법 |
JP2016526299A (ja) * | 2013-05-29 | 2016-09-01 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
JP2019186265A (ja) * | 2018-04-03 | 2019-10-24 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体 |
JP2022043241A (ja) * | 2019-07-02 | 2022-03-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
JP7264983B2 (ja) | 2019-07-02 | 2023-04-25 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
JP2021190688A (ja) * | 2020-05-28 | 2021-12-13 | 環球晶圓股▲ふん▼有限公司Global Wafers Co., Ltd. | ウェハマウントステーションおよびウェハ埋め込み構造の形成方法 |
JP7267327B2 (ja) | 2020-05-28 | 2023-05-01 | 環球晶圓股▲ふん▼有限公司 | ウェハマウントステーションおよびウェハ埋め込み構造の形成方法 |
CN112248607A (zh) * | 2020-09-30 | 2021-01-22 | 昆山国显光电有限公司 | 一种贴合装置及贴合方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2848337A1 (fr) | 2004-06-11 |
CN1723543B (zh) | 2010-04-28 |
US7550052B2 (en) | 2009-06-23 |
DE60326004D1 (de) | 2009-03-12 |
FR2848337B1 (fr) | 2005-09-09 |
EP1570509A1 (fr) | 2005-09-07 |
TWI342041B (en) | 2011-05-11 |
MY138541A (en) | 2009-06-30 |
WO2004064132A8 (fr) | 2004-09-16 |
ATE421767T1 (de) | 2009-02-15 |
CN1723543A (zh) | 2006-01-18 |
AU2003298413A1 (en) | 2004-08-10 |
TW200418102A (en) | 2004-09-16 |
KR20050084192A (ko) | 2005-08-26 |
US20060141742A1 (en) | 2006-06-29 |
JP4778238B2 (ja) | 2011-09-21 |
WO2004064132A1 (fr) | 2004-07-29 |
EP1570509B1 (fr) | 2009-01-21 |
KR100989205B1 (ko) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4778238B2 (ja) | 応力下の構造体の組立により複合構造体を作製する方法 | |
US8389379B2 (en) | Method for making a stressed structure designed to be dissociated | |
US7407869B2 (en) | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material | |
US6964914B2 (en) | Method of manufacturing a free-standing substrate made of monocrystalline semi-conductor material | |
US7390724B2 (en) | Method and system for lattice space engineering | |
JP4602474B2 (ja) | 歪み半導体材料から成る層の転移方法 | |
JP5107911B2 (ja) | 転位の無い歪んだ結晶を作成するための方法 | |
KR100433057B1 (ko) | 복합부재분리방법, 박막제조방법, 및 복합부재분리장치 | |
JP5031365B2 (ja) | エピタキシャル成長層の形成方法 | |
JP5065748B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP2009111381A (ja) | 微細な埋め込み絶縁層を有するsoi基板 | |
US7264996B2 (en) | Method for separating wafers bonded together to form a stacked structure | |
JP2001230393A (ja) | 複合部材の分離方法及び薄膜の製造方法並びに複合部材の分離装置 | |
JP2007214199A (ja) | 半導体基板及びその製造方法 | |
JP2004342975A (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101029 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4778238 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |