JP2006504251A - Apparatus incorporating small size component and large size component and method of making the same - Google Patents

Apparatus incorporating small size component and large size component and method of making the same Download PDF

Info

Publication number
JP2006504251A
JP2006504251A JP2003562978A JP2003562978A JP2006504251A JP 2006504251 A JP2006504251 A JP 2006504251A JP 2003562978 A JP2003562978 A JP 2003562978A JP 2003562978 A JP2003562978 A JP 2003562978A JP 2006504251 A JP2006504251 A JP 2006504251A
Authority
JP
Japan
Prior art keywords
conductive medium
integrated circuit
substrate
conductive
large component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003562978A
Other languages
Japanese (ja)
Inventor
ジェンゲル，グレン・ダブリュ
ハドレイ，マーク・エイ
アイゼンハート，ランドルフ・ダブリュ
スウィンドルハースト，スーザン
ドルザイク，ポール・エス
ヴィセンティーニ，フレデリック・ジェイ
ヘミングウェイ，ジョン・ムーン
Original Assignee
エイリアン・テクノロジイ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイリアン・テクノロジイ・コーポレーション filed Critical エイリアン・テクノロジイ・コーポレーション
Publication of JP2006504251A publication Critical patent/JP2006504251A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本発明は、基板の上に要素を製作する分野に関する。一実施形態では、本発明は装置である。この装置は、導電パッドを有する集積回路が内部に埋め込まれているストラップを含む。この装置は、集積回路の導電パッドに取り付けられた導電媒体をも含む。代替実施形態では、本発明は方法である。この方法は、導電媒体が集積回路に電気的に接続されるように、集積回路が内部に埋め込まれているストラップに導電媒体を取り付けることを含む。この方法は、大型構成要素が導電媒体に電気的に接続されるように、大型構成要素を導電媒体に取り付けることをも含む。この装置は、集積回路の一部および基板の一部の上に形成された薄膜誘電体層をも含むことができる。The present invention relates to the field of fabricating elements on a substrate. In one embodiment, the present invention is an apparatus. The device includes a strap having an integrated circuit having a conductive pad embedded therein. The apparatus also includes a conductive medium attached to the conductive pads of the integrated circuit. In an alternative embodiment, the present invention is a method. The method includes attaching the conductive medium to a strap in which the integrated circuit is embedded so that the conductive medium is electrically connected to the integrated circuit. The method also includes attaching the large component to the conductive medium such that the large component is electrically connected to the conductive medium. The device can also include a thin film dielectric layer formed over a portion of the integrated circuit and a portion of the substrate.

Description

本発明の分野は、一般に、大きなサイズの構成要素と小さなサイズの構成要素の両方を有する装置とそのような装置を作成する方法に関する。本発明は、より具体的には、ＶＬＳＩ集積回路とマクロ・スケール構成要素を組合せて単一デバイスを形成することに関する。   The field of the invention relates generally to devices having both large and small sized components and methods of making such devices. The present invention more specifically relates to combining VLSI integrated circuits and macro-scale components to form a single device.

ＶＬＳＩは、顕微鏡規模やより小さな構成要素を製造するための多くの有効な方法を提供する。そのような小型化により、動作速度、フットプリントのサイズ、必要な資源の量、電子デバイスを製造する速さなどの点で多くの利点が得られる。   VLSI provides many effective methods for producing microscopic scale and smaller components. Such miniaturization provides many advantages in terms of operating speed, footprint size, amount of resources required, speed of manufacturing electronic devices, and the like.

残念ながら、電子デバイスのいくつかの構成要素は、周知のＶＬＳＩプロセスによる形成には十分に適しているとはいえない。それらの構成要素は、ＶＬＳＩにより形成されたデバイスやそのデバイスの構成要素に比べて必然的に非常に大きい（肉眼で見える規模）。そのような構成要素の１つはアンテナである。好ましい周波数で適切に伝送できるような長さを有する必要がある。その問題の長さは、センチメートルやメートルで測定することができる程度である。３０ｃｍの導体（たとえば）は、より安価なプロセスで簡単に形成することができるので、アンテナとして使用するために導体をＶＬＳＩを使用して形成することは、時間と材料資源を浪費する傾向がある。   Unfortunately, some components of electronic devices are not well suited for formation by the well-known VLSI process. These components are inevitably much larger than the devices formed by VLSI and the components of the devices (scale that can be seen with the naked eye). One such component is an antenna. It is necessary to have a length that allows proper transmission at a preferred frequency. The length of the problem is such that it can be measured in centimeters or meters. Since a 30 cm conductor (for example) can be easily formed with a cheaper process, forming the conductor using VLSI for use as an antenna tends to waste time and material resources. .

したがって、アンテナなどの大型構成要素を集積回路などの小規模構成要素と組み合わせることが問題となる。従来の無線通信では、集積回路、印刷回路板上の導体、印刷回路板に取り付けられたコネクタ、そのコネクタに取り付けられたアンテナからなるパッケージを使用することがある。この手法は、硬いパッケージを有し、サイズの制約が柔軟なデバイスには十分に簡単である。しかし、他の応用分野は、サイズや材料のコストに対して、より厳しい要件を有することがある。   Therefore, it becomes a problem to combine a large component such as an antenna with a small component such as an integrated circuit. In conventional wireless communication, a package including an integrated circuit, a conductor on a printed circuit board, a connector attached to the printed circuit board, and an antenna attached to the connector may be used. This approach is simple enough for devices with a hard package and flexible size constraints. However, other application areas may have more stringent requirements for size and material costs.

具体的には、機能を低下させずに曲げたり、他の乱暴な扱いができたりする柔軟材料を備えた小型無線送信器を持つことは有用であろう。同様に、そのような小型無線送信器は、数百万または数１０億の単位で迅速に生産可能であることが必要であり、したがって、組立てが容易なことや、単位当たりの材料が比較的安価であることが必要である。印刷回路板の手法をそのような無線送信器に使用することは成功しない可能性が高い。さらに、熱硬化のような時間（および／または空間）を消費する処理作業を回避することが有利である。   In particular, it would be useful to have a small wireless transmitter with a flexible material that can be bent without sacrificing function or otherwise harshly handled. Similarly, such small wireless transmitters need to be able to be quickly produced in millions or billions of units, and thus are easy to assemble and have relatively low material per unit. It needs to be inexpensive. The use of printed circuit board techniques for such wireless transmitters is unlikely to be successful. Furthermore, it is advantageous to avoid processing operations that consume time (and / or space) such as heat curing.

集積回路などの要素を別々に生産し、次いで、異なる、またおそらくはより大きな基板の上の所望の位置に配置することも可能である。従来の技術は、一般に、決定論的方法やランダム方法の２つのタイプに分類することができる。ピック・アンド・プレースなどの決定論的方法は、人間またはロボットのアームを使用して各要素を拾い、それを異なる基板の対応する位置に配置する。ピック・アンド・プレース方法は、一般に一度に１つのデバイスを配置するもので、能動マトリックス液晶表示装置などの大きなアレイに必要とされる非常に小さいまたは多数の要素には一般に適用できない。ランダム配置技術は、より有効であり、配置される要素が正しい形状である場合、高い歩留まりをもたらす。米国特許第５，５４５，２９１号と米国特許第５，９０４，５４５号がランダム配置を使用する方法を記載している。この方法では、微細構造が、流体輸送により異なる基板の上に組み立てられる。これは、流体自己組立て（fluidic self assembly:ＦＳＡ）と呼ばれることがある。この技術を使用して、それぞれが機能構成要素を含んでいる様々な集積回路を１つの基板の上に製作し、次いで、その基板から分離させ、流体自己組立てプロセスにより別の基板の上に組み立てる。プロセスには、集積回路を流体に混ぜること、および基板を受け取る表面に流体と集積回路を送ることが含まれる。その表面には受け取り領域（開口など）を備えている。集積回路は、表面上を流体とともに流れ、受け取り領域の上にランダムに並び、それにより基板に埋め込まれる。   It is also possible to produce components such as integrated circuits separately and then place them at desired locations on different and possibly larger substrates. Conventional techniques can generally be classified into two types: deterministic methods and random methods. Deterministic methods such as pick and place use a human or robotic arm to pick up each element and place it at a corresponding location on a different substrate. The pick-and-place method typically places one device at a time and is not generally applicable to the very small or large number of elements required for large arrays such as active matrix liquid crystal displays. Random placement techniques are more effective and result in higher yields when the placed elements are the correct shape. US Pat. No. 5,545,291 and US Pat. No. 5,904,545 describe methods using random placement. In this method, the microstructure is assembled on different substrates by fluid transport. This is sometimes referred to as fluidic self assembly (FSA). Using this technique, various integrated circuits, each containing functional components, are fabricated on one substrate, then separated from the substrate and assembled on another substrate by a fluid self-assembly process. . The process includes mixing the integrated circuit with the fluid and sending the fluid and the integrated circuit to a surface that receives the substrate. The surface is provided with a receiving area (such as an opening). The integrated circuit flows with the fluid over the surface and is randomly aligned over the receiving area, thereby being embedded in the substrate.

集積回路が受け取り領域に置かれた後、デバイスの残りを組み立てることができる。通常、これは、電気絶縁性や物理的な保持力を集積回路に与えるために、基板を平坦化層で被覆することを含む。平坦化層は、集積回路によって充填されていない受け取り領域の部分を埋めることによって、基板の上に水平面を形成する。平坦化層が形成された後、画素電極やトレースなどを含めて他の要素を装備することが可能である。   After the integrated circuit is placed in the receiving area, the rest of the device can be assembled. This usually involves coating the substrate with a planarization layer to provide the integrated circuit with electrical insulation and physical retention. The planarization layer forms a horizontal surface on the substrate by filling portions of the receiving area that are not filled by the integrated circuit. After the planarization layer is formed, other elements including pixel electrodes and traces can be equipped.

ＦＳＡを使用して、デバイスの機能構成要素を製造し、デバイスの残りとは別に試験することができる。   Using FSA, the functional components of the device can be manufactured and tested separately from the rest of the device.

本発明は、一般に、基板の上に要素を製作する分野に関する。一実施態様では、本発明は装置である。この装置は、導電パッドを有する集積回路が埋め込まれている基板を含む。この装置は、集積回路の導電パッドに接続された導電媒体をさらに含む。この装置は、導電媒体に接続させられた大型構成要素をも含み、大型構成要素は集積回路に電気的に結合されている。   The present invention relates generally to the field of fabricating elements on a substrate. In one embodiment, the present invention is an apparatus. The apparatus includes a substrate in which an integrated circuit having conductive pads is embedded. The apparatus further includes a conductive medium connected to the conductive pads of the integrated circuit. The apparatus also includes a large component connected to a conductive medium, the large component being electrically coupled to the integrated circuit.

代替実施態様では、本発明は方法である。この方法は、導電媒体が集積回路に電気的に接続されるように、集積回路が埋め込まれている基板に導電媒体を取り付けることを含む。この方法は、大型構成要素が導電媒体に電気的に接続されるように、大型構成要素を導電媒体に取り付けることをも含む。   In an alternative embodiment, the present invention is a method. The method includes attaching a conductive medium to a substrate in which the integrated circuit is embedded such that the conductive medium is electrically connected to the integrated circuit. The method also includes attaching the large component to the conductive medium such that the large component is electrically connected to the conductive medium.

他の代替実施態様では、本発明は装置である。この装置は、基板の内部に埋め込まれた集積回路を含む。この装置は、集積回路の一部と基板の一部の上に形成された薄膜誘電体層をも含む。この装置は、薄膜誘電体層の一部の上に形成された導電媒体をさらに含み、その導電媒体が集積回路と直接電気的に接続される。   In another alternative embodiment, the present invention is an apparatus. The apparatus includes an integrated circuit embedded within the substrate. The device also includes a thin film dielectric layer formed over a portion of the integrated circuit and a portion of the substrate. The device further includes a conductive medium formed over a portion of the thin film dielectric layer, which is electrically connected directly to the integrated circuit.

他の代替実施態様では、本発明は方法である。この方法は、基板の内部に埋め込まれている集積回路の一部と基板の一部の上に薄膜絶縁体を形成することを含む。この方法は、導電媒体を薄膜絶縁体と集積回路に取り付けることをも含み、その導電媒体は、集積回路に電気的に接続される。   In another alternative embodiment, the present invention is a method. The method includes forming a thin film insulator over a portion of an integrated circuit embedded within the substrate and a portion of the substrate. The method also includes attaching a conductive medium to the thin film insulator and the integrated circuit, which is electrically connected to the integrated circuit.

他の代替実施態様では、本発明は装置である。この装置は、導電パッドを有する集積回路が埋め込まれている基板を備えるストラップ、および集積回路の導電パッドに取り付けられた導電媒体を含む。   In another alternative embodiment, the present invention is an apparatus. The apparatus includes a strap comprising a substrate in which an integrated circuit having conductive pads is embedded, and a conductive medium attached to the conductive pads of the integrated circuit.

限定的ではなく例として、本発明を添付の図面において示す。   By way of example and not limitation, the present invention is illustrated in the accompanying drawings.

図１はストラップの実施形態の側面図である。   FIG. 1 is a side view of an embodiment of a strap.

図２は大型構成要素に取り付けられた図１のストラップの実施形態の側面図である。   FIG. 2 is a side view of the embodiment of the strap of FIG. 1 attached to a large component.

図３Ａは線Ａ−Ａに沿った図１の装置の実施形態を示す図である。   FIG. 3A shows an embodiment of the apparatus of FIG. 1 along line AA.

図３Ｂは線Ｂ−Ｂに沿った図２の装置の実施形態を示す図である。   FIG. 3B shows an embodiment of the apparatus of FIG. 2 along line BB.

図４はアンテナの実施形態を示す図である。   FIG. 4 is a diagram showing an embodiment of an antenna.

図５はナノブロックＩＣを含んでいるストラップが接着されているテープ・スプールの実施形態を示す図である。   FIG. 5 shows an embodiment of a tape spool to which a strap containing a nanoblock IC is bonded.

図６は小さなサイズの構成要素と大きなサイズの構成要素の両方を含んでいる装置を形成する方法の実施形態を示す図である。   FIG. 6 is an illustration of an embodiment of a method of forming a device that includes both small size components and large size components.

図７は小さなサイズの構成要素と大きなサイズの構成要素の両方を含んでいる装置を形成する方法の代替実施形態を示す図である。   FIG. 7 illustrates an alternative embodiment of a method of forming a device that includes both small size components and large size components.

図８は側面からストラップの代替実施形態を示す図である。   FIG. 8 shows an alternative embodiment of the strap from the side.

図９は側面からストラップの他の代替実施形態を示す図である。   FIG. 9 shows another alternative embodiment of the strap from the side.

図１０はストラップの他の代替実施形態の側面図である。   FIG. 10 is a side view of another alternative embodiment of a strap.

図１１は小さなサイズの構成要素と大きなサイズの構成要素の両方を含んでいる装置を形成する方法の他の代替実施形態を示す図である。   FIG. 11 illustrates another alternative embodiment of a method of forming a device that includes both small size components and large size components.

図１２Ａは基板の他の実施形態の平面図である。   FIG. 12A is a plan view of another embodiment of a substrate.

図１２Ｂは基板の他の実施形態の側面図である。   FIG. 12B is a side view of another embodiment of a substrate.

図１３は基板の他の実施形態の側面図である。   FIG. 13 is a side view of another embodiment of the substrate.

図１４は基板の他の実施形態の側面図である。   FIG. 14 is a side view of another embodiment of the substrate.

小さなサイズの構成要素と大きなサイズの構成要素とを組み込んでいる装置およびそれを作成する方法について記述する。以下の記述では、説明を目的として、本発明の完全な理解を与えるために、多くの特定の詳細を記述する。しかし、これらの特定の詳細を使用せずに本発明を実施することができることが、当業者には明らかになるであろう。他の事例については、本発明をあいまいにすることを回避するために、構造およびデバイスはブロック図の形態で示す。   An apparatus incorporating a small sized component and a large sized component and a method of making the same are described. In the following description, for the purposes of explanation, numerous specific details are set forth in order to provide a thorough understanding of the present invention. However, it will be apparent to those skilled in the art that the present invention may be practiced without these specific details. In other instances, structures and devices are shown in block diagram form in order to avoid obscuring the present invention.

「一実施形態」または「１つの実施形態」という本明細書での言及は、実施形態に関連して記述される特定の特徴、構造、または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。本明細書の様々な箇所における「一実施形態では」という句の出現は、必ずしもすべてが同じ実施形態を指すわけではなく、また、別々の実施形態または代替実施形態は、互いに他の実施形態を除くわけではない。   References herein to “one embodiment” or “one embodiment” include a particular feature, structure, or characteristic described in connection with the embodiment is included in at least one embodiment of the invention. Means that The appearances of the phrase “in one embodiment” in various places in the specification are not necessarily all referring to the same embodiment, and separate or alternative embodiments refer to other embodiments of each other. It is not excluded.

本発明は、一般に、基板の上に要素を製作する分野に関する。一実施形態では、本発明は装置である。この装置には、埋込み集積回路を有する基板と、ＩＣの導電パッドに接続させられた導電媒体とを含むストラップが含まれる。この装置は、導電媒体に接続させられた大型構成要素をも含み、大型構成要素は集積回路に電気的に結合される。   The present invention relates generally to the field of fabricating elements on a substrate. In one embodiment, the present invention is an apparatus. The device includes a strap including a substrate having an embedded integrated circuit and a conductive medium connected to the conductive pads of the IC. The apparatus also includes a large component connected to a conductive medium, the large component being electrically coupled to the integrated circuit.

代替実施形態では、本発明は方法である。この方法は、導電媒体が集積回路に電気的に接続されるように、埋め込まれた集積回路を有する基板に導電媒体を取り付けることによってストラップを作成することを含む。この方法は、大型構成要素が集積回路に電気的に接続されるように、大型構成要素を導電媒体に接続させることをも含む。導電媒体は、スクリーン印刷、ステンシル印刷、もしくはインク・ジェット印刷、積層化、ホット・プレス、レーザ支援化学蒸着、物理的な蒸着、シャドー・マスキング、蒸発、押出し被覆、カーテン被覆、電気めっき、または他の付加的な技術によって形成することが可能である。導電媒体は、流体、シルバー・インク、導電性テープ（導電性フィラーを有する熱可塑性ポリマーまたは熱硬化性ポリマー）、導電性ペースト（ポリマー・マトリックスのはんだペーストまたは導電性フィラー）、はんだ、金属膜、キャリアに懸濁された金属粒子、導電性ポリマー、カーボン・ベース導体、または他の厚膜材料などとすることが可能である。１つの例示的な導電媒体産物は、アチソン・コロイド・エレクトロダグ（Ｅｌｅｃｔｒｏｄａｇ）４７９５である。   In an alternative embodiment, the present invention is a method. The method includes creating a strap by attaching a conductive medium to a substrate having an embedded integrated circuit such that the conductive medium is electrically connected to the integrated circuit. The method also includes connecting the large component to a conductive medium such that the large component is electrically connected to the integrated circuit. Conductive media can be screen printed, stencil printed, or ink jet printed, laminated, hot pressed, laser assisted chemical vapor deposition, physical vapor deposition, shadow masking, evaporation, extrusion coating, curtain coating, electroplating, or others It can be formed by the following additional technique. Conductive media can be fluid, silver ink, conductive tape (thermoplastic or thermosetting polymer with conductive filler), conductive paste (polymer matrix solder paste or conductive filler), solder, metal film, It can be a metal particle suspended in a carrier, a conductive polymer, a carbon-based conductor, or other thick film material. One exemplary conductive media product is Atchison Colloid Electrodag 4795.

他の代替実施形態では、本発明は装置である。この装置は基板の内部に埋め込まれた集積回路を含む。この装置は、集積回路の一部および基板の一部に形成された薄膜誘電体層をも含む。この装置は、薄膜誘電体層の一部の上に形成された導電媒体をさらに含み、導電媒体は、集積回路と直接電気的に接続させられている。この装置はストラップと呼ばれる。   In another alternative embodiment, the present invention is an apparatus. The device includes an integrated circuit embedded within the substrate. The device also includes a thin film dielectric layer formed on a portion of the integrated circuit and a portion of the substrate. The device further includes a conductive medium formed over a portion of the thin film dielectric layer, the conductive medium being in direct electrical connection with the integrated circuit. This device is called a strap.

他の代替実施形態では、本発明は方法である。この方法は、集積回路の一部と基板の一部の上に薄膜絶縁体を形成することを含み、集積回路が基板の内部に埋め込まれている。この方法は、導電媒体を薄膜絶縁体と集積回路に取り付けることをも含み、導電媒体は集積回路に電気的に接続される。   In another alternative embodiment, the present invention is a method. The method includes forming a thin film insulator over a portion of the integrated circuit and a portion of the substrate, the integrated circuit being embedded within the substrate. The method also includes attaching a conductive medium to the thin film insulator and the integrated circuit, the conductive medium being electrically connected to the integrated circuit.

他の代替実施形態では、本発明は装置である。この装置は、集積回路が埋め込まれている基板を含み、集積回路は導電パッドを有する。この装置は、集積回路の導電パッドに接続させられた導電媒体をも含む。この装置はストラップと呼ばれる。   In another alternative embodiment, the present invention is an apparatus. The apparatus includes a substrate in which an integrated circuit is embedded, the integrated circuit having conductive pads. The apparatus also includes a conductive medium connected to the conductive pads of the integrated circuit. This device is called a strap.

他の代替実施形態では、本発明は装置である。この装置には、ナノブロック（商標）ＩＣ（ナノブロックは、エイリアン・テクノロジ・コーポレーション（ＡＬＩＥＮ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｒｐｏｒａｔｉｏｎ）の商標である）が埋め込まれているストラップと、ナノブロックＩＣに電気的に結合された導体とが含まれる。ナノブロックＩＣは、たとえば、従来のＶＬＳＩ手続きを使用して生産して、流体自己組立て（ＦＳＡ）を使用して埋め込まれてもよい。基板には、ナノブロックＩＣと導体とを電気的に結合させる導電媒体が取り付けられている。導電媒体が、アンテナを含んでいる基板に取り付けられ、アンテナとナノブロックＩＣとを電気的に結合している。   In another alternative embodiment, the present invention is an apparatus. The device includes a strap embedded with a nanoblock ™ IC (nanoblock is a trademark of Alien Technology Corporation) and a conductor electrically coupled to the nanoblock IC. And are included. Nanoblock ICs may be produced, for example, using conventional VLSI procedures and embedded using fluid self-assembly (FSA). A conductive medium that electrically couples the nanoblock IC and the conductor is attached to the substrate. A conductive medium is attached to the substrate containing the antenna and electrically couples the antenna and the nanoblock IC.

他の代替実施形態では、本発明は方法である。この方法は、導電媒体がナノブロックＩＣに電気的に結合され、それによりストラップが形成されるように、ナノブロックＩＣが埋め込まれている基板に導電媒体を取り付けることを含む。この方法は、大型構成要素が導電媒体に電気的に接続または結合されるように、大型構成要素を導電媒体に接続させることをさらに含む。この方法は、ナノブロックＩＣを製作し、ＦＳＡを実施してナノブロックＩＣを基板に埋め込むことをさらに含む。この方法は、他の例の中でも、アンテナ、電池もしくはボタン・セルなどの電源、またはストラップもしくは他の基板の上に印刷された厚膜セル、表示電極もしくは表示装置、論理デバイスもしくはセンサなどとすることが可能である大型構成要素を含むことも可能である。   In another alternative embodiment, the present invention is a method. The method includes attaching the conductive medium to a substrate in which the nanoblock IC is embedded such that the conductive medium is electrically coupled to the nanoblock IC, thereby forming a strap. The method further includes connecting the large component to the conductive medium such that the large component is electrically connected or coupled to the conductive medium. The method further includes fabricating the nanoblock IC and performing FSA to embed the nanoblock IC in the substrate. This method is, among other examples, an antenna, a power source such as a battery or button cell, or a thick film cell printed on a strap or other substrate, a display electrode or display, a logic device or sensor, etc. It is also possible to include large components that are possible.

他の代替実施形態では、本発明は装置である。この装置は、ナノブロックＩＣが埋め込まれている基板を含む。この基板には、導電媒体が取り付けられており、ナノブロックＩＣと導電媒体との間を電気的に接続する。導電媒体には、アンテナなどの基板が取り付けられ、アンテナとナノブロックＩＣとを電気的に結合させる。   In another alternative embodiment, the present invention is an apparatus. The apparatus includes a substrate in which a nanoblock IC is embedded. A conductive medium is attached to the substrate and electrically connects the nanoblock IC and the conductive medium. A substrate such as an antenna is attached to the conductive medium, and the antenna and the nanoblock IC are electrically coupled.

この文献の以上の記述および以下の記述の議論では、薄膜プロセスと厚膜プロセスとを区別しなければならない。薄膜は、真空または低圧のプロセスを使用することにより堆積させられる。厚膜は、たいてい大気圧またはその近傍において、非真空プロセスを使用して形成される。当業者なら、大気圧とは対照的に、真空の低圧について周囲圧力の正確な大きさを記述することは困難な可能性があることを理解するであろう。しかし、当業者なら、低圧と大気圧との差は、大気圧と比較して相対的に大きいことも理解するであろう。   In the discussion above and in the following description of this document, a distinction must be made between thin film processes and thick film processes. The thin film is deposited by using a vacuum or low pressure process. The thick film is formed using a non-vacuum process, usually at or near atmospheric pressure. One skilled in the art will understand that it may be difficult to describe the exact magnitude of the ambient pressure for the low pressure of the vacuum, as opposed to atmospheric pressure. However, those skilled in the art will also appreciate that the difference between low pressure and atmospheric pressure is relatively large compared to atmospheric pressure.

図１は、埋め込まれたナノブロックＩＣと、平坦化層と、ナノブロック（商標）ＩＣの上のパッドに接触する導電媒体とを有する基板を含んでいるストラップの実施形態の側面図を示す。基板１１０は、ナノブロックＩＣを含むように内部に開口を有し、たとえば柔軟なプラスチック基板とすることが可能である。ナノブロックＩＣ１２０は、従来のＶＬＳＩにより形成されたナノブロックＩＣである。ナノブロックＩＣ１２０は、ＦＳＡなどにより基板１１０の開口に埋め込むことが可能である。ナノブロックＩＣ１２０は、集積回路と矛盾しない様々な機能または構造を有する。一実施形態では、ナノブロックＩＣ１２０は、外部アンテナから無線信号を受信し、外部アンテナを介して無線信号を送信するのに適した回路を含む。さらに、一実施形態では、ナノブロックＩＣ１２０は、外部アンテナを介して外部源から電力を受け取り、そのような電力を使用して、外部アンテナを介して無線信号を送信することが可能である。   FIG. 1 shows a side view of an embodiment of a strap including a substrate having an embedded nanoblock IC, a planarization layer, and a conductive medium that contacts a pad on the nanoblock ™ IC. The substrate 110 has an opening inside so as to include the nanoblock IC, and can be a flexible plastic substrate, for example. The nanoblock IC 120 is a nanoblock IC formed by a conventional VLSI. The nanoblock IC 120 can be embedded in the opening of the substrate 110 by FSA or the like. The nanoblock IC 120 has various functions or structures that are consistent with an integrated circuit. In one embodiment, nanoblock IC 120 includes circuitry suitable for receiving a radio signal from an external antenna and transmitting the radio signal via the external antenna. Further, in one embodiment, the nanoblock IC 120 can receive power from an external source via an external antenna and use such power to transmit a radio signal via the external antenna.

ナノブロックＩＣ１２０の上に平坦化層１３０が形成されている。これは、従来の薄膜堆積、パターン化、エッチング、または他の同様の方法により形成され、二酸化ケイ素などの絶縁材料で形成される。平坦化層１３０の上には、２つの導体１４０が形成される。これは、スクリーン印刷導電性ペーストなどで形成させることが可能であり、平坦化層１３０の２つのコンタクト・ホールにも入れられる。２つの導体１４０は、ナノブロックＩＣ１２０の導電パッドに接続されることが好ましく、２つの導体１４０は、互いに直接接続しないことが好ましい。導体１４０の上には絶縁層１５０が形成され、これは、薄膜プロセスまたは厚膜プロセスなどにより形成され、２つの導体１４０間の空間を埋める。導体は、いくつかの場合では、設計によって集積回路の複数のパッドに接続することが可能であることが理解されるであろう。そのような状況の一例は、共通の接地電位を達成するように、ＩＣのすべての接地パッドを単一の導体に接続することである。   A planarization layer 130 is formed on the nanoblock IC 120. This is formed by conventional thin film deposition, patterning, etching, or other similar method, and is formed of an insulating material such as silicon dioxide. Two conductors 140 are formed on the planarization layer 130. This can be formed with a screen printing conductive paste or the like, and is also put into the two contact holes of the planarization layer 130. The two conductors 140 are preferably connected to the conductive pads of the nanoblock IC 120, and the two conductors 140 are preferably not directly connected to each other. An insulating layer 150 is formed on the conductor 140, which is formed by a thin film process or a thick film process, and fills a space between the two conductors 140. It will be appreciated that the conductor may be connected to multiple pads of the integrated circuit by design in some cases. One example of such a situation is connecting all the ground pads of an IC to a single conductor so as to achieve a common ground potential.

ナノブロックＩＣ１２０に十分に大きなパッドを形成することで、２つの導体とナノブロックＩＣとを直接接続させ、それにより導体を介在させる必要性を回避できることが理解されるであろう。また、そのような構造は、いくつかの実施形態では、いくつかの導電媒体が等方導電性を有するので、あらゆる大型構成要素とナノブロックＩＣとの導電媒体を介した直接（垂直）接続を必要とすることが理解されるであろう。さらに、導電媒体は、キャリアに懸濁された金属粒子、導電性ポリマー、ペースト、シルバー・インク、カーボン・ベース導体、はんだ、および他の導体を含むことが可能であることに留意されたい。また、本出願において議論する大型構成要素は、アンテナ、電子表示装置と表示電極、センサ、電池や太陽電池などの電源、または他の論理デバイスもしくはメモリ・デバイス（マイクロプロセッサ、メモリ、および他の論理デバイスなどであるが、これに限定されない）などとすることが可能であることに留意されたい。   It will be appreciated that forming a sufficiently large pad on the nanoblock IC 120 can directly connect the two conductors and the nanoblock IC, thereby avoiding the need to interpose a conductor. In addition, such a structure, in some embodiments, provides direct (vertical) connection between any large component and the nanoblock IC via the conductive media, as some conductive media are isotropically conductive. It will be understood that it is necessary. Furthermore, it should be noted that the conductive medium can include metal particles, conductive polymer, paste, silver ink, carbon-based conductors, solder, and other conductors suspended in the carrier. The large components discussed in this application also include antennas, electronic displays and display electrodes, sensors, power supplies such as batteries and solar cells, or other logic or memory devices (microprocessors, memories, and other logic). Note that the device can be, but is not limited to, a device.

図２は、大型構成要素に取り付けられた図１のストラップの実施形態の側面図を示す。導体２７０は、それぞれ、導体１４０の１つへ直接接続されており、絶縁層１５０、平坦化層１３０、基板１１０の１つまたは複数への潜在的な接続を持っている。導体２７０のそれぞれには、アンテナの導電パッドまたはアンテナの導電性端部などである導体２８０の１つが取り付けられる。したがって、図示したように、導体２８０のそれぞれは、ナノブロックＩＣ１２０に（電気的に）結合されていると述べることができる。基板２９０は、導体２８０が埋め込まれている、または導体２８０が取り付けられている材料であり、絶縁性であることが好ましい。   FIG. 2 shows a side view of the embodiment of the strap of FIG. 1 attached to a large component. Each conductor 270 is directly connected to one of the conductors 140 and has a potential connection to one or more of the insulating layer 150, planarization layer 130, and substrate 110. Each of the conductors 270 is attached with one of the conductors 280, such as a conductive pad of the antenna or a conductive end of the antenna. Thus, as shown, each of the conductors 280 can be described as being (electrically) coupled to the nanoblock IC 120. The substrate 290 is a material in which the conductor 280 is embedded or attached, and is preferably insulative.

空間２６０は、２つの導体２７０間の空間であり、基板２９０および／または絶縁体１５０によって占められていてもよく、また空隙として構造に残すことも可能である。ほとんどの応用分野では、２つの導体２７０のそれぞれは、他の導体２７０に直接接続されないことに留意することが重要であり、２つの導体２８０に関しても同様に述べることが可能である。   The space 260 is the space between the two conductors 270 and may be occupied by the substrate 290 and / or the insulator 150 and may be left in the structure as a gap. It is important to note that for most applications, each of the two conductors 270 is not directly connected to the other conductor 270, and the same can be said for the two conductors 280.

一実施形態では、導電媒体２７０は、導電性テープ（ソニーＤＰ１１２２などを含めて、ソニー・コーポレーションから入手可能なものなど）である。さらに、導電性テープは、等方的導電性でも非等方的導電性でもかまわない。そのような導電性テープは、テープをストラップの並び沿って転がし、十分な圧力と可能であれば熱とを加えて、テープをストラップに接着させ、個々のストラップに分離するためにテープを切断することによって接着させることが可能である。これは、様々な方式で実施することができる。   In one embodiment, conductive media 270 is a conductive tape (such as that available from Sony Corporation, including Sony DP1122). Furthermore, the conductive tape may be isotropic conductivity or anisotropic conductivity. Such conductive tape rolls the tape along the strap and applies sufficient pressure and possibly heat to bond the tape to the strap and cut the tape to separate it into individual straps. It is possible to make it adhere. This can be implemented in various ways.

別法として、導電媒体２７０または１４０は、スクリーン印刷プロセスなどによりストラップの上に載せられた導電性ペースト（エーブルボンド（Ａｂｌｅｂｏｎｄ）８１７５Ａなどを含めて、エーブルスティック（Ａｂｌｅｓｔｉｃｋ）から入手可能なものなど）とすることも可能である。そのようなペーストは、全体的な製造許容度に対して中間的な分解能でストラップの上にスクリーニングすることが可能であり、それにより、導体１４０への有用な接続が可能である。さらに、導電媒体２７０は、キャリアに懸濁された金属粒子、導電性ポリマー、カーボン・ベース導体、はんだ、または他の導電媒体とすることも可能であることを当業者なら理解するであろう。   Alternatively, the conductive media 270 or 140 may be a conductive paste (such as that available from Ablestick, including Ablebond 8175A) placed on the strap, such as by a screen printing process. It is also possible. Such paste can be screened on the strap with intermediate resolution for overall manufacturing tolerances, thereby allowing a useful connection to the conductor 140. Further, those skilled in the art will appreciate that the conductive medium 270 can be metal particles suspended in a carrier, conductive polymer, carbon-based conductor, solder, or other conductive medium.

図３Ａは、線Ａ−Ａによって示した方向における図１のストラップの実施形態の図を示す。基板１１０と、ナノブロックＩＣ１２０と、平坦化層１３０と、導体１４０と、絶縁層１５０との間の様々な重複が、すべて示されている。さらに、平坦化層１３０のコンタクト・ホール３１５も示されており、これにより、導体１４０とナノブロックＩＣ１２０との接続が明らとなるであろう。   FIG. 3A shows a view of the embodiment of the strap of FIG. 1 in the direction indicated by line AA. All the various overlaps between the substrate 110, the nanoblock IC 120, the planarization layer 130, the conductor 140 and the insulating layer 150 are shown. In addition, a contact hole 315 in the planarization layer 130 is also shown, which will reveal the connection between the conductor 140 and the nanoblock IC 120.

図３Ｂは、線Ｂ−Ｂによって示した方向における図２の装置の実施形態の図を示す。導電層１４０と、絶縁層１５０と、導体２８０との間の重複が示されている。明瞭にするために、基板１１０も示されており、基板２９０は示されていない。   FIG. 3B shows a diagram of the embodiment of the apparatus of FIG. 2 in the direction indicated by line BB. The overlap between the conductive layer 140, the insulating layer 150, and the conductor 280 is shown. For clarity, the substrate 110 is also shown, and the substrate 290 is not shown.

図４は、アンテナの実施形態を示す。各アーム４５５は、アンテナ導体パッド２８０に接続される。代替実施形態では、アームとパッドの両方が単一の一体構造となるように、アーム４５５に導体パッド２８０を形成することが可能であることに留意されたい。   FIG. 4 shows an embodiment of the antenna. Each arm 455 is connected to the antenna conductor pad 280. It should be noted that in alternative embodiments, the conductor pad 280 can be formed on the arm 455 so that both the arm and the pad are a single unitary structure.

図５は、ナノブロックＩＣを含んでいるストラップを接着させたテープ・スプールの実施形態を示す。各ストラップ５０５（その１つの例示的なストラップ５０５が符号付けされている）が、一対の導電性テープ・ストリップ５１５に接着されている。テープ・ストリップ５１５はより大きなスプールを形成しており、これは、スプーリング用のスルーホール５２５をも含む。一実施形態では、テープ・ストリップ５１５は、非等方性導電膜（ＡＣＦ）とすることが可能であり、ストラップ５０５の導体がＡＣＦに接着されている。代替実施形態では、導電媒体は、テープ・ストリップ５１５によって接着された表面と対向するストラップ５０５の表面上にあるようにしてもよい。さらに、どちらの実施形態のテープ・スプールも、ストラップ列の間にギャップを形成することが可能であり、ストラップの単一列を形成するように、ギャップによってテープを細長く切ることができる。   FIG. 5 shows an embodiment of a tape spool having a strap containing nanoblock ICs attached thereto. Each strap 505 (one exemplary strap 505 of which is labeled) is bonded to a pair of conductive tape strips 515. The tape strip 515 forms a larger spool, which also includes a through hole 525 for spooling. In one embodiment, the tape strip 515 can be an anisotropic conductive film (ACF), with the conductors of the strap 505 bonded to the ACF. In an alternative embodiment, the conductive medium may be on the surface of the strap 505 opposite the surface bonded by the tape strip 515. In addition, both embodiments of the tape spool can form gaps between strap rows, and the tape can be slit by the gaps to form a single row of straps.

図６は、小さなサイズの構成要素と大きなサイズの構成要素の両方を含んでいる装置を形成する方法の実施形態を示す。ブロック６１０において、従来のＶＬＳＩ方法などにより、集積回路が製作される。ブロック６２０において、集積回路が基板に埋め込まれる。ブロック６３０において、平坦化層と絶縁層を形成するための処理が行われ、厚膜絶縁体が形成される（当業者なら、薄膜絶縁層を形成することも可能であることを理解するであろう）。ブロック６４０において、導電媒体が、ペーストによるスクリーン印刷や他の付加的なプロセスなどにより、基板に設けられる。ブロック６５０において、大型構成要素がその導電媒体に取り付けられる。一実施形態では、図５のテープ・スプールを使用して、各ストラップを個々に取り付けることによって、大ボリュームのストラップを大型構成要素に取り付け取付け、その後にテープを切断することが可能であることに留意されたい。代替実施形態では、導電媒体がＩＣが埋め込まれている基板に直接設けられ、絶縁層は省略される。   FIG. 6 illustrates an embodiment of a method for forming a device that includes both small size components and large size components. At block 610, an integrated circuit is fabricated, such as by conventional VLSI methods. At block 620, the integrated circuit is embedded in the substrate. In block 630, a process is performed to form a planarization layer and an insulating layer to form a thick film insulator (a person skilled in the art will understand that a thin film insulating layer can also be formed. Let ’s) At block 640, a conductive medium is provided on the substrate, such as by screen printing with a paste or other additional process. At block 650, a large component is attached to the conductive medium. In one embodiment, using the tape spool of FIG. 5, it is possible to attach and attach a large volume strap to a large component and then cut the tape by attaching each strap individually. Please keep in mind. In an alternative embodiment, the conductive medium is provided directly on the substrate in which the IC is embedded and the insulating layer is omitted.

図７は、小さなサイズの構成要素と大きなサイズの構成要素の両方を含んでいる装置を形成する方法の代替実施形態を示し、ナノブロックＩＣを使用するＲＦ−ＩＤタグの製作を具体的に参照する。ブロック７１０において、ナノブロックＩＣは、従来のＶＬＳＩ方法などにより製作される。ブロック７２０において、ナノブロックＩＣは、ＦＳＡにより基板に埋め込まれる。ブロック７３０において、平坦化層および／または絶縁層を形成するためのあらゆる必要な事後ＦＳＡ処理が行われる。具体的には、少なくとも１つの薄膜誘電体層が形成される。当業者なら、薄膜誘電体は、代替実施形態では必要ないことを理解するであろう。ブロック７４０において、第１導電媒体が、基板の上にスクリーニングされたペーストの形態などで基板に設けられ、それによりストラップが作られる。ブロック７５０において、導電テープがストラップの上の導電媒体に接着される。ブロック７６０において、アンテナが対応するストラップのナノブロックＩＣに電気的に結合されるように、アンテナがストラップに接続される。   FIG. 7 illustrates an alternative embodiment of a method of forming a device that includes both small and large sized components, with specific reference to making RF-ID tags using nanoblock ICs. To do. In block 710, the nanoblock IC is fabricated by a conventional VLSI method or the like. At block 720, the nanoblock IC is embedded in the substrate by FSA. At block 730, any necessary post-FSA processing to form a planarization layer and / or an insulating layer is performed. Specifically, at least one thin film dielectric layer is formed. One skilled in the art will appreciate that a thin film dielectric is not required in alternative embodiments. At block 740, a first conductive medium is provided on the substrate, such as in the form of a paste screened on the substrate, thereby creating a strap. At block 750, conductive tape is adhered to the conductive medium on the strap. At block 760, the antenna is connected to the strap so that the antenna is electrically coupled to the corresponding strap nanoblock IC.

図８は、ストラップの代替実施形態を側面で示す。図８の実施形態は、図１の実施形態と同様であることが理解されるであろう。しかし、図８は、パッド８２５を有する集積回路８２０が内部（開口において）に埋め込まれている基板８１０が示されている。シルバー・インクなど、付加的なプロセスを使用することにより、各パッドに導電媒体８４０が設けられる。常にというわけではないが、導電媒体８４０が一つのパッド８２５とだけ直接接触するように形成され、それにより、回路の各電気的接触のための導体を分離させることができる。   FIG. 8 shows an alternate embodiment of the strap in side view. It will be appreciated that the embodiment of FIG. 8 is similar to the embodiment of FIG. However, FIG. 8 shows a substrate 810 with an integrated circuit 820 having pads 825 embedded therein (in the opening). By using an additional process, such as silver ink, a conductive medium 840 is provided on each pad. Although not always, the conductive medium 840 is formed to be in direct contact with only one pad 825, thereby separating the conductors for each electrical contact of the circuit.

さらに、パッド８２５が、ＶＬＳＩデバイスに一般的であるサイズよりはるかに大きい外形サイズを有する材料（導電媒体８４０）と直接接続されなければならないので、パッド８２５のサイズは、図１のナノブロック１２０などの集積回路上にある同様のパッドのサイズより大きいことが理解されるであろう。一実施形態では、導電媒体８４０は、堆積後が約１０〜１５μｍの厚さで、最終的には１μｍ以下程度になることがあり、パッド８２５は、２０×２０μｍ以上程度の最小寸法となるであろうことに留意されたい。   Furthermore, since the pad 825 must be directly connected to a material (conducting medium 840) having a much larger outline size than is typical for VLSI devices, the size of the pad 825 can be such as the nanoblock 120 of FIG. It will be appreciated that it is larger than the size of a similar pad on an integrated circuit. In one embodiment, the conductive medium 840 is about 10-15 μm thick after deposition, and may ultimately be about 1 μm or less, and the pad 825 has a minimum dimension of about 20 × 20 μm or more. Note that there will be.

図９は、側面からストラップの他の代替実施形態を示す。図９は、図８の実施形態と同様の実施形態を示すが、絶縁体をさらに組み込んでいる。基板９１０は、内部に埋め込まれた集積回路９２０を含む。パッド９２５は集積回路９２０の一部であり、パッド８２５と同様の寸法となるであろう。絶縁体（誘電体）９３０が厚膜プロセスの使用により集積回路９２０の上に堆積される。絶縁体９３０は１０（ミクロン）程度の厚さである。また、導電媒体９４０が、付加的プロセスで形成されて絶縁体９３０とパッド９２５のある部分の両方を覆い、それにより、集積回路９２０と大型構成要素との間の電気的接触が行われる。導電媒体９４０は導電媒体８４０と同様の特性を有している。   FIG. 9 shows another alternative embodiment of the strap from the side. FIG. 9 shows an embodiment similar to the embodiment of FIG. 8, but further incorporating an insulator. The substrate 910 includes an integrated circuit 920 embedded therein. Pad 925 is part of integrated circuit 920 and will have dimensions similar to pad 825. An insulator (dielectric) 930 is deposited on the integrated circuit 920 using a thick film process. The insulator 930 has a thickness of about 10 (microns). A conductive medium 940 is also formed in an additional process to cover both the insulator 930 and some portion of the pad 925, thereby providing electrical contact between the integrated circuit 920 and the large component. The conductive medium 940 has characteristics similar to those of the conductive medium 840.

図１０は、ストラップの他の代替実施形態の側面図を示す。この実施形態では、絶縁体１０３０はバイアがパターン化された薄膜絶縁体であり、このバイアを介して、導電媒体１０４０が集積回路１０２０のパッド１０２５と接触することが可能である。バイアは、図８、９の導体構成要素の絶縁体のいずれよりも精密なパターン化を必要とすることが理解されるであろう。さらに、基板１０１０は、図９のような限定された領域ではなく、ほぼ表面全体を覆う絶縁体１０３０を有することが可能であることが理解されるであろう。さらに、集積回路１０２０上のパッド１０２５は集積回路９２０、８２０の同様のパッドより小さくてもよいことが理解されるであろう。   FIG. 10 shows a side view of another alternative embodiment of a strap. In this embodiment, insulator 1030 is a thin film insulator patterned with vias through which conductive media 1040 can contact pads 1025 of integrated circuit 1020. It will be appreciated that vias require more precise patterning than any of the conductor component insulators of FIGS. Further, it will be appreciated that the substrate 1010 may have an insulator 1030 that covers substantially the entire surface, rather than a limited area as in FIG. Further, it will be appreciated that the pads 1025 on the integrated circuit 1020 may be smaller than similar pads on the integrated circuits 920, 820.

図１１は、小さなサイズの構成要素と大きなサイズの構成要素の両方を含む装置を形成する方法の他の代替実施形態を示す。ブロック１１１０において、集積回路が支持基板の内部に埋め込まれる。ブロック１１２０において、薄膜絶縁体が基板に形成される。ブロック１１３０において、フォトリソグラフィ薄膜プロセスなどにより絶縁体がパターン化され、それにより、結合パッドや導電パッドなど、基板または集積回路の一部が露出されるように絶縁体の一部が除去される。フォトレジストを洗浄するなどの清浄を、絶縁体の形成、パターニング、またはポスト・エッチング段階の一部に含むことが可能である。別法として、感光性の絶縁体または誘電体を使用することで、たとえばフォトレジストの必要性を排除することが可能であることが理解されるであろう。   FIG. 11 illustrates another alternative embodiment of a method of forming a device that includes both small size components and large size components. At block 1110, the integrated circuit is embedded inside the support substrate. At block 1120, a thin film insulator is formed on the substrate. In block 1130, the insulator is patterned, such as by a photolithography thin film process, thereby removing a portion of the insulator, such as a bond pad or conductive pad, so that a portion of the substrate or integrated circuit is exposed. Cleaning, such as cleaning the photoresist, can be included as part of the insulator formation, patterning, or post-etching step. Alternatively, it will be appreciated that the use of a photosensitive insulator or dielectric can eliminate, for example, the need for photoresist.

ブロック１１４０において、導電媒体が基板に形成され、絶縁体のすべてまたは一部を被覆する。ブロック１１５０において、適切な導体を形成する必要に応じて、導電媒体を処理する（熱硬化など）。シルバー・インクの硬化は、様々な製造プロセスの妥当な硬化時間を有するいくつかの形成では、９０〜１００℃において可能であることが当技術分野では既知であることに留意されたい。硬化時間は変化し、当業者なら、周囲の製造プロセスや生産されるデバイスの必要性に対して硬化プロセスを適合させることが可能であることが理解されるであろう。ブロック１１６０において、大型構成要素が導電媒体に接続され、それにより、集積回路との電気的結合が達成される。また、ブロック１１６０の導電媒体の最終処理は、大型構成要素がブロック１１７０で取り付けられた後に実施することが可能であることに留意されたい。   At block 1140, a conductive medium is formed on the substrate and covers all or part of the insulator. At block 1150, the conductive medium is processed (such as thermosetting) as necessary to form the appropriate conductor. Note that curing of silver ink is known in the art to be possible at 90-100 ° C., with some formations having reasonable curing times for various manufacturing processes. The curing time will vary and those skilled in the art will appreciate that the curing process can be adapted to the surrounding manufacturing process and the needs of the device being produced. At block 1160, the large component is connected to the conductive medium, thereby achieving electrical coupling with the integrated circuit. It should also be noted that the final processing of the conductive media at block 1160 can be performed after the large components are installed at block 1170.

主として、以上の記述は、集積回路が埋め込まれているストラップを別々の大型構成要素に取り付けることに関して本発明を使用することを対象としていた。別々の大型構成要素が関与していない他の実施形態が存在することが理解されるであろう。具体的には、大きなサイズの構成要素は、アンテナとして作用する埋込み導体など、ストラップの一部として組み込むことが可能であり、または図１２ａ、１２ｂに示すようにストラップの上に形成することが可能である。印刷またはそうでない場合は付加的処理技術を使用して、ストラップの上に導電媒体のアンテナ１２４０を形成することが、一選択肢である。   Primarily, the above description has been directed to the use of the present invention with respect to attaching a strap with an embedded integrated circuit to separate large components. It will be appreciated that there are other embodiments that do not involve separate large components. Specifically, large sized components can be incorporated as part of the strap, such as a buried conductor that acts as an antenna, or can be formed on the strap as shown in FIGS. 12a, 12b. It is. One option is to form a conductive media antenna 1240 on the strap using printing or otherwise using additional processing techniques.

別法として、電源、センサ、論理デバイスなどの他の大きなサイズの構成要素をストラップの上に形成する、またはストラップに取り付けることが可能である。ナノブロックＩＣをストラップ上のそのような大きなサイズの構成要素と相互接続することは、導電媒体１４４０を使用することにより達成することが可能であり、図１４に示すように、大きなサイズの構成要素１４６０と小さなサイズの（ナノブロックＩＣなど）構成要素１４２０とを電気的に結合させることができる。さらに、導電媒体１３４０を使用して、図１３に示すように、２つのナノブロックＩＣなど、単一基板に埋め込まれている２つ以上の小さなサイズの構成要素を相互接続することも可能である。   Alternatively, other large sized components such as power supplies, sensors, logic devices, etc. can be formed on or attached to the strap. Interconnecting the nanoblock ICs with such large size components on the strap can be accomplished by using a conductive medium 1440, as shown in FIG. 1460 and a small sized component 1420 (such as a nanoblock IC) can be electrically coupled. In addition, the conductive medium 1340 can be used to interconnect two or more small sized components embedded in a single substrate, such as two nanoblock ICs, as shown in FIG. .

図１２Ａは、基板の他の実施形態の平面図を示す。基板１２１０は、柔軟材料または剛性材料を含めて、以前に議論したような基板とすることが可能である。集積回路（ＩＣ）１２２０が基板１２１０の開口に埋め込まれる。絶縁体１２３０は、基板１２１０とＩＣ１２２０の両方の上にある絶縁材料の層（または誘電体層）であり、平面特性を有している。コンタクト・ホール１２１５は、ＩＣ１２２０のコンタクト・パッドの上側の絶縁体１２３０にあるホールであり、ＩＣ１２２０と導電媒体１２４０との物理的な接触と電気的な接続を行っている。層１２５０は、導電媒体１２４０、絶縁体１２３０、基板１２１０の一部の上、およびすべてのＩＣ１２２０の上にある他の絶縁体または誘電体である。様々な層の実際の構成をかなり変えることが可能であることに留意されたい。たとえば、導電媒体１２４０は、アンテナの２つのアームとして形成され、無線周波数の応用分野に有用であろう。しかし、電池、センサ、電源、ボタン・セル、表示装置、その表示電極は、導電媒体や他の材料を使用することにより形成することが可能である。   FIG. 12A shows a plan view of another embodiment of a substrate. The substrate 1210 can be a substrate as previously discussed, including flexible or rigid materials. An integrated circuit (IC) 1220 is embedded in the opening of the substrate 1210. The insulator 1230 is a layer of insulating material (or dielectric layer) on both the substrate 1210 and the IC 1220 and has planar characteristics. The contact hole 1215 is a hole in the insulator 1230 above the contact pad of the IC 1220 and makes physical contact and electrical connection between the IC 1220 and the conductive medium 1240. Layer 1250 is a conductive medium 1240, insulator 1230, other insulators or dielectrics on a portion of substrate 1210, and on all ICs 1220. Note that the actual configuration of the various layers can vary considerably. For example, the conductive medium 1240 is formed as two arms of an antenna and may be useful in radio frequency applications. However, the battery, sensor, power source, button cell, display device, and display electrode thereof can be formed by using a conductive medium or other materials.

図１２Ｂは、基板の他の実施形態の側面図を示す。図示したように、導電媒体１２４０は、ＩＣ１２２０と直接接触するように、図１２Ａのコンタクト・ホール１２１５を満たしている。さらに、導電媒体１２４０として図示されているセグメントは、アンテナが絶縁体１２３０の表面に沿ってその経路をたどる際のそのアンテナの様々なセグメントに対応していることが理解されるであろう。いくつかの場合では、それらの線に沿った絶縁体１２３０が無くても良いことが理解されるであろう。   FIG. 12B shows a side view of another embodiment of a substrate. As shown, the conductive medium 1240 fills the contact hole 1215 of FIG. 12A so that it is in direct contact with the IC 1220. Further, it will be appreciated that the segments illustrated as conductive medium 1240 correspond to the various segments of the antenna as it follows its path along the surface of insulator 1230. It will be appreciated that in some cases there may be no insulator 1230 along those lines.

図１３は、基板の他の実施形態の側面図を示す。基板１３１０は、第１集積回路（ＩＣ）１３２０と第２集積回路（ＩＣ）１３２５を含む。絶縁体１３３０が、ＩＣ１３２０、ＩＣ１３２５と基板１３１０の上に形成される。導電媒体１３４０が絶縁体１３３０の上に形成され、ＩＣ１３２０とＩＣ１３２５の両方に接触する。導電媒体１３４０の一部がＩＣ１３２０とＩＣ１３２５とに電気的に接続され、それにより、ＩＣ１３２０をＩＣ１３２５に電気的に結合させる。ＩＣ１３２０、ＩＣ１３２５の双方の上に絶縁層１３５０が形成されている。   FIG. 13 shows a side view of another embodiment of a substrate. The substrate 1310 includes a first integrated circuit (IC) 1320 and a second integrated circuit (IC) 1325. An insulator 1330 is formed over the IC 1320, IC 1325, and the substrate 1310. A conductive medium 1340 is formed over insulator 1330 and contacts both IC 1320 and IC 1325. A portion of the conductive medium 1340 is electrically connected to the IC 1320 and the IC 1325, thereby electrically coupling the IC 1320 to the IC 1325. An insulating layer 1350 is formed over both the IC 1320 and the IC 1325.

図１４は、基板の他の実施形態の側面図を示す。基板１４１０は、ＩＣ１４２０の開口に埋め込まれている。基板１４１０とＩＣ１４２０の上に絶縁体１４３０が形成されている。導電媒体１４４０が絶縁体１４３０の上に形成されかつＩＣ１４２０に接続され、さらに導電媒体１４４０の一部がセンサ１４６０に接続され、それにより、ＩＣ１４２０をセンサ１４６０に電気的に結合している。導電媒体１４４０と絶縁体１４３０のそれぞれの一部の上に絶縁体１４５０が形成されている。これは、絶縁体１４３０と同じ材料でも異なっていても良い。   FIG. 14 shows a side view of another embodiment of a substrate. The substrate 1410 is embedded in the opening of the IC 1420. An insulator 1430 is formed over the substrate 1410 and the IC 1420. A conductive medium 1440 is formed over the insulator 1430 and connected to the IC 1420, and a portion of the conductive medium 1440 is connected to the sensor 1460, thereby electrically coupling the IC 1420 to the sensor 1460. An insulator 1450 is formed over part of each of the conductive medium 1440 and the insulator 1430. This may be the same material as insulator 1430 or different.

以上の詳細な記述では、本発明の方法と装置について、特定の例示的な実施形態を参照して記述した。しかし、本発明のより広範な精神と範囲から逸脱せずに、様々な修正や変更を施すことが可能であることが明らかであろう。具体的には、様々なブロック図の個々のブロックは、方法または装置の機能ブロックを表し、必ずしも、本発明の精神と範囲に固有の動作の物理的または論理的な順序または分離を示すものではない。たとえば、図１の様々なブロックは、構成要素に統合することが可能であり、または構成要素に再分割することが可能であり、別法として、示したものとは異なる物理的な形状で形成することが可能である。同様に、図６のブロック（たとえば）は、いくつかの実施形態では、線形または段階的ではなく平行に並べ直すまたは構成することが可能である方法の一部を表す。したがって、本明細書および図は、限定ではなく例示と見なされるべきである。   In the foregoing detailed description, the method and apparatus of the present invention have been described with reference to specific exemplary embodiments. However, it will be apparent that various modifications and changes can be made without departing from the broader spirit and scope of the invention. Specifically, the individual blocks in the various block diagrams represent functional blocks of the method or apparatus and do not necessarily indicate the physical or logical order or separation of operations that are inherent in the spirit and scope of the invention. Absent. For example, the various blocks of FIG. 1 can be integrated into components, or can be subdivided into components, or alternatively formed in different physical shapes than those shown. Is possible. Similarly, the block (eg) of FIG. 6 represents a portion of a method that, in some embodiments, can be rearranged or configured in parallel rather than linearly or stepwise. The specification and drawings are accordingly to be regarded as illustrative rather than restrictive.

ストラップの実施形態の側面図である。FIG. 6 is a side view of an embodiment of a strap. 大型構成要素に取り付けられた図１のストラップの実施形態の側面図である。2 is a side view of the embodiment of the strap of FIG. 1 attached to a large component. FIG. 線Ａ−Ａに沿った図１の装置の実施形態を示す図（Ａ）と線Ｂ−Ｂに沿った図２の装置の実施形態を示す図（Ｂ）である。3A shows an embodiment of the device of FIG. 1 along line AA and FIG. 2B shows an embodiment of the device of FIG. 2 along line BB. アンテナの実施形態を示す図である。It is a figure which shows embodiment of an antenna. ナノブロックＩＣを含んでいるストラップが上に接着されているテープ・スプールの実施形態を示す図である。FIG. 5 shows an embodiment of a tape spool with a strap containing nanoblock ICs bonded thereon. 小さなサイズの構成要素と大きなサイズの構成要素の両方を含んでいる装置を形成する方法の実施形態を示す図である。FIG. 5 illustrates an embodiment of a method of forming a device that includes both small size components and large size components. 小さなサイズの構成要素と大きなサイズの構成要素の両方を含んでいる装置を形成する方法の代替実施形態を示す図である。FIG. 6 illustrates an alternative embodiment of a method of forming a device that includes both small size components and large size components. 側面からストラップの代替実施形態を示す図である。FIG. 6 shows an alternative embodiment of the strap from the side. 側面からストラップの他の代替実施形態を示す図である。FIG. 6 shows another alternative embodiment of the strap from the side. ストラップの他の代替実施形態の側面図である。FIG. 6 is a side view of another alternative embodiment of a strap. 小さなサイズの構成要素と大きなサイズの構成要素の両方を含んでいる装置を形成する方法の他の代替実施形態を示す図である。FIG. 6 illustrates another alternative embodiment of a method of forming a device that includes both small size components and large size components. 基板の他の実施形態の平面図である。It is a top view of other embodiments of a substrate. 基板の他の実施形態の側面図である。It is a side view of other embodiment of a board | substrate. 基板の他の実施形態の側面図である。It is a side view of other embodiment of a board | substrate.

Claims (98)

導電パッドを有する埋込み集積回路を備える基板と、前記集積回路の前記導電パッドに接続された導電媒体とを含むストラップと、
前記導電媒体に接続させられ、前記集積回路に電気的に結合された大型構成要素とを備える装置。 A strap comprising a substrate comprising an embedded integrated circuit having conductive pads; and a conductive medium connected to the conductive pads of the integrated circuit;
A large component connected to the conductive medium and electrically coupled to the integrated circuit. 前記大型構成要素が、前記導電媒体を介して前記集積回路に電気的に直接結合されたアンテナを内部に含む基板である請求項１に記載の装置。   The apparatus of claim 1, wherein the large component is a substrate that includes therein an antenna electrically coupled directly to the integrated circuit via the conductive medium. 前記導電媒体がペーストである請求項１に記載の装置。   The apparatus of claim 1, wherein the conductive medium is a paste. 前記導電媒体が導電性テープである請求項１に記載の装置。   The apparatus of claim 1, wherein the conductive medium is a conductive tape. 前記導電媒体がペーストであり、前記集積回路が無線周波数の応用分野に適した回路を含んでいるナノブロックＩＣである請求項２に記載の装置。   3. The device of claim 2, wherein the conductive medium is a paste and the integrated circuit is a nanoblock IC containing circuitry suitable for radio frequency applications. 前記大型構成要素が、前記導電媒体を介して前記集積回路に電気的に直接結合されたアンテナを上に有する基板である請求項５に記載の装置。   6. The apparatus of claim 5, wherein the large component is a substrate having thereon an antenna that is electrically coupled directly to the integrated circuit via the conductive medium. 前記集積回路が無線周波数の応用分野で使用するのに適した回路である請求項１に記載の装置。   The apparatus of claim 1, wherein the integrated circuit is a circuit suitable for use in radio frequency applications. 前記大型構成要素が、前記導電媒体を介して前記集積回路に電気的に直接結合されたアンテナを上に有する基板である請求項７に記載の装置。   8. The apparatus of claim 7, wherein the large component is a substrate having thereon an antenna electrically coupled directly to the integrated circuit via the conductive medium. 前記集積回路が電子表示を制御するのに適した回路を含む請求項１に記載の装置。   The apparatus of claim 1 wherein the integrated circuit includes circuitry suitable for controlling an electronic display. 前記大型構成要素が、前記導電媒体を介して前記集積回路に電気的に直接結合された表示電極を上に含む基板である請求項９に記載の装置。   The apparatus of claim 9, wherein the large component is a substrate having thereon a display electrode electrically coupled directly to the integrated circuit through the conductive medium. 前記大型構成要素が、導体に接続された表示電極を上に含む基板であり、前記導体が前記導電媒体に接続され、それにより前記表示電極を前記集積回路に電気的に結合する請求項９に記載の装置。   10. The substrate of claim 9, wherein the large component is a substrate that includes a display electrode connected to a conductor, the conductor being connected to the conductive medium, thereby electrically coupling the display electrode to the integrated circuit. The device described. 前記表示電極が前記基板の上に印刷される請求項１１に記載の装置。   The apparatus of claim 11, wherein the display electrodes are printed on the substrate. 前記大型構成要素が前記導電媒体を介して前記集積回路に電気的に直接結合されたセンサを内部に含む基板である請求項１に記載の装置。   The apparatus of claim 1, wherein the large component is a substrate having therein a sensor electrically coupled directly to the integrated circuit through the conductive medium. 前記大型構成要素が前記導電媒体を介して前記集積回路に電気的に直接結合された電源である請求項１に記載の装置。   The apparatus of claim 1, wherein the large component is a power source electrically coupled directly to the integrated circuit via the conductive medium. 前記電源が、前記導電媒体を介して前記集積回路に電気的に直接結合された電池を含む基板である請求項１４に記載の装置。   The apparatus of claim 14, wherein the power source is a substrate including a battery electrically coupled directly to the integrated circuit via the conductive medium. 前記電池が、前記大型構成要素基板の内部に埋め込まれたボタン・セルである請求項１５に記載の装置。   The apparatus of claim 15, wherein the battery is a button cell embedded within the large component substrate. 前記電池が、前記大型構成要素基板の上に印刷された厚膜セルである請求項１５に記載の装置。   The apparatus of claim 15, wherein the battery is a thick film cell printed on the large component substrate. 前記大型構成要素が、前記導電媒体を介して前記集積回路に電気的に直接結合された論理デバイスを上に有する基板である請求項１に記載の装置。   The apparatus of claim 1, wherein the large component is a substrate having thereon a logic device electrically coupled directly to the integrated circuit through the conductive medium. 前記導電媒体がキャリアに懸濁された金属粒子である請求項１に記載の装置。   The apparatus of claim 1, wherein the conductive medium is metal particles suspended in a carrier. 前記導電媒体が導電性ポリマーである請求項１に記載の装置。   The apparatus of claim 1, wherein the conductive medium is a conductive polymer. 前記導電媒体がカーボン・ベース導体である請求項１に記載の装置。   The apparatus of claim 1, wherein the conductive medium is a carbon-based conductor. 前記基板が柔軟材料である請求項１に記載の装置。   The apparatus of claim 1, wherein the substrate is a flexible material. 導電媒体が集積回路に電気的に接続されるように、集積回路が埋め込まれている基板に導電媒体を取り付けること、および
大型構成要素が前記導電媒体に電気的に接続されるように、大型構成要素を前記導電媒体に取り付けることを備える方法。 Attaching the conductive medium to a substrate in which the integrated circuit is embedded, such that the conductive medium is electrically connected to the integrated circuit; and a large configuration such that the large component is electrically connected to the conductive medium. Attaching the element to the conductive medium. 前記集積回路を前記基板に埋め込むことをさらに備える請求項２３に記載の方法。   24. The method of claim 23, further comprising embedding the integrated circuit in the substrate. 前記導電媒体を取り付けることが、前記導電媒体を前記基板の上に印刷して、前記導電媒体を硬化させることによって達成される請求項２３に記載の方法。   24. The method of claim 23, wherein attaching the conductive medium is accomplished by printing the conductive medium on the substrate and curing the conductive medium. 前記導電媒体を取り付けることが、前記導電媒体を流体の形態で前記基板の上に被覆して、前記導電媒体を硬化させることによって達成される請求項２３に記載の方法。   24. The method of claim 23, wherein attaching the conductive medium is accomplished by coating the conductive medium on the substrate in the form of a fluid and curing the conductive medium. 印刷がスクリーン印刷を備える請求項２５に記載の方法。   26. The method of claim 25, wherein the printing comprises screen printing. 印刷がステンシル印刷を備える請求項２５に記載の方法。   26. The method of claim 25, wherein the printing comprises stencil printing. 印刷がインク・ジェット・プリンタを使用して印刷することを備える請求項２５に記載の方法。   26. The method of claim 25, wherein printing comprises printing using an ink jet printer. 前記導電媒体を被覆することが前記導電媒体を押し出すことを備える請求項２６に記載の方法。   27. The method of claim 26, wherein coating the conductive medium comprises extruding the conductive medium. 前記導電媒体を被覆することがカーテン被覆を備える請求項２６に記載の方法。   27. The method of claim 26, wherein coating the conductive medium comprises a curtain coating. 前記導電媒体を取り付けることが前記導電媒体を積層にして前記基板に重ね合わせることによって達成される請求項２３に記載の方法。   24. The method of claim 23, wherein attaching the conductive medium is accomplished by laminating the conductive medium and overlaying the substrate. 前記導電媒体を取り付けることが前記導電媒体を前記基板にホット・プレスすることによって達成される請求項２３に記載の方法。   24. The method of claim 23, wherein attaching the conductive medium is accomplished by hot pressing the conductive medium to the substrate. 前記集積回路がナノブロックＩＣである請求項２３に記載の方法。   24. The method of claim 23, wherein the integrated circuit is a nanoblock IC. 前記集積回路が無線周波数の応用分野に適している請求項２３に記載の方法。   The method of claim 23, wherein the integrated circuit is suitable for radio frequency applications. 前記大型構成要素が、前記導電媒体に電気的に接続されたアンテナを上に有する基板である請求項２３に記載の方法。   24. The method of claim 23, wherein the large component is a substrate having thereon an antenna electrically connected to the conductive medium. 基板に埋め込まれた集積回路と、
前記集積回路の一部と前記基板の一部の上に形成された薄膜誘電体層と、
前記薄膜誘電体層の一部の上に形成され、前記集積回路との直接電気接続を有する導電媒体とを備える装置。 An integrated circuit embedded in a substrate;
A thin film dielectric layer formed on a portion of the integrated circuit and a portion of the substrate;
And a conductive medium formed on a portion of the thin film dielectric layer and having a direct electrical connection with the integrated circuit. 前記基板が柔軟材料である請求項３７に記載の装置。   38. The apparatus of claim 37, wherein the substrate is a flexible material. 前記導電媒体がはんだである請求項３７に記載の装置。   38. The apparatus of claim 37, wherein the conductive medium is solder. 前記導電媒体に接続され、前記集積回路に電気的に結合された大型構成要素をさらに備える請求項３７に記載の装置。   38. The apparatus of claim 37, further comprising a large component connected to the conductive medium and electrically coupled to the integrated circuit. 前記導電媒体が導電性ペーストである請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the conductive medium is a conductive paste. 前記導電媒体がシルバー・インクである請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the conductive medium is silver ink. 前記導電媒体がテープである請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the conductive medium is a tape. 前記導電媒体がキャリアに懸濁された金属粒子である請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the conductive medium is metal particles suspended in a carrier. 前記導電媒体が導電性ポリマーである請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the conductive medium is a conductive polymer. 前記導電媒体がはんだである請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the conductive medium is solder. 前記導電媒体がカーボン・ベース導体である請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the conductive medium is a carbon based conductor. 前記大型構成要素がアンテナである請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the large component is an antenna. 前記大型構成要素が電源である請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the large component is a power source. 前記大型構成要素が電池である請求項４９に記載の装置。   50. The apparatus of claim 49, wherein the large component is a battery. 前記大型構成要素が大型構成要素基板の上に印刷された厚膜セルである請求項４９に記載の装置。   50. The apparatus of claim 49, wherein the large component is a thick film cell printed on a large component substrate. 前記大型構成要素がボタン・セルである請求項４９に記載の装置。   50. The apparatus of claim 49, wherein the large component is a button cell. 前記大型構成要素がセンサである請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the large component is a sensor. 前記大型構成要素が論理デバイスである請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the large component is a logic device. 前記大型構成要素が表示電極である請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the large component is a display electrode. 前記集積回路がナノブロックＩＣである請求項３７に記載の装置。   38. The apparatus of claim 37, wherein the integrated circuit is a nanoblock IC. 前記集積回路が表示ドライバである請求項３７に記載の装置。   38. The apparatus of claim 37, wherein the integrated circuit is a display driver. 前記集積回路が無線周波数識別回路である請求項３７に記載の装置。   38. The apparatus of claim 37, wherein the integrated circuit is a radio frequency identification circuit. 前記集積回路が無線周波数の応用分野との使用に適した回路である請求項３７に記載の装置。   38. The apparatus of claim 37, wherein the integrated circuit is a circuit suitable for use with radio frequency applications. 前記大型構成要素が、前記導電媒体を介して前記集積回路に電気的に直接結合されたアンテナを上に有する基板である請求項４０に記載の装置。   41. The apparatus of claim 40, wherein the large component is a substrate having thereon an antenna electrically coupled directly to the integrated circuit through the conductive medium. 基板の内部に埋め込まれた集積回路の一部と基板の一部の上に薄膜絶縁体を形成すること、および
前記集積回路に電気的に接続された導電媒体を前記薄膜絶縁体と前記集積回路に取り付けることを備える方法。 Forming a thin film insulator on a portion of the integrated circuit embedded in the substrate and a portion of the substrate; and a conductive medium electrically connected to the integrated circuit, the thin film insulator and the integrated circuit A method comprising attaching to. 大型構成要素が前記集積回路に電気的に結合されるように、大型構成要素を前記導電媒体に接続することをさらに備える請求項６１に記載の方法。   62. The method of claim 61, further comprising connecting a large component to the conductive medium such that a large component is electrically coupled to the integrated circuit. 前記集積回路を前記基板に埋め込むことをさらに備える請求項６１に記載の方法。   64. The method of claim 61, further comprising embedding the integrated circuit in the substrate. テープを前記基板の上の前記導電媒体に接着させること、および
前記テープを大型構成要素に接着させ、それにより、前記大型構成要素を導電媒体に取り付け、それにより、前記大型構成要素を前記集積回路に電気的に結合することをさらに備える請求項６１に記載の方法。 Adhering a tape to the conductive medium on the substrate; and adhering the tape to a large component, thereby attaching the large component to a conductive medium, thereby attaching the large component to the integrated circuit. 62. The method of claim 61, further comprising electrically coupling to. 前記薄膜絶縁体を形成することが、
前記薄膜絶縁体を前記集積回路の上および前記基板の上に形成させること、および
フォトリソグラフィ・プロセスにより、前記薄膜絶縁体をパターン化することを含む請求項６１に記載の方法。 Forming the thin film insulator,
62. The method of claim 61, comprising: forming the thin film insulator on the integrated circuit and on the substrate; and patterning the thin film insulator by a photolithography process. 前記導電媒体を取り付けることが導電性インクを印刷することを含む請求項６１に記載の方法。   64. The method of claim 61, wherein attaching the conductive medium comprises printing a conductive ink. 前記導電媒体を取り付けることが導電性ペーストをスクリーン印刷すること、および前記導電性ペーストを硬化させることを含む請求項６１に記載の方法。   62. The method of claim 61, wherein attaching the conductive medium comprises screen printing a conductive paste and curing the conductive paste. 前記導電媒体を取り付けることがはんだペーストをスクリーン印刷すること、および前記はんだをリフローすることを含む請求項６５に記載の方法。   66. The method of claim 65, wherein attaching the conductive medium includes screen printing a solder paste and reflowing the solder. 前記導電媒体を取り付けることが導電性テープを加えることを含む請求項６１に記載の方法。   64. The method of claim 61, wherein attaching the conductive medium comprises applying a conductive tape. 導電性テープが積層化される請求項６９に記載の方法。   70. The method of claim 69, wherein the conductive tape is laminated. 導電性テープがホット・プレスされる請求項６９に記載の方法。   70. The method of claim 69, wherein the conductive tape is hot pressed. 前記導電媒体を取り付けることが押出し被覆を含む請求項６１に記載の方法。   62. The method of claim 61, wherein attaching the conductive medium includes an extrusion coating. 前記導電媒体を取り付けることがカーテン被覆を含む請求項６１に記載の方法。   62. The method of claim 61, wherein attaching the conductive medium includes a curtain coating. 前記導電媒体を取り付けることがカーボン・ベース導体を加えることを含む請求項６１に記載の方法。   64. The method of claim 61, wherein attaching the conductive medium includes adding a carbon-based conductor. 前記導電媒体を取り付けることが導電性ポリマーを加えることを含む請求項６１に記載の方法。   64. The method of claim 61, wherein attaching the conductive medium comprises adding a conductive polymer. 前記導電媒体を取り付けることが内部に懸濁された金属粒子を含むキャリアを用いることを含む請求項６１に記載の方法。   62. The method of claim 61, wherein attaching the conductive medium comprises using a carrier comprising metal particles suspended therein. 前記導電媒体を取り付けることがインク・ジェット印刷を含む請求項６１に記載の方法。   64. The method of claim 61, wherein attaching the conductive medium comprises ink jet printing. 前記大型構成要素がアンテナである請求項６２に記載の方法。   64. The method of claim 62, wherein the large component is an antenna. 前記大型構成要素が電源である請求項６２に記載の方法。   64. The method of claim 62, wherein the large component is a power source. 前記大型構成要素が表示電極である請求項６２に記載の方法。   64. The method of claim 62, wherein the large component is a display electrode. 前記大型構成要素がセンサである請求項６２に記載の方法。   64. The method of claim 62, wherein the large component is a sensor. 前記大型構成要素が論理デバイスである請求項６２に記載の方法。   64. The method of claim 62, wherein the large component is a logic device. 前記集積回路が無線周波数の応用分野に適している請求項６２に記載の方法。   64. The method of claim 62, wherein the integrated circuit is suitable for radio frequency applications. 前記集積回路が表示ドライバである請求項６２に記載の方法。   64. The method of claim 62, wherein the integrated circuit is a display driver. 前記集積回路がナノブロックＩＣである請求項６２に記載の方法。   64. The method of claim 62, wherein the integrated circuit is a nanoblock IC. 前記集積回路を製作することをさらに備える請求項６１に記載の方法。   64. The method of claim 61, further comprising fabricating the integrated circuit. 導電パッドを有する集積回路が埋め込まれている基板と、
前記集積回路の前記導電パッドに取り付けられた導電媒体とを備える装置。 A substrate in which an integrated circuit having conductive pads is embedded;
And a conductive medium attached to the conductive pad of the integrated circuit. 前記基板が柔軟材料である請求項８７に記載の装置。   90. The apparatus of claim 87, wherein the substrate is a flexible material. 前記導電媒体に取り付けられ、前記集積回路に電気的に結合された大型構成要素をさらに備える請求項８７に記載の装置。   90. The apparatus of claim 87, further comprising a large component attached to the conductive medium and electrically coupled to the integrated circuit. 前記基板が前記導電媒体を介して前記集積回路に電気的に直接結合された論理デバイスを上に有する請求項８７に記載の装置。   90. The apparatus of claim 87, wherein the substrate has a logic device electrically coupled thereto directly through the conductive medium to the integrated circuit. 前記導電媒体がはんだである請求項９０に記載の装置。   The apparatus of claim 90, wherein the conductive medium is solder. 前記論理装置がマイクロプロセッサである請求項８９に記載の装置。   90. The device of claim 89, wherein the logic device is a microprocessor. 前記論理デバイスがメモリ集積回路である請求項８９に記載の装置。   90. The apparatus of claim 89, wherein the logic device is a memory integrated circuit. 前記基板が、前記論理デバイスが前記導電媒体を介して電気的に直接結合された電源を上に有する請求項８９に記載の装置。   90. The apparatus of claim 89, wherein the substrate has a power supply on which the logic device is electrically coupled directly through the conductive medium. 前記電源が厚膜セルである請求項９４に記載の装置。   95. The apparatus of claim 94, wherein the power source is a thick film cell. 前記電源がボタン・セルである請求項９４に記載の装置。   95. The apparatus of claim 94, wherein the power source is a button cell. 前記基板が前記導電媒体を介して前記集積回路に電気的に直接結合されたアンテナを上に印刷されて有する請求項８７に記載の装置。   90. The apparatus of claim 87, wherein the substrate has an antenna printed thereon that is electrically coupled directly to the integrated circuit via the conductive medium. 前記導電媒体が前記基板の上にアンテナとして形成される請求項８７に記載の装置。   88. The apparatus of claim 87, wherein the conductive medium is formed as an antenna on the substrate.
JP2003562978A 2002-01-23 2003-01-23 Apparatus incorporating small size component and large size component and method of making the same Pending JP2006504251A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5619202A 2002-01-23 2002-01-23
PCT/US2003/002115 WO2003063211A1 (en) 2002-01-23 2003-01-23 Apparatus incorporating small-feature-size and large-feature-size components and method for making same

Publications (1)

Publication Number Publication Date
JP2006504251A true JP2006504251A (en) 2006-02-02

Family

ID=27609271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003562978A Pending JP2006504251A (en) 2002-01-23 2003-01-23 Apparatus incorporating small size component and large size component and method of making the same

Country Status (7)

Country Link
EP (1) EP1468443A1 (en)
JP (1) JP2006504251A (en)
KR (1) KR20040105705A (en)
CN (1) CN1606796A (en)
AU (1) AU2003205307B2 (en)
CA (1) CA2474054A1 (en)
WO (1) WO2003063211A1 (en)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7230580B1 (en) * 2003-08-29 2007-06-12 National Semiconductor Corporation Design of a two interconnect IC chip for a radio frequency identification tag and method for manufacturing same
EP1742893B1 (en) 2004-04-27 2012-10-10 The Board Of Trustees Of The University Of Illinois Composite patterning devices for soft lithography
EP2650906A3 (en) 2004-06-04 2015-02-18 The Board of Trustees of the University of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7576656B2 (en) 2005-09-15 2009-08-18 Alien Technology Corporation Apparatuses and methods for high speed bonding
KR101519038B1 (en) 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 Optical systems fabricated by printing-based assembly
CN102113089B (en) 2008-03-05 2014-04-23 伊利诺伊大学评议会 Stretchable and foldable electronic devices
US8946683B2 (en) 2008-06-16 2015-02-03 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
JP5646492B2 (en) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． Stretchable integrated circuit and device with sensor array
TWI671811B (en) 2009-05-12 2019-09-11 美國伊利諾大學理事會 Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
WO2011084450A1 (en) 2009-12-16 2011-07-14 The Board Of Trustees Of The University Of Illinois Electrophysiology in-vivo using conformal electronics
CN102892356B (en) 2010-03-17 2016-01-13 伊利诺伊大学评议会 Based on the implantable bio-medical instrument of biological absorbable substrate
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
EP2712491B1 (en) 2011-05-27 2019-12-04 Mc10, Inc. Flexible electronic structure
US8934965B2 (en) 2011-06-03 2015-01-13 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
EP2786644B1 (en) 2011-12-01 2019-04-10 The Board of Trustees of the University of Illionis Transient devices designed to undergo programmable transformations
US9554484B2 (en) 2012-03-30 2017-01-24 The Board Of Trustees Of The University Of Illinois Appendage mountable electronic devices conformable to surfaces
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
CN104224167B (en) * 2014-09-21 2016-06-01 北京师范大学 Disposable brain condition monitoring flexible patch electrode
US11029198B2 (en) 2015-06-01 2021-06-08 The Board Of Trustees Of The University Of Illinois Alternative approach for UV sensing
CN107851208B (en) 2015-06-01 2021-09-10 伊利诺伊大学评议会 Miniaturized electronic system with wireless power supply and near field communication capability
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JP4043601B2 (en) * 1998-06-04 2008-02-06 大日本印刷株式会社 Non-contact type IC card and manufacturing method thereof, non-contact type IC card substrate
JP2001175837A (en) * 1999-12-22 2001-06-29 Toppan Printing Co Ltd Ic card
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures

Also Published As

Publication number Publication date
CN1606796A (en) 2005-04-13
EP1468443A1 (en) 2004-10-20
WO2003063211A1 (en) 2003-07-31
AU2003205307B2 (en) 2009-03-26
CA2474054A1 (en) 2003-07-31
KR20040105705A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
JP2006504251A (en) Apparatus incorporating small size component and large size component and method of making the same
AU2003205307A1 (en) Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US20080055291A1 (en) Chip film package and display panel assembly having the same
JP2007520085A (en) Apparatus incorporating small and large dimension parts and method of making the same
WO2000016285A1 (en) An integrated circuit assembly and method of assembly
JP2004527864A (en) Smart Label and Smart Label Web
JP2008527427A (en) General-purpose display module
KR101414089B1 (en) Wiring substrate, method of manufacturing wiring substrate, and electronic apparatus
US6265770B1 (en) Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment
US7932600B2 (en) Electrical connecting structure and bonding structure
CN109285845B (en) Array substrate, display device using the same, and method for manufacturing the same and device
JP2019080063A (en) Electronic device and manufacturing method thereof
JP2005128528A (en) Interconnector, display device, and method for connecting the interconnector
JP2009054833A (en) Ectronic device and its manufacturing emthod, electrooptical device, and electronic device
JP2598030B2 (en) Liquid crystal display
JP2009302707A (en) Semiconductor device and substrate
TW447053B (en) Semiconductor apparatus and its manufacturing method, circuit board and electronic machine
CN111210730A (en) Display panel and display device
JPH0425523B2 (en)
US7312142B2 (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
JP2669352B2 (en) Liquid crystal display
US7419387B2 (en) Electric connection member utilizing ansiotropically conductive sheets
US11532878B2 (en) Electronic device and wearable device
JP2954559B2 (en) Wiring board electrode structure
KR20080066735A (en) Anisotropic conductive adhesive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090223

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215