JP2006500679A - Usb接続のためのインタフェース集積回路デバイス - Google Patents
Usb接続のためのインタフェース集積回路デバイス Download PDFInfo
- Publication number
- JP2006500679A JP2006500679A JP2004539303A JP2004539303A JP2006500679A JP 2006500679 A JP2006500679 A JP 2006500679A JP 2004539303 A JP2004539303 A JP 2004539303A JP 2004539303 A JP2004539303 A JP 2004539303A JP 2006500679 A JP2006500679 A JP 2006500679A
- Authority
- JP
- Japan
- Prior art keywords
- usb
- interface
- host
- integrated circuit
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
USB接続を有する電子装置は、プロセッサと、このプロセッサに接続されたパラレルアドレスデータバスと、このアドレス/データバスとパラレルなUSBインタフェースを有するUSBデバイスコントローラ回路とを有する機能回路を備える。この装置は、電気的に、一方においてはUSB接続と、他方においてはパラレルアドレス/データバス及びUSBインタフェースとの間に配置されたインタフェース集積回路を備える。このインタフェース集積回路は、USBバスに接続するための第一の外部端子と、USBホストとUSBデバイスの両方に対する送受信能力を有するトランシーバとを有する。このトランシーバは、USBインタフェースと、ホストインタフェースと、デバイスインタフェースとを有する。USBインタフェースはUSB接続に結合される。デバイスインタフェースは外部USBデバイスコントローラ回路に結合される。ホストコントローラはホストに結合され、ホストコントローラは更にパラレルデータ/アドレスバスを介して機能回路に結合される。
Description
本発明はUSB接続をさらなる回路にインタフェースで接続するためのインタフェース集積回路デバイスに係る。
USBは周辺装置をパーソナルコンピュータ(PC)にインタフェースで接続するための広く知られたバスである。USB用語によると、装置は、”ホスト”或いは”デバイス)”のいずれかに分類される。USBバスシステムにおいては、装置の一方(通常はPC)は”ホスト”として機能し、他方の装置は”デバイス”として機能する。ホストとして機能する装置と、同時的にデバイスとして機能するこれら装置の1つとの間で通信がルーティングされる。ホストとして機能する装置は、どの装置がいつ通信すべきかを制御する。
集積回路によるUSB装置の実現においては、従来から複数のアプローチが追求されている。一つのアプローチにおいては、(バスを介して供給されるあるファンクション、例えば、デジタルカメラ機能を遂行する)装置の機能回路とUSBインタフェースとは、同一の集積回路内に、完全に一体化される。
第二の実現アプローチにおいては、機能回路は、USBコントローラとして用いられる別個の集積回路によって増強される。このアプローチにおいては、USBコントローラは全USBプロトコルを扱い、機能回路は、ある標準の装置内インタフェース、例えば、パラレルアドレス/データラインを用いるメモリマップドインタフェース(memory mapped interface)を介してこのUSBコントローラ集積回路にインタフェースで接続する。この第二のアプローチは、これらコントローラを、異なる機能回路に対して用いるために、多量生産することができるという長所を有する。
第三の実現アプローチにおいては、別個のトランシーバ集積回路が用いられる。このアプローチにおいては、USBコントローラ機能のほとんどは機能回路と一体化され、USB通信のために要求されるアナログ信号の処理のみがトランシーバ集積回路によって扱われる(ここで用いられる”アナログ”なる語句は、信号が数字の1或いは零のいずれかを表すと想定する立場からは完全には説明できない信号の性質を意味する)。この第三のアプローチにおいては、USB通信の最も信号的に大変な面がトランシーバによって扱われる。これによって、機能回路とコントローラを含む集積回路に対して課せられる信号処理要件の厳しさが軽減され、このため、この集積回路に対して、標準のデジタル回路を用いることが可能となる。
最近は、USBホストとしても、USBデバイスとしても機能することができる装置が開発されている。例えば、このような能力を有するデジタルカメラは、PCに対する周辺装置として機能するデバイスとしても、USBデバイスインタフェースを用いてプリンタにインタフェースで接続することができるホストとしても、用いることができる。
上述のような従来のUSB装置に対する公知の実現アプローチは、USBホスト/デバイス装置にも適用されている。とりわけ、第三のアプローチにおいては、トランシーバ集積回路は、いわゆるOTG(On The Go)トランシーバに拡張され、このOTGトランシーバは、それぞれ、ホスト及びデバイスコントローラへの接続のための、USBインタフェース、ホストコントローラインタフェース及びスレーブコントローラインタフェースを有する。このようなトランシーバを用いることで、USB接続を従来のホスト及びデバイスコントローラにインタフェースで接続し、USB通信のシーケンス動作を制御することが可能となる。
第二のアプローチにおいては、ホスト及びデバイスコントローラは、トランシーバ回路と一体化され、この一体化された回路は、機能回路への接続のための標準の装置内インタフェース(intra-apparatus standard interface)を有する。こうして、この一体化された回路は、ホスト動作の際とデバイス動作の際の両方において、USB通信のシーケンス動作を制御する。特にUSBに対して設計されたものではない現存の機能回路を、この標準のインタフェース(例えば、メモリマップドインタフェース)を介して、簡単にUSBシステムにインタフェースで接続することができ、ある装置を、ホストとして、或いはデバイスとして選択的に用いることができる。最後に、第一のアプローチにおいては、ホストとしても、デバイスとしても機能できる装置内に、機能集積回路とUSBインタフェース集積回路の両方が、トランシーバ、ホストコントローラ、デバイスコントローラ及び機能回路を含むように設計される。
これら全てのアプローチの短所として、どのアプローチも、USBデバイスコントローラは有するが、USBホストコントローラは有さない、現存の集積回路を十分に活用することに失敗している。
本発明の一つの目的は、とりわけ、ホストとしても、デバイスとしても機能することができ、しかも、USBデバイスコントローラを有する現存の回路をより完全に活用する装置を提供することにある。
本発明のもう一つの目的は、とりわけ、USBデバイス能力を有する現存の回路がUSBデバイスとしても、USBホストとしても機能できるようにするためのインタフェース集積回路を提供することにある。
本発明は、請求項1に記載されるような集積回路を提供する。この集積回路は、トランシーバ回路と、装置内で用いるための標準のインタフェースは有するが、ただし、外部USBデバイスコントローラに対する接続は有さないUSBホストコントローラとを含む。つまり、この集積回路は、ホスト機能が要求される際には、完全なUSBインタフェースとして機能し、デバイス機能が要求される際には、この回路は単なる外部端子間のトランシーバ機能を提供する。こうして、ホストとしても、デバイスとしても機能できるこの集積回路を介して、内蔵のデバイスコントローラ及び標準の装置内バスを有する機能回路を、USBバスにインタフェースで接続することが可能となる。この集積回路は、新規のアーキテクチャ概念をサポートする。つまり、機能回路からUSB接続への2つのアクセス経路が存在し、第一の経路は、USBデバイスにコンパティブルな信号のみを通し、この第一の経路とパラレルな第二の経路は、USBホストにコンパティブルな信号を生成するための、USB標準によらないインタフェースとして機能する。
一つの実施例においては、この集積回路の外部端子に接続されるデバイスインタフェースは、少なくとも2つのインタフェースを含み、これらには、(このインタフェースとデバイスコントローラとの間にUSBトランシーバが必要とされるという意味において)外部アナログインタフェースと、(このインタフェースとデバイスコントローラとの間にトランシーバは必要とされないという意味において)デジタルインタフェースとが含まれる。こうして、この集積回路は、デバイスコントローラへの内蔵トランシーバを有する現存の回路も、これを有さない現存の回路も、両方ともサポートする。
以下では、本発明による集積回路のこれら及びその他の長所について、添付の図面を用いてより詳細に説明する。
図1は、インタフェース集積回路10を示し、このインタフェース集積回路10の外部端子には、USB接続D+、D−、Vbus、メモリマップドインタフェース160、及びUSBデバイスコントローラインタフェース140、142、144が接続される。インタフェース集積回路10は、更に、示されてはいないが、好ましくは、電源接続、リセット接続、及びクロック信号を生成するための入力も有する。
インタフェース集積回路10は、USBホストコントローラ12、OTG USBトランシーバ14、CPUバスインタフェースユニット16及びOTG(”ON The Go”)制御回路18を含む。USB接続のデータラインD+、D−はトランシーバ14に結合される。OTG制御回路18はUSBホストコントローラ12とトランシーバ14との間に結合される。OTG制御回路18はUSBラインVbusに結合されたチャージポンプ回路(図示せず)と、OTG−USBラインIDに結合された入力とを有する。OTG制御ライン18は、更に、OTG−USBホストネゴシエーションプロトコル及びUSBセッションリクエストプロトコルを実行するため状態情報及び制御ビットを格納するためのレジスタを含む。USBホストコントローラ12は、CPUバスインタフェースユニット16を介してメモリマップドインタフェース160に結合される。OTG USBトランシーバ14は、USBデバイスコントローラインタフェース140、142、144に結合される。
インタフェース集積回路10は、USBホストコントローラ12に結合されたクロック回路120とバッファメモリ回路を含む。メモリマップドバスインタフェース160は、インタフェース集積回路10の外部端子とCPUバスインタフェースユニット16とに結合されたパラレル双方向データライン163、アドレスライン164、読出し/書込み制御ライン165、166、及び割込みライン168を含む。
インタフェース集積回路10は、USB接続D+、D−、Vbusの所に、交替的に、USBホスト機能性を提供するため、或いはUSBデバイス機能性を提供するために用いることができる、USB接続に対するインタフェースを提供する。IDラインは、インタフェース集積回路10に対して、USBホストとして動作することが要求されているのか、或いはUSBデバイスとして動作することが要求されているのかを知らせるために用いられる。USBホストとして動作することが要求されている場合は、インタフェース集積回路10は、内部USBホストコントローラ12を用いてUSB通信を制御する。USBデバイスとして動作することが要求されている場合は、インタフェース集積回路10は、USB通信を、好ましくは、ある程度の信号処理を施した後に、USBデバイスコントローラインタフェース140、142、144にルーティングし、USB制御は、インタフェース集積回路10の外側の回路(図示せず)に任せる。
図2は、内部にデバイス機能性が提供されているUSBシステムを示す。このUSBシステムは、USBデバイスとして機能する第一の装置22(例えば、デジタルカメラ)と、USBホストデバイスとして機能する第二の装置24(例えば、PC)とを含む。第一の装置22は、図1に示すインタフェース集積回路10と、機能集積回路20とを含む。第二の装置24は、複数のUSBポート26a−cを含み(ここでは、簡素化のために、ポート26a−cへの接続を象徴的に示すために一つのラインのみが示されている)、これらの一つ、ここでは、ライン26aは、インタフェース集積回路10のUSB接続を介して、第一の装置22に結合されている。他のポート26b−cも、他の装置(図示せず)に結合することができる。
機能集積回路20は、CPU200、USBデバイスコントローラ202及び幾つかのファンクション(例えば、カメラ画像の画素値のサンプリング及び/或いは格納)を遂行するための機能回路204を含む。USBデバイスコントローラ202は、CPU200とインタフェース集積回路10のUSBデバイスインタフェースとの間に結合される。機能回路204もCPU200に結合される。CPU200は、メモリマップドインタフェース160に結合される。この機能集積回路内においては、メモリマップドインタフェース160は、他のユニット、例えば、インストラクションメモリ(図示せず)、データメモリ(図示せず)、機能回路204、デバイスコントローラ202等に結合することもできる。
本発明の一つの重要な点は、機能集積回路20は、USBホストとしても、USBデバイスとしても用いることができるOTG装置としてではなく、従来のUSBデバイスとして機能するように設計された集積回路であり得ることである。このような機能集積回路20を、インタフェース集積回路10を介して、USB接続に接続することで、このような従来の機能集積回路を、OTGをサポートする、つまり、USBホストとしても、USBデバイスとしても機能することができる装置22内に用いることが可能となる。図2には、USBデバイスとして機能する様子が示されている。
動作において、第二の装置24がUSBホストとして機能し、USB通信がポート2a−cの内のどれを介して行われるべきかを選択するとともに、第一の装置22が、データを、どの方向に、受信或いは送信すべきかを制御する。トランシーバ14は、従来のUSB−OTGトランシーバ(USB On The Go)トランシーバであるが、これ自体は公知であり、これは、USB信号をデバイスコントローラ202と第二の装置24との間で送受信する。インタフェース集積回路10内のトランシーバ14は、USB信号の”アナログ”信号処理を扱う。これには、ホスト(第二の装置24)の存在のアナログでの検出、データラインD+、D−上の差分信号のサンプリング及びシングルエンドデジタル信号への変換等、並びに、デバイスコントローラ202からのホスト装置240に送る際にシングルエンド信号をUSB信号に変換する動作が含まれる。トランシーバ14とUSBデバイスコントローラ202との間の通信のためには、一例として、信号ラインの以下のような組み合わが用いられる:
OE_Tp_Int_N
VM
VP
RCV
SE0_VM
DAT_VP
OE_Tp_Int_N
VM
VP
RCV
SE0_VM
DAT_VP
VM及びVPラインは(これらはインタフェース集積回路からの出力ラインであるが)、USB接続のD−及びD+ラインのシングルエンド値を反映する。これら信号ラインは、インタフェース集積回路10内のモード選択レジスタ(図示せず)の内容による制御下にて、複数のモードの内の選択された1つにて動作するように制御される。これらモードには、差分USBシグナリングモード(VP_VM)とシングルエンド信号モード(DAT_SE)、及び単方向と双方向モードが含まれる。第一のモード(DAT_SE0)においては、DAT_VP、SE0_VMラインが以下のように用いられる。
・DAT_VPラインは、シングルエンドデータをトランシーバに送るために(OE_TP_INT_N=低値)、或いはシングルエンドデータをトランシーバからの受信するため(OE_TP_INT_N=高値)に用いられる。
・SE0_VMピンは、トランシーバのD+/−出力をシングルエンド0状態にするために(OE_TP_INT_N=低値)、或いはD+/−出力ラインが両方とも論理低値であることを示すため(OE_TP_INT_N=高値)に用いられる。
・DAT_VPラインは、シングルエンドデータをトランシーバに送るために(OE_TP_INT_N=低値)、或いはシングルエンドデータをトランシーバからの受信するため(OE_TP_INT_N=高値)に用いられる。
・SE0_VMピンは、トランシーバのD+/−出力をシングルエンド0状態にするために(OE_TP_INT_N=低値)、或いはD+/−出力ラインが両方とも論理低値であることを示すため(OE_TP_INT_N=高値)に用いられる。
第二のモード(VP_VM)においては、DAT_VP、SE0_VM及びRCVピンが以下のように用いられる。
・DAT_VPピンは、D+ピンのレベルを駆動するため(OE_TP_INT_N=低値)、或いはD+ピン上のレベルを示すため(OE_TP_INT_N=高値)に用いられる。
・SE0_VMピンは、D−ピンのレベルを駆動するため(OE_TP_INT/=低値)、或いはD−ピン上のレベルを示すために(OE_TP_INT/=高値)用いられる。
・RCVピンは、常に出力であり、トランシーバ回路内の差動受信機(図示なし)から来る。
・DAT_VPピンは、D+ピンのレベルを駆動するため(OE_TP_INT_N=低値)、或いはD+ピン上のレベルを示すため(OE_TP_INT_N=高値)に用いられる。
・SE0_VMピンは、D−ピンのレベルを駆動するため(OE_TP_INT/=低値)、或いはD−ピン上のレベルを示すために(OE_TP_INT/=高値)用いられる。
・RCVピンは、常に出力であり、トランシーバ回路内の差動受信機(図示なし)から来る。
単方向モードにおいては、インタフェース集積回路10の入力は、常に、DAT_VP及びSE0_VMから成る。双方向モードにおいては、これら信号の方向(入力か出力か)は、(第一の及び第二のモードに対して説明したように)OE_TP_INT_Nの値に依存する。加えて、UART(Universal Asynchronous Receiver/Transmitter)インタフェースモードを用いることもできるが、このモードにおいては、DAT_VPとSE0_VPが、それぞれ、受信ライン(RXD)と送信ライン(TXD)として用いられる。
機能集積回路20内においては、デバイスコントローラ202が、これは従来のUSBデバイスであるが、これら信号を処理し、CPU200と通信することで、ホスト装置24からのデータ或いはコマンドを得たり、或いはホスト装置24に送られるべきデータを得たりする。デバイス装置として動作する際には、機能集積回路200とインタフェース集積回路10との間のメモリマップドインタフェース160を介しての接続の使用は必要とされない。この動作の際は、USB接続に対する全ての通信は、デバイスコントローラ202との間の通信はデバイスコントローラインタフェース14を通じて行なわれる。
図3は、第一の装置22をどのようにしたらUSBホストとして用いることができるかを示す。この場合においては、インタフェース集積回路10のUSB接続は、USBデバイスとして機能する第三の装置30のUSBインタフェースに結合される。この場合、CPU200によって実行されるコンピュータプログラムがデータ或いはコマンドの書込み或いは読出しが必要であることを示すと、機能集積回路20内のCPU200は、ホストコントローラ12への情報の書込み或いはこれからの読出しをメモリマップドインタフェース16を介して行う。ホストコントローラ12、OTG USBトランシーバ14及びOTG(”On The Go”)制御回路18は、USBホストとしてのインタフェース集積回路10のUSB接続を介してデータ及びコマンドを通信する。これは、当業者において周知のやり方にて行なわれる。ホストコントローラ12はスケジュールを制御する。OTG制御回路18は、電荷ポンプを起動し、電力を、インタフェース集積回路のUSB接続のVbusラインに供給する(USBデバイスとして動作しているときは実質的にこのような電力は供給されない)。USBホストとして動作するときは、デバイスコントローラインタフェース140の使用は必要とされない。USB接続を介して通信される全ての情報は、機能集積回路20とインタフェース集積回路10との間を、メモリマップドインタフェース160を介して送られる。
上の説明からわかるように、このインタフェース集積回路は、ハイブリッドインタフェースを実現する。つまり、ある通信の際には(USBホストとして)コントローラとしても機能し、ある通信の際には(USBデバイスとして)単にトランシーバとして機能する。更に、一つのUSB接続からのUSB通信に対して、インタフェース集積回路10と機能集積回路20との間に少なくとも2つのインタフェースが設けられる。一つは機能集積回路20内のUSBデバイスコントローラ202によって用いられる専用インタフェースであり、もう一つは汎用インタフェース160である。こうして、機能集積回路20を、その機能集積回路は、もともとはUSBデバイスとしてのみ動作し、USBホストとしては動作しないように設計されているにもかかわらず、交替的に、USBホストとして用いたり、USBデバイスとして用いたりすることを可能にする。インタフェース集積回路10内に追加のデバイスコントローラは必要とされず、このため、インタフェース集積回路10内に必要とされるシリコン面積の量を削減することが可能となる。
図1に示されるように、インタフェース集積回路10には、加えて、第三のインタフェース142、144も設けられ、これらら(一体化されたデバイスコントローラを有する機能集積回路にUSBトランシーバを介してインタフェーシングすることを可能とするD+及びD−と類似する)アナログUSB信号ライン142、144を備えている。インタフェース集積回路10のUSBトランシーバ14は、デバイスとして動作する際には、USB接続D+、D−からのアナログ信号をこのインタフェース142、144に渡す。こうして、インタフェース集積回路10を用いると、内蔵トランシーバ(built-in transceiver)を有するか否かに関係なく、様々な異なるタイプの機能集積回路を、それらのデバイスコントローラに対して使用することが可能となる。
好ましくは、図示されるように、全ての機能回路は機能集積回路20内に一体化(集積化)されるが、ただし、本発明から逸脱することなく、インタフェース集積回路10は、より多数の集積回路上に分散して設けられた機能回路と組合せて用いることも、更に、機能回路は、離散コンポーネントを含むこともできる。更に、デバイスコントローラ202の機能は一部或いは全部をCPU200によって遂行することもできる。この場合は、CPU200は、USB情報を、動作モード(ホストまたはデバイスとして動作するか)に依存して、パラレルインタフェース160を介して、或いは、専用USBインタフェース140、若しくは142、144を介して通信する。
インタフェース集積回路10を用いると、異なる速度を有するモードをハイブリッド的に用いることが可能となる。USB通信は、とりわけ、いわゆるフルスピードモード(full-speed mode)と、いわゆるハイスピードモード(high speed mode)とによって行なわれる(後者の方が速い)。ある与えられたモードにて動作するためには、ホスト装置及びデバイス装置に対して、両方が該当するモードの速度による動作をサポートすることを要求される。インタフェース集積回路10は、ホストとして動作する際には、機能回路の制御下で選択された異なる速度モードの一つにて動作し、デバイスとして動作する際には、デバイスコントローラ202によって選択されたモードにて動作するように設計することができる。こうすることで、それぞれ、デバイスとして、或いはホストとして動作している際の速度は、互いに独立して選択することが可能となる。
Claims (6)
- USB接続をさらなる回路にインタフェースで接続するためのインタフェース集積回路デバイスであって、
USBバスに接続するための第一の外部端子と、
USBホスト及びUSBデバイスの両方に対する送受信能力を有するとともに、前記第一の外部端子に結合されたUSBインタフェース、ホストインタフェース、及びデバイスインタフェースを有するトランシーバと、
前記デバイスインタフェースに結合された、外部USBデバイスコントローラに接続するための第二の外部端子と、
前記ホストインタフェースに結合され、パラレルデータ/アドレスバスを有するホストコントローラと、
前記パラレルデータ/アドレスバスに結合された第三の外部端子と、を備えることを特徴とする集積回路デバイス。 - 前記デバイスインタフェースは、それぞれ、外部トランシーバを有する外部USBデバイスコントローラに接続するため、および外部トランシーバを有さない外部USBデバイスコントローラに接続するためのアナログUSBデバイスインタフェースと、トランシーバを介するデジタルUSBデバイスインタフェースとの両方を備えることを特徴とする請求項1記載の集積回路デバイス。
- USB接続を有する電子装置であって、前記電子装置は、プロセッサと、前記プロセッサに結合されたパラレルアドレスデータバスと、前記アドレス/データバスとパラレルなUSBインタフェースを有するUSBデバイスコントローラ回路とを備えた機能回路を含み、前記装置は、電気的に、一方においては前記USB接続と、他方においては前記パラレルアドレス/データバス及び前記USBインタフェースとの間に配置されたインタフェース集積回路を備え、前記インタフェース集積回路は、
前記USB接続に接続するための第一の外部端子と、
USBホスト及びUSBデバイスの両方に対する送受信能力を有し、前記第一の外部端子に結合されたUSBインタフェース、ホストインタフェース、及びデバイスインタフェースを有するトランシーバと、
前記ホストインタフェースに接続されたホストコントローラと、
を備え、
前記デバイスインタフェースは、前記機能回路内の前記USBデバイスコントローラ回路に結合され、
前記ホストコントローラは、前記プロセッサに前記パラレルデータ/アドレスバスを介して結合されることを特徴とする電子装置。 - 前記装置は、USBホストとして動作する際には、前記ホストコントローラから前記USB接続を介して第一の速度モードで得られるUSB通信を用い、USBデバイスとして動作する際には、前記USB接続を介して、前記第一の速度モードとは異なる、前記デバイスコントローラによって決定される、第二の速度モードのUSB通信を用いるように構成されることを特徴とする請求項3記載の電子装置。
- 一つ或いは複数のUSBバス接続、ホスト装置及びデバイス装置から構成される電子システムであって、前記ホスト及びデバイス装置の少なくとも一つは、プロセッサと、前記プロセッサに接続されたパラレルアドレスデータバスと、前記アドレス/データバスとパラレルなUSBインタフェースを有するUSBデバイスコントローラ回路とを有する機能回路を含み、前記装置は、電気的に、一方においては前記USB接続と、他方においては前記パラレルアドレス/データバス及び前記USBインタフェースとの間に配置されたインタフェース集積回路を備え、前記インタフェース集積回路は、
USBバス接続に接続するための第一の外部端子と、
USBホスト及びUSBデバイスの両方に対する送受信能力を有し、前記第一の外部端子に結合されたUSBインタフェース、ホストインタフェース、及びデバイスインタフェースを有するトランシーバと、
前記ホストインタフェースに結合されたホストコントローラとを備え、
前記デバイスインタフェースは、前記外部USBデバイスコントローラ回路に結合され、
前記ホストコントローラは、前記プロセッサに前記パラレルデータ/アドレスバスを介して結合されることを特徴とする電子システム。 - USBシステム内に一体化されたインタフェースを動作するための方法であって、
インタフェース集積回路を含む装置がUSBホストとして動作されるべきか或いはUSBデバイスとして動作されるべきかの選択を示す信号を受信するステップと、
前記インタフェース集積回路内のトランシーバを用いてUSB信号を送受信するステップと、
USBホスト動作が選択されている際は、前記インタフェース集積回路内のホストコントローラとの間の、前記トランシーバを介しての、USB通信のシーケンス制御を行い、前記インタフェース集積回路の外側の機能回路との間で行なわれる、前記USBトランシーバを介してやり取りされるデータを、パラレルアドレスデータインタフェースを介して通信するステップと、
USBデバイスコントローラとしての動作が要求される場合は、前記トランシーバからのUSB信号を、前記インタフェース集積回路の外側の機能回路内のデバイスコントローラに渡すステップと、
を含むことを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SG0200240 | 2002-09-24 | ||
PCT/IB2003/004018 WO2004029814A2 (en) | 2002-09-24 | 2003-09-12 | Interface integrated circuit device for a usb connection |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006500679A true JP2006500679A (ja) | 2006-01-05 |
Family
ID=32041146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004539303A Pending JP2006500679A (ja) | 2002-09-24 | 2003-09-12 | Usb接続のためのインタフェース集積回路デバイス |
Country Status (9)
Country | Link |
---|---|
US (1) | US7752342B2 (ja) |
EP (1) | EP1546898B1 (ja) |
JP (1) | JP2006500679A (ja) |
CN (1) | CN100338591C (ja) |
AT (1) | ATE505764T1 (ja) |
AU (1) | AU2003260848A1 (ja) |
DE (1) | DE60336738D1 (ja) |
TW (1) | TWI293216B (ja) |
WO (1) | WO2004029814A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106299893A (zh) * | 2015-05-18 | 2017-01-04 | 特通科技有限公司 | USB Type-C连接器模块 |
US10198387B2 (en) | 2015-06-26 | 2019-02-05 | Samsung Electronics Co., Ltd. | Electronic device and method for controlling signal strength according to mode |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7571287B2 (en) | 2003-03-13 | 2009-08-04 | Marvell World Trade Ltd. | Multiport memory architecture, devices and systems including the same, and methods of using the same |
TWI247216B (en) * | 2004-04-09 | 2006-01-11 | Prolific Technology Inc | USB transmission interface device capable of reducing working current |
US7117288B2 (en) * | 2003-10-24 | 2006-10-03 | Motorola Inc. | USB dynamic service switch for dual processor architecture |
JP2005209057A (ja) * | 2004-01-26 | 2005-08-04 | Matsushita Electric Ind Co Ltd | データ通信方法 |
US7606951B2 (en) * | 2004-11-12 | 2009-10-20 | Woodbridge Nancy G | Memory reuse for multiple endpoints in USB device |
US20060106962A1 (en) * | 2004-11-17 | 2006-05-18 | Woodbridge Nancy G | USB On-The-Go implementation |
US7281074B2 (en) * | 2005-06-29 | 2007-10-09 | Intel Corporation | Method and apparatus to quiesce USB activities using interrupt descriptor caching and asynchronous notifications |
TW200707208A (en) * | 2005-08-03 | 2007-02-16 | Sunplus Technology Co Ltd | USB device capable of automatically detecting USB mode and method thereof |
US7644217B2 (en) * | 2007-03-02 | 2010-01-05 | Microchip Technology Incorporated | Detecting connection to a USB host or hub without using an extra status input |
US7577776B2 (en) * | 2007-05-14 | 2009-08-18 | Aten International Co., Ltd | Multiple virtual USB devices with virtual HUB implemented using one USB device controller |
US8234425B1 (en) | 2007-06-27 | 2012-07-31 | Marvell International Ltd. | Arbiter module |
US7949817B1 (en) | 2007-07-31 | 2011-05-24 | Marvell International Ltd. | Adaptive bus profiler |
EP2063357A1 (de) * | 2007-11-21 | 2009-05-27 | Pepperl + Fuchs Gmbh | Transportabler Datenträger und Verfahren zum Übertragen von Konfigurationsdaten von einem externen Rechner auf einen Sensor |
US8131915B1 (en) | 2008-04-11 | 2012-03-06 | Marvell Intentional Ltd. | Modifying or overwriting data stored in flash memory |
US8683085B1 (en) | 2008-05-06 | 2014-03-25 | Marvell International Ltd. | USB interface configurable for host or device mode |
US8423710B1 (en) | 2009-03-23 | 2013-04-16 | Marvell International Ltd. | Sequential writes to flash memory |
US8213236B1 (en) | 2009-04-21 | 2012-07-03 | Marvell International Ltd. | Flash memory |
US20110191503A1 (en) * | 2010-02-04 | 2011-08-04 | Musa Ibrahim Kakish | Motherboard Compatible with Multiple Versions of Universal Serial Bus (USB) and Related Method |
US8688922B1 (en) | 2010-03-11 | 2014-04-01 | Marvell International Ltd | Hardware-supported memory management |
US8756394B1 (en) | 2010-07-07 | 2014-06-17 | Marvell International Ltd. | Multi-dimension memory timing tuner |
DE102011007851A1 (de) * | 2011-04-21 | 2012-10-25 | Robert Bosch Gmbh | Steuergerät mit einer digitalen Schnittstelle |
TWI559151B (zh) * | 2012-03-05 | 2016-11-21 | 祥碩科技股份有限公司 | 管線排程的控制方法及其控制模組 |
JP6036222B2 (ja) * | 2012-11-28 | 2016-11-30 | セイコーエプソン株式会社 | デバイス制御装置、ホスト装置およびホスト装置の制御方法 |
CN103885916A (zh) * | 2012-12-19 | 2014-06-25 | 鸿富锦精密工业(深圳)有限公司 | 扩展usb接口的电子装置 |
CN104077260B (zh) * | 2013-03-29 | 2017-10-03 | 华立科技股份有限公司 | 一种集中器m‑bus主机通讯接口装置 |
EP4216064A1 (en) * | 2014-09-15 | 2023-07-26 | Micro Motion Inc. | A method and apparatus to control a mode of a device |
CN105846223B (zh) * | 2016-04-22 | 2019-04-12 | 北京小米移动软件有限公司 | Usb接口塞、控制方法及装置 |
CN106201929A (zh) * | 2016-07-22 | 2016-12-07 | 恒宝股份有限公司 | 一种usb接口复用电路及使用方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6338109B1 (en) | 1996-08-30 | 2002-01-08 | Cypress Semiconductor Corp. | Microcontroller development system and applications thereof for development of a universal serial bus microcontroller |
US6040792A (en) * | 1997-11-19 | 2000-03-21 | In-System Design, Inc. | Universal serial bus to parallel bus signal converter and method of conversion |
US7003613B1 (en) * | 1999-01-26 | 2006-02-21 | Transdimension Inc. | System for transferring data using a USB host system with a dedicated processor |
US6742076B2 (en) | 2000-01-03 | 2004-05-25 | Transdimension, Inc. | USB host controller for systems employing batched data transfer |
US6901471B2 (en) * | 2001-03-01 | 2005-05-31 | Synopsys, Inc. | Transceiver macrocell architecture allowing upstream and downstream operation |
DE60238264D1 (de) * | 2001-09-27 | 2010-12-23 | Nxp Bv | Einen bus |
US7778750B2 (en) * | 2002-02-25 | 2010-08-17 | Cummins Inc. | Vehicle communications network adapter |
US7120813B2 (en) * | 2003-01-28 | 2006-10-10 | Robert Antoine Leydier | Method and apparatus for clock synthesis using universal serial bus downstream received signals |
-
2003
- 2003-09-12 US US10/528,474 patent/US7752342B2/en active Active
- 2003-09-12 JP JP2004539303A patent/JP2006500679A/ja active Pending
- 2003-09-12 CN CNB038226596A patent/CN100338591C/zh not_active Expired - Fee Related
- 2003-09-12 WO PCT/IB2003/004018 patent/WO2004029814A2/en active Application Filing
- 2003-09-12 DE DE60336738T patent/DE60336738D1/de not_active Expired - Lifetime
- 2003-09-12 AT AT03798284T patent/ATE505764T1/de not_active IP Right Cessation
- 2003-09-12 EP EP03798284A patent/EP1546898B1/en not_active Expired - Lifetime
- 2003-09-12 AU AU2003260848A patent/AU2003260848A1/en not_active Abandoned
- 2003-09-19 TW TW092125936A patent/TWI293216B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106299893A (zh) * | 2015-05-18 | 2017-01-04 | 特通科技有限公司 | USB Type-C连接器模块 |
US10198387B2 (en) | 2015-06-26 | 2019-02-05 | Samsung Electronics Co., Ltd. | Electronic device and method for controlling signal strength according to mode |
Also Published As
Publication number | Publication date |
---|---|
TWI293216B (en) | 2008-02-01 |
EP1546898A2 (en) | 2005-06-29 |
CN1685325A (zh) | 2005-10-19 |
TW200415828A (en) | 2004-08-16 |
CN100338591C (zh) | 2007-09-19 |
EP1546898B1 (en) | 2011-04-13 |
AU2003260848A8 (en) | 2004-04-19 |
US20050249143A1 (en) | 2005-11-10 |
WO2004029814A2 (en) | 2004-04-08 |
DE60336738D1 (de) | 2011-05-26 |
AU2003260848A1 (en) | 2004-04-19 |
US7752342B2 (en) | 2010-07-06 |
ATE505764T1 (de) | 2011-04-15 |
WO2004029814A3 (en) | 2004-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006500679A (ja) | Usb接続のためのインタフェース集積回路デバイス | |
US7725638B2 (en) | Application processor circuit incorporating both SD host and slave functions and electronic device including same | |
US6845420B2 (en) | System for supporting both serial and parallel storage devices on a connector | |
CN106209695B (zh) | 给加载/存储通信协议提供低功率物理单元 | |
CA2109682C (en) | Multiple bus interface | |
US5619659A (en) | System for extending ISA bus without using dedicated device driver software by using E2 P2 interface which provides multiplexed bus signal through standard parallel port connector | |
US6928505B1 (en) | USB device controller | |
US8924598B1 (en) | USB interface configurable for host or device mode | |
KR20010022816A (ko) | 유니버셜 직렬 버스 디바이스 컨트롤러 | |
CN108268414B (zh) | 基于spi模式的sd卡驱动器及其控制方法 | |
JP2002288112A (ja) | 通信制御用半導体装置およびインタフェースシステム | |
JP2008545319A (ja) | Rs−232/i2c変換icとホスト間の通信用ソフトウェア層 | |
JP4937900B2 (ja) | 接続された装置の検知された伝送方向に依存した、送信器又は受信器としての通信ポートの自動設定 | |
JP2010086524A (ja) | 省電力機能を有するブリッジ装置 | |
US7469304B2 (en) | Data transfer control device, electronic equipment, and method for a data transfer through a bus, the data transfer control device including a register and a packet buffer that are commonly used during a host operation and a peripheral operation | |
KR100801759B1 (ko) | 슬레이브의 디버깅 방법 및 시스템 | |
US20070005847A1 (en) | Data transfer control device and electronic instrument | |
EP1817677B1 (en) | Usb on-the-go controller | |
TWI746983B (zh) | 讀寫控制系統及其方法 | |
KR960001023B1 (ko) | 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치 | |
KR20050056213A (ko) | 인터페이스 집적 회로, 전자 장치, 전자 시스템 및 usb시스템의 인터페이스 집적 회로 동작 방법 | |
CN1321382C (zh) | 串行/并行数据转换模块及相关计算机*** | |
JPH11167548A (ja) | データ伝送システム | |
CN110389919B (zh) | 基于risc-v处理器的异步收发传输器外设及*** | |
CN101661449A (zh) | 设置于多功能读卡器中的主控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100305 |