JP2006344255A - Phase error detecting circuit, phase locked loop circuit, and information reproducing apparatus - Google Patents
Phase error detecting circuit, phase locked loop circuit, and information reproducing apparatus Download PDFInfo
- Publication number
- JP2006344255A JP2006344255A JP2005166659A JP2005166659A JP2006344255A JP 2006344255 A JP2006344255 A JP 2006344255A JP 2005166659 A JP2005166659 A JP 2005166659A JP 2005166659 A JP2005166659 A JP 2005166659A JP 2006344255 A JP2006344255 A JP 2006344255A
- Authority
- JP
- Japan
- Prior art keywords
- phase error
- signal
- detection circuit
- error detection
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、パーシャルレスポンス最尤復号(Partial Response Maximum Likelihood:以後、「PRML」と略記する)方式を用いる情報再生装置に係り、特に、かかる装置において安定な同期信号を生成するための位相誤差検出回路とこれを用いた位相同期ループ(Phase Locked Loop:以後、「PLL」と略記する)回路に関する。 The present invention relates to an information reproduction apparatus using a partial response maximum likelihood decoding (hereinafter abbreviated as “PRML”) method, and in particular, phase error detection for generating a stable synchronization signal in such an apparatus. The present invention relates to a circuit and a phase locked loop (hereinafter abbreviated as “PLL”) circuit using the circuit.
従来、例えば、ハードディスク装置や光ディスク装置に代表される情報再生装置では、記録媒体上にデジタル化されて記録された記録情報は、アナログ信号として検出される検出信号を所定のクロックで入力し、A/D変換することにより読み出される。その際、以下の特許文献1により知られるように、読み出し信号の位相誤差をFDTS(Fixed Delay Tree Search)アルゴリズムに従って検出し、その位相誤差信号に基づいてVCO(Voltage Controlled Oscillator)の発振周波数を制御することにより、クロックの位相をデータと同期させるようにしている。
2. Description of the Related Art Conventionally, for example, in an information reproducing apparatus represented by a hard disk device or an optical disk device, recording information digitized and recorded on a recording medium is input with a detection signal detected as an analog signal at a predetermined clock. Read by / D conversion. At this time, as known from the following
上記した従来技術において、VCOの発振を制御する位相誤差検出器では、サンプリングされた信号のサンプリングタイミングと、本来、期待される正しいサンプリングタイミングとの位相誤差を検出するものである。しかしながら、最小ランレングス(連続する同一符号の最小数)信号の再生レベルが極端に低い場合については、十分な配慮がなされていなかった。 In the conventional technique described above, the phase error detector that controls the oscillation of the VCO detects a phase error between the sampling timing of the sampled signal and the correct sampling timing that is originally expected. However, sufficient consideration has not been given when the reproduction level of the minimum run length (minimum number of consecutive identical codes) signal is extremely low.
即ち、上記の従来技術になる装置では、デジタル化された読み出し信号の前後に連続する2個のサンプル値から1次補間法により位相誤差を演算する。高密度化の著しいBD(Blu−ray Disk)やHDVDなどの光ディスクから記録情報を再生する光ディスク装置では、最小ランレングス信号の再生レベルは極端に低下する。その結果、正しいサンプリング位相にもかかわらず誤った位相誤差信号を出力し、その後の位相同期特性を悪化させ、よってクロックのジッタを増大させることがあるという問題があった。 That is, in the apparatus according to the above prior art, the phase error is calculated from the two sample values consecutive before and after the digitized readout signal by the primary interpolation method. In an optical disc apparatus that reproduces recorded information from an optical disc such as a BD (Blu-ray Disk) or an HDVD that is remarkably increased in density, the reproduction level of the minimum run length signal is extremely lowered. As a result, there is a problem in that an erroneous phase error signal is output in spite of the correct sampling phase, and the subsequent phase synchronization characteristics are deteriorated, thereby increasing the clock jitter.
本発明では、上記した従来技術における問題点に鑑み、検出したアナログ信号を所定のサンプリングタイミング(再生クロック)でデジタル信号に変換して処理を行う情報再生装置において、最小ランレングス信号の再生レベルが極端に低い場合においても、安定した位相同期特性を得ることが可能な位相誤差検出回路と、これを用いた位相同期ループ回路、更には情報再生装置を提供することを目的とする。 In the present invention, in view of the above-described problems in the prior art, in an information reproducing apparatus that performs processing by converting a detected analog signal into a digital signal at a predetermined sampling timing (reproduced clock), the reproduction level of the minimum run length signal is An object of the present invention is to provide a phase error detection circuit capable of obtaining a stable phase locking characteristic even in an extremely low case, a phase locked loop circuit using the same, and an information reproducing apparatus.
本発明の位相誤差検出回路は、アナログ入力信号に所定のクロックでサンプリングを行って、アナログ/デジタル変換したデジタル信号を入力し、入力するデジタル信号の連続する少なくとも3個以上のサンプルに対して、2次以上の高次の補間演算により、検出点におけるデジタル信号の振幅値を算出する演算手段と、演算手段により求めた振幅値と入力するデジタル信号の極性に基づいて、アナログ入力信号に対するサンプリングの位相誤差信号を出力する出力手段とを備える。そして連続するサンプルが特定の符号列のパターンの場合に、出力手段から位相誤差信号を出力する。 The phase error detection circuit of the present invention samples an analog input signal with a predetermined clock, inputs an analog / digital converted digital signal, and inputs at least three or more consecutive samples of the input digital signal. The calculation means for calculating the amplitude value of the digital signal at the detection point by the second or higher order interpolation calculation, and the sampling of the analog input signal based on the amplitude value obtained by the calculation means and the polarity of the input digital signal. Output means for outputting a phase error signal. When the consecutive samples are a specific code string pattern, a phase error signal is output from the output means.
好ましくは、演算手段は、デジタル入力信号の連続する4個のサンプルに対して3次の補間演算により振幅値を算出するものである。また、連続するサンプルの符号列の最小ランレングスが2以上の場合に、出力手段から位相誤差信号を出力する。 Preferably, the calculation means calculates an amplitude value by cubic interpolation calculation for four consecutive samples of the digital input signal. Further, when the minimum run length of the code string of consecutive samples is 2 or more, a phase error signal is output from the output means.
また本発明の位相同期ループ回路は、入力信号を所定のクロックでアナログ/デジタル変換するA/D変換手段と、A/D変換手段の出力信号を受け、クロックの位相誤差を検出する上記位相誤差検出回路と、位相誤差検出回路からの出力信号により制御され、クロックを出力する発振手段とを備える。 The phase-locked loop circuit according to the present invention includes an A / D converter for analog / digital conversion of an input signal with a predetermined clock, and an output signal from the A / D converter for detecting the phase error of the clock. A detection circuit; and oscillation means controlled by an output signal from the phase error detection circuit and outputting a clock.
また本発明の情報再生装置は、記録媒体に記録されたデジタル情報を読み出す再生手段と、再生手段の出力信号を所定のクロックでアナログ/デジタル変換するA/D変換手段と、該A/D変換手段の出力信号を等化する等化手段と、等化手段の出力信号を最尤復号する復号手段と、A/D変換手段または等化手段の出力信号を受け、クロックの位相誤差を検出する上記位相誤差検出回路と、位相誤差検出回路からの出力信号により制御され、クロックを出力する発振手段とを備える。 The information reproducing apparatus according to the present invention includes a reproducing means for reading digital information recorded on a recording medium, an A / D converting means for analog / digital conversion of an output signal of the reproducing means at a predetermined clock, and the A / D conversion. Receiving the output signal of the equalizing means for equalizing the output signal of the means, the decoding means for maximum likelihood decoding of the output signal of the equalizing means, and the output signal of the A / D conversion means or equalizing means, and detecting the phase error of the clock The phase error detection circuit includes an oscillation unit that is controlled by an output signal from the phase error detection circuit and outputs a clock.
さらに本発明の位相誤差検出回路は、入力するデジタル信号の連続する少なくとも3個以上のサンプルに対して、2次以上の高次の補間演算により、検出点におけるデジタル信号の振幅値を算出する演算手段と、演算手段により求めた振幅値と入力するデジタル信号の極性に基づいて、アナログ入力信号に対するサンプリングの位相誤差信号を出力する位相誤差出力手段と、演算手段により求めた振幅値と入力するデジタル信号の極性に基づいて、アナログ入力信号に含まれる直流誤差信号を出力する直流誤差出力手段とを備える。連続するサンプルが特定の符号列のパターンの場合に、位相誤差出力手段および直流誤差出力手段から位相誤差信号および直流誤差信号を出力する。 Furthermore, the phase error detection circuit according to the present invention calculates the amplitude value of the digital signal at the detection point by second-order or higher-order interpolation calculation for at least three or more consecutive samples of the input digital signal. A phase error output means for outputting a sampling phase error signal with respect to an analog input signal based on the amplitude value obtained by the computing means and the polarity of the input digital signal, and a digital value for inputting the amplitude value obtained by the computing means DC error output means for outputting a DC error signal included in the analog input signal based on the polarity of the signal. When the consecutive samples are a specific code string pattern, the phase error signal and the DC error signal are output from the phase error output means and the DC error output means.
本発明によれば、再生レベルが極端に低い場合においても安定した位相同期特性が得られ、特に高密度記録媒体に対し優れた再生性能を実現できる。 According to the present invention, stable phase synchronization characteristics can be obtained even when the reproduction level is extremely low, and excellent reproduction performance can be realized particularly for a high-density recording medium.
以下、本発明にかかる実施の形態について、図面を参照しながら詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明による情報再生装置の一実施例を示す構成図である。図1において、符号1は光ディスク媒体、2は光ピックアップ回路、3はA/D変換器、4はPR等化回路、5は最尤復号回路(ビタビ復号回路)、7は位相誤差検出回路、8はループフィルタ、9はD/A変換器、10は電圧制御発振器(VCO)、11は前置等化回路、20はサーボ回路、30はシステム制御回路を示している。
FIG. 1 is a block diagram showing an embodiment of an information reproducing apparatus according to the present invention. In FIG. 1,
上記情報再生装置において、光ピックアップ回路2は、光ディスク媒体1に記録された情報を、レーザー光を集光して媒体上に照射し、その反射光量あるいは偏光を検出し再生する。このとき、サーボ回路20はフォーカス方向とトラック方向に正確に追従させる。光ピックアップ回路2により読み出された再生信号は、前置等化回路11で等化された後、A/D変換器3によりデジタル化される。そして、PR等化回路4で所定のPR信号に等化され、その後、最尤復号回路5により復号される。そして、システム制御回路30はこれら一連の動作を制御する。なお、上述したA/D変換器3、PR等化回路4、最尤復号回路5は、それぞれ、以下に示す電圧制御発振器(VCO)10により発生される再生クロックの位相に同期させてデータを処理する。
In the information reproducing apparatus, the
そして、位相誤差検出回路7は、A/D変換器3からの出力信号を受け、位相誤差を検出して信号を出力する。この位相誤差信号は、ループフィルタ8、D/A変換器9を介して、上記VCO10に入力されており、これにより、その出力信号であるクロックの位相を再生信号に同期させる。
The phase
図2は、図1における位相誤差検出回路7の一実施例を示す回路構成図である。図2において、符号710、720、730はレジスタ、711、721は2値化回路、712、731、734は加算器、713はモデュロ2の加算器、714、716はスイッチ回路、715は極性反転回路、732は減算器、733は1/8の除算器を示している。
FIG. 2 is a circuit configuration diagram showing an embodiment of the phase
上記位相誤差検出回路7において、レジスタ710、720、730は、入力信号Xn+1(τ)を順次1ビット(1クロック期間)ずつ遅延させ、遅延信号Xn(τ)、Xn−1(τ)、Xn−2(τ)を出力する。ここにτは位相オフセット量であり、添字nはサンプリングのタイミングを示す。2値化回路711、721は、それぞれ、入力信号Xn(τ)及びXn−1(τ)を極性符号「0」(+を示す)と「1」(−を示す)の2値化信号Yn、Yn−1に変換する。なお、実際の2値化回路711、721では、入力信号Xn(τ)及びXn−1(τ)が2’sコンプリメンタリ形式の場合には、その最上位ビット(MSB)がそのまま2値化信号Yn、Yn−1となるため、回路構成の簡略化を図ることができる。
In the phase
続いて、加算器712は入力信号Xn(τ)とXn−1(τ)とを加算する。一方、モデュロ2の加算器713は、2値化信号YnとYn−1とを2を法として加算し、もって、選択制御信号Znを出力する。即ち、入力信号Xn(τ)の極性変化点(2値化信号Ynの符号変化点)を検出する。なお、実際のモデュロ2の加算器713は、2値化信号Yn(τ)が符号「0」、「1」に対応しているので、排他的論理和(Ex−OR)回路で構成される。
Subsequently, the
一方、加算器731は入力信号Xn+1(τ)とXn−2(τ)とを加算し、減算器732は加算器712の加算結果から加算器731の加算結果を減算する。1/8除算器733は減算器732の減算結果を1/8に除算し、加算器734はその除算結果と加算器712の加算結果とを加算する。
On the other hand, the
そして、スイッチ回路714は、上記の選択制御信号Znを受け、以下の(1)式で表される誤差信号Sn(τ)を出力する。
The
そして、スイッチ回路716は2値化信号Ynを受け、以下の(2)式で表される位相誤差信号En(τ)を出力する。
The
なお、上記図2では、上記(1)式における「2」で除算する処理を省略しているが、「2」による除算処理を省略した場合でも、利得が2倍となるだけであり、基本動作は変わらない。また、1/8除算器733は、3ビットのビットシフトで実現できるので、複雑な除算器は不要である。
In FIG. 2, the process of dividing by “2” in the above equation (1) is omitted, but even when the process of dividing by “2” is omitted, the gain is only doubled. The behavior does not change. Further, since the 1/8
図3は誤差信号Sn(τ)の検出方法を比較した波形図である。図3において、(a)は従来の1次関数で近似する補間法であり、入力信号の連続する2つのサンプルによる1次近似による補間値に基づいて、前記アナログ入力信号に対するサンプリングの位相誤差を検出する。これに対して(b)は、本実施例による3次関数で近似する補間法であり、入力信号の連続する4つのサンプルによる3次近似による補間値に基づいて、前記アナログ入力信号に対するサンプリングの位相誤差を検出する。図の一点鎖線の曲線に示す通り、最小ランレングスから長いランレングス(或いは、長いランレングスから最小ランレングス)へ遷移する位置では波形の対称性がくずれる。よって、(a)の一次補間法よりも(b)の3次補間法の方がより精度良く誤差信号Sn(τ)を検出することができる。従って、位相誤差信号En(τ)も同様に精度良く検出することができる。 FIG. 3 is a waveform diagram comparing the detection methods of the error signal S n (τ). In FIG. 3, (a) is a conventional interpolation method approximated by a linear function, and the sampling phase error with respect to the analog input signal is calculated based on an interpolation value obtained by linear approximation using two consecutive samples of the input signal. To detect. On the other hand, (b) is an interpolation method approximating with a cubic function according to the present embodiment, and sampling of the analog input signal is performed based on an interpolation value obtained by cubic approximation with four consecutive samples of the input signal. Detect phase error. As shown by the dashed-dotted curve in the figure, the symmetry of the waveform is broken at the position where the minimum run length transitions to the long run length (or the long run length to the minimum run length). Therefore, the error signal S n (τ) can be detected with higher accuracy in the cubic interpolation method in (b) than in the linear interpolation method in (a). Therefore, the phase error signal E n (τ) can be detected with high accuracy as well.
上記の例では、入力信号の連続する4個のサンプルを用いる3次近似による補間について述べたが、本発明はこれに限定されない。例えば上記図3(b)において、入力信号の連続する3個のサンプル(Xn+1、Xn、Xn−1)を用いて、2次近似(2次関数)によって補間し、位相誤差を検出することも可能である。更には、5個以上のサンプルを用いてより高次(例えば、4次、5次関数)の近似によって補間することも可能である。 In the above example, interpolation by cubic approximation using four consecutive samples of the input signal has been described, but the present invention is not limited to this. For example, in FIG. 3B, the phase error is detected by interpolating by quadratic approximation (quadratic function) using three consecutive samples (X n + 1 , X n , X n-1 ) of the input signal. It is also possible to do. Furthermore, it is also possible to perform interpolation by approximation of higher order (for example, fourth order and fifth order function) using five or more samples.
次に図4及び図5は、上記した位相誤差検出回路7の動作をアナログ入力信号Xn(τ)の波形を用いて説明する図である。これらの図において、記号(●)は実際のサンプリング点を、記号(○、△)は、位相誤差検出回路7により得られた誤差信号Sn(τ)の検出点を示す。
Next, FIGS. 4 and 5 are diagrams for explaining the operation of the above-described phase
図4は、位相オフセットτ=0の場合を示している。図から分かるように、この場合の誤差信号Sn(τ)は、位相誤差信号En(τ)と共に0(零)となる。 FIG. 4 shows a case where the phase offset τ = 0. As can be seen from the figure, the error signal S n (τ) in this case becomes 0 (zero) together with the phase error signal E n (τ).
図5は、位相オフセットτ>0の場合を示している。この場合の誤差信号Sn(τ)は、入力信号Xn(τ)の傾きに応じた振幅を有し、交互に極性が反転する信号±εが出力され、それらの平均値は0(零)となる。一方、位相誤差信号En(τ)は、入力信号Xn(τ)の傾きに関係なく、En(τ)=εが出力される。図5では位相オフセットτ>0の場合を説明したが、位相オフセットτ<0の場合も同様であり、その場合には、Sn(τ)=0、En(τ)=ε<0となる。 FIG. 5 shows a case where the phase offset τ> 0. The error signal S n (τ) in this case has an amplitude corresponding to the slope of the input signal X n (τ), and signals ± ε whose polarities are alternately inverted are output, and their average value is 0 (zero) ) On the other hand, the phase error signal E n (τ) is output as E n (τ) = ε regardless of the gradient of the input signal X n (τ). In FIG. 5, the case where the phase offset τ> 0 has been described. However, the same applies to the case where the phase offset τ <0. In this case, S n (τ) = 0 and E n (τ) = ε <0. Become.
以上詳細に述べたように、本実施例の位相誤差検出回路7によれば、位相オフセットτを有する入力信号Xn(τ)から、精度良く、位相誤差信号En(τ)を検出することができる。その結果、上記位相誤差検出回路7を用いた位相同期ループ回路では、最小ランレングス信号の再生レベルが低い場合でも、位相オフセットを低減し、安定した位相同期性能を実現する。
As described in detail above, according to the phase
次に、光ディスクの表面からの反射光又は透過光を受光する光ピックアップ回路2においては、受光素子を構成するフォトトランジスタの経時変化やその駆動電源の変動などによって、その検出信号である上記入力信号のDCレベルが変動する。以下、このような入力信号のDCレベルが変動する場合に好適な実施例について述べる。
Next, in the
図6は、本発明による情報再生装置の他の実施例を示す構成図である。図6において、符号6はDC帰還回路を示し、その他の図1と同一物には同一符号を付している。
FIG. 6 is a block diagram showing another embodiment of the information reproducing apparatus according to the present invention. In FIG. 6,
本実施例では、位相誤差検出回路7は、DC帰還回路6からの出力信号を受け、位相誤差信号とDC誤差信号とを出力する。位相誤差信号は、ループフィルタ8、D/A変換器9を介してVCO10に入力され、これによりクロックの位相を再生信号に同期させる。一方DC誤差信号は、DC帰還回路6に入力され、このDC帰還回路6の出力信号からDC成分を除去するのに用いられる。
In this embodiment, the phase
図7は、図6におけるDC帰還回路6の一例を示す回路構成図である。図7において、符号601は減算器、602、611、621はレジスタ、603、612、622は加算器、613、623は減衰器、614は振幅制限器を示している。なお、上記レジスタ611と加算器612、およびレジスタ621と加算器622は、それぞれ積分回路を構成している。
FIG. 7 is a circuit configuration diagram showing an example of the
このDC帰還回路6の特徴は、2系統の帰還ループを備える点にある。第1のループは、DC帰還回路6の出力であるメイン信号を受け、振幅制限器614で振幅制限した後、更に、減衰器613、加算器612、レジスタ611を介して、DCレベルとして帰還させるループである。また、第2のループは、位相誤差検出回路7からのDC誤差信号を受け、これを減衰器623、加算器は622、レジスタ621を介して、DCレベルとして帰還させるループである。これら第1及び第2のループからの出力は、上記加算器603において加算された後、減算器601の「−」入力端子に入力され、もって、減算器601の「+」入力端子に入力される入力信号から減算する。
The
図7では省略したが、DC帰還回路6における減衰器613の係数「ND」、減衰器623の係数「NJ」、更に振幅制限器614の振幅制限値は、前記システム制御回路30(前記図1を参照)からのDC帰還制御信号を受けて設定される。
Although omitted in FIG. 7, the coefficient “ND” of the attenuator 613, the coefficient “NJ” of the
また、レジスタ611と加算器612からなる積分回路や、レジスタ621と加算器622からなる積分回路の動作を制御することにより、DC帰還ループを開閉することが可能である。例えば、サーボ動作の途中やサーボが外れた場合、あるいはトラックジャンプした場合には、DC帰還回路6は、システム制御回路30からのDC帰還制御信号を受け、DC帰還ループを開放する。これにより、異常信号入力時の内部DCレベルの暴れを防止することができる。
Further, the DC feedback loop can be opened and closed by controlling the operation of the integrating circuit composed of the register 611 and the
図8は、図6における位相誤差検出回路7の一例を示す回路構成図である。前記実施例1(図2)に示した位相誤差検出回路7と異なる点は、入力信号がDCオフセットδと位相オフセットτとが混在する入力信号Xn(δ,τ)であり、誤差信号Sn(δ,τ)から位相誤差信号En(δ,τ)とDC誤差信号とを出力する点である。
FIG. 8 is a circuit configuration diagram showing an example of the phase
図9は、上記した位相誤差検出回路7の動作をアナログ入力信号Xn(δ,τ)の波形を用いて説明する図である。ここでは、アナログ入力信号が、DCオフセットδ>0、位相オフセットτ=0の場合を示している。この図において、記号(●)は実際のサンプリング点を、記号(○)は、位相誤差検出回路7により得られた誤差信号Sn(δ,τ)の検出点を示す。
FIG. 9 is a diagram illustrating the operation of the phase
この場合のDC誤差信号は、検出点におけるSn(δ,τ)の値であり、図に示すδとなる。上記の位相誤差検出回路7からは、このDCオフセットδに比例した誤差信号が出力される。一方、この時の位相誤差信号En(δ,τ)としては、入力信号Xn(δ,τ)の傾きに応じた振幅を有し、交互に極性が反転する信号、En(δ,τ)=±δが出力される。従って、その平均値は0(零)となる。図9では、DCオフセットδ>0の場合について説明したが、DCオフセットδ<0の場合も同様であり、その場合には、Sn(δ,τ)=δ<0となり、また位相誤差信号は、やはりEn(δ,τ)=0となる。
The DC error signal in this case is the value of S n (δ, τ) at the detection point, which is δ shown in the figure. The phase
本実施例においても、前記図3(b)と同様に、入力信号の連続する4個のサンプルを用いた3次近似補間法に基づいて、アナログ入力信号に対するサンプリングの位相誤差(位相オフセットτ)と、アナログ入力信号の直流成分の変動(DCオフセットδ)とを検出する。その際、DCオフセットδと位相オフセットτとが混在する入力信号Xn(δ,τ)から、それぞれ独立に、かつ精度良く、DC誤差信号Sn(δ)と位相誤差信号En(τ)を検出することができる。その結果、上記位相誤差検出回路7を用いた位相同期ループ回路では、その中に独立したDC帰還ループを形成することにより、位相オフセットだけでなくDCオフセットを含めて低減することができる。
Also in this embodiment, as in FIG. 3B, the sampling phase error (phase offset τ) with respect to the analog input signal is based on the third-order approximate interpolation method using four consecutive samples of the input signal. And fluctuations in the DC component of the analog input signal (DC offset δ). At this time, the DC error signal Sn (δ) and the phase error signal En (τ) are detected independently and accurately from the input signal Xn (δ, τ) in which the DC offset δ and the phase offset τ are mixed. be able to. As a result, in the phase-locked loop circuit using the phase
上記の例では、入力信号の連続する4個のサンプルを用いる3次近似による補間について述べたが、本発明はこれに限定されない。例えば上記図3(b)において、入力信号の連続する3個のサンプル(Xn+1、Xn、Xn−1)を用いて、2次近似(2次関数)によって補間し、位相誤差を検出することも可能である。更には、5個以上のサンプルを用いてより高次(例えば、4次、5次関数)の近似によって補間することも可能である。 In the above example, interpolation by cubic approximation using four consecutive samples of the input signal has been described, but the present invention is not limited to this. For example, in FIG. 3B, the phase error is detected by interpolating by quadratic approximation (quadratic function) using three consecutive samples (X n + 1 , X n , X n-1 ) of the input signal. It is also possible to do. Furthermore, it is also possible to perform interpolation by approximation of higher order (for example, fourth order and fifth order function) using five or more samples.
本実施例では、DC帰還用メイン信号としてDC帰還回路6自身の出力信号、即ち、PR等化回路4の入力信号を用いたが、PR等化回路4の出力信号を用いても良い。また、上記実施例では、前置等化回路20を、A/D変換器3の前段に配置したが、本発明はかかる構成に限定されない。例えば、この前置等化回路20を、A/D変換器3の後段に配置しても良い。なお、以下には、かかる構成を採用した他の実施例について述べる。
In this embodiment, the output signal of the
図10は、本発明による情報再生装置の更に他の実施例を示す構成図である。本実施例が前記実施例2(図6)と異なる点は、前置等化回路20を削除し、メイン信号及び位相誤差検出回路7の入力信号をPR等化回路4の出力信号から取得する構成とした点である。位相誤差検出及びDC帰還動作は実施例2と同様である。これにより、前置等化回路20というアナログ処理回路が不要となり、回路構成が簡略化できる効果がある。
FIG. 10 is a block diagram showing still another embodiment of the information reproducing apparatus according to the present invention. This embodiment differs from the second embodiment (FIG. 6) in that the
図11は、本発明による情報再生装置の更に他の実施例を示す構成図である。図11において、12はスイッチ回路を示し、その他の図6、図10と同一物には同一符号を付している。本実施例の特徴は、スイッチ回路12がシステム制御回路30により制御され、位相誤差検出回路7の入力信号を切換えられるようにした点にある。
FIG. 11 is a block diagram showing still another embodiment of the information reproducing apparatus according to the present invention. In FIG. 11,
本実施例によれば、例えば初期の引込み動作時、或いはサーボが外れた場合やトラックジャンプした場合などの再引込み動作時においては、位相誤差検出回路7の入力信号をPR等化回路4の入力信号から取得して、同期確立や同期回復までの時間を短縮する。その後、位相誤差検出回路7の入力信号をPR等化回路4の出力信号から取得するように切換え、位相同期性能の安定化を図ることができる。このように、位相誤差検出回路7の入力信号を切換えることにより、同期時間の短縮と同期性能の安定の両立が可能となる。
According to the present embodiment, the input signal of the phase
図12は、本発明による位相誤差検出回路7の他の実施例を示す構成図である。図12において、741、751は2値化回路、743、753はモデュロ2の加算器、744、754は符号反転回路、745は論理積回路を示しており、その他前記図2、図8と同一物には同一符号を付している。
FIG. 12 is a block diagram showing another embodiment of the phase
本実施例の特徴は、連続する4個のサンプルの符号(2値化信号)Yn+1、Yn、Yn−1、Yn−2が特定のパターン、例えば「0011」または「1100」の場合のみ、位相誤差信号En(τ)およびDC誤差信号Sn(δ)を出力するようにした点にある。即ち、符号反転位置におけるランレングスが2T−2T以上の場合にのみ、本実施例の位相誤差検出を適用するというランレングス制限をかけている。この制限により、例えば、「1011」とか「0010」のような最小ランレングス1Tを含む符号列には適用しない。 The feature of this embodiment is that four consecutive sample codes (binary signals) Y n + 1 , Y n , Y n−1 , Y n−2 are in a specific pattern, for example, “0011” or “1100”. Only in this case, the phase error signal E n (τ) and the DC error signal S n (δ) are output. That is, the run length restriction is applied that the phase error detection of this embodiment is applied only when the run length at the sign inversion position is 2T-2T or more. Due to this limitation, for example, it is not applied to a code string including a minimum run length 1T such as “1011” or “0010”.
最小ランレングスが小さすぎる場合、その再生レベルは極端に低下し、位相誤差の検出は本実施例の検出法をもってしても困難になる。そのような場合、誤った位相誤差信号やDC誤差信号により後段の同期処理を悪化させる恐れがあり、本実施例はそれを回避することができる。 If the minimum run length is too small, the reproduction level is extremely lowered, and it becomes difficult to detect the phase error even with the detection method of this embodiment. In such a case, there is a possibility that the subsequent synchronization processing may be deteriorated by an erroneous phase error signal or DC error signal, and this embodiment can avoid it.
従来、ノイズなどによって符号誤りが発生した場合には、誤った位相誤差信号を出力してしまい、同期特性の悪化を招いていたが、本実施例のランレングス制限により、誤った位相誤差信号を出力しないようにできるため、同期特性の安定化を図ることができる。 Conventionally, when a code error occurs due to noise or the like, an erroneous phase error signal is output, resulting in deterioration of synchronization characteristics. However, due to the run length limitation of this embodiment, an erroneous phase error signal is output. Since the output can be prevented, the synchronization characteristic can be stabilized.
図13は、本発明による位相誤差検出回路7の更に他の実施例を示す構成図である。図13において、760はレジスタ、763はモデュロ2の加算器、764は符号反転回路、765はスイッチ回路を示しており、その他の図2、図8および図12と同一物には同一符号を付している。
FIG. 13 is a block diagram showing still another embodiment of the phase
本実施例の特徴は、連続する5個のサンプルの符号(2値化信号)Yn+1、Yn、Yn−1、Yn−2、Yn−3が特定のパターン、例えば「00011」または「11100」の場合のみ、位相誤差信号En(τ)およびDC誤差信号Sn(δ)を出力するようにした点にある。即ち、3T−2T以上のランレングス制限をかけている。さらに、前記実施例5(図12)で述べた2T−2Tのランレングス制限と切換可能な構成としている。 The feature of the present embodiment is that a code (binarized signal) Y n + 1 , Y n , Y n−1 , Y n−2 , Y n−3 of a continuous five samples is a specific pattern, for example “00011”. Alternatively, only in the case of “11100”, the phase error signal E n (τ) and the DC error signal S n (δ) are output. That is, a run length restriction of 3T-2T or more is applied. Further, the configuration can be switched to the 2T-2T run length limitation described in the fifth embodiment (FIG. 12).
本実施例は、最少ランレングスが2Tに制限されたシステムと3Tに制限されたシステムと共用化を図る上で有効となる。 This embodiment is effective in sharing the system with the minimum run length limited to 2T and the system limited to 3T.
本実施例のランレングス制限は一例であり、制限するランレングス値は採用する信号フォーマットに合わせて適宜設定することができる。 The run-length restriction of this embodiment is an example, and the run-length value to be restricted can be appropriately set according to the signal format employed.
以上に詳述したように、本発明になる位相誤差検出回路と位相同期ループ回路、更にはそれを利用した情報再生装置によれば、例えば、BDやHDVDなどの高密度化の著しい光ディスクなどの記録媒体から記録情報を再生する際、最小ランレングス信号の再生レベルが極端に低い場合においても、安定した位相同期特性が得られ、特に、高密度記録媒体の再生性能向上に貢献する。 As described in detail above, according to the phase error detection circuit and the phase-locked loop circuit of the present invention, and the information reproducing apparatus using the same, for example, an optical disk with a high density such as BD and HDVD. When reproducing recorded information from a recording medium, stable phase synchronization characteristics can be obtained even when the reproduction level of the minimum run-length signal is extremely low, and this contributes particularly to improving the reproduction performance of a high-density recording medium.
さらに、本発明になる位相誤差検出回路と位相同期ループ回路、更にはそれを利用した情報再生装置によれば、アナログ入力信号のDCレベル変動や非対称性による影響を受けることなく、安定した位相同期特性が得られ、同様に、高密度記録媒体の再生性能向上に貢献する。 Further, according to the phase error detection circuit and the phase locked loop circuit according to the present invention, and the information reproducing apparatus using the same, stable phase synchronization can be achieved without being affected by the DC level fluctuation or asymmetry of the analog input signal. The characteristic is obtained, and similarly contributes to the improvement of the reproduction performance of the high-density recording medium.
なお、上述した本発明の各実施の形態は、本発明の説明のための例示であり、従って、本発明の範囲を実施形態にのみ限定する趣旨ではない。また、当業者は、本発明の要旨を逸脱することなしに、他の様々な態様で本発明を実施できる。 Each embodiment of the present invention described above is an example for explaining the present invention, and therefore, the scope of the present invention is not limited to the embodiment. Further, those skilled in the art can implement the present invention in various other modes without departing from the gist of the present invention.
1…光ディスク媒体、2…光ピックアップ回路、3…A/D変換器、4…PR等化回路、5…最尤復号回路、6…DC帰還回路、7…位相誤差検出回路、8…ループフィルタ、9…D/A変換器、10…電圧制御発振器(VCO)、11…前置等化回路、12…スイッチ回路、20…サーボ回路、30…システム制御回路、601…減算器、602,611,621…レジスタ、603,612,622…加算器、613,623…減衰器、614…振幅制限器、710,720,730,760…レジスタ、711,721,741,751,761…2値化回路、712,731,734…加算器、713,743,753,763…モデュロ2の加算器、714,716,765…スイッチ回路、715…極性反転回路、732…減算器、733…除算器、744,754,764…符号反転回路、745…論理積回路。
DESCRIPTION OF
Claims (10)
上記入力するデジタル信号の連続する少なくとも3個以上のサンプルに対して、2次以上の高次の補間演算により、検出点におけるデジタル信号の振幅値を算出する演算手段と、
該演算手段により求めた振幅値と入力するデジタル信号の極性に基づいて、上記アナログ入力信号に対するサンプリングの位相誤差信号を出力する出力手段とを備え、
上記連続するサンプルが特定の符号列のパターンの場合に、上記出力手段から位相誤差信号を出力することを特徴とする位相誤差検出回路。 In a phase error detection circuit that samples an analog input signal with a predetermined clock, inputs an analog / digital converted digital signal, and detects a phase error of the clock,
Arithmetic means for calculating an amplitude value of the digital signal at the detection point by second-order or higher-order interpolation calculation for at least three or more consecutive samples of the input digital signal;
Output means for outputting a sampling phase error signal with respect to the analog input signal based on the amplitude value obtained by the arithmetic means and the polarity of the input digital signal;
A phase error detection circuit which outputs a phase error signal from the output means when the continuous sample is a specific code string pattern.
前記演算手段は、前記入力するデジタル信号の連続する4個のサンプルに対して3次の補間演算により振幅値を算出することを特徴とする位相誤差検出回路。 The phase error detection circuit according to claim 1,
The phase error detection circuit characterized in that the calculation means calculates an amplitude value by cubic interpolation calculation for four consecutive samples of the input digital signal.
前記連続するサンプルの符号列の最小ランレングスが2以上の場合に、前記出力手段から位相誤差信号を出力することを特徴とする位相誤差検出回路。 In the phase error detection circuit according to claim 1 or 2,
A phase error signal is output from the output means when the minimum run length of the code sequence of the consecutive samples is 2 or more.
入力信号を所定のクロックでアナログ/デジタル変換するA/D変換手段と、
該A/D変換手段の出力信号を受け、上記クロックの位相誤差を検出する上記位相誤差検出回路と、
該位相誤差検出回路からの出力信号により制御され、上記クロックを出力する発振手段とを備えたことを特徴とする位相同期ループ回路。 A phase-locked loop circuit using the phase error detection circuit according to claim 1,
A / D conversion means for analog / digital conversion of an input signal with a predetermined clock;
Receiving the output signal of the A / D conversion means and detecting the phase error of the clock;
A phase-locked loop circuit comprising: oscillation means controlled by an output signal from the phase error detection circuit and outputting the clock.
記録媒体に記録されたデジタル情報を読み出す再生手段と、
該再生手段の出力信号を所定のクロックでアナログ/デジタル変換するA/D変換手段と、
該A/D変換手段の出力信号を等化する等化手段と、
該等化手段の出力信号を最尤復号する復号手段と、
上記A/D変換手段または上記等化手段の出力信号を受け、上記クロックの位相誤差を検出する上記位相誤差検出回路と、
該位相誤差検出回路からの出力信号により制御され、上記クロックを出力する発振手段とを備えたことを特徴とする情報再生装置。 An information reproducing apparatus using the phase error detection circuit according to any one of claims 1 to 3,
Reproducing means for reading digital information recorded on the recording medium;
A / D conversion means for analog / digital conversion of the output signal of the reproduction means with a predetermined clock;
Equalization means for equalizing the output signal of the A / D conversion means;
Decoding means for maximum likelihood decoding the output signal of the equalization means;
Receiving the output signal of the A / D conversion means or the equalization means, and detecting the phase error of the clock;
An information reproducing apparatus comprising: oscillation means controlled by an output signal from the phase error detection circuit and outputting the clock.
上記入力するデジタル信号の連続する少なくとも3個以上のサンプルに対して、2次以上の高次の補間演算により、検出点におけるデジタル信号の振幅値を算出する演算手段と、
該演算手段により求めた振幅値と入力するデジタル信号の極性に基づいて、上記アナログ入力信号に対するサンプリングの位相誤差信号を出力する位相誤差出力手段と、
該演算手段により求めた振幅値と入力するデジタル信号の極性に基づいて、上記アナログ入力信号に含まれる直流誤差信号を出力する直流誤差出力手段とを備え、
上記連続するサンプルが特定の符号列のパターンの場合に、上記位相誤差出力手段および上記直流誤差出力手段から位相誤差信号および直流誤差信号を出力することを特徴とする位相誤差検出回路。 In a phase error detection circuit that samples an analog input signal with a predetermined clock, inputs an analog / digital converted digital signal, and detects a phase error of the clock,
Arithmetic means for calculating an amplitude value of the digital signal at a detection point by second-order or higher-order interpolation calculation for at least three or more consecutive samples of the input digital signal;
Phase error output means for outputting a sampling phase error signal for the analog input signal based on the amplitude value obtained by the calculation means and the polarity of the input digital signal;
DC error output means for outputting a DC error signal included in the analog input signal based on the amplitude value obtained by the calculation means and the polarity of the input digital signal,
A phase error detection circuit for outputting a phase error signal and a DC error signal from the phase error output means and the DC error output means when the consecutive samples are a specific code string pattern.
前記演算手段は、前記入力するデジタル信号の連続する4個のサンプルに対して3次の補間演算により振幅値を算出することを特徴とする位相誤差検出回路。 In the phase error detection circuit according to claim 6,
The phase error detection circuit characterized in that the calculation means calculates an amplitude value by cubic interpolation calculation for four consecutive samples of the input digital signal.
前記連続するサンプルの符号列の最小ランレングスが2以上の場合に、前記位相誤差出力手段および前記直流誤差出力手段から位相誤差信号および直流誤差信号を出力することを特徴とする位相誤差検出回路。 In the phase error detection circuit according to claim 6 or 7,
A phase error detection circuit that outputs a phase error signal and a DC error signal from the phase error output means and the DC error output means when the minimum run length of the code sequence of the consecutive samples is 2 or more.
アナログ入力信号を所定のクロックでアナログ/デジタル変換するA/D変換手段と、
該A/D変換手段の出力信号の直流レベルを制御する直流レベル制御手段と、
該直流レベル制御手段の出力信号を受け、上記クロックの位相誤差と上記アナログ入力信号に含まれる直流誤差を検出する上記位相誤差検出回路と、
該位相誤差検出回路からの位相誤差信号により制御され、上記クロックを出力する発振手段とを備え、
上記直流レベル制御手段は、上記位相誤差検出回路からの直流誤差信号により制御されることを特徴とする位相同期ループ回路。 A phase-locked loop circuit using the phase error detection circuit according to any one of claims 6 to 8,
A / D conversion means for analog / digital conversion of an analog input signal with a predetermined clock;
DC level control means for controlling the DC level of the output signal of the A / D conversion means;
Receiving the output signal of the DC level control means and detecting the phase error of the clock and the DC error included in the analog input signal;
Controlled by a phase error signal from the phase error detection circuit, and includes an oscillation means for outputting the clock,
The phase locked loop circuit, wherein the DC level control means is controlled by a DC error signal from the phase error detection circuit.
記録媒体に記録されたデジタル情報を読み出す再生手段と、
該再生手段の出力信号を所定のクロックでアナログ/デジタル変換するA/D変換手段と、
該A/D変換手段の出力信号の直流レベルを制御する直流レベル制御手段と、
該直流レベル制御手段の出力信号を等化する等化手段と、
該等化手段の出力信号を最尤復号する復号手段と、
上記直流レベル制御手段または上記等化手段の出力信号を受け、上記クロックの位相誤差と上記アナログ入力信号に含まれる直流誤差を検出する上記位相誤差検出回路と、
該位相誤差検出回路からの位相誤差信号により制御され、上記クロックを出力する発振手段とを備え、
上記直流レベル制御手段は、上記位相誤差検出回路からの直流誤差信号により制御されることを特徴とする情報再生装置。 An information reproducing apparatus using the phase error detection circuit according to any one of claims 6 to 8,
Reproducing means for reading digital information recorded on the recording medium;
A / D conversion means for analog / digital conversion of the output signal of the reproduction means with a predetermined clock;
DC level control means for controlling the DC level of the output signal of the A / D conversion means;
Equalizing means for equalizing the output signal of the DC level control means;
Decoding means for maximum likelihood decoding the output signal of the equalization means;
Receiving the output signal of the DC level control means or the equalization means, and detecting the phase error of the clock and the DC error included in the analog input signal;
Controlled by a phase error signal from the phase error detection circuit, and includes an oscillation means for outputting the clock,
The information reproducing apparatus according to claim 1, wherein the DC level control means is controlled by a DC error signal from the phase error detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005166659A JP2006344255A (en) | 2005-06-07 | 2005-06-07 | Phase error detecting circuit, phase locked loop circuit, and information reproducing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005166659A JP2006344255A (en) | 2005-06-07 | 2005-06-07 | Phase error detecting circuit, phase locked loop circuit, and information reproducing apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006344255A true JP2006344255A (en) | 2006-12-21 |
Family
ID=37641120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005166659A Pending JP2006344255A (en) | 2005-06-07 | 2005-06-07 | Phase error detecting circuit, phase locked loop circuit, and information reproducing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006344255A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009004764A1 (en) * | 2007-06-29 | 2009-01-08 | Panasonic Corporation | Information reproduced signal processng device |
JP2009129530A (en) * | 2007-11-28 | 2009-06-11 | Renesas Technology Corp | Information reproducing apparatus |
CN103753351A (en) * | 2013-12-24 | 2014-04-30 | 西安瑞特快速制造工程研究有限公司 | Reverse gap monitoring method of numerical control machine tool of fully-closed loop servo system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050001A (en) * | 1996-07-30 | 1998-02-20 | Sony Corp | Reproducing device and its method |
JPH11328875A (en) * | 1998-05-13 | 1999-11-30 | Sony Corp | Information reproducing device and reproducing method |
JPH11339401A (en) * | 1998-05-28 | 1999-12-10 | Sony Corp | Information reproducing apparatus and reproducing method |
JP2002008322A (en) * | 2000-06-26 | 2002-01-11 | Matsushita Electric Ind Co Ltd | Clock extracting circuit |
-
2005
- 2005-06-07 JP JP2005166659A patent/JP2006344255A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050001A (en) * | 1996-07-30 | 1998-02-20 | Sony Corp | Reproducing device and its method |
JPH11328875A (en) * | 1998-05-13 | 1999-11-30 | Sony Corp | Information reproducing device and reproducing method |
JPH11339401A (en) * | 1998-05-28 | 1999-12-10 | Sony Corp | Information reproducing apparatus and reproducing method |
JP2002008322A (en) * | 2000-06-26 | 2002-01-11 | Matsushita Electric Ind Co Ltd | Clock extracting circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009004764A1 (en) * | 2007-06-29 | 2009-01-08 | Panasonic Corporation | Information reproduced signal processng device |
JP2009129530A (en) * | 2007-11-28 | 2009-06-11 | Renesas Technology Corp | Information reproducing apparatus |
CN103753351A (en) * | 2013-12-24 | 2014-04-30 | 西安瑞特快速制造工程研究有限公司 | Reverse gap monitoring method of numerical control machine tool of fully-closed loop servo system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100490498B1 (en) | Digital recording/data reproducing apparatus | |
US7616395B2 (en) | Information reproduction apparatus | |
KR100771722B1 (en) | Jitter detection apparatus | |
KR100226209B1 (en) | Data reproduction apparatus | |
JPH07220409A (en) | Digital signal reproducing device | |
RU2369036C2 (en) | Device for reproduction of data with isr, recording/reproduction system and interpolation filter | |
JP4784400B2 (en) | PLL circuit and recorded information reproducing apparatus | |
JP2002190165A (en) | Digital data reproducing apparatus and digital data reproducing method | |
JP2006344255A (en) | Phase error detecting circuit, phase locked loop circuit, and information reproducing apparatus | |
JP3687425B2 (en) | Digital signal reproduction device | |
US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
JP3931021B2 (en) | Frame number detection device | |
JP4603469B2 (en) | Phase error detection circuit, phase locked loop circuit, and information reproducing apparatus | |
JP2006164347A (en) | Phase error detection circuit, phase synchronization loop circuit, and information reproducing device using same | |
JP3966342B2 (en) | Digital signal reproduction device | |
JP2888187B2 (en) | Information detection device | |
JP2008112483A (en) | Phase error detecting circuit, phase locked loop circuit, and information reproducing device | |
JP2006040458A (en) | Phase error detection circuit, phase-locked loop circuit, and information reproducing device employing the same | |
JP2004013940A (en) | Information reproducing device | |
US20070177479A1 (en) | Information reproducing apparatus and information reproducing method | |
JP4541816B2 (en) | Playback device | |
JP3689919B2 (en) | Signal reproduction device | |
JP3301691B2 (en) | Digital information playback device | |
JP4343774B2 (en) | Playback device | |
JPH0831110A (en) | Signal processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101221 |