JP2006344222A - 回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム - Google Patents
回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム Download PDFInfo
- Publication number
- JP2006344222A JP2006344222A JP2006157374A JP2006157374A JP2006344222A JP 2006344222 A JP2006344222 A JP 2006344222A JP 2006157374 A JP2006157374 A JP 2006157374A JP 2006157374 A JP2006157374 A JP 2006157374A JP 2006344222 A JP2006344222 A JP 2006344222A
- Authority
- JP
- Japan
- Prior art keywords
- clock tree
- jitter
- flip
- clock
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】一実施例でのクロックツリーにてジッタを計算する方法は、クロックツリーを複数のステージに分割し、クロックツリーに関連する回路の少なくとも一部分のモデルに従って、1以上のステージのジッタを算出する。モデルは回路のジッタのソース各々の表現を含む。本方法は、クロックツリー中の経路又は経路対に関するジッタを計算するため、クロックツリー中の経路又は経路対の各ステージのジッタを互いに統計的に合成するステップを含む。一実施例では、ジッタを効率的に計算し且つクロックスキューゼロを達成するため、モデルは回路の対称的なクロックツリーを合成し、そのツリーでは区六浮くツリーのルートからクロックツリーのシンクに至る全てのパス中の関連するステージは、近似的に電気的に互いに等価な性質を示す。
【選択図】図1
Description
STAツールはτavail(s,e)、2つのFFs間の最小利用可能サイクルを見出す:
τavail(s,e)=τ+ae-as (2)
簡明化のため、数式(2)でFFeに関する設定時間(set-up)はゼロであるとする。そしてSTAはdmaxが高々τavail(s,e)であるか否かを判定する。この分析では受信フリップフロップ捕捉クロックエッジは、送信フリップフロップクロックエッジ後の1サイクルである。従ってPLL(又は他のクロック源)サイクルジッタはこの分析に包含されるべきである。
as+dmin≧ae+thold (3)
プライムタイム(Prime Time)のような従来のSTAツールは、クロックツリー中のバッファ各々について悲観的な遅延を確保することでクロックジッタを取り扱う。このマージンは技法、プロセス、その設計でのスイッチング動作、Vdd、レイアウト等に依存する。例えばバッファの公称遅延を100psとし、変動を収容するためのマージンが15%であったとする。この場合バッファの最小遅延は85psになり、最大遅延は115psになる。ロングパス分析の間にSTAツールは、クロックソースclkからFFeに至る経路上のバッファについてこれらのマージンを公称遅延から減算し、clkからFFsに至る経路上のバッファにこれらのマージンを加算する。図2はこれらの遅延を示す。2つのクロック経路でスキューがゼロであるように設計されていたならば全体的なジッタマージンは60psになることが分かる。そのような最悪状況分析は過剰に悲観的である。なぜならclkからFFsへ至るパスの各バッファについて最大遅延状態(例えば、最大温度、最小供給電圧、最大チャネル長及び最大しきい電圧)を仮定し、clkからFFeに至るパスのバッファについて最小遅延状態(例えば、最小温度、最大供給電圧、最小チャネル長及び最小しきい電圧)を仮定しているからである。
クロックツリーにてジッタを計算する方法であって、
クロックツリーを複数のステージに分割するステップと、
クロックツリーに関連する回路の少なくとも一部分のモデルに従って、1以上のステージのジッタを算出するステップであって、前記モデルは前記回路のジッタのソース各々の表現を含むところのステップと、
クロックツリー中の経路又は経路対に関するジッタを計算するため、クロックツリー中の経路又は経路対の各ステージのジッタを互いに統計的に合成するステップと、
を有することを特徴とする方法。
(付記2)
クロックツリー中の経路又は経路対に関するジッタを用いて、クロックツリーにおける長い経路及び短い経路のタイミング分析を実行するステップ
を更に有することを特徴とする付記1記載の方法。
クロックツリーの2以上のステージが近似的に電気的に互いに等価であり、
近似的に電気的に等価なステージのジッタを算出するステップが、近似的に電気的に等価なステージ1つのみにおけるジッタを算出するステップを有し、前記近似的に電気的に等価なステージ各々におけるジッタは、近似的な電気的な均衡の結果として、近似的に互いに等しい
を特徴とする付記1記載の方法。
算出されたジッタは、クロックツリーの全ての経路又は経路の全ての対に関する最悪ケースのジッタである
ことを特徴とする付記3記載の方法。
前記回路におけるクリティカルパスの第1数の第1リストを生成するスタティックタイミング分析(STA)を前記回路で実行するステップと、
前記STAの出力を利用して、前記クロックツリー中の経路又は経路対に関して算出されたジッタに従って、前記回路の1以上のフリップフロップにおける1以上のクロック到着時間を収集するステップと、
前記回路におけるクリティカルパスの前記第1数以下の第2数の第2リストを生成するステップと、
を更に有することを特徴とする付記1記載の方法。
回路のクロックツリーを合成する方法であって、前記クロックツリーは全て互いに近似的な電気的な等価性を示すステージを有し、当該方法は、
前記回路中の多数のフリップフロップから、前記クロックツリーのレベル数を判定するステップと、
前記クロックツリーのルーティング法を決定するステップと、
前記クロックツリー中のシンクに各フリップフロップを割り当てるステップであって、該割当は如何なるフリップフロップの1つでも該フリップフロップに割り当てられたシンクまでの最大距離を最小化するものであるところのステップと、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられたシンクに各フリップフロップを結合するステップと、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられていないクロックツリー中の如何なるシンクでも、フリップフロップピンキャパシタンスに対する擬似的なキャパシタンスに結合するステップと、
バッファ及びリピータによって駆動される容量負荷に依存して、クロックツリーのシンクからルートに至るクロックツリーの経路に従って、バッファ及びリピータをクロックツリーに挿入するステップと、
を有することを特徴とする方法。
(付記7)
回路のジッタを推定する方法であって、
前記回路中のジッタ源各々の表現を含む、回路の少なくとも一部分のモデルを生成するステップと、
前記モデルを利用して、前記回路におけるジッタを推定するステップと、
を有することを特徴とする方法。
実行用に媒体中にエンコードされ、クロックツリーにてジッタを計算するための論理装置であって、
クロックツリーを複数のステージに分割するステップと、
クロックツリーに関連する回路の少なくとも一部分のモデルに従って、1以上のステージのジッタを算出するステップであって、前記モデルは前記回路のジッタのソース各々の表現を含むところのステップと、
クロックツリー中の経路又は経路対に関するジッタを計算するため、クロックツリー中の経路又は経路対の各ステージのジッタを互いに統計的に合成するステップと、
をコンピュータに実行させる論理装置。
(付記9)
クロックツリー中の経路又は経路対に関するジッタを用いて、クロックツリーにおける長い経路及び短い経路のタイミング分析を実行するステップ
を更に有することを特徴とする付記8記載の論理装置。
(付記10)
クロックツリーの2以上のステージが近似的に電気的に互いに等価であり、
近似的に電気的に等価なステージのジッタを算出するステップが、近似的に電気的に等価なステージ1つのみにおけるジッタを算出するステップを有し、前記近似的に電気的に等価なステージ各々におけるジッタは、近似的な電気的な均衡の結果として、近似的に互いに等しい
を特徴とする付記7記載の論理装置。
(付記11)
算出されたジッタは、クロックツリーの全ての経路又は経路の全ての対に関する最悪ケースのジッタである
ことを特徴とする付記10記載の論理装置。
(付記12)
前記回路におけるクリティカルパスの第1数の第1リストを生成するスタティックタイミング分析(STA)を前記回路で実行するステップと、
前記STAの出力を利用して、前記クロックツリー中の経路又は経路対に関して算出されたジッタに従って、前記回路の1以上のフリップフロップにおける1以上のクロック到着時間を収集するステップと、
前記回路におけるクリティカルパスの前記第1数以下の第2数の第2リストを生成するステップと、
を更に実行させることを特徴とする付記8記載の論理装置。
(付記13)
実行用に媒体中にエンコードされる、回路のクロックツリーを合成するための論理装置であって、前記クロックツリーは全て互いに近似的な電気的な等価性を示すステージを有し、当該論理装置は、
前記回路中の多数のフリップフロップから、前記クロックツリーのレベル数を判定するステップと、
前記クロックツリーのルーティング法を決定するステップと、
前記クロックツリー中のシンクに各フリップフロップを割り当てるステップであって、該割当は如何なるフリップフロップの1つでも該フリップフロップに割り当てられたシンクまでの最大距離を最小化するものであるところのステップと、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられたシンクに各フリップフロップを結合するステップと、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられていないクロックツリー中の如何なるシンクでも、フリップフロップピンキャパシタンスに対する擬似的なキャパシタンスに結合するステップと、
バッファ及びリピータによって駆動される容量負荷に依存して、クロックツリーのシンクからルートに至るクロックツリーの経路に従って、バッファ及びリピータをクロックツリーに挿入するステップと、
をコンピュータに実行させる論理装置。
(付記14)
実行用に媒体中にエンコードされる、回路のジッタを推定するための論理装置であって、
前記回路中のジッタ源各々の表現を含む、回路の少なくとも一部分のモデルを生成するステップと、
前記モデルを利用して、前記回路におけるジッタを推定するステップと、
をコンピュータに実行させる論理装置。
クロックツリーにてジッタを計算するシステムであって、
クロックツリーを複数のステージに分割する手段と、
クロックツリーに関連する回路の少なくとも一部分のモデルに従って、1以上のステージのジッタを算出する手段であって、前記モデルは前記回路のジッタのソース各々の表現を含むところの手段と、
クロックツリー中の経路又は経路対に関するジッタを計算するため、クロックツリー中の経路又は経路対の各ステージのジッタを互いに統計的に合成する手段と、
を有することを特徴とするシステム。
(付記16)
回路のクロックツリーを合成するシステムであって、前記クロックツリーは全て互いに近似的な電気的な等価性を示すステージを有し、当該システムは、
前記回路中の多数のフリップフロップから、前記クロックツリーのレベル数を判定する手段と、
前記クロックツリーのルーティング法を決定する手段と、
前記クロックツリー中のシンクに各フリップフロップを割り当てる手段であって、該割当は如何なるフリップフロップの1つでも該フリップフロップに割り当てられたシンクまでの最大距離を最小化するものであるところの手段と、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられたシンクに各フリップフロップを結合する手段と、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられていないクロックツリー中の如何なるシンクでも、フリップフロップピンキャパシタンスに対する擬似的なキャパシタンスに結合する手段と、
バッファ及びリピータによって駆動される容量負荷に依存して、クロックツリーのシンクからルートに至るクロックツリーの経路に従って、バッファ及びリピータをクロックツリーに挿入する手段と、
を有することを特徴とするシステム。
(付記17)
回路のジッタを推定するシステムであって、
前記回路中のジッタ源各々の表現を含む、回路の少なくとも一部分のモデルを生成する手段と、
前記モデルを利用して、前記回路におけるジッタを推定する手段と、
を有することを特徴とするシステム。
Claims (10)
- クロックツリーにてジッタを計算する方法であって、
クロックツリーを複数のステージに分割するステップと、
クロックツリーに関連する回路の少なくとも一部分のモデルに従って、1以上のステージのジッタを算出するステップであって、前記モデルは前記回路のジッタのソース各々の表現を含むところのステップと、
クロックツリー中の経路又は経路対に関するジッタを計算するため、クロックツリー中の経路又は経路対の各ステージのジッタを互いに統計的に合成するステップと、
を有することを特徴とする方法。 - 回路のクロックツリーを合成する方法であって、前記クロックツリーは全て互いに近似的な電気的な等価性を示すステージを有し、当該方法は、
前記回路中の多数のフリップフロップから、前記クロックツリーのレベル数を判定するステップと、
前記クロックツリーのルーティング法を決定するステップと、
前記クロックツリー中のシンクに各フリップフロップを割り当てるステップであって、該割当は如何なるフリップフロップの1つでも該フリップフロップに割り当てられたシンクまでの最大距離を最小化するものであるところのステップと、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられたシンクに各フリップフロップを結合するステップと、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられていないクロックツリー中の如何なるシンクでも、フリップフロップピンキャパシタンスに対する擬似的なキャパシタンスに結合するステップと、
バッファ及びリピータによって駆動される容量負荷に依存して、クロックツリーのシンクからルートに至るクロックツリーの経路に従って、バッファ及びリピータをクロックツリーに挿入するステップと、
を有することを特徴とする方法。 - 実行用に媒体中にエンコードされ、クロックツリーにてジッタを計算するための論理装置であって、
クロックツリーを複数のステージに分割するステップと、
クロックツリーに関連する回路の少なくとも一部分のモデルに従って、1以上のステージのジッタを算出するステップであって、前記モデルは前記回路のジッタのソース各々の表現を含むところのステップと、
クロックツリー中の経路又は経路対に関するジッタを計算するため、クロックツリー中の経路又は経路対の各ステージのジッタを互いに統計的に合成するステップと、
をコンピュータに実行させる論理装置。 - クロックツリー中の経路又は経路対に関するジッタを用いて、クロックツリーにおける長い経路及び短い経路のタイミング分析を実行するステップ
を更に有することを特徴とする請求項3記載の論理装置。 - クロックツリーの2以上のステージが近似的に電気的に互いに等価であり、
近似的に電気的に等価なステージのジッタを算出するステップが、近似的に電気的に等価なステージ1つのみにおけるジッタを算出するステップを有し、前記近似的に電気的に等価なステージ各々におけるジッタは、近似的な電気的な均衡の結果として、近似的に互いに等しい
を特徴とする請求項4記載の論理装置。 - 算出されたジッタは、クロックツリーの全ての経路又は経路の全ての対に関する最悪ケースのジッタである
ことを特徴とする請求項5記載の論理装置。 - 前記回路におけるクリティカルパスの第1数の第1リストを生成するスタティックタイミング分析(STA)を前記回路で実行するステップと、
前記STAの出力を利用して、前記クロックツリー中の経路又は経路対に関して算出されたジッタに従って、前記回路の1以上のフリップフロップにおける1以上のクロック到着時間を収集するステップと、
前記回路におけるクリティカルパスの前記第1数以下の第2数の第2リストを生成するステップと、
を更に実行させることを特徴とする請求項3記載の論理装置。 - 実行用に媒体中にエンコードされる、回路のクロックツリーを合成するための論理装置であって、前記クロックツリーは全て互いに近似的な電気的な等価性を示すステージを有し、当該論理装置は、
前記回路中の多数のフリップフロップから、前記クロックツリーのレベル数を判定するステップと、
前記クロックツリーのルーティング法を決定するステップと、
前記クロックツリー中のシンクに各フリップフロップを割り当てるステップであって、該割当は如何なるフリップフロップの1つでも該フリップフロップに割り当てられたシンクまでの最大距離を最小化するものであるところのステップと、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられたシンクに各フリップフロップを結合するステップと、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられていないクロックツリー中の如何なるシンクでも、フリップフロップピンキャパシタンスに対する擬似的なキャパシタンスに結合するステップと、
バッファ及びリピータによって駆動される容量負荷に依存して、クロックツリーのシンクからルートに至るクロックツリーの経路に従って、バッファ及びリピータをクロックツリーに挿入するステップと、
をコンピュータに実行させる論理装置。 - クロックツリーにてジッタを計算するシステムであって、
クロックツリーを複数のステージに分割する手段と、
クロックツリーに関連する回路の少なくとも一部分のモデルに従って、1以上のステージのジッタを算出する手段であって、前記モデルは前記回路のジッタのソース各々の表現を含むところの手段と、
クロックツリー中の経路又は経路対に関するジッタを計算するため、クロックツリー中の経路又は経路対の各ステージのジッタを互いに統計的に合成する手段と、
を有することを特徴とするシステム。 - 回路のクロックツリーを合成するシステムであって、前記クロックツリーは全て互いに近似的な電気的な等価性を示すステージを有し、当該システムは、
前記回路中の多数のフリップフロップから、前記クロックツリーのレベル数を判定する手段と、
前記クロックツリーのルーティング法を決定する手段と、
前記クロックツリー中のシンクに各フリップフロップを割り当てる手段であって、該割当は如何なるフリップフロップの1つでも該フリップフロップに割り当てられたシンクまでの最大距離を最小化するものであるところの手段と、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられたシンクに各フリップフロップを結合する手段と、
最大距離に近似的に等しい長さのワイヤを用いて、フリップフロップに割り当てられていないクロックツリー中の如何なるシンクでも、フリップフロップピンキャパシタンスに対する擬似的なキャパシタンスに結合する手段と、
バッファ及びリピータによって駆動される容量負荷に依存して、クロックツリーのシンクからルートに至るクロックツリーの経路に従って、バッファ及びリピータをクロックツリーに挿入する手段と、
を有することを特徴とするシステム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68774005P | 2005-06-06 | 2005-06-06 | |
US60/687,740 | 2005-06-06 | ||
US11/421,988 US7890904B2 (en) | 2005-06-06 | 2006-06-02 | Estimating jitter in a clock tree of a circuit and synthesizing a jitter-aware and skew-aware clock tree |
US11/421,988 | 2006-06-02 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010290616A Division JP5104940B2 (ja) | 2005-06-06 | 2010-12-27 | 回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006344222A true JP2006344222A (ja) | 2006-12-21 |
JP4870477B2 JP4870477B2 (ja) | 2012-02-08 |
Family
ID=37519422
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006157374A Expired - Fee Related JP4870477B2 (ja) | 2005-06-06 | 2006-06-06 | 回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム |
JP2010290616A Expired - Fee Related JP5104940B2 (ja) | 2005-06-06 | 2010-12-27 | 回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010290616A Expired - Fee Related JP5104940B2 (ja) | 2005-06-06 | 2010-12-27 | 回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7890904B2 (ja) |
JP (2) | JP4870477B2 (ja) |
CN (1) | CN100414552C (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218666A (ja) * | 2007-03-02 | 2008-09-18 | Nec Electronics Corp | 半導体装置の評価方法及び評価システム |
JP2011113228A (ja) * | 2009-11-25 | 2011-06-09 | Fujitsu Ltd | 解析支援プログラム、解析支援装置、および解析支援方法 |
JP2017182773A (ja) * | 2015-11-25 | 2017-10-05 | シノプシス, インコーポレイテッドSyn0Psys, Inc. | クロックジッタエミュレーション |
KR101929440B1 (ko) * | 2017-02-23 | 2018-12-14 | 서강대학교산학협력단 | 노화현상 및 전압변이를 고려한 클럭 트리 합성 방법 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4509699B2 (ja) * | 2004-08-30 | 2010-07-21 | 富士通株式会社 | 回路解析方法および回路解析装置 |
US20070136705A1 (en) * | 2005-12-09 | 2007-06-14 | Fujitsu Limited | Timing analysis method and device |
JP2007183932A (ja) * | 2005-12-09 | 2007-07-19 | Fujitsu Ltd | タイミング解析方法及びタイミング解析装置 |
US7784003B2 (en) * | 2007-02-26 | 2010-08-24 | International Business Machines Corporation | Estimation of process variation impact of slack in multi-corner path-based static timing analysis |
US8739099B1 (en) * | 2007-07-20 | 2014-05-27 | Altera Corporation | Method and apparatus for determining clock uncertainties |
US7934186B2 (en) * | 2007-10-31 | 2011-04-26 | Institute of Computer Science (ICS) of the Foundation for Research & Technology Hellas—Foundation for Research and Technology Hellas (Forth) | Apparatus and method for optimizing delay element in asynchronous digital circuits |
US20090164155A1 (en) * | 2007-12-20 | 2009-06-25 | Agarwal Kanak B | Method and system for isolating dopant fluctuation and device length variation from statistical measurements of threshold voltage |
US9310831B2 (en) | 2008-02-06 | 2016-04-12 | Mentor Graphics Corporation | Multi-mode multi-corner clocktree synthesis |
US8255196B2 (en) * | 2008-08-25 | 2012-08-28 | Fujitsu Limited | Constructing a replica-based clock tree |
CN102317962B (zh) * | 2008-12-12 | 2016-03-16 | 纽约市哥伦比亚大学理事会 | 机器优化装置、方法和*** |
US9235675B2 (en) * | 2011-04-01 | 2016-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multidimensional monte-carlo simulation for yield prediction |
CN102955869B (zh) * | 2011-08-30 | 2015-04-08 | 国际商业机器公司 | 评估时钟偏移的方法和装置 |
US9053267B2 (en) * | 2011-12-22 | 2015-06-09 | Intel Corporation | Noise analysis using timing models |
US8464199B1 (en) * | 2012-05-16 | 2013-06-11 | International Business Machines Corporation | Circuit design using design variable function slope sensitivity |
US8904331B1 (en) * | 2012-06-29 | 2014-12-02 | Altera Corporation | Method and apparatus for performing time domain jitter modeling |
US10372852B2 (en) * | 2014-06-24 | 2019-08-06 | Synopsys, Inc. | Measurement of Aggressor/Victim capacitive coupling impact on timing |
US9602125B1 (en) | 2014-10-01 | 2017-03-21 | Northrup Grumman Systems Corporation | Wideband InP digital-to-analog converter integrated with a SiGe clock distribution network |
US10275554B1 (en) * | 2017-07-17 | 2019-04-30 | Cadence Design Systems, Inc. | Delay propagation for multiple logic cells using correlation and coskewness of delays and slew rates in an integrated circuit design |
CN109800495B (zh) * | 2019-01-14 | 2023-05-02 | 深圳忆联信息***有限公司 | 基于ddr phy物理实现的时钟树优化方法和装置 |
US10963610B1 (en) * | 2020-05-22 | 2021-03-30 | Cadence Design Systems, Inc. | Analyzing clock jitter using delay calculation engine |
CN113156293B (zh) * | 2021-03-01 | 2023-01-06 | 南京极景微半导体有限公司 | 一种多通道时钟缓冲器测试***及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002163320A (ja) * | 2000-09-08 | 2002-06-07 | Fujitsu Ltd | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US20050066298A1 (en) * | 2003-09-19 | 2005-03-24 | International Business Machines Corporation | System and method for probabilistic criticality prediction of digital circuits |
JP2006031510A (ja) * | 2004-07-20 | 2006-02-02 | Nec Electronics Corp | ジッタ解析方法、ジッタ解析装置及びジッタ解析プログラム |
JP2006065758A (ja) * | 2004-08-30 | 2006-03-09 | Fujitsu Ltd | 回路解析方法および回路解析装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3412745B2 (ja) * | 1997-09-18 | 2003-06-03 | 松下電器産業株式会社 | 半導体回路におけるクロック供給装置およびその設計方法 |
US6298315B1 (en) * | 1998-12-11 | 2001-10-02 | Wavecrest Corporation | Method and apparatus for analyzing measurements |
JP2002076125A (ja) * | 2000-08-31 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト設計方法 |
US7016805B2 (en) * | 2001-12-14 | 2006-03-21 | Wavecrest Corporation | Method and apparatus for analyzing a distribution |
JP4004788B2 (ja) * | 2001-12-18 | 2007-11-07 | 川崎マイクロエレクトロニクス株式会社 | クロックツリー合成ツールおよび合成方法 |
JP2003216676A (ja) * | 2002-01-17 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 回路システムのシミュレーション方法 |
US6819192B2 (en) * | 2002-02-14 | 2004-11-16 | Sun Microsystems, Inc. | Jitter estimation for a phase locked loop |
US6799308B2 (en) * | 2002-12-19 | 2004-09-28 | Sun Microsystems, Inc. | Timing analysis of latch-controlled digital circuits with detailed clock skew analysis |
JP4041424B2 (ja) * | 2003-03-31 | 2008-01-30 | アンリツ株式会社 | ジッタ解析方法および装置 |
CN2611716Y (zh) | 2003-04-29 | 2004-04-14 | 山东方大工程有限责任公司 | 塑料管道快速接头 |
JP2005322694A (ja) * | 2004-05-06 | 2005-11-17 | Ricoh Co Ltd | 半導体集積回路のレイアウト設計方法及び製造方法 |
US7523426B2 (en) * | 2005-03-29 | 2009-04-21 | Lsi Corporation | Intelligent timing analysis and constraint generation GUI |
US20060247906A1 (en) * | 2005-04-27 | 2006-11-02 | International Business Machines Corporation | Method for estimating clock jitter for static timing measurements of modeled circuits |
JP2006319162A (ja) * | 2005-05-13 | 2006-11-24 | Fujitsu Ltd | クロックツリー作成方法およびクロックツリー作成プログラム |
-
2006
- 2006-06-02 US US11/421,988 patent/US7890904B2/en not_active Expired - Fee Related
- 2006-06-06 JP JP2006157374A patent/JP4870477B2/ja not_active Expired - Fee Related
- 2006-06-06 CN CNB2006100885994A patent/CN100414552C/zh not_active Expired - Fee Related
-
2010
- 2010-12-27 JP JP2010290616A patent/JP5104940B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002163320A (ja) * | 2000-09-08 | 2002-06-07 | Fujitsu Ltd | 信号波形シミュレーション装置、信号波形シミュレーション方法および信号波形シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US20050066298A1 (en) * | 2003-09-19 | 2005-03-24 | International Business Machines Corporation | System and method for probabilistic criticality prediction of digital circuits |
JP2006031510A (ja) * | 2004-07-20 | 2006-02-02 | Nec Electronics Corp | ジッタ解析方法、ジッタ解析装置及びジッタ解析プログラム |
JP2006065758A (ja) * | 2004-08-30 | 2006-03-09 | Fujitsu Ltd | 回路解析方法および回路解析装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218666A (ja) * | 2007-03-02 | 2008-09-18 | Nec Electronics Corp | 半導体装置の評価方法及び評価システム |
JP2011113228A (ja) * | 2009-11-25 | 2011-06-09 | Fujitsu Ltd | 解析支援プログラム、解析支援装置、および解析支援方法 |
JP2017182773A (ja) * | 2015-11-25 | 2017-10-05 | シノプシス, インコーポレイテッドSyn0Psys, Inc. | クロックジッタエミュレーション |
US10528686B2 (en) | 2015-11-25 | 2020-01-07 | Synopsys, Inc. | Clock jitter emulation |
KR101929440B1 (ko) * | 2017-02-23 | 2018-12-14 | 서강대학교산학협력단 | 노화현상 및 전압변이를 고려한 클럭 트리 합성 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN1881224A (zh) | 2006-12-20 |
CN100414552C (zh) | 2008-08-27 |
US20060288320A1 (en) | 2006-12-21 |
JP2011100482A (ja) | 2011-05-19 |
JP4870477B2 (ja) | 2012-02-08 |
US7890904B2 (en) | 2011-02-15 |
JP5104940B2 (ja) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4870477B2 (ja) | 回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム | |
JP4719265B2 (ja) | 確率的相互接続構造設計のためのシステムおよび方法 | |
US8381142B1 (en) | Using a timing exception to postpone retiming | |
Moreira et al. | Impact of C-elements in asynchronous circuits | |
CN108073762B (zh) | 用于利用经延迟的初始化来验证经重定时的电路的方法 | |
US8365120B2 (en) | Resolving global coupling timing and slew violations for buffer-dominated designs | |
US9275178B1 (en) | Method and apparatus for considering paths influenced by different power supply domains in timing analysis | |
TW201905742A (zh) | 增強去耦電容的實施方式的系統、方法及電腦產品 | |
Sze et al. | Path based buffer insertion | |
Kim et al. | Resource allocation and design techniques of prebond testable 3-D clock tree | |
Teehan et al. | Towards reliable 5Gbps wave-pipelined and 3Gbps surfing interconnect in 65nm FPGAs | |
JP2005352916A (ja) | Lsi設計方法 | |
Xu et al. | Process-induced skew variation for scaled 2-D and 3-D ICs | |
Wu et al. | Asynchronous circuit placement by lagrangian relaxation | |
Wason et al. | An efficient uncertainty-and skew-aware methodology for clock tree synthesis and analysis | |
Moreira et al. | Beware the dynamic C-element | |
Ewetz et al. | A useful skew tree framework for inserting large safety margins | |
Zukoski et al. | Reliability-driven don't care assignment for logic synthesis | |
Lu et al. | Clock buffer polarity assignment with skew tuning | |
De Villiers | Automated synthesis, placement and routing of large-scale RSFQ integrated circuits | |
Kulkarni et al. | A fast, energy efficient, field programmable threshold-logic array | |
Melikyan et al. | Multifactor initial placement of IC cells | |
Reuben et al. | Buffer reduction algorithm for mesh-based clock distribution | |
Siang et al. | An automated clock distribution topology in SoC designs | |
Li et al. | A variation-aware hold time fixing methodology for single flux quantum logic circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |