JP2006339837A

JP2006339837A - Circuit integration high frequency amplifier

Info

Publication number: JP2006339837A
Application number: JP2005159874A
Authority: JP
Inventors: Kazuharu Aoki; 一晴青木
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2005-05-31
Filing date: 2005-05-31
Publication date: 2006-12-14

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit integration high frequency amplifier in which generation of parasitic oscillation in high frequency band can be prevented even if a transistor bias circuit used in a high frequency amplification stage is subjected to circuit integration. <P>SOLUTION: The circuit integration high frequency amplifier comprises a transistor high frequency amplification stage 3 comprising a bipolar transistor 12, and a transistor bias circuit 6 for supplying a base bias voltage to the bipolar transistor 12 through an emitter follower transistor 15. In the transistor bias circuit 6, collector of the emitter follower transistor 15 is connected through a damper resistor 21 for preventing abnormal oscillation with a DC power supply 9 arranged on the outside of the integrated circuit, and a capacitor 22 is connected between the collector and the earth in the integrated circuit. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、集積回路化高周波増幅器に係り、特に、バイポーラトランジスタからなる高周波増幅段とバイポーラトランジスタにエミッタフォロワトランジスタを通してベースバイアスを供給するトランジスタバイアス回路とを集積回路で構成した際に、高周波増幅段に発生する異常発振の防止手段をトランジスタバイアス回路内に設けた集積回路化高周波増幅器に関する。 The present invention relates to an integrated circuit high-frequency amplifier, and in particular, when a high-frequency amplifier stage composed of a bipolar transistor and a transistor bias circuit for supplying a base bias to the bipolar transistor through an emitter-follower transistor are formed by an integrated circuit, the high-frequency amplifier stage The present invention relates to an integrated circuit high-frequency amplifier provided with a means for preventing abnormal oscillation occurring in the transistor bias circuit.

一般に、携帯電話等に用いられる無線通信機器においては、主に、ＣＤＭＡ（Code Division Multiple Access）などのデジタル伝送方式が用いられており、この無線通信機器に用いられる高周波増幅器としては、高利得のもの、高効率のもの、周囲温度変動の影響を受け難いもの、広いダイナミックレンジを持った出力レベルを有するもの、線形動作を行い高出力のもの、利得制御電圧が比較的低いものである等の要求がなされている。 In general, digital communication systems such as CDMA (Code Division Multiple Access) are mainly used in wireless communication devices used in mobile phones and the like, and high-frequency amplifiers used in these wireless communication devices have high gain. High-efficiency, low-susceptibility to ambient temperature fluctuations, high output level with a wide dynamic range, high output with linear operation, gain control voltage is relatively low, etc. A request has been made.

この場合、これら要求をできるだけ満たすものとして、高周波増幅段にはエミッタ接地型バイポーラトランジスタが用いられ、そのエミッタ接地型バイポーラトランジスタにベースバイアスを供給するトランジスタバイアス回路には出力段にエミッタフォロワトランジスタが用いられたものが知られており、そのトランジスタバイアス回路の一例として特開２００２−１００９３８号公報に記載された高出力増幅器がある。 In this case, in order to satisfy these requirements as much as possible, a grounded-emitter bipolar transistor is used for the high-frequency amplification stage, and an emitter-follower transistor is used for the output stage for the transistor bias circuit that supplies the base bias to the grounded-emitter bipolar transistor. As an example of the transistor bias circuit, there is a high-power amplifier described in Japanese Patent Laid-Open No. 2002-1000093.

図４は、特開２００２−１００９３８号公報に記載されたトランジスタバイアス回路の構成を示す回路図であり、集積回路化されているものである。 FIG. 4 is a circuit diagram showing a configuration of a transistor bias circuit described in Japanese Patent Laid-Open No. 2002-1000093, and is an integrated circuit.

図４に示されるように、このトランジスタバイアス回路は、エミッタフォロワトランジスタ５１と、ダイオード接続された３つのトランジスタ５２、５３、５４と、２つのバイアス抵抗５５、５６と、バイアス出力端子５７と、電源端子５８と、制御電圧端子５９とからなり、この他に、第１寄生容量６０と、第２寄生容量６１と、寄生インダクタ６２を有している。この場合、２つのトランジスタ５２、５３とバイアス抵抗５５は、制御電圧端子５９と接地点間に直列接続されて第１分圧回路を構成し、トランジスタ５４とバイアス抵抗５６は、制御電圧端子５９と接地点間に直列接続されて第２分圧回路を構成している。 As shown in FIG. 4, the transistor bias circuit includes an emitter follower transistor 51, three diode-connected transistors 52, 53, 54, two bias resistors 55, 56, a bias output terminal 57, a power supply A terminal 58 and a control voltage terminal 59 are included, and in addition, a first parasitic capacitor 60, a second parasitic capacitor 61, and a parasitic inductor 62 are provided. In this case, the two transistors 52 and 53 and the bias resistor 55 are connected in series between the control voltage terminal 59 and the ground point to constitute a first voltage dividing circuit, and the transistor 54 and the bias resistor 56 are connected to the control voltage terminal 59 and A second voltage dividing circuit is configured by being connected in series between the ground points.

そして、エミッタフォロワトランジスタ５１は、エミッタがバイアス出力端子５７に接続されるとともに、第２分圧回路のトランジスタ５４とバイアス抵抗５６の接続点に接続され、ベースが第１分圧回路のトランジスタ５２とバイアス抵抗５５の接続点に接続され、コレクタが電源端子５８に接続される。また、第１寄生容量６０はエミッタフォロワトランジスタ５１のコレクタと接地点間に存在し、第２寄生容量６１は電源端子５８と接地点間に存在し、寄生インダクタ６２はエミッタフォロワトランジスタ５１のコレクタと電源端子５８とを結ぶライン上に存在している。なお、図４には図示されていないが、バイアス出力端子５７が高周波増幅段を構成するエミッタ接地型バイポーラトランジスタのベースに導電接続されている。 The emitter follower transistor 51 has an emitter connected to the bias output terminal 57, is connected to a connection point between the transistor 54 of the second voltage dividing circuit and the bias resistor 56, and a base is connected to the transistor 52 of the first voltage dividing circuit. The collector is connected to the connection point of the bias resistor 55, and the collector is connected to the power supply terminal 58. The first parasitic capacitor 60 exists between the collector of the emitter follower transistor 51 and the ground point, the second parasitic capacitor 61 exists between the power supply terminal 58 and the ground point, and the parasitic inductor 62 is connected to the collector of the emitter follower transistor 51. It exists on a line connecting the power supply terminal 58. Although not shown in FIG. 4, the bias output terminal 57 is conductively connected to the base of a common-emitter bipolar transistor constituting a high-frequency amplification stage.

前記構成によるトランジスタバイアス回路は、次のように動作する。 The transistor bias circuit configured as described above operates as follows.

いま、制御電圧端子５９に制御電圧Ｖｃｏｎｔが供給され、電源端子５８に電源電圧Ｖｃｃが供給されると、第１分圧回路によって分圧された制御電圧Ｖｃｏｎｔの第１分圧電圧がエミッタフォロワトランジスタ５１のベースに供給され、同時に第２分圧回路によって分圧された制御電圧Ｖｃｏｎｔの第２分圧電圧がエミッタフォロワトランジスタ５１のエミッタに供給される。このとき、エミッタフォロワトランジスタ５１は、ベースに供給された第１分圧電圧に対応してそのエミッタの第２分圧電圧を調整してバイアス電圧を発生させ、発生したバイアス電圧をバイアス出力端子５７に供給する。 Now, when the control voltage Vcont is supplied to the control voltage terminal 59 and the power supply voltage Vcc is supplied to the power supply terminal 58, the first divided voltage of the control voltage Vcont divided by the first voltage dividing circuit is the emitter follower transistor. The second divided voltage of the control voltage Vcont, which is supplied to the base of 51 and simultaneously divided by the second voltage dividing circuit, is supplied to the emitter of the emitter follower transistor 51. At this time, the emitter follower transistor 51 generates a bias voltage by adjusting the second divided voltage of the emitter corresponding to the first divided voltage supplied to the base, and the generated bias voltage is applied to the bias output terminal 57. To supply.

このとき、バイアス出力端子５７に供給されたバイアス電圧は、図示されていない高周波増幅段を構成するエミッタ接地型バイポーラトランジスタのベースに供給され、それによりエミッタ接地型バイポーラトランジスタの動作点が設定される。この場合、制御電圧端子５９に供給される制御電圧Ｖｃｏｎｔが変動すると、その制御電圧Ｖｃｏｎｔの変動に対応してエミッタフォロワトランジスタ５１のエミッタ電圧が変動するので、制御電圧Ｖｃｏｎｔの変動に対応したバイアス電圧がエミッタ接地型バイポーラトランジスタのベースに供給される。
特開２００３−１００９３８号公報（特に、図７） At this time, the bias voltage supplied to the bias output terminal 57 is supplied to the base of a grounded-emitter bipolar transistor constituting a high-frequency amplification stage (not shown), thereby setting the operating point of the grounded-emitter bipolar transistor. . In this case, when the control voltage Vcont supplied to the control voltage terminal 59 varies, the emitter voltage of the emitter follower transistor 51 varies corresponding to the variation of the control voltage Vcont, and therefore the bias voltage corresponding to the variation of the control voltage Vcont. Is supplied to the base of the common emitter bipolar transistor.
Japanese Unexamined Patent Publication No. 2003-1000093 (particularly FIG. 7)

前記特開２００３−１００９３８号公報に開示されたトランジスタバイアス回路は、一応のところ、前述のような要求を満たすような動作が行われるものであるが、当該集積回路化されたトランジスタバイアス回路を高周波増幅段のエミッタ接地型バイポーラトランジスタのベースバイアス回路に用いた場合、エミッタフォロワトランジスタ５１のコレクタと接地点間に存在する第１寄生容量６０と電源端子５８と接地点間に存在する第２寄生容量６１及びエミッタフォロワトランジスタ５１のコレクタと電源端子５８と結ぶライン上に存在する寄生インダクタ６２の影響を無視することができなくなり、エミッタフォロワトランジスタ５１の動作は不安定になる。 The transistor bias circuit disclosed in Japanese Patent Laid-Open No. 2003-1000093 is operated so as to satisfy the above-mentioned requirements, but the integrated transistor bias circuit is used as a high frequency device. When used in a base bias circuit of an amplifier-grounded emitter-grounded bipolar transistor, a first parasitic capacitor 60 existing between the collector of the emitter follower transistor 51 and the ground point, a second parasitic capacitor existing between the power supply terminal 58 and the ground point. 61 and the influence of the parasitic inductor 62 existing on the line connecting the collector of the emitter follower transistor 51 and the power supply terminal 58 cannot be ignored, and the operation of the emitter follower transistor 51 becomes unstable.

このような状態は、図３に示されるトランジスタバイアス回路における周波数に対する安定係数の変化状態を示す特性図からも明らかである。図３に図示された特性図は、横軸がＧＨｚで表した周波数、縦軸が安定係数Ｋであって、安定係数Ｋが１以上であればその周波数で安定な動作が行われるが、安定係数Ｋが１以下０以上の範囲内であればその周波数で不安定な動作になり、安定係数Ｋが０以下のマイナスの範囲であればその周波数で発振状態になることを表しているものである。 Such a state is also apparent from the characteristic diagram showing the change state of the stability coefficient with respect to the frequency in the transistor bias circuit shown in FIG. In the characteristic diagram shown in FIG. 3, if the horizontal axis represents the frequency in GHz, the vertical axis represents the stability coefficient K, and the stability coefficient K is 1 or more, stable operation is performed at that frequency. If the coefficient K is in the range of 1 or less and 0 or more, the operation is unstable at that frequency, and if the stability coefficient K is in the negative range of 0 or less, the oscillation state is indicated at that frequency. is there.

すなわち、トランジスタバイアス回路においては、第１寄生容量６０と第２寄生容量６１と寄生インダクタ６２が、例えば２ＧＨｚ近傍の周波数に共振する並列共振回路を構成するようになるので、共振周波数においてはエミッタフォロワトランジスタ５１のコレクタと接地点間のインピーダンスが大幅に増大し、図３に図示の特性図の曲線２に示されるように、エミッタフォロワトランジスタ５１を含む回路はその共振周波数近傍の周波数において安定係数Ｋが０以下に低下し、その周波数で寄生発振を発生する確率が増大する。そして、エミッタフォロワトランジスタ５１を含む回路が寄生発振を発生した場合は、その寄生発振信号がエミッタ接地型バイポーラトランジスタのベースに供給され、エミッタ接地型バイポーラトランジスタから不要な高周波信号が出力されたり、エミッタ接地型バイポーラトランジスタの動作が不安定になったりする。 That is, in the transistor bias circuit, the first parasitic capacitor 60, the second parasitic capacitor 61, and the parasitic inductor 62 constitute a parallel resonant circuit that resonates at a frequency in the vicinity of 2 GHz, for example. The impedance between the collector of the transistor 51 and the grounding point is greatly increased, and the circuit including the emitter follower transistor 51 has a stability coefficient K at a frequency in the vicinity of the resonance frequency as shown by the curve 2 in the characteristic diagram shown in FIG. Decreases to 0 or less, and the probability of occurrence of parasitic oscillation at that frequency increases. When the circuit including the emitter follower transistor 51 generates parasitic oscillation, the parasitic oscillation signal is supplied to the base of the common emitter bipolar transistor, and an unnecessary high frequency signal is output from the common emitter bipolar transistor. The operation of the grounded bipolar transistor becomes unstable.

ところで、トランジスタバイアス回路を集積回路化しないで構成した場合、寄生インダクタ６２は存在するものの、第１寄生容量６０及び第２寄生容量６１が明白な形で存在したいため、２ＧＨｚ近傍の周波数に共振する並列共振回路が構成されず、２ＧＨｚ近傍の周波数による寄生発振の発生は生じないが、例えば６ＧＨｚ以上の周波数においては寄生インダクタ６２の影響が大きくなり、図３に図示の特性図の曲線１に示されるように、エミッタフォロワトランジスタ５１を含む回路は６ＧＨｚ以上の周波数において安定係数Ｋが０以下に低下するようになり、６ＧＨｚ以上のいずれかの周波数で寄生発振を生じる確率が増大する。 By the way, when the transistor bias circuit is not integrated, the parasitic inductor 62 is present, but the first parasitic capacitor 60 and the second parasitic capacitor 61 are clearly present, and therefore resonates at a frequency near 2 GHz. A parallel resonant circuit is not formed, and the occurrence of parasitic oscillation due to a frequency in the vicinity of 2 GHz does not occur. However, the influence of the parasitic inductor 62 becomes large at a frequency of, for example, 6 GHz or more, and is shown by curve 1 in the characteristic diagram shown in FIG. As described above, in the circuit including the emitter follower transistor 51, the stability coefficient K decreases to 0 or less at a frequency of 6 GHz or more, and the probability that parasitic oscillation occurs at any frequency of 6 GHz or more increases.

本発明は、このような技術的背景に鑑みてなされたもので、その目的は、高周波増幅段に用いるトランジスタバイアス回路を集積回路化しても、高周波帯域において寄生発振の発生を防止できる集積回路化高周波増幅器を提供することにある。 The present invention has been made in view of such a technical background, and an object of the present invention is to provide an integrated circuit capable of preventing the occurrence of parasitic oscillation in the high frequency band even if the transistor bias circuit used in the high frequency amplification stage is integrated. It is to provide a high frequency amplifier.

前記目的を達成するために、本発明による集積回路化高周波増幅器は、バイポーラトランジスタにより構成されるトランジスタ高周波増幅段と、バイポーラトランジスタにエミッタフォロワトランジスタを通してベースバイアス電圧を供給するトランジスタバイアス回路とを有するものであって、トランジスタバイアス回路は、エミッタフォロワトランジスタのコレクタが異常発振防止用ダンパー抵抗を介して集積回路外に配置した直流電源に接続されるとともに、集積回路内でコレクタと接地間にコンデンサが接続されている第１の手段を具備する。 In order to achieve the above object, an integrated circuit high-frequency amplifier according to the present invention includes a transistor high-frequency amplifier stage constituted by a bipolar transistor, and a transistor bias circuit for supplying a base bias voltage to the bipolar transistor through an emitter-follower transistor. In the transistor bias circuit, the collector of the emitter follower transistor is connected to a DC power source disposed outside the integrated circuit via a damper resistor for preventing abnormal oscillation, and a capacitor is connected between the collector and ground in the integrated circuit. The first means is provided.

また、前記目的を達成するために、本発明による集積回路化高周波増幅器は、前記第１の手段に加えて、トランジスタバイアス回路は、集積回路内でエミッタフォロワトランジスタのベースに直列に異常発振防止用ベース抵抗が接続されている第２の手段を具備する。 In order to achieve the above object, an integrated circuit high-frequency amplifier according to the present invention includes, in addition to the first means, a transistor bias circuit for preventing abnormal oscillation in series with the base of an emitter follower transistor in the integrated circuit. Second means to which a base resistor is connected are provided.

さらに、前記目的を達成するために、本発明による集積回路化高周波増幅器は、バイポーラトランジスタにより構成されるトランジスタ高周波増幅段と、バイポーラトランジスタにエミッタフォロワトランジスタを通してベースバイアス電圧を供給するトランジスタバイアス回路とを有するものであって、トランジスタバイアス回路は、エミッタフォロワトランジスタのコレクタが集積回路外に配置した直流電源に接続されるとともに、集積回路内でコレクタと接地間にコンデンサが接続され、集積回路内でエミッタフォロワトランジスタのベースに直列に発振防止用抵抗が接続されている第３の手段を具備する。 In order to achieve the above object, an integrated circuit high-frequency amplifier according to the present invention comprises a transistor high-frequency amplifier stage constituted by a bipolar transistor, and a transistor bias circuit for supplying a base bias voltage to the bipolar transistor through an emitter-follower transistor. The transistor bias circuit includes a collector of an emitter follower transistor connected to a DC power source disposed outside the integrated circuit, and a capacitor connected between the collector and ground in the integrated circuit, and an emitter in the integrated circuit. A third means is provided in which an oscillation preventing resistor is connected in series to the base of the follower transistor.

前記第１、第２及び第３の手段におけるトランジスタ高周波増幅段は、並列接続された複数個のバイポーラトランジスタによって構成された出力増幅段を含むものであることが好ましい。 The transistor high frequency amplification stage in the first, second and third means preferably includes an output amplification stage constituted by a plurality of bipolar transistors connected in parallel.

以上のように、本発明による集積回路化高周波増幅器によれば、トランジスタバイアス回路は、エミッタフォロワトランジスタのコレクタに異常発振防止用ダンパー抵抗を接続する、または、集積回路内でエミッタフォロワトランジスタのベースに直列に異常発振防止用ベース抵抗を接続する、もしくは、エミッタフォロワトランジスタのコレクタに異常発振防止用ダンパー抵抗を接続し、かつ、エミッタフォロワトランジスタのベースに直列に異常発振防止用ベース抵抗を接続するようにしたので、エミッタフォロワトランジスタのコレクタに形成される寄生容量と寄生インダクタによる並列共振回路の影響が前記１つまたは２つの異常発振防止用抵抗の接続によって大幅に緩和され、エミッタフォロワトランジスタを含む回路の安定係数Ｋが１以下に低下することがなくなり、エミッタフォロワトランジスタを含む回路が寄生発振を生じたり、不安定になったりするのをなくせるという効果がある。 As described above, according to the integrated circuit high-frequency amplifier according to the present invention, the transistor bias circuit is connected to the collector of the emitter follower transistor with the damper resistor for preventing abnormal oscillation, or to the base of the emitter follower transistor in the integrated circuit. Connect a base resistor for preventing abnormal oscillation in series, or connect a damper resistor for preventing abnormal oscillation to the collector of the emitter follower transistor, and connect a base resistor for preventing abnormal oscillation in series to the base of the emitter follower transistor. Therefore, the influence of the parallel resonance circuit formed by the parasitic capacitance and the parasitic inductor formed at the collector of the emitter follower transistor is greatly mitigated by the connection of the one or two abnormal oscillation preventing resistors, and the circuit including the emitter follower transistor. Stability factor There no longer be reduced to 1 or less, or cause circuit parasitic oscillation including an emitter follower transistor, there is an effect that Nakuseru from or become unstable.

以下、本発明の実施の形態を図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明による集積回路化高周波増幅器の第１の実施の形態に係るもので、その要部構成を示す回路図である。 FIG. 1 relates to a first embodiment of an integrated circuit high-frequency amplifier according to the present invention, and is a circuit diagram showing a main configuration thereof.

図１に示されるように、この実施の形態による集積回路化高周波増幅器は、集積回路化された第１、第２及び第３高周波増幅段１、２、３と、同じく集積回路化された第１、第２及び第３トランジスタバイアス回路４、５、６と、信号入力端子７と、信号出力端子８と、集積回路外に配置した直流電源９及び制御電圧源１０と外部接続バイパスコンデンサ１１とを備えている。この場合、入力増幅段を構成する第１高周波増幅段１と中間増幅段を構成する第２高周波増幅段２と出力増幅段を構成する第３高周波増幅段３は、信号入力端子７と信号出力端子８間に順次従属接続され、第１高周波増幅段１に対応して第１トランジスタバイアス回路４が、第２高周波増幅段２に対応して第２トランジスタバイアス回路５が、第３トランジスタバイアス回路３に対応して第３ランジスタバイアス回路６が接続配置されている。 As shown in FIG. 1, the integrated circuit high-frequency amplifier according to this embodiment includes first, second, and third high-frequency amplifier stages 1, 2, and 3 integrated into an integrated circuit, and a first integrated circuit. 1, 2nd and 3rd transistor bias circuits 4, 5, 6, signal input terminal 7, signal output terminal 8, DC power supply 9 and control voltage source 10 arranged outside the integrated circuit, and external connection bypass capacitor 11 It has. In this case, the first high frequency amplification stage 1 constituting the input amplification stage, the second high frequency amplification stage 2 constituting the intermediate amplification stage, and the third high frequency amplification stage 3 constituting the output amplification stage are connected to the signal input terminal 7 and the signal output. The first transistor bias circuit 4 corresponds to the first high-frequency amplifier stage 1, the second transistor bias circuit 5 corresponds to the second high-frequency amplifier stage 2, and the third transistor bias circuit is connected in series between the terminals 8. A third transistor bias circuit 6 is connected and arranged corresponding to 3.

この場合、第１高周波増幅段１と第２高周波増幅段２と第３高周波増幅段３は、いずれもその主要回路部分が同じ構成のものであり、同様に、第１トランジスタバイアス回路４と第２トランジスタバイアス回路５と第３トランジスタバイアス回路６のいずれもその主要回路部分が同じ構成のものであるので、以下、代表的な構成として、第３高周波増幅段３の構成と第３トランジスタバイアス回路６の構成について説明し、その他の高周波増幅段１、２とその他のトランジスタバイアス回路４、５の構成の説明は省略する。 In this case, the first high-frequency amplification stage 1, the second high-frequency amplification stage 2, and the third high-frequency amplification stage 3 have the same main circuit part, and similarly, the first transistor bias circuit 4 and the first high-frequency amplification stage 2 Since both of the two-transistor bias circuit 5 and the third transistor bias circuit 6 have the same main circuit portion, the configuration of the third high-frequency amplifier stage 3 and the third transistor bias circuit will be described below as typical configurations. 6 will be described, and descriptions of the other high-frequency amplifier stages 1 and 2 and the other transistor bias circuits 4 and 5 will be omitted.

まず、第３高周波増幅段３は、エミッタ接地バイポーラトランジスタ１２と、コレクタ負荷となるインダクタ１３と、結合コンデンサ１４とからなっている。そして、エミッタ接地バイポーラトランジスタ１２は、ベースが第２高周波増幅段２の出力端に接続され、エミッタが接地接続され、コレクタがインダクタ１３を通して直流電源９に接続されるとともに、結合コンデンサ１４を通してアンテナ整合回路（図番なし）に接続されている。この場合、図１においては、エミッタ接地バイポーラトランジスタ１２として１個のトランジスタを用いている例が図示されているが、実際には第３高周波増幅段３の高周波信号出力は大電力のものである場合が多いので、エミッタ接地バイポーラトランジスタ１２として複数個のバイポーラトランジスタが並列接続された構成のエミッタ接地バイポーラトランジスタ１２を用いることが好ましい。 First, the third high-frequency amplification stage 3 includes a grounded-emitter bipolar transistor 12, an inductor 13 serving as a collector load, and a coupling capacitor 14. The grounded-emitter bipolar transistor 12 has a base connected to the output terminal of the second high-frequency amplifier stage 2, an emitter connected to the ground, a collector connected to the DC power source 9 through the inductor 13, and antenna matching through the coupling capacitor 14. It is connected to a circuit (no figure number). In this case, FIG. 1 shows an example in which one transistor is used as the grounded-emitter bipolar transistor 12, but the high-frequency signal output of the third high-frequency amplifier stage 3 is actually high power. Since there are many cases, it is preferable to use the grounded emitter bipolar transistor 12 having a configuration in which a plurality of bipolar transistors are connected in parallel as the grounded emitter bipolar transistor 12.

次に、第３トランジスタバイアス回路６は、エミッタフォロワトランジスタ１５と、エミッタ負荷抵抗１６と、結合抵抗１７と、ベースバイアス回路を構成する抵抗１８及び２つのダイオード接続トランジスタ１９、２０とからなっている。この他に、第３トランジスタバイアス回路６に特有の構成として、異常発振防止用ダンパー抵抗２１が設けられ、さらに、他のトランジスタバイアス回路４、５にも同じように存在するが、集積回路内にある寄生容量２２と、接続リードの寄生インダクタ２３が特別に図示されている。そして、エミッタフォロワトランジスタ１５は、エミッタがエミッタ負荷抵抗１６を通して接地接続されるとともに、結合抵抗１７を通してエミッタ接地バイポーラトランジスタ１２のベースに接続され、ベースがベースバイアス回路における抵抗１８とダイオード接続トランジスタ１９の接続点に接続され、コレクタが異常発振防止用ダンパー抵抗２１と寄生インダクタ２３とを通して直流電源９に接続されるとともに、寄生容量２２を通して接地接続される。この場合、異常発振防止用ダンパー抵抗２１としては例えば５Ωの抵抗が使用される。 Next, the third transistor bias circuit 6 includes an emitter follower transistor 15, an emitter load resistor 16, a coupling resistor 17, a resistor 18 constituting a base bias circuit, and two diode-connected transistors 19 and 20. . In addition, as a configuration peculiar to the third transistor bias circuit 6, a damper resistor 21 for preventing abnormal oscillation is provided. Further, the other transistor bias circuits 4 and 5 are also present in the integrated circuit. A certain parasitic capacitance 22 and a parasitic inductor 23 of the connecting lead are specifically illustrated. The emitter follower transistor 15 has an emitter connected to the ground through the emitter load resistor 16 and is connected to the base of the common emitter bipolar transistor 12 through the coupling resistor 17. The base is connected to the resistor 18 and the diode connected transistor 19 in the base bias circuit. The collector is connected to the connection point, and the collector is connected to the DC power supply 9 through the abnormal oscillation preventing damper resistor 21 and the parasitic inductor 23 and is also connected to the ground through the parasitic capacitance 22. In this case, for example, a 5Ω resistor is used as the damper resistor 21 for preventing abnormal oscillation.

前記構成による第３高周波増幅段３及び第３トランジスタバイアス回路６は、次のように動作する。 The third high frequency amplification stage 3 and the third transistor bias circuit 6 having the above-described configuration operate as follows.

いま、直流電源９から直流電力が出力され、また、制御電圧源１０から制御電圧が出力されると、エミッタフォロワトランジスタ１５は、ベースにベースバイアス回路によって分圧された制御電圧が供給され、それによりエミッタに分圧された制御電圧に対応するエミッタ電圧が出力され、そのエミッタ電圧がバイアス電圧として結合抵抗１７を通してエミッタ接地バイポーラトランジスタ１２のベースに供給される。このとき、エミッタ接地バイポーラトランジスタ１２は、コレクタにインダクタ１３を介して直流電源９の直流電力が供給され、ベースにエミッタフォロワトランジスタ１５からバイアス電圧が供給されるので、動作状態になり、前段にある第２高周波増幅段２から高周波信号が供給されると、その高周波信号を電力増幅し、増幅された高周波信号は信号出力端子８から利用回路（図示なし）に出力される。 Now, when DC power is output from the DC power source 9 and control voltage is output from the control voltage source 10, the emitter follower transistor 15 is supplied with the control voltage divided by the base bias circuit at the base. Thus, an emitter voltage corresponding to the control voltage divided by the emitter is output, and the emitter voltage is supplied as a bias voltage to the base of the common emitter bipolar transistor 12 through the coupling resistor 17. At this time, the common emitter bipolar transistor 12 is supplied with the DC power of the DC power supply 9 via the inductor 13 and the bias voltage is supplied from the emitter follower transistor 15 to the base. When a high frequency signal is supplied from the second high frequency amplification stage 2, the high frequency signal is power amplified and the amplified high frequency signal is output from the signal output terminal 8 to a utilization circuit (not shown).

この場合、第３トランジスタバイアス回路６においては、エミッタフォロワトランジスタ１５のコレクタと直流電源９との間の接続リード内にある寄生インダクタ２３に直列に異常発振防止用ダンパー抵抗２１を接続しているので、エミッタフォロワトランジスタ１５のコレクタ回路内に形成される寄生容量を含む容量成分と寄生インダクタ２３による並列共振回路の影響がこの異常発振防止用ダンパー抵抗２１の接続によって大幅に緩和され、それにより図３の特性図における曲線３に示されるように、広い周波数帯域にわたってエミッタフォロワトランジスタ１５を含む回路の安定係数Ｋが１以上になり、エミッタフォロワトランジスタ１５を含む回路が寄生発振を生じたり、不安定になったりするのをなくすことができ、それによりエミッタ接地バイポーラトランジスタ１２で不要な高周波信号が増幅されたり、動作が不安定になったりすることがなくなる。 In this case, in the third transistor bias circuit 6, the abnormal oscillation prevention damper resistor 21 is connected in series to the parasitic inductor 23 in the connection lead between the collector of the emitter follower transistor 15 and the DC power supply 9. The influence of the parallel resonance circuit formed by the parasitic inductor 23 and the capacitance component including the parasitic capacitance formed in the collector circuit of the emitter follower transistor 15 is greatly mitigated by the connection of the abnormal oscillation preventing damper resistor 21, thereby FIG. As shown by the curve 3 in the characteristic diagram, the stability coefficient K of the circuit including the emitter follower transistor 15 becomes 1 or more over a wide frequency band, and the circuit including the emitter follower transistor 15 causes parasitic oscillation or becomes unstable. Can be eliminated. Tsu or unnecessary high-frequency signal in data grounded bipolar transistor 12 is amplified, the operation can be eliminated or become unstable.

次に、図２は、本発明による集積回路化高周波増幅器の第２の実施の形態に係るもので、その要部構成を示す回路図である。 Next, FIG. 2 relates to a second embodiment of the integrated circuit high-frequency amplifier according to the present invention, and is a circuit diagram showing a main part configuration thereof.

この第２の実施の形態に係る集積回路化高周波増幅器は、前述の図１に示された第１の実施の形態に係る集積回路化高周波増幅器と大部分の点で同じ構成であるが、第２の実施の形態に係る集積回路化高周波増幅器は、第３トランジスタバイアス回路６におけるエミッタフォロワトランジスタ１５のベースとベースバイアス回路を構成する抵抗１８とダイオード接続トランジスタ１９の接続点との間に異常発振防止用ベース抵抗２４が接続された構成であるのに対し、第１の実施の形態に係る集積回路化高周波増幅器は、かかる異常発振防止用ベース抵抗２４が接続されていない構成である点だけであって、その他の構成は第２の実施の形態に係る集積回路化高周波増幅器と第１の実施の形態に係る集積回路化高周波増幅器との間で全く同じである。なお、図２において、図１に図示された構成要素と同じ構成要素については同じ符号を付し、それら構成要素の説明を省略する。
また、第２の実施の形態に係る集積回路化高周波増幅器の動作は、第３トランジスタバイアス回路６におけるエミッタフォロワトランジスタ１５に異常発振防止用ダンパー抵抗２１と異常発振防止用ベース抵抗２４との２つの異常発振防止用抵抗を接続しているので、第２の実施の形態に係る集積回路化高周波増幅器におけるエミッタフォロワトランジスタ１５の動作が、第１の実施の形態に係る集積回路化高周波増幅器におけるエミッタフォロワトランジスタ１５の動作に比べてより安定になっている点で若干異なっているが、それ以外の動作は、前述の第１の実施の形態に係る集積回路化高周波増幅器の動作と全く同じである。このため、第２の実施の形態に係る集積回路化高周波増幅器の動作については、これ以上の説明は省略する。 The integrated circuit high-frequency amplifier according to the second embodiment has the same configuration as the integrated circuit high-frequency amplifier according to the first embodiment shown in FIG. The integrated circuit high-frequency amplifier according to the second embodiment has an abnormal oscillation between the base of the emitter follower transistor 15 in the third transistor bias circuit 6 and the connection point of the resistor 18 and the diode connection transistor 19 constituting the base bias circuit. In contrast to the configuration in which the prevention base resistor 24 is connected, the integrated circuit high-frequency amplifier according to the first embodiment is only configured in such a manner that the abnormal oscillation prevention base resistor 24 is not connected. The other configuration is exactly the same between the integrated circuit high-frequency amplifier according to the second embodiment and the integrated circuit high-frequency amplifier according to the first embodiment. A. In FIG. 2, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and description of those components is omitted.
The operation of the integrated circuit high-frequency amplifier according to the second embodiment includes two emitter resistors 15 including an abnormal oscillation preventing damper resistor 21 and an abnormal oscillation preventing base resistor 24 in the emitter-follower transistor 15 in the third transistor bias circuit 6. Since the abnormal oscillation prevention resistor is connected, the operation of the emitter follower transistor 15 in the integrated circuit high-frequency amplifier according to the second embodiment is the same as the emitter follower in the integrated circuit high-frequency amplifier according to the first embodiment. Although slightly different in that it is more stable than the operation of the transistor 15, the other operations are exactly the same as the operation of the integrated circuit high-frequency amplifier according to the first embodiment. For this reason, further description of the operation of the integrated circuit high-frequency amplifier according to the second embodiment is omitted.

ところで、第２の実施の形態に係る集積回路化高周波増幅器は、第３トランジスタバイアス回路６におけるエミッタフォロワトランジスタ１５に異常発振防止用ダンパー抵抗２１と異常発振防止用ベース抵抗２４との２つの異常発振防止用抵抗を接続したものであるが、第３の実施の形態に係る集積回路化高周波増幅器として、第３トランジスタバイアス回路６におけるエミッタフォロワトランジスタ１５に異常発振防止用ベース抵抗２４だけを接続し、異常発振防止用ダンパー抵抗２１の接続を省略するような構成にしても、第１の実施の形態に係る集積回路化高周波増幅器で得られる機能とほぼ同等の機能を得ることができ、それにより第１の実施の形態に係る集積回路化高周波増幅器で得られる効果と同等の効果を得ることができる。 By the way, in the integrated circuit high-frequency amplifier according to the second embodiment, the emitter follower transistor 15 in the third transistor bias circuit 6 includes two abnormal oscillations, that is, an abnormal oscillation preventing damper resistor 21 and an abnormal oscillation preventing base resistor 24. As an integrated circuit high-frequency amplifier according to the third embodiment, only the abnormal oscillation prevention base resistor 24 is connected to the emitter follower transistor 15 in the third transistor bias circuit 6. Even if the configuration is such that the connection of the abnormal oscillation preventing damper resistor 21 is omitted, a function substantially equivalent to the function obtained in the integrated circuit high-frequency amplifier according to the first embodiment can be obtained. The same effect as that obtained with the integrated circuit high-frequency amplifier according to the first embodiment can be obtained.

本発明による集積回路化高周波増幅器の第１の実施の形態に係るもので、その要部構成を示す回路図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing a main configuration of an integrated circuit high-frequency amplifier according to a first embodiment of the present invention. 本発明による集積回路化高周波増幅器の第２の実施の形態に係るもので、その要部構成を示す回路図である。FIG. 7 is a circuit diagram showing a configuration of a main part of a high frequency amplifier according to a second embodiment of the present invention. トランジスタバイアス回路における周波数に対する安定係数の変化状態を示す特性図である。It is a characteristic view which shows the change state of the stability coefficient with respect to the frequency in a transistor bias circuit. 特開２００２−１００９３８号公報に記載されたトランジスタバイアス回路の構成を示す回路図である。1 is a circuit diagram showing a configuration of a transistor bias circuit described in JP-A-2002-1000093.

符号の説明Explanation of symbols

１第１高周波増幅段
２第２高周波増幅段
３第３高周波増幅段
４第１トランジスタバイアス回路
５第２トランジスタバイアス回路
６第３トランジスタバイアス回路
７信号入力端子
８信号出力端子
９直流電源
１０制御電圧源
１１外部接続バイパスコンデンサ
１２エミッタ接地バイポーラトランジスタ
１３コレクタ負荷となるインダクタ
１４結合コンデンサ
１５エミッタフォロワトランジスタ
１６エミッタ負荷抵抗
１７結合抵抗
１８抵抗
１９、２０ダイオード接続トランジスタ
２１異常発振防止用ダンパー抵抗
２２寄生容量
２３寄生インダクタ
２４異常発振防止用ベース抵抗 DESCRIPTION OF SYMBOLS 1 1st high frequency amplification stage 2 2nd high frequency amplification stage 3 3rd high frequency amplification stage 4 1st transistor bias circuit 5 2nd transistor bias circuit 6 3rd transistor bias circuit 7 Signal input terminal 8 Signal output terminal 9 DC power supply 10 Control voltage Source 11 Externally connected bypass capacitor 12 Common emitter bipolar transistor 13 Inductor as collector load 14 Coupling capacitor 15 Emitter follower transistor 16 Emitter load resistor 17 Coupling resistor 18 Resistors 19 and 20 Diode connection transistor 21 Damper resistor 22 for preventing abnormal oscillation 22 Parasitic capacitance 23 Parasitic inductor 24 Base resistance to prevent abnormal oscillation

Claims

バイポーラトランジスタにより構成されるトランジスタ高周波増幅段と、前記バイポーラトランジスタにエミッタフォロワトランジスタを通してベースバイアス電圧を供給するトランジスタバイアス回路とを有する集積回路化高周波増幅器であって、前記トランジスタバイアス回路は、前記エミッタフォロワトランジスタのコレクタが異常発振防止用ダンパー抵抗を介して集積回路外に配置した直流電源に接続されるとともに、集積回路内で前記コレクタと接地間にコンデンサが接続されていることを特徴とする集積回路化高周波増幅器。 An integrated circuit high-frequency amplifier having a transistor high-frequency amplifier stage constituted by a bipolar transistor and a transistor bias circuit for supplying a base bias voltage to the bipolar transistor through an emitter-follower transistor, the transistor bias circuit including the emitter-follower An integrated circuit characterized in that a collector of a transistor is connected to a DC power source disposed outside the integrated circuit via a damper resistor for preventing abnormal oscillation, and a capacitor is connected between the collector and ground in the integrated circuit High frequency amplifier.

前記トランジスタバイアス回路は、集積回路内で前記エミッタフォロワトランジスタのベースに直列に異常発振防止用ベース抵抗が接続されていることを特徴とする請求項１に記載の集積回路化高周波増幅器。 2. The integrated circuit high-frequency amplifier according to claim 1, wherein the transistor bias circuit includes a base resistor for preventing abnormal oscillation connected in series with a base of the emitter follower transistor in the integrated circuit.

バイポーラトランジスタにより構成されるトランジスタ高周波増幅段と、前記バイポーラトランジスタにエミッタフォロワトランジスタを通してベースバイアス電圧を供給するトランジスタバイアス回路とを有する集積回路化高周波増幅器であって、前記トランジスタバイアス回路は、エミッタフォロワトランジスタのコレクタが集積回路外に配置した直流電源に接続されるとともに、集積回路内で前記コレクタと接地間にコンデンサが接続され、集積回路内で前記エミッタフォロワトランジスタのベースに直列に異常発振防止用ベース抵抗が接続されていることを特徴とする集積回路化高周波増幅器。 An integrated circuit high-frequency amplifier having a transistor high-frequency amplifier stage constituted by a bipolar transistor and a transistor bias circuit for supplying a base bias voltage to the bipolar transistor through an emitter-follower transistor, the transistor bias circuit being an emitter-follower transistor And a capacitor connected between the collector and ground in the integrated circuit, and a base for preventing abnormal oscillation in series with the base of the emitter follower transistor in the integrated circuit. An integrated circuit high-frequency amplifier, wherein a resistor is connected.

前記トランジスタ高周波増幅段は、並列接続された複数個のバイポーラトランジスタによって構成された出力増幅段を含むものであることを特徴とする請求項１もしくは３のいずれかに記載の集積回路化高周波増幅器。 4. The integrated circuit high-frequency amplifier according to claim 1, wherein the transistor high-frequency amplifier stage includes an output amplifier stage constituted by a plurality of bipolar transistors connected in parallel.