JP2006332125A - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP2006332125A JP2006332125A JP2005149827A JP2005149827A JP2006332125A JP 2006332125 A JP2006332125 A JP 2006332125A JP 2005149827 A JP2005149827 A JP 2005149827A JP 2005149827 A JP2005149827 A JP 2005149827A JP 2006332125 A JP2006332125 A JP 2006332125A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- substrate
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
【課題】
Si基板1の上に形成される窒化物半導体層8の結晶性を向上させた半導体素子を、さらには導電性をも向上させることができる半導体素子を提供する。
【解決手段】
Si基板1の上に窒化物半導体層8を備えた半導体素子である。この半導体素子1は、Si基板1の側に、少なくとも第1の層4と第2の層5とを交互に積層した第1多層膜構造2と、第1多層膜構造2の上に、少なくとも第3の層6と第4の層7とを交互に積層した第2多層膜構造3と、を有している。第1の層4及び第3の層6は、第2の層5及び第4の層7のいずれよりもSi基板1との格子定数差が小さな組成の窒化物半導体であり、且つ、第2の層5及び第4の層7のいずれよりも膜厚が大きく、第1の層4は、第3の層6よりも膜厚が大きい。
【選択図】 図1
Si基板1の上に形成される窒化物半導体層8の結晶性を向上させた半導体素子を、さらには導電性をも向上させることができる半導体素子を提供する。
【解決手段】
Si基板1の上に窒化物半導体層8を備えた半導体素子である。この半導体素子1は、Si基板1の側に、少なくとも第1の層4と第2の層5とを交互に積層した第1多層膜構造2と、第1多層膜構造2の上に、少なくとも第3の層6と第4の層7とを交互に積層した第2多層膜構造3と、を有している。第1の層4及び第3の層6は、第2の層5及び第4の層7のいずれよりもSi基板1との格子定数差が小さな組成の窒化物半導体であり、且つ、第2の層5及び第4の層7のいずれよりも膜厚が大きく、第1の層4は、第3の層6よりも膜厚が大きい。
【選択図】 図1
Description
本発明は、半導体素子に関し、特に、窒化物系の半導体素子に関する。
窒化物半導体と異なる基板上に窒化物半導体層を形成して、窒化物半導体素子を得る場合、窒化物半導体層と基板との間には格子定数に差があるため、多くの場合、窒化物半導体層と基板との間には、バッファ層が形成される。例えば、特許文献1には、Si(シリコン)やSiC(炭化シリコン)、Ai2O3(サファイア)などの基板の上に、第1の層と第2の層とを基板上に交互に所定数積層して超格子構造を形成する発明が提案されている。
特開2002−170776号公報
しかしながら、特にSi基板上に窒化物半導体層を形成する場合は、結晶性のよい窒化物半導体層が得られにくい傾向にある。このため、かかる従来の超格子構造では、特にSi基板を基板として窒化物半導体層を形成する場合において、依然結晶性のよい窒化物半導体層が得られないのが現状である。
そこで、本発明は、Si基板の上に形成される窒化物半導体層の結晶性を向上させた半導体素子を、さらには導電性をも向上させることができる半導体素子を提供することを目的とする。
そこで、本発明は、Si基板の上に形成される窒化物半導体層の結晶性を向上させた半導体素子を、さらには導電性をも向上させることができる半導体素子を提供することを目的とする。
本発明によれば、上記課題は、次の手段により解決される。
第1の発明は、Si基板の上に窒化物半導体層を備えた半導体素子であって、前記窒化物半導体層は、前記Si基板の側に、少なくとも第1の層と第2の層とを交互に積層した第1多層膜構造と、前記第1多層膜構造の上に、少なくとも第3の層と第4の層とを交互に積層した第2多層膜構造と、を有し、前記第1の層及び前記第3の層は、前記第2の層及び前記第4の層のいずれよりも前記Si基板との格子定数差が小さな組成の窒化物半導体であり、且つ、前記第2の層及び第4の層のいずれよりも膜厚が大きく、前記第1の層は、前記第3の層よりも膜厚が大きい、ことを特徴とする半導体素子である。
第1の発明によれば、Si基板との格子定数差が大きい層(第2の層、第4の層)が、Si基板との格子定数差が小さい層(第1の層、第3の層)よりも薄膜で形成される。第1の層と第2の層について説明する。第1の層と第2の層とは、いずれも窒化物半導体であるため、Si基板に対して、格子定数が小さい。つまり、Si基板に窒化物半導体層を形成すると、格子定数に差があるので、Si基板と窒化物半導体層との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板に窒化物半導体からなる第1の層を形成すると、格子定数が大きいSi基板には、圧縮応力が働くのに対し、格子定数の小さい第1の層には引張応力が働く。第1の層に引張応力が働くので、この第1の層を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層を成長することを困難にしてしまう。ここに、Si基板に対する格子定数差が、第1の層よりも大きい窒化物半導体からなる第2の層を薄膜で形成すると、第1の層と第2の層との界面において、第2の層には引張応力が、第1の層には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層を形成することができ、第1の層と第2の層とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる多層膜構造を得ることが可能となる。第1の層と第2の層との関係は、第3と第4の層とについても同様のことがいえる。
さらに、Si基板上に、第1の層と第2の層とのクラックの発生を抑えた多層膜構造の上に、第3の層と第4の層とを交互に積層した多層膜構造を形成することで、結晶性のよい窒化物半導体層を形成することが可能となる。ここで第1の発明によれば、第1の層は、第3の層よりも膜厚が大きい。つまり、第3の層は第1の層よりも薄い層とする。これにより、結晶性のよい窒化物半導体層を得ることができる。この第3の層と第4の層との多層膜構造は、第1の層と第2の層との多層膜構造の上にあることで、その機能を発揮する。例えば、同様の膜厚で第3の層と第4の層との多層膜構造をSi基板上に直接形成しても、結晶性のよい窒化物半導体層は得られない。つまり、第3の層と第4の層との多層膜構造は、Si基板上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第1の発明により、結晶性のよい窒化物半導体層を得ることが可能となる。
第1の発明によれば、Si基板との格子定数差が大きい層(第2の層、第4の層)が、Si基板との格子定数差が小さい層(第1の層、第3の層)よりも薄膜で形成される。第1の層と第2の層について説明する。第1の層と第2の層とは、いずれも窒化物半導体であるため、Si基板に対して、格子定数が小さい。つまり、Si基板に窒化物半導体層を形成すると、格子定数に差があるので、Si基板と窒化物半導体層との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板に窒化物半導体からなる第1の層を形成すると、格子定数が大きいSi基板には、圧縮応力が働くのに対し、格子定数の小さい第1の層には引張応力が働く。第1の層に引張応力が働くので、この第1の層を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層を成長することを困難にしてしまう。ここに、Si基板に対する格子定数差が、第1の層よりも大きい窒化物半導体からなる第2の層を薄膜で形成すると、第1の層と第2の層との界面において、第2の層には引張応力が、第1の層には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層を形成することができ、第1の層と第2の層とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる多層膜構造を得ることが可能となる。第1の層と第2の層との関係は、第3と第4の層とについても同様のことがいえる。
さらに、Si基板上に、第1の層と第2の層とのクラックの発生を抑えた多層膜構造の上に、第3の層と第4の層とを交互に積層した多層膜構造を形成することで、結晶性のよい窒化物半導体層を形成することが可能となる。ここで第1の発明によれば、第1の層は、第3の層よりも膜厚が大きい。つまり、第3の層は第1の層よりも薄い層とする。これにより、結晶性のよい窒化物半導体層を得ることができる。この第3の層と第4の層との多層膜構造は、第1の層と第2の層との多層膜構造の上にあることで、その機能を発揮する。例えば、同様の膜厚で第3の層と第4の層との多層膜構造をSi基板上に直接形成しても、結晶性のよい窒化物半導体層は得られない。つまり、第3の層と第4の層との多層膜構造は、Si基板上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第1の発明により、結晶性のよい窒化物半導体層を得ることが可能となる。
第2の発明は、前記第1多層膜構造の総膜厚が前記第2多層膜構造の総膜厚よりも小さいことを特徴とする第1の発明に係る半導体素子である。
第1多層膜構造の総膜厚を第2多層膜構造の総膜厚よりも小さくすれば、窒化物半導体層の結晶性をさらに良くすることができる。
第1多層膜構造の総膜厚を第2多層膜構造の総膜厚よりも小さくすれば、窒化物半導体層の結晶性をさらに良くすることができる。
第3の発明は、前記第2の層と前記第4の層とは膜厚が略同一であることを特徴とする第1の発明または第2の発明に係る半導体素子である。
第3の発明によれば、第2の層と第4の層の膜厚が略同一とされるため、多層膜の周期性や膜厚比変化などの設計が容易となる。
第3の発明によれば、第2の層と第4の層の膜厚が略同一とされるため、多層膜の周期性や膜厚比変化などの設計が容易となる。
第4の発明は、前記第2の層および前記第4の層は、Alを含み、前記第1の層および第3の層は、Gaを含むことを特徴とする第1の発明〜第3の発明いずれか1つに係る半導体素子である。
第4の発明によれば、第2の層と第4の層とがAlを含む窒化物半導体であり、第1の層と第3の層とがGaを含む窒化物半導体であることから、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した多層膜構造とすることができる。
第4の発明によれば、第2の層と第4の層とがAlを含む窒化物半導体であり、第1の層と第3の層とがGaを含む窒化物半導体であることから、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した多層膜構造とすることができる。
第5の発明は、前記第1の層と前記第3の層は、Alを含み、前記第2の層および前記第4の層よりもAl混晶比が小さいことを特徴とする第1の発明〜第4の発明のいずれか1つに係る半導体素子である。
第5の発明によれば、Alの混晶比でもって、格子定数の異なる層を設けており、Alを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
第5の発明によれば、Alの混晶比でもって、格子定数の異なる層を設けており、Alを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
第6の発明は、前記第2の層および前記第4の層は、Gaを含み、前記第1の層および前記第3の層よりもGa混晶比が小さいことを特徴とする第1の発明〜第5の発明のいずれか1つに係る半導体素子である。
第6の発明によれば、Gaの混晶比でもって、格子定数の異なる層を設けており、Gaを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
第6の発明によれば、Gaの混晶比でもって、格子定数の異なる層を設けており、Gaを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
第7の発明は、前記第1の層および前記第3の層は、AlxGa1−xN(0≦x≦0.5)であり、前記第2の層および前記第4の層は、AlyGa1−yN(0.5<y≦1)である、ことを特徴とする第1の発明〜第6の発明のいずれか1つに係る半導体素子である。
多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、第1の層および第2の層(第3の層および第4の層)の組成の性質を引き出して結晶成長を果たす目的が達しにくいところ、第7の発明によれば、第1の層および第3の層がAlGaN(0≦x<0.5)とされ、第2の層および第4の層がAlGaN(0.5<y≦1)とされるため、第1の層および第2の層(第3の層および第4の層)の双方の性質を引き出して、結晶成長を果たすことができる。
多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、第1の層および第2の層(第3の層および第4の層)の組成の性質を引き出して結晶成長を果たす目的が達しにくいところ、第7の発明によれば、第1の層および第3の層がAlGaN(0≦x<0.5)とされ、第2の層および第4の層がAlGaN(0.5<y≦1)とされるため、第1の層および第2の層(第3の層および第4の層)の双方の性質を引き出して、結晶成長を果たすことができる。
第8の発明は、前記第1の層は、AlxGa1−xN(0≦x≦0.5)であり、前記第2の層は、AlyGa1−yN(0.5<y≦1)であり、(y−x)>0.5である、ことを特徴とする第1の発明〜第7の発明のいずれか1つに係る半導体素子である。
第8の発明によれば、第1の層がAlxGa1−xN(0≦x≦0.5)とされ、第2の層がAlyGa1−yN(0.5<y≦1)とされ、さらに(y−x)>0.5とされるため、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
第8の発明によれば、第1の層がAlxGa1−xN(0≦x≦0.5)とされ、第2の層がAlyGa1−yN(0.5<y≦1)とされ、さらに(y−x)>0.5とされるため、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
第9の発明は、前記第1の層および前記第3の層は窒化物半導体のn型不純物を含むことを特徴とする第1の発明〜第8の発明のいずれか1つに係る半導体素子である。
第9の発明によれば、第1の層および第3の層に窒化物半導体のn型不純物が含まれることで、多層膜構造を好適な電荷移動層とできる。また、Si基板と多層膜構造との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成される。そこで多層膜構造の第1の層および第3の層に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vfの低減が図れる。特に第1の層がn型不純物を含むことで、Vfの低減が効果的となる。
第9の発明によれば、第1の層および第3の層に窒化物半導体のn型不純物が含まれることで、多層膜構造を好適な電荷移動層とできる。また、Si基板と多層膜構造との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成される。そこで多層膜構造の第1の層および第3の層に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vfの低減が図れる。特に第1の層がn型不純物を含むことで、Vfの低減が効果的となる。
第10の発明は、前記第1の層は、前記第3の層よりも窒化物半導体のn型不純物を多く含むことを特徴とする第1の発明〜第9の発明のいずれか1つに係る半導体素子である。
第10の発明は、多層膜構造の第1の層がn型不純物を含むことで、Vfが低減されるが、この効果は、Si基板と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板側の第1の層であることが好ましく、逆にSi基板側と反対の窒化物半導体層側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、多層膜構造上の窒化物半導体層の結晶性を低下させることになる。そこで、第10の発明は、Si基板側に対して、窒化物半導体層側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層を得ることができる。さらには、Si基板側に最も近い第1の層を、他の第1の層に対してn型不純物を多く含むことで、Si基板と多層膜構造との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
第10の発明は、多層膜構造の第1の層がn型不純物を含むことで、Vfが低減されるが、この効果は、Si基板と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板側の第1の層であることが好ましく、逆にSi基板側と反対の窒化物半導体層側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、多層膜構造上の窒化物半導体層の結晶性を低下させることになる。そこで、第10の発明は、Si基板側に対して、窒化物半導体層側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層を得ることができる。さらには、Si基板側に最も近い第1の層を、他の第1の層に対してn型不純物を多く含むことで、Si基板と多層膜構造との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
第11の発明は、前記第1多層膜構造と第2多層膜構造が第1導電型であり、前記窒化物半導体層が基板側から順に、少なくとも活性層と、第2導電型層とを備える、ことを特徴とする第1の発明〜第10の発明のいずれか1つに係る半導体素子である。
第11の発明によれば、上記第1多層膜構造および第2多層膜構造によって窒化物半導体層の結晶性が良くされた後に、活性層、第2導電型層が形成されるため、これらの各層の機能を好適に発揮できる。また、第11の発明によれば、第1多層膜構造および第2多層膜構造が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
第11の発明によれば、上記第1多層膜構造および第2多層膜構造によって窒化物半導体層の結晶性が良くされた後に、活性層、第2導電型層が形成されるため、これらの各層の機能を好適に発揮できる。また、第11の発明によれば、第1多層膜構造および第2多層膜構造が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
第12の発明は、Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、前記緩衝領域は、基板側の第1の領域と、前記第1の領域よりも前記Si基板から離れた第2の領域を有し、前記第1の領域及び前記第2の領域は、窒化物半導体からなる第1の層と、前記第1の層よりも膜厚が小さくかつ前記第1の層と組成が異なる窒化物半導体からなる第2の層と、を交互に積層した多層膜構造をそれぞれ有し、前記第1の領域が有する第1の層の膜厚は、前記第2の領域が有する第1の層の膜厚よりも大きい、ことを特徴とする半導体素子である。
第12の発明によれば、Si基板との格子定数差が大きい層(第2の層)が、Si基板との格子定数差が小さい層(第1の層)よりも薄膜で形成される。第1の層は、窒化物半導体であるため、Si基板に対して格子定数が小さい。つまり、Si基板に窒化物半導体層を形成すると、格子定数に差があるので、Si基板と窒化物半導体層との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板に窒化物半導体からなる第1の層を形成すると、格子定数が大きいSi基板には、圧縮応力が働くのに対し、格子定数の小さい第1の層には引張応力が働く。第1の層に引張応力が働くので、この第1の層を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層を成長することを困難にしてしまう。ここに、Si基板に対する格子定数差が、第1の層よりも大きい窒化物半導体からなる第2の層を薄膜で形成すると、第1の層と第2の層との界面において、第2の層には引張応力が、第1の層には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層を形成することができ、第1の層と第2の層とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる緩衝領域を得ることが可能となる。
さらに、Si基板上に、第1の層と第2の層とのクラックの発生を抑えた第1の領域の上に、第1の層と第2の層とを交互に積層した第2の領域を形成することで、結晶性のよい窒化物半導体層を形成することが可能となる。ここで第12の発明によれば、第1の領域が有する第1の層の膜厚は、第2の領域が有する第1の層の膜厚よりも大きい、つまり、第2の領域が有する第1の層の膜厚は第1の領域が有する第1の層の膜厚よりも薄い層とする。これにより、結晶性のよい窒化物半導体層を得ることができる。この第2の領域は、第1の領域の上にあることで、その機能を発揮する。例えば、同様の膜厚で第2の領域をSi基板上に直接形成しても、結晶性のよい窒化物半導体層は得られない。つまり、第2の領域は、Si基板上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第12の発明により、結晶性のよい窒化物半導体層を得ることが可能となる。
第12の発明によれば、Si基板との格子定数差が大きい層(第2の層)が、Si基板との格子定数差が小さい層(第1の層)よりも薄膜で形成される。第1の層は、窒化物半導体であるため、Si基板に対して格子定数が小さい。つまり、Si基板に窒化物半導体層を形成すると、格子定数に差があるので、Si基板と窒化物半導体層との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板に窒化物半導体からなる第1の層を形成すると、格子定数が大きいSi基板には、圧縮応力が働くのに対し、格子定数の小さい第1の層には引張応力が働く。第1の層に引張応力が働くので、この第1の層を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層を成長することを困難にしてしまう。ここに、Si基板に対する格子定数差が、第1の層よりも大きい窒化物半導体からなる第2の層を薄膜で形成すると、第1の層と第2の層との界面において、第2の層には引張応力が、第1の層には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層を形成することができ、第1の層と第2の層とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる緩衝領域を得ることが可能となる。
さらに、Si基板上に、第1の層と第2の層とのクラックの発生を抑えた第1の領域の上に、第1の層と第2の層とを交互に積層した第2の領域を形成することで、結晶性のよい窒化物半導体層を形成することが可能となる。ここで第12の発明によれば、第1の領域が有する第1の層の膜厚は、第2の領域が有する第1の層の膜厚よりも大きい、つまり、第2の領域が有する第1の層の膜厚は第1の領域が有する第1の層の膜厚よりも薄い層とする。これにより、結晶性のよい窒化物半導体層を得ることができる。この第2の領域は、第1の領域の上にあることで、その機能を発揮する。例えば、同様の膜厚で第2の領域をSi基板上に直接形成しても、結晶性のよい窒化物半導体層は得られない。つまり、第2の領域は、Si基板上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第12の発明により、結晶性のよい窒化物半導体層を得ることが可能となる。
第13の発明は、Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、前記緩衝領域は、窒化物半導体の組成が異なる第1の層と第2の層とを周期的に有し、膜厚方向における一周期の長さ(一周期長)が前記Si基板側よりも前記窒化物半導体層側が短くなる、または、膜厚方向の所望の長さ(少なくとも二周期以上の長さ)における周期数が前記Si基板よりも前記窒化物半導体層側が大きくなる、ことを特徴とする半導体素子である。
第13の発明によれば、Si基板との格子定数差が大きい層(第2の層)が、Si基板との格子定数差が小さい層(第1の層)よりも薄膜で形成される。第1の層は、窒化物半導体であるため、Si基板に対して格子定数が小さい。つまり、Si基板に窒化物半導体層を形成すると、格子定数に差があるので、Si基板と窒化物半導体層との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板に窒化物半導体からなる第1の層を形成すると、格子定数が大きいSi基板には、圧縮応力が働くのに対し、格子定数の小さい第1の層には引張応力が働く。第1の層に引張応力が働くので、この第1の層を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層を成長することを困難にしてしまう。ここに、Si基板に対する格子定数差が、第1の層よりも大きい窒化物半導体からなる第2の層を薄膜で形成すると、第1の層と第2の層との界面において、第2の層には引張応力が、第1の層には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層を形成することができ、第1の層と第2の層とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる緩衝領域を得ることが可能となる。
さらに、Si基板上に、第1の層と第2の層とのクラックの発生を抑えた第1の領域の上に、第1の層と第2の層とを交互に積層した第2の領域を形成することで、結晶性のよい窒化物半導体層を形成することが可能となる。ここで第13の発明によれば、第1の領域が有する第1の層の膜厚は、第2の領域が有する第1の層の膜厚よりも大きい、つまり、第2の領域が有する第1の層の膜厚は第1の領域が有する第1の層の膜厚よりも薄い層とする。これにより、結晶性のよい窒化物半導体層を得ることができる。この第2の領域は、第1の領域の上にあることで、その機能を発揮する。例えば、同様の膜厚で第2の領域をSi基板上に直接形成しても、結晶性のよい窒化物半導体層は得られない。つまり、第2の領域は、Si基板上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第13の発明により、結晶性のよい窒化物半導体層を得ることが可能となる。
第13の発明によれば、Si基板との格子定数差が大きい層(第2の層)が、Si基板との格子定数差が小さい層(第1の層)よりも薄膜で形成される。第1の層は、窒化物半導体であるため、Si基板に対して格子定数が小さい。つまり、Si基板に窒化物半導体層を形成すると、格子定数に差があるので、Si基板と窒化物半導体層との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板に窒化物半導体からなる第1の層を形成すると、格子定数が大きいSi基板には、圧縮応力が働くのに対し、格子定数の小さい第1の層には引張応力が働く。第1の層に引張応力が働くので、この第1の層を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層を成長することを困難にしてしまう。ここに、Si基板に対する格子定数差が、第1の層よりも大きい窒化物半導体からなる第2の層を薄膜で形成すると、第1の層と第2の層との界面において、第2の層には引張応力が、第1の層には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層を形成することができ、第1の層と第2の層とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる緩衝領域を得ることが可能となる。
さらに、Si基板上に、第1の層と第2の層とのクラックの発生を抑えた第1の領域の上に、第1の層と第2の層とを交互に積層した第2の領域を形成することで、結晶性のよい窒化物半導体層を形成することが可能となる。ここで第13の発明によれば、第1の領域が有する第1の層の膜厚は、第2の領域が有する第1の層の膜厚よりも大きい、つまり、第2の領域が有する第1の層の膜厚は第1の領域が有する第1の層の膜厚よりも薄い層とする。これにより、結晶性のよい窒化物半導体層を得ることができる。この第2の領域は、第1の領域の上にあることで、その機能を発揮する。例えば、同様の膜厚で第2の領域をSi基板上に直接形成しても、結晶性のよい窒化物半導体層は得られない。つまり、第2の領域は、Si基板上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第13の発明により、結晶性のよい窒化物半導体層を得ることが可能となる。
第14の発明は、Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、前記緩衝領域は、少なくとも、窒化物半導体からなる第1の層と、前記第1の層より膜厚が小さく前記Si基板との格子定数差が前記第1の層よりも大きな組成の窒化物半導体からなる第2の層と、を交互に積層した多層膜構造であり、前記第1の層と前記第2の層との膜厚差(〔第1の層〕−〔第2の層〕)が前記Si基板側よりも前記窒化物半導体層側が小さい、または、前記第1の層と前記第2の層との膜厚比(〔第1の層〕/〔第2の層〕)が前記Si基板側よりも前記窒化物半導体層側が小さい、ことを特徴とする半導体素子である。
第14の発明においても、第13の発明と同様の効果を得ることができる。
第14の発明においても、第13の発明と同様の効果を得ることができる。
第15の発明は、前記緩衝領域における前記第2の層は膜厚が略同一であることを特徴とする第12の発明〜第14の発明のいずれか1つに係る半導体素子である。
第15の発明によれば、第2の層の膜厚が略同一とされるため、多層膜の周期性や膜厚比変化などの設計が容易となる。
第15の発明によれば、第2の層の膜厚が略同一とされるため、多層膜の周期性や膜厚比変化などの設計が容易となる。
第16の発明は、前記第2の層は、Alを含み、前記第1の層は、Gaを含むことを特徴とする第12の発明〜第15の発明のいずれか1つに係る半導体素子である。
第16の発明によれば、第2の層がAlを含む窒化物半導体であり、第1の層がGaを含む窒化物半導体であることから、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した緩衝領域とすることができる。
第16の発明によれば、第2の層がAlを含む窒化物半導体であり、第1の層がGaを含む窒化物半導体であることから、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した緩衝領域とすることができる。
第17の発明は、前記第1の層は、Alを含み、前記第2の層よりもAl混晶比が小さいことを特徴とする第12の発明〜第16の発明のいずれか1つに係る半導体素子である。
多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくいところ、第17の発明によれば、第1の層のAl混晶比が第2の層よりも小さいとされるため、第1の層及び第2の層の双方の性質を引き出して、結晶成長を果たすことができる。
多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくいところ、第17の発明によれば、第1の層のAl混晶比が第2の層よりも小さいとされるため、第1の層及び第2の層の双方の性質を引き出して、結晶成長を果たすことができる。
第18の発明は、前記第2の層は、Gaを含み、前記第1の層よりもGa混晶比が小さいことを特徴とする第12の発明〜第17の発明のいずれか1つに係る半導体素子である。
第18の発明によれば、Gaの混晶比でもって、格子定数の異なる層を設けており、Gaを含む窒化物半導体の性質を有効に利用した緩衝領域とすることができる。
第18の発明によれば、Gaの混晶比でもって、格子定数の異なる層を設けており、Gaを含む窒化物半導体の性質を有効に利用した緩衝領域とすることができる。
第19の発明は、前記第1の層は、AlxGa1−xN(0≦x≦0.5)であり、前記第2の層は、AlyGa1−yN(0.5<y≦1)である、ことを特徴とする第12の発明〜第18の発明のいずれか1つに係る半導体素子である。
多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくいところ、第19の発明によれば、第1の層がAlGaN(0≦x<0.5)とされ、第2の層がAlGaN(0.5<y≦1)とされるため、第1の層及び第2の層の双方の性質を引き出して、結晶成長を果たすことができる。
多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくいところ、第19の発明によれば、第1の層がAlGaN(0≦x<0.5)とされ、第2の層がAlGaN(0.5<y≦1)とされるため、第1の層及び第2の層の双方の性質を引き出して、結晶成長を果たすことができる。
第20の発明は、前記第1の層は、AlxGa1−xN(0≦x≦0.5)であり、前記第2の層は、AlyGa1−yN(0.5<y≦1)であり、(y−x)>0.5である、ことを特徴とする第12の発明〜第19の発明のいずれか1つに係る半導体素子である。
第20の発明によれば、第1の層がAlxGa1−xN(0≦x≦0.5)とされ、第2の層がAlyGa1−yN(0.5<y≦1)とされ、さらに(y−x)>0.5とされるため、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
第20の発明によれば、第1の層がAlxGa1−xN(0≦x≦0.5)とされ、第2の層がAlyGa1−yN(0.5<y≦1)とされ、さらに(y−x)>0.5とされるため、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
第21の発明は、前記第1の層は窒化物半導体のn型不純物を含むことを特徴とする第12の発明〜第20の発明のいずれか1つに係る半導体素子である。
第21の発明によれば、第1の層に窒化物半導体のn型不純物が含まれることで、緩衝領域を好適な電荷移動層とできる。また、Si基板と多層膜との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成される。そこで、緩衝領域の第1の層に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vfの低減が図れる。特に第1の層がn型不純物を含むことで、Vfの低減が効果的となる。
第21の発明によれば、第1の層に窒化物半導体のn型不純物が含まれることで、緩衝領域を好適な電荷移動層とできる。また、Si基板と多層膜との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成される。そこで、緩衝領域の第1の層に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vfの低減が図れる。特に第1の層がn型不純物を含むことで、Vfの低減が効果的となる。
第22の発明は、前記緩衝領域は、前記Si基板側が前記窒化物半導体層側よりも窒化物半導体のn型不純物を多く含むことを特徴とする第12の発明〜第21の発明のいずれか1つに係る半導体素子である。
第22の発明は、多層膜構造の第1の層がn型不純物を含むことで、Vfが低減されるが、この効果は、Si基板と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板側の第1の層であることが好ましく、逆にSi基板側と反対の窒化物半導体層側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、多層膜構造上の窒化物半導体層の結晶性を低下させることになる。そこで第22の発明は、Si基板側に対して、窒化物半導体層側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層を得ることができる。さらには、Si基板側に最も近い第1の層を、他の第1の層に対してn型不純物を多く含むことで、Si基板と多層膜構造との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
第22の発明は、多層膜構造の第1の層がn型不純物を含むことで、Vfが低減されるが、この効果は、Si基板と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板側の第1の層であることが好ましく、逆にSi基板側と反対の窒化物半導体層側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、多層膜構造上の窒化物半導体層の結晶性を低下させることになる。そこで第22の発明は、Si基板側に対して、窒化物半導体層側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層を得ることができる。さらには、Si基板側に最も近い第1の層を、他の第1の層に対してn型不純物を多く含むことで、Si基板と多層膜構造との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
第23の発明は、第12の発明〜第22の発明のいずれか1つに係る半導体素子において、前記緩衝領域が第1導電型層であり、前記緩衝領域の上に、活性層と、前記緩衝領域とは逆の導電型の第2導電型層と、を備えた、ことを特徴とする半導体素子である。
第23の発明によれば、上記緩衝領域によって窒化物半導体層の結晶性が良くされた後に、活性層、第2導電型層が形成されるため、これらの各層の機能を好適に発揮できる。また、第23の発明によれば、緩衝領域が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
第23の発明によれば、上記緩衝領域によって窒化物半導体層の結晶性が良くされた後に、活性層、第2導電型層が形成されるため、これらの各層の機能を好適に発揮できる。また、第23の発明によれば、緩衝領域が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
本発明によれば、半導体素子において、Si基板の上に形成される窒化物半導体層の結晶性と導電性とをともに向上させることができる。
以下に、添付した図面を参照しつつ、本発明を実施するための最良の形態を詳細に説明する。
図1は、本発明の第1の実施の形態に係る半導体素子の一部を示す図である。
図1に示すように、本発明の第1の実施の形態に係る半導体素子は、Si基板1を備えており、その上に、第1の多層膜構造2と、第2の多層膜構造3と、を備えている。第1の多層膜構造2においては、第1の層4と第2の層5とが交互に積層されており、第2の多層膜構造3においては、第3の層6と第4の層7とが交互に積層されている。ここで、第1の層4は、Si基板1との格子定数差が第2の層5および第4の層7のいずれよりも小さな組成の窒化物半導体である。また、第3の層6も、Si基板1との格子定数差が第2の層5および第4の層7のいずれよりも小さな組成の窒化物半導体である。さらに、第1の層4は、第3の層6よりも膜厚が大きい。また、この第1の実施の形態に係る半導体素子においては、Si基板1との格子定数差が大きい層(第2の層5、第4の層7)が、Si基板1との格子定数差が小さい層(第1の層4、第3の層6)よりも薄膜で形成される。
この第1の実施の形態に係る半導体素子においては、第1の層4と第2の層5とがいずれも窒化物半導体であるため、Si基板1よりも格子定数が小さい。このため、Si基板1に窒化物半導体を形成すると、格子定数に差があるので、Si基板1と窒化物半導体との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板1に窒化物半導体からなる第1の層4を形成すると、格子定数が大きいSi基板1には、圧縮応力が働くのに対し、格子定数の小さい第1の層4には引張応力が働く。第1の層4に引張応力が働くので、この第1の層4を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体を成長することを困難にしてしまう。ここに、Si基板1に対する格子定数差が第1の層よりも大きい窒化物半導体からなる第2の層5を薄膜で形成すると、第1の層4と第2の層5との界面において、第2の層5には引張応力が、第1の層4には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層4の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層4を形成することができ、第1の層4と第2の層5とを交互に積層した多層膜構造2とすることで、クラックを抑えた窒化物半導体からなる多層膜構造を得ることが可能となる。第1の層4と第2の層5との関係は、第3の層6と第4の層7とについても同様のことがいえる。
また、第1の実施の形態に係る半導体素子においては、Si基板1上に、第1の層4と第2の層5とのクラックの発生を抑えた第1多層膜構造2の上に、第3の層6と第4の層7とを交互に積層した第2多層膜構造3が形成されるため、結晶性のよい窒化物半導体層8を形成することが可能となる。また、第1の実施の形態に係る半導体素子においては、第1の層4は、第3の層6よりも膜厚が大きい。つまり、第3の層6が第1の層4よりも薄い層となっている。これにより、結晶性のよい窒化物半導体層8を得ることができる。この第3の層6と第4の層7との第2多層膜構造3は、第1の層4と第2の層5との第1多層膜構造2の上にあることで、その機能を発揮する。例えば、同様の膜厚で第3の層6と第4の層7との第2多層膜構造3をSi基板1上に直接形成しても、結晶性のよい窒化物半導体層8は得られない。つまり、第3の層6と第4の層7との第2多層膜構造3は、Si基板1上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。なお、第1の実施の形態においては、第1多層膜構造2の直上に第2多層膜構造3が形成されているが、本発明においては、第2多層膜構造3を第1多層膜構造2よりも上に形成していれば、直上に形成していなくとも、結晶性及び導電性の向上という効果を得ることができる。もっとも、第1多層膜構造2の直上に第2多層膜構造3が形成されている場合には、直上に形成されていない場合と比較して、結晶性および導電性をより向上させることができる。
以上から、第1の実施の形態により、結晶性のよい窒化物半導体層8を得ることが可能となる。
図1に示すように、本発明の第1の実施の形態に係る半導体素子は、Si基板1を備えており、その上に、第1の多層膜構造2と、第2の多層膜構造3と、を備えている。第1の多層膜構造2においては、第1の層4と第2の層5とが交互に積層されており、第2の多層膜構造3においては、第3の層6と第4の層7とが交互に積層されている。ここで、第1の層4は、Si基板1との格子定数差が第2の層5および第4の層7のいずれよりも小さな組成の窒化物半導体である。また、第3の層6も、Si基板1との格子定数差が第2の層5および第4の層7のいずれよりも小さな組成の窒化物半導体である。さらに、第1の層4は、第3の層6よりも膜厚が大きい。また、この第1の実施の形態に係る半導体素子においては、Si基板1との格子定数差が大きい層(第2の層5、第4の層7)が、Si基板1との格子定数差が小さい層(第1の層4、第3の層6)よりも薄膜で形成される。
この第1の実施の形態に係る半導体素子においては、第1の層4と第2の層5とがいずれも窒化物半導体であるため、Si基板1よりも格子定数が小さい。このため、Si基板1に窒化物半導体を形成すると、格子定数に差があるので、Si基板1と窒化物半導体との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板1に窒化物半導体からなる第1の層4を形成すると、格子定数が大きいSi基板1には、圧縮応力が働くのに対し、格子定数の小さい第1の層4には引張応力が働く。第1の層4に引張応力が働くので、この第1の層4を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体を成長することを困難にしてしまう。ここに、Si基板1に対する格子定数差が第1の層よりも大きい窒化物半導体からなる第2の層5を薄膜で形成すると、第1の層4と第2の層5との界面において、第2の層5には引張応力が、第1の層4には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層4の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層4を形成することができ、第1の層4と第2の層5とを交互に積層した多層膜構造2とすることで、クラックを抑えた窒化物半導体からなる多層膜構造を得ることが可能となる。第1の層4と第2の層5との関係は、第3の層6と第4の層7とについても同様のことがいえる。
また、第1の実施の形態に係る半導体素子においては、Si基板1上に、第1の層4と第2の層5とのクラックの発生を抑えた第1多層膜構造2の上に、第3の層6と第4の層7とを交互に積層した第2多層膜構造3が形成されるため、結晶性のよい窒化物半導体層8を形成することが可能となる。また、第1の実施の形態に係る半導体素子においては、第1の層4は、第3の層6よりも膜厚が大きい。つまり、第3の層6が第1の層4よりも薄い層となっている。これにより、結晶性のよい窒化物半導体層8を得ることができる。この第3の層6と第4の層7との第2多層膜構造3は、第1の層4と第2の層5との第1多層膜構造2の上にあることで、その機能を発揮する。例えば、同様の膜厚で第3の層6と第4の層7との第2多層膜構造3をSi基板1上に直接形成しても、結晶性のよい窒化物半導体層8は得られない。つまり、第3の層6と第4の層7との第2多層膜構造3は、Si基板1上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。なお、第1の実施の形態においては、第1多層膜構造2の直上に第2多層膜構造3が形成されているが、本発明においては、第2多層膜構造3を第1多層膜構造2よりも上に形成していれば、直上に形成していなくとも、結晶性及び導電性の向上という効果を得ることができる。もっとも、第1多層膜構造2の直上に第2多層膜構造3が形成されている場合には、直上に形成されていない場合と比較して、結晶性および導電性をより向上させることができる。
以上から、第1の実施の形態により、結晶性のよい窒化物半導体層8を得ることが可能となる。
なお、図1に示すように、第1多層膜構造2の総膜厚が第2多層膜構造3の総膜厚よりも小さい場合には、窒化物半導体層8の結晶性をさらに良くすることができる。
また、第2の層5と第4の層7の膜厚が略同一であれば、多層膜の周期性や膜厚比変化などの設計が容易となる。なお、本発明において「略同一」とは、厳密に同一であることはもちろんのこと、厳密には同一でない場合をも含む意味である。
また、第2の層5と第4の層7とがAlを含む窒化物半導体であり、第1の層4と第3の層6とがGaを含む窒化物半導体であれば、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した多層膜構造とすることができる。
また、第1の層4と第3の層6が、Alを含み、第2の層5および第4の層7よりもAl混晶比が小さい場合には、Alの混晶比でもって格子定数の異なる層が設けられ、Alを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
また、第2の層5および第4の層7が、Gaを含み、第1の層4および第3の層6よりもGa混晶比が小さい場合には、Gaの混晶比でもって格子定数の異なる層が設けられ、Gaを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
また、多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、第1の層および第2の層(第3の層および第4の層)の組成の性質を引き出して結晶成長を果たす目的が達しにくい。したがって、第1の層4および第3の層6がAlGaN(0≦x<0.5)とされ、第2の層5および第4の層7がAlGaN(0.5<y≦1)とされる場合には、第1の層4および第2の層5(第3の層6および第4の層7)の双方の性質を引き出して、結晶成長を果たすことができる。さらに(y−x)>0.5である場合には、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
また、第1の層4および第3の層6に窒化物半導体のn型不純物が含まれる場合には、多層膜構造が好適な電荷移動層となる。Si基板1と多層膜構造との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成される。そこで多層膜構造の第1の層4および第3の層6に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vfの低減が図れる。特に第1の層4がn型不純物を含むことで、Vfの低減が効果的となる。
また、多層膜構造の第1の層がn型不純物を含む場合には、Vfが低減されるが、この効果は、Si基板1と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板1側の第1の層4であることが好ましく、逆にSi基板1側と反対の窒化物半導体層8側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、多層膜構造上の窒化物半導体層8の結晶性を低下させることになる。そこで、Si基板1側に対して、窒化物半導体層8側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層8を得ることができる。さらには、Si基板1側に最も近い第1の層4を、他の第1の層4に対してn型不純物を多く含むことで、Si基板1と多層膜構造との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
また、第2の層5と第4の層7の膜厚が略同一であれば、多層膜の周期性や膜厚比変化などの設計が容易となる。なお、本発明において「略同一」とは、厳密に同一であることはもちろんのこと、厳密には同一でない場合をも含む意味である。
また、第2の層5と第4の層7とがAlを含む窒化物半導体であり、第1の層4と第3の層6とがGaを含む窒化物半導体であれば、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した多層膜構造とすることができる。
また、第1の層4と第3の層6が、Alを含み、第2の層5および第4の層7よりもAl混晶比が小さい場合には、Alの混晶比でもって格子定数の異なる層が設けられ、Alを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
また、第2の層5および第4の層7が、Gaを含み、第1の層4および第3の層6よりもGa混晶比が小さい場合には、Gaの混晶比でもって格子定数の異なる層が設けられ、Gaを含む窒化物半導体の性質を有効に利用した多層膜構造とすることができる。
また、多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、第1の層および第2の層(第3の層および第4の層)の組成の性質を引き出して結晶成長を果たす目的が達しにくい。したがって、第1の層4および第3の層6がAlGaN(0≦x<0.5)とされ、第2の層5および第4の層7がAlGaN(0.5<y≦1)とされる場合には、第1の層4および第2の層5(第3の層6および第4の層7)の双方の性質を引き出して、結晶成長を果たすことができる。さらに(y−x)>0.5である場合には、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
また、第1の層4および第3の層6に窒化物半導体のn型不純物が含まれる場合には、多層膜構造が好適な電荷移動層となる。Si基板1と多層膜構造との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成される。そこで多層膜構造の第1の層4および第3の層6に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vfの低減が図れる。特に第1の層4がn型不純物を含むことで、Vfの低減が効果的となる。
また、多層膜構造の第1の層がn型不純物を含む場合には、Vfが低減されるが、この効果は、Si基板1と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板1側の第1の層4であることが好ましく、逆にSi基板1側と反対の窒化物半導体層8側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、多層膜構造上の窒化物半導体層8の結晶性を低下させることになる。そこで、Si基板1側に対して、窒化物半導体層8側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層8を得ることができる。さらには、Si基板1側に最も近い第1の層4を、他の第1の層4に対してn型不純物を多く含むことで、Si基板1と多層膜構造との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
以上説明したように、第1の実施の形態によれば、後述する図2に示す半導体素子と同様に、半導体素子が、Si基板1と窒化物半導体層8との間に緩衝領域9を備えることとなる。また、この緩衝領域9は、基板側の第1の領域10と、第1の領域10よりもSi基板1から離れた第2の領域11において、窒化物半導体からなる第1の層12と、第1の層12よりも膜厚が小さくかつ第1の層12と組成が異なる窒化物半導体からなる第2の層13と、を交互に積層した多層膜構造をそれぞれ有することとなる。そして、第1の領域10が有する第1の層12の膜厚は、第2の領域11が有する第1の層12の膜厚よりも大きくなる。したがって、第1の実施の形態においては、基板側から近い領域と遠い領域において、窒化物半導体からなる第1の層12と第1の層12よりも膜厚が小さくかつ第1の層12と組成が異なる窒化物半導体からなる第2の層13とを交互に積層した多層膜構造がそれぞれ形成されるため、各層(第1の層12・第2の層13)の特性(結晶的、機械的)を好適に引き出せる。また、第1の実施の形態によれば、第1の領域10が有する第1の層12の膜厚が、第2の領域11が有する第1の層12の膜厚よりも大きいため、基板距離に依存した結晶性(格子不整合)・機械的(応力)な問題を、それに適合した多層膜構造とでき、好適な結晶が得られる。
また、上記第1多層膜構造および第2多層膜構造によって窒化物半導体層8の結晶性が良くされた後に、活性層、第2導電型層が形成される場合には、これらの各層の機能を好適に発揮できる。また、第1多層膜構造2および第2多層膜構造3が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
また、上記第1多層膜構造および第2多層膜構造によって窒化物半導体層8の結晶性が良くされた後に、活性層、第2導電型層が形成される場合には、これらの各層の機能を好適に発揮できる。また、第1多層膜構造2および第2多層膜構造3が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
なお、第1の実施の形態においては、第1多層膜構造2が第1の層4と第2の層5とを有するとしたが、第1多層膜構造2は、第1の層4及び第2の層5以外の層を有していてもよい。同様に、第1の実施の形態においては、第2多層膜構造3が第3の層6と第4の層7とを有するとしたが、第2多層膜構造3は、第3の層6及び第4の層7以外の層を有していてもよい。
また、これらの第1の実施の形態を実現する第1の層〜第4の層の好ましい膜厚は次のとおりである。第1の層は、5nm以上100nm以下、さらに好ましくは10nm以上40nm以下、第2の層および第4の層は第1の層よりも薄くかつ、1nm以上10nm以下、さらに好ましくは1nm以上5nm以下、第3の層は、第2の層よりも厚くかつ、第1の層よりも薄い。また好ましくは第1の層は、第3の層の2倍程度である。
また、これらの第1の実施の形態を実現する第1の層〜第4の層の好ましい膜厚は次のとおりである。第1の層は、5nm以上100nm以下、さらに好ましくは10nm以上40nm以下、第2の層および第4の層は第1の層よりも薄くかつ、1nm以上10nm以下、さらに好ましくは1nm以上5nm以下、第3の層は、第2の層よりも厚くかつ、第1の層よりも薄い。また好ましくは第1の層は、第3の層の2倍程度である。
図2は、本発明の第2の実施の形態に係る半導体素子の一部を示す図である。
図2に示すように、第2の実施の形態に係る半導体素子は、Si基板1の上に窒化物半導体層8を備え、また、Si基板1と窒化物半導体層8との間に緩衝領域9を備えている。この緩衝領域9は、窒化物半導体の組成が異なる第1の層12と第2の層13とを周期的に有し、膜厚方向における一周期の長さ(一周期長)がSi基板1側よりも窒化物半導体層8側が短くなっている。
この第2の実施の形態に係る半導体素子によれば、Si基板1との格子定数差が大きい層(第2の層13)が、Si基板1との格子定数差が小さい層(第1の層12)よりも薄膜で形成される。第1の層12は、窒化物半導体であるため、Si基板1に対して格子定数が小さい。つまり、Si基板1に窒化物半導体層8を形成すると、格子定数に差があるので、Si基板1と窒化物半導体層8との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板1に窒化物半導体からなる第1の層12を形成すると、格子定数が大きいSi基板1には、圧縮応力が働くのに対し、格子定数の小さい第1の層12には引張応力が働く。第1の層12に引張応力が働くので、この第1の層12を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層8を成長することを困難にしてしまう。ここに、Si基板1に対する格子定数差が、第1の層12よりも大きい窒化物半導体からなる第2の層13を薄膜で形成すると、第1の層12と第2の層13との界面において、第2の層13には引張応力が、第1の層12には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層12の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層12を形成することができ、第1の層12と第2の層13とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる緩衝領域9を得ることが可能となる。
さらに、Si基板1上に、第1の層12と第2の層13とのクラックの発生を抑えた第1の領域10の上に、第1の層12と第2の層13とを交互に積層した第2の領域11を形成することで、結晶性のよい窒化物半導体層8を形成することが可能となる。ここで第2の実施の形態によれば、第1の領域10が有する第1の層12の膜厚は、第2の領域11が有する第1の層12の膜厚よりも大きい、つまり、第2の領域11が有する第1の層12の膜厚は第1の領域10が有する第1の層12の膜厚よりも薄い層とする。これにより、結晶性のよい窒化物半導体層8を得ることができる。この第2の領域11は、第1の領域10の上にあることで、その機能を発揮する。例えば、同様の膜厚で第2の領域11をSi基板1上に直接形成しても、結晶性のよい窒化物半導体層8は得られない。つまり、第2の領域11は、Si基板1上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第2の実施の形態により、結晶性のよい窒化物半導体層8を得ることが可能となる。
第2の実施の形態によれば、半導体素子が、Si基板1と窒化物半導体層8との間に緩衝領域9を備えることとなる。また、この緩衝領域9は、基板側の第1の領域10と、第1の領域10よりもSi基板1から離れた第2の領域11において、窒化物半導体からなる第1の層12と、第1の層12よりも膜厚が小さくかつ第1の層12と組成が異なる窒化物半導体からなる第2の層13と、を交互に積層した多層膜構造をそれぞれ有することとなる。そして、第1の領域10が有する第1の層12の膜厚は、第2の領域11が有する第1の層12の膜厚よりも大きくなる。したがって、第2の実施の形態においては、基板側から近い領域と遠い領域において、窒化物半導体からなる第1の層12と第1の層12よりも膜厚が小さくかつ第1の層12と組成が異なる窒化物半導体からなる第2の層13とを交互に積層した多層膜構造がそれぞれ形成されるため、各層(第1の層12・第2の層13)の特性(結晶的、機械的)を好適に引き出せる。また、第1の実施の形態によれば、第1の領域10が有する第1の層12の膜厚が、第2の領域11が有する第1の層12の膜厚よりも大きいため、基板距離に依存した結晶性(格子不整合)・機械的(応力)な問題を、それに適合した多層膜構造とでき、好適な結晶が得られる。
図2に示すように、第2の実施の形態に係る半導体素子は、Si基板1の上に窒化物半導体層8を備え、また、Si基板1と窒化物半導体層8との間に緩衝領域9を備えている。この緩衝領域9は、窒化物半導体の組成が異なる第1の層12と第2の層13とを周期的に有し、膜厚方向における一周期の長さ(一周期長)がSi基板1側よりも窒化物半導体層8側が短くなっている。
この第2の実施の形態に係る半導体素子によれば、Si基板1との格子定数差が大きい層(第2の層13)が、Si基板1との格子定数差が小さい層(第1の層12)よりも薄膜で形成される。第1の層12は、窒化物半導体であるため、Si基板1に対して格子定数が小さい。つまり、Si基板1に窒化物半導体層8を形成すると、格子定数に差があるので、Si基板1と窒化物半導体層8との界面にはそれぞれ圧縮応力と引張応力が働く。詳しくは、Si基板1に窒化物半導体からなる第1の層12を形成すると、格子定数が大きいSi基板1には、圧縮応力が働くのに対し、格子定数の小さい第1の層12には引張応力が働く。第1の層12に引張応力が働くので、この第1の層12を成長し続けると、その成長面において、クラックが発生してしまう。またこのクラックの発生は、さらに窒化物半導体層8を成長することを困難にしてしまう。ここに、Si基板1に対する格子定数差が、第1の層12よりも大きい窒化物半導体からなる第2の層13を薄膜で形成すると、第1の層12と第2の層13との界面において、第2の層13には引張応力が、第1の層12には圧縮応力が働く。つまり、引張応力を持ち続ける第1の層12の成長面に圧縮応力が働くことから、クラックの発生を抑えることができる。つまりクラックの発生を抑えながら第1の層12を形成することができ、第1の層12と第2の層13とを交互に積層した多層膜構造とすることで、クラックを抑えた窒化物半導体からなる緩衝領域9を得ることが可能となる。
さらに、Si基板1上に、第1の層12と第2の層13とのクラックの発生を抑えた第1の領域10の上に、第1の層12と第2の層13とを交互に積層した第2の領域11を形成することで、結晶性のよい窒化物半導体層8を形成することが可能となる。ここで第2の実施の形態によれば、第1の領域10が有する第1の層12の膜厚は、第2の領域11が有する第1の層12の膜厚よりも大きい、つまり、第2の領域11が有する第1の層12の膜厚は第1の領域10が有する第1の層12の膜厚よりも薄い層とする。これにより、結晶性のよい窒化物半導体層8を得ることができる。この第2の領域11は、第1の領域10の上にあることで、その機能を発揮する。例えば、同様の膜厚で第2の領域11をSi基板1上に直接形成しても、結晶性のよい窒化物半導体層8は得られない。つまり、第2の領域11は、Si基板1上でかつ、クラックの発生を抑えた膜上に形成することで、その効果を発揮することができる。
以上から、第2の実施の形態により、結晶性のよい窒化物半導体層8を得ることが可能となる。
第2の実施の形態によれば、半導体素子が、Si基板1と窒化物半導体層8との間に緩衝領域9を備えることとなる。また、この緩衝領域9は、基板側の第1の領域10と、第1の領域10よりもSi基板1から離れた第2の領域11において、窒化物半導体からなる第1の層12と、第1の層12よりも膜厚が小さくかつ第1の層12と組成が異なる窒化物半導体からなる第2の層13と、を交互に積層した多層膜構造をそれぞれ有することとなる。そして、第1の領域10が有する第1の層12の膜厚は、第2の領域11が有する第1の層12の膜厚よりも大きくなる。したがって、第2の実施の形態においては、基板側から近い領域と遠い領域において、窒化物半導体からなる第1の層12と第1の層12よりも膜厚が小さくかつ第1の層12と組成が異なる窒化物半導体からなる第2の層13とを交互に積層した多層膜構造がそれぞれ形成されるため、各層(第1の層12・第2の層13)の特性(結晶的、機械的)を好適に引き出せる。また、第1の実施の形態によれば、第1の領域10が有する第1の層12の膜厚が、第2の領域11が有する第1の層12の膜厚よりも大きいため、基板距離に依存した結晶性(格子不整合)・機械的(応力)な問題を、それに適合した多層膜構造とでき、好適な結晶が得られる。
なお、第2の実施の形態においては、緩衝領域9が窒化物半導体の組成が異なる第1の層12と第2の層13とを周期的に有し、膜厚方向における一周期の長さ(一周期長)がSi基板1側よりも窒化物半導体層8側が短くなっているとしたが、本発明には、膜厚方向の所望の長さ(少なくとも二周期以上の長さ)における周期数がSi基板1よりも窒化物半導体層8側が大きくなっている場合や、第1の層12と第2の層13との膜厚差(〔第1の層12〕−〔第2の層13〕)がSi基板1側よりも窒化物半導体層8側が小さい場合や、第1の層12と第2の層13との膜厚比(〔第1の層12〕/〔第2の層13〕)がSi基板1側よりも窒化物半導体層8側が小さい場合も含まれる。
なお、上記第2の実施の形態に係る半導体素子において、第2の層13の膜厚が略同一であれば、多層膜の周期性や膜厚比変化などの設計が容易となる。
また、第2の層13がAlを含む窒化物半導体であり、第1の層12がGaを含む窒化物半導体であれば、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した緩衝領域9とすることができる。
また、多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくい。したがって、第1の層12のAl混晶比が第2の層13よりも小さい場合には、第1の層12及び第2の層13の双方の性質を引き出して、結晶成長を果たすことができる。
また、第2の層13が、Gaを含み、第1の層12よりもGa混晶比が小さい場合には、Gaの混晶比でもって、格子定数の異なる層が設けられ、Gaを含む窒化物半導体の性質を有効に利用した緩衝領域9とすることができる。
また、多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくいため、第1の層12がAlGaN(0≦x<0.5)とされ、第2の層13がAlGaN(0.5<y≦1)とされれば、第1の層12及び第2の層13の双方の性質を引き出して、結晶成長を果たすことができる。さらに(y−x)>0.5とされれば、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
また、第1の層12に窒化物半導体のn型不純物が含まれる場合には、緩衝領域9を好適な電荷移動層となる。Si基板1と多層膜との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成されるが、緩衝領域9の第1の層12に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vfの低減が図れる。特に第1の層12がn型不純物を含むことで、Vfの低減が効果的となる。
また、緩衝領域9の第1の層12がn型不純物を含む場合にはVfが低減されるが、この効果は、Si基板1と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板1側の第1の層12であることが好ましく、逆にSi基板1側と反対の窒化物半導体層8側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、緩衝領域9上の窒化物半導体層8の結晶性を低下させることになる。そこで、Si基板1側に対して、窒化物半導体層8側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層8を得ることができる。さらには、Si基板1側に最も近い第1の層12を、他の第1の層12に対してn型不純物を多く含むことで、Si基板1と緩衝領域9との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
また、緩衝領域9を第1導電型層とし、この緩衝領域9の上に、活性層と、緩衝領域9とは逆の導電型の第2導電型層と、を備えることとすれば、上記緩衝領域9によって窒化物半導体層8の結晶性が良くされた後に、活性層、第2導電型層が形成されるため、これらの各層の機能を好適に発揮できる。また、このようにすれば、緩衝領域9が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
なお、第2の実施の形態においては、緩衝領域9が第1の層12と第2の層13とを有するとしたが、緩衝領域9は、第1の層12及び第2の層13以外の層を有していてもよい。
また、これらの第2の実施の形態を実現する第1の層と第2の層の好ましい膜厚は次のとおりである。第1の層は、5nm以上100nm以下、さらに好ましくは10nm以上40nm以下、第2の層は第1の層よりも薄くかつ、1nm以上10nm以下、さらに好ましくは1nm以上5nm以下である。
なお、上記第2の実施の形態に係る半導体素子において、第2の層13の膜厚が略同一であれば、多層膜の周期性や膜厚比変化などの設計が容易となる。
また、第2の層13がAlを含む窒化物半導体であり、第1の層12がGaを含む窒化物半導体であれば、さらにAlを含む窒化物半導体の性質と、Gaを含む窒化物半導体の性質とを有効に利用した緩衝領域9とすることができる。
また、多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくい。したがって、第1の層12のAl混晶比が第2の層13よりも小さい場合には、第1の層12及び第2の層13の双方の性質を引き出して、結晶成長を果たすことができる。
また、第2の層13が、Gaを含み、第1の層12よりもGa混晶比が小さい場合には、Gaの混晶比でもって、格子定数の異なる層が設けられ、Gaを含む窒化物半導体の性質を有効に利用した緩衝領域9とすることができる。
また、多層膜においては、これを構成する2種の層の組成比の差を大きく取らないと、各組成特有の結晶的性質、機械的性質の差が小さくなり、双方の組成の性質を引き出して結晶成長を果たす目的が達しにくいため、第1の層12がAlGaN(0≦x<0.5)とされ、第2の層13がAlGaN(0.5<y≦1)とされれば、第1の層12及び第2の層13の双方の性質を引き出して、結晶成長を果たすことができる。さらに(y−x)>0.5とされれば、この2種の層の組成比の差を大きくすることができ、クラックを抑える層として十分に機能を発揮する。
また、第1の層12に窒化物半導体のn型不純物が含まれる場合には、緩衝領域9を好適な電荷移動層となる。Si基板1と多層膜との界面では、バンド構造の違いに起因するバンド不連続が生ずるため、その界面に電位障壁が形成されるが、緩衝領域9の第1の層12に窒化物半導体のn型不純物を含ませることで、電位障壁の厚みが薄くなり、Vfの低減が図れる。特に第1の層12がn型不純物を含むことで、Vfの低減が効果的となる。
また、緩衝領域9の第1の層12がn型不純物を含む場合にはVfが低減されるが、この効果は、Si基板1と多層膜との界面に生じる電位障壁によるものであることから、n型不純物を含む層は、Si基板1側の第1の層12であることが好ましく、逆にSi基板1側と反対の窒化物半導体層8側では顕著な効果は得られにくい。また結晶性の観点からすると、n型不純物を含むことは、緩衝領域9上の窒化物半導体層8の結晶性を低下させることになる。そこで、Si基板1側に対して、窒化物半導体層8側のn型不純物を少なくすることで、Vfの低減に加えて、結晶性のよい窒化物半導体層8を得ることができる。さらには、Si基板1側に最も近い第1の層12を、他の第1の層12に対してn型不純物を多く含むことで、Si基板1と緩衝領域9との間での電位障壁の厚みを薄くし、結晶性の低下をおさえ、好適な電荷移動層とできる。
また、緩衝領域9を第1導電型層とし、この緩衝領域9の上に、活性層と、緩衝領域9とは逆の導電型の第2導電型層と、を備えることとすれば、上記緩衝領域9によって窒化物半導体層8の結晶性が良くされた後に、活性層、第2導電型層が形成されるため、これらの各層の機能を好適に発揮できる。また、このようにすれば、緩衝領域9が1つの導電型領域内に収められるため、結晶性の変化と導電性の変化による相乗的な問題悪化を回避することが可能となる。
なお、第2の実施の形態においては、緩衝領域9が第1の層12と第2の層13とを有するとしたが、緩衝領域9は、第1の層12及び第2の層13以外の層を有していてもよい。
また、これらの第2の実施の形態を実現する第1の層と第2の層の好ましい膜厚は次のとおりである。第1の層は、5nm以上100nm以下、さらに好ましくは10nm以上40nm以下、第2の層は第1の層よりも薄くかつ、1nm以上10nm以下、さらに好ましくは1nm以上5nm以下である。
なお、本発明は、Si基板1の導電型を特に限定するものではなく、n型、p型のいずれとすることもできる。しかしながら、Si基板1の少なくとも表面の導電型をp型とすれば、Si基板1と第1の多層膜構造2または緩衝領域9との間でキャリアの注入をより良好に行うことができ、n型のSi基板1よりも効率よく第1の多層膜構造2または緩衝領域9にキャリアが注入されるので好ましい。この理由は明らかではないが、これを仮説として述べると次のようになる。Si基板1における能動領域の導電型をp型とすれば、Si基板1の能動領域におけるフェルミ準位が価電子帯に近づき、さらに高濃度ドーピングすることにより、全部または一部が縮退してフェルミ準位が価電子帯中に存在することとなる。また、第1の多層膜構造2または緩衝領域9における能動領域に多くの電子が存在すると、第1の多層膜構造2または緩衝領域9の能動領域におけるフェルミ準位が導電帯に近づき、さらに高濃度ドーピングすることにより、縮退してフェルミ準位が導電帯中に存在することとなる。このような状態で、半導体素子に順方向電圧(Vf)をかけると、Si基板1と第1の多層膜構造2または緩衝領域9との接合面には逆バイアスがかかるため、Si基板1の能動領域における価電子帯が第1の多層膜構造2または緩衝領域9の能動領域における導電帯よりも高くなり、かつ接合部に形成されていた空乏層がせまくなる。これによりSi基板1の価電子帯における多数の電子が狭い空乏層をトンネルして第1の多層膜構造2または緩衝領域9の伝導帯に注入されると考えられる。このため、n型のSi基板1よりも効率よく第1の多層膜構造2または緩衝領域9にキャリアが注入されるようになったものと考えられる。なお、基板にSiを用いる場合には、このSi基板1の裏面にn電極を設けてp電極とn電極とを対向させることができ、半導体素子の小型化を図ることができる。ここで能動領域とは、半導体素子の基本構造を決定する領域であり、素子において正電極と負電極との間に電圧を印加したときに電流が通過する領域のことをいう。
図3は、本発明の実施例に係る半導体素子を示す図である。
以下、本発明の実施例に係る半導体素子について説明する。
〔Si基板1〕
基板1は、Siである。本発明は、基板1の導電型を限定しないため、基板1は、n型、p型のいずれともすることもできる。
〔バッファ層14〕
バッファ層14は、上記した第1の実施の形態で説明した第1多層膜構造2及び第2多層膜構造3、または、上記した第2の実施の形態で説明した緩衝領域9を有している。
〔窒化物半導体層8〕
窒化物半導体層8は、n型窒化物半導体層15、活性層16、p型窒化物半導体層17を有している。
(n型窒化物半導体層15)
n型窒化物半導体層15は、たとえば、一般式IneAlfGa1−e−fN(0≦e、0≦f、e+f≦1)で表される材料で構成できるが、結晶欠陥の少ない窒化物半導体層を得るために、GaN又はf値0.2以下のAlfGa1−fNとすることが好ましい。また、n型窒化物半導体層15の膜厚は、クラックの発生を防止しつつ、抵抗値を低くし半導体素子の順方向電圧(Vf)を低くするために、好ましくは0.1〜5μm、より好ましくは0.3〜2μmとする。
(活性層16)
活性層16には、単一量子井戸構造や多重量子井戸構造を用いることができ、In及びGaを含有する窒化物半導体、好ましくは、InaGa1−aN(0≦a<1)で形成される。多重量子井戸構造を用いる場合には、活性層16が障壁層および井戸層を有することとなるが、障壁層は例えばアンドープGaNとし、井戸層は例えばアンドープIn0.35Ga0.65Nとすることができる。井戸層の膜厚としては100オングストローム以下、好ましくは70オングストローム以下、さらに好ましくは50オングストローム以下に調整する。井戸層の膜厚の下限は、特に限定されないが、1原子層以上、好ましくは10オングストローム以上とする。井戸層が100オングストロームよりも厚いと、出力が向上しにくい傾向にある。なお、順方向電圧(Vf)を下げるために、活性層5の一部にSiをドープしてもよい。障壁層の厚さは2000オングストローム以下、好ましくは500オングストローム以下、より好ましくは200オングストローム以下に調整する。障壁層の膜厚の下限は特に限定されないが、1原子層以上、好ましくは10オングストローム以上とする。障壁層の膜厚を上記範囲とすると出力を向上させることができる。また、活性層16全体の膜厚はとくに限定されるものではなく、発光波長等を考慮して、障壁層及び井戸層の各積層数や積層順を調整し活性層16の総膜厚を設定することができる。
(p型窒化物半導体層17)
p型窒化物半導体層17は、Si基板1側から順に、p型クラッド層(図示せず)とp型コンタクト層(図示せず)とを有している。
p型クラッド層は、多層膜構造(超格子構造)または単一膜構造である。p型クラッド層を超格子構造とすると、結晶性を良くでき、抵抗率を低くできるので、順方向電圧(Vf)を低くすることができる。p型クラッド層にドープされるp型不純物としては、Mg、Zn、Ca、Be等の周期律表第IIA族、IIB族元素を選択し、好ましくはMg、Ca等をp型不純物とする。また、p型不純物ドープのp型クラッド層が、p型不純物を含むAltGa1−tN(0≦t≦1)よりなる単一層からなる場合は、やや発光出力が低下するが、静電耐圧は超格子の場合とほぼ同等の良好なものにできる。
p型コンタクト層は、一般式InrAlsGa1−r−sN(0≦r<1、0≦s<1、r+s<1)で表される窒化物半導体を用いて形成することができるが、結晶性の良好な層を形成するために、好ましくは3元混晶の窒化物半導体、より好ましくはIn、Alを含まない二元混晶のGaNからなる窒化物半導体とする。更にp型コンタクト層をIn、Alを含まない2元混晶とすると、正電極とのオーミック接触をより良好にでき、発光効率を向上させることができる。p型コンタクト層のp型不純物としては、p型クラッド層と同様の種々のp型不純物を用いることができるが、好ましくはMgとする。p型コンタクト層にドープするp型不純物をMgとすると、p型特性が容易に得られ、またオーミック接触を容易に形成することができる。
なお、本発明においては、不純物濃度の測定方法を限定するものでないが、不純物濃度は、たとえば二次イオン質量分析(SIMS;Secondary Ion Mass Spectrometry)で測定することができる。
本実施例で得られる窒化物半導体素子は、Si基板上の窒化物半導体層の結晶性と導電性に優れ、Vfの低い半導体素子を得ることができた。
また実施例1の比較例として、第1の層と第2の層との膜厚を同じにした多層膜構造を形成して、他は実施例1と同様にして半導体素子を得たところ、Vfは実施例1よりも高かった。特に、第1の層を第2の層と同じ程度の膜厚としたところ、実施例1よりもVfが1V程度高く、窒化物半導体層へのキャリアが十分に供給されないことによるものと考えられる。また第2の層を第1の層と同じ程度の膜厚としたところ、Vfは10V以上で測定不能であり、ほとんど電気を通さないものであった。
さらに別の比較例として、Si基板上に第1の層と第2の層との多層膜構造とするときの、第1の層の膜厚をn型窒化物半導体層を形成するまで同じ膜厚で形成して、他は実施例1と同様にして半導体素子を得たところ、第1の層が比較的厚い場合、多層膜構造にクラックが発生し、半導体素子としては、リークの発生や部分的な発光領域しか得られず、第1の層が比較的薄い場合、ほとんど電気の通さない素子であった。
以下、本発明の実施例に係る半導体素子について説明する。
〔Si基板1〕
基板1は、Siである。本発明は、基板1の導電型を限定しないため、基板1は、n型、p型のいずれともすることもできる。
〔バッファ層14〕
バッファ層14は、上記した第1の実施の形態で説明した第1多層膜構造2及び第2多層膜構造3、または、上記した第2の実施の形態で説明した緩衝領域9を有している。
〔窒化物半導体層8〕
窒化物半導体層8は、n型窒化物半導体層15、活性層16、p型窒化物半導体層17を有している。
(n型窒化物半導体層15)
n型窒化物半導体層15は、たとえば、一般式IneAlfGa1−e−fN(0≦e、0≦f、e+f≦1)で表される材料で構成できるが、結晶欠陥の少ない窒化物半導体層を得るために、GaN又はf値0.2以下のAlfGa1−fNとすることが好ましい。また、n型窒化物半導体層15の膜厚は、クラックの発生を防止しつつ、抵抗値を低くし半導体素子の順方向電圧(Vf)を低くするために、好ましくは0.1〜5μm、より好ましくは0.3〜2μmとする。
(活性層16)
活性層16には、単一量子井戸構造や多重量子井戸構造を用いることができ、In及びGaを含有する窒化物半導体、好ましくは、InaGa1−aN(0≦a<1)で形成される。多重量子井戸構造を用いる場合には、活性層16が障壁層および井戸層を有することとなるが、障壁層は例えばアンドープGaNとし、井戸層は例えばアンドープIn0.35Ga0.65Nとすることができる。井戸層の膜厚としては100オングストローム以下、好ましくは70オングストローム以下、さらに好ましくは50オングストローム以下に調整する。井戸層の膜厚の下限は、特に限定されないが、1原子層以上、好ましくは10オングストローム以上とする。井戸層が100オングストロームよりも厚いと、出力が向上しにくい傾向にある。なお、順方向電圧(Vf)を下げるために、活性層5の一部にSiをドープしてもよい。障壁層の厚さは2000オングストローム以下、好ましくは500オングストローム以下、より好ましくは200オングストローム以下に調整する。障壁層の膜厚の下限は特に限定されないが、1原子層以上、好ましくは10オングストローム以上とする。障壁層の膜厚を上記範囲とすると出力を向上させることができる。また、活性層16全体の膜厚はとくに限定されるものではなく、発光波長等を考慮して、障壁層及び井戸層の各積層数や積層順を調整し活性層16の総膜厚を設定することができる。
(p型窒化物半導体層17)
p型窒化物半導体層17は、Si基板1側から順に、p型クラッド層(図示せず)とp型コンタクト層(図示せず)とを有している。
p型クラッド層は、多層膜構造(超格子構造)または単一膜構造である。p型クラッド層を超格子構造とすると、結晶性を良くでき、抵抗率を低くできるので、順方向電圧(Vf)を低くすることができる。p型クラッド層にドープされるp型不純物としては、Mg、Zn、Ca、Be等の周期律表第IIA族、IIB族元素を選択し、好ましくはMg、Ca等をp型不純物とする。また、p型不純物ドープのp型クラッド層が、p型不純物を含むAltGa1−tN(0≦t≦1)よりなる単一層からなる場合は、やや発光出力が低下するが、静電耐圧は超格子の場合とほぼ同等の良好なものにできる。
p型コンタクト層は、一般式InrAlsGa1−r−sN(0≦r<1、0≦s<1、r+s<1)で表される窒化物半導体を用いて形成することができるが、結晶性の良好な層を形成するために、好ましくは3元混晶の窒化物半導体、より好ましくはIn、Alを含まない二元混晶のGaNからなる窒化物半導体とする。更にp型コンタクト層をIn、Alを含まない2元混晶とすると、正電極とのオーミック接触をより良好にでき、発光効率を向上させることができる。p型コンタクト層のp型不純物としては、p型クラッド層と同様の種々のp型不純物を用いることができるが、好ましくはMgとする。p型コンタクト層にドープするp型不純物をMgとすると、p型特性が容易に得られ、またオーミック接触を容易に形成することができる。
なお、本発明においては、不純物濃度の測定方法を限定するものでないが、不純物濃度は、たとえば二次イオン質量分析(SIMS;Secondary Ion Mass Spectrometry)で測定することができる。
本実施例で得られる窒化物半導体素子は、Si基板上の窒化物半導体層の結晶性と導電性に優れ、Vfの低い半導体素子を得ることができた。
また実施例1の比較例として、第1の層と第2の層との膜厚を同じにした多層膜構造を形成して、他は実施例1と同様にして半導体素子を得たところ、Vfは実施例1よりも高かった。特に、第1の層を第2の層と同じ程度の膜厚としたところ、実施例1よりもVfが1V程度高く、窒化物半導体層へのキャリアが十分に供給されないことによるものと考えられる。また第2の層を第1の層と同じ程度の膜厚としたところ、Vfは10V以上で測定不能であり、ほとんど電気を通さないものであった。
さらに別の比較例として、Si基板上に第1の層と第2の層との多層膜構造とするときの、第1の層の膜厚をn型窒化物半導体層を形成するまで同じ膜厚で形成して、他は実施例1と同様にして半導体素子を得たところ、第1の層が比較的厚い場合、多層膜構造にクラックが発生し、半導体素子としては、リークの発生や部分的な発光領域しか得られず、第1の層が比較的薄い場合、ほとんど電気の通さない素子であった。
実施例1に係る半導体素子は、たとえば次のようにして製造することができる。
まず、Si基板1を反応容器内にセットし、水素を流しながら、Si基板1の温度を上昇させ、Si基板1のクリーニングを行う。
次ぎに、Si基板1の上に、第1の実施の形態に係るバッファ層14または第2の実施の形態に係るバッファ層14を成長させる。
次に、所定の温度でn型窒化物半導体層15を成長させる。
次に、障壁+井戸+障壁+井戸・・・・+障壁の順で障壁層を5層、井戸層を4層、交互に積層して、多重量子井戸構造よりなる活性層16を成長させる。
次に、超格子構造の多層膜よりなるp型多層膜クラッド層を成長させる。
次に、p型コンタクト層を成長させる。
次に、窒素雰囲気中、Si基板1を反応容器内においてアニーリングを行い、p型窒化物半導体層17をさらに低抵抗化する。
ここで、正電極18と負電極19を同一面側に設ける場合には、Si基板1を反応容器から取り出し、最上層のp型コンタクト層において、正電極18を形成する位置に所定の形状のSiO2マスクを厚さ1μmで形成し、RIE(反応性イオンエッチング)装置でp型コンタクト層側からエッチングを行う。そして、形成したSiO2マスクの上に更に一部を残してレジスト膜を形成し、RIEによってSi基板11またはn型窒化物半導体層15における一部の表面を露出させる。
次ぎに、最上層にあるp型コンタクト層のほぼ全面に膜厚200オングストロームのNiとAuを含む透光性の正電極18と、その正電極18の上にボンディング用のAuよりなるパッド電極(図示せず)を0.5μmの膜厚で形成する。一方、Si基板1の反窒化物半導体層側(またはエッチングにより露出させたSi基板1ないしはn型窒化物半導体層15の表面)にはWとAlを含む負電極19を形成する。
以上のようにして形成したSi基板1をチップ化すれば、実施例1に係る半導体素子を得ることができる。
このようにして得た半導体素子を、リードフレーム(図示せず)などにマウントしてボンディングした後、封止部材(図示せず)で封止する。ここで、封止部材としては、所望の波長の光を透過させる透光性樹脂が用いられ、たとえば、エポキシ樹脂やSi樹脂やアクリル樹脂などが適している。なお、封止部材には、光を拡散させる光拡散材や、半導体素子からの光によって励起されてその波長よりも長波長の光が発光可能な蛍光物質などを混入させてもよい。封止部材の形状は、任意に設計することができ、たとえば半円柱状や直線状などとすることができる。
まず、Si基板1を反応容器内にセットし、水素を流しながら、Si基板1の温度を上昇させ、Si基板1のクリーニングを行う。
次ぎに、Si基板1の上に、第1の実施の形態に係るバッファ層14または第2の実施の形態に係るバッファ層14を成長させる。
次に、所定の温度でn型窒化物半導体層15を成長させる。
次に、障壁+井戸+障壁+井戸・・・・+障壁の順で障壁層を5層、井戸層を4層、交互に積層して、多重量子井戸構造よりなる活性層16を成長させる。
次に、超格子構造の多層膜よりなるp型多層膜クラッド層を成長させる。
次に、p型コンタクト層を成長させる。
次に、窒素雰囲気中、Si基板1を反応容器内においてアニーリングを行い、p型窒化物半導体層17をさらに低抵抗化する。
ここで、正電極18と負電極19を同一面側に設ける場合には、Si基板1を反応容器から取り出し、最上層のp型コンタクト層において、正電極18を形成する位置に所定の形状のSiO2マスクを厚さ1μmで形成し、RIE(反応性イオンエッチング)装置でp型コンタクト層側からエッチングを行う。そして、形成したSiO2マスクの上に更に一部を残してレジスト膜を形成し、RIEによってSi基板11またはn型窒化物半導体層15における一部の表面を露出させる。
次ぎに、最上層にあるp型コンタクト層のほぼ全面に膜厚200オングストロームのNiとAuを含む透光性の正電極18と、その正電極18の上にボンディング用のAuよりなるパッド電極(図示せず)を0.5μmの膜厚で形成する。一方、Si基板1の反窒化物半導体層側(またはエッチングにより露出させたSi基板1ないしはn型窒化物半導体層15の表面)にはWとAlを含む負電極19を形成する。
以上のようにして形成したSi基板1をチップ化すれば、実施例1に係る半導体素子を得ることができる。
このようにして得た半導体素子を、リードフレーム(図示せず)などにマウントしてボンディングした後、封止部材(図示せず)で封止する。ここで、封止部材としては、所望の波長の光を透過させる透光性樹脂が用いられ、たとえば、エポキシ樹脂やSi樹脂やアクリル樹脂などが適している。なお、封止部材には、光を拡散させる光拡散材や、半導体素子からの光によって励起されてその波長よりも長波長の光が発光可能な蛍光物質などを混入させてもよい。封止部材の形状は、任意に設計することができ、たとえば半円柱状や直線状などとすることができる。
本発明は、すべての半導体素子に適用できるが、特に、窒化物系の半導体素子に適している。
1 Si基板、
2 第1多層膜構造、
3 第2多層膜構造、
4 第1の層、
5 第2の層、
6 第3の層、
7 第4の層、
8 窒化物半導体層、
9 緩衝領域、
10 第1の領域、
11 第2の領域、
12 第1の層、
13 第2の層
14 バッファ層、
15 n型窒化物半導体層、
16 活性層、
17 p型窒化物半導体層、
18 正電極、
19 負電極。
2 第1多層膜構造、
3 第2多層膜構造、
4 第1の層、
5 第2の層、
6 第3の層、
7 第4の層、
8 窒化物半導体層、
9 緩衝領域、
10 第1の領域、
11 第2の領域、
12 第1の層、
13 第2の層
14 バッファ層、
15 n型窒化物半導体層、
16 活性層、
17 p型窒化物半導体層、
18 正電極、
19 負電極。
Claims (23)
- Si基板の上に窒化物半導体層を備えた半導体素子であって、
前記窒化物半導体層は、
前記Si基板の側に、少なくとも第1の層と第2の層とを交互に積層した第1多層膜構造と、
前記第1多層膜構造の上に、少なくとも第3の層と第4の層とを交互に積層した第2多層膜構造と、
を有し、
前記第1の層及び前記第3の層は、前記第2の層及び前記第4の層のいずれよりも前記Si基板との格子定数差が小さな組成の窒化物半導体であり、且つ、前記第2の層及び第4の層のいずれよりも膜厚が大きく、
前記第1の層は、前記第3の層よりも膜厚が大きい、
ことを特徴とする半導体素子。 - 前記第1多層膜構造の総膜厚が前記第2多層膜構造の総膜厚よりも小さいことを特徴とする請求項2に記載の半導体素子。
- 前記第2の層と前記第4の層とは膜厚が略同一であることを特徴とする請求項1または請求項2に記載の半導体素子。
- 前記第2の層および前記第4の層は、Alを含み、前記第1の層および第3の層は、Gaを含むことを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体素子。
- 前記第1の層および前記第3の層は、Alを含み、前記第2の層および前記第4の層よりもAl混晶比が小さいことを特徴とする請求項1〜請求項4のいずれか1項に記載の半導体素子。
- 前記第2の層および前記第4の層は、Gaを含み、前記第1の層および前記第3の層よりもGa混晶比が小さいことを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体素子。
- 前記第1の層および前記第3の層は、AlxGa1−xN(0≦x≦0.5)であり、
前記第2の層および前記第4の層は、AlyGa1−yN(0.5<y≦1)である、
ことを特徴とする請求項1〜請求項6のいずれか1項に記載の半導体素子。 - 前記第1の層は、AlxGa1−xN(0≦x≦0.5)であり、
前記第2の層は、AlyGa1−yN(0.5<y≦1)であり、
(y−x)>0.5である、
ことを特徴とする請求項1〜請求項7のいずれか1項に記載の半導体素子。 - 前記第1の層および前記第3の層は窒化物半導体のn型不純物を含むことを特徴とする請求項1〜請求項8のいずれか1項に記載の半導体素子。
- 前記第1の層は、前記第3の層よりも窒化物半導体のn型不純物を多く含むことを特徴とする請求項1〜請求項9のいずれか1項に記載の半導体素子。
- 前記第1多層膜構造と第2多層膜構造が第1導電型であり、
前記窒化物半導体層が基板側から順に、少なくとも活性層と、第2導電型層とを備える、
ことを特徴とする請求項1〜請求項10のいずれか1項に記載の半導体素子。 - Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、
前記緩衝領域は、基板側の第1の領域と、前記第1の領域よりも前記Si基板から離れた第2の領域を有し、
前記第1の領域及び前記第2の領域は、窒化物半導体からなる第1の層と、前記第1の層よりも膜厚が小さくかつ前記第1の層と組成が異なる窒化物半導体からなる第2の層と、を交互に積層した多層膜構造をそれぞれ有し、
前記第1の領域が有する第1の層の膜厚は、前記第2の領域が有する第1の層の膜厚よりも大きい、
ことを特徴とする半導体素子。 - Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、
前記緩衝領域は、窒化物半導体の組成が異なる第1の層と第2の層とを周期的に有し、
膜厚方向における一周期の長さ(一周期長)が前記Si基板側よりも前記窒化物半導体層側が短くなる、または、膜厚方向の所望の長さ(少なくとも二周期以上の長さ)における周期数が前記Si基板よりも前記窒化物半導体層側が大きくなる、
ことを特徴とする半導体素子。 - Si基板の上に窒化物半導体層を備え、前記Si基板と前記窒化物半導体層との間に緩衝領域を備えた半導体素子であって、
前記緩衝領域は、少なくとも、窒化物半導体からなる第1の層と、前記第1の層より膜厚が小さく前記Si基板との格子定数差が前記第1の層よりも大きな組成の窒化物半導体からなる第2の層と、を交互に積層した多層膜構造であり、
前記第1の層と前記第2の層との膜厚差(〔第1の層〕−〔第2の層〕)が前記Si基板側よりも前記窒化物半導体層側が小さい、または、前記第1の層と前記第2の層との膜厚比(〔第1の層〕/〔第2の層〕)が前記Si基板側よりも前記窒化物半導体層側が小さい、
ことを特徴とする半導体素子。 - 前記緩衝領域における前記第2の層は膜厚が略同一であることを特徴とする請求項12〜請求項14のいずれか1項に記載の半導体素子。
- 前記第2の層は、Alを含み、前記第1の層は、Gaを含むことを特徴とする請求項12〜請求項15のいずれか1項に記載の半導体素子。
- 前記第1の層は、Alを含み、前記第2の層よりもAl混晶比が小さいことを特徴とする請求項12〜請求項16のいずれか1項に記載の半導体素子。
- 前記第2の層は、Gaを含み、前記第1の層よりもGa混晶比が小さいことを特徴とする請求項12〜請求項17のいずれか1項に記載の半導体素子。
- 前記第1の層は、AlxGa1−xN(0≦x≦0.5)であり、
前記第2の層は、AlyGa1−yN(0.5<y≦1)である、
ことを特徴とする請求項12〜請求項18のいずれか1項に記載の半導体素子。 - 前記第1の層は、AlxGa1−xN(0≦x≦0.5)であり、
前記第2の層は、AlyGa1−yN(0.5<y≦1)であり、
(y−x)>0.5である、
ことを特徴とする請求項12〜請求項19のいずれか1項に記載の半導体素子。 - 前記第1の層は窒化物半導体のn型不純物を含むことを特徴とする請求項12〜請求項20のいずれか1項に記載の半導体素子。
- 前記緩衝領域は、前記Si基板側が前記窒化物半導体層側よりも窒化物半導体のn型不純物を多く含むことを特徴とする請求項12〜請求項21のいずれか1項に記載の半導体素子。
- 請求項12〜請求項22のいずれか1項に記載の半導体素子において、
前記緩衝領域が第1導電型層であり、
前記緩衝領域の上に、活性層と、前記緩衝領域とは逆の導電型の第2導電型層と、を備えた、
ことを特徴とする半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005149827A JP2006332125A (ja) | 2005-05-23 | 2005-05-23 | 半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005149827A JP2006332125A (ja) | 2005-05-23 | 2005-05-23 | 半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006332125A true JP2006332125A (ja) | 2006-12-07 |
Family
ID=37553539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005149827A Pending JP2006332125A (ja) | 2005-05-23 | 2005-05-23 | 半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006332125A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159621A (ja) * | 2006-12-20 | 2008-07-10 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
JP2008171842A (ja) * | 2007-01-05 | 2008-07-24 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
JP2013084819A (ja) * | 2011-10-11 | 2013-05-09 | Toshiba Corp | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 |
JP2013123046A (ja) * | 2012-11-19 | 2013-06-20 | Toshiba Corp | 半導体発光素子の製造方法 |
EP2615650A2 (en) * | 2012-01-13 | 2013-07-17 | DOWA Electronics Materials Co., Ltd. | III-nitride epitaxial substrate and deep ultraviolet light emiting device using the same |
US8742396B2 (en) | 2012-01-13 | 2014-06-03 | Dowa Electronics Materials Co., Ltd. | III nitride epitaxial substrate and deep ultraviolet light emitting device using the same |
-
2005
- 2005-05-23 JP JP2005149827A patent/JP2006332125A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159621A (ja) * | 2006-12-20 | 2008-07-10 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
JP2008171842A (ja) * | 2007-01-05 | 2008-07-24 | Furukawa Electric Co Ltd:The | 半導体電子デバイス |
JP2013084819A (ja) * | 2011-10-11 | 2013-05-09 | Toshiba Corp | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 |
US8835983B2 (en) | 2011-10-11 | 2014-09-16 | Kabushiki Kaisha Toshiba | Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers |
US8928000B2 (en) | 2011-10-11 | 2015-01-06 | Kabushiki Kaisha Toshiba | Nitride semiconductor wafer including different lattice constants |
EP2615650A2 (en) * | 2012-01-13 | 2013-07-17 | DOWA Electronics Materials Co., Ltd. | III-nitride epitaxial substrate and deep ultraviolet light emiting device using the same |
EP2615650A3 (en) * | 2012-01-13 | 2013-08-07 | DOWA Electronics Materials Co., Ltd. | III-nitride epitaxial substrate and deep ultraviolet light emiting device using the same |
KR101398340B1 (ko) | 2012-01-13 | 2014-05-23 | 도와 일렉트로닉스 가부시키가이샤 | Ⅲ족 질화물 에피택셜 기판 및 그 기판을 이용한 심자외 발광소자 |
US8742396B2 (en) | 2012-01-13 | 2014-06-03 | Dowa Electronics Materials Co., Ltd. | III nitride epitaxial substrate and deep ultraviolet light emitting device using the same |
TWI502766B (zh) * | 2012-01-13 | 2015-10-01 | Dowa Electronics Materials Co | Iii族氮化物磊晶基板及使用該基板之深紫外發光元件 |
JP2013123046A (ja) * | 2012-11-19 | 2013-06-20 | Toshiba Corp | 半導体発光素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101319512B1 (ko) | 질화물계 반도체 소자 및 그 제조방법 | |
US7808010B2 (en) | Nitride semiconductor light emitting device and fabrication method thereof | |
CA2528719C (en) | Nitride semiconductor light emitting device | |
KR100574738B1 (ko) | 질화물 반도체 소자 | |
JP4881491B2 (ja) | 半導体発光素子 | |
JP5048496B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP3680558B2 (ja) | 窒化物半導体素子 | |
CN108550675B (zh) | 一种发光二极管外延片及其制备方法 | |
JP2008244307A (ja) | 半導体発光素子および窒化物半導体発光素子 | |
TW201007838A (en) | Semiconductor structures | |
US8053794B2 (en) | Nitride semiconductor light emitting device and fabrication method thereof | |
JP2002305323A (ja) | n型窒化物半導体積層体およびそれを用いる半導体素子 | |
US11817528B2 (en) | Nitride-based light-emitting diode device | |
JP2005056922A (ja) | 半導体発光素子 | |
JP2006332125A (ja) | 半導体素子 | |
JPWO2005029587A1 (ja) | 窒化物系半導体素子 | |
TWI242896B (en) | Group III-nitride-based compound semiconductor device | |
TWI804370B (zh) | 氮化物半導體發光元件 | |
US20220384681A1 (en) | Nitride semiconductor light-emitting element | |
JP2005051170A (ja) | Iii族窒化物系化合物半導体発光素子 | |
JP2006310688A (ja) | 半導体構造体、半導体素子、窒化物半導体結晶の形成方法 | |
JP7481618B2 (ja) | 窒化物半導体素子の製造方法 | |
JP5741350B2 (ja) | 発光素子 | |
JP5135465B2 (ja) | 半導体発光素子及びその製造方法 | |
JP5545272B2 (ja) | Iii族窒化物半導体発光素子 |