JP2006332083A - 回路基板構造 - Google Patents
回路基板構造 Download PDFInfo
- Publication number
- JP2006332083A JP2006332083A JP2005148882A JP2005148882A JP2006332083A JP 2006332083 A JP2006332083 A JP 2006332083A JP 2005148882 A JP2005148882 A JP 2005148882A JP 2005148882 A JP2005148882 A JP 2005148882A JP 2006332083 A JP2006332083 A JP 2006332083A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electrode
- circuit
- board structure
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】 小型で、モジュール設計によって仕様変更が容易な回路基板構造を提供する。
【解決手段】 複数の回路基板1,2,3,4,5を積層した回路基板構造は、下層の回路基板1,2の表面に複数の表面電極12,20が設けられ、上層の回路基板2,4の裏面に表面電極12,20に対応する複数の裏面電極が設けられ、表面電極12,20と対応する裏面電極とをそれぞれハンダまたは導電性接着剤Pで接着する。
【選択図】図2
【解決手段】 複数の回路基板1,2,3,4,5を積層した回路基板構造は、下層の回路基板1,2の表面に複数の表面電極12,20が設けられ、上層の回路基板2,4の裏面に表面電極12,20に対応する複数の裏面電極が設けられ、表面電極12,20と対応する裏面電極とをそれぞれハンダまたは導電性接着剤Pで接着する。
【選択図】図2
Description
本発明は、回路基板構造に関する。
従来の電気製品は、例えば特許文献1に記載されているように、マザーボード上のコネクタに特定の処理機能を実現するドーターボード(モジュール)を接続しており、ドーターボードを交換することで異なる仕様を実現可能なモジュール設計が採用されている。このようなモジュール設計によれば、異なるマザーボード上に同じドーターボードを実装することも可能であり、多様なバリエーションを容易に設計することができる。
特開2002−368456号公報
しかしながら、小型の家電製品や情報機器などでは、複数の基板を収容することが難しく、1つの回路基板上にチップ(電子部品)などの構成要素を全て実装している。このため、チップのピン配置(BGAタイプのチップではパッド電極配置)が異なる電子部品を用いるように仕様変更するには回路基板全体を設計変更する必要があるという問題があった。また、コネクタ形状などの外部インターフェイスを変更するためにも、回路基板全体の設計変更が必要であった。
そこで、前記問題点に鑑みて、本発明は、小型で、モジュール設計によって仕様変更が容易な回路基板構造を提供すること課題とする。
前記課題を解決するために、本発明による回路基板構造は、複数の回路基板を積層した回路基板構造であって、下層の前記回路基板の表面に複数の表面電極が設けられ、上層の前記回路基板の裏面に前記表面電極に対向する複数の裏面電極が設けられ、前記表面電極と対向する前記裏面電極とをそれぞれハンダまたは導電性接着剤で接着したものとする。
この構成によれば、複数の回路基板を直接重ね合わせるので、1枚の回路基板に比べて僅かに厚みが増加するだけで大きさが変わらない。このため、各回路基板をモジュール化して、それぞれの回路基板を個別に設計変更可能にすることが可能である。
また、本発明の回路基板構造において、前記表面電極および前記裏面電極の少なくともいずれかが、前記下層または前記上層の回路基板から突出するスペーサ電極であれば、前記上層の回路基板の裏面や前記下層の回路基板の裏面に、電子部品を搭載することができる。これによって、電子部品を多層に配置して回路を高集積化することができ、基板の小型化に資する。
また、前記スペーサ電極は、前記下層または前記上層の回路基板のプリント回路の一部を露出したランドに導電性の部材を接着することで、容易に設けることができる。
また、本発明の回路基板構造において、前記表面電極と前記裏面電極のいずれか一方が部分的に突出する突部を有し、他方が前記突部と嵌合する嵌合部を有していれば、前記上層の回路基板と前記下層の回路基板とを容易に位置決めできる。
また、前記嵌合部が設けられた前記表面電極または前記裏面電極が前記下層または前記上層の回路基板のプリント回路の一部を露出したランドであれば、前記嵌合部は、前記ランドを貫通し前記回路基板の基材に設けた穴として容易に形成できる。
また、本発明の回路基板構造において、前記上層の回路基板の直下の前記下層の回路基板上に電子部品を配置すれば、回路の高集積化が可能である。そのために、前記電子部品は、前記下層の回路基板の表面に設けた凹部に配置してもよい。
また、本発明の回路基板構造を、3枚以上の前記回路基板を積層したものにすれば、回路のモジュールの一部を独立したサブモジュールとして構成でき、設計変更がより簡単でフレキシブルに行える。
また、本発明の回路基板構造において、少なくともいずれかの前記回路基板上に、複数の前記回路基板が並列して積層されていれば、並列した独立モジュールを有する階層構造の回路が構成できる。
また、本発明の回路基板構造において、最下層の前記回路基板を、フレキシブル回路基板とし、コネクタに挿入される端子部を設ければ、外部との接続および製品内への組み込みが容易になる。
また、本発明の回路基板構造において、最下層の前記回路基板には、電子部品を直接実装しないようにすれば、外部とのインターフェイスの変更が容易に行える。
以上のように、本発明によれば、複数の回路基板を直接接着し合うことで積層したので、回路全体を大型化することなくモジュール化して設計でき、各回路基板毎に独立して設計変更ができる。
これより、本発明の実施形態について図面を参照しながら説明する。
図1は、本発明の第1実施形態の積層回路基板であり、デジタルカメラの画像処理回路が構成されている。本実施形態の積層回路基板は、ポリイミド製フィルムに多層の印刷回路をプリントした回路基板であるフレキシブル基板1と、フレキシブル基板1の上に積層された、エポキシ樹脂製の基材に印刷回路を設けた主回路基板2および電源回路基板3と、主回路基板2の上に積層された、エポキシ樹脂製の基材に印刷回路を設けた信号処理回路基板4およびメモリ回路基板5とからなっている。
図1は、本発明の第1実施形態の積層回路基板であり、デジタルカメラの画像処理回路が構成されている。本実施形態の積層回路基板は、ポリイミド製フィルムに多層の印刷回路をプリントした回路基板であるフレキシブル基板1と、フレキシブル基板1の上に積層された、エポキシ樹脂製の基材に印刷回路を設けた主回路基板2および電源回路基板3と、主回路基板2の上に積層された、エポキシ樹脂製の基材に印刷回路を設けた信号処理回路基板4およびメモリ回路基板5とからなっている。
図2に、本実施形態の積層回路基板の分解斜視図を示す。最下層のフレキシブル基板1は、外部の回路に設けたフレキシブル基板コネクタに挿入可能な端子部6,7,8が設けられており、端子部6は電源部および制御部に接続され、端子部7は表示部に接続され、端子部8は撮像部に接続される。また、フレキシブル基板1は、表面に印刷回路の一部が露出したランドによって、一次電源表面電極9、二次電源出力表面電極10、二次電源入力表面電極11、I/O表面電極12が設けられている。また、フレキシブル基板1には、印刷回路によって、一次電源表面電極9を端子部6に接続する一次電源ライン13と、二次電源出力表面電極10と二次電源入力表面電極11とを接続する二次電源ライン14と、I/O表面電極12の一部をそれぞれ端子部6,7,8に接続する信号ライン15,16,17とが設けられている。
主回路基板2は、表側が部分的に凹んだ凹部18が設けられ、凹部18の中に電子部品19が実装されている。凹部18の周囲には、印刷回路の一部を露出したランドからなる信号表面電極20が配列されている。また、主回路基板2には、グリッド状に配置されたランドであるメモリ表面電極21が設けられている。また、図3に示すように、主回路基板2の裏面には、印刷回路を露出してなるランドによって、それぞれ、二次電源入力表面電極11およびI/O表面電極12に対向する二次電源入力裏面電極22およびI/O裏面電極23が設けられている。
図2および図3に示すように、電源回路基板3は、一次電源表面電極9に対向し、表裏を貫通する一次電源電極24と、二次電源表面電極10に対向し、表裏を貫通する二次電源電極25とが設けられ、表面に、一次電源電極24から入力される電流を変成して、二次電源裏面電極25から出力して二次電源ライン14を介して主回路基板2に供給する電流を生成するためのIC26が搭載されている。
信号処理回路基板4は、表面に、画像信号処理IC(特定用途用IC)27と、画像信号処理IC27が画像信号の処理のために使用するDRAM(メモリ)28とが搭載されている。また、信号処理回路基板4の裏面には、印刷回路を露出したランドによって、主回路基板2の信号表面電極20に対向する信号裏面電極29が設けられている。
メモリ回路基板5は、表面に、撮像回路から受け取った画像データや画像信号処理IC27が処理した画像データなどを記憶するメモリ30が搭載され、裏面に、印刷回路を露出したランドによって、主回路基板2のメモリ表面電極21に対向するメモリ裏面電極31が設けられている。
次に、図4に、本実施形態の積層回路基板の断面を示す。フレキシブル基板1のI/O表面電極12と対向する主回路基板2のI/O裏面電極23とは、それぞれ導電性接着剤Pで互いに貼り合わされており、同様に、主回路基板2の信号表面電極20と対向する信号処理回路基板4の信号裏面電極29とはそれぞれ導電性接着剤Pで互いに貼り合わされている。また、図示しないが、主回路基板2のメモリ表面電極21と対向するメモリ回路基板5のメモリ裏面電極31ともそれぞれ導電性接着剤Pで互いに貼り合わされている。
主回路基板2は、例えば、エポキシ樹脂の基材32上にプリントした印刷回路33の上に、さらにエポキシ樹脂の基材34を積層してその上に印刷回路35が形成されており、印刷回路33と印刷回路35とはスルーホールで接続されている。印刷回路35は、多層配線されており、最上層が表面に露出して信号表面電極20(およびメモリ表面電極21)を形成している。また、主回路基板2のI/O裏面電極23も、それぞれスルーホール36で印刷回路33または印刷回路35に接続されている。凹部18は、積層する前に基材34に予め設けておいた貫通穴によって設けられ、電子部品19は、底面の電極パッド37を印刷回路33に導電性接着剤Pで接着することで実装されている。
信号処理回路基板4は、信号裏面電極29が表面に多層配線した印刷回路38にスルーホール39で接続され、印刷回路38を露出して設けたランド40に画像信号処理IC27底面の電極パッド41が導電性接着剤Pによって固定されている。本実施形態において導電性接着剤Pは、その全てまたは一部をハンダに代えてもよい。
続いて、以上の構成からなる積層回路基板の特徴を説明する。
本実施形態において、各回路基板1,2,3,4,5は、直接積層されて接し合う上下の回路基板(1に対して2、2に対して1,3、3に対して2,4、4に対して3,5、5に対して4)にのみ電気的に接続されている。このため、下層の回路基板から上層の回路基板を見たとき、例えば、フレキシブル基板1から主回路基板2を、或いは、主回路基板2から信号処理回路基板4を見たときに、下層の回路基板からの入力に対して一義的に定められる出力を返す閉じた回路を構成するモジュールとして扱うことができる。このため、下層の回路基板を設計変更する際に、表面電極の配置さえ変更しなければ、上層の回路基板の回路の内容を考慮することなく下層の回路基板を設計することができる。逆に、上層の回路基板を設計変更しても、裏面電極の配置さえ変更しなければ、下層の回路を設計変更する必要がない。つまり、各回路基板1,2,3,4,5はモジュール化されており、それぞれ独立して設計変更が可能である。
本実施形態において、各回路基板1,2,3,4,5は、直接積層されて接し合う上下の回路基板(1に対して2、2に対して1,3、3に対して2,4、4に対して3,5、5に対して4)にのみ電気的に接続されている。このため、下層の回路基板から上層の回路基板を見たとき、例えば、フレキシブル基板1から主回路基板2を、或いは、主回路基板2から信号処理回路基板4を見たときに、下層の回路基板からの入力に対して一義的に定められる出力を返す閉じた回路を構成するモジュールとして扱うことができる。このため、下層の回路基板を設計変更する際に、表面電極の配置さえ変更しなければ、上層の回路基板の回路の内容を考慮することなく下層の回路基板を設計することができる。逆に、上層の回路基板を設計変更しても、裏面電極の配置さえ変更しなければ、下層の回路を設計変更する必要がない。つまり、各回路基板1,2,3,4,5はモジュール化されており、それぞれ独立して設計変更が可能である。
例えば、メモリ30の容量を変えるためにピン配列の異なるメモリを搭載しようとする場合にも、メモリ裏面電極31の配列が変わらないようにメモリ回路基板5を設計変更するだけで、他の回路基板1,2,3,4は変更を要しない。
フレキシブル基板1は、回路を構成する電子部品が実装されておらず、電源回路器基板3と主回路基板2とを、および、電源回路器基板3や主回路基板2を外部と接続するための電路を提供する機能のみを果たす。よって、本実施形態の積層回路基板と、表示部や撮像部などの外部の回路との位置関係を変更した場合、フレキシブル基板1だけを設計変更すればよい。また、フレキシブル基板1は可撓性を有しているので、本実施形態の積層回路基板はデジタルカメラに組み込む作業や、他の構成要素と接続する作業が容易である。
本実施形態では、フレキシブル基板1上に、主回路基板2および電源回路基板3を、回路基板2上に信号処理回路基板4およびメモリ回路基板5を並列して積層した3層の積層構造を有している。つまり、主回路基板2はフレキシブル基板1上でひとつのモジュールを構成し、信号処理回路基板4およびメモリ回路基板5はモジュール内に並列したサブモジューを構成している。このように、回路基板を並列化および多層化することで、モジュールを細分化して、設計をより多くの設計者で分担できるとともに、それぞれのモジュールの機能をより容易に検査できるようになる。これにより、回路基板をより短時間に開発することが可能である。
また、本実施形態では、主回路基板2の凹部18を封止するように信号処理回路基板4を積層したので、電子部品18と画像信号処理IC27とが重なり合うように配置されている。このため、1枚の基板上に同じ回路を構成する場合に比べて表面積が小さく集積度の高い回路が構成されている。
さらに、図5に、主回路基板2の代案として、主回路基板42に電極枠43を積層する例を示す。主回路基板42は、凹部18のない平坦なエポキシ樹脂の基材に印刷回路を設けた回路基板であり、表面に電子部品19が実装され、主回路基板2と同じ配列のメモリ表面電極21と、電子部品19を囲むように信号表面電極20と同じ配列の中継表面電極44とが設けられている。電極枠43は、枠状のエポキシ樹脂製の基材の表面に信号表面電極20と同じ配列の枠表面電極45と、裏面に、中継表面電極44に対応し、それぞれ枠表面電極45とスルーホールで接続した中継裏面電極(不図示)とを設けたものである。
この構成によれば、電極枠43の厚みで電子部品19を配置する空間を創設するので、主回路基板42の構造が簡単で製造が容易である。また、電極枠43も簡単な工程で製造可能である。
図6に、さらなる主回路基板2の代案である主回路基板46を示す。主回路基板46は、図5の主回路電極42の中継表面電極44を主回路基板46表面から突出させたもの、例えば、直径1mmで高さ2.5mm程度の円錐台形のスペーサ電極47に置き換えたものである。これは、スペーサ電極47の高さによって、信号処理回路基板4を電子部品19と干渉せずに直接積層可能にしている。このスペーサ電極47を簡単に形成する方法として、図5の主回路電極42の中継表面電極44に、導電性の部材を導電性接着剤Pで固定する方法がある。
図4において、各表面電極12,20および各裏面電極23,32は、分かりやすいように各回路基板1、2,4から突出して描かれているが、実際は、ほとんど高さを有しておらず、逆にレジスト膜を開口して設けるために僅かに凹んでいる場合もある。このため、導電性接着剤Pの量や各基板1,2,4同士の圧接状態によっては、導電性接着剤Pが、各表面電極12,20と各裏面電極23,32との間からはみ出し、隣接する電極12,20,23,32同士を短絡させる危険性がある。よって、上層の基板の直下に電子部品を実装しない場合でも、直径0.3〜0.5mmで高さが0.1〜1mm程度のスペーサ電極47を使用することで、電極からはみ出した導電性接着剤の逃げを提供し、短絡を防止できる。
図7に、スペーサ電極47を用いた、積層基板の第2実施形態を示す。本実施形態では、主回路基板48の凹部49にパッケージのない電子部品50を配置し、主回路基板48の表面に設けたランド51と電子部品50の上部の電極パッド52とを接続するワイヤ53をボンディングした後、凹部49に封止剤54を流し込んである。そして、主回路基板48上にスペーサ電極47を介して、画像信号処理IC27が搭載された信号処理回路基板4を積層している。本実施形態は、封止剤54で電子部品50を保護するので、ベアチップ実装に適する。
図8に、スペーサ電極47の代案のスペーサ電極55を示す。スペーサ電極55は、第1回路基板56のランドである表面電極57と第2回路基板58のランドである裏面電極59とを接続している。スペーサ電極55は、表面電極57側の端面中央部が突出した突出部60を有しており、突出部60は、表面電極57を貫通して第1回路基板56の基材に設けた穴である嵌合部61に嵌合している。裏面電極59は、スルーホール62で第2回路基板58の表面に設けた印刷回路63に接続している。
この構成によれば、突出部60を嵌合部61に嵌合することでスペーサ電極55を第1回路基板56に対して位置決めできる。このため、第1回路基板56上にスペーサ電極55を配置して導電性接着剤Pが硬化する前に、さらに第2回路基板58を積層してもスペーサ電極55の位置がずれることがなく、スペーサ電極55を第1回路基板56に固定する導電性接着剤Pの熱硬化(ハンダのリフロー)と、スペーサ電極55を第2回路基板58に固定する導電性接着剤Pの熱硬化(ハンダのリフロー)とを1度の工程で行うことができる。
図9に、さらなる代案として、スペーサ電極64を示す。スペーサ電極64は、両端面に突出部65,66を有しており、第1回路基板67の表面電極68を貫通して設けた嵌合部69、および、第2回路基板70の裏面電極71を貫通して設けた嵌合部72にそれぞれ嵌合している。裏面電極71を第2回路基板70の表面の印刷回路73に接続するスルーホール74は、第2回路基板69にも嵌合部72を設けたので、スペーサ電極64の直上からずらして設けられている。
このスペーサ電極64を使用すれば、第1回路基板67、スペーサ電極64および第2回路基板70の互いの位置が正確に定められる。このため、第1回路基板67の上にスペーサ電極64を配置し、第2回路基板70を積層してから、導電性接着剤Pが硬化するまでの間、第1回路基板67に対して第2回路基板70を圧接するだけで、第1回路基板67と第2回路基板70との相対位置が適切に保たれる。
1 フレキシブル基板(最下層の回路基板)
2 主回路基板
3 電源回路基板
4 信号処理回路基板
5 メモリ回路基板
6 端子部
7 端子部
8 端子部
11 二次電源入力表面電極
12 I/O表面電極
19 電子部品
20 信号表面電極
21 メモリ表面電極
22 二次電源入力裏面電極
23 I/O裏面電極
27 電子部品
29 信号裏面電極
31 メモリ裏面電極
2 主回路基板
3 電源回路基板
4 信号処理回路基板
5 メモリ回路基板
6 端子部
7 端子部
8 端子部
11 二次電源入力表面電極
12 I/O表面電極
19 電子部品
20 信号表面電極
21 メモリ表面電極
22 二次電源入力裏面電極
23 I/O裏面電極
27 電子部品
29 信号裏面電極
31 メモリ裏面電極
Claims (12)
- 複数の回路基板を積層した回路基板構造であって、
下層の前記回路基板の表面に複数の表面電極が設けられ、
上層の前記回路基板の裏面に前記表面電極に対向する複数の裏面電極が設けられ、
前記表面電極と対向する前記裏面電極とをそれぞれハンダまたは導電性接着剤で接着したことを特徴とする回路基板構造。 - 前記表面電極および前記裏面電極の少なくともいずれかは、前記下層または前記上層の回路基板から突出するスペーサ電極であることを特徴とする請求項1に記載の回路基板構造。
- 前記スペーサ電極は、前記下層または前記上層の回路基板のプリント回路の一部を露出したランドに接着されていることを特徴とする請求項2に記載の回路基板構造。
- 前記表面電極と前記裏面電極のいずれか一方は部分的に突出する突部を有し、他方は前記突部と嵌合する嵌合部を有することを特徴とする請求項1から3のいずれかに記載の回路基板構造。
- 前記嵌合部が設けられた前記表面電極または前記裏面電極は、前記下層または前記上層の回路基板のプリント回路の一部を露出したランドであり、前記嵌合部は、前記ランドを貫通し前記回路基板の基材に設けた穴であることを特徴とする請求項4に記載の回路基板構造。
- 前記上層の回路基板の直下の前記下層の回路基板上に電子部品を配置したことを特徴とする請求項1から5のいずれかに記載の回路基板構造。
- 前記電子部品は、前記下層の回路基板の表面に設けた凹部に配置したことを特徴とする請求項6に記載の回路基板構造。
- 3枚以上の前記回路基板が積層されてなることを特徴とする請求項1から7のいずれかに記載の回路基板構造。
- 少なくともいずれかの前記回路基板上に、複数の前記回路基板が並列して積層されていることを特徴とする請求項1から8のいずれかに記載の回路基板構造。
- 最下層の前記回路基板を除く前記回路基板は、直接積層された前記回路基板にのみ電気的に接続されることを特徴とする請求項1から9のいずれかに記載の回路基板構造。
- 最下層の前記回路基板は、フレキシブル回路基板であり、コネクタに挿入される端子部を有することを特徴とする請求項1から10のいずれかに記載の回路基板構造。
- 最下層の前記回路基板には、電子部品が直接実装されないことを特徴とする請求項1から11のいずれかに記載の回路基板構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148882A JP2006332083A (ja) | 2005-05-23 | 2005-05-23 | 回路基板構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148882A JP2006332083A (ja) | 2005-05-23 | 2005-05-23 | 回路基板構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006332083A true JP2006332083A (ja) | 2006-12-07 |
Family
ID=37553503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005148882A Pending JP2006332083A (ja) | 2005-05-23 | 2005-05-23 | 回路基板構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006332083A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015151292A1 (ja) * | 2014-04-04 | 2017-04-13 | 三菱電機株式会社 | プリント配線板ユニット |
JP2021048330A (ja) * | 2019-09-20 | 2021-03-25 | 株式会社村田製作所 | 基板の接続構造 |
-
2005
- 2005-05-23 JP JP2005148882A patent/JP2006332083A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015151292A1 (ja) * | 2014-04-04 | 2017-04-13 | 三菱電機株式会社 | プリント配線板ユニット |
JP2021048330A (ja) * | 2019-09-20 | 2021-03-25 | 株式会社村田製作所 | 基板の接続構造 |
JP7234876B2 (ja) | 2019-09-20 | 2023-03-08 | 株式会社村田製作所 | 基板の接続構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9024203B2 (en) | Embedded printed circuit board and method for manufacturing same | |
US9119320B2 (en) | System in package assembly | |
KR101155624B1 (ko) | 임베디드 인쇄회로기판 및 제조방법 | |
JP2003133518A (ja) | 半導体モジュール | |
US20060138630A1 (en) | Stacked ball grid array packages | |
JP5604876B2 (ja) | 電子装置及びその製造方法 | |
KR100837276B1 (ko) | 인쇄 회로 기판 및 이를 사용하는 반도체 메모리 모듈 | |
JP2011035345A (ja) | 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法 | |
KR20050003892A (ko) | 반도체 장치의 적층형 패키지 | |
US20110007482A1 (en) | Printed circuit board unit and electronic device | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
US20140029216A1 (en) | Circuit board, electronic device, and method of manufacturing circuit board | |
EP2389049B1 (en) | Multilayer printed circuit board using flexible interconnect structure, and method of making same | |
JP2009099773A (ja) | シールド付回路配線基板 | |
JP2006332083A (ja) | 回路基板構造 | |
JP2013110287A (ja) | 電子部品モジュール | |
JP2011155199A (ja) | 回路実装基板 | |
JP5344033B2 (ja) | 電子装置 | |
JP7467168B2 (ja) | 撮像素子ユニット及び撮像装置 | |
JP2001008068A (ja) | 投影面積を小さくし立体化したセンサモジュール | |
JP2004186362A (ja) | 回路装置 | |
JP2006339276A (ja) | 接続用基板及びその製造方法 | |
JP2007324521A (ja) | 多層電子部品内蔵基板及び電子機器 | |
JP2007059530A (ja) | 配線基板 | |
WO2008117213A2 (en) | An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards |