JP2006324616A - 薄膜キャパシタおよびその製造方法 - Google Patents
薄膜キャパシタおよびその製造方法 Download PDFInfo
- Publication number
- JP2006324616A JP2006324616A JP2005206940A JP2005206940A JP2006324616A JP 2006324616 A JP2006324616 A JP 2006324616A JP 2005206940 A JP2005206940 A JP 2005206940A JP 2005206940 A JP2005206940 A JP 2005206940A JP 2006324616 A JP2006324616 A JP 2006324616A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- green sheet
- dielectric layer
- film capacitor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】 成膜基板が不要であるとともに、製造コストを低廉に抑えることができる薄膜キャパシタおよびその製造方法を提供する。
【解決手段】 誘電体層10と、誘電体層10の両主面に形成された導体層21,22とを備えてなる薄膜キャパシタであって、誘電体層10は、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートが焼成されてなり、導体層21,22は、導電性粉末とバインダとを含む導体グリーンシートが焼成されてなり、導体層21,22の少なくとも一方はパターニングされていて、その面方向の結晶子径のD90がパターンの最小寸法の1/10以下または10μm以下であることを特徴とする。
【選択図】 図1
【解決手段】 誘電体層10と、誘電体層10の両主面に形成された導体層21,22とを備えてなる薄膜キャパシタであって、誘電体層10は、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートが焼成されてなり、導体層21,22は、導電性粉末とバインダとを含む導体グリーンシートが焼成されてなり、導体層21,22の少なくとも一方はパターニングされていて、その面方向の結晶子径のD90がパターンの最小寸法の1/10以下または10μm以下であることを特徴とする。
【選択図】 図1
Description
本発明は、集積回路のデカップリングなどに用いられる薄膜キャパシタの製造方法に関する。
集積回路のデカップリングなどに用いられる薄膜キャパシタは従来、Si基板上に下部導体、誘電体薄膜、上部導体を成膜することによって形成されてきた。この方法で薄膜キャパシタを作製した場合、薄膜キャパシタ全体の厚さを、容量に貢献しないSi基板の厚さ以下にすることが不可能である。よって、小型化を進めるためには基板を必要としない構造および製造方法を実現する必要がある。
特許文献1に記載された発明では、金属箔体上にRFマグネトロンスパッタ法で誘電体薄膜を成膜し、誘電体薄膜上にRFマグネトロンスパッタ法で金属体を成膜することによって薄膜キャパシタを形成している。
一方、一般的に電子部品は小型且つ安価であることが要求されるため、薄膜キャパシタにおいても製造コストの低減が課題となっている。
特開平8−78283号公報
特許文献1に記載された発明では、金属箔体上に誘電体薄膜を形成するので、Si基板などの成膜用の基板を設ける必要がなく、薄膜キャパシタの小型化が可能である。
しかしながら、特許文献1には誘電体薄膜の成膜は蒸着やスパッタリング等の真空プロセスで行うことが好ましいと記載されているが、これらの真空プロセスはプロセスコストが高く、製造コストの高騰を招く。また、金属箔の材料コストも高く、やはり製造コストの高騰につながる。
本発明は上記の課題を解決するためになされたものであり、Si等の成膜基板が不要であるとともに、製造コストを低廉に抑えることができる薄膜キャパシタおよびその製造方法を提供することを目的とする。
上記問題点を解決するために本発明に係る薄膜キャパシタは、誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタであって、前記誘電体層は、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートが焼成されてなり、前記導体層は、導電性粉末とバインダとを含む導体グリーンシートが焼成されてなり、前記導体層の少なくとも一方はパターニングされていて、面方向の結晶子径分布のD90がパターンの最小寸法の1/10以下であることを特徴とする。
また、本発明に係る薄膜キャパシタは、誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタであって、前記誘電体層は、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートが焼成されてなり、前記導体層は、導電性粉末とバインダとを含む導体グリーンシートが焼成されてなり、前記導体層の少なくとも一方はパターニングされていて、面方向の結晶子径分布のD90が10μm以下であることを特徴とする。
また、本発明に係る薄膜キャパシタの製造方法は、誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタの製造方法であって、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートと、導電性粉末とバインダとを含む導体グリーンシートとを準備する工程と、前記セラミックグリーンシートの両主面に各々前記導体グリーンシートが配された積層体を形成する工程と、前記積層体を焼成して焼結体を形成する工程と、前記焼結体の積層方向の端面に露出した導体層のうち少なくとも一方をエッチングによってパターニングする工程と、を含み、パターニングされた導体層の結晶子径分布のD90がパターンの最小寸法の1/10以下であることを特徴とする。
また、本発明に係る薄膜キャパシタの製造方法は、誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタの製造方法であって、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートと、導電性粉末とバインダとを含む導体グリーンシートとを準備する工程と、前記セラミックグリーンシートの両主面に各々前記導体グリーンシートが配された積層体を形成する工程と、前記積層体を焼成して焼結体を形成する工程と、前記焼結体の積層方向の端面に露出した導体層のうち少なくとも一方をエッチングによってパターニングする工程と、を含み、パターニングされた導体層の結晶子径分布のD90が10μm以下であることを特徴とする。
本発明に係る薄膜キャパシタおよびその製造方法によれば、セラミックグリーンシートを焼成して誘電体層を形成するとともに、導体グリーンシートを焼成して導体層を形成しているので、成膜用の基板が不要であるとともに、製造コストも安価である。
また、パターニングされている導体層の結晶子径のD90がパターンの最小寸法の1/10以下または10μm以下とされているので、高いパターニング精度を得ることができる。
これは、本発明者らが鋭意研究して得られた以下の知見に基づく。すなわち、導体層のパターニングをウェットエッチングなどのエッチングによって行う場合、導体層は粒子脱落的にエッチングされるため、エッチングで形成されるパターンの精度が導体層の結晶子径に大きく影響されることがわかった。そのため、導体層の結晶子径分布のD90をパターンの最小寸法の1/10以下または10μm以下に制御することにより、十分なパターニングの精度を得ることができる。より好ましくは、導体層の結晶子径分布のD90は、パターンの最小寸法の1/10または10μmのうち小さいほうを超えないように制御される。
以下において図面を参照しつつ、本発明を実施するための最良の形態について説明する。
図1は本発明に係る薄膜キャパシタを示す断面図である。本発明に係る薄膜キャパシタは、誘電体セラミックスからなる誘電体層10と、誘電体層10の両主面に形成され、誘電体層10を介して対向している第1の導体層21と第2の導体層22を有し、一つの誘電体層と2つの導体層とからなる、所謂MIMキャパシタである。
誘電体層10は、BaTiO3系、SrTiO3系、(Ba,Sr)TiO3系などの誘電体セラミックスからなり、誘電体セラミック粉末とバインダとを含んでなるセラミックグリーンシートが焼成されて形成されたものである。
第1および第2の導体層21,22は、Ni,Ag,Cuなどの金属や、導電性を有する金属酸化物を主成分としてなり、導電性粉末とバインダとを含んでなる導体グリーンシートが焼成されて形成されたものである。そして、第1および第2の導体層はエッチングによってパターニングされており、第1および第2の導体層の結晶子径分布のD90(積算90%結晶子径)は最小のパターン寸法の1/10以下、または10μm以下とされている。
なお、ここで最小のパターン寸法とは、パターニングによって形成されたパターンの平面方向の長さ(配線の線幅、ランドの径、導体間の間隔など)のうちで最小のものをいう。図1より、この薄膜キャパシタの最小のパターン寸法は100μmである。ただし、図1に示した各部の寸法はあくまで一例である。
次に本発明に係る薄膜キャパシタの製造方法について説明する。
(1)セラミックグリーンシートと導体グリーンシートを準備する工程
BaTiO3系、SrTiO3系、(Ba,Sr)TiO3系などの誘電体セラミックスからなる誘電体セラミック粉末と、バインダーと、溶剤とを混合し、セラミックスラリーを得る。セラミックスラリーには、必要に応じて可塑剤、分散剤、消泡剤などを加えてもよい。誘電体セラミック粉末の粒径は0.05〜0.30μm程度が好ましい。バインダーとしては、ポリビニルブチラール、酢酸ビニル、メタクリル酸エステル、ポリビニルアルコール、ポリビニルアセテートなどを用いることができ、これらを2種類以上併用してもよい。次に、セラミックスラリーをドクターブレード法などの周知の方法でシート状に成形してセラミックグリーンシートを得る。
BaTiO3系、SrTiO3系、(Ba,Sr)TiO3系などの誘電体セラミックスからなる誘電体セラミック粉末と、バインダーと、溶剤とを混合し、セラミックスラリーを得る。セラミックスラリーには、必要に応じて可塑剤、分散剤、消泡剤などを加えてもよい。誘電体セラミック粉末の粒径は0.05〜0.30μm程度が好ましい。バインダーとしては、ポリビニルブチラール、酢酸ビニル、メタクリル酸エステル、ポリビニルアルコール、ポリビニルアセテートなどを用いることができ、これらを2種類以上併用してもよい。次に、セラミックスラリーをドクターブレード法などの周知の方法でシート状に成形してセラミックグリーンシートを得る。
また、Ni,Ag,Cuなどの金属やこれらの合金、および導電性金属酸化物などの導電性材料からなる導電性粉末と、バインダーと、溶剤とを混合し、導体スラリーを得る。導体スラリーには必要に応じて可塑剤、分散剤、消泡剤などを加えてもよい。導電性粉末の粒径は0.2〜1.0μm程度が好ましい。バインダーとしては、ポリビニルブチラール、酢酸ビニル、メタクリル酸エステル、ポリビニルアルコール、ポリビニルアセテートなどを用いることができ、これらを2種類以上併用してもよい。次に、導電性スラリーをドクターブレード法、ロールコーター法、浸漬引き上げ法などの周知のシート成形法でシート状に成形して導体グリーンシートを得る。
このとき、導体グリーンシートの厚みはセラミックグリーンシートよりも厚く、且つ焼成後に2μm以上となるようにすることが好ましい。その理由については後述する。
(2)積層体を形成する工程
図2(a)に示すように、セラミックグリーンシート31の両側に導体グリーンシート32が配置されるように積層し、所定の条件で圧着を行って積層体を得る。
図2(a)に示すように、セラミックグリーンシート31の両側に導体グリーンシート32が配置されるように積層し、所定の条件で圧着を行って積層体を得る。
(3)焼結体を得る工程
次にこの積層体を図2(b)に示すように高純度アルミナ(Al2O3)からなるセッタ40で上下から挟み、さらに必要に応じて適当な荷重をかけて焼成する。
次にこの積層体を図2(b)に示すように高純度アルミナ(Al2O3)からなるセッタ40で上下から挟み、さらに必要に応じて適当な荷重をかけて焼成する。
このとき、焼成中に積層体がセッタ40に固着することを防止するために、積層体の焼成温度で焼結しない難焼結性材料の粉末を積層体とセッタ40の接触面に散布しておいてもよい。そのような難焼結性の粉末としては例えばアルミナ(Al2O3)、ジルコニア(ZrO2)、アルミニウムとジルコニウムの複合酸化物、窒化ホウ素(BN)などを利用可能であるが、セッタ40と同一の材料からなることが好ましい。焼成条件は、誘電体の焼結が進んで十分に緻密化するように適宜設定する。
焼成を行うことにより、誘電体層10と第1および第2の導体層21,22からなる焼結体を得る。このとき、導体グリーンシート32の厚みをセラミックグリーンシート31よりも厚く、且つ焼成後に(第1および第2の導体層21,22の状態で)2μm以上、より好ましくは5μm以上となるようにすることにより、誘電体層10を緻密化することができる。
そのメカニズムについて説明する。焼成時に一般的には導体グリーンシート32はセラミックグリーンシート31よりも収縮量が大きいため、導体グリーンシート32がセラミックグリーンシート31に対して面内方向の圧縮力を及ぼす。導体グリーンシート32を上記の厚みにすることによって、この応力がセラミックグリーンシート31に対して効果的に作用し、緻密な誘電体層10を得ることができる。
また、導体グリーンシート32を上記厚みとすることにより、支持体などを用いずに焼結体をハンドリングすることが可能となる。ハンドリングに耐えうる機械的強度を焼結体に具備させるためには、誘電体層10か第1および/または第2の導体層21,22の厚みを大きくすればよいが、誘電体層10を厚くすると容量の低下を招くので、主として第1および/または第2の導体層21,22の厚みによって焼結体の機械的強度を確保するようにすることが好ましい。
(4)パターニング工程
次に、第1および第2の導体層21,22上に図2(c)に示すようにレジスト41を形成し、レジスト41を露光、現像して図2(d)に示すようにレジスト41の一部を除去する。そして焼結体をエッチング液に浸漬して第1および第2の導体層21,22をパターニングする。これにより、図2(e)に示した薄膜キャパシタが完成する。エッチング液は、第1および第2の導体層21,22の材質に合わせて適当な周知のエッチング液を選択すればよいが、誘電体層10を実質的に溶解しないものを選択する必要がある。なお、ここでは第1および第2の導体層21,22の両方をパターニングしたが、どちらか一方のみをパターニングするようにしてもよい。
次に、第1および第2の導体層21,22上に図2(c)に示すようにレジスト41を形成し、レジスト41を露光、現像して図2(d)に示すようにレジスト41の一部を除去する。そして焼結体をエッチング液に浸漬して第1および第2の導体層21,22をパターニングする。これにより、図2(e)に示した薄膜キャパシタが完成する。エッチング液は、第1および第2の導体層21,22の材質に合わせて適当な周知のエッチング液を選択すればよいが、誘電体層10を実質的に溶解しないものを選択する必要がある。なお、ここでは第1および第2の導体層21,22の両方をパターニングしたが、どちらか一方のみをパターニングするようにしてもよい。
なお、第1および第2の導体層21,22の結晶子径の制御方法について説明すると、結晶子径に影響する主要な条件として、(ア)焼成温度、(イ)焼成雰囲気、(ウ)導体グリーンシートの厚みがある。
(ア)焼成温度
焼成温度が高いほど金属の結晶粒の成長が促進されるため、焼成温度を高くしすぎないことが好ましい。しかしながら、焼成温度を低くしすぎると誘電体層の焼結および緻密化が不十分になって高い誘電率を得られなくなるので、誘電体層の焼結および緻密化を妨げない程度に焼成温度を低く保つことが好ましい。
焼成温度が高いほど金属の結晶粒の成長が促進されるため、焼成温度を高くしすぎないことが好ましい。しかしながら、焼成温度を低くしすぎると誘電体層の焼結および緻密化が不十分になって高い誘電率を得られなくなるので、誘電体層の焼結および緻密化を妨げない程度に焼成温度を低く保つことが好ましい。
(イ)焼成雰囲気
焼成中の酸素分圧が低いほど金属の結晶成長が促進されるため、酸素分圧を低くしすぎないことが好ましい。
焼成中の酸素分圧が低いほど金属の結晶成長が促進されるため、酸素分圧を低くしすぎないことが好ましい。
(ウ)導体グリーンシートの厚み
導体グリーンシートの厚みが厚くなるほど金属の結晶粒の成長が促進されて結晶子径が大きくなるので、導体グリーンシートの厚みを厚くしすぎないことが好ましい。ただし、前述のように導体グリーンシートの厚みは誘電体層の厚みよりも厚く且つ焼成後の厚みで2μm以上とすることが好ましいので、この条件を満たすようにしつつ、できるだけ厚くならないようにすることが好ましい。
導体グリーンシートの厚みが厚くなるほど金属の結晶粒の成長が促進されて結晶子径が大きくなるので、導体グリーンシートの厚みを厚くしすぎないことが好ましい。ただし、前述のように導体グリーンシートの厚みは誘電体層の厚みよりも厚く且つ焼成後の厚みで2μm以上とすることが好ましいので、この条件を満たすようにしつつ、できるだけ厚くならないようにすることが好ましい。
以下において、本発明のさらに具体的な実施例について説明する。
(1)セラミックグリーンシートと導体グリーンシートを準備する工程
(Ba,Ca)TiO3を主成分とする誘電体セラミックスからなる平均粒径0.2μmの誘電体セラミック粉末と、ポリビニルブチラールを主成分とするバインダーを体積比1:1の比率で混合し、さらにトルエンとエタノールを1:1の比率で混合した溶媒と分散剤を加えて混合・分散してセラミックスラリーを得た。このとき、スラリー中の固形分体積比率(スラリー中に占める誘電体セラミック粉末およびバインダの比率)は15%となるように調製した。次に、このセラミックスラリーをドクターブレード法によってシート状に成形して厚さ2μmのセラミックグリーンシートを得た。
(Ba,Ca)TiO3を主成分とする誘電体セラミックスからなる平均粒径0.2μmの誘電体セラミック粉末と、ポリビニルブチラールを主成分とするバインダーを体積比1:1の比率で混合し、さらにトルエンとエタノールを1:1の比率で混合した溶媒と分散剤を加えて混合・分散してセラミックスラリーを得た。このとき、スラリー中の固形分体積比率(スラリー中に占める誘電体セラミック粉末およびバインダの比率)は15%となるように調製した。次に、このセラミックスラリーをドクターブレード法によってシート状に成形して厚さ2μmのセラミックグリーンシートを得た。
また、Niからなる平均粒径0.5μmの導電性粉末と、ポリビニルブチラールを主成分とするバインダーを体積比1:1の比率で混合し、さらにトルエンとエタノールを1:1の比率で混合した溶媒と分散剤を加えて混合・分散して導体スラリーを得た。このとき、スラリー中の固形分体積比率(スラリー中に占める導電性粉末およびバインダの比率)は15%となるように調製した。次に、この導体スラリーをドクターブレード法によってシート状に成形して厚さ6μmの導体グリーンシートを得た。
(2)積層体を形成する工程
再び図2を参照して、図2(a)に示すように、セラミックグリーンシート31の両側に導体グリーンシート32が配置されるように積層し、50℃に加熱しながら200mPaで30秒間の圧着を行って、1つのセラミックグリーンシート31と2つの導体グリーンシート32とからなる積層体を形成した。
再び図2を参照して、図2(a)に示すように、セラミックグリーンシート31の両側に導体グリーンシート32が配置されるように積層し、50℃に加熱しながら200mPaで30秒間の圧着を行って、1つのセラミックグリーンシート31と2つの導体グリーンシート32とからなる積層体を形成した。
(3)焼結体を得る工程
次にこの積層体を図2(b)に示すように高純度アルミナ(Al2O3)からなるセッタ40で上下から挟んだ状態で0.03MPaの荷重をかけながら、還元雰囲気中1100℃で2時間焼成する。これにより、誘電体層10と第1および第2の導体層21,22からなる焼結体を得る。
次にこの積層体を図2(b)に示すように高純度アルミナ(Al2O3)からなるセッタ40で上下から挟んだ状態で0.03MPaの荷重をかけながら、還元雰囲気中1100℃で2時間焼成する。これにより、誘電体層10と第1および第2の導体層21,22からなる焼結体を得る。
(4)パターニング工程
次に、図2(c)に示すように第1および第2の導体層21,22上にレジスト41を形成し、露光および現像を行って図2(d)に示すようにレジスト41の一部を除去する。続いて焼結体をFeCl3溶液に浸漬して第1および第2の導体層21,22をパターニングする。さらにレジスト41を除去して、図2(e)に示した薄膜キャパシタが完成する。
次に、図2(c)に示すように第1および第2の導体層21,22上にレジスト41を形成し、露光および現像を行って図2(d)に示すようにレジスト41の一部を除去する。続いて焼結体をFeCl3溶液に浸漬して第1および第2の導体層21,22をパターニングする。さらにレジスト41を除去して、図2(e)に示した薄膜キャパシタが完成する。
(5)結晶子径の測定とエッチング端面の確認
得られた薄膜キャパシタを主面に対して略垂直に切断し、切断面のSIM(走査型イオン顕微鏡)像を画像解析して面方向の結晶子径(最大径)を測定することによって、面方向の結晶子径のD90を求めたところ、D90=8μmであった。
得られた薄膜キャパシタを主面に対して略垂直に切断し、切断面のSIM(走査型イオン顕微鏡)像を画像解析して面方向の結晶子径(最大径)を測定することによって、面方向の結晶子径のD90を求めたところ、D90=8μmであった。
また、薄膜キャパシタの主面に現れたエッチング端面をSEM(走査型電子顕微鏡)によって観察した(図3)。図3において、図の上下方向の中央付近に左右方向に現れた淡色の線がエッチング端面であり、エッチング端面より上が誘電体層が露出する部分で、下が第1あるいは第2の導体層が形成されている部分である。図3から明らかなように、エッチング端面は大きな乱れなくほぼ直線上に形成されており、十分なエッチング精度(パターニング精度)が得られている。
(6)誘電体層の緻密性の確認
薄膜キャパシタを主面に対して略垂直に切断し、その切断面に現れた誘電体層の断面のSEM像を撮影した(図4)。誘電体層が十分な緻密性を有することが確認された。
薄膜キャパシタを主面に対して略垂直に切断し、その切断面に現れた誘電体層の断面のSEM像を撮影した(図4)。誘電体層が十分な緻密性を有することが確認された。
[比較例1]
導体グリーンシートの厚みを15μmとし、焼成温度を1320℃にした以外は上記実施例と同じ条件で薄膜キャパシタを作製した。上記と同じ方法で面方向の結晶子径分布のD90を求めたところ、D90=15μmであった。これは実施例よりも焼成温度が高いため、導体グリーンシート内で金属の結晶成長が促進されたためと考えられる。
導体グリーンシートの厚みを15μmとし、焼成温度を1320℃にした以外は上記実施例と同じ条件で薄膜キャパシタを作製した。上記と同じ方法で面方向の結晶子径分布のD90を求めたところ、D90=15μmであった。これは実施例よりも焼成温度が高いため、導体グリーンシート内で金属の結晶成長が促進されたためと考えられる。
また、上記と同じ方法でエッチング端面をSEMによって観察した(図5)。図5において、図の上下方向の中央付近に左右方向に現れた淡色の線がエッチング端面であり、エッチング端面より上が誘電体層が露出する部分で、下が第1あるいは第2の導体層が形成されている部分である。図3と図5を比較して明らかなように、比較例1ではエッチング端面は図の上下方向に大きくうねって形成されており、十分なエッチング精度(パターニング精度)が得られていない。これは、結晶子径分布のD90が15μmと大きかったためと考えられる。
[比較例2]
導体グリーンシートの代わりにNiからなる厚み20μmの金属箔を用いて、実施例と同条件の圧着によって積層体を形成し、これを実施例と同条件で焼成して焼結体を作製した。
導体グリーンシートの代わりにNiからなる厚み20μmの金属箔を用いて、実施例と同条件の圧着によって積層体を形成し、これを実施例と同条件で焼成して焼結体を作製した。
この焼結体の切断面に現れた誘電体層をSEMによって観察したところ(図6)、図3に示される実施例の誘電体層と比較して、緻密性に劣ることがわかった。これは、焼成時にセラミックグリーンシートが面内方向に収縮しようとするのに対して、金属箔では面内方向への収縮がほとんど起こらないため、セラミックグリーンシートの両主面に積層された金属箔がセラミックグリーンシートの収縮を抑制してしまうためである。この結果、誘電体薄膜の緻密性が低下し、リーク電流の増加や耐電圧性の低下を招くおそれがある。
[変形例]
本発明の変形例について説明する。上記実施例では、板状のセッタに挟んで積層体を焼成したが、セッタは格子状、網状、ハニカム状などにしてもよい。格子状のセッタの一例を図7に示す。
本発明の変形例について説明する。上記実施例では、板状のセッタに挟んで積層体を焼成したが、セッタは格子状、網状、ハニカム状などにしてもよい。格子状のセッタの一例を図7に示す。
このセッタ42はアルミナからなり、格子の桟の幅はおよそ0.5mm、貫通孔の一辺はおよそ3.0mmとなっている。このような格子状のセッタ42を用いることにより、(1)積層体とセッタとの接触面積が小さくなるので焼成中の固着が起こりにくくなること、(2)焼成中の積層体が炉内雰囲気に直接触れる部分が多くなるので積層体の縁端部と中心部の焼成条件の差が小さくなって特性の面内ばらつきが小さくなること、(3)セッタの体積が小さくなって熱容量が小さくなるので焼成炉の温度追従性が向上すること、(4)セッタが軽量になるので炉内に一度にたくさんの積層体を収容できて製造コストが低減できること、などの利点がある。
特に、上記(2)と(3)は導体層の結晶子径分布のD90を本発明の範囲内に制御する上において重要である。
10 誘電体層
21 第1の導体層
22 第2の導体層
31 セラミックグリーンシート
32 導体グリーンシート
40,42 セッタ
41 レジスト
21 第1の導体層
22 第2の導体層
31 セラミックグリーンシート
32 導体グリーンシート
40,42 セッタ
41 レジスト
Claims (4)
- 誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタであって、
前記誘電体層は、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートが焼成されてなり、
前記導体層は、導電性粉末とバインダとを含む導体グリーンシートが焼成されてなり、
前記導体層の少なくとも一方はパターニングされていて、面方向の結晶子径分布のD90がパターンの最小寸法の1/10以下であることを特徴とする薄膜キャパシタ。 - 誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタであって、
前記誘電体層は、誘電体セラミック粉末とバインダとを含むセラミックグリーンシートが焼成されてなり、
前記導体層は、導電性粉末とバインダとを含む導体グリーンシートが焼成されてなり、
前記導体層の少なくとも一方はパターニングされていて、面方向の結晶子径分布のD90が10μm以下であることを特徴とする薄膜キャパシタ。 - 誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタの製造方法であって、
誘電体セラミック粉末とバインダとを含むセラミックグリーンシートと、導電性粉末とバインダとを含む導体グリーンシートとを準備する工程と、
前記セラミックグリーンシートの両主面に各々前記導体グリーンシートが配された積層体を形成する工程と、
前記積層体を焼成して焼結体を形成する工程と、
前記焼結体の積層方向の端面に露出した導体層のうち少なくとも一方をエッチングによってパターニングする工程と、を含み、
パターニングされた導体層の結晶子径分布のD90がパターンの最小寸法の1/10以下であることを特徴とする薄膜キャパシタの製造方法。 - 誘電体層と、該誘電体層の両主面に形成された導体層とを備えてなる薄膜キャパシタの製造方法であって、
誘電体セラミック粉末とバインダとを含むセラミックグリーンシートと、導電性粉末とバインダとを含む導体グリーンシートとを準備する工程と、
前記セラミックグリーンシートの両主面に各々前記導体グリーンシートが配された積層体を形成する工程と、
前記積層体を焼成して焼結体を形成する工程と、
前記焼結体の積層方向の端面に露出した導体層のうち少なくとも一方をエッチングによってパターニングする工程と、を含み、
パターニングされた導体層の結晶子径分布のD90が10μm以下であることを特徴とする薄膜キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206940A JP2006324616A (ja) | 2005-04-20 | 2005-07-15 | 薄膜キャパシタおよびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005122597 | 2005-04-20 | ||
JP2005206940A JP2006324616A (ja) | 2005-04-20 | 2005-07-15 | 薄膜キャパシタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006324616A true JP2006324616A (ja) | 2006-11-30 |
Family
ID=37544036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005206940A Pending JP2006324616A (ja) | 2005-04-20 | 2005-07-15 | 薄膜キャパシタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006324616A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009238920A (ja) * | 2008-03-26 | 2009-10-15 | Tdk Corp | 電子部品の製造方法 |
JPWO2008075504A1 (ja) * | 2006-12-19 | 2010-04-08 | 株式会社村田製作所 | 薄層コンデンサの製造方法、薄層コンデンサおよびコンデンサ内蔵配線基板の製造方法 |
-
2005
- 2005-07-15 JP JP2005206940A patent/JP2006324616A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008075504A1 (ja) * | 2006-12-19 | 2010-04-08 | 株式会社村田製作所 | 薄層コンデンサの製造方法、薄層コンデンサおよびコンデンサ内蔵配線基板の製造方法 |
JP2009238920A (ja) * | 2008-03-26 | 2009-10-15 | Tdk Corp | 電子部品の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4200792B2 (ja) | 積層セラミックコンデンサ | |
JP3767362B2 (ja) | 積層型セラミック電子部品の製造方法 | |
US7771552B2 (en) | Method for manufacturing thin film capacitor | |
CN115512970A (zh) | 陶瓷电子器件 | |
CN101651044A (zh) | 层叠陶瓷电子部件及其制造方法 | |
JP5205545B1 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2022122132A (ja) | 誘電体組成物、電子部品および積層電子部品 | |
JP2005174974A (ja) | 積層圧電体部品の製造方法 | |
JP2003234242A (ja) | 積層セラミックコンデンサ | |
JP2006324616A (ja) | 薄膜キャパシタおよびその製造方法 | |
JP2008085041A (ja) | 積層セラミックコンデンサおよびその製法 | |
JP4358777B2 (ja) | ジルコニアセッター及びセラミック基板の製造方法 | |
JP2006253563A (ja) | 電子部品の製造方法、焼成方法 | |
JP2001217135A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP4385726B2 (ja) | 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法 | |
JP4529358B2 (ja) | セラミックグリーンシート | |
JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
JP2001052950A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP5429393B2 (ja) | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 | |
JP4231653B2 (ja) | 積層型の圧電アクチュエータの製造方法 | |
WO2021235238A1 (ja) | コンデンサ | |
JP2008156182A (ja) | 焼結助剤、焼結体及セラミックコンデンサ | |
JP2007302503A (ja) | セラミックグリーンシート積層体並びに配線基板の製造方法及び配線基板 | |
JP2010045212A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP4993056B2 (ja) | 積層型圧電素子の製造方法及び酸素供給方法 |