JP2006303915A

JP2006303915A - 半導体装置，画像読取装置および複写装置

Info

Publication number: JP2006303915A
Application number: JP2005122730A
Authority: JP
Inventors: Daisuke Futakado; 角大祐二
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2005-04-20
Filing date: 2005-04-20
Publication date: 2006-11-02

Abstract

【課題】複数ｎチャンネルのＬＶＤＳトランシーバの差動信号出力のパラレルの並び順を選択可とする。
【解決手段】パラレル複数ｍビット構成のデータを複数ｎ組に分割して各組の分割データを各ＬＶＤＳドライバに出力するための複数ｎの出力ポートと、データ割付制御端子と、割付制御データに対応した各分割データの各出力ポートへの割り付けで、各組の分割データを各出力ポートから出力するセレクタ３１４；パラレル複数ａビットのデータをシリアル出力するＰ／Ｓ変換手段３１５〜３１７；複数ｎのＬＶＤＳドライバ３１９〜３２１；Ｐ／Ｓ変換手段に各組の分割データを入力するクロックＣＬＫＩＮを複数ａ倍の周波数のシリアル出力同期クロックに逓倍するＰＬＬ回路３１８；および、該クロックを出力するＬＶＤＳドライバ３２２；を備える。
【選択図】図６

Description

本発明は、ＬＶＤＳ（Low Voltage Differential Signaling）ドライバを内蔵した半導体装置に関する。これは、低消費電力，高速伝送および又は高ノイズ耐性のデータ伝送を行う電気回路あるいは装置に使用することができ、例えば画像読取装置，プリンタ，複写装置，ファクシミリ装置などの大量の画像データの処理，伝送又は送信を行う画像処理関連装置に用いて好適である。

各種電子装置の中でのボード間Ｉ／Ｆに於いて、信号線の低減，低消費電力，ノイズ耐圧，高速化が求められる場面ではＬＶＤＳドライバを有したシリアライザ／デシリアライザが使用される機会が増えている。また、ボード内Ｉ／Ｆに於いても、信号線の低減，低消費電力，高速化が求められる場面ではＬＶＤＳドライバが使用されることもあり、ＬＶＤＳ機能を含む複数機能を持たせたＬＳＩの開発が近年さかんに行われている。

特開２００３−２９４８１２号公報特開２００３−０４３１１１号公報特開２００４−２７４４６２号公報。

特許文献１には、ＬＶＤＳを内蔵する半導体装置について開示され、半導体装置内部で高速テストパターンを生成して、高精度かつ容易なＬＶＤＳ検査を実施することを目的として、実動作時と検査時とで、レシーバへのシリアル差動入力信号の切り替えを可能とする構成が開示されている。

特許文献２には、シリアル変換機によってパラレルデータをシリアル変換して高速出力する半導体装置について開示され、特殊な評価装置を用意しなくても出力データの評価を安定的に実施することを目的として、変換後のシリアルデータをパラレルに分離する分離回路と、分離したデータと元のデータを比較する比較回路とを、上記シリアル変換器と同一の半導体チップ上に形成することを特徴とした構成が開示されている。

特許文献３には、ＬＶＤＳドライバの製造プロセスによるバラツキならびに温度，電源電圧等のバラツキによる差動信号の変動を低減するために、差動信号の電流を電圧に変換するバイアス回路を、該ＬＶＤＳドライバと同一チップに形成するか、同一のプロセスで製造することが開示されている。

ＬＶＤＳドライバは、単体の機能デバイスとしてトランシーバ，レシーバの複数デバイスが市場にある。例えば７入力を１出力シリアルＬＶＤＳドライバで伝送するものを３チャンネル有したタイプ、これを５チャンネル有したタイプ等である。この種のＬＶＤＳトランシーバは、複数ビット構成（例えば７ビットパラレル）のデータをパラレル／シリアル変換（Ｐ／Ｓ変換）し、そしてシリアルビットをＬＶＤＳドライバで差動信号に変換してＬＶＤＳレシーバに送出する。ＬＶＤＳレシーバは、差動信号を特定のレベル出力のシリアルビットに変換してからシリアル／パラレル変換（Ｓ／Ｐ変換）して元の複数ビット構成のデータを復元する。たとえばこのＬＶＤＳトランシーバ／レシーバを３チャンネル持ち、各チャンネルで並行して１組（たとえば７ビット構成）のデータを送受する場合、すなわち同時に３組（２１ビット）のデータを送受する場合、送受するデータの組はチャンネルに対して固定である。すなわち、レシーバのパラレル出力信号（３チャンネルの出力データ３組）の組合せ（並び順）は、トランシーバのパラレル入力信号（入力データ３組）の組合せ（並び順）に依存することになる。

ＬＶＤＳドライバを内蔵した複数機能ＬＳＩにおいてはトランシーバの入力信号組合せ（パラレルの並び順）がＬＳＩ内部で決まっているため、通常は外部から変更できないという問題点がある。また、コスト，信号線本数等による最適条件の検討状況によっては、トランシーバ側デバイスとレシーバ側デバイスの機種間で、パラレルデータの配列が異なり、ＬＶＤＳトランシーバとＬＶＤＳレシーバのパラレルデータの最適データ配列（パラレルの並び順）が整合しない場合がある。

本発明は、複数ｎのＬＶＤＳドライバを内蔵する半導体装置の複数ｎの差動信号出力のパラレルの並び順を選択可能又は変更可能とすることを目的とする。

（１）複数ｎ(3)のＬＶＤＳドライバ(319-321)；および、
パラレル複数ｍ(21)ビット構成のデータを複数ｎ組に分割して各組の分割データ(D0-D6,D7-D13,D14-D20)を各ＬＶＤＳドライバ(319,320,321)に出力するための複数ｎの出力ポートと、データ割付制御端子と、該データ割付制御端子に与えられる割付制御データに対応した各分割データの各出力ポートへの割り付けで、前記各組の分割データを各出力ポートから出力するセレクタ(314)；を備える半導体装置。

なお、理解を容易にするために括弧内には、図面に示し後述する実施例の対応要素の記号又は対応事項を、例示として参考までに付記した。以下も同様である。

データ割付制御端子に与える割付制御データによって、複数ｎの差動信号出力のパラレルの並び順を選択可能であるので、レシーバのパラレルデータ配列を、その信号を受ける後段デバイス及び実装基板のレイアウトに最適に設定することができる。

（２）更に、パラレル複数ａ(7)ビットのデータをシリアル出力するＰ／Ｓ変換手段(315-317)；を備え、各Ｐ／Ｓ変換手段を前記各出力ポートと各ＬＶＤＳドライバ(319-321)の間に介挿した、上記（１）に記載の半導体装置。これによれば、各組がパラレルａビット以下のデータをＰ／Ｓ変換しそしてＬＶＤＳドライバ(319-321)で差動信号に変換してシリアル伝送することができる。

（３）更に、前記Ｐ／Ｓ変換手段(315-317)に各組の分割データ(D0-D6,D7-D13,D14-D20)を入力するパラレル入力同期クロック(CLKIN)を前記複数ａ倍の周波数のシリアル出力同期クロックに逓倍するＰＬＬ回路(318)；および、該シリアル出力同期クロックを出力するＬＶＤＳドライバ(322)；を備える、上記（２）に記載の半導体装置。

（４）更に、前記割付制御データを格納して前記データ割付制御端子に出力するレジスタ(323)；を備える、上記（１）乃至（３）のいずれか１つに記載の半導体装置。これによれば、レジスタ(323)を有しているので、レシーバのパラレルデータ配列を、レジスタ(323)へのデータの書込みおよびデータの更新により、容易に設定および変更することができる。

（５）前記セレクタ(314)は、各分割データの各出力ポートへの割り付けを２態様持ち、１ビット構成の割付制御データの、高，低レベルに対応して各態様の割り付けで、前記各組の分割データ(D0-D6,D7-D13,D14-D20)を各出力ポートから出力する；上記（１）乃至（４）のいずれか１つに記載の半導体装置。

例えば各組の分割データ(D0-D6,D7-D13,D14-D20)がＲ，ＧおよびＢ画像データで、この順のパラレル配列でセレクタ(314)に与えられるとき、セレクタ(314)からはそのままＲ，ＧおよびＢの順のパラレル配列で出力する態様と、Ｇ，ＢおよびＲの順のパラレル配列で出力する態様の１つを設定することができる。あるいはＧ，ＢおよびＲの順のパラレル配列で出力する態様とＢ，ＲおよびＧの順のパラレル配列で出力する態様の１つを選択できるようにすることもできる。

（６）前記セレクタは、各分割データの各出力ポートへの割り付けを３態様以上持ち、２ビット以上の構成の割付制御データのそれぞれに対応した各態様の割り付けで、前記各組の分割データを各出力ポートから出力する；上記（１）乃至（４）のいずれか１つに記載の半導体装置。これによれば、該半導体装置にパラレルデータ(D0-D20)を与える前段デバイスおよび該半導体装置の伝送データを受ける後段デバイスの既定のデータ配列（例えばＲ，Ｇ，Ｂデータのパラレル配列順）に適合する設定が容易である。

（７）撮像素子(３０１)，該撮像素子に画像光を投影する光学手段(102-106)および前記撮像素子の画像信号を画像データにデジタル変換するＡ／Ｄ変換手段(303)を含み、複数ライン又は複数色成分の画像データをパラレル出力する画像読み取り手段(110,301-304)；および、
該画像読み取り手段がパラレル出力する画像データを、前記複数ライン又は複数色成分対応の複数組に分割して各組の画像データを前記セレクタの各出力ポートを経て前記複数ｎのＬＶＤＳドライバ(319-321)で差動信号に変換して出力する、上記（１）乃至（６）のいずれか１つに記載の半導体装置(305)；を備える画像読取装置(100)。

（８）上記（７）に記載の画像読取装置(100)；
画像データが表す画像を用紙上に形成するプリンタ(200)；および、
前記画像読取装置(100)が出力する画像データを前記プリンタ(200)の画像形成に適合する画像データに変換して前記プリンタに出力する画像データ処理手段(313)；を備える複写装置。

本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。

図１に、本発明の第１実施例の半導体装置（３０５：図５）を装備したフルカラーデジタル複合機能複写機ＭＦ１の外観を示す。このフルカラー複写機ＭＦ１は、大略で、自動原稿送り装置（ＡＤＦ）１２０と、操作ボード１０と、カラースキャナ１００と、カラープリンタ２００の各ユニットで構成されている。なお、操作ボード１０と、ＡＤＦ１２０付きのカラースキャナ１００は、プリンタ２００から分離可能なユニットであり、カラースキャナ１００は、動力機器ドライバやセンサ入力およびコントローラを有する制御ボードを有して、エンジンコントローラ（ＣＰＵ３１１：図４）と直接または間接に通信を行いタイミング制御されて原稿画像の読取りを行う。

スキャナ１００およびプリンタ２００ならびに画像処理回路（３１３：図４）を含むエンジン（３００：図４）を接続したコントローラボード（４００：図４）には、パソコンＰＣが接続したＬＡＮ(Local Area Network)が接続されており、ファクシミリコントロールユニット（ＦＣＵ４１７：図４）には、電話回線ＰＮ（ファクシミリ通信回線）に接続された交換器ＰＢＸが接続されている。

図２に、複合機能複写機ＭＦ１のスキャナ１００およびそれに装着されたＡＤＦ１２０の、原稿画像読取り機構を示す。このスキャナ１００のコンタクトガラス１０１上に置かれた原稿は、照明ランプ１０２により照明され、原稿の反射光（画像光）が第１ミラー１０３で副走査方向ｙと平行に反射される。照明ランプ１０２および第１ミラー１０３は、図示しない、副走査方向ｙに定速駆動される第１キャリッジに搭載されている。第１キャリッジと同方向にその１／２の速度で駆動される、図示しない第２キャリッジには、第２および第３ミラー１０４，１０５が搭載されており、第１ミラー１０３が反射した画像光は第２ミラー１０４で下方向（ｚ）に反射され、そして第３ミラー１０５で副走査方向ｙに反射されて、レンズ１０６により集束され、ＣＣＤ３０１に照射され、電気信号に変換される。この実施例では、Ｒ，Ｇ，Ｂ各色画像信号に変換される。

第１および第２キャリッジは、走行体モータ１０８を駆動源として、ｙ方向に往（原稿走査），復（リタ−ン）駆動される。このようにスキャナ１００は、コンタクトガラス１０１上の原稿をランプ１０２およびミラー１０３で走査して原稿画像をＣＣＤ３０１に投影するフラットベッド読取りの原稿スキャナであるが、第１キャリッジをホームポジション（待機位置）ＨＰに停止して、シートスルー読取りを行うことも可能である。

シートスルー読取りを行うために、自動原稿供給装置(ＡＤＦ)１２０がスキャナ１００に装着されており、第１キャリッジがホームポジションＨＰで停止しているときの第１ミラー１０３の読取り視野位置に、シートスルー読取り窓であるガラス１３２があり、ＡＤＦ１２０の搬送ドラム（プラテン）１２５がガラス１３２に対向している。

ＡＤＦ１２０の原稿トレイ１２１に積載された原稿は、フィラーセンサ１３０で検出される。なお、原稿サイズは、原稿を所定姿勢に強制するサイド板の設定位置を検出するスイッチ群１３１のオン，オフに基づいて判定される。シートスルー読取りのときには、ＡＤＦ１２０の原稿トレイ１２１に積載された原稿の最上部の一枚が、ピックアップローラ１２２および送り込みローラ１２３，１２４でレジストローラ１２５に送り出され、レジストローラ１２５から窓ガラス１３２に送り出されて、このときホームポジションＨＰにある第１ミラー１０３で原稿上の画像が第２ミラー１０４に反射されてＣＣＤ３０１に投影され、ＣＣＤ３０１が投影画像を光電変換して画像信号を発生する。すなわちＲ，Ｇ，Ｂ各色画像信号を発生する。

この実施例では、ホームポジションＨＰが、画像読取り光学系のシートスルー読取り位置であり、また、フラットベッド読取りの第１キャリッジ駆動始点（＝リターン終点）である。フラットベッド読取りの場合、第１キャリッジをホームポジションＨＰから駆動して、ＨＰからＡ＋Ｂの距離進んだ位置（目盛り板ｓｃｐの右端：読取り開始点）から原稿画像の読取りを開始する。すなわちＣＣＤ３０１が発生する画像信号を有効とする。ホームポジションＨＰと読取り開始点との間には、第１キャリッジを検出する基点センサ１０９、ならびに、基準白板ｒｗｐがある。基準白板ｒｗｐは、コンタクトガラス１０１の左端部の上面に密着している。基準白板ｒｗｐは、照明ランプ１０２の個々の発光強度のばらつき，また主走査方向ｘのばらつきや、ＣＣＤ３０１の画素毎の感度ムラ等が原因で、一様な濃度の原稿を読み取ったにもかかわらず、読取りデータがばらつく現象を補正（シェーディング補正）するために用意されている。また、画像信号の増幅ゲイン調整（ＡＧＣ）にも用いられる。

フラットベッド読取りのときには、ホームポジションＨＰから、第１キャリッジの副走査駆動および副走査位置の追跡を開始する。第１キャリッジの読取り視野に基準白板ｒｗｐがあるとき、ＣＣＤ３０１の画像信号が、信号処理部３０３（図５）で画像データにデジタル変換され、スキャナ画像処理部３０５（図５）を経て画像処理回路基板３１３（図５）に読込まれる。第１キャリッジが基点センサ１０９を横切るとき第１キャリッジの起動が終わり走査速度が設定値に収束している。副走査位置が読取り始端（Ａ＋Ｂ：目盛り板ｓｃｐの右端の右側）に達したときに、画像信号有効信号（フレーム同期信号：ＦＧＡＴＥ）が有意レベルに切り換えられる。フラットベッド読取りでは、第１キャリッジを、コンタクトガラス１０１上の原稿の先端（右端）まで副走査駆動して、そこで折返してリターン駆動するとき、ホームポジションＨＰで一時停止するが、その直前に、基点センサ１０９が第１キャリッジを検出し、検出時点に副走査位置が基点位置データ（設定値）に初期化される。第１キャリッジはホームポジションＨＰで一時停止してから原稿サイズ検出位置（Ａ＋Ｂ＋Ｃ）に駆動され、そこで待機する。

ＡＤＦ１２０の基体１３５は、奥側（図２紙面の裏側）でスキャナ１００の基体にヒンジ結合（蝶番連結）しており、基体１３５の手前側（図２紙面の表側）の取っ手１３６を持ってＡＤＦ１２０の基体１３５引き上げることにより、ＡＤＦ１２０を起こす（開く）ことができる。

この実施例では、次のモードの原稿画像読取りを行うことができる：
１．手置原稿読取り
ユーザがＡＤＦ１２０を起こしてコンタクトガラス１０１上に原稿を載せ、ＡＤＦ１２０を倒して圧板１３７で原稿を押さえて、上記のフラットベッド方式の原稿走査（フラットベッド読取り）を行う。第１キャリッジが基準白板ｒｗｐ直下を通過するとき、基準白板ｒｗｐの読取り画像データに基づいてシェーディング補正データを生成して、ＦＩＦＯメモリのシェーディング補正データを今回得たものに更新する。第１キャリッジが原稿直下を移動する原稿読取り走査中は、画像処理回路基板３１３（図５）において画像データをＦＩＦＯメモリのシェーディング補正データに基づいて補正する。
２．シートスルー読取り
ＡＤＦ１２０で原稿トレイ１２１上の原稿を移送して上述のシートスルー読取りを行う。一枚の原稿をトレイ１２１から送り出すとき、第１キャリッジを基準白板ｒｗｐの位置に駆動しそしてホームポジションＨＰに戻し、第１キャリッジが基準白板ｒｗｐ直下にあるとき、基準白板ｒｗｐの読取り画像データに基づいてシェーディング補正データを生成して、ＦＩＦＯメモリのシェーディング補正データを今回得たものに更新する。そして第１キャリッジをホームポジションＨＰに戻して、ガラス１３２上を移動するシートスルー読取り中は、画像処理回路基板３１３（図５）において画像データをＦＩＦＯメモリのシェーディング補正データに基づいて補正する。原稿トレイ１２１上の原稿の各一枚についてこの読取りを行う。

図３に、複合機能複写機ＭＦ１のカラープリンタ１００の機構を示す。この実施例のカラープリンタ２００は、レーザプリンタである。このレーザプリンタ２００は、マゼンダ（Ｍ），シアン（Ｃ），イエロー（Ｙ）および黒（ブラック：Ｋ）の各色の画像を形成するための４組のトナー像形成ユニットａ〜ｄが、第１転写ベルト２０８の移動方向（図中の左から右方向ｙ）に沿ってこの順に配置されている。即ち、４連ドラム方式（タンデム方式）のフルカラー画像形成装置である。

回転可能に支持され矢印方向に回転する感光体２０１の外周部には、除電装置，クリーニング装置，帯電装置２０２および現像装置２０４が配備されている。帯電装置２０２と現像装置２０４の間には、露光装置２０３から発せられる光情報の入るスペースが確保されている。感光体２０１は４個（ａ，ｂ，ｃ，ｄ）あるが、それぞれ周囲に設けられる画像形成用の部品構成は同じである。現像装置２０４が扱う色材（トナー）の色が異なる。各感光体２０１（４個）の一部が、第１転写ベルト２０８に接している。ベルト状の感光体も採用可能である。

第１転写ベルト２０８は矢印方向に移動可能に、回転する支持ローラおよび駆動ローラ間に支持、張架されていて、裏側（ループの内側）には、第１転写ローラが感光体２０１の近傍に配備されている。ベルトループの外側に、第１転写ベルト用のクリーニング装置が配備されている。第１転写ベルト２０８より転写紙（用紙）又は第２転写ベルトにトナー像を転写した後にその表面に残留する不要のトナーを拭い去る。露光装置２０３は公知のレーザ方式で、フルカラー画像形成に対応した光情報を、一様に帯電された感光体表面に潜像として照射する。ＬＥＤアレイと結像手段から成る露光装置も採用できる。

図３上で、第１転写ベルト２０８の右方には、第２転写ベルト２１５が配備されている。第１転写ベルト２０８と第２転写ベルト２１５は接触し、あらかじめ定められた転写ニップを形成する。第２転写ベルト２１５は矢印方向に移動可能に、支持ローラおよび駆動ローラ間に支持、張架されていて、裏側（ループの内側）には、第２転写手段が配備されている。ベルトループの外側に、第２転写ベルト用のクリーニング装置，チャージャ等が配備されている。該クリーニング装置は、用紙にトナーを転写した後、残留する不要のトナーを拭い去る。転写紙（用紙）は、図の下方の給紙カセット２０９，２１０に収納されており、最上の用紙が給紙ローラで１枚づつ、複数の用紙ガイドを経てレジストローラ２３３に搬送される。第２転写ベルト２１５の上方に、定着器２１４、排紙ガイド２２４、排紙ローラ２２５、排紙スタック２２６が配備されている。第１転写ベルト２０８の上方で、排紙スタック２２６の下方には、補給用のトナーが収納できる収納部２２７が設けてある。トナーの色はマゼンタ、シアン、イエロー、ブラックの四色があり、カートリッジの形態にしてある。粉体ポンプ等により対応する色の現像装置２０４に適宜補給される。

ここで両面印刷のときの各部の動作を説明する。まず感光体２０１による、作像が行われる。すなわち、露光装置２０３の作動により、不図示のＬＤ光源からの光は、不図示の光学部品を経て、帯電装置２０２で一様に帯電された感光体２０１のうち、作像ユニットａの感光体上に至り、書き込み情報（色に応じた情報）に対応した潜像を形成する。感光体２０１上の潜像は現像装置２０４で現像され、トナーによる顕像が感光体２０１の表面に形成され保持される。このトナー像は、第１転写手段により、感光体２０１と同期して移動する第１転写ベルト２０８の表面に転写される。感光体２０１の表面は、残存するトナーがクリーニング装置でクリーニングされ、除電装置で除電され次の作像サイクルに備える。

第１転写ベルト２０８は、表面に転写されたトナー像を坦持し、矢印の方向に移動する。作像ユニットｂの感光体２０１に、別の色に対応する潜像が書き込まれ、対応する色のトナーで現像され顕像となる。この像は、すでに第１転写ベルト２０８に乗っている前の色の顕像に重ねられ、最終的に４色重ねられる。なお、単色黒のみを形成する場合もある。このとき同期して第２転写ベルト２１５は矢印方向に移動していて、第２転写手段１１７の作用で、第２転写ベルト２１５の表面に第１転写ベルト２０８表面に作られた画像が転写される。いわゆるタンデム形式である４個の作像ユニットａ〜ｄの各感光体２０１上で画像が形成されながら、第１，第２転写ベルト２０８，２１５が移動し、作像が進められるので、その時間が短縮できる。第１転写ベルト２０８が、所定のところまで移動すると、用紙の別の面に作成されるべきトナー画像が、前述したような工程で再度感光体２０１により作像され、給紙が開始される。給紙カセット１２１又は１２２内の最上部にある用紙が引き出され、レジストローラ２３３に搬送される。レジストローラ２３３を経て、第１転写ベルト２０８と第２転写ベルト２１５の間に送られる用紙の片側の面に、第１転写ベルト２０８表面のトナー像が、第２転写手段１１７により転写される。更に記録媒体は上方に搬送され、第２転写ベルト２１５表面のトナー像が、チャージャにより用紙のもう一方の面に転写される。転写に際して、用紙は画像の位置が正規のものとなるよう、タイミングがとられて搬送される。

上記のステップで両面にトナー像が転写された用紙は、定着器２１４に送られ、用紙上のトナー像（両面）が一度に溶融、定着され、ガイド２２４を経て排紙ローラ２２５により本体フレーム上部の排紙スタック２２６に排出される。

図３のように、排紙部２２４〜２２６を構成した場合、両面画像のうち後から用紙に転写される面（頁）、すなわち第１転写ベルト２０８から用紙に直接転写される面が下面となって、排紙スタック２２６に載置されるから、頁揃えをしておくには２頁目の画像を先に作成し、第２転写ベルト２１５にそのトナー像を保持し、１頁目の画像を第１転写ベルト２０８から用紙に直接転写する。第１転写ベルト２０８から直接に用紙に転写される画像は、感光体表面で正像にし、第２転写ベルト２１５から用紙に転写されるトナー像は、感光体表面で逆像（鏡像）になるよう露光される。このような頁揃えのための作像順、ならびに、正、逆像（鏡像）に切り換える画像処理も、書画蓄積制御４０３（図４）によるメモリ４０６に対する画像データの読み書き制御によって行っている。第２転写ベルト２１５から用紙に転写した後、ブラシローラ，回収ローラ，ブレード等を備えたクリーニング装置が、第２転写ベルト２１５に残留する不要のトナーや紙粉を除去する。

図３では第２転写ベルト２１５のクリーニング装置のブラシローラが第２転写ベルト２１５の表面から離れた状態にある。支点を中心として揺動可能で、第２転写ベルト２１５の表面に接離可能な構造になっている。用紙に転写する以前で、第２転写ベルト２１５がトナー像を担持しているとき離し、クリーニングが必要のとき、図で反時計方向に揺動し接触させる。除去された不要トナーはトナー収納部に集められる。以上が、「両面転写モード」を設定した両面印刷モードの作像プロセスである。両面印刷の場合には、常にこの作像プロセスで印刷が行われる。

片面印刷の場合には、「第２転写ベルト２１５による片面転写モード」と「第１転写ベルト２０８による片面転写モード」の２つがあり、前者の第２転写ベルト２１５を用いる片面転写モードを設定した場合には、第１転写ベルト２０８に３色又は４色重ねもしくは単色黒で形成された顕像が第２転写ベルト２１５に転写され、そして用紙の片面に転写される。用紙の他面には画像転写はない。この場合、排紙スタック２２６に排出された印刷済用紙の上面に印刷画面がある。

後者の第１転写ベルト２０８を用いる片面転写モードを設定した場合には、第１転写ベルト２０８に３色又は４色重ねもしくは単色黒で形成された顕像が、第２転写ベルト２１５には転写されずに、用紙の片面に転写される。用紙の他面には画像転写はない。この場合は、排紙スタック２２６に排出された印刷済用紙の下面に印刷画面がある。

図４に、図１の複合機能複写機ＭＦ１の画像処理システムの構成を示す。複合機能複写機ＭＦ１は、原稿画像読取りおよびカラー印刷を行うエンジン３００，コントローラボード４００および操作ボード１０を含む。エンジン３００は、画像読取りおよび印刷のプロセスを制御するＣＰＵ３１１，上述のカラースキャナ１００，上述のプリンタ２００、および、ＡＳＩＣ(Application Specific IC)で構成した画像処理回路３１３を備えている。

スキャナ１００の読取りユニット１１０にはＣＰＵ，ＲＯＭおよびＲＡＭがあり、該ＣＰＵが該ＲＯＭに格納されたプログラムを該ＲＡＭに書き込んで実行する事で、スキャナ１００の全体の制御を行っている。また、プロセス制御用のＣＰＵ３１１と通信線を介して接続されおり、コマンド及びデータの送受信により指令された動作を行う。読取りユニット１１０内のＣＰＵは、フィラーセンサ（原稿検知センサ），基点センサ，圧板スイッチ，冷却ファン等の検知及びＯＮ／ＯＦＦの制御をする。読取りユニット１１０内において、スキャナモータドライバが、ＣＰＵからのＰＷＭ出力によりドライブされ励磁パルスシーケンスを発生し原稿走査駆動用のパルスモータを駆動する。

原稿画像は、ランプレギュレータによって通電されるハロゲンランプ１０２（図２）の光量出力により照明されて、原稿の反射光すなわち光信号は、複数ミラー１０３〜１０５及びレンズ１０６を通りＲ，ＧおよびＢ読取り用の３個のラインセンサを含むＣＣＤ３０１（図２，図５）に結像される。３ラインＣＣＤ３０１は、各ＲＧＢの各画素のアナログの画像信号をデジタル処理回路である信号処理部３０３（図５）に出力する。信号処理部３０３は、画像信号を増幅し画像データにデジタル変換する画像信号処理手段である。

再度図４を参照すると、上記ＣＣＤ３０１は、カラー原稿スキャナ１００の原稿読み取り回路基板３１２にある。図４に示すコントローラボード４００は、ＣＰＵ４０２と、ＡＳＩＣで構成された書画蓄積制御４０３と、ハードディスク装置（以下ではＨＤＤと表記）４０１と、ローカルメモリ（ＭＥＭ−Ｃ）４０６と、システムメモリ（ＭＥＭ−Ｐ）４０９と、ノースブリッジ（以下、ＮＢと記す）４０８と、サウスブリッジ（以下、ＳＢと記す）４１５と、ＮＩＣ４１０(Network Interface Card)と、ＵＳＢデバイス４１１と、ＩＥＥＥ１３９４デバイス４１２と、セントロニクスデバイス４１３他を含む。操作ボード１０は、コントローラボード４００の書画蓄積制御４０３に接続されている。ファクシミリコントロールユニット（ＦＣＵ）４１７も、書画蓄積制御４０３にＰＣＩバスで接続されている。

ＣＰＵ４０２は、ＮＩＣ４１０を介してＬＡＮに接続されたパソコンＰＣあるいはインターネットを介する他のパソコンＰＣと書画情報の送受信を行うことができる。また、ＵＳＢ４１１，ＩＥＥＥ１３９４４１２，セントロニクス４１３を用いてパソコン，プリンタ，デジタルカメラ等と通信することができる。

ＳＢ４１５と、ＮＩＣ４１０と、ＵＳＢデバイス４１１と、ＩＥＥＥ１３９４デバイス４１２と、セントロニクスデバイス４１３と、ＭＬＢ４１４は、ＮＢ４０８にＰＣＩバスで接続されている。このように、ＭＬＢ４１４は、エンジン３００にＰＣＩバスを介して接続する基板である。そして、ＭＬＢ４１４は、外部から入力された書画データをイメージデータ（画像データ）に変換し、変換された画像データをエンジン３００に出力する。

コントローラボード４００の書画蓄積制御４０３にローカルメモリ４０６、ＨＤＤ４０１などが接続されると共に、ＣＰＵ４０２と書画蓄積制御４０３とがＣＰＵチップセットのＮＢ４０８を介して接続されている。書画蓄積制御４０３とＮＢ４０８とは、ＡＧＰ(Accelerated Graphics Port)を介して接続されている。

ＣＰＵ４０２は、複合機能複写機ＭＦ１の全体制御を行うものである。ＮＢ４０８は、ＣＰＵ４０２、システムメモリ４０９、ＳＢ４１５および書画蓄積制御４０３を接続するためのブリッジである。システムメモリ４０９は、複合機能複写機ＭＦ１の描画用メモリなどとして用いるメモリである。ＳＢ４１５は、ＮＢ４０８とＰＣＩバス、周辺デバイスとを接続するためのブリッジであり、ＳＢ４１５には外付けＲＯＭおよびＳＤメモリカード（以下ではＳＤカード）の読み書きをするカードＩＦ４１８が接続されている。このカードＩＦ４１８には、ＳＤカード読み書き装置（カードリーダ）が接続されており、カードリーダに装着されるＳＤカードのデータを読み取ることができ、またＳＤカードにデータを書込むことができる。

ローカルメモリ４０６はコピー用画像バッファ、符号バッファとして用いるメモリである。ＨＤＤ４０１は、画像データの蓄積，文書データの蓄積，プログラムの蓄積，フォントデータの蓄積，フォームの蓄積，ＬＵＴ(Look Up Table)の蓄積などを行うためのメモリである。また、操作ボード１０は、ユーザからの入力操作を受け付けると共に、ユーザに向けた表示を行う操作部である。

図５に、図４に示す画像読み取り回路基板３１２および画像処理回路基板３１３上の回路構成を示す。本実施例では、画像処理回路基板３１３上のＣＰＵ３１１が、タイミングゲートアレイ３０４やスキャナ画像処理部３０５を制御している。ＣＣＤ３０１の駆動タイミング信号は、タイミングゲートアレイ３０４によって生成され、ドライバ３０２によって駆動される。ＣＣＤ３０１から出力された原稿画像読み取信号はサンプルホールド，プログラマブルゲインアンプ，Ａ／Ｄ変換等の信号処理部３０３を経て、Ｒ，Ｇ，Ｂ画像データがスキャナ画像処理部３０５に入力される。スキャナ画像処理部３０５は、スキャナ画像処理およびＬＶＤＳトランシーバ３０６を有しており、スキャナ画像処理されたＲ，Ｇ，Ｂ画像データは、パラレルにＬＶＤＳトランシーバ３０６に入力され、ＬＶＤＳトランシーバ３０６によって、Ｒ，Ｇ，Ｂ各組の画像データはそれぞれ、パラレル／シリアル（Ｐ／Ｓ）変換された後、低電圧差動信号(Low Voltage Differential Signal)に変換されて、画像処理基板３１３のＬＶＤＳレシーバ３０７に入力され、さらにシェーディング補正回路３０８に入力される。このシェーディング補正回路３０８において、シェーディング補正データ取得のための基準白板読み取り時には、ＣＣＤ３０１の各画素毎に平均化処理が行われて、シェーディング補正データとしてＦＩＦＯメモリに格納される。そして、上記シェーディング補正データを用いてＣＣＤ３０１の各画素毎に原稿読み取りの画像データのシェーディング処理が行われる。シェーディング補正が行われた画像データは、画像処理３１０に入力されて、コピー処理の場合には、プリンタ２００の作像特性に合致する記録用のＹ，Ｍ，Ｃ，Ｋ画像データに変換および補正された後、プリンタ２００のＹ，Ｍ，Ｃ，Ｋ書込ユニット２１２に出力され、図３に示すレーザ書込みユニット２０３の各色書込み用のレーザのオン／オフ又は変調が行われる。また、基準白板の読取レベル検出３０９により基準白板の読取レベルを検出することが可能となっている。基準白板の読取レベルの検出は、前記シェーディング補正データを検出するものであっても、シェーディング補正３０８をスルーした画像データであっても構わない。

図６に、図５に示すスキャナ画像処理部（半導体装置）３０５の中のＬＶＤＳトランシーバ３０６の構成を示す。ＬＶＤＳトランシーバ３０６は、ＬＶＤＳドライバ３１９〜３２２，Ｐ／Ｓ変換シフトレジスタ３１５〜３１７およびデータ入力同期クロックＣＬＫＩＮをその７倍の周波数（１／７の周期）のシリアル出力同期クロックに逓倍するＰＬＬ(Phase Locked Loop)回路３１８でなる、３チャンネルのＬＶＤＳリニアライザに、データセレクタ３１４を付加したものである。ＰＬＬ回路３１８が出力するシリアル出力同期クロックは、シリアル出力駆動用にシフトレジスタ３１５〜３１７に与えられると共に、受信側のＬＶＤＳレシーバ３０７によるシリアル差動信号の取込み用の同期クロックとして、ＬＶＤＳドライバ３２２で差動信号に変換されてＬＶＤＳレシーバ３０７（図５）に送信される。

データセレクタ３１４には、各７ビット構成のデータを入力できる入力ポートＡｉ，Ｂｉ，Ｃｉと、各７ビット構成のデータを出力できる出力ポート（チャンネル）Ａｏ，Ｂｏ，Ｃｏがあり、しかも、入力ポートＡｉ，ＢｉおよびＣｉの入力データをそれぞれ出力ポートＡｏ，ＢｏおよびＣｏに出力するための第１組ゲート，入力ポートＡｉ，ＢｉおよびＣｉの入力データをそれぞれ出力ポートＣｏ，ＡｏおよびＢｏに出力するための第２組ゲートおよび一方の組のゲートのみをオン（導通）にする選択付勢回路があり、該選択付勢回路に一本（１ビット）の外部制御端子（データ割付制御端子）が接続されている。該選択付勢回路は、外部制御端子の電位（割付制御データ）が低レベルＬであるときには、第１組ゲートをオンに、第２組ゲートをオフにする。すなわち、入力ポートＡｉ，ＢｉおよびＣｉの入力データをそれぞれ出力ポートＡｏ，ＢｏおよびＣｏに出力する第１態様のデータ配列（入力データＲ，Ｇ，Ｂに対する各チャンネルの割付け）に、データセレクタ３１４を設定する。前記選択付勢回路は、外部制御端子の電位（割付制御データ）が高レベルＨであるときには、第２組ゲートをオンに、第１組ゲートをオフにする。すなわち、入力ポートＡｉ，ＢｉおよびＣｉの入力データをそれぞれ出力ポートＣｏ，ＡｏおよびＢｏに出力する第２態様のデータ配列（入力データＲ，Ｇ，Ｂに対する各チャンネルの割付け）に、データセレクタ３１４を設定する。

この実施例では、ＬＶＤＳトランシーバの前段のスキャナ画像処理（図６）が、各７ビット構成（ａ＝７）のＲ，ＧおよびＢ画像データ（ｎ＝３，３組：Ｄ０〜Ｄ６，Ｄ７〜Ｄ１３およびＤ１４〜Ｄ２０）、合計ｍ＝ｎ×ａ＝２１（Ｄ０〜Ｄ２０）を、それぞれデータセレクタ３１４の入力ポートＡｉ，ＢｉおよびＣｉに与える。ＣＰＵ３１１が上記外部制御端子に１ビット構成の割付制御データすなわち２値データを与える。画像処理回路基板３１３（図５）のシェーディング補正３０８が、Ｒ，ＧおよびＢ画像データをパラレルにこの順で受け入れるものであるときには、ＣＰＵ３１１の動作プログラムには、低レベルＬを割付制御データとして上記外部制御端子に出力する制御信号出力を設定しておく。シェーディング補正３０８が、Ｒ，ＧおよびＢ画像データをパラレルに、Ｇ，ＢおよびＲの順で受け入れるものであるときには、ＣＰＵ３１１の動作プログラムには、高レベルＨを割付制御データとして上記外部制御端子に出力する制御信号出力を設定しておく。なお、ＣＰＵ３１１が割付制御データをデータセレクタ３１４に与えるのに代えて、スイッチ（例えばディップスイッチ）によって割付制御データをデータセレクタ３１４に与えるようにすることもできる。

各７ビットのＲ，ＧおよびＢ画像データは、データ入力同期クロックＣＬＫＩＮに同期して、Ｐ／Ｓ変換シフトレジスタ３１５，３１６および３１７に同時にパラレル入力されると共に、パラレル入力された各７ビットデータの、シリアル出力の最先頭の１ビットがＬＶＤＳドライバ３１９，３２０および３２１で差動信号に変換されてＬＶＤＳレシーバ３０７に送出される。そして、ＰＬＬ回路３１８が出力するシリアル出力同期クロックに同期して、パラレル入力された各７ビットデータの中の最先頭の次の１ビットデータ、そして次の１ビットデータと順次にシリアルに各ビットのデータがＰ／Ｓ変換シフトレジスタ３１５，３１６および３１７から、ＬＶＤＳドライバ３１９，３２０および３２１に出力されて各ＬＶＤＳドライバで差動信号に変換されてＬＶＤＳレシーバ３０７に送出される。

ＬＶＤＳレシーバ３０７では、シリアル送信の差動信号（画像データ３チャンネル，同期クロック１チャンネル、合計４チャンネルすなわち４列）のそれぞれをデジタルデータ（２値データ）に復元して、画像データチャンネルの各シリアルデータを、復元した同期クロックに同期して各シリアル／パラレル（Ｓ／Ｐ）変換レジスタにシリアル入力し、そして各Ｓ／Ｐレジスタから７ビットパラレルで出力する。

なお、上記実施例では、各７（ａ）ビットの３（ｎ）組、合計２１（ｍ＝ａ×ｎ）ビットの入力データ（Ｒ，Ｇ，Ｂ画像データ）を、データセレクタ３１４に入力して、該組区分は崩さないで組別にデータセレクタ３１４からパラレル出力する。しかし、組区分内のデータを入れ換えた形すなわちデータセレクタ３１４内で組区分を再編成する形の、入出力の組み合わせを、セレクタ内部の配線設計によって、選択するようにすることもできる。また、データセレクタ３１４には、上記例を援用すると、合計２１ビットのパラレルデータを、データセレクタ３１４に組区分無く入力し、データセレクタ３１４にてデータ（ライン）選別（摘出）して３組に組分けして、この組分け態様を複数として、割付制御データで出力（選択）する組分け態様を指定するようにすることもできる。各組のデータビット構成（パラレルビット数）は、同一でも異なっていてもよい。これは、データセレクタ３１４の入力側および出力側のいずれにも言えることである。セレクタに設定した組のビット構成に対して、実際のデータのビット数が少ない場合は、ダミービットデータを付加すればよい。その場合、あるいはダミービットを付加しない場合でも、ＬＶＤＳレシーバ３０７あるいはその後段のデバイスにおいて、シリアルデータ又はパラレルデータの段階で、不要ビットデータを破棄又は無視すればよい。

再度図５を参照する。白黒コピーのときには、信号処理部３０３からＧ画象データがスキャナ画像処理部３０５に出力され、スキャナ画像処理部３０５から画像処理回路基板３１３の、ＬＶＤＳレシーバ３０７およびシェーディング補正３０８を経て画像処理３１０がＧ画像データをｋ記録色データに変換し、必要に応じて変倍，画像加工を、そしてプリンタガンマ変換および階調処理をして、プリンタ２００のＣ書込みユニット２１２（図４）に出力する。複数枚の白黒連続コピーのときには、同時に、ｋ記録色データをローカルメモリ４０６に一時蓄積する。書込みユニット２１２は、画像処理３１０が出力するｋ記録色データによって、光学走査ユニット２０３（図３）のレーザ発光ダイオードに通電する電流を変調又はオン，オフする。連続白黒コピーの２枚目以降は、ｋ記録色データをローカルメモリ４０６から読み出してプリンタ２００のＣ書込みユニット２１２に出力する。

カラーコピーのときは、信号処理部３０３が出力するＲ，Ｇ，Ｂ画像データが、スキャナ画像処理部３０５に出力され、スキャナ画像処理部３０５から画像処理回路基板３１３の、ＬＶＤＳレシーバ３０７およびシェーディング補正３０８を経てローカルメモリ４０６又はＨＤＤ４０１に一時蓄積又はＨＤＤ４０１に登録され、そして読み出されて、画像処理３１０でＹ，Ｍ，Ｃ，Ｋ記録色データに変換されて、プリンタ２００に出力される。

プリンタ２００による登録画像データ、又は、外部から受信した画像データの印刷のときには、画像蓄積制御４０３を介して画像データが画像処理３１０に与えられる。画像処理３１０は、画像データをＹ，Ｍ，Ｃ，Ｋ記録色データに変換してから、必要に応じて変倍，画像加工を、そしてプリンタガンマ変換および階調処理をして、書込みユニット２１２に出力する。

図７に、第２実施例のスキャナ画像処理部３０５の構成を示す。この実施例では、ＬＶＤＳトランシーバ３０６の前段のスキャナ画像処理にレジスタ３２３があり、カラー原稿スキャナ１００に電源が投入された直後のスキャナ初期化時に、ＣＰＵ３１１が第１実施例の上述の割付制御データと同様な割付制御データをレジスタ３２３に書込む。第２実施例のその他の構成および機能は、図１〜図６を参照した第１実施例と同様である。

図８に、第３実施例のスキャナ画像処理部３０５の構成を示す。この実施例では、データセレクタ３１４は、３つの外部制御端子と、該３つの外部制御端子に与えられる、３ビット構成の割付制御データをデコードする８出力のデコーダと８態様のデータ配列（入力ポートＡｉ，Ｂｉ，Ｃｉ例えばデータＲ，Ｇ，Ｂ、に対する各チャンネルの割付け）のそれぞれを実現する８組のゲートとデータビット配線を持ち、前記デコーダの各出力（Ｈ）が各組のゲートをオン付勢する。これにより、３チャンネルのＬＶＤＳドライバ３１９〜３２１に８通りのビット配列を割付けることができる。この場合でも、３ビットの割付制御データを、ＣＰＵ３１１に代えてディップスイッチからデータセレクタ３１４に与えることができるのは勿論、第２実施例と同様に、レジスタを備えて、該レジスタから与えるようにすることもできる。レジスタを用いる場合には、スキャナ画像処理部３０５の外部接続端子数を格別に増やすことなく、割付制御データのビット数を増やし、データセレクタ３１４をより多くのビット配列を割付けることができる。第３実施例のその他の構成および機能は、図１〜図６を参照した第１実施例と同様である。

本発明の第１実施例の半導体装置であるスキャナ画像処理部３０５を装備した複合機能複写機ＭＦ１の機構概要を示す縦断面図である。図１に示すカラースキャナ１００およびＡＤＦ１２０の拡大縦断面図である。図１に示すカラープリンタ２００の拡大縦断面図である。図１に示す複写機ＭＦ１内の、画像処理システムの構成を示すブロック図である。図４に示す画像読取回路基板３１２上および画像処理回路基板３１３上の機能要素を示すブロック図である。本発明の第１実施例の半導体装置であるスキャナ画像処理部３０５の構成を示すブロック図である。本発明の第２実施例のスキャナ画像処理部３０５の構成を示すブロック図である。本発明の第３実施例のスキャナ画像処理部３０５の構成を示すブロック図である。

符号の説明

１０１：コンタクトガラス
１０２：照明ランプ１０３：第１ミラー
１０４：第２ミラー１０５：第３ミラー
１０６：レンズ１０７：ＣＣＤ
１０８：パルスモータ
１０９：基点センサｒｗｐ：基準白板
ｓｃｐ：スケール１２１：原稿トレイ
１２５：搬送ドラム１２６：搬送ベルト
１３０：フィラーセンサ
１３１：サイド板位置検出スイッチ
１３２：ガラス１３７：圧板
２０１：感光体２０２：帯電装置
２０３：露光装置
２０４，２０７：現像装置
２０８，２１５：転写ベルト
２０９〜２１１：給紙カセット
２１４：定着器２２４：排紙ガイド
２２５：排紙ローラ
２２６：排紙スタック
２２７：補給トナー収納部
２３３：レジストローラ

Claims

複数ｎのＬＶＤＳドライバ；および、
パラレル複数ｍビット構成のデータを複数ｎ組に分割して各組の分割データを各ＬＶＤＳドライバに出力するための複数ｎの出力ポートと、データ割付制御端子と、該データ割付制御端子に与えられる割付制御データに対応した各分割データの各出力ポートへの割り付けで、前記各組の分割データを各出力ポートから出力するセレクタ；
を備える半導体装置。
更に、パラレル複数ａビットのデータをシリアル出力するＰ／Ｓ変換手段；を備え、各Ｐ／Ｓ変換手段を前記各出力ポートと各ＬＶＤＳドライバの間に介挿した、請求項１に記載の半導体装置。
更に、前記Ｐ／Ｓ変換手段に各組の分割データを入力するパラレル入力同期クロックを前記複数ａ倍の周波数のシリアル出力同期クロックに逓倍するＰＬＬ回路；および、該シリアル出力同期クロックを出力するＬＶＤＳドライバ；を備える、請求項２に記載の半導体装置。
更に、前記割付制御データを格納して前記データ割付制御端子に出力するレジスタ；を備える、請求項１乃至３のいずれか１つに記載の半導体装置。
前記セレクタは、各分割データの各出力ポートへの割り付けを２態様持ち、１ビット構成の割付制御データの、高，低レベルに対応して各態様の割り付けで、前記各組の分割データを各出力ポートから出力する；請求項１乃至４のいずれか１つに記載の半導体装置。
前記セレクタは、各分割データの各出力ポートへの割り付けを３態様以上持ち、２ビット以上の構成の割付制御データのそれぞれに対応した各態様の割り付けで、前記各組の分割データを各出力ポートから出力する；請求項１乃至４のいずれか１つに記載の半導体装置。
撮像素子，該撮像素子に画像光を投影する光学手段および前記撮像素子の画像信号を画像データにデジタル変換するＡ／Ｄ変換手段を含み、複数ライン又は複数色成分の画像データをパラレル出力する画像読み取り手段；および、
該画像読み取り手段がパラレル出力する画像データを、前記複数ライン又は複数色成分対応の複数組に分割して各組の画像データを前記セレクタの各出力ポートを経て前記複数ｎのＬＶＤＳドライバで差動信号に変換して出力する、請求項１乃至６のいずれか１つに記載の半導体装置；
を備える画像読取装置。
請求項７に記載の画像読取装置；
画像データが表す画像を用紙上に形成するプリンタ；および、
前記画像読取装置が出力する画像データを前記プリンタの画像形成に適合する画像データに変換して前記プリンタに出力する画像データ処理手段；
を備える複写装置。