JP2006303775A - 半導体回路装置および高周波電力増幅モジュール - Google Patents

Abstract

【課題】 ＳＰＤＴスイッチにおけるスイッチ特性を改善し、高調波歪みを大幅に低減する。
【解決手段】 ＳＰＤＴスイッチ２において、トランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１は、２つのゲートが設けられたデュアルゲートＦＥＴよりなり、これらトランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１には、ゲート制御電圧供給用抵抗であるＲ２〜Ｒ５，Ｒ１１〜Ｒ１４，Ｒ２０〜Ｒ２２とは別に新たに設けられたゲート耐電力容量間の抵抗Ｒ６，Ｒ７，Ｒ１５，Ｒ１６，Ｒ２３，Ｒ２４がそれぞれ接続されている。これら抵抗Ｒ６，Ｒ７，Ｒ１５，Ｒ１６，Ｒ２３，Ｒ２４は、トランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１におけるゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄにかかる電圧Ｖｇｓ，Ｖｇｄの位相が変化させ、それにより高調波歪み量を低減させる。
【選択図】 図２

Description

本発明は、移動体通信機器などに搭載される半導体回路装置に関し、特に送受信信号の歪みの低減に有効な技術に関する。

近年、移動体通信の１つとして、携帯電話が広く普及しており、その機能に対しても多様性が求められている。特に、ＥＧＳＭ（Ｅｘｔｅｎｄ Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）／ＤＳＣ（Ｄｉｇｉｔａｌ Ｃｏｍｍｕｃａｔｉｏｎ Ｓｙｓｔｅｍ）／ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｅｒｖｉｃｅｓ）などの異なる周波数帯域の通信方式を利用できるマルチバンド化に伴い、小型で高性能な送受信切り替え用のＳＰＤＴ（Ｓｉｇｌｅ−Ｐｏｌｅ Ｄｏｕｂｌｅ−Ｔｈｒｏｗ）スイッチが求められている。

このＳＰＤＴスイッチにおいては、１）高次高調波、特に２次高調波歪み、および３次高調波歪みの低減、２）低損失、３）チップサイズの縮小、ならびにコストの低減などの要求がある。

これらの要求を満たすためには、半導体デバイスにおける製造プロセスの改善やＳＰＤＴスイッチにおける回路技術な改善などが必要である。

たとえば、半導体デバイスそれ自体を改善することにより、ＳＰＤＴスイッチを構成するＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のＯＮ抵抗の低減や、スイッチオフ時のアイソレーション特性の向上などを行うことが可能となる。

また、ＳＰＤＴスイッチにおける回路的な高調波歪みの低減技術として、該ＳＰＤＴスイッチにおける回路構成を改良することにより、スイッチオフ時の最大許容入力電力を増加させることによって高次高調波を低減させるものが知られている（特許文献１参照）。

これは、ＳＰＤＴスイッチを構成するＦＥＴをマルチゲート化することによって受信機とアンテナとの間に接続されているＦＥＴがＯＮすることを防止し、送信機から送られる大電力をアンテナ側に切り替える際に該電力が受信系に漏れることを大幅に低減し、低損失なＳＰＤＴスイッチを実現するものである。
特許第３１６９７７５号公報

ところが、上記のようなＳＰＤＴスイッチにおける高性能化技術では、次のような問題点があることが本発明者により見い出された。

携帯電話のマルチバンド化などの高性能化に伴い、スプリアス信号の抑制などの要求が高くなる傾向にあり、ＳＰＤＴスイッチの特性向上が今まで以上に望まれており、特に、高調波歪み特性をより改善する技術が高く求められている。

しかし、前記したＳＰＤＴスイッチを構成するＦＥＴをマルチゲート化では、ＳＰＤＴスイッチの特性向上の改善が今まで以上に要求された際に、その要求性能を満足することができなくなってしまう恐れがある。

また、プロセス開発によってＳＰＤＴスイッチを構成するＦＥＴのＯＮ抵抗の低減や、スイッチオフ時のアイソレーション特性の向上など場合には、製造プロセスの見直しや再設計などによって開発期間が長期化してしまうことになり、それに伴うコストも大きくなってしまうという問題がある。

本発明の目的は、ＳＰＤＴスイッチにおけるスイッチ特性を改善し、高調波歪みを大幅に低減することのできる技術を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の半導体回路装置は、アンテナ（ＡＮＴ）に結合される第一端子（２ａ）と、送信回路（６，４，３０）もしくは受信回路（８，１２）と結合される第二端子（２ｂ、２ｄ）と、上記第一端子と上記第二端子の間に設置され第一端子と第二端子の接続切替を行う切替トランジスタ（Ｑｔｘ２、Ｑｒｘ１）と、上記切替トランジスタの制御信号を生成する制御回路（３）に結合される第三端子（２ｈ、２ｊ）と、一方の端子は上記第三端子と結合し他方の端子は上記切替トランジスタの制御端子と結合し第三端子より制御信号を受ける制御信号供給抵抗（Ｒ５、Ｒ２０）と、一方の端子は上記切替トランジスタの入力端子と結合し他方の端子は上記第一抵抗の他方の端子と結合する耐電力用容量素子（Ｃ２、Ｃ６）を具備し、上記第一抵抗と上記切替トランジスタの制御端子の間に設置され、一方の端子は上記切替トランジスタの制御端子と結合し他方の端子は上記耐電力用容量素子の他方の端子との間に設置される制御端子・耐電力用容量素子間抵抗（Ｒ７、Ｒ２３）を備えたものである。

また、本願のその他の発明の概要を簡単に示す。

本発明の半導体回路装置は、前記接続切り替えを行う切り替え用トランジスタが制御端子を複数持つデュアルゲート型トランジスタよりなるものである。

また、本発明の半導体回路装置は、耐電力用容量素子、制御信号供給抵抗、および制御端子・耐電力用容量素子間抵抗がそれぞれ接続された２以上の前記切り替え用トランジスタが直列接続されたものである。

さらに、本発明の半導体回路装置は、前記制御端子・耐電力用容量素子間抵抗の抵抗値が、２００Ω〜４００Ωからなるものである。

また、本発明の半導体回路装置は、前記制御端子・耐電力用容量素子間抵抗が半導体チップの配線層以外の層に形成されたものである。

さらに、本発明は、高周波電力増幅モジュールが高周波電力増幅器と前記アンテナ接続切り替えスイッチを含んで構成されたものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

（１）制御端子・耐電力用容量素子間抵抗を設けたことにより、アンテナ接続切り替えスイッチの高周波歪み特性を大幅に改善することができる。

（２）制御端子・耐電力用容量素子間抵抗を設けたアンテナ接続切り替えスイッチを用いて高周波電力増幅モジュールを構成することにより、通信機器などの電子システムの信頼性を向上させることができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図１は、本発明の一実施の形態による高周波電力増幅モジュールのブロック図、図２は、図１の高周波電力増幅モジュールに設けられたＳＰＤＴスイッチの回路図、図３は、図２のＳＰＤＴスイッチにおける高調波歪みのゲート耐電力用量感抵抗の依存性を評価する際の評価回路の一例を示した回路図、図４は、図３の評価回路における評価結果を示した説明図、図５は、図２のＳＰＤＴスイッチにおけるゲート−ソース間容量、およびゲート−ドレイン間容量にかかる電圧の位相変化の解析用シミュレーション回路の一例を示した回路図、図６は、図５におけるシミュレーション回路による電圧の位相の変化の測定結果を示した説明図、図７は、図２のＳＰＤＴスイッチにおけるデバイスのレイアウト図、図８は、図７のレイアウト図に示した抵抗、およびその近傍の拡大図、図９〜図１１は、図８におけるＡ−Ａ’断面におけるプロセスフローを示した断面図である。

本実施の形態１において、高周波電力増幅モジュール１は、たとえば、通信システムである携帯電話の送信用電力増幅モジュールである。高周波電力増幅モジュール１は、図１に示すように、ＳＰＤＴスイッチ２、制御部３、高周波電力増幅器（Ｈｉｇｈ Ｐｏｗｅｒ Ａｍｐ）４，５、およびローパスフィルタ６，７から構成されている。

ＳＰＤＴスイッチ２は、制御部３の制御に基づいて送受信する信号の切り替えを行う。このＳＰＤＴスイッチ２は、アンテナ用端子２ａ、送信信号端子２ｂ，２ｃ、受信信号端子２ｄ〜２ｇ、制御端子２ｈ〜２ｎが備えられている。

アンテナ用端子２ａには、信号電波の送受信を行う送受信用アンテナＡＮＴが接続されている。送信信号端子２ｂ，２ｃには、ローパスフィルタ６，７がそれぞれ接続されている。受信信号端子２ｄ〜２ｇには、受信系回路に設けられたＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）８〜１１がそれぞれ接続されている。

これらＳＡＷ８〜１１は、圧電体の弾性表面波を利用し、伝播した特定周波数の信号を高周波信号として選び出す。

また、ＳＡＷ８〜１１の後段には、低雑音増幅器であるＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐ）１２〜１５がそれぞれ接続されている。ＬＮＡ１２〜１５は、ＰＣＳ、ＤＳＣ、ＧＳＭ（９００ＭＨｚ）、およびＧＳＭ（８００ＭＨｚ）における各周波数帯域の受信信号を増幅する。

制御部３は、ベースバンド回路から出力される制御信号によって、ＳＰＤＴスイッチ２の動作制御を行う。

高周波電力増幅器４は、送信回路３０から供給されるＰＣＳ／ＤＣＳにおける周波数帯域の送信信号を増幅し、高周波電力増幅器５は、送信回路３１から供給されるＧＳＭにおける周波数帯域の送信信号を増幅する。ローパスフィルタ６，７は、高周波電力増幅器４，５から出力された送信信号における送信周波帯をそれぞれ通過させる。

図２は、ＳＰＤＴスイッチ２の一例を示した回路図である。

図示するように、ＳＰＤＴスイッチ２は、送信信号切り替え部１６，１７、および受信信号切り替え部１８から構成されている。

送信信号切り替え部１６は、トランジスタ（切り替え用トランジスタ）Ｑｔｘ１，Ｑｔｘ２，抵抗Ｒ１〜Ｒ９、ならびに静電容量素子Ｃ１，Ｃ２から構成されている。送信信号切り替え部１７は、トランジスタ（切り替え用トランジスタ）Ｑｔｘ３，Ｑｔｘ４、抵抗Ｒ１０〜Ｒ１８、ならびに静電容量素子Ｃ３，Ｃ４から構成されている。また、受信信号切り替え部１８は、トランジスタＱｒｘ１〜Ｑｒｘ５，抵抗Ｒ１９〜Ｒ３３、および静電容量素子Ｃ５，Ｃ６から構成されている。

これらトランジスタＱｔｘ１，Ｑｔｘ２，Ｑｔｘ３，Ｑｔｘ４，Ｑｒｘ１〜Ｑｒｘ５は、たとえば、ＦＥＴからなる。また、トランジスタＱｔｘ１〜Ｑｔｘ４は、２つのゲートが設けられたデュアルゲートＦＥＴよりなり、トランジスタ（切り替え用トランジスタ）Ｑｒｘ１は、２つのゲートが設けられたマルチゲートＦＥＴよりなる。

トランジスタＱｔｘ１，Ｑｔｘ４，Ｑｒｘ１の一方の接続部、静電容量素子Ｃ２，Ｃ４，Ｃ６の一方の接続部、および抵抗Ｒ８，Ｒ１８，Ｒ２５の一方の接続部には、アンテナ用端子２ａがそれぞれ接続されている。

また、抵抗Ｒ１の一方の接続部には、制御端子２ｈが接続されている。抵抗Ｒ１の他方の接続部には、抵抗Ｒ２〜Ｒ５の一方の接続部がそれぞれ接続されている。

抵抗Ｒ２の他方の接続部には、抵抗Ｒ６の一方の接続部、および静電容量素子Ｃ２の他方の接続部がそれぞれ接続されている。抵抗Ｒ６，Ｒ３の他方の接続部には、トランジスタＱｔｘ１の２つのゲートがそれぞれ接続されている。

抵抗Ｒ５の他方の接続部には、抵抗Ｒ７の一方の接続部、および静電容量素子Ｃ１の一方の接続部がそれぞれ接続されており、抵抗Ｒ４，Ｒ７の他方の接続部には、トランジスタＱｔｘ２の２つのゲートがそれぞれ接続されている。

トランジスタＱｔｘ１の他方の接続部には、トランジスタＱｔｘ２の一方の接続部、および抵抗Ｒ８，Ｒ９の他方の接続部がそれぞれ接続されている。トランジスタＱｔｘ２の他方の接続部、静電容量素子Ｃ１の他方の接続部、および抵抗Ｒ９の一方の接続部には、送信信号端子２ｂがそれぞれ接続されている。

抵抗Ｒ１０の一方の接続部には、制御端子２ｉが接続されており、該抵抗Ｒ１０の他方の接続部には、抵抗Ｒ１１〜Ｒ１４の一方の接続部がそれぞれ接続されている。抵抗Ｒ１１の他方の接続部には、抵抗Ｒ１５の一方の接続部、および静電容量素子Ｃ３の一方の接続部がそれぞれ接続されている。

抵抗Ｒ１２，Ｒ１５の他方の接続部には、トランジスタＱｔｘ３の２つのゲートがそれぞれ接続されている。抵抗Ｒ１４の他方の接続部には、抵抗Ｒ１６の一方の接続部、および静電容量素子Ｃ４の一方の接続部がそれぞれ接続されており、抵抗Ｒ１３，Ｒ１６の他方の接続部には、トランジスタＱｔｘ４の２つのゲートがそれぞれ接続されている。

トランジスタＱｔｘ３の他方の接続部には、トランジスタＱｔｘ４の一方の接続部、および抵抗Ｒ１７，Ｒ１８の他方の接続部がそれぞれ接続されている。トランジスタＱｔｘ３の一方の接続部、静電容量素子Ｃ３の他方の接続部、および抵抗Ｒ１７の一方の接続部には、送信信号端子２ｃがそれぞれ接続されている。

また、抵抗Ｒ１９の一方の接続部には、制御端子２ｊが接続されており、該抵抗Ｒ１９の他方の接続部には、抵抗Ｒ２０〜Ｒ２２の一方の接続部がそれぞれ接続されている。抵抗Ｒ２０の他方の接続部には、静電容量素子Ｃ６の他方の接続部、および抵抗Ｒ２３の一方の接続部がそれぞれ接続されている。抵抗Ｒ２２の他方の接続部には、抵抗Ｒ２４の一方の接続部、および静電容量素子Ｃ５の一方の接続部がそれぞれ接続されている。

そして、抵抗Ｒ２３，Ｒ２１，Ｒ２４の他方の接続部には、トランジスタＱｒｘ１の３つのゲートがそれぞれ接続されている。トランジスタＱｒｘ１の他方の接続部には、抵抗Ｒ２５の他方の接続部、静電容量素子Ｃ５の他方の接続部、抵抗Ｒ２６〜Ｒ２９の一方の接続部、およびトランジスタＱｒｘ２〜Ｑｒｘ５の一方の接続部がそれぞれ接続されている。

これら抵抗Ｒ２〜Ｒ５，Ｒ１１〜Ｒ１４，Ｒ２０〜Ｒ２２は、トランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１の制御信号供給用抵抗であり、たとえば、十数ｋΩ程度の抵抗値を有する。静電容量素子Ｃ１〜Ｃ６は、トランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１の耐電力用容量素子として用いられる。

また、抵抗Ｒ６，Ｒ７，Ｒ１５，Ｒ１６，Ｒ２３，Ｒ２４は、制御信号供給用抵抗とは別に新たに設けられた制御端子・耐電力容量間の抵抗であり、たとえば、２００Ω程度〜４００Ω程度の抵抗値を有する。

トランジスタＱｒｘ２、および抵抗Ｒ２６の他方の接続部には、受信信号端子２ｄが接続されており、トランジスタＱｒｘ３、および抵抗Ｒ２７の他方の接続部には、受信信号端子２ｅが接続されている。

トランジスタＱｒｘ４、および抵抗Ｒ２８の他方の接続部には、受信信号端子２ｆが接続されており、トランジスタＱｒｘ５、および抵抗Ｒ２９の他方の接続部には、受信信号端子２ｇが接続されている。

また、トランジスタＱｒｘ２〜Ｑｒｘ５のゲートには、抵抗Ｒ３０〜Ｒ３３の一方の接続部がそれぞれ接続されており、これら抵抗Ｒ３０〜Ｒ３３の他方の接続部には、制御端子２ｋ〜２ｎがそれぞれ接続されている。

ＳＰＤＴスイッチ２は、最大約３４ｄＢｍ程度の大電力の切り替えを行う。よって、ＳＰＤＴスイッチ２においてオフしているトランジスタのドレイン／ソース間にはたとえば、１５Ｖ程度ものＲＦ（高周波）電圧が加わることになる。

そのため、ＳＰＤＴスイッチ２から発生する歪みは、ＯＮ状態のトランジスタよりもオフ状態のトランジスタ（たとえば、送信信号端子２ｃからアンテナＡＮＴに送信信号が通過する場合には、トランジスタＱｔｘ３，Ｑｔｘ４がＯＮ、トランジスタＱｔｘ１，Ｑｔｘ２がＯＦＦ）からの発生が多いことになる。

図３は、図２のＳＰＤＴスイッチ２において、トランジスタＱｔｘ１，Ｑｔｘ２がＯＦＦで、トランジスタＱｔｘ３，Ｑｔｘ４がＯＮ時のトランジスタＱｔｘ１，Ｑｔｘ２から発生する高調波歪みのゲート耐電力用量感抵抗の依存性を評価する際の評価回路である。

図３において、点線で示す領域内の回路は、図２の右上側のアンテナ用端子２ａと送信信号端子２ｂとの間に接続された回路と同じ構成からなる。

ここでは、トランジスタＱｔｘ１，Ｑｔｘ２をＯＦＦするために、チョークコイルＣＣを介して電源電圧Ｖｄ（約４．０Ｖ程度）を印加し、トランジスタＱｔｘ１，Ｑｔｘ２のゲートには制御電圧Ｔｘ１ｃ（たとえば、０Ｖ程度）を印加している。

また、抵抗Ｒ１は約５ｋΩ程度、抵抗Ｒ２〜Ｒ５は約１５ｋΩ程度、抵抗Ｒ８，Ｒ９は約３０ｋΩ程度の抵抗値をそれぞれ有しており、静電容量素子Ｃ１，Ｃ２は約２．４ｐＦ程度の静電容量値をそれぞれ有しているものとする。

トランジスタＱｔｘ１，Ｑｔｘ２は、ピンチオフ電圧Ｖｔｈ（たとえば、Ｖｔｈ＝−１．０Ｖ程度）以下にバイアスされていることになり、該トランジスタＱｔｘ１，Ｑｔｘ２はＯＦＦとなる。

そして、図３の評価回路において、送信信号端子２ｃ（図２）側から送信信号を入力し、送受信アンテナＡＮＴ側の高調波歪みを実測する。

図４は、図３に示した評価回路における評価結果を示した説明図である。

図４において、横軸はゲート耐電力容量抵抗Ｒ６，Ｒ７の抵抗値、縦軸は高調波歪みの実測値をそれぞれ示したものである。評価条件は、周波数１．８８ＧＨｚ程度、入力電力３４ｄＢｍ程度、印加電圧Ｖｄ＝４Ｖ、制御端子２ｈの印加電圧＝０Ｖ程度である。

この場合、図示するように、抵抗Ｒ６，Ｒ７の抵抗値が約１００Ω程度〜約３００Ω程度の範囲で、該抵抗Ｒ６，Ｒ７がない場合（≒０Ω）に比べて、２ＨＤ（２ｎｄ Ｈａｒｍｏｎｉｃ ｗａｖｅ Ｄｉｓｔｏｒｔｉｏｎ：第二高調波歪み）、３ＨＤ（３ｒｄ Ｈａｒｍｏｎｉｃ ｗａｖｅ Ｄｉｓｔｏｒｔｉｏｎ：第三高調波歪み）の高調波歪みが改善されている。

たとえば、高調波歪みの改善が最も大きい、抵抗Ｒ６，Ｒ７の抵抗値が約２００Ω程度では、２ＨＤ、３ＨＤ共に約７ｄＢ程度の改善がされていることになる。

また、オフ状態のトランジスタから発生する高調波は、該トランジスタの非線形成分、特に、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄから発生した歪みの和と考えられる。

よって、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄにかかる電圧Ｖｇｓ，Ｖｇｄの位相が変化すれば、高調波歪み量も変化することになる。

そこで、非線形シミュレーションによって、ゲート−ソース間容量Ｃｇｓ、およびゲート−ドレイン間容量Ｃｇｄにかかる電圧の位相変化を解析した。

図５は、ゲート−ソース間容量Ｃｇｓ、およびゲート−ドレイン間容量Ｃｇｄにかかる電圧の位相変化を解析するために用いたシミュレーション回路の一例を示したものである。

ＳＰＤＴスイッチ２を構成するデュアルゲートＦＥＴからなるトランジスタは、シングルゲートＦＥＴの２段接続と考えられるので、基本となるシングルゲートＦＥＴからなるトランジスタＴｓのゲート−ソース間容量Ｃｇｓ、ならびにゲート−ドレイン間容量Ｃｇｄにかかる電圧Ｖｇｓ，Ｖｇｄの位相を求めた。

この場合、トランジスタＴｓの一方の接続部（ドレイン）には、送信信号端子２ｃが接続されており、該トランジスタＴｓの両接続部には、ソース／ドレイン間抵抗Ｒｓｄが接続されている。

トランジスタＴｓのゲートには、ゲート耐電力容量間抵抗Ｒｇの一方の接続部が接続されている。ゲート耐電力容量間抵抗Ｒｇの他方の接続部には、ゲート制御電圧供給用抵抗Ｒｇｃの一方の接続部、耐電力容量Ｃｐの一方の接続部がそれぞれ接続されており、耐電力容量Ｃｐの他方の接続部には、トランジスタＴｓの一方の接続部が接続されている。

トランジスタＴｓの他方の接続部（ソース）には、約５１ｐＦ程度の静電容量素子、および約５０Ω程度の抵抗がそれぞれ接続されている。

図６は、図５における電圧の位相の変化の測定結果を示した説明図である。

図６において、横軸はゲート耐電力容量抵抗Ｒｇの抵抗値、左側の縦軸は、３ＨＤの高調波歪みの実測値、右側の縦軸は、トランジスタＴｓにおける電圧Ｖｇｓと電圧Ｖｇｄとの位相差をそれぞれ示したものである。

図示するように、抵抗Ｒｇの抵抗値が約１００Ω程度〜約３００Ω程度の範囲で、該抵抗Ｒｇがない場合に比べて、３ＨＤの高調波歪みが改善されており、電圧Ｖｇｓ，電圧Ｖｇｄの位相差も最も少なくなっている。

また、抵抗Ｒｇが約２００Ω程度の抵抗値の際に、高調波歪みの改善と電圧Ｖｇｓ，電圧Ｖｇｄの位相差が最も少なくなるピークとが相関しており、それらが一致していることがわかる。

この場合も、抵抗Ｒｇの抵抗値が約２００Ω程度において、高調波歪みと電圧Ｖｇｓ，電圧Ｖｇｄの位相差とがそれぞれ約７ｄＢ程度の改善されていることになる。

図７は、ＳＰＤＴスイッチ２におけるレイアウト図である。

図７の中央部左側には、上方から下方にかけてトランジスタＱｔｘ３，Ｑｔｘ４がそれぞれレイアウトされており、右側には、上方から下方にかけてトランジスタＱｔｘ２，Ｑｔｘ１がそれぞれレイアウトされている。

トランジスタＱｔｘ３とトランジスタＱｔｘ２との間には、左側から右側にかけて抵抗Ｒ１２，Ｒ１１，Ｒ５，Ｒ４がそれぞれレイアウトされており、トランジスタＱｔｘ４とトランジスタＱｔｘ１との間には、左側から右側にかけて抵抗Ｒ１３，Ｒ１４，Ｒ１６，Ｒ６，Ｒ１，Ｒ３がそれぞれレイアウトされている。

また、抵抗Ｒ１１，Ｒ１２の上方には、抵抗Ｒ１５がレイアウトされており、抵抗Ｒ５１，Ｒ４の上方には、抵抗Ｒ７がレイアウトされている。トランジスタＱｔｘ３，Ｑｔｘ４の左側には、抵抗Ｒ１７，Ｒ１８がそれぞれレイアウトされており、トランジスタＱｔｘ２，Ｑｔｘ１の右側には、抵抗Ｒ９，Ｒ８がそれぞれレイアウトされている。

さらに、トランジスタＱｔｘ３，Ｑｔｘ２の上方には、静電容量素子Ｃ３，Ｃ１がそれぞれレイアウトされており、トランジスタＱｔｘ４，Ｑｔｘ１の下方には、静電容量素子Ｃ４，Ｃ２がそれぞれレイアウトされている。

静電容量素子Ｃ３，Ｃ１の上方には、左側から右側にかけて、送信信号端子２ｃ、制御端子２ｉ，２ｈ、および送信信号端子２ｂがそれぞれ位置しており、トランジスタＱｔｘ１右下方には、アンテナ用端子２ａがレイアウトされている。

図８は、図７に示した抵抗Ｒ１３，Ｒ１４，Ｒ１６およびその近傍のレイアウト拡大図である。

図８の下方には、トランジスタＱｔｘ４に接続されるソース／ドレイン配線Ｈ１が位置しており、このソース／ドレイン配線Ｈ１は、アンテナ用端子２ａに接続される。ソース／ドレイン配線Ｈ１の上方には、該ソース／ドレイン配線Ｈ１と接続されるように静電容量素子Ｃ４がレイアウトされている。

静電容量素子Ｃ４の左側には、一方の接続部がゲート配線Ｇ２を介してトランジスタＱｔｘ４の第２ゲートと接続され、他方が該静電容量素子Ｃ４と接続される抵抗Ｒ１６がレイアウトされている。

この抵抗Ｒ１６の上方には、該抵抗Ｒ１６、および静電容量素子Ｃ４に接続された抵抗Ｒ１４がレイアウトされており、該抵抗Ｒ１４の左側には、トランジスタＱｔｘ４の第１ゲートに接続されるゲート配線Ｇ１が接続される抵抗Ｒ１３がレイアウトされている。

また、抵抗Ｒ１３，Ｒ１４の他方の接続は共通接続されて制御端子２ｉに接続されている。抵抗Ｒ１３，Ｒ１４の左上方には、トランジスタＱｔｘ４に接続されるソース／ドレイン配線Ｈ２が形成されている。

図９〜図１１は、図８におけるＡ−Ａ’断面におけるプロセスフローを示した断面図である。

図９に示すように、半絶縁性ガリウムヒ素（ＧａＡｓ）からなる基板１９上にＧａＡｓのエピタキシャル層２０が形成されており、該エピタキシャル層２０の上面には、バッファ層２１が形成されている。

そして、バッファ層２１の上面には、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）層２２が形成されており、その上面には、ｎ型ガリウムヒ素（ＧａＡｓ）層２３が形成されている。

そして、図９の右側のＡｌＧａＡｓ層２２、およびｎ型ＧａＡｓ層２３をエッチングした後、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）／ＳｉＯからなる絶縁膜２４を形成する。

そして、絶縁膜２４上において、ＡｌＧａＡｓ層２２、およびｎ型ＧａＡｓ層２３をエッチングした位置に、たとえば、ＷＳｉＮからなる抵抗Ｒ１３を形成する。ここでは、抵抗Ｒ１３のみを示しているが、抵抗Ｒ１４や抵抗Ｒ１６などのその他の抵抗も同様に形成される。

続いて、図１０に示すように、ソース／ドレイン配線Ｈ１，Ｈ２が配線される位置の絶縁膜２４をエッチングし、メタル配線などによって該ソース／ドレイン配線Ｈ１，Ｈ２を形成する。

そして、図１１に示すように、ソース／ドレイン配線Ｈ１，Ｈ２に挟まれた領域において、第１ゲートと第２ゲートとが配線される位置の絶縁膜２４をエッチングし、同じくメタル配線などによって該第１ゲート、および第２ゲートに接続されるゲート配線Ｇ１，Ｇ２をそれぞれ形成する。

それにより、本実施の形態によれば、制御信号供給用抵抗とは別に新たに設けられた制御端子・耐電力容量間の抵抗Ｒ６，Ｒ７，Ｒ１５，Ｒ１６，Ｒ２３，Ｒ２４を設けることにより、ＳＰＤＴスイッチ２における高調波歪みを大幅に低減することができ、信頼性を向上させることができる。

また、高調波歪みを大幅に低減したＳＰＤＴスイッチ２を用いて高周波電力増幅モジュール１を構成することにより、該高周波電力増幅モジュール１を低コスト化、および小型化を実現することができる。

さらに、本実施の形態では、図２に示すように、トランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１の耐電力容量として用いられる静電容量素子Ｃ１〜Ｃ６が接続されたゲートにのみゲート耐電力容量間の抵抗Ｒ６，Ｒ７，Ｒ１５，Ｒ１６，Ｒ２３，Ｒ２４を接続した構成としたが、たとえば、図１２に示すように、トランジスタＱｔｘ１〜Ｑｔｘ４，Ｑｒｘ１のすべてのゲートにゲート耐電力容量間の抵抗Ｒ６，Ｒ６ａ，Ｒ７，Ｒ７ａ，Ｒ１５，Ｒ１５ａ，Ｒ１６，Ｒ１６ａ，Ｒ２３，Ｒ２３ａ，Ｒ２４，Ｒ２４ａを接続するようにしてもよい。

また、本実施の形態においては、通信システムの送信用電力増幅モジュールである高周波電力増幅モジュールにＳＰＤＴスイッチ２（図１）を用いた構成としたが、たとえば、図１３に示すように、ＲＦモジュール２５にＳＰＤＴスイッチ２を設けるようにしてもよい。

ＲＦモジュール２５は、図示するように、ＳＰＤＴスイッチ２、高周波電力増幅回路２６、ＲＦ処理部２７、およびベースバンド回路２８などからなるモジュールである。

高周波電力増幅回路２６は、送信信号を増幅する。ＲＦ処理部２７は、受信信号の復調、および送信信号の変調を行う。このＲＦ処理部２７は、受信信号を増幅するアンプであるローノイズアンプ２７ａを含む。

ベースバンド回路２８は、送信データをＩ信号、Ｑ信号に変換したりＲＦ処理部２７やＳＰＤＴスイッチ２を制御する。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

たとえば、本実施の形態では、ＳＰＤＴスイッチ２（図２）がアンテナ用端子２ａ、２つの送信信号端子２ｂ，２ｃ、および４つの受信信号端子２ｄ〜２ｇをそれぞれ備えた場合について記載したが、該ＳＰＤＴスイッチの構成はこれ以外でもよく、たとえば、図１４に示すように、アンテナ用端子２ａと２つの送信信号端子２ｂ，２ｃとを有する構成、あるいは図１５に示すように、アンテナ用端子２ａ、２つの送信信号端子２ｂ，２ｃ、ならびに１つの受信信号端子２ｐを有する個性などであってもよい。

図１４に示すＳＰＤＴスイッチ２は、図２における送信信号切り替え部１６，１７と同様の回路構成かなり、図１５に示すＳＰＤＴスイッチ２は、図２における送信信号切り替え部１６，１７と受信信号切り替え部１８のトランジスタＱｒｘ２〜Ｑｒｘ５、抵抗Ｒ２６〜Ｒ３３を含まない回路と同様の回路構成からなっており、説明は省略する。

本発明は、携帯電話などの通信システムに用いられるＳＰＤＴスイッチにおける高調波の歪みの低減化技術に適している。

本発明の一実施の形態による高周波電力増幅モジュールのブロック図である。 図１の高周波電力増幅モジュールに設けられたＳＰＤＴスイッチの回路図である。 図２のＳＰＤＴスイッチにおける高調波歪みのゲート耐電力用量感抵抗の依存性を評価する際の評価回路の一例を示した回路図である。 図３の評価回路における評価結果を示した説明図である。 図２のＳＰＤＴスイッチにおけるゲート−ソース間容量、およびゲート−ドレイン間容量にかかる電圧の位相変化の解析用シミュレーション回路の一例を示した回路図である。 図５におけるシミュレーション回路による電圧の位相の変化の測定結果を示した説明図である。 図２のＳＰＤＴスイッチにおけるデバイスのレイアウト図である。 図７のレイアウト図に示した抵抗、およびその近傍の拡大図である。 図８のＡ−Ａ’断面におけるプロセスフローを示した断面図である。 図９に続くプロセスフローを示した断面図である。 図１０に続くプロセスフローを示した断面図である。 本発明の他の実施の形態による高周波電力増幅モジュールに設けられたＳＰＤＴスイッチの一例を示した回路図である。 本発明の他の実施の形態によるＲＦモジュールのブロック図である。 本発明の他の実施の形態による高周波電力増幅モジュールに設けられたＳＰＤＴスイッチの一例を示した回路図である。 本発明の他の実施の形態による高周波電力増幅モジュールに設けられたＳＰＤＴスイッチの他の例を示した回路図である。

符号の説明

１ 高周波電力増幅モジュール
２ ＳＰＤＴスイッチ
２ａ アンテナ用端子
２ｂ，２ｃ 送信信号端子
２ｄ〜２ｇ 受信信号端子
２ｈ〜２ｎ 制御端子
２ｐ 受信信号端子
３ 制御部
４，５ 高周波電力増幅器
６，７ ローパスフィルタ
８〜１１ ＳＡＷ
１２〜１５ ＬＮＡ
１６，１７ 送信信号切り替え部
１８ 受信信号切り替え部
１９ 基板
２０ エピタキシャル層
２１ バッファ層
２２ アルミニウムガリウムヒ素層
２３ ｎ型ガリウムヒ素層
２４ 絶縁膜
２５ ＲＦモジュール
２６ 高周波電力増幅回路
２７ ＲＦ処理部
２７ａ ローノイズアンプ
２８ ベースバンド回路
３０ 送信回路（ＰＣＳ／ＤＣＳ）
３１ 送信回路（ＧＳＭ）
ＡＮＴ 送受信用アンテナ
Ｑｔｘ１〜Ｑｔｘ４ トランジスタ（切り替え用トランジスタ）
Ｑｒｘ１ トランジスタ（切り替え用トランジスタ）
Ｑｒｘ２〜Ｑｒｘ５ トランジスタ
Ｒ１ 抵抗
Ｒ２〜Ｒ５ 抵抗（ゲート制御電圧供給抵抗）
Ｒ６，Ｒ６ａ 抵抗（ゲート耐電力容量間抵抗）
Ｒ７，Ｒ７ａ 抵抗（ゲート耐電力容量間抵抗）
Ｒ８〜Ｒ１０ 抵抗
Ｒ１１〜Ｒ１４ 抵抗（ゲート制御電圧供給抵抗）
Ｒ１５，Ｒ１５ａ 抵抗（ゲート耐電力容量間抵抗）
Ｒ１６，Ｒ１６ａ 抵抗（ゲート耐電力容量間抵抗）
Ｒ１７〜Ｒ１９ 抵抗
Ｒ２０〜Ｒ２２ 抵抗（ゲート制御電圧供給抵抗）
Ｒ２３，Ｒ２４ 抵抗（ゲート耐電力容量間抵抗）
Ｒ２５〜Ｒ３３ 抵抗
Ｃ１〜Ｃ６ 静電容量素子（耐電力用容量素子）
Ｔｓ トランジスタ
Ｒｓｄ ソース／ドレイン間抵抗
Ｈ１，Ｈ２ ソース／ドレイン配線
Ｇ１，Ｇ２ ゲート配線
ＣＣ チョークコイル

Claims (10)

1. アンテナに結合される第一端子と、
   信号処理回路と結合される第二端子と、
   前記第一端子と前記第二端子の間に設置され前記第一端子と前記第二端子の接続切替を行う切替トランジスタと、
   前記切替トランジスタの制御信号を生成する制御回路に結合される第三端子と、
   一方の端子は前記第三端子と結合し他方の端子は前記切替トランジスタの制御端子と結合し第三端子より制御信号を受ける第一抵抗と、
   一方の端子は前記切替トランジスタの入力端子と結合し他方の端子は前記第一抵抗の他方の端子と結合する耐電力用容量素子とを具備し、
   前記第一抵抗と前記切替トランジスタの制御端子の間に設置され、一方の端子は前記切替トランジスタの制御端子と結合し他方の端子は前記耐電力用容量素子の他方の端子との間に設置される第二抵抗を備えることを特徴とする移動体通信機器に用いられる半導体回路装置。
2. 請求項１記載の半導体回路装置において、
   前記切替トランジスタは制御端子を複数持つマルチゲート電界効果型トランジスタであることを特徴とする移動体通信機器に用いられる半導体回路装置。
3. 請求項１記載の半導体回路装置において、
   前記切替トランジスタを２以上含み、前記切替トランジスタはそれぞれに前記第一抵抗、前記第二抵抗、前記耐電力用容量素子が結合され、
   前記切替トランジスタは従属接続されていることを特徴とする移動体通信機器に用いられる半導体回路装置。
4. 請求項１記載の半導体回路装置において、
   前記第二抵抗の抵抗値は２００Ωから４００Ωの間であることを特徴とする移動体通信機器に用いられる半導体回路装置。
5. 請求項１記載の半導体回路装置において、
   前記半導体回路装置は半導体基板上に形成され、前記第二抵抗は配線層以外の層に形成されることを特徴とする移動体通信機器に用いられる半導体回路装置。
6. 第一端子と、
   第二端子と、
   前記第一端子と前記第二端子の間に設置され前記第一端子と前記第二端子の接続切替を行う切替トランジスタと、
   前記切替トランジスタの制御信号を生成する制御回路に結合される第三端子と、
   一方の端子は前記第三端子と結合し他方の端子は前記切替トランジスタの制御端子と結合し第三端子より制御信号を受ける第一抵抗と、
   一方の端子は前記切替トランジスタの入力端子と結合し他方の端子は前記第一抵抗の他方の端子と結合する耐電力用容量素子と、
   前記第一抵抗と前記切替トランジスタの制御端子の間に設置され、一方の端子は前記切替トランジスタの制御端子と結合し他方の端子は前記耐電力用容量素子の他方の端子との間に設置される第二抵抗とを具備するアンテナ接続切替回路と、
   更に送信回路から送信信号を受取り増幅された前記送信信号を前記第二端子に供給する高周波電力増幅器とを具備することを特徴とする高周波電力増幅モジュール。
7. 請求項６記載の高周波電力増幅モジュールにおいて、
   前記アンテナ接続切替回路に含まれる切替トランジスタは制御端子を複数持つマルチゲート電界効果型トランジスタであることを特徴とする高周波電力増幅モジュール。
8. 請求項６記載の高周波電力増幅モジュールにおいて、
   前記アンテナ接続切替回路は前記切替トランジスタを２以上含み、前記切替トランジスタはそれぞれに前記第一抵抗、前記第二抵抗、前記耐電力用容量素子が結合され、前記切替トランジスタは従属接続されていることを特徴とする高周波電力増幅モジュール。
9. 請求項６記載の高周波電力増幅モジュールにおいて、
   前記アンテナ接続切替回路に含まれる前記第二抵抗の抵抗値は２００Ωから４００Ωの間であることを特徴とする高周波電力増幅モジュール。
10. 請求項６記載の高周波電力増幅モジュールにおいて、
    前記アンテナ接続切替回路は半導体基板上に形成され、前記第二抵抗は配線層以外の層に形成されることを特徴とする高周波電力増幅モジュール。

Images