JP2006302931A - Manufacturing method of circuit board - Google Patents
Manufacturing method of circuit board Download PDFInfo
- Publication number
- JP2006302931A JP2006302931A JP2005117903A JP2005117903A JP2006302931A JP 2006302931 A JP2006302931 A JP 2006302931A JP 2005117903 A JP2005117903 A JP 2005117903A JP 2005117903 A JP2005117903 A JP 2005117903A JP 2006302931 A JP2006302931 A JP 2006302931A
- Authority
- JP
- Japan
- Prior art keywords
- prepreg
- circuit board
- manufacturing
- plastic sheet
- dimensional change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、複数層の回路パターンを接続してなる回路基板の製造方法に関するものである。 The present invention relates to a method for manufacturing a circuit board formed by connecting a plurality of layers of circuit patterns.
近年、電子機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野においても回路基板が強く要望されるようになってきた。特に回路基板の高機能化が進み、より複数層の回路パターンが内層接続手段を用いて接続されており、その接続信頼性は重要となっている。 In recent years, with the miniaturization and high density of electronic devices, there has been a strong demand for circuit boards not only for industrial use but also for consumer use. In particular, circuit boards have been improved in functionality, and more and more circuit patterns are connected using inner layer connection means, and the connection reliability is important.
以下従来の回路基板の製造方法について図４を用いて説明する。 Hereinafter, a conventional circuit board manufacturing method will be described with reference to FIG.
以下従来の両面基板と多層基板、ここでは４層基板の製造方法について説明する。まず、多層基板のベースとなる両面回路基板の製造方法を説明する。 A conventional method for manufacturing a double-sided substrate and a multilayer substrate, here a four-layer substrate will be described. First, a method for manufacturing a double-sided circuit board that serves as a base of a multilayer board will be described.
図４（ａ）〜（ｈ）は従来の両面回路基板の製造方法の工程断面図である。 4A to 4H are process cross-sectional views of a conventional method for manufacturing a double-sided circuit board.
まず、図４（ａ）に示す符号５１は、ガラスクロスに熱硬化性のエポキシ樹脂を含浸し半硬化させた基板材料であるステージ状態のプリプレグであり、縦、横、厚みのサイズが５００ｍｍ×５００ｍｍ×０．１ｍｍである。 First, reference numeral 51 shown in FIG. 4A is a prepreg in a stage state, which is a substrate material obtained by impregnating a glass cloth with a thermosetting epoxy resin and semi-cured, and the vertical, horizontal, and thickness sizes are 500 mm × It is 500 mm × 0.1 mm.
５２は、導電性ペースト充填時のマスクフィルムとなる片面にＳｉ系の離型剤を塗布した厚さ約１９μｍのプラスチックフィルムであり、例えばポリエチレンテレフタレート（以下ＰＥＴシートと称する）が用いられる。
図４（ｂ）に示す工程は、ＰＥＴシート５２でプリプレグ５１を挟持しラミネートなどの方法で加熱加圧することで前記ＰＥＴシート５２を前記プリプレグ５１の両面に張り付ける工程である。
The step shown in FIG. 4B is a step of attaching the
次に図４（ｃ）に示すように、両面にＰＥＴシート５２が接着されたプリプレグ５１の所定の箇所にレーザ加工法などを利用して貫通穴５３を形成する。この際、積層時の位置決めに用いる基準穴５４も形成する。
Next, as shown in FIG. 4C, a
次に図４（ｄ）に示すように、印刷機（図示せず）を用いてスキージ５５でＰＥＴシート５２の上から貫通穴５３に導電性ペースト５６を充填しビア５７を形成する。このとき、上面のＰＥＴシート５２は印刷マスクの役割を果たしている。
Next, as shown in FIG. 4D, a
次に図４（ｅ）に示すように、プリプレグ５１の両面からＰＥＴシート５２を剥離するとペースト充填済みプリプレグ５８が形成される。
Next, as shown in FIG. 4E, when the
前記ペースト充填済みプリプレグ５８はＰＥＴシート５２の応力から解放されることで大きな伸びを示す。
The paste-filled prepreg 58 exhibits a large elongation when released from the stress of the
次に図４（ｆ）に示すように、ペースト充填済みプリプレグ５８の両面にＣｕなどの金属箔５９を重ね熱プレスで加熱加圧することにより、ペースト充填済みプリプレグ５８の両側に金属箔５９が接着され、図４（ｇ）に示す両面銅張り板６０が形成される。両面の金属箔５９は所定位置に設けたビア５７内の導電性ペーストにより電気的に接続されている。
Next, as shown in FIG. 4 (f), the
そして、図４（ｈ）に示すように、両面の金属箔５９を選択的にエッチングして回路パターン６１が形成されて両面回路基板６２が得られる。
And as shown in FIG.4 (h), the
次に、図５を用いて従来の多層の回路基板の製造方法を説明する。 Next, a conventional method for manufacturing a multilayer circuit board will be described with reference to FIG.
図５（ａ）〜（ｄ）は、従来の多層の回路基板の製造方法を示す工程断面図であり、４層基板を例として示している。 5A to 5D are process cross-sectional views showing a conventional method for manufacturing a multilayer circuit board, and show a four-layer board as an example.
まず。図５（ａ）に示すように、図４（ａ）〜（ｈ）によって製造された両面回路基板６２と図４（ａ）〜（ｅ）で製造された貫通穴５３に導電性ペースト５６を充填しビア５７を形成した上積層用ペースト充填済みプリプレグ５８ａと下積層用ペースト充填済みプリプレグ５８ｂを準備する。
First. As shown in FIG. 5 (a), the
次に、図５（ｂ）に示すように、積層ステージ（図示せず）上に金属箔５９を乗せ、その上に下側のプリプレグ５８ｂを画像認識などで基準穴位置を認識位置決めした後に積層し、その上に両面回路基板６２を画像認識などで基準穴位置を認識位置決めした後に積層する。さらにその上に上側のプリプレグ５８ａを画像認識などで基準穴位置を認識位置決めした後に積層し、さらにその上に金属箔５９を積層する。以上がアライメント積層工程である。
Next, as shown in FIG. 5 (b), a
次に、図５（ｃ）に示すように、金属箔５９で挟持されたプリプレグ５８ａ，５８ｂ、両面回路基板６２を熱プレスで加熱加圧することでプリプレグ５８ａ，５８ｂに含浸されたエポキシ樹脂によって両面回路基板６２、金属箔５９とが接着され４層の積層基板６３となる。これにより、プリプレグ５８ａ，５８ｂ、両面回路基板６２と金属箔５９は、ビアに充填された導電性ペーストや両面回路基板のパターンによって電気的接続が実現される。
Next, as shown in FIG. 5 (c), the
次に、図５（ｄ）に示すように、両面の金属箔５９を選択的にエッチングして回路パターン６１を形成することで４層回路基板６４が得られる。
Next, as shown in FIG. 5D, the
ここでは４層の多層基板について説明したが、４層以上の多層回路基板、例えば６層回路基板については製造方法で得られた４層回路基板６４を両面回路基板６２の代わりに用いて、図５に示した多層の回路基板の製造方法を繰り返せばよい。
Here, a four-layer multilayer board has been described. However, for a multilayer circuit board having four or more layers, for example, a six-layer circuit board, a four-
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
上記の従来の製造方法の課題について以下に説明する。 The problems of the conventional manufacturing method will be described below.
図４（ｂ）に示す工程において、ＰＥＴシート５２をプリプレグ５１の表面にしわ無く張り付けるため、ＰＥＴシート５２は加熱された状態で張力が加えられるので張り付け前に伸ばされた状態になる。
In the step shown in FIG. 4B, since the
伸びた状態のＰＥＴシート５２を張り付けられたＢステージ状態のプリプレグ５１自体も熱が加わり含浸されたエポキシ樹脂が軟化し、プリプレグ５１自体の剛性が低下する。そのため、張り付け完了直後には、張り付け時の張力が解放されＰＥＴシート５２が再度収縮しようとする応力が働き、プリプレグ５１もＰＥＴシート５２と同時に収縮する力が働く。
The B-stage prepreg 51 itself to which the
その後、ＰＥＴシート５２の張り付けが完了したプリプレグ５１は、冷却されることで初期のＢステージ状態を取り戻す。
After that, the prepreg 51 on which the
初期のＢステージ状態に戻ることにより、プリプレグ５１には、剛性が戻り反力が発生する。このため、ＰＥＴシート５２の収縮力とプリプレグ５１の反力が釣り合うところまでプリプレグ５１の寸法は伸びるため寸法変化を生じる。
By returning to the initial B stage state, the prepreg 51 returns to its rigidity and generates a reaction force. For this reason, since the dimension of the prepreg 51 extends to the point where the shrinkage force of the
プリプレグ５１にＰＥＴシート５２を張り付け完了の直後から急激な伸びを生じることがあった。
In some cases, the
そのため、従来の回路基板の製造方法においては、プリプレグ５１にＰＥＴシート５２を張り付けた際に発生するＰＥＴシート５２の応力が緩和されないうちにレーザ加工を行うため、位置決め用の基準穴５４の位置のばらつきが大きくなるという問題点があった。
Therefore, in the conventional method of manufacturing a circuit board, laser processing is performed before the stress of the
また、ＰＥＴシートを剥離した後にプリプレグに残留した応力が十分解放しないうちに、図５に示した積層工程を実施することで合致精度がばらつく問題点をも有していた。 Moreover, before the stress remaining in the prepreg after releasing the PET sheet is sufficiently released, there is a problem that the matching accuracy varies by performing the laminating process shown in FIG.
本発明は上記従来の問題点を解決するもので、位置決め用の基準穴の位置のばらつきを低減することにより高精度な寸法を実現し、これにより積層工程での合致精度を向上させることにより、信頼性の高い回路基板の製造方法を提供するものである。 The present invention solves the above-mentioned conventional problems, realizes highly accurate dimensions by reducing the variation in the position of the reference hole for positioning, thereby improving the matching accuracy in the lamination process, A method for manufacturing a highly reliable circuit board is provided.
上記目的を達成するために、本発明は以下の構成を有する。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項１に記載の発明は、プリプレグの両面に離型性のプラスチッククシートを張り付ける工程と、両面にプラスチックシートを有するプリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまでプリプレグを放置または保管する工程と、プラスチックシートを有するプリプレグに貫通穴をあける工程と、前記貫通穴に導電性ペーストを充填する工程と、プラスチックシートをプリプレグより剥離する工程と、導電性ペーストが充填されたプリプレグの両面に金属箔を加熱加圧することで接着する工程と、前記金属箔をエッチングし回路基板を形成する工程とを備える回路基板の製造方法というものであり、貫通穴の加工位置精度を向上させる作用効果が得られる。 According to the first aspect of the present invention, the step of attaching a releasable plastic sheet to both sides of the prepreg and the dimensional change rate per unit time of the prepreg having the plastic sheet on both sides are within a specific range. A step of leaving or storing the prepreg until, a step of making a through hole in the prepreg having a plastic sheet, a step of filling the through hole with a conductive paste, a step of peeling the plastic sheet from the prepreg, and a conductive paste A method of manufacturing a circuit board, comprising: a step of bonding a metal foil to both surfaces of a filled prepreg by heating and pressing; and a step of etching the metal foil to form a circuit board. The effect of improving accuracy is obtained.
本発明の請求項２に記載の発明は、プリプレグの両面に離型性のプラスチックシートを張り付ける工程と、プラスチックシートを有するプリプレグに貫通穴をあける工程と、前記貫通穴に導電性ペーストを充填する工程と、プラスチックシートをプリプレグより剥離する工程と、プリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまでプリプレグを放置または保管する工程と、導電性ペーストが充填されたプリプレグの両面に金属箔を加熱加圧することで接着する工程と、前記金属箔をエッチングし回路基板を形成する工程とを備える回路基板の製造方法というものであり、加熱加圧工程後のビア位置寸法のばらつきを抑制する作用効果が得られる。
The invention according to
本発明の請求項３に記載の発明は、プラスチックシートをプリプレグより剥離する工程の後、プリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまでプリプレグを放置または保管する工程を備えることを特徴とする請求項１に記載の回路基板の製造方法というものであり、貫通穴の加工位置精度を向上させ、積層および加熱加圧工程後のビア位置のばらつきを抑制する作用効果が得られる。
The invention according to
本発明の請求項４に記載の発明は、表層に回路を備えた回路基板を準備する工程と、プリプレグの両面に離型性のプラスチックシートを張り付ける工程とプラスチックシートを有するプリプレグに貫通穴をあける工程と前記貫通穴に導電性ペーストを充填する工程とプラスチックシートをプリプレグより剥離する工程とを経て形成された導電性ペーストが充填されたプリプレグを準備する工程と、前記回路基板と導電性ペーストが充填されたプリプレグと金属箔とを積層する工程と、それを加熱加圧する工程とを備え、プラスチックシートとプリプレグを張り付けた工程の後に、プラスチックシートを有するプリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまで前記プリプレグを放置または保管する工程を備えることを特徴とする回路基板の製造方法というものであり、高い貫通穴の加工位置精度を備えたプリプレグを回路基板に積層でき、層間接続の信頼性が高い多層の回路基板を提供できるという作用効果を奏する。 According to a fourth aspect of the present invention, there is provided a step of preparing a circuit board provided with a circuit on the surface layer, a step of attaching a releasable plastic sheet to both surfaces of the prepreg, and a through hole in the prepreg having the plastic sheet. A step of preparing a prepreg filled with a conductive paste formed through a step of forming, a step of filling the through hole with a conductive paste, and a step of peeling the plastic sheet from the prepreg, and the circuit board and the conductive paste The step of laminating a prepreg filled with metal foil and a step of heating and pressing the metal foil, and after the step of pasting the plastic sheet and the prepreg, the dimensional change rate per unit time of the prepreg having the plastic sheet is Comprising the step of leaving or storing the prepreg until it falls within a specific range, That it is intended that the circuit board manufacturing method of the operation and effects of high prepreg having a processing position accuracy of the through hole to be stacked on the circuit board, can provide a multilayer circuit board is highly reliable interlayer connection.
本発明の請求項５に記載の発明は、表層に回路を備えた回路基板を準備する工程と、プリプレグの両面に離型性のプラスチックシートを張り付ける工程とプラスチックシートを有するプリプレグに貫通穴をあける工程と前記貫通穴に導電性ペーストを充填する工程とプラスチックシートをプリプレグより剥離する工程とを経て形成された導電性ペーストが充填されたプリプレグを準備する工程と、前記回路基板と導電性ペーストが充填されたプリプレグと金属箔を積層する工程と、それを加熱加圧する工程とを備え、プラスチックシートをプリプレグより剥離する工程の後に、プリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまでプリプレグを放置または保管する工程を備えることを特徴とする回路基板の製造方法というものであり、高い貫通穴の加工位置精度を備えたプリプレグと回路基板を精度良くアライメント積層でき、これにより層間接続の信頼性が高い多層の回路基板を提供できるという作用効果を奏する。 According to a fifth aspect of the present invention, there is provided a step of preparing a circuit board provided with a circuit on the surface layer, a step of attaching a releasable plastic sheet to both sides of the prepreg, and a through hole in the prepreg having the plastic sheet. A step of preparing a prepreg filled with a conductive paste formed through a step of forming, a step of filling the through hole with a conductive paste, and a step of peeling the plastic sheet from the prepreg, and the circuit board and the conductive paste The step of laminating a prepreg filled with metal foil and a step of heating and pressing the metal foil, and after the step of peeling the plastic sheet from the prepreg, the dimensional change rate per unit time of the prepreg is within a specific range. A method of manufacturing a circuit board comprising a step of leaving or storing a prepreg until the end There, high prepreg and a circuit board having a processing position accuracy of the through hole can accurately aligned stacked exhibits the effect that thereby provide a multilayer circuit board is highly reliable interlayer connection.
本発明の請求項６に記載の発明は、プラスチックシートをプリプレグより剥離する工程の後に、プリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまでプリプレグを放置または保管する工程を備えることを特徴とする請求項４に記載の回路基板の製造方法というものであり、高い貫通穴の加工位置精度および寸法精度を備えたプリプレグと回路基板を精度良くアライメント積層でき、これにより層間接続の信頼性が高い多層の回路基板を提供できるという作用効果を奏する。
The invention according to
本発明の請求項７に記載の発明は、単位時間当たりの寸法変化率の範囲は、０．００２％〜０．００８％であることを特徴とする請求項１または請求項４に記載の回路基板の製造方法というものであり、寸法変化率の範囲を特定して管理することにより、貫通穴の加工位置精度を向上させ、さらに高い貫通穴の加工位置精度を備えたプリプレグを回路基板に積層でき、層間接続の信頼性が高い回路基板を提供できるという作用効果を奏する。 According to a seventh aspect of the present invention, in the circuit according to the first or fourth aspect, the range of the dimensional change rate per unit time is 0.002% to 0.008%. This is a board manufacturing method. By specifying and managing the range of the dimensional change rate, the processing position accuracy of the through hole is improved, and a prepreg with higher processing position accuracy of the through hole is laminated on the circuit board. In addition, there is an effect that a circuit board with high reliability of interlayer connection can be provided.
本発明の請求項８に記載の発明は、単位時間当たりの寸法変化率の範囲は、０．００６％〜０．０１０％であることを特徴とする請求項２，３，５，６のいずれかに記載の回路基板の製造方法というものであり、寸法変化率の範囲を特定して管理することにより、加熱加圧工程後のビア位置寸法のばらつきを抑制し、高い貫通穴の加工位置精度および寸法精度を備えたプリプレグと回路基板を精度良くアライメント積層でき、層間接続の信頼性が高い回路基板を提供できるという作用効果を奏する。 The invention according to claim 8 of the present invention is characterized in that the range of the dimensional change rate per unit time is 0.006% to 0.010%. This is a method for manufacturing a circuit board as described above, and by controlling the range of the dimensional change rate, it is possible to suppress variations in via position dimensions after the heating and pressing process, and to achieve high through hole processing position accuracy. In addition, the prepreg having a dimensional accuracy and the circuit board can be aligned and laminated with high accuracy, and an effect of providing a circuit board with high reliability of interlayer connection can be provided.
本発明の請求項９に記載の発明は、放置または保管する環境は、室温２３±２℃、湿度６０±２０％であることを特徴とする請求項１，２，４，５のいずれかに記載の回路基板の製造方法というものであり、放置または保管する環境を特定し厳密に管理することで、時間の経過による管理が容易となり、これにより高い貫通穴の加工位置精度を備えたプリプレグと回路基板を精度良くアライメント積層でき、層間接続の信頼性が高い回路基板を提供できるという作用効果を奏する。
The invention described in
本発明の請求項１０に記載の発明は、回路基板は、請求項１または請求項２に記載する回路基板であることを特徴とする請求項４に記載の回路基板の製造方法というものであり、高い貫通穴の加工位置精度を備えたプリプレグと回路基板を精度良くアライメント積層でき、これにより全層間の接続信頼性が高い多層の回路基板を提供できるという作用効果を奏する。 According to a tenth aspect of the present invention, there is provided the circuit board manufacturing method according to the fourth aspect, wherein the circuit board is the circuit board according to the first or second aspect. Thus, the prepreg having a high processing position accuracy of the through hole and the circuit board can be aligned and laminated with high precision, thereby providing a multi-layer circuit board having high connection reliability between all layers.
本発明の請求項１１に記載の発明は、回路基板は、請求項１または請求項２に記載する回路基板であることを特徴とする請求項５に記載の回路基板の製造方法というものであり、高い貫通穴の加工位置精度を備えたプリプレグと回路基板を精度良くアライメント積層でき、これにより全層間の接続信頼性が高い多層の回路基板を提供できるという作用効果を奏する。 According to an eleventh aspect of the present invention, there is provided the circuit board manufacturing method according to the fifth aspect, wherein the circuit board is the circuit board according to the first or second aspect. Thus, the prepreg having a high processing position accuracy of the through hole and the circuit board can be aligned and laminated with high precision, thereby providing a multi-layer circuit board having high connection reliability between all layers.
本発明の請求項１２に記載の発明は、回路基板は、多層の回路基板であることを特徴とする請求項４または請求項５に記載の回路基板の製造方法というものであり、高い貫通穴の加工位置精度を備えたプリプレグと回路基板を精度良くアライメント積層でき、これにより全層間の接続信頼性が高い高多層の回路基板を提供できるという作用効果を奏する。
The invention according to claim 12 of the present invention is the method for manufacturing a circuit board according to
本発明の請求項１３に記載の発明は、単位時間当たりの寸法変化率の範囲は、室温２３±２℃、湿度６０±２０％の環境下でプリプレグを１０時間以上放置または保管することにより特定されることを特徴とする請求項１または請求項４に記載の回路基板の製造方法というものであり、放置または保管する環境を特定し、かつ経過時間を管理することにより寸法変化率の範囲を特定することが容易となり、これにより貫通穴の加工位置精度を向上させ、さらに高い貫通穴の加工位置精度を備えたプリプレグを回路基板に積層でき、層間接続の信頼性が高い回路基板を提供できるという作用効果を奏する。
In the invention according to claim 13 of the present invention, the range of the dimensional change rate per unit time is specified by leaving or storing the prepreg for 10 hours or more in an environment of room temperature 23 ± 2 ° C. and
本発明の請求項１４に記載の発明は、単位時間当たりの寸法変化率の範囲は、室温２３±２℃、湿度６０±２０％の環境下でプリプレグを５時間以上放置または保管することにより特定されることを特徴とする請求項２，３，５，６のいずれかに記載の回路基板の製造方法というものであり、放置または保管する環境を特定し、かつ経過時間を管理することにより寸法変化率の範囲を特定することが容易となり、これにより加熱加圧工程後のビア位置寸法のばらつきを抑制し、高い貫通穴の加工位置精度および寸法精度を備えたプリプレグと回路基板を精度良くアライメント積層でき、層間接続の信頼性が高い回路基板を提供できるという作用効果を奏する。
According to the fourteenth aspect of the present invention, the range of the dimensional change rate per unit time is specified by leaving or storing the prepreg for 5 hours or more in an environment of room temperature 23 ± 2 ° C. and
本発明は、プリプレグにＰＥＴシートを張り付けその後ＰＥＴシートを張り付けたプリプレグに貫通穴を加工する工程と、その貫通穴に導電性ペーストを充填する工程を有する回路基板の製造方法もしくはその一方を含む回路基板の製造方法において、プリプレグにＰＥＴシートを張り付けたあとに所定時間、放置または保管する工程と、プリプレグからＰＥＴシートを剥離したあと所定時間、放置または保管する工程もしくはその一方の工程を設けプリプレグ内部の応力の解放を促進させることで、基準穴の寸法位置精度を向上させることが可能となり、寸法精度や合致精度が高い品質の高く生産性に優れた回路基板の製造方法を提供することができるという効果を奏するものである。 The present invention relates to a circuit board manufacturing method comprising a step of pasting a PET sheet on a prepreg and then processing a through hole in the prepreg on which the PET sheet is pasted, and a step of filling a conductive paste into the through hole. In the substrate manufacturing method, a step of leaving or storing for a predetermined time after the PET sheet is attached to the prepreg and a step of leaving or storing the PET sheet for a predetermined time after peeling the PET sheet from the prepreg are provided. By promoting the release of stress, it becomes possible to improve the dimensional position accuracy of the reference hole, and to provide a circuit board manufacturing method with high dimensional accuracy and matching accuracy, high quality and excellent productivity. This is an effect.
（実施の形態）
以下本発明の回路基板の製造方法について図面を用いて以下に説明する。
(Embodiment)
The circuit board manufacturing method of the present invention will be described below with reference to the drawings.
以下本発明の両面基板と多層基板、ここでは４層基板の製造方法について説明する。まず、多層基板のベースとなる両面回路基板の製造方法を説明する。 Hereinafter, a method for manufacturing a double-sided substrate and a multilayer substrate of the present invention, here, a four-layer substrate will be described. First, a method for manufacturing a double-sided circuit board that serves as a base of a multilayer board will be described.
図１（ａ）〜（ｈ）は本発明の両面回路基板の製造方法の工程断面図である。 1A to 1H are process cross-sectional views of the method for manufacturing a double-sided circuit board according to the present invention.
まず、図１（ａ）に示す符号の１は、ガラスクロスに熱硬化性のエポキシ樹脂を含浸し半硬化させた基板材料であるステージ状態のプリプレグであり、縦、横、厚みのサイズが５００ｍｍ×５００ｍｍ×０．１ｍｍである。符号の２は、導電性ペースト充填時のマスクフィルムとなる片面にＳｉ系の離型剤を塗布した厚さ約１９μｍのプラスチックフィルムであり、例えばポリエチレンテレフタレート（以下ＰＥＴシートと称する）が用いられる。
First, reference numeral 1 shown in FIG. 1 (a) denotes a stage prepreg which is a substrate material obtained by impregnating a glass cloth with a thermosetting epoxy resin and semi-cured, and the vertical, horizontal and thickness sizes are 500 mm. × 500 mm × 0.1 mm.
図１（ｂ）に示す工程は、ＰＥＴシート２でプリプレグ１を挟持しラミネートなどの方法で加熱加圧することで前記ＰＥＴシート２を前記プリプレグ１の両面に張り付ける工程である。
The step shown in FIG. 1B is a step of attaching the
次に図１（ｃ）に示すように、両面にＰＥＴシート２が接着されたプリプレグ１の所定の箇所にレーザ加工法などを利用して貫通孔３を形成する。この際、積層時の位置決め用基準穴４も形成する。
Next, as shown in FIG.1 (c), the through-
次に図１（ｄ）に示すように、印刷機（図示せず）を用いてスキージ５でＰＥＴシート２の上から貫通穴３に導電性ペースト６を充填しビア７を形成する。このとき、上面のＰＥＴシート２は印刷マスクの役割を果たしている。
Next, as shown in FIG. 1 (d), the via 7 is formed by filling the through
次に図１（ｅ）に示すように、プリプレグ１の両面からＰＥＴシート２を剥離するとペースト充填済みプリプレグ８が形成される。
Next, as shown in FIG. 1 (e), when the
次に図１（ｆ）に示すように、ペースト充填済みプリプレグ８の両面にＣｕなどの金属箔９を重ね熱プレスで加熱加圧することにより、ペースト充填済みプリプレグ８の両側に金属箔９が接着され図１（ｇ）に示す両面銅張り板１０が形成される。両面の金属箔９は所定位置に設けたビア７内の導電性ペーストにより電気的に接続されている。
Next, as shown in FIG. 1 (f), the
そして、図１（ｈ）に示すように、両面の金属箔９を選択的にエッチングして回路パターン１１が形成されて両面回路基板１２が得られる。
And as shown in FIG.1 (h), the
上記の図１（ｂ）に示す工程において、ＰＥＴシート２をプリプレグ１の表面にしわ無く張り付けるため、ＰＥＴシート２は加熱された状態で張力が加えられるので張り付け前に伸ばされた状態になる。
In the step shown in FIG. 1 (b), the
伸びた状態のＰＥＴシート２を張り付けられたＢステージ状態のプリプレグ１自体も熱が加わり含浸されたエポキシ樹脂が軟化し、プリプレグ１自体の剛性が低下する。そのため、張り付け完了直後には、張り付け時の張力が解放されＰＥＴシート２が再度収縮しようとする応力が働き、プリプレグ１もＰＥＴシート２と同時に収縮する力が働く。
The B-stage prepreg 1 itself to which the stretched
その後、ＰＥＴシート２の貼り付けが完了したプリプレグ１は、冷却されることで初期のＢステージ状態を取り戻す。
Thereafter, the prepreg 1 on which the
初期のＢステージ状態に戻ることにより、プリプレグ１には、剛性が戻り反力が発生する。このため、ＰＥＴシート２の収縮力とプリプレグ１の反力が釣り合うところまでプリプレグ１の寸法は伸びるため寸法変化を生じる。
By returning to the initial B stage state, the prepreg 1 returns to its rigidity and generates a reaction force. For this reason, since the dimension of the prepreg 1 extends to the point where the shrinkage force of the
ここで図３を用いて、プリプレグのラミネート後の寸法の挙動について、発明者が実験確認した内容について以下に説明する。 Here, with reference to FIG. 3, the contents that the inventors have experimentally confirmed about the behavior of the dimensions after lamination of the prepreg will be described below.
図３（ａ）に示すように、ＰＥＴシート張り付け後にプリプレグ１の端部にレーザもしくはドリルにて測定や位置決めの目印となる基準穴４を任意の距離で開ける。
As shown in FIG. 3A, after attaching the PET sheet, a
なお、図３(ａ)に示す図面は、簡易的にプリプレグ１と基準穴４のみを示しているが、ＰＥＴシート２を張り付け後は、プリプレグ１にＰＥＴシート２を備えた状態であり、また、ＰＥＴシート２をプリプレグ１から剥離した後は、ペースト充填済みプリプレグ８の状態であることを付け加えておく。
The drawing shown in FIG. 3 (a) simply shows only the prepreg 1 and the
まず、ＰＥＴシート張り付け直後の２点の基準穴４の距離を測定する。
First, the distance between the two
次に、所定の環境下における放置時間毎に基準穴４の距離を測定し、時間経過における２点の基準穴４間の寸法の挙動を把握し、その結果を図３に示す。
Next, the distance of the
図３（ｂ）に示すように、急激な寸法変化を生じる点が２箇所あることが確認された。 As shown in FIG. 3 (b), it was confirmed that there were two points that caused a sudden dimensional change.
発明者の実験において、１箇所目の寸法変化は、図１（ｂ）の工程であるＰＥＴシート２をプリプレグ１に張り付けた直後であり、この場合、図３(ｂ)に示すように、０．０１７％〜０．０３１％の急激な伸びを生じるが、プリプレグ１を所定時間、放置または保管すると、その後の伸び量は、０．００６％〜０．０１０％と緩やかになることが確認された。
In the inventor's experiment, the dimensional change at the first location is immediately after the
また、２箇所目の寸法変化は、図１（ｅ）の工程であるプリプレグ８からＰＥＴシート２を剥離した直後であり、プリプレグ８はＰＥＴシート２の応力から解放される。その際、図３（ｂ）に示すように、０．０１０％〜０．０２１％の急激な寸法変化が生じ寸法は大きく伸びるが、応力がある程度解放されるまで放置または保管すると、その後の寸法変化は０．００２％〜０．００８％と緩やかになることが確認された。
The dimensional change at the second location is immediately after the
以上の実験・確認の結果から、図１（ｂ）の工程の後でかつ図１(ｃ)の貫通穴３、基準穴４の形成工程を開始する間にプリプレグ１を所定時間放置する工程が必要であり、また、図１（ｅ）の工程の後にプリプレグ８を所定時間放置する工程が必要であることがわかった。
From the results of the above experiments and confirmations, the process of leaving the prepreg 1 for a predetermined time after the process of FIG. 1B and during the start of the formation process of the through
プリプレグ１の放置時間は、単位時間（１時間）当たりのプリプレグ１の寸法変化率が０．０１７％〜０．０３１％の範囲から０．００６％〜０．０１０％の範囲になるまで放置することが望ましい。 The prepreg 1 is allowed to stand until the dimensional change rate of the prepreg 1 per unit time (one hour) is in the range of 0.017% to 0.031% to 0.006% to 0.010%. It is desirable.
後工程の穴加工でのレーザ加工精度およびアライメント積層での位置決め精度を考慮すると、単位時間当たりの寸法変化率が０．０１０％以上の場合は、多層の回路基板での層間接続の信頼性を損ねる場合があるので好ましくない。 Considering the laser processing accuracy in the subsequent hole processing and the positioning accuracy in the alignment stack, if the rate of dimensional change per unit time is 0.010% or more, the reliability of the interlayer connection on the multilayer circuit board should be improved. Since it may damage, it is not preferable.
また、単位時間当たりの寸法変化率が０．００６％以下は、長時間放置しても寸法変化率の値の変化は僅少であり、生産性の観点から好ましくはない。また、後工程での加工精度やアライメント積層精度の許容範囲を考慮しても寸法変化率が０．００６％であれば信頼性を損なうものではないことは、実験により確認された。 Further, when the dimensional change rate per unit time is 0.006% or less, even if the dimensional change rate is left for a long time, the change of the dimensional change rate is small, which is not preferable from the viewpoint of productivity. Further, it has been confirmed by experiments that the reliability is not impaired if the dimensional change rate is 0.006% even when the allowable range of the processing accuracy and alignment stacking accuracy in the subsequent process is taken into consideration.
本実施の形態では、室温２３±２℃、湿度６０±２０％の環境下でプリプレグ１を放置または保管した場合、１０時間経過すると前記の寸法変化率の範囲となることが確認された。 In the present embodiment, when the prepreg 1 is left or stored in an environment with a room temperature of 23 ± 2 ° C. and a humidity of 60 ± 20%, it has been confirmed that the dimensional change rate is within the range after 10 hours.
次に、プリプレグ８の放置時間は、単位時間当たりのプリプレグ８の寸法変化率が０．０１０％〜０．０２１％の範囲から０．００２％〜０．００８％の範囲になるまで放置することが望ましい。 Next, the prepreg 8 is left until the dimensional change rate of the prepreg 8 per unit time is in the range of 0.010% to 0.021% to 0.002% to 0.008%. Is desirable.
後工程のアライメント積層での位置決め精度を考慮すると、単位時間当たりの寸法変化率が０．０２１％以上の場合は、多層の回路基板での層間接続の信頼性を損ねる場合があるので好ましくない。 Considering the positioning accuracy in the subsequent alignment stacking, if the dimensional change rate per unit time is 0.021% or more, the reliability of interlayer connection in a multilayer circuit board may be impaired, which is not preferable.
また、単位時間当たりの寸法変化率が０．０１０％以下は、長時間放置しても寸法変化率の値の変化は僅少であり、生産性の観点から好ましくはない。また、後工程でのアライメント積層精度の許容範囲を考慮しても寸法変化率が０．０１０％であれば信頼性を損なうものではないことは、実験により確認された。 Further, when the dimensional change rate per unit time is 0.010% or less, the change in the value of the dimensional change rate is negligible even when left for a long time, which is not preferable from the viewpoint of productivity. Further, it has been confirmed by experiments that even if the allowable range of alignment stacking accuracy in the subsequent process is taken into consideration, the reliability is not impaired if the dimensional change rate is 0.010%.
本実施の形態では、室温２３±２℃、湿度６０±２０％の環境下でプリプレグ８を放置または保管した場合、５時間経過すると前記の寸法変化率の範囲となることが確認された。 In the present embodiment, when the prepreg 8 is left or stored in an environment of a room temperature of 23 ± 2 ° C. and a humidity of 60 ± 20%, it has been confirmed that the dimensional change rate is within the range after 5 hours.
なお、放置または保管する環境を厳密に管理することによって、上記の寸法変化率の範囲を放置時間または保管時間により管理することも可能である。特に、温湿度が厳密に管理された保管ブース等でプリプレグを保管することで時間管理が容易となる。 It should be noted that the range of the dimensional change rate can be managed by the leaving time or the storage time by strictly managing the environment in which it is left or stored. In particular, time management is facilitated by storing the prepreg in a storage booth or the like in which temperature and humidity are strictly controlled.
次に、図２を用いて本発明の多層の回路基板の製造方法を説明する。 Next, the manufacturing method of the multilayer circuit board of this invention is demonstrated using FIG.
図２（ａ）〜（ｄ）は、本発明の多層基板の製造方法を示す工程断面図であり、４層基板を例として示している。 2A to 2D are process cross-sectional views illustrating a method for manufacturing a multilayer substrate according to the present invention, and show a four-layer substrate as an example.
まず、図２（ａ）に示すように、図１（ａ）〜（ｈ）によって製造された両面回路基板１２と図２（ａ）〜（ｅ）で製造された貫通穴３に導電性ペースト６を充填しビア７を形成した上積層用ペースト充填済みプリプレグ８ａと下積層用ペースト充填済みプリプレグ８ｂを準備する。
First, as shown in FIG. 2 (a), the conductive paste is applied to the double-
なお、プリプレグ８ａおよびプリプレグ８ｂは、図１（ｂ）の工程の後、プリプレグ１の単位時間当たりの寸法変化率が０．００６％〜０．０１０％の範囲となるまで約１０時間、放置または保管し、かつ図１（ｅ）の工程の後、プリプレグ８の単位時間当たりの寸法変化率が０．００６％〜０．０１０％の範囲となるまで約５時間、放置または保管したものである。
The
次に、図２（ｂ）に示すように、積層ステージ（図示せず）上に金属箔９を乗せ、その上に下側のプリプレグ８ｂを画像認識などで基準穴位置を認識位置決めした後に積層し、その上に両面回路基板１２を画像認識などで基準穴位置を認識位置決めした後に積層する。さらにその上に上側のプリプレグ８ａを画像認識などで基準穴位置を認識位置決めした後に積層し、さらにその上に金属箔９を積層する。以上がアライメント積層工程である。
Next, as shown in FIG. 2B, a
次に、図２（ｃ）に示すように、金属箔９で挟持されたプリプレグ８ａ，８ｂ、両面回路基板１２を熱プレスで加熱加圧することでプリプレグ８ａ，８ｂに含浸されたエポキシ樹脂によって両面回路基板１２、金属箔９とが接着され４層積層基板１３となる。これにより、プリプレグ８ａ，８ｂ、両面回路基板１２と金属箔９はビアに充填された導電性ペーストや両面回路基板のパターンによって電気的接続が実現されている。
Next, as shown in FIG. 2 (c), both surfaces of the
次に、図２（ｄ）に示すように、両面の金属箔９を選択的にエッチングして回路パターン１１を形成することで４層回路基板１４が得られる。
Next, as shown in FIG. 2D, a four-
ここでは４層の多層基板について説明したが、４層以上の多層基板、例えば６層基板については製造方法で得られた４層回路基板１４を両面回路基板１２の代わりに用いて、図２に示した多層の回路基板の製造方法を繰り返せばよい。
Although a four-layer multilayer substrate has been described here, for a multilayer substrate of four or more layers, for example, a six-layer substrate, the four-
従来の製造方法では、ビア穴加工をプリプレグにＰＥＴシートを張り付けた直後に行っていた。 In the conventional manufacturing method, the via hole processing is performed immediately after the PET sheet is attached to the prepreg.
このような場合、プリプレグの寸法が大きく変化している最中であるため、生産ロットの中でビアの位置がばらつき、最終完成品である多層の回路基板のビア穴間の寸法がばらつき結果としてパターンや積層時の合致性が悪化する場合があった。 In such a case, since the size of the prepreg is changing greatly, the position of the via varies in the production lot, and the size between the via holes of the multilayer circuit board which is the final finished product varies. In some cases, the conformity at the time of patterning and lamination deteriorates.
また、ＰＥＴシート剥離後の金属箔のアライメント積層においても、プリプレグの寸法は変化している最中であるため、最終完成品である多層の回路基板のビア位置が正規の位置よりずれたり、積層する回路基板のパターンとの合致がばらつく場合があった。 Also, in the alignment lamination of the metal foil after the PET sheet is peeled off, the dimensions of the prepreg are in the process of being changed, so the via position of the multilayer circuit board that is the final finished product may deviate from the normal position, In some cases, the match with the circuit board pattern varies.
これに対し、本発明の回路基板の製造方法では、プリプレグにＰＥＴシートを張り付けた後プリプレグの寸法変化率が大きい間は、レーザ加工を行わずに放置または保管し、寸法変化率が小さくなってからレーザ加工を行うというものである。これにより、レーザ加工後のビア間寸法のばらつきを小さくすることができる。 On the other hand, in the circuit board manufacturing method of the present invention, after the PET sheet is attached to the prepreg, while the dimensional change rate of the prepreg is large, the prepreg is left or stored without performing laser processing, and the dimensional change rate becomes small. The laser processing is performed. Thereby, the dispersion | variation in the dimension between vias after laser processing can be made small.
さらに、ＰＥＴシート剥離後も寸法の挙動が安定した状態になってから金属箔や回路基板のアライメント積層を行うというもので、これにより、回路基板のロット内及びロット間の寸法のばらつきが小さくなり、仕上がり寸法が安定したパターン合致性、積層合致性が向上する。 Furthermore, after the PET sheet is peeled off, the metal foil and circuit board are aligned and laminated after the dimensional behavior becomes stable. This reduces the variation in dimensions within and between circuit board lots. In addition, the pattern conformity and lamination conformity with stable finished dimensions are improved.
なお、本実施の形態では、ＰＥＴシートをプリプレグに張り付けた工程後、およびプリプレグからＰＥＴシートを剥離した工程後に、プリプレグを放置または保管する工程を設けた事例を説明したが、どちらか一方の工程の後にプリプレグを放置または保管する工程を取り入れることで、従来より精度が向上することは言うまでもない。 In this embodiment, the example in which the step of leaving or storing the prepreg is described after the step of attaching the PET sheet to the prepreg and after the step of peeling the PET sheet from the prepreg is described. Needless to say, by incorporating a step of leaving or storing the prepreg after the step, the accuracy is improved as compared with the prior art.
以上述べたように、本発明の回路基板の製造方法を用いることでビア加工を行うまでにプリプレグ内部の残留応力を低減させることができる。これによりビア形成時の寸法を安定化させることができ、寸法精度が優れ、層間接続の信頼性の高い回路基板を提供することができ、産業上の利用可能性は大と言える。 As described above, by using the circuit board manufacturing method of the present invention, the residual stress inside the prepreg can be reduced until via processing is performed. As a result, the dimension at the time of via formation can be stabilized, a circuit board with excellent dimensional accuracy and high reliability of interlayer connection can be provided, and the industrial applicability is great.
１ プリプレグ
２ ＰＥＴシート
３ 貫通穴
４ 基準穴
５ スキージ
６ 導電性ペースト
７ ビア
８ 導電性ペースト充填済みプリプレグ
９ 金属箔
１０ 両面銅張り板
１１ 回路パターン
１２ 回路基板
１３ ４層積層基板
１４ ４層回路基板
DESCRIPTION OF SYMBOLS 1
Claims (14)
両面にプラスチックシートを有するプリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまでプリプレグを放置または保管する工程と、
プラスチックシートを有するプリプレグに貫通穴をあける工程と、
前記貫通穴に導電性ペーストを充填する工程と、
プラスチックシートをプリプレグより剥離する工程と、
導電性ペーストが充填されたプリプレグの両面に金属箔を加熱加圧することで接着する工程と、
前記金属箔をエッチングし回路基板を形成する工程とを備える回路基板の製造方法。 A process of attaching a releasable plastic sheet on both sides of the prepreg;
A step of leaving or storing the prepreg until the dimensional change rate per unit time of the prepreg having a plastic sheet on both sides falls within a specific range;
A step of making a through hole in a prepreg having a plastic sheet;
Filling the through hole with a conductive paste;
Peeling the plastic sheet from the prepreg;
Adhering the metal foil to both sides of the prepreg filled with the conductive paste by heating and pressing; and
And a step of etching the metal foil to form a circuit board.
プラスチックシートを有するプリプレグに貫通穴をあける工程と、
前記貫通穴に導電性ペーストを充填する工程と、
プラスチックシートをプリプレグより剥離する工程と、
プリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまでプリプレグを放置または保管する工程と、
導電性ペーストが充填されたプリプレグの両面に金属箔を加熱加圧することで接着する工程と、
前記金属箔をエッチングし回路基板を形成する工程とを備える回路基板の製造方法。 A process of attaching a releasable plastic sheet to both sides of the prepreg;
A step of making a through hole in a prepreg having a plastic sheet;
Filling the through hole with a conductive paste;
Peeling the plastic sheet from the prepreg;
Leaving or storing the prepreg until the dimensional change rate per unit time of the prepreg falls within a specific range;
Adhering the metal foil to both sides of the prepreg filled with the conductive paste by heating and pressing; and
And a step of etching the metal foil to form a circuit board.
プリプレグの両面に離型性のプラスチックシートを張り付ける工程とプラスチックシートを有するプリプレグに貫通穴をあける工程と前記貫通穴に導電性ペーストを充填する工程とプラスチックシートをプリプレグより剥離する工程とを経て形成された導電性ペーストが充填されたプリプレグを準備する工程と、
前記回路基板と導電性ペーストが充填されたプリプレグと金属箔とを積層する工程と、それを加熱加圧する工程とを備え、
プラスチックシートとプリプレグを張り付けた工程の後に、
プラスチックシートを有するプリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまで前記プリプレグを放置または保管する工程を備えることを特徴とする回路基板の製造方法。 Preparing a circuit board with a circuit on the surface layer;
Through a process of attaching a releasable plastic sheet to both surfaces of the prepreg, a process of making a through hole in a prepreg having a plastic sheet, a process of filling the through hole with a conductive paste, and a process of peeling the plastic sheet from the prepreg Preparing a prepreg filled with the formed conductive paste;
A step of laminating the circuit board and a prepreg filled with a conductive paste and a metal foil, and a step of heating and pressurizing it;
After the process of attaching the plastic sheet and prepreg,
A method for producing a circuit board, comprising the step of leaving or storing the prepreg until a dimensional change rate per unit time of the prepreg having a plastic sheet falls within a specific range.
プリプレグの両面に離型性のプラスチックシートを張り付ける工程とプラスチックシートを有するプリプレグに貫通穴をあける工程と前記貫通穴に導電性ペーストを充填する工程とプラスチックシートをプリプレグより剥離する工程とを経て形成された導電性ペーストが充填されたプリプレグを準備する工程と、
前記回路基板と導電性ペーストが充填されたプリプレグと金属箔を積層する工程と、それを加熱加圧する工程とを備え、
プラスチックシートをプリプレグより剥離する工程の後に、
プリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまでプリプレグを放置または保管する工程を備えることを特徴とする回路基板の製造方法。 Preparing a circuit board with a circuit on the surface layer;
Through a process of attaching a releasable plastic sheet to both surfaces of the prepreg, a process of making a through hole in a prepreg having a plastic sheet, a process of filling the through hole with a conductive paste, and a process of peeling the plastic sheet from the prepreg Preparing a prepreg filled with the formed conductive paste;
A step of laminating the circuit board and a prepreg filled with a conductive paste and a metal foil, and a step of heating and pressurizing it;
After the process of peeling the plastic sheet from the prepreg,
A method of manufacturing a circuit board, comprising a step of leaving or storing a prepreg until a dimensional change rate per unit time of the prepreg falls within a specific range.
プリプレグの単位時間当たりの寸法変化率が特定の範囲内に至るまでプリプレグを放置または保管する工程を備えることを特徴とする請求項４に記載の回路基板の製造方法。 After the process of peeling the plastic sheet from the prepreg,
5. The method for manufacturing a circuit board according to claim 4, further comprising a step of leaving or storing the prepreg until a dimensional change rate per unit time of the prepreg falls within a specific range.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005117903A JP4742653B2 (en) | 2005-04-15 | 2005-04-15 | Circuit board manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005117903A JP4742653B2 (en) | 2005-04-15 | 2005-04-15 | Circuit board manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006302931A true JP2006302931A (en) | 2006-11-02 |
| JP4742653B2 JP4742653B2 (en) | 2011-08-10 |
Family
ID=37470926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005117903A Expired - Fee Related JP4742653B2 (en) | 2005-04-15 | 2005-04-15 | Circuit board manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4742653B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010267773A (en) * | 2009-05-14 | 2010-11-25 | Panasonic Corp | Method of manufacturing circuit board |
| JP2011228515A (en) * | 2010-04-21 | 2011-11-10 | Panasonic Corp | Method of manufacturing circuit board |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62108010A (en) * | 1985-11-05 | 1987-05-19 | Matsushita Electric Works Ltd | Preparation of laminated plate |
| JPH10256726A (en) * | 1997-03-11 | 1998-09-25 | Matsushita Electric Ind Co Ltd | Manufacture of multilayer printed board |
-
2005
- 2005-04-15 JP JP2005117903A patent/JP4742653B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62108010A (en) * | 1985-11-05 | 1987-05-19 | Matsushita Electric Works Ltd | Preparation of laminated plate |
| JPH10256726A (en) * | 1997-03-11 | 1998-09-25 | Matsushita Electric Ind Co Ltd | Manufacture of multilayer printed board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010267773A (en) * | 2009-05-14 | 2010-11-25 | Panasonic Corp | Method of manufacturing circuit board |
| JP2011228515A (en) * | 2010-04-21 | 2011-11-10 | Panasonic Corp | Method of manufacturing circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4742653B2 (en) | 2011-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4075673B2 (en) | Copper-clad laminate for multilayer printed wiring board, multilayer printed wiring board, and method for manufacturing multilayer printed wiring board | |
| JP2011199077A (en) | Method of manufacturing multilayer wiring board | |
| JP2004140018A (en) | Process for producing multilayer board, multilayer board, and mobile apparatus using it | |
| JPWO2006118141A1 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP5302920B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2008258357A (en) | Rigid flexible board and manufacturing method thereof | |
| JP4939519B2 (en) | Multilayer circuit board manufacturing method | |
| JP4742653B2 (en) | Circuit board manufacturing method | |
| JP2006253328A (en) | Manufacturing method of multilayer wiring board | |
| JP2013135032A (en) | Mask film and method of manufacturing circuit board using the same | |
| KR101205464B1 (en) | Method for manufacturing a printed circuit board | |
| JP2008218874A (en) | Circuit board manufacturing method and material for manufacturing the circuit board | |
| US9521754B1 (en) | Embedded components in a substrate | |
| KR101580472B1 (en) | Method for manufacturing a circuit board | |
| JP2010010488A (en) | Manufacturing method of wiring board, and wiring board | |
| KR100733814B1 (en) | Manufacturing method of pcb | |
| JP2013197231A (en) | Mask film and method of manufacturing circuit board using the same | |
| JP5293397B2 (en) | Circuit board manufacturing method | |
| JP4876691B2 (en) | Manufacturing method of paste-filled prepreg and manufacturing method of circuit board | |
| TW201008431A (en) | Method for manufacturing flexible printed circuit boards | |
| JP2006160899A (en) | Manufacturing methods of electrically insulating substrate and wiring board | |
| JP2008235640A (en) | Circuit board and circuit board manufacturing method | |
| JP4622939B2 (en) | Circuit board manufacturing method | |
| TWI358977B (en) | Method for manufacturing a printed circuit board h | |
| JP4470452B2 (en) | Wiring board manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080404 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080513 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |