JP2006295761A - 無線基地局 - Google Patents

Abstract

【課題】 無線回路の部品コストを安価にし、回路設計および設計検証に掛かる時間を削減した無線基地局を得る。
【解決手段】 無線基地局は、送信信号をデジタルからアナログに変換するＤＡ変換器と、送信信号を増幅する増幅回路と、所定の周波数で発振するＰＬＬ回路と、前記ＰＬＬ回路を用いて送信信号を無線周波数にアップコンバージョンする周波数変換部とを備え、少なくとも前記増幅回路、ＰＬＬ回路および周波数変換部を１つの集積回路に集積している。こうした構成により、部品コストを安価にでき、回路設計および設計検証に掛かる時間を削減できる。
【選択図】 図１

Description

この発明は、携帯電話などに代表される無線通信端末の対向装置となる無線基地局に関するものである。

従来の送受信装置に用いられる直交復調器の位相誤差および振幅誤差を補償する回路として、次のような技術がある。

この技術は、被変調信号を入力してベースバンド信号を出力する直交復調器と、ベースバンド信号を入力して被変調信号を出力する直交変調器と、を備えた送受信装置における直交復調誤差補償方法であって、前記直交復調器の位相誤差および振幅誤差の検出時には、既知の信号を前記直交変調器に与えて前記直交変調器から得られる出力信号を前記直交復調器に入力し、前記直交復調器のベースバンド同相出力信号の平均値を第１ＤＣオフセットとして求めると共に、ベースバンド直交出力信号の平均値を第２ＤＣオフセットとして求めて、前記第１ＤＣオフセットを前記ベースバンド同相出力信号から差し引くと共に、前記第２ＤＣオフセットを前記ベースバンド直交出力信号から差し引き、前記第１ＤＣオフセットが差し引かれたベースバンド同相出力信号および前記第２ＤＣオフセットが差し引かれたベースバンド直交出力信号をそれぞれ２乗した上で平均して得たそれぞれの２乗平均値から前記直交復調器の位相誤差および振幅誤差を補償する係数を求め、通常信号受信時には、前記直交復調器のベースバンド同相出力信号から前記第１ＤＣオフセットを差し引くと共に、ベースバンド直交出力信号から前記第２ＤＣオフセットを差し引き、前記第１ＤＣオフセットが差し引かれたベースバンド同相出力信号または前記第２ＤＣオフセットが差し引かれたベースバンド直交出力信号に対して、前記係数により前記位相誤差および前記振幅誤差の補償処理を行うものである。（例えば、特許文献１参照）
特開２００４−１１２３８４号公報

従来の無線基地局の無線回路は、ディスクリート部品の組み合わせで構成されているので、無線回路の部品コストが高価であり、また、回路設計および設計検証に多くの時間が必要であるなどの問題点があった。

この発明は上記のような問題点を解消するためになされたもので、無線回路の部品コストを安価にできるとともに、回路設計および設計検証に掛かる時間を削減した無線基地局を得ることを目的としており、さらに部品点数の削減による装置の小型化を目的とする。

本発明は、送信信号をデジタルからアナログに変換するＤＡ変換器と、
送信信号を増幅する増幅回路と、
所定の周波数で発振するＰＬＬ回路と、
前記ＰＬＬ回路を用いて、送信信号を無線周波数にアップコンバージョンする周波数変換部とを備え、
少なくとも前記増幅回路、ＰＬＬ回路および周波数変換部を１つの集積回路に集積したことを特徴とする無線基地局である。

また、本発明は、受信信号をアナログからデジタルに変換するＡＤ変換器と、
受信信号を増幅する増幅回路と、
所定の周波数で発振するＰＬＬ回路と、
前記ＰＬＬ回路を用いて、受信信号を無線周波数からダウンコンバージョンする周波数変換部とを備え、
少なくとも前記増幅回路、ＰＬＬ回路および周波数変換部を１つの集積回路に集積したことを特徴とする無線基地局である。

また、本発明は、送信信号をデジタルからアナログに変換するＤＡ変換器と、
送信信号を増幅する送信増幅回路と、
所定の周波数で発振する送信ＰＬＬ回路と、
前記送信ＰＬＬ回路を用いて、送信信号を無線周波数にアップコンバージョンする送信周波数変換部と、
受信信号をアナログからデジタルに変換するＡＤ変換器と、
受信信号を増幅する受信増幅回路と、
所定の周波数で発振する受信ＰＬＬ回路と、
前記受信ＰＬＬ回路を用いて、受信信号を無線周波数からダウンコンバージョンする受信周波数変換部とを備え、
少なくとも前記送信増幅回路、送信ＰＬＬ回路、送信周波数変換部、受信増幅回路、受信ＰＬＬ回路および受信周波数変換部を１つの集積回路に集積したことを特徴とする無線基地局である。

以上のように、本発明によれば、少なくとも増幅回路、ＰＬＬ回路および周波数変換部を１つの集積回路に集積したので、無線周波回路の部品コストを安価にできるとともに、回路設計および設計検証に掛かる時間を削減でき、部品点数の削減による装置の小型化を得られる効果がある。

実施の形態１．
図１は、本発明の実施の形態１に係る無線基地局を示すブロック構成図である。本実施の形態１に係る無線基地局は、ダイレクトコンバージョン方式で送信を行い、ジッタ抑圧機能を有する。歪み補償回路１は、入力されたベースバンド信号１００に所定の係数を乗算することによって、ＲＦＩＣ１１の歪み特性を除去する回路である。信号制御器３は、搬送波信号１１０のジッタを抑圧するように、ＰＬＬ参照信号１０７を制御する制御器である。ＤＡ変換器１０は、信号をデジタルからアナログに変換する変換器である。

ＲＦＩＣ（無線周波集積回路）１１は、ダイレクトコンバージョン方式の送信系ＲＦＩＣであって、ミキサ１２、ＶＧＡ（可変利得増幅器）１３、位相比較器１７、ＬＰＦ（低域通過フィルタ）１８、ＶＣＯ（電圧制御発振器）１９および分周器２０で構成されるＩＣである。ミキサ１２は、アナログベースバンド信号１０２を直交変調するとともに、無線送信周波数にアップコンバージョンする。ＶＧＡ１３は、ＲＦ変調信号１０３を増幅する増幅器である。

ＢＰＦ（帯域通過フィルタ）１４は、可変増幅無線信号１０４の不要周波数成分を除去するフィルタである。ＰＡ（電力増幅器）１５は、帯域周波数無線信号１０５を増幅する増幅器である。ＯＣＸＯ（恒温槽水晶発振器）１６は、基準発振信号１１２を生成する発振器である。

位相比較器１７は、ＰＬＬ参照信号１０７の位相とＰＬＬ帰還信号１１１の位相とを比較する比較器である。ＬＰＦ１８は、位相比較信号１０８の低周波数成分のみを通過させるフィルタである。ＶＣＯ１９は、ＶＣＯ制御信号１０９に従った搬送波信号１１０を生成する発振器である。分周器２０は、入力信号を１／Ｎの周波数の信号に変換、すなわちＮ分周する分周器である（Ｎは２以上の自然数）。これら位相比較器１７、ＬＰＦ１８、ＶＣＯ１９および分周器２０は、ＰＬＬ回路を構成する。

次に、図１に係る動作を説明する。

ベースバンド信号１００に対し、歪み補償回路１でＲＦＩＣ１１で発生する歪みの逆特性に対応した係数が事前に乗算され、ＤＡ変換器１０でデジタルからアナログに変換される。続いて、ミキサ１２で直交変調およびアップコンバージョンされ、ＶＧＡ１３で増幅される。続いて、ＢＰＦ１４で不要周波数成分を除去され、ＰＡ１５で増幅される。ＰＬＬ回路では、ＰＬＬ参照信号１０７と搬送波信号１１０をＮ分周したＰＬＬ帰還信号１１１とが位相比較され、その比較結果に対応した出力信号のうちＬＰＦ１８で低周波数成分のみ通過させたＶＣＯ制御信号１０９により、ＶＣＯ１９の発振周波数が制御される。また、搬送波信号１１０は、信号制御器３でＰＬＬ参照信号１０７を制御することで、ジッタを抑圧するように制御される。

このように、図１の構成によれば、無線基地局の無線周波回路をダイレクトコンバージョン方式のＲＦＩＣ１１で実現できるようにしたので、無線周波回路の部品コストを安価にできるとともに、回路設計および設計検証に掛かる時間を削減でき、部品点数の削減による装置の小型化を得られる効果がある。

図２は、信号制御器の詳細構成を示すブロック構成図である。分周器１０００は、入力信号をＬ分周する分周器である（Ｌは２以上の自然数）。アップカウンタ１００１は、Ｌ分周発振信号１１３の１周期の間に発生する搬送波信号１１０のパルス数をカウントアップするカウンタである。演算器１００２は、順カウンタ値１１４の理想カウンタ値１１６との誤差を補償する逆カウンタ値（ＲＣＶ）１１５を生成する演算器である。分周器１００３は、入力信号を逆カウンタ値（ＲＣＶ）１１５で分周する分周器である。

次に、図２に係る動作を説明する。

信号制御器３では、Ｌ分周器１０００で発振信号１１２をＬ分周し、Ｌ分周発振信号１１３を生成する。アップカウンタ１００１でＬ分周発振信号１１３の１周期内の搬送波信号１１０のパルス数をカウントし、順カウンタ値１１４を生成する。これは、アップカウンタ１００１で搬送波信号１１０のジッタを平均化するための処理である。演算器１００２で、順カウンタ値１１４の理想カウンタ値１１６との誤差を補償する逆カウンタ値１１５を生成する。分周器１００３で、発振信号１１２を逆カウンタ値（ＲＣＶ）１１５で分周し、ＰＬＬ参照信号１０７を生成する。

発振信号１１２、搬送波信号１１０およびＰＬＬ参照信号１０７の周波数をそれぞれｆｏ、ｆｃおよびｆｒｅｆとする。

定常的に、発振信号１１２のｎパルス幅（ｎ／ｆｏ）のジッタ（以下、ｎパルス幅ジッタ）がＰＬＬ参照信号１０７に発生する。ｎは、搬送波信号１１０と発振信号１１２との周波数差および次に説明する重み関数Ｂの値に依存する自然数である。Ｂは、搬送波信号１１０のジッタ抑圧動作を制御する重み関数である。Ｂが大きい値の場合、ジッタ抑圧の制御量が小さくｎパルス幅ジッタも小さくなるが、搬送波信号１１０のジッタを抑圧するのに長い時間が掛かる。Ｂが小さい値の場合、ジッタ抑圧の制御量が大きくｎパルス幅ジッタも大きくなるが、搬送波信号１１０のジッタを短い時間で抑圧することができる。ｎパルス幅ジッタの大きさと搬送波信号１１０のジッタを抑圧するのに掛かる時間は、トレードオフの関係となっているので、実施の形態に応じてＢの値を選択する。尚、ｎパルス幅ジッタが小さい場合は、ＬＰＦ１８で抑圧可能である。

ｆｃ＊は、ミキサ１２に対してＲＦＩＣメーカが理論的に設定している搬送波信号１１０の周波数である。理想カウンタ値１１６は、分周比Ｌ、理論的な設定値であるｆｃ＊およびｆｏから演算して求まるカウンタ値である。

ｆｏ>>ｆｃ>>ｆｒｅｆの周波数関係を基本とするが、ｆｏ≦ｆｃの場合は、Ｌ＝１としてもＬ分周信号１１３の１周期すなわち発振信号１１２の１周期で、搬送波信号１１０のジッタ平均効果がある。

Ｌ分周信号１１３の１周期は、発振信号１１２の１周期（１／ｆｏ）のＬ倍となりＬ／ｆｏである。順カウンタ値（ＯＣＶ）１１４は、Ｌ分周発振信号１１３の１周期内の搬送波信号１１０のパルス数なので、Ｌ分周発振信号１１３の１周期（Ｌ／ｆｏ）を搬送波信号１１０の１周期（１／ｆｃ）で割った、Ｌ×ｆｃ／ｆｏである。逆カウンタ値（ＲＣＶ）１１５は、理論的な設定値であるｆｃ＊を使用した演算から求まる理想カウンタ値（ＩＣＶ＝Ｌ×ｆｃ＊／ｆｏ）１１６から、理想カウンタ値（ＩＣＶ）１１６と実際の回路動作から得られる順カウンタ値（ＯＣＶ）１１４との誤差に、重み関数Ｂを使用して求めた値を引くことで求まるので、ＩＣＶ−（ＩＣＶ−ＯＣＶ）／Ｂである。

尚、ＰＬＬ参照信号１０７の周波数（ｆｒｅｆ）は、分周器１００３で発振信号１１２（周波数は、ｆｏ）を逆カウンタ値（ＲＣＶ）１１５で分周するので、ｆｏ／ＲＣＶである。

但し、ｆｏは、ｆｃ＊のＪ倍または１／Ｊ倍（Ｊは自然数）から、ずらした周波数とする。ｆｏをｆｃ＊のちょうどＪ倍または１／Ｊ倍に設定すると、ｆｏまたはｆｃの周波数ずれによってｆｒｅｆに、短周期のジッタ（または ワンダ）が発生してしまう可能性があるためである。

このように、図２の構成では、高精度で一定となるＬ分周発振信号１１３間に搬送波信号１１０のジッタにより発生する順カウンタ値１１４の理想カウンタ値１１６からの誤差を補償する逆カウンタ値１１５で発振信号１１２を分周してＰＬＬ参照信号１０７を生成する。ジッタを抑圧するＰＬＬ参照信号１０７をリファレンスとして、位相比較器１７、ＬＰＦ１８、ＶＣＯ１９および分周器２０で構成されるＰＬＬ回路が動作するので、搬送波信号１１０のジッタを抑圧する効果がある。

また、搬送波信号１１０のジッタをＬ分周発振信号１１３のＬ／ｆｏ周期でサンプリングしているので、周波数ｆｏ／２ＬのＫ倍（Ｋは自然数）のジッタは、周波数を変換し振幅を保存した状態で、順カウンタ値１１４に保存される。その結果、ＰＬＬ参照信号１０７にも、周波数ｆｏ／２ＬのＫ倍のジッタが保存される。

図３は、歪み補償回路１の詳細構成を示すブロック構成図である。ベースバンド処理部１０１７は、アナログベースバンド信号１０２にベースバンド処理を行う処理部である。ＤＣオフセット補償回路１０１８は、ベースバンド処理部１０１７のＤＣオフセットを補償したＤＣオフセット補償信号１３１を生成するオフセット補償回路である。位相回転補償回路１０１９は、ベースバンド処理部１０１７の位相回転を補償した位相回転補償信号１３２を生成する補償回路である。１０２０は、ミキサ１２の振幅歪みおよび位相歪みを補償したミキサ歪み補償信号１３３を生成する補償回路である。ＶＧＡ歪み補償回路１０２１は、ＶＧＡ１３の振幅歪みおよび位相歪みを補償した歪み補償ベースバンド信号１０１を生成する補償回路である。

なお、図３では、図１のＲＦＩＣ１１にベースバンド処理部１０１７を追加した構成を例示している。

次に、図３に係る動作を説明する。

歪み補償回路１は、ベースバンド処理部１０１７で発生するＤＣオフセットおよび位相回転、ミキサ１２で発生する振幅歪みおよび位相歪み、ならびに、ＶＧＡ１３で発生する振幅歪みおよび位相歪みを補償する。ＤＣオフセット補償信号１３１は、ベースバンド処理部１０１７で発生するＤＣオフセットの逆特性に対応した係数を、ＤＣオフセット補償回路１０１８でベースバンド信号１００に乗算することによって、生成される。位相回転補償信号１３２は、ベースバンド処理部１０１７で発生する位相回転の逆特性に対応した係数を、位相回転補償回路１０１９でＤＣオフセット補償信号１３１に乗算することによって、生成される。ミキサ歪み補償信号１３３は、ミキサ１２で発生する振幅歪みおよび位相歪みの逆特性に対応した係数を、ミキサ歪み補償回路１０２０で位相回転補償信号１３２に乗算することによって、生成される。歪み補償ベースバンド信号１０１は、ＶＧＡ１３で発生する振幅歪みおよび位相歪みの逆特性に対応した係数を、ＶＧＡ歪み補償回路１０２１でミキサ歪み補償信号１３３に乗算することによって、生成される。

なお、事前に、ベースバンド処理部１０１７のＤＣオフセット特性（図４に示す波形図の点線）および位相回転特性（図５に示す波形図の点線）、ミキサ１２の振幅歪み特性（図６（ａ）に示す波形図の点線）および位相歪み特性（図６（ｂ）に示す波形図の点線）、ならびに、ＶＧＡ１３の振幅歪み特性（図７（ａ）に示す波形図の点線）および位相歪み特性（図７（ｂ）に示す波形図の点線）を測定し、それぞれの逆特性（図４〜図７の各波形図の実線）を、対応する補償回路に記憶させる。それぞれの逆特性を、対応する補償回路に記憶させるための各信号は、例えば、コネクタなどで接続し切断可能としても良い。ベースバンド処理部１０１７のＤＣオフセット特性および位相回転特性の逆特性は、図４および図５に示したように、Ｉ軸およびＱ軸で反転させた特性とする。ミキサ１２およびＶＧＡ１３の振幅歪み特性および位相歪み特性の逆特性は、図６および図７に示したように、理想特性（Ｉｄｅａｌ）で反転させた特性とする。

このように、図３の構成によれば、ベースバンド処理部１０１７、ミキサ１２およびＶＧＡ１３の温度特性および周波数特性から、発生する歪みを事前に測定し、その補償回路を準備するので、ＰＡ１５出力をフィードバックする従来の歪み補償回路に比べ、多段の非線形性の歪みにも対応した正確な補償を行うことができる効果がある。

以上のとおり、図１の無線基地局について、一通り説明したが、信号制御器３として図２に示したもの（第１例）以外でも、実施可能である。図８以降で、信号制御器３の４つの例（第２例〜第５例）を説明する。

図８は、第２例の信号制御器の詳細構成を示すブロック構成図である。図８の信号制御器３は、図２の信号制御器３における分周器１００３の代わりに、信号生成器１００４を使用するものである。図８において、高速発振信号１１７の周波数をｆｈｏとする。

ＰＬＬ参照信号１０７は、信号生成器１００４で周波数ｆｈｏの高速発振信号１１７を、発振信号１１２の１周期（１／ｆｏ）内における高速発振信号１１７のパルス数（ｆｈｏ／ｆｏ）と逆カウンタ値（ＲＣＶ）１１５とを掛け合せた値（ｆｈｏ×ＲＣＶ／ｆｏ）で分周することによって、生成される。尚、ＰＬＬ参照信号１０７の周波数ｆｒｅｆは、ｆｏ／ＲＣＶである。

定常的に、高速発振信号１１７のｎ´パルス幅（ｎ´／ｆｈｏ）のジッタ（以下、ｎ´パルス幅ジッタ）が、ＰＬＬ参照信号１０７に発生する。ｎ´は、搬送波信号１１０と発振信号１１２と高速発振信号１１７との周波数差およびＢの値に依存する。Ｂが大きい値の場合、ジッタ抑圧の制御量が小さくｎ´パルス幅ジッタも小さくなるが、搬送波信号１１０のジッタを抑圧するのに長い時間が掛かる。Ｂが小さい値の場合、ジッタ抑圧の制御量が大きくｎ´パルス幅ジッタも大きくなるが、搬送波信号１１０のジッタを短い時間で抑圧することができる。ｎ´パルス幅ジッタの大きさと搬送波信号１１０のジッタを抑圧するのに掛かる時間とは、トレードオフの関係となっているので、実施の形態に応じてＢの値を選択する。尚、ｎ´パルス幅ジッタが小さい場合は、ＬＰＦ１８で抑圧可能である。

信号生成器１００４は、発振信号１１２よりも高速な高速発振信号１１７を分周してＰＬＬ参照信号１０７を生成するので、ＰＬＬ参照信号１０７の制御を、図２の信号制御器３（第１例）と比較して詳細に行うことが可能である。

ｆｈｏ>>ｆｃ>>ｆｏ≒ｆｒｅｆの周波数関係を基本とし、Ｌ＝１としてもＬ分周信号１１３の１周期、すなわち、発振信号１１２の１周期で、搬送波信号１１０のジッタ平均効果がある。

図９は、第３例の信号制御器の詳細構成を示すブロック構成図である。順カウンタ値生成器１００５は、Ｌ分周器１０００およびアップカウンタ１００１で構成される。順カウンタ値生成器１００５をＰ個使用するが、それぞれのＬ分周器１０００の初期値（Ｌ）を個別に設定する。または、それぞれのＬ分周発振信号１１３を個別に遅延させるなどの手段により、それぞれのアップカウンタ１００１のカウントタイミングをずらす。その結果、カウントタイミングのずれた順カウンタ値１１４をＰ個生成する。平均演算器１００６は、Ｐ個の順カウンタ値１１４を平均処理し、平均順カウンタ値１１８を生成する。平均順カウンタ値１１８は、Ｌ分周発振信号１１３の周期と搬送波信号１１０のジッタ周期との関係に依存せず、ジッタが抑圧された信号となる。その結果、ＰＬＬ参照信号１０７にジッタが保存されなくなる。

図１０は、第３例の信号制御器による動作を示すタイミングチャートである。図１０では、平均演算器１００６の効果を示すため、搬送波信号１１０に周波数ｆｏ／２ＬのＫ倍のジッタのみが含まれている特別な場合についてのタイミングチャートを例示している。平均演算器１００６で、Ｐ個の順カウンタ値１１４を平均処理することにより、平均順カウンタ値１１８には周波数ｆｏ／２ＬのＫ倍のジッタが保存されていない。

尚、この信号生成器３（第３例）において、ＲＣＶ分周器１００３の代わりに、信号生成器１００４を使用しても同様の効果が得られる。

図１１は、第４例の信号制御器の詳細構成を示すブロック構成図である。変動分周器１００８は、Ｐ個の分周比Ｌ１〜ＬＰを順次切り替え、発振信号１１２を分周し、Ｐ種類の変動Ｌ分周発振信号１１９を生成する。平均演算器１００７は、連続するＰのＨ倍（Ｈは自然数）の区間における多重順カウンタ値１２０を平均処理し、平均順カウンタ値１１８を生成する。平均順カウンタ値１１８は、変動Ｌ分周発振信号１１９の周期と搬送波信号１１０のジッタ周期との関係に依存せず、ジッタが抑圧された信号となる。その結果、ＰＬＬ参照信号１０７にジッタが保存されなくなる。

図１２は、第４例の信号制御器による動作を示すタイミングチャートである。図１２では、平均演算器１００７の効果を示すため、搬送波信号１１０に周波数ｆｏ／２ＬのＫ倍のジッタのみが含まれている特別な場合についてのタイミングチャートを例示している。平均演算器１００７で、Ｐ×Ｈ区間における多重順カウンタ値１２０を平均処理することにより、平均順カウンタ値１１８には周波数ｆｏ／２ＬのＫ倍のジッタが保存されていない。

尚、この信号生成器３（第４例）において、ＲＣＶ分周器１００３の代わりに、信号生成器１００４を使用しても同様の効果が得られる。

図１３は、第５例の信号制御器の詳細構成を示すブロック構成図である。位相比較器１００９は、ＰＬＬ参照信号１２９の位相とＰＬＬ帰還信号１２４の位相とを比較する位相比較器である。ＬＰＦ１０１０は、位相比較信号１２１の低周波数成分のみを通過させるフィルタである。ＶＣＯ１０１１は、ＶＣＯ制御信号１２２に従った予想搬送波信号１２３を生成する発振器である。分周器１０１２は、入力信号をＮ分周する分周器である。相関器１０１３は、搬送波信号１１０と予想搬送波信号１２３との相関をとり、相関一致信号１２５を出力する相関器である。ＯＣＸＯ制御器１０１４は、ＶＣＯ制御信号１２２および相関一致信号１２５に従ったＯＣＸＯ制御信号１２８を生成するＯＣＸＯ制御器である。また、ＯＣＸＯ制御器１０１４は、搬送波信号１１０と予想搬送波信号１２３との相関が高くなるように、ＬＰＦ１０１０および分周器１０１２を制御するＬＰＦ制御信号１２６およびＮ分周器制御信号１２７を生成する。ＶＣ（電圧制御）−ＯＣＸＯ１０１５は、ＯＣＸＯ制御信号１２８に従ったＰＬＬ参照信号１２９を生成する発振器である。遅延器１０１６は、入力信号に遅延を加える遅延器である。

次に、図１３に係る動作を説明する。

信号制御器３は、位相比較器１００９、ＬＰＦ１０１０、ＶＣＯ１０１１および分周器１０１２で構成される模擬ＰＬＬ回路を使用して、搬送波信号１１０の動作を予測し、ＰＬＬ参照信号１０７を制御して搬送波信号１１０のジッタを抑圧する。位相比較器１００９、ＬＰＦ１０１０、ＶＣＯ１０１１および分周器１０１２は、それぞれ図１の位相比較器１７、ＬＰＦ１８、ＶＣＯ１９および分周器２０と同等の性能とする。但し、ＬＰＦ１０１０および分周器１０１２は、それぞれＬＰＦ制御信号１２６およびＮ分周器制御信号１２７で搬送波信号１１０と予想搬送波信号１２３の相関が高くなるように制御される。

予想搬送波信号１２３は、ＰＬＬ参照信号１２９と自身をＮ分周したＰＬＬ帰還信号１２４との位相比較結果を、ＬＰＦ１０１０で低周波数成分のみ通過させたＶＣＯ制御信号１２２により、ＶＣＯ１０１１の発振周波数を制御することによって、生成される。予想搬送波信号１２３は、ＰＬＬ参照信号１０７がＰＬＬ参照信号１２９に遅延器１０１６で遅延を加えたのみで、ＰＬＬ参照信号１２９と同等の信号であるので、搬送波信号１１０の動作を予測した信号となる。相関器１０１３で搬送波信号１１０と予想搬送波信号１２３との相関をとり、相関の度合いを表す相関一致信号１２５を生成する。ＯＣＸＯ制御器１０１４でＬＰＦ制御信号１２６およびＮ分周器制御信号１２７を順次変化させ、相関一致信号１２５から搬送波信号１１０と予想搬送波信号１２３との相関が高いと認識できるように、ＬＰＦ１０１０および分周器１０１２を制御する。ＯＣＸＯ制御器１０１４で相関一致信号１２５から、搬送波信号１１０と予想搬送波信号１２３との相関が高いと認識できると、ＬＰＦ制御信号１２６およびＮ分周器制御信号１２７をその時の値で固定とし、ＶＣＯ制御信号１２２を中間電位で反転させたＯＣＸＯ制御信号１２８を生成する。ＯＣＸＯ制御器１０１４で相関一致信号１２５から搬送波信号１１０と予想搬送波信号１２３との相関が高いと認識できない間は、中間電位のＯＣＸＯ制御信号１２８を生成する。

尚、ヘルスチェックとして、一定間隔で中間電位のＯＣＸＯ制御信号１２８を生成し相関一致信号１２５から、搬送波信号１１０と予想搬送波信号１２３との相関が高いことを確認しても良い。相関が低くなっていると認識した場合は、ＬＰＦ１０１０および分周器１０１２の制御からの手順を再度実行する。ＰＬＬ参照信号１２９は、ＯＣＸＯ制御信号１２８により、ＶＣ−ＯＣＸＯ１０１５の発振周波数を制御することによって、生成される。ＰＬＬ参照信号１０７は、遅延器１０１６でＰＬＬ参照信号１２９に遅延を加えて生成される。

図１４は、第５例の信号制御器による動作を示すタイミングチャートである。図１４には、ＰＬＬ参照信号１２９、ＰＬＬ帰還信号１２４、位相比較信号１２１、ＶＣＯ制御信号１２２およびＯＣＸＯ制御信号１２８の各動作を示している。

このように、図１３の構成によれば、位相比較器１７、ＬＰＦ１８、ＶＣＯ１９および分周器２０と同等の性能の位相比較器１００９、ＬＰＦ１０１０、ＶＣＯ１０１１および分周器１０１２を使用して、搬送波信号１１０の動作を予測し、搬送波信号１１０のジッタを抑圧するように、ＰＬＬ参照信号１０７を生成するので、搬送波信号１１０のジッタを抑圧する効果がある。

また、図３の歪み補償回路１（第１例とする）は他の構成でも実施可能である（図１５参照）。

図１５は、第２例の歪み補償回路１の詳細構成を示すブロック構成図である。歪み補償回路１では、図３のミキサ歪み補償回路１０２０の代わりに、ミキサ歪み補償回路１０２２およびＶＧＡ制御回路１０２３を使用するものである。

ミキサ歪み補償回路１０２２は、ミキサ１２への入力信号の元となるＮ分周ミキサ歪み補償信号１３４の周波数を下げ、ミキサ１２でダイナミックレンジ不足のために発生する振幅歪みおよび位相歪みを抑圧する。Ｎ分周ミキサ歪み補償信号１３４は、ミキサ１２で発生する振幅歪みおよび位相歪みの逆特性に対応した係数を、ミキサ歪み補償回路１０２２で、位相回転補償信号１３２をＮ分周した信号に乗算することによって、生成される。Ｎ分周比信号１３５は、ミキサ歪み補償回路１０２２で分周した分周比Ｎを示す信号である。ＶＧＡ制御器１０２３は、ＶＧＡ制御信号１３６でＮ分周比信号１３５の値に従い、ＲＦ周波数変調信号１０３の周波数をＮ逓倍するようにＶＧＡ１３を制御する。

尚、本実施の形態１では歪み補償回路を含む無線基地局を説明したが、歪み補償回路を省略した事例も有効である。要求される製品の規格に応じ、適宜、歪み補償回路を備えればよい。

また、本実施の形態１では、図１に示す内部構成のＲＦＩＣを説明したが、内部構成が図１と異なるダイレクトコンバージョン方式のＲＦＩＣでも同様に実施可能である。

実施の形態２．
図１６は、本発明の実施の形態２に係る無線基地局の構成を示すブロック図である。本実施の形態２に係る無線基地局も、ダイレクトコンバージョン方式で送信を行う。ただし、実施の形態２では、実施の形態１における信号制御器３を省略する。信号制御器３を省略することで、より簡略な回路で安価に無線通信基地局の無線回路を実現することが可能である。

なお、内部構成が図１６と異なるダイレクトコンバージョン方式のＲＦＩＣでも同様に実施可能である。

実施の形態３．
図１７は、本発明の実施の形態３に係る無線基地局の構成を示すブロック図である。実施の形態３は、実施の形態２におけるダイレクトコンバージョン方式のＲＦＩＣ１１の代わりに、ヘテロダイン方式のＲＦＩＣ５１を使用するものである。実施の形態２と同様な効果を得ることができる。

実施の形態２との具体的な差異は、直交変調のみを実施する変調ミキサ５２、可変増幅ＩＦ変調信号４０４の不要周波数成分を除去するＢＰＦ５４、アップコンバージョンのみを実施する周波数変換ミキサ５５および搬送波信号４１２をＭ分周する分周器６３を設けたことである。

なお、内部構成が図１７と異なるヘテロダイン方式のＲＦＩＣでも同様に実施可能である。

また、本実施の形態３以降の実施の形態において、実施の形態１で説明した信号制御器３を適用しても、同様の効果が得られる。

実施の形態４．
図１８は、本発明の実施の形態４に係る無線基地局の構成を示すブロック図である。本実施の形態４に係る無線基地局は、ダイレクトコンバージョン方式で受信を行う。図１８において、歪み補償回路２は、デジタルベースバンド信号３０５に所定の係数を乗算して、ＲＦＩＣ３１の歪み特性を除去する補償回路である。ＬＮＡ（低雑音増幅器）３０は、無線信号３００を増幅する増幅器である。ＲＦＩＣ３１は、ミキサ３２、ＬＰＦ３３、ＶＧＡ３４、位相比較器３７、ＬＰＦ３８、ＶＣＯ３９および分周器４０で構成される集積回路である。ミキサ３２は、低ノイズ増幅無線信号３０１をベースバンド受信周波数にダウンコンバージョンし、直交復調するミキサである。ＬＰＦ３３は、ＢＢ（ベースバンド）周波数復調信号３０２の低周波数成分のみを通過させるフィルタある。ＶＧＡ３４は、低周波数ＢＢ復調信号３０３を増幅する増幅器である。ＡＤ変換器３５は、アナログからデジタルに変換する変換器である。ＯＣＸＯ３６は、ＰＬＬ参照信号３０７を生成する発振器である。位相比較器３７は、ＰＬＬ参照信号３０７の位相とＰＬＬ帰還信号３１１の位相とを比較する比較器である。ＬＰＦ３８は、位相比較信号３０８の低周波数成分のみを通過させるフィルタである。ＶＣＯ３９は、ＶＣＯ制御信号３０９に従った搬送波信号３１０を生成する発振器である。分周器４０は、入力信号をＮ分周する分周器である。

次に、図１８に係る動作を説明する。

無線信号３００は、ＬＮＡ３０で増幅され、ミキサ３２でダウンコンバージョンおよび直交復調される。続いて、ＬＰＦ３３で低周波数成分のみ通過させられ、ＶＧＡ３４で増幅される。続いて、ＡＤ変換器３５でアナログからデジタルに変換され、歪み補償回路２でＲＦＩＣ３１で発生する歪みの逆特性に対応した係数が乗算される。搬送波信号３１０は、ＰＬＬ参照信号３０７と自身をＮ分周したＰＬＬ帰還信号３１１との位相比較結果を、ＬＰＦ３８で低周波数成分のみ通過させたＶＣＯ制御信号３０９により、ＶＣＯ３９の発振周波数を制御することによって、生成される。

このように、図１８の構成によれば、無線基地局の無線周波回路をＲＦＩＣ３１で実現できるように構成したので、無線回路の部品コストを安価にできるとともに、回路設計および設計検証に掛かるコストおよび時間を削減でき、部品点数の削減による装置の小型化を得られる効果がある。

なお、内部構成が図１８と異なるダイレクトコンバージョン方式のＲＦＩＣでも、同様に実施可能である。

図１９は、歪み補償回路２の詳細構成を示すブロック構成図である。ベースバンド処理部１０２４は、可変増幅ベースバンド信号３０４に対しベースバンド処理を行う処理部である。ミキサ歪み補償回路１０２５は、ミキサ３２の振幅歪みおよび位相歪みを補償したミキサ歪み補償信号３１３を生成する歪み補償回路である。ＬＰＦ歪み補償回路１０２６は、ＬＰＦ３３の利得特性を補償したＬＰＦ歪み補償信号３１４を生成する歪み補償回路である。ＶＧＡ歪み補償回路１０２７は、ＶＧＡ３４の振幅歪みおよび位相歪みを補償したＶＧＡ歪み補償信号３１５を生成する歪み補償回路である。ＤＣオフセット補償回路１０２８は、ベースバンド処理部１０２４のＤＣオフセットを補償したＤＣオフセット補償信号３１６を生成するオフセット補償回路である。位相回転補償回路１０２９は、ベースバンド処理部１０２４の位相回転を補償した歪み補償ベースバンド信号３０６を生成する補償回路である。

なお、図１９では、図１８のＲＦＩＣ３１にベースバンド処理部１０２４を追加した構成を例示している。

次に、図１９に係る動作を説明する。

歪み補償回路２は、ミキサ３２で発生する振幅歪みおよび位相歪み、ＬＰＦ３３で発生する利得特性、ＶＧＡ３４で発生する振幅歪みおよび位相歪み、ならびに、ベースバンド処理部１０２４で発生するＤＣオフセットおよび位相回転を補償する。ミキサ歪み補償信号３１３は、ミキサ３２で発生する振幅歪みおよび位相歪みの逆特性に対応した係数を、ＭＩＸ歪み補償回路１０２５でデジタルベースバンド信号３０５に乗算することによって、生成される。ＬＰＦ歪み補償信号３１４は、ＬＰＦ３３で発生する利得特性の逆特性に対応した係数を、ＬＰＦ歪み補償回路１０２６でミキサ歪み補償信号３１３に乗算することによって、生成される。ＬＰＦ３３で発生する利得特性は、フィルタ型に依存する通過帯域での利得減衰特性である。ＶＧＡ歪み補償信号３１５は、ＶＧＡ３４で発生する振幅歪みおよび位相歪みの逆特性に対応した係数を、ＶＧＡ歪み補償回路１０２７でＬＰＦ歪み補償信号３１４に乗算することによって、生成される。ＤＣオフセット補償信号３１６は、ベースバンド処理部１０２４で発生するＤＣオフセットの逆特性に対応した係数を、ＤＣオフセット補償回路１０２８でＶＧＡ歪み補償信号３１５に乗算することによって、生成される。歪み補償ベースバンド信号３０６は、ベースバンド処理部１０２４で発生する位相回転の逆特性に対応した係数を、位相回転補償回路１０２９でＤＣオフセット補償信号３１６に乗算することによって、生成される。

なお、事前に、ミキサ３２の振幅歪み特性（図６（ａ）に示す波形図の点線と同じ）および位相歪み特性（図６（ｂ）に示す波形図の点線と同じ）、ＬＰＦ３３の利得特性（図２０に示す波形図の点線）、ＶＧＡ３４の振幅歪み特性（図７（ａ）に示す波形図の点線と同じ）および位相歪み特性（図７（ｂ）に示す波形図の点線と同じ）、ならびに、ベースバンド処理部１０２４のＤＣオフセット特性（図４に示す波形図の点線と同じ）および位相回転特性（図５に示す波形図の点線と同じ）を測定し、それぞれの逆特性（図４〜図７、図２０の各波形の実線）を対応する補償回路に記憶させる。なお、それぞれの逆特性を、対応する補償回路に記憶させるための各信号は、例えば、コネクタなどで接続し切断可能としても良い。

ＬＰＦ３３の利得特性の逆特性は、図２０に示したように、通過帯域では利得１で反転させた特性とし、通過帯域以外では利得１とする。

このように、図１９の構成によれば、ミキサ３２、ＶＧＡ３４およびベースバンド処理部１０２４の温度特性および周波数特性から発生する歪み、ならびに、ＬＰＦ３３の利得特性を、事前に測定し、その補償回路を準備するので、従来の歪み補償回路に比べ、非線形性の歪みにも対応させた正確な補償を行うことができる効果がある。

実施の形態５．
図２１は、本発明の実施の形態５に係る無線基地局の構成を示すブロック図である。実施の形態５は、実施の形態４におけるダイレクトコンバージョン方式のＲＦＩＣ３１の代わりに、ヘテロダイン方式のＲＦＩＣ７１を使用するものである。実施の形態４との具体的差異は、ダウンコンバージョンのみを実施する周波数変換ミキサ７２、ＩＦ周波数未復調信号５０２の不要周波数成分を除去するＢＰＦ７３、直交復調のみを実施する復調ミキサ７４および搬送波信号５１２をＭ分周する分周器８３を設けたことである。本実施の形態によっても、実施の形態４と同様な効果を得ることができる。

なお、内部構成が図２１と異なるヘテロダイン方式のＲＦＩＣでも、同様に実施可能である。

実施の形態６．
図２２は、本発明の実施の形態６に係る無線基地局の構成を示すブロック図である。実施の形態６は、実施の形態２におけるダイレクトコンバージョン方式の送信系ＲＦＩＣ１１と、実施の形態４におけるダイレクトコンバージョン方式の受信系ＲＦＩＣ３１とを、１つのＩＣに集積したダイレクトコンバージョン方式のＲＦＩＣ９０を使用するものである。本実施の形態６においても、実施の形態２，４と同様な効果を得ることができる。

また、ＯＣＸＯ１６出力のＰＬＬ参照信号６０７を、位相比較器１７および位相比較器３７の参照信号として使用することで、ＯＣＸＯ１６ひとつで送信系および受信系の両方の無線周波回路に基準発振信号を供給することができ、より簡略な回路で安価に無線基地局の無線周波回路を実現することが可能である。

なお、内部構成が図２２と異なるダイレクトコンバージョン方式のＲＦＩＣでも、実施可能である。さらに、ヘテロダイン方式のＲＦＩＣ、および、ダイレクトコンバージョン方式とヘテロダイン方式とを複合したＲＦＩＣも、同様に実施可能である。

本発明の実施の形態１に係る無線基地局を示すブロック構成図である。 信号制御器の詳細構成を示すブロック構成図である。 歪み補償回路１の詳細構成を示すブロック構成図である。 ベースバンド処理部のＤＣオフセット特性を示す図である。 ベースバンド処理部の位相回転特性を示す図である。 図６（ａ）は、ミキサの振幅歪み特性を示す図であり、図６（ｂ）は、ミキサの位相歪み特性を示す図である。 図７（ａ）はＶＧＡの振幅歪み特性を示す図であり、図７（ｂ）は、ＶＧＡの位相歪み特性を示す図である。 第２例の信号制御器の詳細構成を示すブロック構成図である。 第３例の信号制御器の詳細構成を示すブロック構成図である。 第３例の信号制御器による動作を示すタイミングチャートである。 第４例の信号制御器の詳細構成を示すブロック構成図である。 第４例の信号制御器による動作を示すタイミングチャートである。 第５例の信号制御器の詳細構成を示すブロック構成図である。 第５例の信号制御器による動作を示すタイミングチャートである。 第２例の歪み補償回路１の詳細構成を示すブロック構成図である。 本発明の実施の形態２に係る無線基地局の構成を示すブロック図である。 本発明の実施の形態３に係る無線基地局の構成を示すブロック図である。 本発明の実施の形態４に係る無線基地局の構成を示すブロック図である。 歪み補償回路２の詳細構成を示すブロック構成図である。 ＬＰＦの利得特性を示す図である。 本発明の実施の形態５に係る無線基地局の構成を示すブロック図である。 本発明の実施の形態６に係る無線基地局の構成を示すブロック図である。

符号の説明

１，２ 歪み補償回路
３ 信号制御器
１０，５０ ＤＡ変換器
１１，３１，５１，７１，９０ ＲＦＩＣ（無線周波集積回路）
１２，３２，５２，５５，７２，７４ ミキサ
１３，３４，５３，７６ ＶＧＡ（可変利得増幅器）
１４，５４，７３ ＢＰＦ
１５，５７ ＰＡ
１６，３６，５８，７８ ＯＣＸＯ
１７，３７，５９，７９，１００９ 位相比較器
１８，３３，３８，６０，７５，８０，１０１０ ＬＰＦ
１９，３９，６０，８１，１０１１ ＶＣＯ
２０，４０，６２，６３，８２，８３ 分周器
１０００，１００３，１００８，１０１２ 分周器
３０，７０ ＬＮＡ
３５，７７ ＡＤ変換器
１００１ アップカウンタ
１００２ 演算器
１００４ 信号生成器
１００５ 順カウンタ値生成器
１００６，１００７ 平均演算器
１０１３ 相関器
１０１４ ＯＣＸＯ制御器
１０１５ ＶＣ−ＯＣＸＯ
１０１６ 遅延器
１０１７，１０２４ ベースバンド処理部
１０１８，１０２８ ＤＣオフセット補償回路
１０１９，１０２９ 位相回転補償回路
１０２０，１０２２，１０２５ ミキサ歪み補償回路
１０２１，１０２７ ＶＧＡ歪み補償回路
１０２３ ＶＧＡ制御回路
１０２６ ＬＰＦ歪み補償回路

Claims (11)

1. 送信信号をデジタルからアナログに変換するＤＡ変換器と、
   送信信号を増幅する増幅回路と、
   所定の周波数で発振するＰＬＬ回路と、
   前記ＰＬＬ回路を用いて、送信信号を無線周波数にアップコンバージョンする周波数変換部とを備え、
   少なくとも前記増幅回路、ＰＬＬ回路および周波数変換部を１つの集積回路に集積したことを特徴とする無線基地局。
2. 前記集積回路の歪み特性を除去する歪み補償回路を備えたことを特徴とする請求項１記載の無線基地局。
3. 前記ＰＬＬ回路による発振信号に含まれたジッタを抑圧する信号制御回路を備えたことを特徴とする請求項１または２記載の無線基地局。
4. 前記周波数変換部は、送信信号を直交変調するとともに、ベースバンドから無線周波数に周波数変換する周波数変換器を備えたことを特徴とする請求項１〜３のいずれかに記載の無線基地局。
5. 前記周波数変換部は、
   送信信号を直交変調するとともに、ベースバンドから中間周波数にアップコンバージョンする第１周波数変換回路と、
   送信信号を中間周波数から無線周波数に変換する第２周波数変換回路とを備えたことを特徴とする請求項１〜３のいずれかに記載の無線基地局。
6. 受信信号をアナログからデジタルに変換するＡＤ変換器と、
   受信信号を増幅する増幅回路と、
   所定の周波数で発振するＰＬＬ回路と、
   前記ＰＬＬ回路を用いて、受信信号を無線周波数からダウンコンバージョンする周波数変換部とを備え、
   少なくとも前記増幅回路、ＰＬＬ回路および周波数変換部を１つの集積回路に集積したことを特徴とする無線基地局。
7. 前記集積回路の歪み特性を除去する歪み補償回路を備えたことを特徴とする請求項６記載の無線基地局。
8. 前記周波数変換部は、受信信号を直交復調するとともに、無線周波数からベースバンドに周波数変換する周波数変換器を備えたことを特徴とする請求項６または７記載の無線基地局。
9. 前記周波数変換部は、
   受信信号を無線周波数から中間周波数に変換する第１周波数変換回路と、
   受信信号を中間周波数からベースバンドにダウンコンバージョンするとともに、直交変調する第２周波数変換回路とを備えたことを特徴とする請求項６または７記載の無線基地局。
10. 送信信号をデジタルからアナログに変換するＤＡ変換器と、
    送信信号を増幅する送信増幅回路と、
    所定の周波数で発振する送信ＰＬＬ回路と、
    前記送信ＰＬＬ回路を用いて、送信信号を無線周波数にアップコンバージョンする送信周波数変換部と、
    受信信号をアナログからデジタルに変換するＡＤ変換器と、
    受信信号を増幅する受信増幅回路と、
    所定の周波数で発振する受信ＰＬＬ回路と、
    前記受信ＰＬＬ回路を用いて、受信信号を無線周波数からダウンコンバージョンする受信周波数変換部とを備え、
    少なくとも前記送信増幅回路、送信ＰＬＬ回路、送信周波数変換部、受信増幅回路、受信ＰＬＬ回路および受信周波数変換部を１つの集積回路に集積したことを特徴とする無線基地局。
11. 前記送信ＰＬＬ回路および受信ＰＬＬ回路に共通の基準発振信号を供給する基準発振器を備えたことを特徴とする請求項１０記載の無線基地局。
    

Images