JP2006292921A - 暗号処理装置 - Google Patents
暗号処理装置 Download PDFInfo
- Publication number
- JP2006292921A JP2006292921A JP2005111949A JP2005111949A JP2006292921A JP 2006292921 A JP2006292921 A JP 2006292921A JP 2005111949 A JP2005111949 A JP 2005111949A JP 2005111949 A JP2005111949 A JP 2005111949A JP 2006292921 A JP2006292921 A JP 2006292921A
- Authority
- JP
- Japan
- Prior art keywords
- encryption
- processing
- unit
- data
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
【課題】複数の暗号化アルゴリズムを搭載している暗号ユニットを使用して任意のデータを暗号化する際、ドライバが複数の暗号チップが処理可能な状態と動的に判断した場合に、アプリケーションから指定されたデータをドライバ内部でブロックに分割し、それらを並行に処理することで高速化を図る。
【解決手段】平文データをブロック単位に分割し暗号化する暗号処理装置において、複数の暗号アルゴリズムを処理できる暗号チップを複数個持ち、指定された前記暗号アルゴリズムと前記暗号チップの個々の処理状況から、並行処理に使用する前記暗号チップ数を動的に判断し、1つのデータの暗号化処理を複数の暗号チップで行い処理を高速化する、ことを特徴とする暗号処理装置。
【選択図】 図1
【解決手段】平文データをブロック単位に分割し暗号化する暗号処理装置において、複数の暗号アルゴリズムを処理できる暗号チップを複数個持ち、指定された前記暗号アルゴリズムと前記暗号チップの個々の処理状況から、並行処理に使用する前記暗号チップ数を動的に判断し、1つのデータの暗号化処理を複数の暗号チップで行い処理を高速化する、ことを特徴とする暗号処理装置。
【選択図】 図1
Description
本発明は暗号処理装置に関し、画像等の大量データを高速に暗号化/復号化するための処理方法に関する。
近年、個人情報漏洩などへの意識が社会的に高まってきており、HDDに保存するデータや、画像処理中の中間データに対しても暗号化を施している。
このデータの暗号の方式としてDES(Data Encryption Standard)と呼ばれる秘密キー暗号システムがある。このアルゴリズムは公開されており、秘密キー暗号システムとして広く普及している。DESは、データを64bit単位に区切って暗号化および復号化処理を行う暗号システムである。DESアルゴリズムでは暗号化と復号化は対称であり、受信した暗号文を同じキーを使ってもう一度変換すれば元の文章が復元できる。DESでは、簡単なビット位置転置とXOR演算の組み合わせ論理を16回繰り返している。内部的にはデータのフィードバックや条件判断部分がなく、処理が逐次的なので、パイプライン化すれば高速に処理することができる。もともとLSI化することを前提にして決められたアルゴリズムであり、DESチップも多く作られている。このDESアルゴリズムには暗号ブロックの扱いによりいくつかの方式があり、その一つにECB(Electronic Code Block)モードがある。これは、平文のビット列を固定長に区切った平文ブロックを暗号化して暗号文ブロックを生成するものである。平文ブロックが M1 M2 M3 M4 M5 とあるとき、各ブロックを別々に暗号化して、暗号文ブロック C1 C2 C3 C4 C5 が得られる。
暗号化を高速に行う技術としては、特許文献1に記載されているように、DESのCBCモードにおいて、平文ブロックを暗号する際にブロック番号と初期値(IV)からスクランブルデータを予め算出し、暗号文ブロックの連鎖をやめ並列に処理を行えるようにすることで、処理の高速化を行っている。
特開平5−249891号公報
アスキーデジタル用語辞典
上記にあるように、処理を高速に行う手段として複数ブロックを並列に処理することが行われている。一方で、一つのチップが複数のアルゴリズムやモードをサポートしている場合、予め並列処理用に複数のチップを確保してしまうと、並列処理できない他の処理が使用できるチップが限られてしまう。また、反対に並列処理できない他の処理が何種類か動作しているときには、並列処理用に複数の暗号チップが確保できないことも考えられる。そこで、複数の暗号化アルゴリズムを搭載している暗号ユニットを使用して暗号を行う際に、ドライバが複数の暗号チップが処理可能な状態かどうかを動的に判断し、その結果複数の暗号チップが使用可能なときには、指定されたデータをドライバ内部で分割し並行処理を行うことで高速化を図る。
上記課題を解決するため本発明の請求項1の暗号処理装置は、平文データをブロック単位に分割し暗号化する暗号処理装置において、複数の暗号アルゴリズムを処理できる暗号チップを複数個持ち、指定された前記暗号アルゴリズムと前記暗号チップの個々の処理状況から、並行処理に使用する前記暗号チップ数を動的に判断し、1つのデータの暗号化処理を複数の暗号チップで行い処理を高速化することを特徴とする。
また、本発明の請求項2の暗号処理装置では、平文データをブロック単位に分割し暗号化する暗号処理装置において、複数の暗号アルゴリズムを処理できる暗号チップを複数個持ち、指定された前記暗号アルゴリズムと前記暗号チップの個々の処理状況から、並行処理に使用する前記暗号チップ数を動的に判断し、1つのデータの復号化処理を複数の暗号チップで行い処理を高速化することを特徴とする。
以上の説明にあるように、本発明によれば大量のデータを高速に暗号/復号化するのに有効な暗号処理装置を実現できるという顕著な効果を奏するものである。またドライバ内部で個々の暗号チップの使用状況を判断し並行処理を行うことで、ユーザは並列処理を意識することなく使用できる。
以下、本発明の実施の形態を図面に基づいて詳説する。
図1は本発明に係る電子部品としてのコントローラ部が搭載された画像入出力装置(データ処理装置)の一実施の形態を示すブロック構成図であって、該画像入出力装置1は、イーサネット(登録商標)等のLAN(Local Area Network)400にてのホストコンピュータ(本実施の形態では第一、第二のホストコンピュータ3,4)に接続されている。
即ち、上記画像入出力システム(装置)1は、画像データの読取処理を行うリーダ部2と、画像データの出力処理を行うプリンタ部6と、画像データの入出力操作を行うキーボード、及び画像データや各種機能の表示などを行う液晶パネルを備えた操作部7と、制御プログラムや画像データ等が予め書き込まれたハードディスクドライブ8と、ファックスの入出力処理を行うFAX部90とを装着し、これら各構成要素に接続されて該構成要素に接続されて該構成要素を制御する単一の電子部品からなるコントローラ部110とから構成されている。
さらにリーダ部2は原稿用紙を搬送する原稿給紙ユニット(部)10と、原稿画像を光学的に読み取って電気信号としての画像データに変換するスキャナ部11とを有し、プリンタ部6は記録用紙を収容する複数段の給紙カセットを備えた給紙ユニット(部)12と画像データを記録用紙に転写、定着するマーキングユニット(部)13と印字された記録用紙にソート処理やステイプル処理を施して、外部に排出する排紙ユニット(部)14とを有している。
図2はモノクロMFP(Multi Function Peripheral:マルチファンクション周辺機器)の構成である。
モノクロMFPは、スキャナ部201、レーザ露光部202、感光ドラム203、作像部204、定着部205、給紙/搬送部206及び、これらを制御する不図示のプリンタ制御部から構成される。
スキャナ部201は、原稿台に置かれた原稿に対して、照明を当てて原稿画像を光学的に読み取り、その像を電気信号に変換して画像データを作成する工程である。
レーザ露光部202は、前記画像データに応じて変調されたレーザ光などの光線を等角速度で回転する回転多面鏡(ポリゴンミラー210)に入射させ、反射走査光として感光ドラム203に照射する。
作像部204は、感光ドラム203を回転駆動し、帯電器によって帯電させ、前記レーザ露光部202によって感光ドラム203上に形成された潜像に対し、トナーによって現像化し、そのトナー像をシートに転写し、その際に転写されずに感光ドラム上に残った微小トナーを回収する、一連の電子写真プロセスを実行する。
定着部205は、ローラやベルトの組み合わせによって構成され、ハロゲンヒータなどの熱源を内蔵し、前記作像部204によってトナー像が転写されたシート上のトナーを、熱と圧力によって溶解、定着させる。
給紙/搬送部206は、シートカセットやペーパーデッキに代表されるシート収納庫を一つ以上持っており、前記プリンタ制御部の指示に応じてシート収納庫に収納された複数のシートの中から一枚分離し、作像部204・定着部205へ搬送する。シートの両面に画像形成する場合は、定着部205を通過したシートを再度作像部へ搬送する搬送経路を通るように制御する。
プリンタ制御部は、MFP全体を制御するMFP制御部と通信して、その指示に応じて制御を実行すると共に、前述のスキャナ201、レーザ露光202、作像204、定着205、給紙/搬送206の各部の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。
図3はコントローラ部110の詳細を示すブロック図である。
すなわち、メインコントローラ32は、CPU33とバスコントローラ34と後述する各種コントローラ回路を含む機能ブロックとを内蔵すると共に、ROMI/F35を介してROM36と接続され、DRAMI/F37を介してDRAM38と接続され、コーデックI/F39を介してコーデック40と接続され、また、ネットワークI/F41を介してネットワークコントローラ42と接続されている。
ROM36は、メインコントローラ32のCPU33で実行される各種制御プログラムや演算データが格納されている。DRAM38は、CPU33が動作するための作業領域や画像データを蓄積するための領域として使用される。コーデック40はDRAM38に蓄積されたラスターイメージデータをMH/MR/MMR/JBIGなどの周知の圧縮方式で圧縮し、また圧縮されたデータをラスターイメージに伸長する。また、コーデック40にはSRAM43が接続されており、該SRAM43は前記コーデック40の一時的な作業領域として使用される。
ネットワークコントローラ42は、ネットワークコネクタ44を介してLAN2との間で所定の制御動作を行う。
また、前記メインコントローラ32はスキャナバス45を介してスキャナI/F46に接続され、プリンタバス47を介してプリンタI/F48に接続され、さらにPCIバス等の汎用高速バス49を介して拡張ボードを接続するための拡張コネクタ50及び入出力制御部(I/O制御部)51に接続されている。
I/O制御部51はリーダ部2やプリンタ部6との間で制御コマンドを送受信するための調歩同期式のシリアル通信コントローラ52が2チャンネル装備されており、該シリアル通信コントローラ52はI/Oバス53を介してスキャナI/F46及びプリンタI/F48に接続されている。
スキャナI/F46は、第一の調歩同期シリアルI/F54及び第一のビデオI/F55を介してスキャナコネクタ56に接続され、さらに該スキャナコネクタ56はリーダ部2のスキャナユニット11に接続されている。そして、スキャナI/F46はスキャナ部11から受信した画像データに対し所望の2値化処理や、主走査方向及び/又は副走査方向の変倍処理を行い、またスキャナ部11から送られてきたビデオ信号に基づいて制御信号を生成し、スキャナバス45を介してメインコントローラ32に転送する。
また、プリンタI/F48は、第2の調歩同期シリアルI/F57及び第2のビデオI/F58を介してプリンタコネクタ59に接続され、さらに該プリンタコネクタ59はプリンタ部6のマーキングユニット13に接続されている。そして、プリンタI/F48はメインコントローラ32から出力された画像データにスムージング処理を施して該画像データをマーキングユニット13に出力し、さらにマーキングユニット13から送られたビデオ信号に基づいて、生成された制御信号をプリンタバス47に出力する。
そして、CPU33は、ROM36からROMI/F35を介して読み込まれた制御プログラムに基づいて動作し、例えば、第1及び第2のホストコンピュータ3、4から受信したPDL(ページ記述言語)データを解釈し、ラスターイメージデータに展開処理を行う。
また、バスコントローラ34は、スキャナI/F46プリンタI/F48、その他拡張コネクタ50等に接続された外部機器から入出力されるデータ転送を制御するものであり、バス競合時のアービトレーション(調停)やDMAデータ転送の制御を行う。即ち、例えば、上述したDRAM38とコーデック40との間のデータ転送や、スキャナ部5からDRAM38へのデータ転送、DRAM38からマーキングユニット13へのデータ転送等は、バスコントローラ34によって制御され、DMA転送される。
また、I/O制御部51は、LCDコントローラ60などを介してパネルI/F62に接続されている。また、前記I/O制御部51は不揮発性メモリとしてのEEPROMに接続され、またE−IDEコネクタ63を介してハードディスクドライブ8に接続され、さらに、機器内で管理する日付と時刻を更新/保存するリアルタイムクロックモジュール64に接続されている。尚、リアルタイムクロックモジュール64はバックアップ用電池65に接続されて該バックアップ用電池65によりバックアップされている。
図4はメインコントローラ32の内部詳細を示すブロック構成図である。
バスコントローラ34は、4×4の64ビットクロスバススイッチで構成され、64ビットのプロセッサバス(Pバス)67を介してCPU33に接続され、またメモリ専用のローカルバス(Mバス)を介してキャッシュメモリを備えたメモリコントローラ69に接続されている。尚、メモリコントローラ69はROM36やDRAM38などのメモリ類と接続され、これらのメモリ類の動作を制御する。
さらに、該バスコントローラ34はグラフィックスバス(Gバス)70を介してGバスアービタ71及びスキャン・プリンタコントローラ72と接続され、また入出力バス(Bバス)73を介して、Bバスアービター74、Gバスアービタ71、インタラプトコントローラ、及び各種機能ブロック(電力管理ユニット76、UARTなどのシリアルI/Fコントローラ77、USB(Universal Serial Bus)コントローラ78、IEEE1284等のパラレルI/Fコントローラ79、LANコントローラ80汎用入出力コントローラ81、Bバス73と外部バスであるPCIバスとの間でI/F動作を司るPCIバスI/F82、及びスキャナ・プリンタコントローラ72)と接続されている。
Bバスアービタ74はBバス73を協調制御するアービトレーションであり、Bバス73のバス使用要求を受け付け、調停の後、使用許可が選択された一つのマスタに与えられ、これにより同時に2つ以上のマスタがバスアクセスを行うのを禁止している。尚、アービトレーション方式は3段階の優先権を有し、それぞれの優先権に複数のマスタが割り当てられる。
インタラプトコントローラ75は、上述した各機能ブロック及びコントローラユニット110の外部からインタラプトを集積し、CPU33がサポートするコントローラ類72、77−82及びノンマスカブルインタラプト(NMI)に再配分する。
電力管理ユニット76は機能ブロック毎に電力を管理し、さらに1チップで構成されている電子部品としてコントローラユニット110の消費電力量の監視を行う。すなわち、コントローラユニット110は、CPU33を内蔵した大規模なASIC(特定用途向けIC)で構成されており、このため全ての機能ブロックが同時に動作すると大量の熱を発生して、コントローラ部110自体が破壊されてしまうおそれがある。
そこで、このような事態を防止するために各に機能ブロック毎に消費電力を管理し、各機能ブロックの消費電力量はパワーマネージメントレベルとして電力管理ユニット76に集積される。そして、該電力管理ユニット76では各機能ブロックの消費電力量を合計し、該消費電力量が限界消費電力を超えないように各機能ブロックの消費電力量を一括して、監視する。
Gバスアービタ71は中央アービトレーション方式によりGバス70を協調制御しており、各バスマスタに対して専用の要求信号と許可信号とを有する。尚、バスマスタへの優先権の付与方式として、全てのバスマスタを同じ優先権として、公平にバス権を付与する公平アービトレーションモードといずれか一つのバスマスタに対して優先的にバスを使用させる優先アービトレーションモードのいずれかを指定することができる。
図5は本発明を実施するにあたっての全体の流れを概念的に示した図である。アプリケーション層には、暗号化する任意のサイズのデータ(501)があるとする。このデータを暗号化する際には、ドライバ層では暗号チップの仕様である暗号ブロックサイズに分割され暗号ユニット(503)に転送される。暗号ユニットで暗号化されたデータは、再び任意のデータ領域(504)に転送される。このとき平文データ領域(502)と暗号化後のデータ領域(504)は同一でも構わない。そして、暗号ブロックサイズごと平文データ(502)のすべての領域が暗号化されるまで処理を順次行う。
図6は暗号処理を並列で行うことによる処理の高速化を示す模式図である。
図の横軸は時間を表し、四角い枠で囲われた部分(601−604)が暗号処理にかかる時間である。その四角い枠の前後にある線はデータをメモリから暗号チップに転送する時間である。図の例では処理を行うバスが転送を順次行っている様子を表す。
図7は暗号ユニットの詳細を示すブロック図である。
PCIインターフェース701はPCIバスとの接点であり、データをやり取りする上でのバス権の獲得などを行うハードウェアである。クリプトチャネル701、702、703は、メインメモリ上のデータを暗号ユニット上の暗号チップにDMA転送するためのハードウェアである。コントールチップ702は、クリプトチャネルと後述の暗号チップ(721−725)を結ぶためのハードウェアである。クリプトチャネル数と暗号チップ数は異なるため、どのクリプトチャネルとどの暗号チップとを組み合わせるかは動的に決める。暗号処理の際には、クリプトチャネル1つと暗号チップ1つが必ずペアになって処理を行うため、暗号チップが空いた状態でもクリプトチャネルがすべて使用中であれば、暗号処理を開始することができない。図の721、722、723はDESで暗号化を行うためのハードウェアである。また、724,725はARC4で暗号化を行うためのハードウェアである。これらのハードウェアには入力FIFOと出力FIFOがそれぞれに存在する。クリプトチャネルを介してDMA転送されるデータは、まず入力FIFOに蓄積される。入力FIFOのデータを暗号化した後のデータは出力FIFOに蓄積される。そしてクリプトチャネルを介してメインメモリにDMA転送される。
図8はDMAチャネル(クリプトチャネル)を動的に確保する手順を表すフローチャートである。
まず、最初のDMAチャネルを見る(S801)。そのDMAチャネルが空いているか(使用されていないか)どうかを確認(S802)する。DMAチャネルが空いていない(使用中である)場合はS805に移る。空いている場合は、そのDMAチャネルを確保(S803)する。既に確保したDMAチャネルが、アルゴリズムと暗号チップ(DES、ARC4)の空き具合で決まる使用可能な暗号チップの数以上になった場合(S804)はS806に移る。そうでない場合、次の(他の)DMAチャネルが存在するかどうかを確認(S805)し、存在する場合はS802に戻る。存在しない場合は、今までにDMAチャネルが確保できたかどうかを確認(S806)する。確保できていない場合は処理を終了する。確保できた場合は図9に示す暗号/復号を行う。
まず、最初のDMAチャネルを見る(S801)。そのDMAチャネルが空いているか(使用されていないか)どうかを確認(S802)する。DMAチャネルが空いていない(使用中である)場合はS805に移る。空いている場合は、そのDMAチャネルを確保(S803)する。既に確保したDMAチャネルが、アルゴリズムと暗号チップ(DES、ARC4)の空き具合で決まる使用可能な暗号チップの数以上になった場合(S804)はS806に移る。そうでない場合、次の(他の)DMAチャネルが存在するかどうかを確認(S805)し、存在する場合はS802に戻る。存在しない場合は、今までにDMAチャネルが確保できたかどうかを確認(S806)する。確保できていない場合は処理を終了する。確保できた場合は図9に示す暗号/復号を行う。
図9は暗号化/復号化する際の手順を表すフローチャートである。
まず、暗号ユニット上のフェッチレジスタに暗号条件などを示したディスクリプタ中で最初のディスクリプタのアドレスを書き込む(S901)。次にDMAを起動し、暗号チップの入力FIFOに暗号キー、暗号/復号対象データなどが読み込まれる(S902)。入力FIFOの暗号キーと対象データを読み込み、暗号/復号処理を行い出力FIFOに書き込む(S903)。再びDMAを起動し、出力FIFOの処理後のデータをメインメモリに書き戻す(S904)。次のディスクリプタがある場合はS902に戻り、無い場合は処理を終了する。
1 画像入出力システム(装置)
2 リーダ部
3,4 ホストコンピュータ
6 プリンタ部
7 操作部
8 ハードディスクドライブ
10 原稿給紙ユニット(部)
11 スキャナ部
12 給紙ユニット(部)
13 マーキングユニット(部)
14 排紙ユニット(部)
90 FAX部
110 コントローラ部
400 LAN
201 スキャナ部
202 レーザ露光部
203 感光ドラム
204 作像部
205 定着部
206 給紙/搬送部
210 ポリゴンミラー
2 リーダ部
3,4 ホストコンピュータ
6 プリンタ部
7 操作部
8 ハードディスクドライブ
10 原稿給紙ユニット(部)
11 スキャナ部
12 給紙ユニット(部)
13 マーキングユニット(部)
14 排紙ユニット(部)
90 FAX部
110 コントローラ部
400 LAN
201 スキャナ部
202 レーザ露光部
203 感光ドラム
204 作像部
205 定着部
206 給紙/搬送部
210 ポリゴンミラー
Claims (2)
- 平文データをブロック単位に分割し暗号化する暗号処理装置において、
複数の暗号アルゴリズムを処理できる暗号チップを複数個持ち、
指定された前記暗号アルゴリズムと前記暗号チップの個々の処理状況から、並行処理に使用する前記暗号チップ数を動的に判断し、1つのデータの暗号化処理を複数の暗号チップで行い処理を高速化する、
ことを特徴とする暗号処理装置。 - 平文データをブロック単位に分割し暗号化する暗号処理装置において、
複数の暗号アルゴリズムを処理できる暗号チップを複数個持ち、
指定された前記暗号アルゴリズムと前記暗号チップの個々の処理状況から、並行処理に使用する前記暗号チップ数を動的に判断し、1つのデータの復号化処理を複数の暗号チップで行い処理を高速化する、
ことを特徴とする暗号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005111949A JP2006292921A (ja) | 2005-04-08 | 2005-04-08 | 暗号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005111949A JP2006292921A (ja) | 2005-04-08 | 2005-04-08 | 暗号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006292921A true JP2006292921A (ja) | 2006-10-26 |
Family
ID=37413585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005111949A Withdrawn JP2006292921A (ja) | 2005-04-08 | 2005-04-08 | 暗号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006292921A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011118666A (ja) * | 2009-12-03 | 2011-06-16 | Ricoh Co Ltd | 情報処理装置 |
JP2012068351A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 暗号演算装置及びメモリシステム |
CN113010292A (zh) * | 2021-03-19 | 2021-06-22 | 广州万协通信息技术有限公司 | 一种对多加密芯片的并发机制调度方法、装置及存储介质 |
CN116070240A (zh) * | 2023-02-03 | 2023-05-05 | 广州万协通信息技术有限公司 | 多芯片调用机制的数据加密处理方法及装置 |
-
2005
- 2005-04-08 JP JP2005111949A patent/JP2006292921A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011118666A (ja) * | 2009-12-03 | 2011-06-16 | Ricoh Co Ltd | 情報処理装置 |
JP2012068351A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 暗号演算装置及びメモリシステム |
KR101305627B1 (ko) | 2010-09-22 | 2013-09-09 | 가부시끼가이샤 도시바 | 암호 연산 장치 및 메모리 시스템 |
CN113010292A (zh) * | 2021-03-19 | 2021-06-22 | 广州万协通信息技术有限公司 | 一种对多加密芯片的并发机制调度方法、装置及存储介质 |
CN116070240A (zh) * | 2023-02-03 | 2023-05-05 | 广州万协通信息技术有限公司 | 多芯片调用机制的数据加密处理方法及装置 |
CN116070240B (zh) * | 2023-02-03 | 2024-03-08 | 广州万协通信息技术有限公司 | 多芯片调用机制的数据加密处理方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7568055B2 (en) | Data processing apparatus for selecting either a PIO data transfer method or a DMA data transfer method | |
US20110103587A1 (en) | Data concealing apparatus, data decryption apparatus and image forming apparatus having data encrypting function | |
US20040170274A1 (en) | Image forming apparatus and method for inputting encryption key setting | |
JP2006292921A (ja) | 暗号処理装置 | |
JP4791741B2 (ja) | データ処理装置とデータ処理方法 | |
JP2009130726A (ja) | 画像読取装置、及び画像形成装置 | |
JP2009126033A (ja) | プリンタ、および、プリンタ機能を備えた複合機 | |
JP2006261955A (ja) | 画像形成システム、画像形成方法、情報処理装置および情報処理方法 | |
JP2006186974A (ja) | 画像形成装置及びその制御方法、制御プログラム | |
JP2016181836A (ja) | 情報処理装置、暗号装置、情報処理装置の制御方法、およびプログラム | |
JP2006243998A (ja) | 画像形成システム | |
US10019584B2 (en) | Performance of image forming functions based on encrypted data stored in volatile memory | |
JP2011114751A (ja) | 画像処理装置 | |
JP2007208696A (ja) | 暗号処理回路及び印刷装置 | |
JP2006197049A (ja) | 画像処理装置および画像処理方法およびコンピュータが読み取り可能なプログラムを格納した記憶媒体およびプログラム | |
JP2006108898A (ja) | 通信インタフェース装置及び暗号通信方法、画像形成装置、プログラム、記録媒体 | |
JP4401885B2 (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム | |
JP2006212812A (ja) | セキュリティーモードを持つ印刷装置 | |
JP2006018398A (ja) | 印刷制御装置及び印刷制御方法 | |
JP2007226463A (ja) | 情報処理装置及び情報処理方法 | |
JP4070633B2 (ja) | 画像形成装置 | |
JP2006020029A (ja) | 画像入出力装置 | |
JP5385681B2 (ja) | 画像形成装置用集積回路 | |
JP2020025314A (ja) | 情報処理装置、暗号装置、情報処理装置の制御方法、およびプログラム | |
JP2008060807A (ja) | イメージ追跡システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |