JP2006291242A - Gold plating liquid, gold plating method, method for fabricating semiconductor device, and semiconductor device - Google Patents

Gold plating liquid, gold plating method, method for fabricating semiconductor device, and semiconductor device Download PDF

Info

Publication number
JP2006291242A
JP2006291242A JP2005109507A JP2005109507A JP2006291242A JP 2006291242 A JP2006291242 A JP 2006291242A JP 2005109507 A JP2005109507 A JP 2005109507A JP 2005109507 A JP2005109507 A JP 2005109507A JP 2006291242 A JP2006291242 A JP 2006291242A
Authority
JP
Japan
Prior art keywords
gold plating
bump
plating solution
semiconductor device
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005109507A
Other languages
Japanese (ja)
Inventor
Takeshi Matsumoto
健 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005109507A priority Critical patent/JP2006291242A/en
Publication of JP2006291242A publication Critical patent/JP2006291242A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a level difference part of a surface protective film from appearing on the surface of a bump formed thereon. <P>SOLUTION: The concentration of thallium in a sulfurous acid based gold plating liquid for forming a bump is set to the high one of about 30 mg/l, thus the grains of the crystals of the gold plating are made larger than the conventional ones, and a bump 7 is formed by the large gold plating crystals. For example, by performing the gold plating under the conditions that gold plating liquid temperature is 60 to 65 degrees and gold plating current density is 0.4 to 0.8 A/dm<SP>2</SP>, the formation of the bump having a surface condition free from a level difference is made possible regardless of the level difference in a polyimide film as a substrate. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、金めっき液および金めっき方法および半導体装置の製造方法および半導体装置に関するものである。   The present invention relates to a gold plating solution, a gold plating method, a semiconductor device manufacturing method, and a semiconductor device.

半導体装置、特にバンプ形成において用いられるバンプ形状および形成方法において従来の技術について説明する。   A conventional technique in a semiconductor device, in particular, a bump shape and a formation method used in bump formation will be described.

図５（ａ）〜（ｆ）は従来のバンプ形成方法について示すものである。以下にこのバンプの形成方法についてその内容を説明する。   5A to 5F show a conventional bump formation method. The contents of the bump forming method will be described below.

図５（ａ）に示すように、まず、拡散工程において、バンプ７を形成する前に半導体チップ内に半導体装置の内部回路を形成する。その際、外部出力と接続する部分について、アルミニウムなどで半導体電極１を形成する。また、半導体電極１以外の部分を表面保護膜としてポリイミド膜２で覆う。このポリイミド膜２は、出来る限り薄く（３μｍ程度）形成することがポイントである。   As shown in FIG. 5A, first, in the diffusion step, an internal circuit of the semiconductor device is formed in the semiconductor chip before the bumps 7 are formed. At that time, the semiconductor electrode 1 is formed of aluminum or the like for the portion connected to the external output. Further, a portion other than the semiconductor electrode 1 is covered with a polyimide film 2 as a surface protective film. The point is to form the polyimide film 2 as thin as possible (about 3 μm).

図５（ｂ）に示すように、次に、半導体チップ全体にバリアメタル３をスパッタリング等で蒸着する。このバリアメタル３はバンプを金めっき方式で形成する場合に電極として用いる。バリアメタル３は通常、２層に分けて蒸着され、１層目は半導体電極１に近い材質、２層目はバンプ７に近い材質が用いられる。   Next, as shown in FIG. 5B, the barrier metal 3 is deposited on the entire semiconductor chip by sputtering or the like. This barrier metal 3 is used as an electrode when bumps are formed by a gold plating method. The barrier metal 3 is usually deposited in two layers, and the first layer is made of a material close to the semiconductor electrode 1 and the second layer is made of a material close to the bump 7.

図５（ｃ）に示すように、次に、このバリアメタル３の上のバンプレジスト６を塗布する。通常、バンプレジスト６は形成するバンプ高さより５μｍ程度高めにして形成する。バンプ７は一般的に１５〜２０μｍ程度の高さにする為、バンプレジスト６の膜厚は２０〜２５μｍ程度にするのが一般的である。その後、暗室工程でバンプマスク４を用いて、バンプ７を形成する部分のみＵＶ５を当て露光する。本従来例ではバンプレジスト６にポジタイプのものを使用しているが、もしネガタイプのものを使用すればＵＶを当てる部分は反転する。   Next, as shown in FIG. 5C, a bump resist 6 on the barrier metal 3 is applied. Usually, the bump resist 6 is formed to be about 5 μm higher than the bump height to be formed. Since the bump 7 is generally about 15 to 20 μm in height, the film thickness of the bump resist 6 is generally about 20 to 25 μm. Thereafter, the bump mask 4 is used in the dark room process, and only the portion where the bump 7 is formed is exposed to UV5. In this conventional example, a positive type is used for the bump resist 6, but if a negative type is used, the portion to which UV is applied is reversed.

図５（ｄ）に示すように、その後、現像工程で現像を行い、バンプ７を形成する部分のバンプレジスト６のみ除去する。   As shown in FIG. 5D, after that, development is performed in a development process, and only the bump resist 6 in the portion where the bump 7 is formed is removed.

図５（ｅ）に示すように、その後、金めっき工程でバンプ７の形成を行う。金めっき方式としては電解めっきを用いる。金めっき液にはシアン系のものや亜硫酸系のものなどがあるが、ここでは亜硫酸系の金めっき液を用いる。   As shown in FIG. 5E, thereafter, bumps 7 are formed in a gold plating process. Electrolytic plating is used as the gold plating method. The gold plating solution includes cyan type and sulfite type. Here, a sulfite type gold plating solution is used.

図５（ｆ）に示すように、その後、バンプレジスト６を除去する。   As shown in FIG. 5F, thereafter, the bump resist 6 is removed.

図５（ｇ）に示すように、その後、エッチング工程でバリアメタル３のエッチングを行う。エッチングはバリアメタル３が２層で形成された場合は、バリアメタル３の材質により２回に分けて行う。最後にアニール等を行い完成する。
特開平１０−２５１８８７号公報 Thereafter, as shown in FIG. 5G, the barrier metal 3 is etched in an etching process. Etching is performed in two steps depending on the material of the barrier metal 3 when the barrier metal 3 is formed in two layers. Finally, annealing is performed to complete.
Japanese Patent Laid-Open No. 10-251887

しかしながら図５に示すバンプ形成方法で形成したバンプの場合、図６（ａ）に示すように表面保護膜にポリイミド膜２を使用している為、どうしてもポリイミド膜２の段差部分がバンプ７の表面に出てしまう。その理由としてポリイミド膜は薄く形成することが非常に困難な材質であり、通常に形成した場合３μｍ程度の膜厚になってしまうからである。すなわちバンプ７のバンプ表面段差８が３μｍ程度になってしまう恐れが発生する。仮にそうなった場合、バンプ工程の後工程である組立工程（代表例 ＴＣＰ：テープ・キャリア・パッケージ、ＣＯＦ：チップ・オン・フィルム、ＣＯＧ：チップ・オン・ガラスなど）でこのバンプ表面段差８により組立異常が発生してしまう恐れがあるからである。   However, in the case of the bump formed by the bump forming method shown in FIG. 5, since the polyimide film 2 is used for the surface protective film as shown in FIG. It will come out. The reason is that the polyimide film is a very difficult material to be formed thin, and when formed normally, the film thickness becomes about 3 μm. That is, the bump surface step 8 of the bump 7 may be about 3 μm. If this is the case, the bump surface step 8 may cause an assembly process (typical example: TCP: tape carrier package, COF: chip on film, COG: chip on glass, etc.) that is a subsequent process of the bump process. This is because an assembly error may occur.

また、図６（ｂ）に示すように表面保護膜をＳｉＮなどの薄膜保護膜９で形成し、バンプ７から外側に外した部分にポリイミド膜２を形成する方法もあるが、薄膜保護膜９を別途形成するプロセスが必要となるデメリットおよびポリイミド膜２でバンプ７を形成する部分以外をすべて保護することが不可能になってしまうデメリットがある。   In addition, as shown in FIG. 6B, there is a method in which the surface protective film is formed of a thin film protective film 9 such as SiN, and the polyimide film 2 is formed on the part removed from the bump 7 to the outside. There are a demerit that requires a separate process for forming the bump 7 and a demerit that it becomes impossible to protect all parts other than the portion where the bump 7 is formed with the polyimide film 2.

また、図６（ｃ）に示すようにバンプレジスト６が非常に厚い（２０〜２５μｍ程度）為、レジスト開口の為の露光時間が長くかかり、もし露光時間を短縮してしまうとバンプレジスト開口１０が当初の予定より小さくなってしまいそれに伴いバンプ７も小さくなってしまう恐れが発生する。   Further, as shown in FIG. 6C, since the bump resist 6 is very thick (about 20 to 25 μm), it takes a long exposure time for opening the resist. If the exposure time is shortened, the bump resist opening 10 is formed. May become smaller than originally planned, and the bumps 7 may become smaller accordingly.

したがって、本発明の目的は、上記問題点に鑑み、表面保護膜の段差部分がその上に形成されるバンプ表面に出てしまうことで組立異常が発生することを防止し、加えてバンプ自体も小さくならない金めっき液および金めっき方法および半導体装置の製造方法および半導体装置を提供することである。   Therefore, in view of the above-described problems, the object of the present invention is to prevent the assembly abnormality from occurring due to the stepped portion of the surface protective film coming out on the bump surface formed thereon, and also the bump itself. It is an object to provide a gold plating solution and a gold plating method that do not become small, a method for manufacturing a semiconductor device, and a semiconductor device.

上記目的を達成するため、本発明の請求項１記載の金めっき液は、亜硫酸系金めっき液中の成分であるタリウム濃度を２５〜３５ｍｇ／ｌにした。   In order to achieve the above object, the gold plating solution according to claim 1 of the present invention has a thallium concentration of 25 to 35 mg / l as a component in the sulfite-based gold plating solution.

請求項２記載の金めっき方法は、請求項１記載の金めっき液を使用し、金めっき液温度を６０〜６５度、金めっき電流密度を０．４〜０．８Ａ／ｄｍ２の条件で金めっきを行う。 The method of gold plating according to claim 2, wherein uses gold plating solution according to claim 1, the gold plating solution temperature 60 to 65 degrees, the gold plating current density under conditions of 0.4~0.8A / dm 2 Gold plating is performed.

請求項３記載の半導体装置の製造方法は、半導体電極を形成した半導体基板の全面を表面保護膜で覆い前記半導体電極上に前記表面保護膜の開口部を形成する工程と、前記半導体基板の全面にバリアメタルを形成し、前記表面保護膜の開口部に対応する前記バリアメタル上にバンプを形成する工程とを含み、前記バンプを形成する際、タリウム濃度を２５〜３５ｍｇ／ｌにした亜硫酸系金めっき液を使用し、金めっき液温度を６０〜６５度、金めっき電流密度を０．４〜０．８Ａ／ｄｍ２の条件で、前記バリアメタルを電極として金めっきを行ってバンプを形成する。 4. The method of manufacturing a semiconductor device according to claim 3, wherein the entire surface of the semiconductor substrate on which the semiconductor electrode is formed is covered with a surface protective film, and the opening of the surface protective film is formed on the semiconductor electrode. And forming a bump on the barrier metal corresponding to the opening of the surface protective film, and when forming the bump, the sulfite system having a thallium concentration of 25 to 35 mg / l Using a gold plating solution, forming a bump by performing gold plating using the barrier metal as an electrode under the conditions of a gold plating solution temperature of 60 to 65 degrees and a gold plating current density of 0.4 to 0.8 A / dm 2. To do.

請求項４記載の半導体装置は、半導体基板に形成された半導体電極と、前記半導体基板の全面を覆い前記半導体電極上に開口部を形成した表面保護膜と、前記表面保護膜の開口部に順に形成したバリアメタル膜およびバンプとを備え、前記表面保護膜がポリイミド膜からなり、前記バンプがタリウム濃度を２５〜３５ｍｇ／ｌにした亜硫酸系金めっき液を使用して形成した。   5. The semiconductor device according to claim 4, wherein a semiconductor electrode formed on the semiconductor substrate, a surface protective film covering the entire surface of the semiconductor substrate and having an opening formed on the semiconductor electrode, and an opening of the surface protective film are sequentially formed. The surface protection film was formed of a polyimide film, and the bump was formed using a sulfite-based gold plating solution having a thallium concentration of 25 to 35 mg / l.

本発明の請求項１記載の金めっき液によれば、亜硫酸系金めっき液中の成分であるタリウム濃度を２５〜３５ｍｇ／ｌにしたので、表面段差が形成される部位に金めっきを行う際に、段差部分が金めっきの表面に出てしまうことを抑えることができる。すなわち、亜硫酸系金めっき液中にタリウム濃度を３０ｍｇ／ｌ程度の高濃度に設定し、加えてこの金めっき液を用いて金めっきを行った場合、金めっきの結晶の粒子が従来のものより大きな粒子となる。この大きな金めっき結晶で形成される為、表面状態が下地の段差に関係なく表面段差の無い金めっきの形状が可能となる。   According to the gold plating solution of the first aspect of the present invention, the thallium concentration, which is a component in the sulfite-based gold plating solution, is set to 25 to 35 mg / l. Moreover, it can suppress that a level | step-difference part comes out on the surface of gold plating. That is, when the thallium concentration in the sulfite-based gold plating solution is set to a high concentration of about 30 mg / l, and gold plating is performed using this gold plating solution, the gold plating crystal particles are larger than the conventional one. Large particles. Since it is formed of this large gold-plated crystal, it is possible to form a gold-plated shape having no surface step regardless of the surface state regardless of the step of the base.

本発明の請求項２記載の金めっき方法によれば、請求項１記載の金めっき液を使用し、金めっき液温度を６０〜６５度、金めっき電流密度を０．４〜０．８Ａ／ｄｍ２の条件で金めっきを行うので、請求項１記載の金めっき液を使用して金めっきを行う条件として好ましい。 According to the gold plating method of claim 2 of the present invention, the gold plating solution of claim 1 is used, the gold plating solution temperature is 60 to 65 degrees, and the gold plating current density is 0.4 to 0.8 A / Since gold plating is performed under the condition of dm 2 , it is preferable as a condition for performing gold plating using the gold plating solution according to claim 1.

本発明の請求項３記載の半導体装置の製造方法によれば、バンプを形成する際、タリウム濃度を２５〜３５ｍｇ／ｌにした亜硫酸系金めっき液を使用し、金めっき液温度を６０〜６５度、金めっき電流密度を０．４〜０．８Ａ／ｄｍ２の条件で、バリアメタルを電極として金めっきを行ってバンプを形成するので、表面保護膜の開口部による段差部分がバンプの表面に出てしまうことを抑えることができ、バンプ工程の後工程である組立工程でこのバンプ表面段差により組立異常が発生してしまうことを抑えることができる。すなわち、亜硫酸系金めっき液中にタリウム濃度を３０ｍｇ／ｌ程度の高濃度に設定し、加えてこの金めっき液を用いて金めっきを行った場合、金めっきの結晶の粒子が従来のものより大きな粒子となる。この大きな金めっき結晶でバンプが形成される為、バンプ表面状態が下地である表面保護膜の開口部による段差に関係なく表面段差の無いバンプの形成が可能となる。 According to the method for manufacturing a semiconductor device according to claim 3 of the present invention, when the bump is formed, a sulfite-based gold plating solution having a thallium concentration of 25 to 35 mg / l is used, and the gold plating solution temperature is set to 60 to 65. The bumps are formed by performing gold plating using the barrier metal as an electrode under the condition that the gold plating current density is 0.4 to 0.8 A / dm 2. It is possible to suppress the occurrence of an abnormal assembly due to the bump surface step in the assembly process which is a subsequent process of the bump process. That is, when the thallium concentration is set to a high concentration of about 30 mg / l in the sulfite-based gold plating solution, and the gold plating is performed using this gold plating solution, the gold plating crystal particles are larger than the conventional one. Large particles. Since bumps are formed with this large gold-plated crystal, it is possible to form bumps having no surface step regardless of the bump surface state due to the step due to the opening of the surface protective film.

また、バンプを形成する際のバンプレジストが非常に厚い（２０〜２５μｍ程度）為、レジスト開口の為の露光時間が長くかかり、もし露光時間を短縮してしまうとバンプレジスト開口が当初の予定より小さくなってしまいそれに伴いバンプも小さくなってしまう恐れがあったが、上記手段を用いることで、金めっき結晶の粒子を大きくすることが可能となり、バンプ自体がバンプレジストに沿って形成されない。すなわち金めっき結晶の大きな粒子によりバンプレジストが押し広げられバンプレジスト開口より大きなバンプ形成が可能となる。したがって、レジスト開口の為の露光時間を短縮してしまいバンプレジスト開口が小さくなってしまった場合でも、そのバンプレジスト開口以上の大きさのバンプ形成が可能となる。   Also, since the bump resist when forming the bump is very thick (about 20 to 25 μm), it takes a long exposure time for opening the resist, and if the exposure time is shortened, the bump resist opening is longer than originally planned. Although there is a risk that the bump becomes smaller and the bump becomes smaller, the use of the above means makes it possible to increase the size of the gold-plated crystal particles, and the bump itself is not formed along the bump resist. That is, the bump resist is spread by the large particles of the gold plating crystal, and a bump can be formed larger than the bump resist opening. Therefore, even when the exposure time for opening the resist is shortened and the bump resist opening becomes small, it is possible to form a bump larger than the bump resist opening.

本発明の請求項４記載の半導体装置によれば、表面保護膜がポリイミド膜からなり、バンプがタリウム濃度を２５〜３５ｍｇ／ｌにした亜硫酸系金めっき液を使用して形成したので、金めっきの結晶の粒子が従来のものより大きな粒子となる。この大きな金めっき結晶でバンプが形成される為、バンプ表面状態が下地であるポリイミド膜の段差に関係なく表面段差の無いバンプの形成が可能となる。すなわち、ポリイミド膜は薄く形成することが困難な材質であり、従来はどうしてもポリイミド膜の段差部分がバンプの表面に出てしまい、バンプの表面段差８が３μｍ程度になってしまう恐れが発生し、バンプ工程の後工程である組立工程でこのバンプ表面段差により組立異常が発生してしまう恐れがあったがこの対策が可能となる。   According to the semiconductor device of claim 4 of the present invention, the surface protective film is made of a polyimide film, and the bump is formed using a sulfite-based gold plating solution having a thallium concentration of 25 to 35 mg / l. The crystal grains become larger than the conventional grains. Since the bumps are formed with this large gold-plated crystal, it is possible to form bumps having no surface step regardless of the bump surface state of the underlying polyimide film. That is, the polyimide film is a material that is difficult to form thinly. Conventionally, the step portion of the polyimide film inevitably appears on the surface of the bump, and the bump surface step 8 may be about 3 μm. Although there is a possibility that an assembly abnormality may occur due to the bump surface step in the assembly process which is a subsequent process of the bump process, this countermeasure can be taken.

本発明の実施形態を図１〜図４に基づいて説明する。   An embodiment of the present invention will be described with reference to FIGS.

図１は本発明の実施形態の半導体装置の製造方法として、バンプ形成方法について示すものである。以下にこのバンプ形成方法において、その内容を説明する。   FIG. 1 shows a bump forming method as a method for manufacturing a semiconductor device according to an embodiment of the present invention. The contents of this bump forming method will be described below.

図１（ａ）に示すように、まず、拡散工程で半導体基板に、半導体装置の内部回路を形成するとともに、外部電極パッドである半導体電極１を形成する。通常、半導体電極１の材質はＡｌで形成される。またマイグレーション対策の為、Ｃｕ、Ｓｉ等を混ぜる場合もある。その後、表面保護膜としてポリイミド膜２を使用し、このポリイミド膜２で半導体電極１および半導体装置の全体を覆う。この目的としては半導体装置の内部回路や半導体電極等を力学的なダメージから保護することである。またポリイミドを使用する意味としては他の表面保護膜であるＳｉＮと比較して柔らかく弾力性もあり、力学的なショックに強い為である。また半導体装置の配線などの段差のカバレージに関してもポリイミドの方が良好である。またポリイミド膜２には感光性のものを使用するのが一般的である。その後フォトリソグラフィ工程等で半導体電極１上にポリイミド膜２の開口部分を形成する。以下、図１（ｂ）〜（ｅ）に示すように、半導体基板の全面にバリアメタル３を形成し、表面保護膜２の開口部に対応するバリアメタル３上にバンプ７を形成する。   As shown in FIG. 1A, first, an internal circuit of a semiconductor device is formed on a semiconductor substrate in a diffusion process, and a semiconductor electrode 1 as an external electrode pad is formed. Usually, the material of the semiconductor electrode 1 is made of Al. Moreover, Cu, Si, etc. may be mixed as a countermeasure against migration. Thereafter, a polyimide film 2 is used as a surface protective film, and the polyimide film 2 covers the semiconductor electrode 1 and the entire semiconductor device. The purpose of this is to protect the internal circuits and semiconductor electrodes of the semiconductor device from mechanical damage. The meaning of using polyimide is that it is softer and more resilient than SiN, which is another surface protective film, and is resistant to mechanical shock. Polyimide is also better in terms of coverage of steps such as wiring of semiconductor devices. The polyimide film 2 is generally a photosensitive film. Thereafter, an opening portion of the polyimide film 2 is formed on the semiconductor electrode 1 by a photolithography process or the like. Hereinafter, as shown in FIGS. 1B to 1E, the barrier metal 3 is formed on the entire surface of the semiconductor substrate, and the bump 7 is formed on the barrier metal 3 corresponding to the opening of the surface protective film 2.

すなわち、図１（ｂ）に示すように、半導体チップ全面、半導体電極１全面にバリアメタル３をスパッタリング等で形成する。バリアメタル３は通常、２層で形成される。本実施形態においては、バリアメタル１層目としては、半導体電極１の材質であるＡｌに近い金属であるＴｉやＴｉＷ等が用いられる。また、バリアメタル２層目としては、バンプ７の材質が金である為、金に近い金属であるＰｄやＣｕまたはＡｕが使用される。この理由としては、半導体電極１のＡｌ上に直接ＰｄやＣｕやＡｕを形成すると、Ａｌとバリアメタル３との強度が非常に弱くなるからであり、また、ＴｉやＴｉＷ上にバンプ７を形成すると、バリアメタル３とバンプ７との強度が非常に弱くなるからである。   That is, as shown in FIG. 1B, the barrier metal 3 is formed on the entire surface of the semiconductor chip and the entire surface of the semiconductor electrode 1 by sputtering or the like. The barrier metal 3 is usually formed of two layers. In the present embodiment, Ti, TiW, or the like, which is a metal close to Al, which is the material of the semiconductor electrode 1, is used as the first barrier metal layer. Further, as the second barrier metal layer, the material of the bump 7 is gold, so Pd, Cu, or Au, which is a metal close to gold, is used. The reason for this is that if Pd, Cu, or Au is directly formed on Al of the semiconductor electrode 1, the strength of Al and the barrier metal 3 becomes very weak, and the bump 7 is formed on Ti or TiW. This is because the strength of the barrier metal 3 and the bump 7 becomes very weak.

図１（ｃ）に示すように、その後、このバリアメタル３の上のバンプレジスト６を塗布する。通常、バンプレジスト６は形成する形成するバンプ高さより５μｍ程度高めにして形成する。バンプ７は一般的に１５〜２０μｍ程度の高さにする為、バンプレジスト６の膜厚は２０〜２５μｍ程度にするのが一般的である。その後、暗室工程でバンプマスク４を用いて、バンプ７を形成する部分のみＵＶ５を当て露光する。本実施形態ではバンプレジスト６にポジタイプのものを使用しているが、もしネガタイプのものを使用すればＵＶを当てる部分は反転する。またバンプレジスト６のポジネガについては後の金めっき工程で使用する金めっき液により選択するのが一般的である。   Thereafter, as shown in FIG. 1C, a bump resist 6 on the barrier metal 3 is applied. Usually, the bump resist 6 is formed to be about 5 μm higher than the height of the bump to be formed. Since the bump 7 is generally about 15 to 20 μm in height, the film thickness of the bump resist 6 is generally about 20 to 25 μm. Thereafter, the bump mask 4 is used in the dark room process, and only the portion where the bump 7 is formed is exposed to UV5. In the present embodiment, a positive type is used for the bump resist 6, but if a negative type is used, the portion to which UV is applied is reversed. Further, the positive / negative of the bump resist 6 is generally selected according to the gold plating solution used in the subsequent gold plating step.

図１（ｄ）に示すように、その後、現像工程で現像を行い、バンプ７を形成する部分のバンプレジスト６のみ除去し開口１０を形成する。   As shown in FIG. 1D, after that, development is performed in a development process, and only the bump resist 6 in the portion where the bump 7 is formed is removed to form the opening 10.

図１（ｅ）に示すように、その後、金めっき工程でバンプ７を形成する。本実施形態の金めっきは電解金めっき方法を用いる。この際、第１のポイントとしては金めっき液にはノンシアンの金めっき液である亜硫酸金めっき液を使用する。また第２のポイントとしては金めっき液の内容成分であるタリウムの濃度を高くすることがポイントである。特に本実施形態においてはタリウム濃度を３０ｍｇ／ｌに設定することが望ましい。   As shown in FIG. 1E, bumps 7 are then formed in a gold plating process. The gold plating of this embodiment uses an electrolytic gold plating method. At this time, as a first point, a gold sulfite gold plating solution that is a non-cyanide gold plating solution is used as the gold plating solution. The second point is to increase the concentration of thallium, which is the content component of the gold plating solution. In particular, in the present embodiment, it is desirable to set the thallium concentration to 30 mg / l.

図１（ｆ）に示すように、その後、不要部分のバンプレジスト５を除去する。   As shown in FIG. 1F, the unnecessary portion of the bump resist 5 is then removed.

図１（ｇ）に示すように、その後、エッチング工程で、バリアメタル４の除去を行う。エッチングはバリアメタル４が２層で形成された場合は、バリアメタル４の材質により、２回に分けて行う。最後にアニール等を行い完成する。   As shown in FIG. 1G, thereafter, the barrier metal 4 is removed in an etching process. When the barrier metal 4 is formed in two layers, the etching is performed in two steps depending on the material of the barrier metal 4. Finally, annealing is performed to complete.

ここで図１（ｅ）の工程において、タリウムの効果について詳細に説明する。すなわち、亜硫酸金めっき液には溶液中に金、ナトリウム、亜硫酸、硫酸、タリウムなどがイオン化して溶解している。そのうちタリウムが金めっき液中で果たす役割は、第１に金めっき液を安定させることすなわち金の無電解析出を防ぐこと、第２にバンプの結晶状態を変化させることである。以下図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）でタリウムがバンプの結晶状態を変化させることについて詳細に説明する。   Here, the effect of thallium will be described in detail in the step of FIG. That is, gold, sodium, sulfurous acid, sulfuric acid, thallium and the like are ionized and dissolved in the gold sulfite plating solution. Among them, the role that thallium plays in the gold plating solution is to stabilize the gold plating solution, that is, to prevent the electroless deposition of gold, and secondly to change the crystal state of the bump. Hereinafter, it will be described in detail that thallium changes the crystal state of the bump with reference to FIGS. 2 (a) to 2 (c) and FIGS. 3 (a) to 3 (c).

図２（ａ）〜（ｃ）は本発明の比較例としてタリウムを少なく（１０ｍｇ／ｌ）入れた金めっき液を用いた場合の金めっきおよびその際の結晶状態を示した図である。   FIGS. 2A to 2C are diagrams showing gold plating and a crystal state at that time when a gold plating solution containing a small amount of thallium (10 mg / l) is used as a comparative example of the present invention.

図２（ａ）に示すように、元来、金めっきを行うことで形成される金めっき結晶の粒子はある一定の大きさで電極上に積み上がることでバンプ７を形成している。しかしタリウムを少なく金めっき液に添加した場合、金めっき結晶１１の粒子が小さい状態で形成される傾向が強くなる。   As shown in FIG. 2A, the gold-plated crystal particles that are originally formed by performing gold plating are stacked on the electrode in a certain size to form bumps 7. However, when a small amount of thallium is added to the gold plating solution, the tendency for the gold plating crystal 11 particles to be formed in a small state increases.

図２（ｂ）に示すように、したがってこの小さな粒子の金めっき結晶１１でバンプ７が形成される為、ポリイミド膜２の段差をそのままバンプ表面段差としてしまう。   As shown in FIG. 2B, therefore, the bump 7 is formed by the gold-plated crystal 11 of such small particles, so that the step of the polyimide film 2 becomes the bump surface step as it is.

図２（ｃ）は図２（ｂ）の状態のバンプ７を上面から見た図であるが、バンプ自体がバンプレジスト６に沿って形成されている。   FIG. 2C is a view of the bump 7 in the state of FIG. 2B as viewed from above, and the bump itself is formed along the bump resist 6.

図３（ａ）〜（ｃ）は本発明の実施形態としてタリウムを多く（３０ｍｇ／ｌ）入れた金めっき液を用いた場合の金めっきおよびその際の結晶状態を示した図である。   FIGS. 3A to 3C are diagrams showing gold plating and a crystal state at that time when a gold plating solution containing a large amount of thallium (30 mg / l) is used as an embodiment of the present invention.

図３（ａ）に示すように、タリウムを少なく金めっき液に添加した場合、少ない場合と反対に金めっき結晶１１の粒子が大きくなる傾向が強くなる。   As shown in FIG. 3 (a), when a small amount of thallium is added to the gold plating solution, the tendency for the particles of the gold plating crystal 11 to increase becomes strong, contrary to the case where the amount is small.

図３（ｂ）に示すように、この大きな金めっき結晶１１でバンプ７が形成される為、バンプ表面状態が下地であるポリイミド膜３の段差に関係なく段差の無いバンプ７が形成される。   As shown in FIG. 3B, since the bumps 7 are formed with this large gold-plated crystal 11, the bumps 7 having no step are formed regardless of the step of the polyimide film 3 whose surface is the base.

図３（ｃ）は図３（ｂ）の状態のバンプ７を上面から見た図であるが、金めっき結晶１１の粒子が大きい為、バンプ７自体がバンプレジスト６に沿って形成されない。すなわち金めっき結晶１１の粒子によりバンプレジスト６が押し広げられバンプレジスト開口１０より大きなバンプ形成が可能となる。したがって、レジスト開口の為の露光時間を短縮してしまいバンプレジスト開口１０が小さくなってしまった場合でも、そのバンプレジスト開口１０以上の大きさのバンプ形成が可能となる。   FIG. 3C is a view of the bump 7 in the state of FIG. 3B as viewed from above, but the bump 7 itself is not formed along the bump resist 6 because the particles of the gold plating crystal 11 are large. That is, the bump resist 6 is expanded by the particles of the gold plating crystal 11, and a bump larger than the bump resist opening 10 can be formed. Therefore, even when the exposure time for the resist opening is shortened and the bump resist opening 10 becomes small, a bump having a size larger than that of the bump resist opening 10 can be formed.

また図４（ａ）、（ｂ）を用いてタリウム濃度による効果について説明する。   The effect of thallium concentration will be described with reference to FIGS. 4 (a) and 4 (b).

図４（ａ）に示すように、これは金めっき液中のタリウム濃度とその金めっき液を使用してバンプ７を形成した場合の金めっき段差埋め込み量について示すものである。この時の金めっき条件として液温度６０度、電流密度０．８Ａ／ｄｍ２、金めっき装置は噴流式のものを使用している。グラフよりタリウム濃度が低い（５〜１５ｍｇ／ｌ）の場合、段差はほとんど埋め込み出来ないが、タリウム濃度を高く（２５〜３５ｍｇ／ｌ）にした場合埋め込み量が急激に増加していることがわかる。特に今回はポリイミド膜２の膜厚が３μｍ程度ある為、タリウム濃度を３０ｍｇ／ｌ程度にすることが望ましいこともこのグラフから読み取れる。 As shown in FIG. 4A, this shows the thallium concentration in the gold plating solution and the gold plating step filling amount when the bump 7 is formed using the gold plating solution. As the gold plating conditions at this time, a liquid temperature of 60 degrees, a current density of 0.8 A / dm 2 , and a gold plating apparatus is used. It can be seen from the graph that when the thallium concentration is low (5 to 15 mg / l), almost no step can be embedded, but when the thallium concentration is high (25 to 35 mg / l), the amount of embedding increases rapidly. . In particular, since the thickness of the polyimide film 2 is about 3 μm this time, it can be seen from this graph that the thallium concentration is preferably about 30 mg / l.

図４（ｂ）に示すように、またこれは金めっき液中のタリウム濃度とその金めっき液を使用してバンプ７を形成した場合の金めっきバンプ膨らみ（片側）量について示すものである。この時の金めっき条件として液温度６０度、電流密度０．８Ａ／ｄｍ２、金めっき装置は噴流式のものを使用している。グラフよりこちらもタリウム濃度が低い（５〜１５ｍｇ／ｌ）場合、バンプ７はほとんど膨らまないが、タリウム濃度を高く（２５〜３５ｍｇ／ｌ）にした場合バンプ膨らみ量が急激に増加していることがわかる。 As shown in FIG. 4B, this shows the thallium concentration in the gold plating solution and the amount of gold plating bump swelling (one side) when the bump 7 is formed using the gold plating solution. As the gold plating conditions at this time, a liquid temperature of 60 degrees, a current density of 0.8 A / dm 2 , and a gold plating apparatus is used. From the graph, the bump 7 hardly swells when the thallium concentration is low (5 to 15 mg / l), but the bump bulge amount increases rapidly when the thallium concentration is high (25 to 35 mg / l). I understand.

本発明に係る金めっき液および金めっき方法および半導体装置の製造方法および半導体装置は、金めっき方法を用いたバンプ形成方法やそのバンプ形成方法を用いたバンプ付半導体装置として有用である。   The gold plating solution, the gold plating method, the semiconductor device manufacturing method, and the semiconductor device according to the present invention are useful as a bump forming method using the gold plating method and a bumped semiconductor device using the bump forming method.

本発明の実施形態として、半導体装置の製造工程、特にバンプ形成において用いられる方法の概略を示す工程図である。FIG. 3 is a process diagram showing an outline of a method used in a semiconductor device manufacturing process, in particular, bump formation, as an embodiment of the present invention. 本発明の比較例として、亜硫酸系金めっき液中のタリウムがバンプの結晶状態をどのように変化させるかについての概略説明図である。It is a schematic explanatory drawing about how thallium in a sulfurous acid system gold plating solution changes the crystal state of a bump as a comparative example of the present invention. 本発明の実施形態として、亜硫酸系金めっき液中のタリウムがバンプの結晶状態をどのように変化させるかについての概略説明図である。It is a schematic explanatory drawing about how thallium in a sulfurous acid system gold plating solution changes the crystal state of a bump as an embodiment of the present invention. 本発明の実施形態として、タリウム濃度による効果についての概略説明図（グラフ）である。It is a schematic explanatory drawing (graph) about the effect by thallium concentration as an embodiment of the present invention. 従来の半導体装置の製造工程、特にバンプ形成において用いられる方法の概略を示す工程図である。It is process drawing which shows the outline of the manufacturing process of the conventional semiconductor device, especially the method used in bump formation. 従来の半導体装置の製造工程、特にバンプ形成において発生する問題点の概略説明図である。It is a schematic explanatory drawing of the problem which generate | occur | produces in the manufacturing process of the conventional semiconductor device, especially bump formation.

符号の説明Explanation of symbols

１ 半導体電極
２ 表面保護膜
３ バリアメタル
４ バンプマスク
５ ＵＶ
６ バンプレジスト
７ バンプ
８ バンプ表面段差部分
９ 薄膜保護膜
１０ バンプレジスト開口
１１ 金めっき結晶 DESCRIPTION OF SYMBOLS 1 Semiconductor electrode 2 Surface protective film 3 Barrier metal 4 Bump mask 5 UV
6 Bump resist 7 Bump 8 Bump surface step 9 Thin film protective film 10 Bump resist opening 11 Gold-plated crystal

Claims (4)

亜硫酸系金めっき液中の成分であるタリウム濃度を２５〜３５ｍｇ／ｌにしたことを特徴とする金めっき液。   A gold plating solution characterized in that a thallium concentration, which is a component in a sulfite-based gold plating solution, is 25 to 35 mg / l. 請求項１記載の金めっき液を使用し、金めっき液温度を６０〜６５度、金めっき電流密度を０．４〜０．８Ａ／ｄｍ２の条件で金めっきを行うことを特徴とする金めっき方法。 Gold claim 1 using a gold plating solution according, gold plating solution temperature 60 to 65 degrees, and performing gold plating gold plating current density under conditions of 0.4~0.8A / dm 2 Plating method. 半導体電極を形成した半導体基板の全面を表面保護膜で覆い前記半導体電極上に前記表面保護膜の開口部を形成する工程と、前記半導体基板の全面にバリアメタルを形成し、前記表面保護膜の開口部に対応する前記バリアメタル上にバンプを形成する工程とを含み、前記バンプを形成する際、タリウム濃度を２５〜３５ｍｇ／ｌにした亜硫酸系金めっき液を使用し、金めっき液温度を６０〜６５度、金めっき電流密度を０．４〜０．８Ａ／ｄｍ２の条件で、前記バリアメタルを電極として金めっきを行ってバンプを形成することを特徴とする半導体装置の製造方法。 A step of covering the entire surface of the semiconductor substrate on which the semiconductor electrode is formed with a surface protective film and forming an opening of the surface protective film on the semiconductor electrode; forming a barrier metal on the entire surface of the semiconductor substrate; Forming a bump on the barrier metal corresponding to the opening, and using the sulfite-based gold plating solution having a thallium concentration of 25 to 35 mg / l when forming the bump, A bump is formed by performing gold plating using the barrier metal as an electrode under conditions of 60 to 65 degrees and a gold plating current density of 0.4 to 0.8 A / dm 2 . 半導体基板に形成された半導体電極と、前記半導体基板の全面を覆い前記半導体電極上に開口部を形成した表面保護膜と、前記表面保護膜の開口部に順に形成したバリアメタル膜およびバンプとを備え、前記表面保護膜がポリイミド膜からなり、前記バンプがタリウム濃度を２５〜３５ｍｇ／ｌにした亜硫酸系金めっき液を使用して形成したことを特徴とする半導体装置。   A semiconductor electrode formed on the semiconductor substrate; a surface protective film covering the entire surface of the semiconductor substrate; and an opening formed on the semiconductor electrode; a barrier metal film and a bump formed in order on the opening of the surface protective film; A semiconductor device, wherein the surface protection film is made of a polyimide film, and the bumps are formed using a sulfite-based gold plating solution having a thallium concentration of 25 to 35 mg / l.
JP2005109507A 2005-04-06 2005-04-06 Gold plating liquid, gold plating method, method for fabricating semiconductor device, and semiconductor device Pending JP2006291242A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005109507A JP2006291242A (en) 2005-04-06 2005-04-06 Gold plating liquid, gold plating method, method for fabricating semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005109507A JP2006291242A (en) 2005-04-06 2005-04-06 Gold plating liquid, gold plating method, method for fabricating semiconductor device, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2006291242A true JP2006291242A (en) 2006-10-26

Family

ID=37412132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005109507A Pending JP2006291242A (en) 2005-04-06 2005-04-06 Gold plating liquid, gold plating method, method for fabricating semiconductor device, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2006291242A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008115449A (en) * 2006-11-07 2008-05-22 Ne Chemcat Corp Non-cyanogen-based gold electroplating bath for forming gold bump or gold wiring
WO2010104116A1 (en) 2009-03-10 2010-09-16 関東化学株式会社 Electroless gold plating solution for forming fine gold structure, method of forming fine gold structure using same, and fine gold structure formed using same
US8026163B2 (en) 2009-11-13 2011-09-27 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
JP2020009997A (en) * 2018-07-12 2020-01-16 上村工業株式会社 Conductive bump, and electroless platinum plating bath
CN115029750A (en) * 2022-04-18 2022-09-09 福建中科光芯光电科技有限公司 Process method for electroplating gold on semiconductor material

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008115449A (en) * 2006-11-07 2008-05-22 Ne Chemcat Corp Non-cyanogen-based gold electroplating bath for forming gold bump or gold wiring
WO2010104116A1 (en) 2009-03-10 2010-09-16 関東化学株式会社 Electroless gold plating solution for forming fine gold structure, method of forming fine gold structure using same, and fine gold structure formed using same
KR20120005451A (en) 2009-03-10 2012-01-16 간토 가가꾸 가부시키가이샤 Electroless gold plating solution for forming fine gold structure, method of forming fine gold structure using same, and fine gold structure formed using same
US9345145B2 (en) 2009-03-10 2016-05-17 Kanto Kagaku Kabushiki Kaisha Electroless gold plating solution for forming fine gold structure, method of forming fine gold structure using same, and fine gold structure formed using same
US8026163B2 (en) 2009-11-13 2011-09-27 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
JP2020009997A (en) * 2018-07-12 2020-01-16 上村工業株式会社 Conductive bump, and electroless platinum plating bath
JP7148300B2 (en) 2018-07-12 2022-10-05 上村工業株式会社 Conductive Bump and Electroless Pt Plating Bath
CN115029750A (en) * 2022-04-18 2022-09-09 福建中科光芯光电科技有限公司 Process method for electroplating gold on semiconductor material

Similar Documents

Publication Publication Date Title
JP3172501B2 (en) Titanium-tungsten alloy etching method and etchant solution
JP4354469B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9391036B2 (en) Semiconductor device and manufacturing method thereof
US20070224798A1 (en) Semiconductor device and medium of fabricating the same
US20030080420A1 (en) Semiconductor chip and wiring board and manufacturing method of the same, semiconductor wafer, semiconductor device, circuit board, and electronic instrument
JP2009094249A (en) Semiconductor device and its mounting method and mounting structure of semiconductor device
KR101746480B1 (en) Method of manufacturing a semiconductor component and structure
JP4324572B2 (en) Bump formation method
JP2003324120A (en) Connecting terminal, its manufacturing method, semiconductor device and its manufacturing method
JP2006291242A (en) Gold plating liquid, gold plating method, method for fabricating semiconductor device, and semiconductor device
US8309373B2 (en) Method of manufacturing semiconductor device
JP2007287743A (en) Wiring board and semiconductor device using the same, and method of manufacturing the same
US7365429B2 (en) Semiconductor device and method for manufacturing the same
JP3184180B2 (en) Ti-W selective etching solution and etching method thereof
US20060244109A1 (en) Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions
JPH09199505A (en) Semiconductor device and its manufacture
JP3116573B2 (en) Bump electrode for semiconductor device and method of forming the same
JP2009231682A (en) Semiconductor device and manufacturing method thereof
JP5095991B2 (en) Manufacturing method of semiconductor device
JP3506686B2 (en) Method for manufacturing semiconductor device
JP2009135241A (en) Circuit board and manufacturing method thereof, and semiconductor device using the board
JP2004319549A (en) Semiconductor device and its manufacturing method
JP2005183641A (en) Semiconductor device and its manufacturing method
JP2005129665A (en) Semiconductor device and manufacturing method thereof
JP4971960B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061005