JP2006286002A - 分散型のマルチプロセッサシステム内において一貫性管理を行う方法、システムおよび装置 - Google Patents
分散型のマルチプロセッサシステム内において一貫性管理を行う方法、システムおよび装置 Download PDFInfo
- Publication number
- JP2006286002A JP2006286002A JP2006102826A JP2006102826A JP2006286002A JP 2006286002 A JP2006286002 A JP 2006286002A JP 2006102826 A JP2006102826 A JP 2006102826A JP 2006102826 A JP2006102826 A JP 2006102826A JP 2006286002 A JP2006286002 A JP 2006286002A
- Authority
- JP
- Japan
- Prior art keywords
- processor system
- address
- processor
- data command
- concentrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/251—Local memory within processor subsystem
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/253—Centralized memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Abstract
【解決手段】複数のデバイスのうちの一のデバイスからのデータコマンドを、複数のプロセッサシステム100のうちの一のプロセッサシステム100B内の第2アドレス集結部AC1Bに送信するステップと、他のプロセッサシステムであって、データコマンドにより送信されたデータを自身内に保存せしめる一つのプロセッサシステム100Aを選択するステップと、その選択されたプロセッサシステム100Aの第1アドレス集結部AC0Aに、データコマンドを送信するステップと、選択されたプロセッサシステム100Aの第1アドレス集結部AC0Aからのデータコマンドを、複数のプロセッサシステム100のそれぞれに含まれる第2アドレス集結部AC1にブロードキャストするステップを提供する方法および装置を提供する。
【選択図】図2
Description
Claims (38)
- 複数のデバイスのうちの一のデバイスからのデータコマンドを、複数のプロセッサシステムのうちの一のプロセッサシステム内の第2アドレス集結部に送信するステップと、
他のプロセッサシステムであって、前記データコマンドによりアドレス指定されたデータを自身内に保存せしめる一つのプロセッサシステムを選択するステップと、
前記選択されたプロセッサシステムの第1アドレス集結部に、前記データコマンドを送信するステップと、
前記選択されたプロセッサシステムの前記第1アドレス集結部から前記複数のプロセッサシステムのそれぞれに含まれる第2アドレス集結部に、前記データコマンドをブロードキャストするステップと、
を含むことを特徴とする方法。 - 各プロセッサシステムにおいて、前記第2アドレス集結部から当該プロセッサシステム内の複数のデバイスのそれぞれに前記データコマンドをブロードキャストするステップをさらに含むことを特徴とする請求項1に記載の方法。
- 各プロセッサシステムにおいて、前記デバイスからの前記ブロードキャストされたデータコマンドに対する一貫性に関する応答を前記第2アドレス集結部において取得するステップをさらに含むことを特徴とする請求項2に記載の方法。
- 各プロセッサシステムの前記第2アドレス集結部から前記選択されたプロセッサシステムの前記第1アドレス集結部に、前記一貫性に関する応答を送信するステップをさらに含むことを特徴とする請求項3に記載の方法。
- 前記選択されたプロセッサシステム内の前記第1アドレス集結部において取得された、前記一貫性に関する応答を統合するステップと、
前記選択されたプロセッサシステム内の前記第1アドレス集結部から、前記複数のプロセッサシステムのそれぞれに含まれる前記第2アドレス集結部に、前記統合された一貫性に関する応答をブロードキャストするステップと、
をさらに含むことを特徴とする請求項4に記載の方法。 - 各プロセッサシステムにおいて、前記第2アドレス集結部から当該プロセッサシステム内の複数のデバイスのそれぞれに、前記統合された一貫性に関する応答をブロードキャストするステップをさらに含むことを特徴とする請求項5に記載の方法。
- 複数のデバイスのうちの一のデバイスからのデータコマンドを、複数のプロセッサシステムのうちの一のプロセッサシステム内の第2アドレス集結部に送信するステップと、
他のプロセッサシステムであって、前記データコマンドによりアドレス指定されたデータを自身内に保存せしめる一つのプロセッサシステムを選択するステップと、
前記選択されたプロセッサシステムの第1アドレス集結部に、前記データコマンドを送信するステップと、
前記選択されたプロセッサシステムの前記第1アドレス集結部から、前記選択されたプロセッサシステム内の第2アドレス集結部に、前記データコマンドを送信するステップと、
を含むことを特徴とする方法。 - 前記選択されたプロセッサシステムに含まれる前記第2アドレス集結部から、前記選択されたプロセッサシステム内の複数のデバイスのそれぞれに、前記データコマンドをブロードキャストするステップと、
をさらに含むことを特徴とする請求項7に記載の方法。 - 前記選択されたプロセッサシステム内の複数のデバイスからの、前記ブロードキャストされたデータコマンドに対する一貫性に関する応答を、前記選択されたプロセッサシステム内の前記第2アドレス集結部において取得するステップをさらに含むことを特徴とする請求項8に記載の方法。
- 前記選択されたプロセッサシステム内の前記第2アドレス集結部から、前記選択されたプロセッサシステム内の前記第1アドレス集結部に、前記一貫性に関する応答を送信するステップをさらに含むことを特徴とする請求項9に記載の方法。
- 前記選択されたプロセッサシステム内の前記第1アドレス集結部において、前記一貫性に関する応答を統合するステップと、
前記選択されたプロセッサシステム内の前記第1アドレス集結部から、前記一のプロセッサシステムに含まれる前記第2アドレス集結部に、前記統合された一貫性に関する応答を送信するステップと、
をさらに含むことを特徴とする請求項10に記載の方法。 - 前記一のプロセッサシステム内の前記第2アドレス集結部から、前記一のプロセッサシステム内の複数のデバイスのそれぞれに、前記統合された一貫性に関する応答をブロードキャストするステップをさらに含むことを特徴とする請求項11に記載の方法。
- 共有メモリに動作可能に接続されうる複数のプロセッサであって、その複数のプロセッサのうちの少なくとも一つが、データの要求を行うデータコマンドを出力する複数のプロセッサと、
前記データコマンドを取得する機能を有する第1アドレス集結部と、
(i)前記データコマンドを取得する機能、(ii)当該プロセッサシステム以外の他の複数のプロセッサシステムであって、前記データコマンドによりアドレス指定されたデータを自身内に保存せしめる一つのプロセッサシステムを選択する機能、および(iii)前記選択されたプロセッサシステム内の第1アドレス集結部に前記データコマンドを送信する機能を有する第2アドレス集結部と、
を含むことを特徴とするプロセッサシステム。 - 当該プロセッサシステムは、前記他の複数のプロセッサシステムのうちの一つのプロセッサシステムの第1アドレス集結部によって選択された場合、前記選択されたプロセッサシステムになりうることを特徴とする請求項13に記載のプロセッサシステム。
- 前記第1アドレス集結部は、当該プロセッサシステム以外の他のプロセッサシステムに含まれる第2アドレス集結部から取得された前記データコマンドを、当該プロセッサシステム以外の他の複数のプロセッサシステムのそれぞれに含まれる第2アドレス集結部にブロードキャストする機能を有することを特徴とする請求項14に記載のプロセッサシステム。
- 前記選択されたプロセッサシステムの前記第2アドレス集結部は、前記複数のプロセッサのそれぞれに前記データコマンドをブロードキャストする機能を有することを特徴とする請求項15に記載のプロセッサシステム。
- 前記選択されたプロセッサシステムの前記第2アドレス集結部は、前記ブロードキャストされたデータコマンドに対する一貫性に関する応答を前記複数のプロセッサから取得する機能を有することを特徴とする請求項16に記載のプロセッサシステム。
- 前記選択されたプロセッサシステムの前記第2アドレス集結部は、前記選択されたプロセッサシステムの前記第1アドレス集結部に、前記一貫性に関する応答を送信する機能を有することを特徴とする請求項17に記載のプロセッサシステム。
- 前記選択されたプロセッサシステムの前記第1アドレス集結部は、前記一貫性に関する応答を統合し、複数のプロセッサシステムのそれぞれに含まれる前記第2アドレス集結部に、前記統合された一貫性に関する応答をブロードキャストする機能を有することを特徴とする請求項18に記載のプロセッサシステム。
- 前記選択されたプロセッサシステムの前記第2アドレス集結部は、当該プロセッサシステム内に含まれるそれぞれのデバイスに、前記統合された一貫性に関する応答をブロードキャストする機能を有することを特徴とする請求項19に記載のプロセッサシステム。
- 前記それぞれのプロセッサは、自身に接続されるローカルメモリをさらに有し、さらに前記ローカルメモリ内においてデータを操作できるよう前記共有メモリと前記ローカルメモリとの間でデータ転送を開始する機能を有することを特徴とする請求項13から20のいずれかに記載のプロセッサシステム。
- 前記プロセッサと前記ローカルメモリは、一つの共通の集積回路として一体化されることを特徴とする請求項21に記載のプロセッサシステム。
- 前記プロセッサ、そのプロセッサに関連付けられた前記ローカルメモリ、および前記共有メモリは、一つの共通の集積回路として一体化されることを特徴とする請求項21または22に記載のプロセッサシステム。
- 第1のプロセッサシステムと他の複数のプロセッサシステムとを含む装置であって、
前記第1のプロセッサシステムは、
共有メモリに動作可能に接続されうる複数のプロセッサであって、その複数のプロセッサのうちの少なくとも一つが、データを要求するデータコマンドを出力する複数のプロセッサと、
前記データコマンドを取得する機能を有する第1アドレス集結部と、
前記データコマンドを取得する機能を有する第2アドレス集結部と、
を有し、
前記他の複数のプロセッサシステムのそれぞれは、
それぞれの共有メモリに動作可能に接続される複数のプロセッサと、
前記データコマンドを取得する機能を有する第1アドレス集結部と、
前記データコマンドを取得する機能を有する第2アドレス集結部と、
を有し、
前記第1のプロセッサシステムの前記第2アドレス集結部は、(i)前記他の複数のプロセッサシステムであって、前記データコマンドによりアドレス指定されたデータを自身内に保存せしめる一つのプロセッサシステムを選択する機能、および(ii)前記選択されたプロセッサシステムの第1アドレス集結部に前記データコマンドを送信する機能を備えることを特徴とする装置。 - 前記選択されたプロセッサシステムの前記第1アドレス集結部は、前記他の複数のプロセッサシステムのそれぞれに含まれる前記第2アドレス集結部に、前記データコマンドをブロードキャストする機能を備えることを特徴とする請求項24に記載のプロセッサシステム。
- 各プロセッサシステム内の前記第2アドレス集結部は、当該プロセッサシステム内の複数のプロセッサのそれぞれに、前記データコマンドをブロードキャストする機能を備えることを特徴とする請求項25に記載のプロセッサシステム。
- 各プロセッサシステム内の前記第2アドレス集結部は、当該プロセッサシステム内に含まれる複数のプロセッサから、前記ブロードキャストされたデータコマンドに対する一貫性に関する応答を取得する機能を備えることを特徴とする請求項26に記載のプロセッサシステム。
- 各プロセッサシステム内の前記第2アドレス集結部は、前記選択されたプロセッサシステムの前記第1アドレス集結部に、前記一貫性に関する応答を送信する機能を備えることを特徴とする請求項27に記載のプロセッサシステム。
- 前記選択されたプロセッサシステムの前記第1アドレス集結部は、前記一貫性に関する応答を統合するとともに、前記複数のプロセッサシステムのそれぞれに含まれる前記第2アドレス集結部に、前記統合された一貫性に関する応答をブロードキャストする機能を備えることを特徴とする請求項28に記載のプロセッサシステム。
- 各プロセッサシステムの第2アドレス集結部は、当該プロセッサシステム内に含まれるそれぞれのデバイスに、前記統合された一貫性に関する応答をブロードキャストする機能を備えることを特徴とする請求項29に記載のプロセッサシステム。
- プロセッサシステムによる動作の実行を可能にするプログラムであって、
当該動作は、
複数のデバイスのうちの一のデバイスからのデータコマンドを、複数のプロセッサシステムのうちの一のプロセッサシステム内の第2アドレス集結部に送信するステップと、
他のプロセッサシステムであって、前記データコマンドによりアドレス指定されたデータを自身内に保存せしめる一つのプロセッサシステムを選択するステップと、
前記選択されたプロセッサシステムの第1アドレス集結部に、前記データコマンドを送信するステップと、
を含み、
前記データコマンドは、前記選択されたプロセッサシステムの前記第1アドレス集結部から、前記複数のプロセッサシステムのそれぞれに含まれる第2アドレス集結部にブロードキャストされることを特徴とするプログラム。 - 各プロセッサシステムにおいて、前記データコマンドは、前記第2アドレス集結部から当該プロセッサシステム内の複数のデバイスのそれぞれにブロードキャストされることを特徴とする請求項31に記載のプログラム。
- 各プロセッサシステムにおいて、前記複数のデバイスからの前記ブロードキャストされたデータコマンドに対する一貫性に関する応答は前記第2アドレス集結部において取得されることを特徴とする請求項32に記載のプログラム。
- 前記一貫性に関する応答は、各プロセッサシステムの前記第2アドレス集結部から前記選択されたプロセッサシステムの前記第1アドレス集結部に送信されることを特徴とする請求項33に記載のプログラム。
- 前記一貫性に関する応答が前記選択されたプロセッサシステムの前記第1アドレス集結部において統合され、さらに、その統合された一貫性に関する応答が、前記選択されたプロセッサシステムの前記第1アドレス集結部から、前記複数のプロセッサシステムのそれぞれに含まれる前記第2アドレス集結部にブロードキャストされることを特徴とする請求項34に記載のプログラム。
- 前記統合された一貫性に関する応答は、各プロセッサシステム内の前記第2アドレス集結部から、当該プロセッサシステムに含まれるデバイスのそれぞれにブロードキャストされることを特徴とする請求項35に記載のプログラム。
- プロセッサシステムによる動作の実行を可能にするプログラムであって、
当該動作は、
複数のデバイスのうちの一のデバイスからのデータコマンドを、複数のプロセッサシステムのうちの一のプロセッサシステム内の第2アドレス集結部に送信するステップと、
他のプロセッサシステムであって、前記データコマンドによりアドレス指定されたデータを自身内に保存せしめる一つのプロセッサシステムを選択するステップと、
前記選択されたプロセッサシステムの第1アドレス集結部に、前記データコマンドを送信するステップと、
前記データコマンドは、前記選択されたプロセッサシステムの前記第1アドレス集結部から、前記選択されたプロセッサシステムに含まれる第2アドレス集結部に送信されることを特徴とするプログラム。 - 請求項31から請求項37のいずれかのプログラムを格納する記録媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/098,621 US7818507B2 (en) | 2005-04-04 | 2005-04-04 | Methods and apparatus for facilitating coherency management in distributed multi-processor system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006286002A true JP2006286002A (ja) | 2006-10-19 |
JP4583327B2 JP4583327B2 (ja) | 2010-11-17 |
Family
ID=37393959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006102826A Active JP4583327B2 (ja) | 2005-04-04 | 2006-04-04 | 分散型のマルチプロセッサシステム内において一貫性管理を行う方法、システムおよび装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7818507B2 (ja) |
JP (1) | JP4583327B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008118184A (ja) * | 2006-10-31 | 2008-05-22 | Fujitsu Ltd | 処理装置及び処理モジュール |
JP2013528861A (ja) * | 2010-05-20 | 2013-07-11 | アップル インコーポレイテッド | サブバッファオブジェクト |
JP2021157771A (ja) * | 2018-10-18 | 2021-10-07 | シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッドShanghai Cambricon Information Technology Co., Ltd. | ネットワークオンチップによるデータ処理方法及び装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8631411B1 (en) | 2009-07-21 | 2014-01-14 | The Research Foundation For The State University Of New York | Energy aware processing load distribution system and method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0469763A (ja) * | 1990-07-10 | 1992-03-04 | Fujitsu Ltd | 階層型バス接続の並列計算機 |
JPH07200505A (ja) * | 1993-12-30 | 1995-08-04 | Hitachi Ltd | 一斉同報通信方法およびその装置 |
JPH09319693A (ja) * | 1996-05-28 | 1997-12-12 | Hitachi Ltd | データ転送装置および並列コンピュータシステム |
JP2000348000A (ja) * | 1999-06-03 | 2000-12-15 | Hitachi Ltd | 主記憶共有型マルチプロセッサシステム |
JP2002024198A (ja) * | 2000-07-06 | 2002-01-25 | Fujitsu Ltd | 分散共有メモリ型並列計算機 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754480A (en) * | 1985-04-03 | 1988-06-28 | Siemens Aktiengesellschaft | Circuit arrangement for telecommunication switching systems connected to line concentrator sub-exchanges by connecting channels |
US5349583A (en) * | 1991-08-16 | 1994-09-20 | International Business Machines Corporation | Multi-channel token ring |
US5546560A (en) * | 1993-06-22 | 1996-08-13 | Advance Micro Devices, Inc. | Device and method for reducing bus activity in a computer system having multiple bus-masters |
JP3210590B2 (ja) * | 1996-11-29 | 2001-09-17 | 株式会社日立製作所 | マルチプロセッサシステムおよびキャッシュコヒーレンシ制御方法 |
JP3959914B2 (ja) * | 1999-12-24 | 2007-08-15 | 株式会社日立製作所 | 主記憶共有型並列計算機及びそれに用いるノード制御装置 |
US6742145B2 (en) * | 2001-03-01 | 2004-05-25 | International Business Machines Corporation | Method of de-allocating multiple processor cores for an L2 correctable error |
US6526491B2 (en) | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
US6678799B2 (en) * | 2001-10-18 | 2004-01-13 | Hewlett-Packard Development Company, Lp. | Aggregation of cache-updates in a multi-processor, shared-memory system |
-
2005
- 2005-04-04 US US11/098,621 patent/US7818507B2/en active Active
-
2006
- 2006-04-04 JP JP2006102826A patent/JP4583327B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0469763A (ja) * | 1990-07-10 | 1992-03-04 | Fujitsu Ltd | 階層型バス接続の並列計算機 |
JPH07200505A (ja) * | 1993-12-30 | 1995-08-04 | Hitachi Ltd | 一斉同報通信方法およびその装置 |
JPH09319693A (ja) * | 1996-05-28 | 1997-12-12 | Hitachi Ltd | データ転送装置および並列コンピュータシステム |
JP2000348000A (ja) * | 1999-06-03 | 2000-12-15 | Hitachi Ltd | 主記憶共有型マルチプロセッサシステム |
JP2002024198A (ja) * | 2000-07-06 | 2002-01-25 | Fujitsu Ltd | 分散共有メモリ型並列計算機 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008118184A (ja) * | 2006-10-31 | 2008-05-22 | Fujitsu Ltd | 処理装置及び処理モジュール |
JP2013528861A (ja) * | 2010-05-20 | 2013-07-11 | アップル インコーポレイテッド | サブバッファオブジェクト |
US8957906B2 (en) | 2010-05-20 | 2015-02-17 | Apple Inc. | Subbuffer objects |
US9691346B2 (en) | 2010-05-20 | 2017-06-27 | Apple Inc. | Subbuffer objects |
JP2021157771A (ja) * | 2018-10-18 | 2021-10-07 | シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッドShanghai Cambricon Information Technology Co., Ltd. | ネットワークオンチップによるデータ処理方法及び装置 |
JP2021166034A (ja) * | 2018-10-18 | 2021-10-14 | シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッドShanghai Cambricon Information Technology Co., Ltd. | ネットワークオンチップによるデータ処理方法及び装置 |
JP7074832B2 (ja) | 2018-10-18 | 2022-05-24 | シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッド | ネットワークオンチップによるデータ処理方法及び装置 |
JP7074833B2 (ja) | 2018-10-18 | 2022-05-24 | シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッド | ネットワークオンチップによるデータ処理方法及び装置 |
US11797467B2 (en) | 2018-10-18 | 2023-10-24 | Shanghai Cambricon Information Technology Co., Ltd. | Data processing device with transmission circuit |
US11809360B2 (en) | 2018-10-18 | 2023-11-07 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
US11841816B2 (en) | 2018-10-18 | 2023-12-12 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
US11868299B2 (en) | 2018-10-18 | 2024-01-09 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
US11880329B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Arbitration based machine learning data processor |
US11880328B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
US11880330B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
US11960431B2 (en) | 2018-10-18 | 2024-04-16 | Guangzhou University | Network-on-chip data processing method and device |
US11971836B2 (en) | 2018-10-18 | 2024-04-30 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
Also Published As
Publication number | Publication date |
---|---|
US20060251070A1 (en) | 2006-11-09 |
JP4583327B2 (ja) | 2010-11-17 |
US7818507B2 (en) | 2010-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4322259B2 (ja) | マルチプロセッサシステムにおけるローカルメモリへのデータアクセスを同期化する方法および装置 | |
JP4346612B2 (ja) | 情報処理方法および装置 | |
US7814166B2 (en) | Methods and apparatus for virtualizing an address space | |
JP4386373B2 (ja) | ロジカルパーティショニングされた処理環境におけるリソース管理のための方法および装置 | |
JP4421561B2 (ja) | ハイブリッドdmaキュー及びdmaテーブルのデータ処理方法、装置及びシステム | |
JP4219369B2 (ja) | プロセッサシステム内においてスタックを分離して管理する方法および装置 | |
JP4243318B2 (ja) | ソフトウェアとハードウエアで同時にキャッシュフィルする方法と装置 | |
US7689784B2 (en) | Methods and apparatus for dynamic linking program overlay | |
KR100881810B1 (ko) | 외부 장치로부터 프로세서의 메모리로의 주소 번역을 위한방법 및 기구 | |
US7818724B2 (en) | Methods and apparatus for instruction set emulation | |
JP2006172468A (ja) | システム内部のデータ転送を処理する装置および方法 | |
JP2006260556A (ja) | ラッチポイントを制御することにより、演算処理能力を改善する方法、装置ならびにシステム | |
JP4583327B2 (ja) | 分散型のマルチプロセッサシステム内において一貫性管理を行う方法、システムおよび装置 | |
JP4024271B2 (ja) | マルチプロセッサシステムにおいて命令を処理するための方法と装置 | |
JP2006260555A (ja) | 命令の従属関係検査の深度を利用して処理能力の改善するための方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4583327 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |