JP2006279034A - 半導体装置の製造方法、および半導体基板のめっき装置 - Google Patents

半導体装置の製造方法、および半導体基板のめっき装置 Download PDF

Info

Publication number
JP2006279034A
JP2006279034A JP2006056440A JP2006056440A JP2006279034A JP 2006279034 A JP2006279034 A JP 2006279034A JP 2006056440 A JP2006056440 A JP 2006056440A JP 2006056440 A JP2006056440 A JP 2006056440A JP 2006279034 A JP2006279034 A JP 2006279034A
Authority
JP
Japan
Prior art keywords
metal film
plating
semiconductor substrate
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006056440A
Other languages
English (en)
Other versions
JP4861024B2 (ja
Inventor
Hiroaki Tachibana
裕昭 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006056440A priority Critical patent/JP4861024B2/ja
Publication of JP2006279034A publication Critical patent/JP2006279034A/ja
Application granted granted Critical
Publication of JP4861024B2 publication Critical patent/JP4861024B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Abstract

【課題】ニッケルを含む金属膜と、この金属膜表面に形成する他の金属膜との密着性が優れることとなり、接続信頼性が向上した半導体装置が得られる半導体装置の製造方法、さらにそのための半導体基板のめっき装置を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板上にニッケルを含む金属膜をめっき法により形成する工程と、前記金属膜を塩酸または硫酸で洗浄する工程と、を含むことを特徴とする。
【選択図】図2

Description

本発明は半導体装置の製造方法および半導体基板のめっき装置に関するものである。とくに本発明はニッケル電極パッドをもつフリップチップ型半導体素子の製造方法、およびその製造方法に用いる製造装置に関するものである。
携帯電話や携帯用パソコンなどの電子機器の小型化、軽量化、高速化、高性能化の要求にそってフリップチップ型半導体デバイスが開発されている。
フリップチップ(FC)型半導体デバイスは上面に配置された複数の電極と電極に接続された複数の金属バンプを有する。各電極は適切な金属で形成され、たとえばアルミニウム、銅などが用いられる。一方、金属バンプはいろいろな材料から形成される。例えば、錫、錫合金、金、銅などから形成され、電極端子として機能する。
金属バンプのないFC型半導体デバイスはボールグリッドアレイ(BGA)のような電子部品のパッケージの製作において普及すると考えられる。この場合、金属バンプはFC型半導体デバイスの電極パッドにあとで接続される。金属バンプの材料に錫または錫合金が選ばれた場合、錫原子が電極パッドを通してFC型半導体デバイスの内部に入り込み、半導体デバイスに損傷を与えることになる。特許文献1,2,3では、錫原子が半導体デバイス内部に侵入するのを防ぐバリア層として、ニッケル層が電極パッド上に形成されている。
ニッケル層の形成は電解、無電解めっきが用いられる。どちらの場合でもニッケル層は水溶性のめっき液で腐食するのでめっきしたあと純水で洗浄される。
特許文献1乃至3に記載されためっき方法は、まず、下地金属膜が形成された半導体基板をめっき液に浸漬し、下地金属膜上にニッケルを含む金属膜を形成する。次いで、半導体基板上に形成された前記金属膜の表面を純水により洗浄し、金属膜表面に付着しているめっき液を除去する。続いて、スズめっき等により他の金属膜を連続して形成する。さらに、他の金属膜表面を純水で洗浄し、乾燥させる。このようなめっき方法は、図3に示すようなめっき装置100によって行われる。めっき装置100は、下地金属膜の表面にめっき前処理を施す前処理部102と、前処理後の下地金属膜表面にニッケル含有金属膜を形成する第1めっき部104と、ニッケル含有金属膜を純水により洗浄する純水洗浄部106と、純水洗浄後のニッケル含有金属膜に、スズ合金を含む金属膜等を形成する第2めっき部108と、第2めっき部108において金属膜を形成した後に、この金属膜を純水により洗浄し、次いでスピン乾燥するめっき後処理部110と、半導体基板を収容しているカセット(図示せず)が設けられたロード・アンロード部112と、半導体基板を所定の位置に移動させるための搬送部114と、を備える。
特開平6−232136号公報 特開平9−69524号公報 特開平11−214421号公報
これらの特許文献に記載の方法においては、ニッケルを含む金属膜と、該金属膜表面に形成する他の金属膜との密着性が低下することがあった。そのため、接続信頼性の低下を招くことがあった。
本発明によれば、半導体基板上にニッケルを含む金属膜をめっき法によりを形成する工程と、
前記金属膜を塩酸または硫酸で洗浄する工程と、を含む半導体装置の製造方法が提供される。
このような方法によれば、ニッケルを含む金属膜を塩酸または硫酸で洗浄しているため、ニッケルを含む金属膜の表面に付着しているめっき液の残留成分が除去される。そのため、ニッケルを含む金属膜と、この金属膜表面に形成する他の金属膜とが密着性に優れることとなり、接続信頼性も向上する。
このような製造方法におけるめっき工程は、半導体基板上にニッケルを含む金属膜をめっき法により形成する第1めっき部と、
前記金属膜を酸で洗浄する酸洗浄部と、
酸で洗浄された前記金属膜表面に、他の金属膜をめっき法により形成する第2めっき部と、
を備える半導体基板のめっき装置により実現される。
本発明によれば、ニッケルを含む金属膜を塩酸または硫酸で洗浄しているため、該金属膜の表面に付着しているめっき液の成分がほぼ完全に除去される。そのため、ニッケルを含む金属膜と、該金属膜表面に形成する他の金属膜とが密着性に優れることとなり、接続信頼性が向上した半導体装置の製造方法が実現され、さらにそのための半導体基板のめっき装置が実現される。
本発明に係る半導体装置の製造方法は、半導体基板上にニッケルを含む金属膜をめっき法により形成する工程と、前記金属膜を塩酸または硫酸で洗浄する工程と、を含むものである。なお、半導体基板とは、基板上に金属膜や絶縁膜等が形成されたものを意味する。
このような方法によれば、半導体基板上に形成されたニッケルを含む金属膜と、該金属膜表面に形成する他の金属膜とが密着性に優れることとなり、接続信頼性が向上する。
一方、従来のめっき工程においては、ニッケルを含む金属膜と、この金属膜表面に形成する他の金属膜との密着性が低下する傾向があった。従来のめっき工程の概略を、図4(A)〜(D)に示す。まず、基板122上に形成された下地金属膜124上に、パターニングされ開口部128が形成されたフォトレジスト膜126を積層し、半導体基板120を得る(図4(A))。この半導体基板120をめっき液に浸漬し、所定のめっき法により、開口部128の底部に露出している下地金属膜124上に、ニッケルを含む金属膜130を形成する(図4(B))。その後、下地金属膜124上に形成された金属膜130表面を純水により洗浄し、金属膜130表面に付着しているめっき液を除去する。(図4(C))。続いて、金属膜130表面に、スズ合金を含有する金属膜等の他の金属膜136を所定のめっき法により連続して形成し、さらに純水洗浄を行い、さらに半導体基板を高速で回転させてスピン乾燥させる(図4(D))。
このように、従来のめっき工程においては、めっき法によりニッケルを含む金属膜を形成した後、この金属膜の表面を純水で洗浄している。つまり、従来のめっき工程においては、ニッケルを含む金属膜表面に存在するニッケルめっき液の成分は、純水洗浄により除去されると考えられていた。また、仮に除去されない残留成分が金属膜表面に存在しても、その後に行われるめっき工程において、半導体基板はめっき液に浸漬される。そのため、金属膜表面に付着するニッケルめっき液の残留成分は除去されることとなり、金属膜表面にニッケルめっき液の残留成分は付着していないと考えられていた。
このような状況において、本発明者が鋭意研究したところ、金属膜表面に付着していたニッケルめっき液は、純水洗浄により大部分が除去されるものの、図4(C)に示されるように、除去しきれない残留成分134が存在することを見いだした。さらに、この残留成分134は、次のめっき工程においても除去されず、この除去しきれない残留成分134が付着している状態で、金属膜130表面上に、さらにスズ合金や銅、または金めっきが行われていた。この残留成分134が存在することにより、金属膜130と他の金属膜136との界面において金属膜が腐食され、接続信頼性の低下を招くことが明らかになった。特に、高温雰囲気での長期保管下ではそのような傾向が顕著であった。
これに対し、本発明によれば、ニッケルを含む金属膜を塩酸または硫酸で洗浄している。したがって、金属膜の表面に付着しているめっき液の成分がほぼ完全に除去される。そのため、ニッケルを含む金属膜と、該金属膜表面に形成する他の金属膜との密着性に優れ、さらに接続信頼性も向上する。
本発明によれば、ニッケルを含む金属膜を塩酸または硫酸で洗浄している。一方、例えば、硝酸を用いてニッケルを含む金属膜を洗浄すると、除去効果には優れるものの、ニッケルを含む金属膜表面が若干エッチングされてしまう。近年の膜厚制御の厳しい半導体装置においては、このように金属膜表面がエッチングされてしまうと、所望の膜厚を有する金属膜を形成することができない。このような状況下において、本発明者は、硫酸または塩酸を用いて洗浄を行うことにより、金属膜の表面に付着しているめっき液の成分がほぼ完全に除去されるとともに、ニッケルを含む金属膜表面がエッチングされることがないことを見いだした。したがって、このような洗浄液を用いためっき方法は、近年の膜厚制御の厳しい半導体装置を製造する際においても好適に使用することができる。このような効果は、硫酸の濃度が、1〜20重量%、好ましくは5〜15重量%である場合に特にバランスよく発揮される。一方、塩酸の濃度は、1〜20重量%、好ましくは5〜15重量%である場合に特にバランスよく発揮される。
本発明の半導体装置の製造方法におけるめっき工程は、以下のようなめっき装置により実現することができる。以下、めっき工程およびめっき装置の実施形態について、図面を用いて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本発明によるめっき装置の実施形態を示す概略平面図であり、図2(A)〜(E)は、めっき工程の実施形態を示す概略断面図である。
図1に示すように、めっき装置10は、半導体基板上にニッケルを含む金属膜をめっき法により形成する第1めっき部14と、ニッケルを含む金属膜を、塩酸または硫酸で洗浄する酸洗浄部18と、酸で洗浄されたニッケルを含む金属膜表面に他の金属膜をめっき法により形成する第2めっき部20と、を備える。めっき装置10は、半導体基板上にニッケルを含む金属膜を形成した後に、該金属膜を純水で洗浄するとともに、酸で洗浄されたニッケルを含む金属膜を純水で洗浄する純水洗浄部16を、備えていてもよい。さらに、めっき装置10は、他の金属膜を純水で洗浄し、次いで乾燥を行うめっき後処理部22を備えていてもよく、また第1めっき部14でニッケルを含む金属膜を形成する前に、例えば基板上に形成された下地金属膜の表面を脱脂や酸洗浄を行う前処理部12を備えていてもよい。第1めっき部14と、純水洗浄部16と、酸洗浄部18と、第2めっき部20と、めっき後処理部22と、前処理部12は、めっき装置10の長辺に沿って直列に配置されている。尚、これらの各部の配置は、特に限定されるものではない。
さらに、めっき装置10には、めっきが行われる半導体基板を収容したカセット(図示しない)が設けられたロード・アンロード部24と、所定の範囲を走行自在で、上記の各部間で、さらにロード・アンロード部24に収容されたカセットとの間で基板の受渡しを行う搬送手段(図示せず)を有する搬送部26とを備える。搬送部26は、特に限定されないが、直列に配置された上記の各部と略並行になるように設けられている。
このめっき装置10を用いためっき工程について、図1,2を参照して説明する。
まず、ロード・アンロード部24のカセットに半導体基板30を収容する。半導体基板30は、下地金属膜34上に、パターニングされ開口部40を有するフォトレジスト膜36が形成されている(図2(A))。この半導体基板30を製造するには、まず基板32表面に下地金属膜34を所定の方法により成膜する。この下地金属膜34としては、通常、銅等の比抵抗の小さい金属が用いられる。さらに、下地金属膜34上に、フォトレジストを塗布し、露光、現像、ベークを順次行って開口部40が形成されたフォトレジスト膜36を形成する。このフォトレジストとしては、耐酸性のものを用いることができる。
ロード・アンロード部24のカセットに半導体基板30が収容されると、カセットから、1枚の半導体基板30を搬送部26に備えられた搬送手段(図示せず)で取り出して前処理部12に搬送する。この前処理部12では、めっき前処理として、下地金属膜表面を活性化する処理を行う。具体的には、無機酸や有機酸等により、下地金属膜表面に脱脂処理を施したり、酸洗浄を行う。前処理後、半導体基板の表面に残った前処理液を純水等のリンス液で洗浄してもよい。
半導体基板30を前処理した後、搬送部26の搬送手段で第1めっき部14に搬送し、開口部40の底部に露出している下地金属膜34の表面に、ニッケルめっき処理を施す。
第1めっき部14は、特に限定されず、電解めっき法、無電解めっき法のいずれの方法によってもニッケルめっき処理を行うことができる。第1めっき部14には、めっき槽(図示しない)が備えられている。このめっき槽にはめっき液が収容され、半導体基板を所望の時間浸漬してニッケルめっきを行うことができるように構成されている。めっき液は、従来公知のものを用いることができ、金属イオン供給源としてのニッケル化合物のほか、数種類の無機塩や有機添加剤等を含有している。本実施形態においては、スルファミン酸ニッケル浴による電解めっき法によりめっき処理を行うことが好ましい。このようなめっ
き処理により、開口部40の底部に露出した下地金属膜34にのみニッケルを含む金属膜42を選択的に成長させることができる。ニッケルめっき処理が終了すると、半導体基板をめっき液から引き上げる。ニッケルめっき処理後の半導体基板は、図2(B)に示されるように、ニッケルを含む金属膜42が開口部40を埋めるように形成されており、この金属膜42表面には、めっき液に含まれている無機塩や有機添加剤等が残留成分44として付着している。
半導体基板をめっき液から引き上げた後、搬送手段により純水洗浄部16に搬送し、ニッケルを含む金属膜42表面を純水で洗浄する。純水洗浄により、ほとんどのめっき液由来の残留成分は除去されるが、一部の残留成分44が除去されずに残る(図2(C))。
次いで、純水で洗浄された半導体基板を搬送手段で酸洗浄部18に搬送し、ニッケルを含む金属膜42表面を塩酸または硫酸で洗浄する。これらの酸で洗浄することにより、ニッケルを含む金属膜42表面に付着していた残留成分44はほぼ完全に除去される(図2(D))。塩酸としては、1〜20重量%、好ましくは5〜15重量%の濃度のものが用いられる。一方、硫酸としては、1〜20重量%、好ましくは5〜15重量%の濃度のものが用いられる。このような濃度の塩酸または硫酸を用いることにより、金属膜42の表面に付着しているめっき液由来の残留成分がほぼ完全に除去され、ニッケルを含む金属膜42と、金属膜42表面に形成する他の金属膜46との密着性が低下することがなく、接続信頼性が向上する。さらに、これらの酸を用いた洗浄方法は、ニッケルを含む金属膜42表面がエッチングされることがなく、膜厚制御の厳しい半導体装置を製造する際においても好適に使用することができる。一方、塩酸または硫酸の濃度が、1重量%未満であると、充分な洗浄効果が得られず、20重量%を超えると、洗浄効果が向上することがなく、さらにコスト的にも好ましくない。
ニッケルを含む金属膜42表面を、塩酸または硫酸の酸で洗浄した後、搬送手段により純水洗浄部16に再度搬送し、金属膜42表面を純水で洗浄し、酸を除去する。
このように、ニッケルを含む金属膜42をめっき法により形成した後に、まず純水洗浄を行い、次いで酸洗浄を行い、さらに純水洗浄を行うことにより、金属膜の表面に付着しているめっき液の成分や酸洗浄液がほぼ完全に除去される。
半導体基板上のニッケルを含む金属膜42表面を純水で洗浄した後、この半導体基板を搬送手段で第2めっき部20に搬送し、ニッケルを含む金属膜42表面に他の金属膜46をめっき法により形成する。他の金属膜46としては、スズ合金を含む金属膜、銅を含む金属膜、または金を含む金属膜が挙げられる。第2めっき部20は、特に限定されず、電解めっき法、無電解めっき法のいずれの方法によってもめっき処理を行うことができる。
第2めっき部20には、めっき槽(図示しない)が備えられている。このめっき槽にはめっき液が収容され、半導体基板を所望の時間浸漬してめっき処理を行うことができるように構成されている。めっき液は、従来公知のものを用いることができる。本実施形態においては、電解めっき法によりこれらの金属膜を形成することが好ましく、開口部40に形成されたニッケルを含む金属膜42表面に選択的に成長させることができる(図2(E))。
第2めっき部20において、めっき処理が終了すると、半導体基板をめっき液から引き上げ、搬送手段でめっき後処理部22に搬送し、他の金属膜46表面を純水で洗浄する。
さらに、めっき後処理部22は、半導体基板を高速で回転可能に構成されており、純水で洗浄された半導体基板をスピン乾燥させる。また、図示しない乾燥部に搬送して乾燥を行うように構成されていてもよい。半導体基板を乾燥すると、半導体基板を搬送手段でロード・アンロード部24に設けられたカセットに戻す。
このような工程により、半導体基板のめっき工程が終了し、その後所定の製造工程を行うことにより、半導体装置を製造することができる。
図2においては示さなかったが、半導体基板32には種々の素子、配線が形成されていてもよい。たとえば、トランジスタや抵抗、容量素子、配線が形成されていてもよい。製法は従来知られた方法で形成される。また半導体基板に多層の配線層/層間膜が形成されていてもよい。半導体基板に多層配線層が形成された場合は、ニッケルを含む金属層はその多層配線層の上に形成される。半導体基板としてはシリコン基板、ガリウム砒素基板などを用いることができる。また本発明はフリップチップ型半導体素子のニッケルめっき方法に有効である。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
図1は、本発明におけるめっき装置の実施形態を示す概略平面図である。 図2(A)〜(E)は、本発明の半導体装置の製造方法におけるめっき工程の実施形態を示す概略断面図である。 図3は、従来のめっき装置の概略平面図である。 図4(A)〜(D)は、従来のめっき工程を示す概略断面図である。
符号の説明
10 めっき装置
12 前処理部
14 第1めっき部
16 純水洗浄部
18 酸洗浄部
20 第2めっき部
22 めっき後処理部
24 ロード・アンロード部
26 搬送部
30 半導体基板
32 基板
34 下地金属膜
36 フォトレジスト膜
40 開口部
42 ニッケルを含む金属膜
44 残留成分
46 他の金属膜
100 めっき装置
102 前処理部
104 第1めっき部
106 純水洗浄部
108 第2めっき部
110 めっき後処理部
112 ロード・アンロード部
114 搬送部
120 半導体基板
122 基板
124 下地金属膜
126 フォトレジスト膜
128 開口部
130 ニッケルを含む金属膜
134 残留成分
136 他の金属膜

Claims (12)

  1. 半導体基板上にニッケルを含む金属膜をめっき法により形成する工程と、
    前記金属膜を塩酸または硫酸で洗浄する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記硫酸の濃度が1乃至20重量%であることを特徴とする半導体装置の製造方法。
  3. 請求項1に記載の半導体装置の製造方法において、
    前記塩酸の濃度が1乃至20重量%であることを特徴とする半導体装置の製造方法。
  4. 請求項1乃至3のいずれかに記載の半導体装置の製造方法において、
    ニッケルを含む金属膜を塩酸または硫酸で洗浄する前記工程の前に、前記金属膜を純水で洗浄する工程を、含むことを特徴とする半導体装置の製造方法。
  5. 請求項1乃至4のいずれかに記載の半導体装置の製造方法において、
    ニッケルを含む金属膜を塩酸または硫酸で洗浄する前記工程の後に、前記金属膜を純水で洗浄する工程を、含むことを特徴とする半導体装置の製造方法。
  6. 請求項5に記載の半導体装置の製造方法において、
    ニッケルを含む前記金属膜の表面を塩酸または硫酸で洗浄し、さらに純水で洗浄した後に、該金属膜の表面に他の金属膜をめっき法により形成する工程を含むことを特徴とする半導体装置の製造方法。
  7. 請求項6に記載の半導体装置の製造方法において、
    前記他の金属膜が、スズ合金を含む金属膜、銅を含む金属膜、または金を含む金属膜であることを特徴とする半導体装置の製造方法。
  8. 半導体基板上にニッケルを含む金属膜をめっき法により形成する第1めっき部と、
    前記金属膜を酸で洗浄する酸洗浄部と、
    酸で洗浄された前記金属膜表面に、他の金属膜をめっき法により形成する第2めっき部と、
    を備えることを特徴とする半導体基板のめっき装置。
  9. 請求項8に記載の半導体基板のめっき装置において、
    前記酸洗浄部は、ニッケルを含む前記金属膜を硫酸で洗浄するように構成されていることを特徴とする半導体基板のめっき装置。
  10. 請求項8に記載の半導体基板のめっき装置において、
    前記酸洗浄部は、ニッケルを含む前記金属膜を塩酸で洗浄するように構成されていることを特徴とする半導体基板のめっき装置。
  11. 請求項8乃至10のいずれかに記載の半導体基板のめっき装置において、
    前記半導体基板上にニッケルを含む前記金属膜を形成した後に、該金属膜を純水で洗浄するとともに、酸で洗浄された前記金属膜を純水で洗浄する、純水洗浄部を備えることを特徴とする半導体基板のめっき装置。
  12. 請求項8乃至11のいずれかに記載の半導体基板のめっき装置において、
    前記金属膜表面に、他の金属膜をめっきした後に、該金属膜を純水で洗浄し、次いで、乾燥を行うめっき後処理部を備えることを特徴とする半導体基板のめっき装置。
JP2006056440A 2005-03-02 2006-03-02 半導体装置の製造方法 Expired - Fee Related JP4861024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006056440A JP4861024B2 (ja) 2005-03-02 2006-03-02 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005057005 2005-03-02
JP2005057005 2005-03-02
JP2006056440A JP4861024B2 (ja) 2005-03-02 2006-03-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006279034A true JP2006279034A (ja) 2006-10-12
JP4861024B2 JP4861024B2 (ja) 2012-01-25

Family

ID=37213395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006056440A Expired - Fee Related JP4861024B2 (ja) 2005-03-02 2006-03-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4861024B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047794A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01272791A (ja) * 1988-04-26 1989-10-31 Kawasaki Steel Corp 耐食性及びめっき密着性に優れたZn系合金電気めっき鋼板の製造方法
JP2000012605A (ja) * 1998-06-18 2000-01-14 World Metal:Kk 半導体チップの電極部の形成方法
JP2001152351A (ja) * 1999-11-24 2001-06-05 Matsushita Electric Works Ltd 表面活性処理方法
JP2002363794A (ja) * 2001-06-01 2002-12-18 Ebara Corp 基板ホルダ及びめっき装置
JP2003129250A (ja) * 2001-08-10 2003-05-08 Ebara Corp めっき装置及びめっき方法
JP2003133316A (ja) * 2001-08-13 2003-05-09 Ebara Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01272791A (ja) * 1988-04-26 1989-10-31 Kawasaki Steel Corp 耐食性及びめっき密着性に優れたZn系合金電気めっき鋼板の製造方法
JP2000012605A (ja) * 1998-06-18 2000-01-14 World Metal:Kk 半導体チップの電極部の形成方法
JP2001152351A (ja) * 1999-11-24 2001-06-05 Matsushita Electric Works Ltd 表面活性処理方法
JP2002363794A (ja) * 2001-06-01 2002-12-18 Ebara Corp 基板ホルダ及びめっき装置
JP2003129250A (ja) * 2001-08-10 2003-05-08 Ebara Corp めっき装置及びめっき方法
JP2003133316A (ja) * 2001-08-13 2003-05-09 Ebara Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047794A (ja) * 2018-09-19 2020-03-26 株式会社東芝 半導体装置の製造方法
US10658272B2 (en) 2018-09-19 2020-05-19 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4861024B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
JP4629042B2 (ja) 導電性バンプの構造およびその製作方法
US6423200B1 (en) Copper interconnect seed layer treatment methods and apparatuses for treating the same
TWI558845B (zh) 嵌入電路圖樣特徵選擇性無電式鍍銅之技術
JP2004179288A (ja) 電子部品実装構造及びその製造方法
US20080122081A1 (en) Method of fabricating electronic device having sacrificial anode, and electronic device fabricated by the same
JP2003273158A (ja) 高密度微小接続システム
JP2004353004A (ja) めっき装置
TW461071B (en) Semiconductor device and method of producing the same
TWI413188B (zh) 導線結構及其形成方法
JP2003338516A (ja) 半導体装置およびその製造方法
JP4861024B2 (ja) 半導体装置の製造方法
CN105374701A (zh) 电镀工艺中的活化处理
US9054099B2 (en) Semiconductor device with copper wirebond sites and methods of making same
US7452749B2 (en) Method for manufacturing flip-chip type semiconductor device featuring nickel electrode pads, and plating apparatus used in such method
US10734304B2 (en) Plating for thermal management
JP2006016684A (ja) 配線形成方法及び配線形成装置
JP2003096596A (ja) めっき方法及びめっき装置
JP3741682B2 (ja) メッキ方法、メッキ装置及び電子デバイスの製造方法
US8786108B2 (en) Package structure
US9230823B1 (en) Method of photoresist strip
US6992007B2 (en) Method of cleaning damascene structure of semiconductor wafer during fabrication of semiconductor device
US9368183B2 (en) Method for forming an integrated circuit package
US20070045833A1 (en) Copper bump barrier cap to reduce electrical resistance
JP2004218011A (ja) 電解めっき装置
JPH04307736A (ja) 微細多層構造半導体素子の配線方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111104

R150 Certificate of patent or registration of utility model

Ref document number: 4861024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees