JP2006276582A - 液晶表示装置 - Google Patents

Abstract

【課題】 画素分割によって視角特性を改善した場合でも、画素開口率の低下を抑えることのできる液晶表示装置を提供すること。
【解決手段】 液晶表示装置の複数の画素Ｐにおいて、補助容量Ｃは、直列に接続された２つの副補助容量Ｃ１、Ｃ２に分割され、液晶容量Ｌは、２つの副補助容量Ｃ１、Ｃ２によって容量分割された電圧が印加される２つの副液晶容量Ｌ１、Ｌ２に分割されている。従って、画素Ｐは、２つの副液晶容量Ｌ１、Ｌ２の各々対応する２つの副画素Ｐ１、Ｐ２に分割されている。
【選択図】 図２

Description

本発明は、画素スイッチング用の薄膜トランジスタ（以下、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）という）および画素電極を備えた画素が複数の副画素に分割された液晶表示装置に関するものである。

液晶表示装置において、１つの画素を複数の副画素に分割し、各副画素の液晶層に印加する電圧を変化させることによって、広い視野角で良好な多階調表示をさせて視角特性を改善する技術は、画素分割法と称せられる従来技術として周知である。このような画素分割法は、例えば、画素スイッチング素子としてＴＦＴを用いた液晶表示装置において、各画素に補助容量とは別に制御容量を形成することにより実現されている（例えば、特許文献１参照）。
特開平７−３２５３２２号公報

しかしながら、上記特許文献に記載の技術のように、各画素に補助容量とは別に制御容量を形成した場合には、画素内に制御容量を追加した分、画素内において表示光が出射される領域の比率（画素開口率）が低下し、明るい表示を行えなくなるという問題点がある。

以上の問題点に鑑みて、本発明の課題は、画素分割によって視角特性を改善した場合でも、画素開口率の低下を抑えることのできる液晶表示装置を提供することにある。

上記課題を解決するために、本発明では、複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素を備え、当該画素は、画素スイッチング用の薄膜トランジスタを介して前記データ線に電気的に接続する液晶容量と、該液晶容量に並列に電気的に接続された補助容量とを備えた液晶表示装置において、前記補助容量は、直列に接続された複数の副補助容量に分割され、前記液晶容量は、前記複数の副補助容量によって容量分割された電圧が印加される複数の副液晶容量に分割され、前記画素は、前記複数の副補助容量の各々に対応する複数の副画素に分割されていることを特徴とする。

本発明では、画素を複数の副画素に分割することによって視角特性を改善するにあたり、液晶容量に並列に電気的に接続される補助容量を複数の副補助容量に分割し、複数の補助容量によって容量分割された電圧が複数の副液晶容量に印加されるように構成してある。このため、補助容量の他に制御容量を追加する必要がない。従って、画素分割によって視角特性を改善した場合でも、画素開口率の低下を抑えることができる。

本発明において、液晶層を挟んで対向配置された素子基板および対向基板を有し、前記素子基板には、前記走査線、前記データ線、前記ＴＦＴ、前記複数の副補助容量、および前記複数の副画素に対応する複数の副画素電極が形成され、前記対向基板には、前記複数の副画素電極の各々との間に前記複数の副液晶容量を構成する対向電極が形成されている。すなわち、本発明は、ＩＰＳモード（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）以外の各種液晶を用いた液晶表示装置に適用することができる。

また、ＩＰＳモードなどの横電界を利用する場合には、液晶層を挟んで対向配置された素子基板および対向基板のうち、前記素子基板の方に、前記走査線、前記データ線、前記ＴＦＴ、前記複数の副補助容量、前記複数の副液晶容量に対応する複数の副画素電極、および当該複数の副画素電極の各々との間に前記複数の副液晶容量を構成する共通電極を形成すればよい。

本発明において、前記素子基板上には複数の絶縁層が積層されているとともに、当該複数の絶縁層の下層、層間および上層の各々に導電層が形成され、前記複数の副補助容量はいずれも、前記複数の導電層のうち、絶縁層を挟んで対向する２つの導電層を下電極および上電極として構成され、前記複数の副補助容量のうち、下層側に形成された下層側副補助容量の上電極と、当該下層側副補助容量の上層に形成された上層側副補助容量の下電極とは、共通の導電層からなることが好ましい。このように構成すると、複数の副補助容量を構成するための導電層が少なくて済むため、ＴＦＴなどを構成する複数の導電層と同時形成された導電層のみで２つの副補助容量を構成でき、さらに多数の副補助容量を構成する場合でも、追加すべき導電層の数が少なくて済む。また、下層側副補助容量と上層側副補助容量とを平面的に重なる領域に形成できるので、画素分割によって視角特性を改善した場合でも、画素開口率の低下を抑えることができる。

本発明において、前記複数の副補助容量を構成する複数の導電層には、前記ＴＦＴのゲート電極と同層位置に形成された導電層、前記ＴＦＴのソース電極と同層位置に形成された導電層、および前記複数の副画素電極の全てが含まれていることが好ましい。このように構成すると、これらの導電層で２つの副補助容量を構成することができるので、画素を２分割した場合には、新たな導電層が一切、不要である。

以下、本発明の実施形態を図面に基づいて説明する。なお、参照する各図において、図面上で認識可能な大きさとするために縮尺が各層や各部材ごとに異なる場合がある。

［実施の形態１］
（液晶表示装置の基本構成）
図１は、画素スイッチング素子としてＴＦＴを用いた液晶表示装置の基本的な電気的構成を示すブロック図である。

図１に示す液晶表示装置１は、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置であり、データ線６ａと走査線３ａとの交差に対応する各々の位置に画素Ｐを備えている。これらの画素Ｐの各々には、画素電極９を制御するための画素スイッチング用のＴＦＴ３０が形成されており、画像信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号は、データ線駆動回路１０２から供給される。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号が走査線駆動回路１０３から供給される。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画像信号を各画素に所定のタイミングで書き込む。ここで、画素電極９は、後述する対向電極との間に液晶容量Ｌを構成しており、画素電極９を介して液晶容量Ｌに書き込まれた所定レベルの画像信号は、一定期間保持される。また、保持された画像信号がリークするのを防ぐことを目的に、液晶容量Ｌと並列に補助容量Ｃを付加することがある。この補助容量Ｃによって、画素電極９の電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、液晶容量Ｌにおける電荷の保持特性が改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、補助容量Ｃを形成する方法としては、容量線３ｂを利用する他、前段の走査線３ａからの延設部分を利用することができるが、以下の説明では、容量線３ｂを利用した構成を説明する。

（画素構成）
図２、図３および図４は、本発明の実施の形態１に係る液晶表示装置の画素１つ分の等価回路図、この液晶表示装置の画素１つ分の断面図、および素子基板の画素１つ分の平面図である。なお、図３は、図４のＡ１−Ｂ１線での断面図に相当する。また、図４には、データ線と同時形成された導電膜に対しては右上がりの斜線を付し、走査線と同時形成された導電膜に対しては、右下がりの斜線を付し、画素電極については一点鎖線で示してある。

図２に示すように、本形態では、補助容量Ｃは、直列に接続された２つの副補助容量Ｃ１、Ｃ２に分割され、液晶容量Ｌは、２つの副補助容量Ｃ１、Ｃ２によって容量分割された電圧が印加される２つの副液晶容量Ｌ１、Ｌ２に分割されている。従って、画素Ｐは、２つの副液晶容量Ｌ１、Ｌ２の各々対応する２つの副画素Ｐ１、Ｐ２に分割されている。２つの副液晶容量Ｌ１、Ｌ２のうち、第１の副液晶容量Ｌ１は、２つの副補助容量Ｃ１、Ｃ２からなる補助容量Ｃに並列に電気的に接続し、第２の副液晶容量Ｌ２は、２つの副補助容量Ｃ１、Ｃ２のうち、第２の副補助容量Ｃ２に並列に電気的に接続している状態にある。

このように構成した液晶表示装置１では、ＴＦＴ３０がオンした際、データ線６ａの電位が第１の副補助容量Ｃ１と第２の副補助容量Ｃ２とによって分割され、第２の副補助容量Ｃ２および第２の副液晶容量Ｌ２には、同一の画素Ｐ内に形成された第１の副補助容量Ｃ１および第１の副液晶容量Ｌ２と比較して低い電位が印加される。それ故、第１の副液晶容量Ｌ１に対応する第１の副画素Ｐ１の視角特性と、第２の副液晶容量Ｌ２に対応する第２の副画素Ｐ２の視角特性が補完し合う結果、視角特性の向上が図られる。

本形態の液晶表示装置１を構成するにあたっては、図３に示すように、素子基板１０と対向基板２０とが対向配置され、かつ、これらの基板間に液晶層２が保持されている。本形態では、液晶層２には、後述するＩＰＳモード以外の全ての液晶、例えば、ＴＮ液晶、ＥＣＢモードの液晶、ゲストホストタイプの液晶、垂直配向の液晶が用いられるので、対向基板２０には、ＩＴＯ層からなる対向電極２１、および配向膜２２がこの順に形成されている。

このような液晶表示装置１における素子基板１０の平面構成は、図４に示すように表され、データ線６ａと交差する方向に走査線３ａが形成されるとともに、走査線３ａと並列して容量線３ｂが形成されている。データ線６ａは、ＴＦＴ３０のソース電極６ｂと一体に形成され、走査線３ａは、ＴＦＴ３０のゲート電極３ｃと一体に構成されている。

容量線３ｂと平面的に重なる領域には、制御電極６ｃが形成され、制御電極６と容量線３ｂとの間に第２の副補助容量Ｃ２が形成されている。

ＴＦＴ３０のドレイン領域には、ドレイン電極６ｄを介して第１の副画素Ｐ１（第１の副液晶容量Ｌ１）を形成するための第１の副画素電極９１が電気的に接続され、この第１の副画素電極９１の一部は制御電極６ｃと平面的に重なって第１の副補助容量Ｃ１を形成している。また、画素Ｐには、第２の副画素Ｐ２（第２の副液晶容量Ｌ２）を形成するための第２の副画素電極９２が形成され、第２の副画素電極９２は、制御電極６ｃにコンタクトホール４２ｂを介して接続している。

このように構成した素子基板２０の断面構成は、図３に示すように、素子基板１０の下層側から上層側に向かって、ＴＦＴ３０のゲート電極３ｃ、厚さが約３００ｎｍのシリコン窒化膜などからなるゲート絶縁膜４１、厚さが約１５０ｎｍのシリコン膜などからなる半導体膜５、ソース電極６ｂ、厚さが約１８０ｎｍのシリコン窒化膜などからなる層間絶縁膜４２、画素電極９、配向膜１９が積層された構造になっている。ゲート電極３ｃと同層位置（ゲート絶縁膜４１の下層）には、容量線３ｂが形成され、これらの導電層はいずれも、例えば、厚さが約２５０ｎｍのアルミニウム層と、厚さが約２５０ｎｍのモリブデン層との積層体として構成されている。また、ソース電極６ｂと同層位置（ゲート絶縁膜４１と層間絶縁膜４２の層間）には、ドレイン電極６ｄおよび制御電極６ｃが形成され、これらの導電層はいずれも、例えば、厚さが約２５０ｎｍのアルミニウム層と、厚さが約２５０ｎｍのモリブデン層との積層体として構成されている。さらに、層間絶縁膜４２の上層側には、画素電極９として、第１の副画素電極９１および第２の副画素電極９２が形成され、これらの導電層はいずれも、例えば、厚さが約５０ｎｍのＩＴＯによって構成されている。

第１の副画素電極９１は、層間絶縁膜４２のコンタクトホール４２ａを介してドレイン電極６ｄに電気的に接続し、第２の副画素電極９２は、層間絶縁膜４２のコンタクトホール４２ｂを介して制御電極６ｃに電気的に接続している。なお、半導体膜５のソース電極６ｂと接する領域、およびドレイン領域と接する領域は、高濃度の不純物がドープされた、厚さが約５０ｎｍの高濃度ｎ型半導体層５１、５２が形成されている。

このように構成した液晶表示装置１では、容量線３ｂ、ゲート絶縁膜４１、制御電極６ｃ、層間絶縁膜４２、第１の副画素電極９１が平面的に重なる領域で積層されている。従って、容量線３ｂと第１の副画素電極９１との間には保持容量Ｃが構成され、かつ、保持容量Ｃは、第１の副補助容量Ｃ１と第２の副補助容量Ｃ２とに分割されている。ここで、第２の副補助容量Ｃ２は、容量線３ｂを下電極とし、ゲート絶縁膜４１を誘電体層とし、制御電極６ｃを上電極としており、第１の副補助容量Ｃ１は、制御電極６ｃを下電極とし、層間絶縁膜４２を誘電体層とし、第１の副画素電極９１を上電極としている。

従って、第２の副補助容量Ｃ２を下層側副補助容量とし、第１の副補助容量Ｃ１を上層側副補助容量とみなしたとき、下層側副補助容量（第２の副補助容量Ｃ２）の上電極と、上層側副補助容量（第１の副補助容量Ｃ１）の下電極とは、共通の導電層（制御電極６ｃ）によって構成されている。

また、本形態の液晶表示装置１では、第１の副画素電極９１と対向電極２１との間に第１の副液晶容量Ｌ１が構成され、第２の副画素電極９２と対向電極２１との間に第２の副液晶容量Ｌ２が構成されている。ここで、容量線３ｂは、対向電極２１と同一の電位に保持されるので、副液晶容量９１、９２と、副補助容量Ｃ１、Ｃ２との電気的な接続は、図２を参照して説明したとおりである。

（製造方法）
このような液晶表示装置１を製造するにあたって、素子基板１０は概ね、以下の工程
ゲート電極３ｃ、容量線３ｂの形成工程
ゲート絶縁膜４１の形成工程
半導体膜５の形成工程
高濃度ｎ型半導体層５１、５２の形成工程
ソース電極６ｂ、制御電極６ｃ、ドレイン電極６ｃ、の形成工程
層間絶縁膜４２の形成工程
コンタクトホール４２ａ、４２ｂの形成工程
副画素電極９１、９２の形成工程
により製造でき、画素分割を行わない場合と同様、５回のフォトリソグラフィ工程で済む。すなわち、フォトリソグラフィ工程で用いるマスクパターンを一部変更するだけで、画素分割を採用した液晶表示装置１を製造できる。

（本形態の効果）
以上説明したように、本形態では、画素分割を行うにあたって、液晶容量Ｌに並列に電気的に接続される補助容量Ｃを複数の副補助容量Ｃ１、Ｃ２に分割し、複数の副補助容量Ｃ１、Ｃ２によって容量分割された電圧が複数の副液晶容量Ｌ１、Ｌ２に印加されるように構成してあるため、補助容量Ｃの他に制御容量を追加する必要がない。従って、画素分割によって視角特性を改善した場合でも、画素開口率の低下を抑えることができる。

また、２つの副補助容量Ｃ１、Ｃ２はいずれも、絶縁層を挟んで対向する２つの導電層を下電極および上電極として構成され、下層側副補助容量（第２の副補助容量Ｃ２）の上電極と、上層側副補助容量（第１の副補助容量Ｃ１）の下電極とは、共通の導電層（制御電極６ｃ）によって構成されている。このため、２つの副補助容量Ｃ１、Ｃ２を構成するための導電層が少なくて済むため、ＴＦＴ３０などを構成する複数の導電層と同時形成された導電層のみで２つの副補助容量Ｃ１、Ｃ２を構成できる。また、下層側副補助容量（第２の副補助容量Ｃ２）と、上層側副補助容量（第１の副補助容量Ｃ１）とを平面的に重なる領域に形成できるので、画素分割によって視角特性を改善した場合でも、画素開口率の低下を抑えることができる。

［実施の形態２］
図５、図６および図７は、本発明の実施の形態２に係る液晶表示装置の画素１つ分の等価回路図、この液晶表示装置の画素１つ分の断面図、および素子基板の画素１つ分の平面図である。なお、図６は、図７のＡ２−Ｂ２線での断面図に相当する。また、図７には、データ線と同時形成された導電膜に対しては右上がりの斜線を付し、走査線と同時形成された導電膜に対しては、右下がりの斜線を付し、画素電極については一点鎖線で示してある。本形態の液晶表示装置は、基本的な構成が実施の形態１と同様であるため、共通する機能を有する部分には同一の符号を付してそれらの説明を省略する。

図５に示すように、本形態の液晶表示装置１は、複数の画素Ｐの各々に液晶容量Ｌおよび補助容量Ｃを備えており、補助容量Ｃは、直列に接続された３つの副補助容量Ｃ１、Ｃ２、Ｃ３に分割され、液晶容量Ｌは、３つの副補助容量Ｃ１、Ｃ２、Ｃ３によって容量分割された電圧が印加される３つの副液晶容量Ｌ１、Ｌ２、Ｌ３に分割されている。従って、画素Ｐは、３つの副液晶容量Ｌ１、Ｌ２、Ｌ３の各々対応する３つの副画素Ｐ１、Ｐ２、Ｐ３に分割されている。３つの副液晶容量Ｌ１、Ｌ２、Ｌ３のうち、第１の副液晶容量Ｌ１は、３つの副補助容量Ｃ１、Ｃ２、Ｃ３を合成した容量に並列に電気的に接続し、第２の副液晶容量Ｌ２は、２つの副補助容量Ｃ２、Ｃ３を合成した容量に並列に電気的に接続し、第３の副液晶容量Ｌ３は、第３の副補助容量Ｃ３に並列に電気的に接続している状態にある。

このように構成した液晶表示装置１では、ＴＦＴ３０がオンした際、データ線６ａの電位が３つの副補助容量Ｃ１、Ｃ２、Ｃ３とによって分割され、以下の高低で示す電位
第３の副補助容量Ｃ３および第３の副液晶容量Ｌ３
＜第２の副補助容量Ｃ２および第２の副液晶容量Ｌ２
＜第１の副補助容量Ｃ１および第１の副液晶容量Ｌ１
が印加されることになる。

このように本形態では、画素分割を行うにあたって、液晶容量Ｌに並列に電気的に接続される補助容量Ｃを複数の副補助容量Ｃ１、Ｃ２、Ｃ３に分割し、複数の副補助容量Ｃ１、Ｃ２、Ｃ３によって容量分割された電圧が複数の副液晶容量Ｌ１、Ｌ２、Ｌ３に印加されるように構成してあるため、補助容量Ｃの他に制御容量を追加する必要がない。従って、画素分割によって視角特性を改善した場合でも、画素開口率の低下を抑えることができる。

本形態の液晶表示装置１を構成するにあたっては、図６に示すように、素子基板１０と対向基板２０とが対向配置され、かつ、これらの基板間に液晶層２が保持されている。本形態では、液晶層２には、後述するＩＰＳモード以外の全ての液晶が用いられるので、対向基板２０には、ＩＴＯ層からなる対向電極２１、および配向膜２９がこの順に形成されている。

このような液晶表示装置１における素子基板１０の平面構成は、図７に示すように表される。データ線６ａ、走査線３ａ、ＴＦＴ３０などの構成は、実施の形態１と同様であるため、説明を省略するが、容量線３ｂと平面的に重なる領域には、第１の制御電極６ｃが形成され、第３の副補助容量Ｃ３が形成されている。第１の制御電極６ｃと平面的に重なる領域には、第２の制御電極７ｃが形成され、第２の副補助容量Ｃ２が形成されている。

ここで、画素Ｐには、第１の副画素Ｐ１（第１の副液晶容量Ｌ１）を形成するため第１の副画素電極９１が電気的に接続され、この第１の副画素電極９１の一部は第２の制御電極７ｃと平面的に重なって第１の副補助容量Ｃ１を形成している。また、画素Ｐには、第２の副画素Ｐ２（第２の副液晶容量Ｌ２）を形成するための第２の副画素電極９２が形成され、第２の副画素電極９２は、第２の制御電極４ｃにコンタクトホール４３ｂを介して接続している。さらに、画素Ｐには、第３の副画素Ｐ３（第３の副液晶容量Ｌ３）を形成するための第３の副画素電極９３が形成され、第３の副画素電極９２は、第１の制御電極６ｃにコンタクトホール４３ｃを介して接続している。

このように構成した素子基板２０の断面構成は、図７に示すように、素子基板１０の下層側から上層側に向かって、ＴＦＴ３０のゲート電極３ｃ、厚さが約３００ｎｍのシリコン窒化膜などからなるゲート絶縁膜４１、厚さが約１５０ｎｍのシリコン膜などからなる半導体膜５、ソース電極６ｂ、厚さが約１８０ｎｍのシリコン窒化膜などからなる第１の層間絶縁膜４２、第２の制御電極７ｃ、厚さが約１８０ｎｍのシリコン窒化膜などからなる第２の層間絶縁膜４３、画素電極９、配向膜１９が積層された構造になっている。

ここで、ゲート電極３ｃと同層位置（ゲート絶縁膜４１の下層）には、容量線３ｂが形成され、これらの導電層はいずれも、例えば、厚さが約２５０ｎｍのアルミニウム層と、厚さが約２５０ｎｍのモリブデン層との積層体として構成されている。また、ソース電極６ｂと同層位置（ゲート絶縁膜４１と層間絶縁膜４２の層間）には、ドレイン電極６ｄおよび第１の制御電極６ｃが形成され、これらの導電層はいずれも、例えば、厚さが約２５０ｎｍのアルミニウム層と、厚さが約２５０ｎｍのモリブデン層との積層体として構成されている。さらに、層間絶縁膜４２の上層側には、画素電極９として、第１の副画素電極９１、第２の副画素電極９２、および第３の副画素電極９３が形成され、これらの導電層はいずれも、例えば、厚さが約５０ｎｍのＩＴＯによって構成されている。なお、第２の制御電極７ｃも、例えば、厚さが約２５０ｎｍのアルミニウム層と、厚さが約２５０ｎｍのモリブデン層との積層体として構成されている。

第１の副画素電極９１は、層間絶縁膜４２、４３のコンタクトホール４３ａを介してドレイン電極６ｄに電気的に接続し、第２の副画素電極９２は、第２の層間絶縁膜４３のコンタクトホール４３ｂを介して第２の制御電極７ｃに電気的に接続し、第３の副画素電極９３は、層間絶縁膜４２、４３のコンタクトホール４３ｃを介して第１の制御電極６ｃに電気的に接続している。

このように構成した液晶表示装置１では、容量線３ｂ、ゲート絶縁膜４１、第１の制御電極６ｃ、第１の層間絶縁膜４２、第２の制御電極７ｃ、第２の層間絶縁膜４３、第１の副画素電極９１が平面的に重なる領域で積層されている。従って、容量線３ｂと第１の副画素電極９１との間には保持容量Ｃが構成され、かつ、保持容量Ｃは、３つの副補助容量Ｃ１、Ｃ２、Ｃ３に分割されている。ここで、第３の副補助容量Ｃ３は、容量線３ｂを下電極とし、ゲート絶縁膜４１を誘電体層とし、第１の制御電極６ｃを上電極としており、第２の副補助容量Ｃ１は、第１の制御電極６ｃを下電極とし、層間絶縁膜４２を誘電体層とし、第２の制御電極７ｃを上電極としており、第１の副補助容量Ｃ１は、第２の制御電極７ｃを下電極とし、第２の層間絶縁膜４３を誘電体層とし、第１の副画素電極９１を上電極としている。従って、下層側に位置する副補助容量と、上層側に位置する副補助容量とは、電極を共有しているので、３つの副補助容量Ｃ１、Ｃ２、Ｃ３を構成する場合でも、導電層が少なくて済む。しかも、３つの副補助容量Ｃ１、Ｃ２、Ｃ３を平面的に重なる領域に形成できるので、画素分割によって視角特性を改善した場合でも、画素開口率の低下を抑えることができる。

［実施の形態３］
図８は、本発明の実施の形態３に係る液晶表示装置の平面図であり、データ線と同時形成された導電膜に対しては右上がりの斜線を付し、走査線と同時形成された導電膜に対しては、右下がりの斜線を付し、画素電極については一点鎖線で示してある。

本形態の液晶表示装置１は、実施の形態１において図２を参照して説明したように、補助容量Ｃは、直列に接続された２つの副補助容量Ｃ１、Ｃ２に分割され、液晶容量Ｌは、２つの副補助容量Ｃ１、Ｃ２によって容量分割された電圧が印加される２つの副液晶容量Ｌ１、Ｌ２に分割されている。従って、画素Ｐは、２つの副液晶容量Ｌ１、Ｌ２の各々対応する２つの副画素Ｐ１、Ｐ２に分割されている。

本形態の液晶表示装置１を構成するにあたっては、素子基板と対向基板とが対向配置され、かつ、これらの基板間に液晶層が保持されている。本形態では、液晶層にはＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードの液晶が用いられているため、対向基板には、ＩＴＯ層からなる対向電極が形成されているが、配向膜は形成されていない。

このような液晶表示装置１において、素子基板１０に副補助容量Ｃ１、Ｃ２を構成するための断面構成は、実施の形態１と略同様であるが、ＩＰＳモードでは、液晶に水平方向の電界を印加するため、副液晶容量Ｌ１、Ｌ２（副画素Ｐ１、Ｐ２）を構成する副画素電極９１、９２に対向する共通電極も、素子基板２０の方に形成する必要がある。従って、本形態の液晶表示装置１において、素子基板１０は、図８に示す平面構成を有している。

図８において、データ線６ａと交差する方向に走査線３ａが形成されるとともに、走査線３ａと並列して容量線３ｂが形成されている。データ線６ａは、ＴＦＴ３０のソース電極６ｂと一体に形成され、走査線３ａは、ＴＦＴ３０のゲート電極３ｃと一体に構成されている。また、容量線３ｂと平面的に重なる領域には、制御電極６ｃが形成され、制御電極６と容量線３ｂとの間に第２の副補助容量Ｃ２が形成されている。ＴＦＴ３０のドレイン領域には、ドレイン電極６ｄを介して第１の副画素Ｐ１（第１の副液晶容量Ｌ１）を形成するための第１の副画素電極９１が電気的に接続され、この第１の副画素電極９１の一部は制御電極６ｃと平面的に重なって第１の副補助容量Ｃ１を形成している。また、画素Ｐには、第２の副画素Ｐ２（第２の副液晶容量Ｌ２）を形成するための第２の副画素電極９２が形成され、第２の副画素電極９２は、制御電極６ｃにコンタクトホール４２ｂを介して接続している。

本形態では、容量線３ｂの一部を櫛歯状に形成し、櫛歯状の共通電極３ｆが形成されている。また、第１の副画素電極９１および第２の副画素電極９２は、櫛歯状の共通電極３ｆと横方向で対向するように、櫛歯状の共通電極３ｆの間に向けて櫛歯状に形成されている。従って、第１の副画素電極９１と共通電極３ｆとの間に第１の副液晶容量Ｌ１（第１の副画素Ｐ２）が構成され、第２の副画素電極９２と共通電極３ｆとの間に第２の副液晶容量Ｌ２（第１の副画素Ｐ２）が構成されている。なお、本形態では、第１の副画素電極９１には、制御電極６ｃと平面的に重なって第１の副補助容量Ｃ１を形成するための矩形部分が櫛歯部分の先端に形成されている。

このように構成したＩＰＳモードの液晶表示装置１でも、画素分割を行うにあたって、液晶容量Ｌに並列に電気的に接続される補助容量Ｃを複数の副補助容量Ｃ１、Ｃ２に分割し、複数の副補助容量Ｃ１、Ｃ２によって容量分割された電圧が複数の副液晶容量Ｌ１、Ｌ２に印加されるように構成してあるため、補助容量Ｃの他に制御容量を追加する必要がない。従って、画素分割によって視角特性を改善した場合でも、画素開口率の低下を抑えることができるなど、実施の形態１と同様な効果を奏する。

また、本形態ではＩＰＳモードを用いたが、それに限る必要は無く、同じく横電界を用いるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）などでも同様に用いることができる。

［電子機器への搭載例］
本発明を適用した電気光学装置は、携帯電話機やモバイル型のパーソナルコンピュータの他、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、エンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどの電子機器に適用できる他、３０インチを越えるような大画面を備えた電子機器を構成するのに用いることもできる。

画素スイッチング素子としてＴＦＴを用いた液晶表示装置の基本的な電気的構成を示すブロック図である。 本発明の実施の形態１に係る液晶表示装置の画素１つ分の等価回路図である。 本発明の実施の形態１に係る液晶表示装置の画素１つ分の断面図である。 本発明の実施の形態１に係る液晶表示装置の画素１つ分の平面図である。 本発明の実施の形態２に係る液晶表示装置の画素１つ分の等価回路図である。 本発明の実施の形態２に係る液晶表示装置の画素１つ分の断面図である。 本発明の実施の形態２に係る液晶表示装置の画素１つ分の平面図である。 本発明の実施の形態３に係る液晶表示装置の画素１つ分の平面図である。

符号の説明

１・・液晶表示装置、２・・液晶層、３ａ・・走査線、３ｂ・・容量線、３ｃ・・ゲート電極、３ｆ・・櫛歯状の共通電極、５・・半導体膜、６ａ・・データ線、６ｂ・・ソース電極、６ｃ、７ｃ・・制御電極、６ｄ・・ドレイン電極、９・・画素電極、１０・・素子基板、２０対向基板、２１対向電極、３０・・ＴＦＴ、４１・・ゲート絶縁膜、４２、４３・・層間絶縁膜、９１、９２、９３・・副画素電極、Ｃ・・補助容量、Ｃ１、Ｃ２、Ｃ３・・副補助容量、Ｌ・・液晶容量、Ｌ１、Ｌ２、Ｌ３・・副液晶容量、Ｐ・・画素、Ｐ１、Ｐ２、Ｐ３・・副画素

Claims (5)

1. 複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素を備え、当該画素は、画素スイッチング用の薄膜トランジスタを介して前記データ線に電気的に接続する液晶容量と、該液晶容量に並列に電気的に接続された補助容量とを備えた液晶表示装置において、
   前記補助容量は、直列に接続された複数の副補助容量に分割され、
   前記液晶容量は、前記複数の副補助容量によって容量分割された電圧が印加される複数の副液晶容量に分割され、
   前記画素は、前記複数の副補助容量の各々に対応する複数の副画素に分割されていることを特徴とする液晶表示装置。
2. 液晶層を挟んで対向配置された素子基板および対向基板を有し、
   前記素子基板には、前記走査線、前記データ線、前記薄膜トランジスタ、前記複数の副補助容量、および前記複数の副画素に対応する複数の副画素電極が形成され、
   前記対向基板には、前記複数の副画素電極の各々との間に前記複数の副液晶容量を構成する対向電極が形成されていることを特徴とする請求項１に記載の液晶表示装置。
3. 液晶層を挟んで対向配置された素子基板および対向基板を有し、
   前記素子基板には、前記走査線、前記データ線、前記薄膜トランジスタ、前記複数の副補助容量、前記複数の副画素に対応する複数の副画素電極、および当該複数の副画素電極の各々との間に前記複数の副液晶容量を構成する共通電極が形成されていることを特徴とする請求項１に記載の液晶表示装置。
4. 前記素子基板上には複数の絶縁層が積層されているとともに、当該複数の絶縁層の下層、層間および上層の各々に導電層が形成され、
   前記複数の副補助容量はいずれも、前記複数の導電層のうち、絶縁層を挟んで対向する２つの導電層を下電極および上電極として構成され、
   前記複数の副補助容量のうち、下層側に形成された下層側副補助容量の上電極と、当該下層側副補助容量の上層に形成された上層側副補助容量の下電極とは、共通の導電層からなることを特徴とする請求項２または３に記載の液晶表示装置。
5. 前記複数の副補助容量を構成する複数の導電層には、前記薄膜トランジスタのゲート電極と同層位置に形成された導電層、前記薄膜トランジスタのソース電極と同層位置に形成された導電層、および前記複数の副画素電極の全てが含まれていることを特徴とする請求項４に記載の液晶表示装置。

Images