JP2006276409A - シフトレジスタの駆動制御方法及び走査ドライバ - Google Patents

Abstract

【課題】 ａ−ＳｉＴＦＴを用いてシフトレジスタを構成し、これを液晶表示装置の走査ドライバに適用した場合に、動作温度や動作時間によるフィールドスルー電圧ΔＶの変動を抑制して、フリッカーや焼き付き等の発生を抑制すること。
【解決手段】 走査ドライバを構成するシフトレジスタの各シフト回路に、クロック信号として、立ち下がり部分が“傾斜”したクロック信号ｃｋ１，ｃｋ２を入力する。クロック信号ｃｋ１，ｃｋ２は、互いに位相が半周期ずれた信号であり、一方のクロック信号のパルスの立ち下がりが終了した後、他方のクロック信号のパルスが立ち上がるように設定されている。
【選択図】図７

Description

本発明は、印加されるクロック信号に応じて順次出力信号を出力する縦続接続された複数の段からなるシフトレジスタの駆動制御方法等に関する。

アクティブマトリクス方式の液晶表示装置では、液晶表示パネル上に複数の走査ラインと複数の信号ラインとがそれぞれ直交して配設され、各交点近傍に表示画素が形成されている。各表示画素は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を介して信号ライン及び走査ラインに接続された画素電極と共通電極との間に液晶が充填された液晶容量を有する。

このような液晶表示装置では、走査ドライバ（ゲートドライバ）によって各走査ラインに走査信号（ゲートパルス）が順次印加されて選択状態（高電位状態）となると、対応する表示画素のＴＦＴがオン状態となる。そして、信号ドライバによって各信号ラインに印加された表示信号電圧がＴＦＴを介して画素電極に印加されることにより、この表示信号電圧と共通電極に印加されている共通電圧（コモン電圧）Ｖｃｏｍとの電位差が対応する液晶容量に印加（充電）され、液晶分子の配向状態が制御されることで、所望の画像が表示パネルに表示される。

ここで、走査ドライバには、各走査ラインを順に選択状態とするための走査信号を出力するシフトレジスタが備えられている。シフトレジスタは、トランジスタによって構成される複数段のシフト回路が縦続接続されて構成されている。各段のシフト回路に所定周期のパルス信号であるクロック信号を入力することにより、該クロック信号の周期に応じて各シフト回路から順次出力信号が走査信号として出力され、対応する走査ラインに印加される（例えば、特許文献１参照）。
特開２００２−１９７８８５号公報

また近年では、上述したシフト回路を構成するトランジスタとしてアモルファスシリコンＴＦＴ（Thin Film Transistor：薄膜トランジスタ）（以下、「ａ−ＳｉＴＦＴ」という）を用いることが検討されている。しかしながら、このａ−ＳｉＴＦＴは、そのオン電流特性が使用温度や動作経過時間によって大きく変動する特性劣化が生じ易い。具体的には、低温動作時には常温動作時と比較してオン電流が減少し、また、長時間動作後には、動作開始直後（初期）と比較して閾値がプラス方向にシフトし、その結果オン電流が減少する。このため、ａ−ＳｉＴＦＴを用いたシフトレジスタを液晶表示装置の走査ドライバとして用いた場合、次の問題が発生する。

図１１は、液晶表示パネルにおける各信号の波形図である。図中上から順に、走査ドライバから各走査ラインに出力される走査信号（ゲートパルス）Ｖｇ、表示画素の液晶容量に印加される電圧Ｖｌｃ、の信号波形を示している。但し、同図（ａ）は、常温且つ動作開始直後（初期状態）での特性を示し、同図（ｂ）は、低温動作時或いは長時間動作後の特性を示す。尚、液晶容量の電極間に直流を印加し続けることを防止するため、信号ドライバから出力される表示信号電圧及び共通電圧Ｖｃｏｍは１フレーム期間Ｔ毎に極性反転されているものとする。

同図に示すように、走査信号ＶｇがＨｉｇｈレベルに変化すると、ＴＦＴがオン状態となることにより、液晶容量には、表示信号電圧と共通電圧Ｖｃｏｍとの電位差が印加される。その後、走査信号ＶｇがＬｏｗレベルに変化すると、トランジスタがオフ状態となり、液晶容量の電位は保持され続けるが、このとき、走査信号ＶｇがＨｉｇｈレベルからＬｏｗレベルに変化する瞬間の電位変化がＴＦＴのゲート・ドレイン間の寄生容量を介して画素電極の電位が低下する方向に作用するため、液晶容量に印加される電圧Ｖｌｃは、所謂フィールドスルー電圧ΔＶだけ低下する。

このフィールドスルー電圧ΔＶによって電圧Ｖｌｃの波形が正負非対称波形となる。このため、従来では、例えば共通電圧Ｖｃｏｍを、このフィールドスルー電圧ΔＶ分の低下に対応した、液晶容量に印加される正負電圧がほぼ等しくなるような最適な共通電圧Ｖｃｏｍに設定しておくことで、表示パネルにおけるフリッカー（ちらつき）や焼き付き等を防ぐようにしていた、

ところで、ａ−ＳｉＴＦＴを用いたシフトレジスタを走査ドライバとして用いた場合、シフトレジスタから出力される操作信号Ｖｇは、常温且つ動作開始直後（初期状態）においては、同図（ａ）に示すような波形となる。しかし、低温動作時或いは長時間動作後には、上述したａ−ＳｉＴＦＴのオン電流特性の劣化により、同図（ｂ）に示すように、同図（ａ）と比較して、立ち上がり及び立ち下がりが鈍った波形となる。

ここで、フィールドスルー電圧の大きさは、走査信号ＶｇがＨｉｇｈレベルからＬｏｗレベルへ変化する際（立ち下がり）の電位変化の程度に応じて変化する。即ち、走査信号の立ち下がりが急峻である程、フィールドスルー電圧は大きくなり、立ち下がりが緩やかである程、小さくなる。従って、低温動作時或いは長時間動作時には、走査信号Ｖｇが、立ち下がりが鈍った波形となるためにフィールドスルー電圧が初期状態での値（ΔＶ）より小さい値（ΔＶ´）になる。しかるに、この状態でも共通電圧Ｖｃｏｍを一定（初期状態）のままにしていた場合、共通電圧Ｖｃｏｍが最適な値からずれてしまうことになり、このためにフリッカーや焼き付きが生じるという問題があった。言い換えれば、動作温度や動作時間といった要素によりフィールドスルー電圧ΔＶが変動し、これによって最適な共通電圧Ｖｃｏｍが変動してしまうという問題があった。

上記事情に鑑み、本発明は、ａ−ＳｉＴＦＴを用いてシフトレジスタを構成し、これを液晶表示装置の走査ドライバに適用した場合に、動作温度や動作時間によるフィールドスルー電圧ΔＶの変動を抑制して、フリッカーや焼き付き等の発生を抑制することを目的としている。

上記課題を解決するために、請求項１に記載の発明は、縦続接続された複数の段からなり、各段から出力信号を順次出力するシフトレジスタの駆動制御方法であって、前記シフトレジスタの各段は、少なくとも、電流路の一端にクロック信号が印加される薄膜トランジスタを有し、前段からの前記出力信号が入力された場合に、該薄膜トランジスタがオン動作して、前記クロック信号に対応した信号を前記出力信号として出力する出力部を備え、前記クロック信号として、パルスの立ち下がり部分が傾斜形状を有して立ち下がるパルス信号を印加することを特徴とする。

請求項２に記載の発明は、請求項１に記載のシフトレジスタの駆動制御方法において、前記クロック信号の立ち下がり時間を、前記出力部における前記出力信号の出力に係わる時定数より長い時間に設定することを特徴とする。
請求項３に記載の発明は、請求項２に記載のシフトレジスタの駆動制御方法において、前記クロック信号の前記立ち下がり時間を、少なくとも前記時定数の１０倍の時間に設定することを特徴とする。
請求項４に記載の発明は、請求項１に記載のシフトレジスタの駆動制御方法において、前記クロック信号のパルスの立ち上がり部分は、傾斜形状を有していないことを特徴とする。
請求項５に記載の発明は、請求項１に記載のシフトレジスタの駆動制御方法において、前記クロック信号は、互いに位相が半周期ずれ、一方のクロック信号が他方のクロック信号の立ち下がり開始から前記所定時間経過後に立ち上がる第１及び第２のクロック信号を有し、前記第１及び第２のクロック信号を前記シフトレジスタの各段に交互に印加することを特徴とする。

請求項６に記載の発明は、請求項１乃至５の何れかに記載のシフトレジスタの駆動制御方法において、前記薄膜トランジスタはアモルファスシリコン薄膜トランジスタであることを特徴とする。

請求項７に記載の発明は、縦続接続された複数の段からなるシフトレジスタを備え、複数の走査ライン及び複数の信号ラインの各交点近傍に表示画素がマトリクス状に配列された表示パネルの前記各走査ラインに、前記シフトレジスタから順次出力される出力信号を走査信号として出力する走査ドライバであって、前記シフトレジスタの各段は、少なくとも、電流路の一端にクロック信号が印加される薄膜トランジスタを有し、前段からの前記出力信号が入力された場合に、該薄膜トランジスタがオン動作されて、前記クロック信号に対応した信号を前記出力信号として出力する出力部を備え、前記クロック信号は、パルスの立ち下がり部分が傾斜形状を有して立ち下がるパルス信号であることを特徴とする。

請求項８に記載の発明は、請求項７に記載の走査ドライバにおいて、前記クロック信号の立ち下がり時間は、前記出力部における前記出力信号の出力に係わる時定数より長い時間を有することを特徴とする。
請求項９に記載の発明は、請求項８に記載の走査ドライバにおいて、前記クロック信号の前記立ち下がり時間は、少なくとも前記時定数の１０倍の時間を有することを特徴とする。
請求項１０に記載の発明は、請求項７に記載の走査ドライバにおいて、前記薄膜トランジスタとして、電流路が直列接続された第１の薄膜トランジスタと第２の薄膜トランジスタとを有し、前記電流路の一端に前記クロック信号が印加されて、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタとの接続点から前記出力信号を出力し、前段からの前記出力信号が入力された場合に前記第１の薄膜トランジスタがオン動作して前記クロック信号を出力信号として出力し、次段からの前記出力信号が入力された場合に前記第２の薄膜トランジスタがオン動作して、前記出力信号の信号レベルを低下させることを特徴とする。
請求項１１に記載の発明は、請求項７に記載の走査ドライバにおいて、前記クロック信号は、互いに位相が半周期ずれ、一方のクロック信号が他方のクロック信号の立ち下がり開始から前記所定時間経過後に立ち上がる第１及び第２のクロック信号を有し、前記第１及び第２のクロック信号が前記シフトレジスタの各段に交互に印加されることを特徴とする。

請求項１２に記載の発明は、請求項７乃至１１の何れかに記載の走査ドライバにおいて、前記クロック信号は、立ち上がり部分が傾斜形状を有していないパルス信号であることを特徴とする。

請求項１３に記載の発明は、請求項７乃至１２の何れかに記載の走査ドライバにおいて、前記薄膜トランジスタはアモルファスシリコン薄膜トランジスタであることを特徴とする。

本発明によれば、シフトレジスタの各段に、パルスの立ち下がり部分が、所定の立ち下がり時間を有して立ち下がる、傾斜形状のパルス信号をクロック信号として印加して駆動することにより、出力部が動作温度や使用時間によって特性が劣化し易い薄膜トランジスタを有して構成されている場合であっても、各段からの出力信号の立ち下がり部分の特性が動作温度や使用時間によって殆ど変化しない信号とすることができる。従って、表示パネルの走査ドライバに適用した場合に、低温動作時や長時間動作後であっても立ち下がり部分の特性が殆ど変化しない走査信号を走査ラインに出力することができるので、表示パネルにおけるフィールドスルー電圧ΔＶの変動を抑えることができて、フリッカーや焼き付き等の発生を抑制することができる。

以下、図面を参照して本発明に好適な実施形態を説明する。尚、以下では、本発明を、液晶表示装置の走査ドライバに適用した場合を説明するが、本発明の適用可能な実施形態がこれに限定されるものではない。

［液晶表示装置］
先ず、本発明に係る走査ドライバを適用可能な液晶表示装置について、簡単に説明する。
図１は、本発明に係る走査ドライバを適用した液晶表示装置の全体構成例を示す概略ブロック図であり、図２は、本実施形態における液晶表示装置の要部構成図である。
図１に示すように、本実施形態に係る液晶表示装置１００は、概略、行方向に配設された複数の走査ラインと列方向に配設された複数のデータラインとの各交点近傍に複数の表示画素が２次元配列された液晶表示パネル１０と、各データラインに表示データに基づく表示信号電圧を印加するための信号ドライバ２０と、各走査ラインに所定のタイミングで走査信号を順次印加する走査ドライバ３０と、信号ドライバ２０及び走査ドライバ３０の動作状態を制御するためのクロック信号等の複数の制御信号（垂直制御信号、水平制御信号）を生成して出力するシステムコントローラ４０と、液晶表示装置１００の外部から入力される映像信号に基づいて、信号ドライバ２０に供給する表示データを生成するとともに、システムコントローラ４０に供給する水平同期信号、垂直同期信号等のタイミング信号を生成する表示信号生成回路５０と、全表示画素に共通に設けられた共通電極に対して、所定の電圧極性を有するコモン信号電圧を印加するコモン電圧駆動アンプ（図示を省略）と、を備えた構成を有している。
ここで、走査ドライバ３０は、各走査ラインに接続され、システムコントローラ４０から出力される垂直制御信号に基づいて、各行の走査ラインに走査信号を順次印加して、当該行の表示画素群を選択状態に設定する。
また、信号ドライバ２０は。各データラインに接続され、システムコントローラ４０から出力される水平制御信号に基づいて、表示データを１行単位で取り込んで保持し、上記走査ドライバ３０により選択状態に設定された行の表示画素群に対して、保持した表示データに対応する表示信号電圧を、各データラインを介して一括して供給する。これにより、各表示画素において、上記表示信号電圧が取り込まれ、画素容量及び補助容量に印加、充電されて表示データの書き込み動作が行われる。

図２に示すように、液晶表示パネル１０には、列方向に、信号ドライバ２０に接続された複数の信号ラインＬｄが配設されているとともに、行方向に、各信号ラインＬｄと直交するよう、走査ドライバ３０に接続された複数の走査ライン（ゲートライン）Ｌｇが配設されている。

また、走査ラインＬｇと信号ラインＬｄとの各交点近傍には、アクティブ素子である薄膜トランジスタＴＦＴと、画素電極−対向電極間に液晶が充填されて成る画素容量（液晶容量）Ｃｌｃと、画素容量Ｃｌｃと並列に設けられ、画素容量Ｃｌｃに印加された信号電圧を保持する補助容量Ｃｓとから構成される表示画素が形成されている。

そして、走査ドライバ３０によって各走査ラインＬｇに走査信号（ゲートパルス）が順次印加されて高電位状態となると、対応する各表示画素の薄膜トランジスタＴＦＴがオン動作する。そして、信号ドライバ２０から信号ラインＬｄに印加された表示信号電圧が薄膜トランジスタＴＦＴを介して各画素電極に印加されることにより、表示信号電圧と共通電極に印加されたコモン信号電圧Ｖｃｏｍとの電位差が各表示画素の画素容量Ｃｌｃに充電されて、該電位差に応じて各表示画素における液晶分子の配向状態が制御される。これにより、所望の画像が液晶表示パネル１０に表示される。

［シフトレジスタ］
図３は、走査ドライバ３０を構成するシフトレジスタの回路構成図である。同図によれば、シフトレジスタは、走査ラインＬｇの本数ｎに等しい、縦続接続されたｎ段のシフト回路ＲＳ（１）〜ＲＳ（ｎ）によって構成される。各シフト回路ＲＳは、入力端子ＩＮと、出力端子ＯＵＴと、クロック端子ＣＫと、リセット端子（制御端子）ＲＳＴとを有する。

初段のシフト回路ＲＳ（１）の入力端子ＩＮには、システムコントローラ４０から、垂直制御信号として開始信号ｓｔａｒｔが入力される。シフト回路ＲＳ（２）〜ＲＳ（ｎ）の入力端子ＩＮには、前段のシフト回路ＲＳ（１）〜ＲＳ（ｎ−１）の出力端子ＯＵＴから出力される出力信号ｏｕｔ１〜ｏｕｔｎ−１が入力される。そして、各シフト回路ＲＳの出力端子ＯＵＴから出力される出力信号ｏｕｔ１〜ｏｕｔｎ−１は、走査信号として対応する走査ラインＬｇに出力される。

また、シフト回路ＲＳ（１）〜ＲＳ（ｎ）のクロック端子ＣＫには、システムコントローラ４０から、垂直制御信号として所定周期のパルス信号であるクロック信号ｃｋ１，ｃｋ２が入力される。即ち、奇数段目のシフト回路ＲＳのクロック端子ＣＫにはクロック信号ｃｋ１が入力され、偶数段目のシフト回路ＲＳには、クロック信号ｃｋ１の位相が半周期ずれた信号であるクロック信号ｃｋ２が入力される。

更に、最終段のシフト回路（ｎ）を除くシフト回路ＲＳ（１）〜ＲＳ（ｎ−１）のリセット端子ＲＳＴには、次段のシフト回路ＲＳ（２）〜ＲＳ（ｎ）の出力端子ＯＵＴから出力される出力信号ｏｕｔ２〜ｏｕｔｎが入力される。最終段のシフト回路（ｎ）のリセット端子ＲＳＴには、外部回路から信号Ｓｉｇが入力される。

そして、シフトレジスタは、開始信号ｓｔａｒｔが入力されると、クロック信号ｃｋ１，ｃｋ２の周期に応じたタイミングで、初段のシフト回路ＲＳ（１）から順に、各シフト回路ＲＳから出力信号ｏｕｔを出力する。

［シフト回路］
図４は、シフト回路ＲＳの一実施例を示す回路図である。同図では、ｋ段目のシフト回路ＲＳ（ｋ）について示しているが、他のシフト回路ＲＳについても同様である。同図に示すように、シフト回路ＲＳ（ｋ）は、８つのＴＦＴ１１〜１８を備えて構成される。これらのＴＦＴ１１〜１８は、何れも、ａ−ＳｉＴＦＴ（アモルファスシリコンＴＦＴ）で構成される。

ＴＦＴ１１のゲート端子は入力端子ＩＮに接続されて前段のシフト回路ＲＳ（ｋ−１）からの出力信号ｏｕｔｋ−１が印加され、ドレイン端子は一定の高電位電源Ｖｄｄに接続され、ソース端子はノード（接続点）Ａに接続されている。ＴＦＴ１２のゲート端子はリセット端子ＲＳＴに接続されて次段のシフト回路ＲＳ（ｋ＋１）からの出力信号ｏｕｔｋ＋１が印加され、ドレイン端子はノードＡに接続され、ソース端子は一定の低電位電源Ｖｓｓに接続されている。

ＴＦＴ１３のゲート端子は入力端子ＩＮに接続されて前段のシフト回路ＲＳ（ｋ−１）からの出力信号ｏｕｔｋ−１が印加され、ドレイン端子はノードＢに接続され、ソース端子は低電位電源Ｖｓｓに接続されている。ＴＦＴ１４のゲート端子はノードＢに接続され、ドレイン端子はノードＡに接続され、ソース端子は低電位電源Ｖｓｓに接続されている。ＴＦＴ１５のゲート端子及びドレイン端子は高電位電源Ｖｄｄに接続され、ソース端子はノードＢに接続されている。

ＴＦＴ１６のゲート端子はノードＡに接続され、ドレイン端子はノードＢに接続され、ソース端子は低電位電源Ｖｓｓに接続されている。ＴＦＴ１７のゲート端子はノードＡに接続され、ドレイン端子はクロック端子ＣＫに接続されてクロック信号ｃｋが入力され、ソース端子は出力端子ＯＵＴに接続されている。ＴＦＴ１８のゲート端子はノードＢに接続され、ドレイン端子は出力端子ＯＵＴに接続され、ソース端子は低電位電源Ｖｓｓに接続されている。

このようなシフト回路ＲＳ（ｋ）において、入力端子ＩＮに、前段のシフト回路ＲＳ（ｋ−１）から所定レベル以上の出力信号ｏｕｔｋ−１が入力されると、ＴＦＴ１１がオン動作してノードＡの電位が上昇するとともに、ＴＦＴ１３がオン動作してノードＢの電位が低下する。ノードＡの電位が所定レベルまで上昇すると、ＴＦＴ１６がオン動作してノードＢの電位が更に低下するとともに、ＴＦＴ１７がオン動作する。そして、ノードＢの電位が所定レベルまで低下すると、ＴＦＴ１４及びＴＦＴ１８がオフ状態となる。従って、クロック端子ＣＫに入力されているクロック信号ｃｋに応じた電圧レベルの信号が、出力信号ｏｕｔとして出力端子ＯＵＴから出力される。

次いで、リセット端子ＲＳＴに、次段のシフト回路ＲＳ（ｋ＋１）から所定レベル以上の出力信号ｏｕｔｋ＋１が入力されると、ＴＦＴ１２がオン動作し、ノードＡの電位が低下する。ノードＡの電位が所定レベルまで低下すると、ＴＦＴ１５がオフ状態となってノードＢの電位が上昇するとともに、ＴＦＴ１７がオフ状態となる。ノードＢの電位が所定レベルまで上昇すると、ＴＦＴ１４がオン動作してノードＡの電位が低下するとともに、ＴＦＴ１８がオン動作する。そして、ノードＡの電位が所定電圧まで低下すると、ＴＦＴ１７がオフ状態となる。従って、出力端子ＯＵＴから出力される出力信号ｏｕｔの電位が低下する。

次いで、本発明の特徴とする駆動制御方法について、従来の駆動制御方法と比較して説明する。
［従来のクロック信号］
各シフト回路ＲＳに入力されるクロック信号ｃｋとして、従来では、図５に示すような波形の信号が入力されていた。図５は、シフトレジスタにおける各信号波形を示す図である。図中上から順に、従来のクロック信号ｃｋ１，ｃｋ２、開始信号ｓｔａｒｔ、出力信号ｏｕｔ１，ｏｕｔ２，・・・，ｏｕｔｎ、のそれぞれの信号波形を示している。但し、常温且つ動作開始直後（初期状態）の波形であるとする。

同図に示すように、従来のクロック信号ｃｋ１，ｃｋ２は、ともに矩形波のパルス信号である。また、その位相が互いに半周期ずれており、半周期毎に交互にＨｉｇｈレベルとなるように設定されている。

そして、開始信号ｓｔａｒｔが初段のシフト回路ＲＳ（１）に入力されると、各シフト回路ＲＳから、順次、クロック信号ｃｋのパルス幅にほぼ等しいパルスが出力信号ｏｕｔとして出力される。即ち、先ず、開始信号がＨｉｇｈレベルに変化した後、最初にクロック信号ｃｋ１がＨｉｇｈレベルに変化するタイミングで、シフト回路ＲＳ（１）から出力信号ｏｕｔ１が出力される。次いで、この出力信号ｏｕｔ１がＨｉｇｈレベルに変化した後、最初にクロック信号ｃｋ２がＨｉｇｈレベルに変化するタイミングで、シフト回路ＲＳ（２）から出力信号ｏｕｔ２が出力される。このように、クロック信号ｃｋ１，ｃｋ２に同期して、順次、シフト回路ＲＳから１パルス分のパルス信号が出力信号ｏｕｔとして出力される。

このように、常温且つ動作開始直後では、出力信号ｏｕｔはほぼ矩形波のパルス信号となる。しかし、低温動作時或いは長時間動作後では、出力信号ｏｕｔは図６に示す波形の信号となる。

図６は、低温動作時或いは長時間動作後でのシフトレジスタにおける各信号波形を示す図である。図中上から順に、従来のクロック信号ｃｋ１，ｃｋ２、開始信号ｓｔａｒｔ、出力信号ｏｕｔ１，ｏｕｔ２，・・・，ｏｕｔｎ、のそれぞれの信号波形を示している。また、出力信号ｏｕｔ１，ｏｕｔ２，・・・、ｏｕｔｎ、の信号波形に重ねて示している点線は、上述した常温且つ動作開始直後での出力信号波形を示している。

同図に示すように、低温動作時或いは長時間動作後では、出力信号ｏｕｔは立ち上がり部分及び立ち下がり部分が鈍った波形となっている。上述したように、シフト回路ＲＳでは、入力端子ＩＮへの入力信号がＨｉｇｈレベルに変化すると、ＴＦＴ１１、次いでＴＦＴ１７がオン動作し、クロック端子ＣＫに入力されているクロック信号ｃｋがＴＦＴ１７を介して出力端子ＯＵＴから出力信号ｏｕｔとして出力される。そして、リセット端子ＲＳＴへの入力信号がＨｉｇｈレベルに変化すると、順に、ＴＦＴ１２がオン動作し、ＴＦＴ１６がオフ動作し、次いでＴＦＴ１８がオン動作して、出力端子ＯＵＴから出力される出力信号ｏｕｔのレベルがＴＦＴ１８を介して低下する。このとき、ＴＦＴ１７，１８を構成するａ−ＳｉＴＦＴのオン電流特性の劣化により、クロック信号ｃｋの立ち上がり部分／立ち下がり部分でのレベル変化に対して出力信号ｏｕｔの立ち上がり部分／立ち下がり部分のレベル変化が遅れる。このため、出力信号ｏｕｔが立ち上がり部分／立ち下がり部分で鈍った信号波形となる。

このように、シフトレジスタの出力信号ｏｕｔ、即ち走査ラインＬｇに出力される走査信号の立ち下がり部分が鈍った波形となると、上述のようにフィールドスルー電圧ΔＶが減少し、液晶表示パネル１０においてフリッカーや焼き付きが生じる原因となる。

［本実施形態のクロック信号］
そこで、本実施形態では、クロック信号ｃｋとして図７に示す波形の信号を各シフト回路ＲＳに入力する。図７は、本実施形態におけるシフトレジスタの各信号波形図である。図中上から順に、本実施形態のクロック信号ｃｋ１，ｃｋ２、開始信号ｓｔａｒｔ、のそれぞれの信号波形を示している。

同図に示すように、本実施形態のクロック信号ｃｋ１，ｃｋ２は、所定周期のパルス信号であるとともに、位相が互いに半周期ずれている。また、本実施形態の特徴として、クロック信号ｃｋ１，ｃｋ２の波形が、各パルスの立ち下がり部分が所定の立ち下がり時間Ｔ_Ａを有してＨｉｇｈレベルからＬｏｗレベルに変化するパルス信号となっている。即ち、パルス信号の立ち下がり部分が“傾斜形状”をなしている。更に、クロック信号ｃｋ１，ｃｋ２は、一方のクロック信号の立ち下がりが終了した後、所定の時間Ｔ_Ｂをおいて、他方のクロック信号のパルスが立ち上がるようなタイミングに設定されている

この“傾斜”の程度、即ち立ち下がりの開始時点から終了時点までの時間（立ち下がり時間）Ｔ_Ａは、シフト回路ＲＳの出力部における回路の時定数、即ち出力トランジスタであるＴＦＴ１７，１８のオン抵抗値と出力端子ＯＵＴに接続される走査ラインＬｇの容量（ゲートライン容量）との積より長い時間で、出力トランジスタのオン抵抗値の変化が、出力信号ｏｕｔの立ち下がりに影響を与えない程度の時間に設定されている。例えば時定数の１０倍程度に設定される。具体的には、例えばＴＦＴ１７のオン抵抗値が初期状態で１４［ｋΩ］であり、ゲートライン容量が３０［ｐＦ］である場合、ＴＦＴ１７のオン抵抗値は、低温動作時或いは長時間動作後には初期状態の約２倍（２８［ｋΩ］程度）となって、時定数が増加することが分かっている。そこで、クロック信号ｃｋの各パルスの立ち下がりに要する時間Ｔ_Ａを、時定数が増加した場合の１０倍の時間、つまり、８［μｓ］（＝２８［ｋΩ］×３０［ｐＦ］×１０［倍］）、とすることによって、低温動作時或いは長時間動作後でも出力信号ｏｕｔの立ち下がりが殆ど変化しないようにすることができる。

これらのクロック信号ｃｋ１，ｃｋ２は、表示信号生成回路５０から供給されるタイミング信号や液晶表示パネル１０の走査ライン数等に基づいてシステムコントローラ４０で生成され、垂直制御信号としてシフトレジスタの各シフト回路ＲＳに供給される。システムコントローラ４０において、立ち下がり部分を傾斜させたクロック信号ｃｋ１，ｃｋ２を生成する構成は特に限定するものではないが、例えば生成された所定周波数のクロック信号を、所定容量のコンデンサに通す等して、パルスの立ち下がり部分を“傾斜”させたクロック信号ｃｋ１，ｃｋ２を生成して、出力する。
尚、本実施形態においては、図７に示すように、クロック信号ｃｋ１，ｃｋ２の立ち上がり部分は、傾斜形状を有しない、急峻に立ち上がる波形としている。これは、このシフトレジスタを走査ドライバに適用した場合に、各表示画素に対する書き込み率を向上させるためである。即ち、クロック信号をこのような波形とすることにより、出力信号ｏｕｔを比較的急峻に立ち上がる波形とすることができる。この出力信号ｏｕｔは、走査ドライバにおいては走査信号（ゲートパルス）となるため、走査信号をこのような波形とすることで、各画素の薄膜トランジスタＴＦＴがオン状態となっている時間を長くして、書き込み率を向上させることができる。

そして、図８は、本実施形態における出力信号ｏｕｔの波形図である。同図（ａ）は、常温且つ動作開始直後（初期状態）での波形図であり、同図（ｂ）は、低温動作時、或いは、長時間動作後での波形図である。

同図（ａ）に示すように、常温且つ動作開始直後の出力信号ｏｕｔは、立ち上がり部分においては急峻な変化をしているが、立ち下がり部分においては、一定時間Ｔ_ＣをかけてＨｉｇｈレベルからＬｏｗレベルに変化している。これは、クロック信号ｃｋの各パルスの立ち下がり部分が“傾斜”しているためであり、この出力信号ｏｕｔの“傾斜”の程度は、クロック信号ｃｋの各パルスの立ち下がり部分における“傾斜”の程度にほぼ等しい。即ち、出力信号ｏｕｔの立ち下がりに要する時間Ｔ_Ｃは、クロック信号ｃｋの立ち下がりに要する時間Ｔ_Ａにほぼ等しい。

また、同図（ｂ）に示すように、低温動作時、或いは、長時間動作後の出力信号ｏｕｔは、立ち上がり部分が鈍った波形となっている。これは、図６に示した従来のクロック信号ｃｋの場合と同様、シフト回路ＲＳのＴＦＴ１７，１８を構成するａ−ＳｉＴＦＴのオン電流特性の劣化によるものである。

更に、図８（ｂ）において、出力信号ｏｕｔの立ち下がり部分も鈍っているが、これは、シフト回路ＲＳのＴＦＴ１７，１８を構成するａ−ＳｉＴＦＴのオン電流特性の影響を受けてはいるが、その主な原因は、クロック信号ｃｋの各パルスの立ち下がり部分の“傾斜”によるものである。即ち、クロック信号ｃｋの各パルスの立ち下がり部分の“傾斜”が、シフト回路ＲＳのＴＦＴ１７，１８のオン抵抗値の変化が殆ど影響しない程度に大きい値に設定されているため、このオン抵抗値の変化が生じても、出力信号ｏｕｔの立ち下がり部分の傾斜の程度は殆ど変化しない。尚、立ち下がりの終了部分において、ａ−ＳｉＴＦＴのオン電流特性の劣化による影響が現われている。

つまり、同図（ａ）に示した常温且つ動作開始直後での出力信号ｏｕｔの立ち下がり部分、同図（ｂ）に示した低温動作時、或いは、長時間動作後での出力信号ｏｕｔの立ち下がり部分、それぞれにおける傾斜の程度、即ち立ち下がり特性はほぼ等しい。従って、動作温度の変動や動作時間の経過に対して出力信号ｏｕｔの立ち下がり特性が殆ど変化しないので、フィールドスルー電圧ΔＶが初期状態から殆ど変動しない。このため、共通電圧Ｖｃｏｍを初期状態で最適な値に設定して、そのまま一定としても、液晶表示パネル１０におけるフリッカーや焼き付きの発生を抑制することができる。

また、図７の時間Ｔ_Ｂは、図８（ｂ）における出力信号ｏｕｔの立ち下がりの開始時点から終了時点までの時間Ｔ_Ｃが、「Ｔ_Ａ＋Ｔ_Ｂ」以下となるように設定される。つまり、低温動作時、或いは、長時間動作後での出力信号ｏｕｔの立ち下がりに要する時間によって、クロック信号ｃｋのパルス間隔が設定される。そして、このようにクロック信号ｃｋのパルス間隔を設定することで、縦続接続された前後２つのシフト回路ＲＳからの出力信号ｏｕｔが重なってしまうこと、即ち２本の走査ラインＬｇが同時に印加されることが防止される。

［作用・効果］
以上、本実施形態によれば、走査ドライバ３０を構成するシフトレジスタの各シフト回路ＲＳに、クロック信号ｃｋとして、パルスの立ち下がり部分が所定時間かけて立ち下がる傾斜形状のパルス信号が入力される。このため、各シフト回路ＲＳからの出力信号ｏｕｔが、立ち下がり部分の特性が動作温度や使用時間によって殆ど変化しない信号となる。従って、低温動作時や長時間動作後であっても立ち下がり部分の特性が殆ど変化しない走査信号を走査ラインＬｇに出力することができるので、液晶表示パネル１０におけるフィールドスルー電圧ΔＶの変動を抑えることができ、その結果、フリッカーや焼き付きを防止することができる。

［変形例］
尚、本発明の適用は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能なのは勿論である。

例えば、図４に示したシフト回路ＲＳを、次のように構成しても良い。図９は、シフト回路の変形例を示す回路図である。同図に示すシフト回路は、図４に示したシフト回路ＲＳにおいて、ＴＦＴ１９を追加した構成である。ＴＦＴ１９は、ゲート端子がリセット端子ＲＳＴに接続されて次段のシフト回路からの出力信号ｏｕｔが入力され、ドレイン端子が高電位電源Ｖｄｄに接続され、ソース端子がノードＢに接続されている。そして、リセット端子ＲＳＴに次段のシフト回路ＲＳから所定レベル以上の出力信号ｏｕｔが入力されると、このＴＦＴ１９がオン動作し、ノードＢの電位を上昇させる。従って、このＴＦＴ１９によりノードＢの電位を迅速に上昇させることができるので、クロック周波数をある程度高くした場合においても、回路動作が不安定になることなく、安定した回路動作を得ることができる。

また、図１０は、シフト回路の他の変形例を示す回路図である。同図に示すシフト回路は、図４に示したシフト回路ＲＳからＴＦＴ１５を除き、ＴＦＴ１９，ＴＦＴ２１，ＴＦＴ２２，ＴＦＴ２３を追加した構成である。ＴＦＴ２１は、ゲート端子及びドレイン端子が高電位電源Ｖｄｄに接続され、ソース端子がＴＦＴ２３のドレイン端子に接続されている。ＴＦＴ２２は、ゲート端子がＴＦＴ２１のソース端子とＴＦＴ２３のドレイン端子との接続点に接続され、ドレイン端子が高電位電源Ｖｄｄに接続され、ソース端子がノードＢに接続されている。ＴＦＴ２３は、ゲート端子がノードＡに接続され、ドレイン端子がＴＦＴ２１のソース端子に接続され、ソース端子が低電位電源Ｖｓｓに接続されている。この回路においても、図９に示したシフト回路とほぼ同様の回路動作となる。従って、図９に示した回路と同様に、ＴＦＴ１９によりノードＢの電位を迅速に上昇させることができるので、クロック周波数をある程度高くした場合においても、回路動作が不安定になることなく、安定した回路動作を得ることができる。

液晶表示装置の全体構成図。 液晶表示装置の要部構成図。 シフトレジスタの回路図。 シフト回路の一実施例を示す回路図。 従来のクロック信号及び出力信号の波形図。 従来のクロック信号及び出力信号の波形図。 本実施形態におけるクロック信号の波形図。 本実施形態における出力信号の波形図。 シフト回路の変形例を示す回路図。 シフト回路の変形例を示す回路図。 従来の液晶表示装置における各信号の波形図。

符号の説明

１０ 液晶表示パネル
Ｌｇ 信号ライン
Ｌｄ 走査ライン
２０ 信号ドライバ
３０ 走査ドライバ（シフトレジスタ）
ＲＳ（１）〜ＲＳ（ｎ） シフト回路
１１〜２３ ＴＦＴ（ａ−ＳｉＴＦＴ）
４０ システムコントローラ
ｃｋ１，ｃｋ２クロック信号
ｓｔａｒｔ 開始信号
ｏｕｔ１，ｏｕｔ２ 出力信号

Claims (13)

1. 縦続接続された複数の段からなり、各段から出力信号を順次出力するシフトレジスタの駆動制御方法であって、
   前記シフトレジスタの各段は、少なくとも、電流路の一端にクロック信号が印加される薄膜トランジスタを有し、前段からの前記出力信号が入力された場合に、該薄膜トランジスタがオン動作して、前記クロック信号に対応した信号を前記出力信号として出力する出力部を備え、
   前記クロック信号として、パルスの立ち下がり部分が傾斜形状を有して立ち下がるパルス信号を印加することを特徴とするシフトレジスタの駆動制御方法。
2. 前記クロック信号の立ち下がり時間を、前記出力部における前記出力信号の出力に係わる時定数より長い時間に設定することを特徴とする請求項１に記載のシフトレジスタの駆動制御方法。
3. 前記クロック信号の前記立ち下がり時間を、少なくとも前記時定数の１０倍の時間に設定することを特徴とする請求項２に記載のシフトレジスタの駆動制御方法。
4. 前記クロック信号のパルスの立ち上がり部分は、傾斜形状を有していないことを特徴とする請求項１に記載のシフトレジスタの駆動制御方法。
5. 前記クロック信号は、互いに位相が半周期ずれ、一方のクロック信号が他方のクロック信号の立ち下がり開始から前記所定時間経過後に立ち上がる第１及び第２のクロック信号を有し、
   前記第１及び第２のクロック信号を前記シフトレジスタの各段に交互に印加することを特徴とする請求項１に記載のシフトレジスタの駆動制御方法。
6. 前記薄膜トランジスタはアモルファスシリコン薄膜トランジスタであることを特徴とする請求項１乃至５の何れかに記載のシフトレジスタの駆動制御方法。
7. 縦続接続された複数の段からなるシフトレジスタを備え、複数の走査ライン及び複数の信号ラインの各交点近傍に表示画素がマトリクス状に配列された表示パネルの前記各走査ラインに、前記シフトレジスタから順次出力される出力信号を走査信号として出力する走査ドライバであって、
   前記シフトレジスタの各段は、少なくとも、電流路の一端にクロック信号が印加される薄膜トランジスタを有し、前段からの前記出力信号が入力された場合に、該薄膜トランジスタがオン動作されて、前記クロック信号に対応した信号を前記出力信号として出力する出力部を備え、
   前記クロック信号は、パルスの立ち下がり部分が傾斜形状を有して立ち下がるパルス信号であることを特徴とする走査ドライバ。
8. 前記クロック信号の立ち下がり時間は、前記出力部における前記出力信号の出力に係わる時定数より長い時間を有することを特徴とする請求項７に記載の走査ドライバ。
9. 前記クロック信号の前記立ち下がり時間は、少なくとも前記時定数の１０倍の時間を有することを特徴とする請求項８に記載の走査ドライバ。
10. 前記薄膜トランジスタとして、電流路が直列接続された第１の薄膜トランジスタと第２の薄膜トランジスタとを有し、
    前記電流路の一端に前記クロック信号が印加されて、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタとの接続点から前記出力信号を出力し、
    前段からの前記出力信号が入力された場合に前記第１の薄膜トランジスタがオン動作して前記クロック信号を出力信号として出力し、
    次段からの前記出力信号が入力された場合に前記第２の薄膜トランジスタがオン動作して、前記出力信号の信号レベルを低下させることを特徴とする請求項７に記載の走査ドライバ。
11. 前記クロック信号は、互いに位相が半周期ずれ、一方のクロック信号が他方のクロック信号の立ち下がり開始から前記所定時間経過後に立ち上がる第１及び第２のクロック信号を有し、
    前記第１及び第２のクロック信号が前記シフトレジスタの各段に交互に印加されることを特徴とする請求項７に記載の走査ドライバ。
12. 前記クロック信号は、立ち上がり部分が傾斜形状を有していないパルス信号であることを特徴とする請求項７乃至１１の何れかに記載の走査ドライバ。
13. 前記薄膜トランジスタはアモルファスシリコン薄膜トランジスタであることを特徴とする請求項７乃至１２の何れかに記載の走査ドライバ。

Images