JP2006269540A - Solenoid driving circuit - Google Patents
Solenoid driving circuit Download PDFInfo
- Publication number
- JP2006269540A JP2006269540A JP2005082361A JP2005082361A JP2006269540A JP 2006269540 A JP2006269540 A JP 2006269540A JP 2005082361 A JP2005082361 A JP 2005082361A JP 2005082361 A JP2005082361 A JP 2005082361A JP 2006269540 A JP2006269540 A JP 2006269540A
- Authority
- JP
- Japan
- Prior art keywords
- solenoid
- linear solenoid
- transistor
- current
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本発明は、ＰＷＭ制御（Pulse Wide Modulation：パルス幅変調制御）によりソレノイドを流れる電流を制御してソレノイドを駆動制御するソレノイド駆動回路に関する。 The present invention relates to a solenoid drive circuit that controls the drive of a solenoid by controlling a current flowing through the solenoid by PWM control (Pulse Wide Modulation).
従来、この種の技術としては、例えば以下に示す文献に記載されたものが知られている（特許文献１参照）。この文献には、リニアソレノイドのコイルと並列に還流用ダイオードが接続され、ＰＷＭ制御において電源からコイルに電流が供給されない時には、誘導電流がコイルから還流用ダイオードに流れる技術が記載されている。 Conventionally, as this type of technology, for example, those described in the following documents are known (see Patent Document 1). This document describes a technique in which a return diode is connected in parallel with a coil of a linear solenoid, and an induced current flows from the coil to the return diode when current is not supplied from the power source to the coil in PWM control.
上記技術を詳細に説明すると、図３に示すように、一定周期のパルス信号の駆動信号によりスイッチングされるＦＥＴ（電界効果トランジスタ）Ｔｒ３を介してリニアソレノイドＳ３に電流を供給してリニアソレノイドＳ３を駆動している。すなわち、ＦＥＴＴｒ３がオンの時には、図３のｅに示すように、電源ＶＢからＦＥＴＴｒ３のソース−ドレイン間ならびにソレノイド電流を検出する抵抗Ｒ３を介してリニアソレノイドＳ３に電流（Ｉｓｏｌ）が供給される。一方、ＦＥＴＴｒ３がオフの時には、図３のｆに示すように、リニアソレノイドＳ３のインダクタンス成分が蓄えられたエネルギーを吸収する働きにより、グランドから還流用ダイオードＤ３ならびに抵抗Ｒ３を介してリニアソレノイドＳ３に電流が流れる。 The above technique will be described in detail. As shown in FIG. 3, a current is supplied to the linear solenoid S3 via an FET (field effect transistor) Tr3 that is switched by a drive signal of a pulse signal having a constant period, and the linear solenoid S3 is turned on. Driving. That is, when the FETTr3 is on, as shown in FIG. 3e, a current (Isol) is supplied from the power source VB to the linear solenoid S3 between the source and drain of the FETTr3 and the resistor R3 that detects the solenoid current. On the other hand, when the FETTr3 is off, the inductance component of the linear solenoid S3 absorbs the stored energy as shown in FIG. 3f, so that the linear solenoid S3 passes from the ground to the linear solenoid S3 via the return diode D3 and the resistor R3. Current flows.
このように、駆動信号によりＦＥＴＴｒ３をスイッチング動作させることで、リニアソレノイドＳ３を駆動制御し、図４のタイミングチャートにおいて、抵抗Ｒ３の両端の電圧を入力とする差動増幅器（ＡＭＰ）３のモニタ出力に示すように、駆動信号のデューティ比に応じてリニアソレノイドＳ３の電流が変化する。 In this way, the FET Tr3 is switched by the drive signal to control the drive of the linear solenoid S3. In the timing chart of FIG. 4, the monitor output of the differential amplifier (AMP) 3 that receives the voltage across the resistor R3 as an input. As shown, the current of the linear solenoid S3 changes according to the duty ratio of the drive signal.
また、リニアソレノイドＳ３の上流側で供給電流を制御する図３の構成に対して、図５に示すように、リニアソレノイドＳ５の下流側で供給電流を制御する構成においても、図３の構成と同様に駆動電流が供給制御される。すなわち、駆動信号に基づいてスイッチング制御されるＦＥＴＴｒ５がオンしている時には、図５のｇに示すように、電源ＶＢからリニアソレノイドＳ５→図３の抵抗Ｒ３と同様に機能する抵抗Ｒ５→ＦＥＴＴｒ５の経路でリニアソレノイドＳ５の電流が流れる一方、ＦＥＴＴｒ５がオフしている時には、図５のｈに示すように、電源ＶＢからリニアソレノイドＳ５→抵抗Ｒ５→図３の還流用ダイオードＤ３と同様に機能する還流用ダイオードＤ５の経路でリニアソレノイドＳ５の電流が流れる。
以上説明したように、上記従来のソレノイド駆動回路においては、リニアソレノイドに電流を断続的に供給する際に、リニアソレノイドに供給される電流が遮断された際に、リニアソレノイドのインダクタンス成分によりリニアソレノイドへの通電を継続しようとして還流用ダイオードを介してリニアソレノイドに電流が流れていた。 As described above, in the conventional solenoid drive circuit described above, when the current is intermittently supplied to the linear solenoid, when the current supplied to the linear solenoid is cut off, the linear solenoid is caused by the inductance component of the linear solenoid. An electric current was flowing to the linear solenoid through the reflux diode in an attempt to continue energizing the capacitor.
このような構成において、抵抗と還流用ダイオードでは、電流が流れることで回路の発熱に寄与するエネルギーの損失が発生する。この損失するエネルギーＰｗ３は、リニアソレノイドを流れる電流をＩｓｏｌとし、駆動信号でスイッチング制御されるＦＥＴのオン抵抗をＲｏｎとし、還流用ダイオードの順方向電圧をＶｆとすると、次式で表される。 In such a configuration, a loss of energy that contributes to the heat generation of the circuit occurs due to the current flowing in the resistor and the return diode. This loss energy Pw3 is expressed by the following equation, where Isol is the current flowing through the linear solenoid, Ron is the on-resistance of the FET controlled to be switched by the drive signal, and Vf is the forward voltage of the return diode.
（数１）
Ｐｗ３＝Ｉｓｏｌ２×Ｒｏｎ＋Ｉｓｏｌ×Ｖｆ
このように表されるエネルギー損失を低減して発熱量を抑制するには、ＦＥＴのオン抵抗Ｒｏｎや還流用ダイオードの順方向電圧Ｖｆを小さくすることが考えられる。オン抵抗Ｒｏｎを下げるにはＦＥＴのサイズを大きくすることで比較的容易に実現することが可能となるが、還流用ダイオードの順方向電圧Ｖｆは、還流用ダイオードを形成するシリコンのＰＮ接合による物性値で決まるため、低減することは極めて困難であった。
(Equation 1)
Pw3 = Isol 2 × Ron + Isol × Vf
In order to suppress the heat loss by reducing the energy loss expressed in this way, it is conceivable to reduce the on-resistance Ron of the FET and the forward voltage Vf of the return diode. The on-resistance Ron can be reduced by increasing the size of the FET relatively easily. However, the forward voltage Vf of the freewheeling diode is a physical property of the silicon PN junction forming the freewheeling diode. Since it is determined by the value, it was extremely difficult to reduce it.
このため、リニアソレノイドを駆動制御するコントロール部を小型化する目的で、複数のリニアソレノイドに対応してそれぞれのリニアソレノイドを駆動制御する複数のリニアソレノイド駆動回路を備えた多チャンネルの駆動回路を集積化することは、熱集中を招くおそれがあり、困難となっていた。 For this reason, in order to reduce the size of the control unit that drives and controls the linear solenoids, a multi-channel drive circuit equipped with a plurality of linear solenoid drive circuits corresponding to a plurality of linear solenoids is integrated. It has been difficult to change the temperature because there is a risk of heat concentration.
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、発熱量を抑えて多チャンネルの集積化を可能とし、小型化を達成し得るソレノイド駆動回路を提供することにある。 Therefore, the present invention has been made in view of the above, and an object of the present invention is to provide a solenoid drive circuit that can reduce the amount of heat generation, enable multi-channel integration, and achieve downsizing. It is in.
上記目的を達成するために、請求項１記載の発明は、駆動信号に基づいてスイッチング制御される第１のトランジスタを介して第１の電源からソレノイドに電流を供給制御して、ＰＷＭ制御により前記ソレノイドを駆動制御するソレノイド駆動回路において、前記第１のトランジスタがオフ状態となり、前記第１の電源と前記ソレノイドとの間の電流経路が遮断された時に、前記ソレノイドと第２の電源とを接続して前記ソレノイドに誘導性の電流を流す第２のトランジスタと、前記第１のトランジスタのスイッチング動作に対して相補的に前記第２のトランジスタをスイッチング制御する制御回路とを有することを特徴とする。 In order to achieve the above object, according to the first aspect of the present invention, a current is supplied from a first power source to a solenoid through a first transistor that is switching-controlled based on a drive signal, and the PWM control controls the current. In the solenoid drive circuit for controlling the drive of the solenoid, the solenoid and the second power supply are connected when the first transistor is turned off and the current path between the first power supply and the solenoid is interrupted. And a control circuit for controlling the switching of the second transistor in a complementary manner with respect to the switching operation of the first transistor. .
上記特徴の請求項１記載の発明によれば、トランジスタを介してソレノイドを流れる誘導性の電流を流すことで、エネルギー損失を低減して発熱量を抑制することが可能となる。これにより、多チャンネルの集積化が可能となり、小型化を図ることができる。 According to the first aspect of the present invention, by causing an inductive current flowing through the solenoid through the transistor, energy loss can be reduced and the amount of heat generated can be suppressed. As a result, multi-channel integration is possible, and downsizing can be achieved.
請求項２記載の発明は、前記請求項１記載の発明において、前記第１のトランジスタならびに前記第２のトランジスタは、電界効果トランジスタで構成されていることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the present invention, the first transistor and the second transistor are composed of field effect transistors.
上記請求項１記載の発明によれば、電界効果トランジスタを採用することで、発熱量の削減とスイッチング特性の双方を満足させることができる。 According to the first aspect of the present invention, by employing the field effect transistor, it is possible to satisfy both the reduction of the heat generation amount and the switching characteristics.
請求項３記載の発明は、前記請求項１又は２記載の発明において、前記第１のトランジスタならびに前記第２のトランジスタは、１つの半導体集積回路に形成されて集積化されていることを特徴とする。 According to a third aspect of the present invention, in the first or second aspect of the present invention, the first transistor and the second transistor are formed and integrated in one semiconductor integrated circuit. To do.
上記請求項３記載の発明によれば、集積化により多チャンネルの容易化ならびに小型化を実現することができる。 According to the third aspect of the invention, the multi-channel can be easily and miniaturized by integration.
以下、図面を用いて本発明を実施するための最良の実施例を説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS The best embodiment for carrying out the present invention will be described below with reference to the drawings.
図１は本発明の実施例１に係るソレノイド駆動回路の構成を示す図である。図１に示す実施例１のソレノイド駆動回路は、リニアソレノイドＳ１を流れる電流経路の上流側でリニアソレノイドＳ１を流れる電流を制御するようにした駆動方式であり、ＦＥＴ（電界効果トランジスタ）Ｔｒ１１，Ｔｒ１２と、スイッチング制御回路Ｃ１を備えて構成されている。駆動制御されるリニアソレノイドＳ１は、その一端がグランドに接続され、他端がリニアソレノイドＳ１を流れる電流を検出する電流検出用の抵抗Ｒ１に接続されている。
FIG. 1 is a diagram showing a configuration of a solenoid drive circuit according to
抵抗Ｒ１は、その一端がリニアソレノイドＳ１に接続されているとともに、リニアソレノイドＳ１に流れる電流（Ｉｓｏｌ１）に対応して抵抗Ｒ１の両端に発生する電圧を検出する差動増幅器（ＡＭＰ）１の一方の入力端に接続され、他端が差動増幅器（ＡＭＰ）１の他方の入力端に接続されているとともに、Ｎチャネル型のＦＥＴＴｒ１１のソース端子に接続されている。 One end of the resistor R1 is connected to the linear solenoid S1, and one end of the differential amplifier (AMP) 1 that detects a voltage generated at both ends of the resistor R1 corresponding to the current (Isol1) flowing through the linear solenoid S1. Are connected to the other input terminal of the differential amplifier (AMP) 1 and to the source terminal of the N-channel FET Tr11.
ＦＥＴＴｒ１１は、そのゲート端子がスイッチング制御回路Ｃ１に接続され、ドレイン端子がリニアソレノイドＳ１に電流を供給する電源ＶＢに接続され、ソース端子がＮチャネル型のＦＥＴＴｒ１２のドレイン端子に接続されている。ＦＥＴＴｒ１２は、そのゲート端子がスイッチング制御回路Ｃ１に接続され、ソース端子がグランドに接続されている。 The FETTr11 has a gate terminal connected to the switching control circuit C1, a drain terminal connected to a power supply VB that supplies current to the linear solenoid S1, and a source terminal connected to the drain terminal of the N-channel FETTr12. The FET Tr12 has a gate terminal connected to the switching control circuit C1, and a source terminal connected to the ground.
スイッチング制御回路Ｃ１は、ＰＷＭ制御によりリニアソレノイドＳ１を駆動制御するために、図４に示すと同様な、一定周期のパルス信号の駆動信号をＦＥＴＴｒ１１のゲート端子に供給し、かつＦＥＴＴｒ１１に供給される駆動信号を反転した反転駆動信号をＦＥＴＴｒ１２のゲート端子に供給する。スイッチング制御回路Ｃ１は、上記駆動信号をＦＥＴＴｒ１１に供給し、反転駆動信号をＦＥＴＴｒ１２に供給することで、ＦＥＴＴｒ１１とＦＥＴＴｒ１２を相補的にスイッチング制御する。すなわち、スイッチング制御回路Ｃ１は、ＦＥＴＴｒ１１をオン状態にスイッチング制御している時には、ＦＥＴＴｒ１２をオフ状態にスイッチング制御する一方、ＦＥＴＴｒ１１をオフ状態にスイッチング制御している時には、ＦＥＴＴｒ１２をオン状態にスイッチング制御する。 The switching control circuit C1 supplies a drive signal of a pulse signal having a constant cycle to the gate terminal of the FETTr11 and is supplied to the FETTr11, as shown in FIG. 4, in order to drive and control the linear solenoid S1 by PWM control. An inverted drive signal obtained by inverting the drive signal is supplied to the gate terminal of the FET Tr12. The switching control circuit C1 supplies the drive signal to the FET Tr11 and supplies the inverted drive signal to the FET Tr12, thereby switching the FET Tr11 and the FET Tr12 in a complementary manner. That is, the switching control circuit C1 controls the FETTr12 to be turned off when the FETTr11 is switched to the on state, and controls the FETTr12 to be turned on when the FETTr11 is controlled to be turned off. .
ＦＥＴＴｒ１１，Ｔｒ１２、スイッチング制御回路Ｃ１ならびに差動増幅器（ＡＭＰ）１は、集積化（ＩＣ化）されている。なお、図示されていないが、複数のリニアソレノイドを駆動制御する場合には、それぞれのリニアソレノイドに対応して少なくとも上記ＦＥＴＴｒ１１，Ｔｒ１２とスイッチング制御回路Ｃ１の構成が複数（多チャンネル）同一基板に集積化される。 The FETs Tr11 and Tr12, the switching control circuit C1, and the differential amplifier (AMP) 1 are integrated (integrated into an IC). Although not shown, when driving and controlling a plurality of linear solenoids, a plurality of (multi-channel) configurations of at least the FETs Tr11 and Tr12 and the switching control circuit C1 corresponding to each linear solenoid are integrated on the same substrate. It becomes.
このような構成において、駆動信号がハイレベルとなり、反転駆動信号がロウレベルになると、ＦＥＴＴｒ１１はオン状態になる一方、ＦＥＴＴｒ１２はオフ状態となる。このような状態では、図１のａで示すように、電源ＶＢ→オン状態のＦＥＴＴｒ１１のソース−ドレイン間→抵抗Ｒ１の経路でリニアソレノイドＳ１に電流が流れる。 In such a configuration, when the drive signal becomes high level and the inverted drive signal becomes low level, the FETTr11 is turned on, while the FETTr12 is turned off. In such a state, as shown by a in FIG. 1, a current flows through the linear solenoid S1 through a path of the power source VB → the source-drain of the FETTr11 in the on state → the resistor R1.
一方、このような状態から、駆動信号がロウレベルとなり、反転駆動信号がハイレベルになると、ＦＥＴＴｒ１１はオフ状態となる一方、ＦＥＴＴｒ１２はオン状態となる。このような状態では、電源ＶＢとリニアソレノイドＳ１との電流経路が遮断されるので、リニアソレノイドＳ１のインダクタンス成分が蓄えたエネルギーを吸収する働きにより、ＦＥＴＴｒ１２のグランドからリニアソレノイドＳ１に誘導性の電流が流れる。すなわち、図１のｂで示すように、ＦＥＴＴｒ１２のソース端子が接続されたグランド→オン状態のＦＥＴＴｒ１２のソース−ドレイン間→抵抗Ｒ１の経路でリニアソレノイドＳ１に誘導性の電流が流れる。 On the other hand, from this state, when the drive signal becomes low level and the inverted drive signal becomes high level, the FETTr11 is turned off, while the FETTr12 is turned on. In such a state, since the current path between the power supply VB and the linear solenoid S1 is interrupted, an inductive current flows from the ground of the FET Tr12 to the linear solenoid S1 by absorbing energy stored by the inductance component of the linear solenoid S1. Flows. That is, as shown in FIG. 1b, an inductive current flows through the linear solenoid S1 through a path from the ground connected to the source terminal of the FETTr12 to the source-drain of the FETTr12 in the ON state → the resistor R1.
このような一連のスイッチング動作において、ＦＥＴＴｒ１１とＦＥＴＴｒ１２にリニアソレノイドＳ１に供給される電流が流れることで、エネルギー損失が発生して発熱が生じることになる。このエネルギー損失Ｐｗ１は、リニアソレノイドＳ１を流れる電流をＩｓｏｌ１とし、駆動信号でスイッチング制御されるＦＥＴＴｒ１１のオン抵抗をＲｏｎ１１、ＦＥＴＴｒ１２のオン抵抗をＲｏｎ１２とすると、次式で表される。 In such a series of switching operations, the current supplied to the linear solenoid S1 flows through the FETTr11 and the FETTr12, so that energy loss occurs and heat is generated. This energy loss Pw1 is expressed by the following equation, where Isol1 is the current flowing through the linear solenoid S1, Ron11 is the on-resistance of the FETTr11 that is switching-controlled by the drive signal, and Ron12 is the on-resistance of the FETTr12.
（数１）
Ｐｗ１＝Ｉｓｏｌ１２×Ｒｏｎ１１＋Ｉｓｏｌ１２×Ｒｏｎ１２
このように表されるエネルギー損失Ｐｗ１を低減するには、ＦＥＴＴｒ１１のオン抵抗Ｒｏｎ１１ならびにＦＥＴＴｒ１２のオン抵抗Ｒｏｎ１２を小さくすればよい。ＦＥＴＴｒ１１のオン抵抗Ｒｏｎ１１ならびにＦＥＴＴｒ１２のオン抵抗Ｒｏｎ１２を小さくするには、両トランジスタＦＥＴＴｒ１１、ＦＥＴＴｒ１２のトランジスタサイズを大きくすることで容易に実現可能である。
(Equation 1)
Pw1 = Isol1 2 × Ron11 + Isol1 2 × Ron12
In order to reduce the energy loss Pw1 expressed in this way, the on-resistance Ron11 of the FETTr11 and the on-resistance Ron12 of the FETTr12 may be reduced. Reducing the on-resistance Ron11 of the FETTr11 and the on-resistance Ron12 of the FETTr12 can be easily realized by increasing the transistor sizes of both the transistors FETTr11 and FETTr12.
このように、電源からリニアソレノイドに電流が供給されない期間にリニアソレノイドに電流を流す還流用のダイオードを使用していた従来に比べて、ＦＥＴを採用することで、エネルギー損失のパラメータをシリコンのＰＮ接合による物性値に代えて、低減が比較的容易なトランジスタのオン抵抗に置き換えることが可能となる。これにより、リニアソレノイドをＰＷＭ制御した際のエネルギー損失を低減して発熱量を削減することが可能となる。 In this way, by adopting an FET compared to the conventional case where a recirculation diode is used for supplying current to the linear solenoid during a period in which no current is supplied from the power source to the linear solenoid, the energy loss parameter can be reduced to the PN of silicon. Instead of the physical property value due to the junction, it is possible to replace the on-resistance of the transistor, which can be relatively easily reduced. Thereby, it is possible to reduce the heat loss by reducing the energy loss when the linear solenoid is PWM-controlled.
ここで、前述した従来と上記実施例１とのエネルギー損失を比較すると、リニアソレノイドＳ１，Ｓ３を流れる電流を例えば１Ａ程度、図３に示す還流用ダイオードＤ３の順方向電圧を１Ｖ程度とすると、数１に示す従来のエネルギー損失における還流用ダイオード分の損失Ｐｄは、次式で表される。
Here, when comparing the energy loss between the above-described conventional and the first embodiment, if the current flowing through the linear solenoids S1 and S3 is about 1 A, for example, and the forward voltage of the freewheeling diode D3 shown in FIG. The loss Pd for the return diode in the conventional energy loss shown in
（数３）
Ｐｄ＝Ｖｆ×Ｉｓｏｌ＝１（Ｖ）×１（Ａ）＝１Ｗ
これに対して、実施例１におけるＦＥＴＴｒ１２の損失Ｐｔは、次式で表される。
(Equation 3)
Pd = Vf × Isol = 1 (V) × 1 (A) = 1 W
On the other hand, the loss Pt of the FETTr12 in the first embodiment is expressed by the following equation.
（数４）
Ｐｔ＝Ｉｓｏｌ１２×Ｒｏｎ１２＝１（Ａ）×Ｒｏｎ１２
ここで、ＦＥＴＴｒ１２のトランジスタの面積を例えば１ｍｍ２ 程度に設計すると、オン抵抗Ｒｏｎ１２は０．１Ω程度となり、数４のＰｔは０．１Ｗ程度となる。
(Equation 4)
Pt = Isol1 2 × Ron12 = 1 (A) × Ron12
Here, when the area of the transistor of the FETTr12 is designed to be, for example, about 1 mm 2 , the on-resistance Ron12 is about 0.1Ω, and the Pt in the equation 4 is about 0.1W.
このように、実施例１の構成を採用することで、従来に比べて１チャネルあたりのエネルギー損失を大幅に削減することが可能となる。したがって、発熱量が従来に比べて格段に低減され、多チャンネルの集積化が可能となり、小型化を図ることができる。 As described above, by adopting the configuration of the first embodiment, it is possible to significantly reduce the energy loss per channel as compared with the conventional case. Therefore, the heat generation amount is remarkably reduced as compared with the prior art, multi-channel integration is possible, and miniaturization can be achieved.
図２は本発明の実施例２に係るソレノイド駆動回路の構成を示す図である。図２に示す実施例２のソレノイド駆動回路は、リニアソレノイドＳ２を流れる電流経路の下流側でリニアソレノイドＳ２を流れる電流を制御するようにした駆動方式であり、ＦＥＴ（電界効果トランジスタ）Ｔｒ２１，Ｔｒ２２と、スイッチング制御回路Ｃ２を備えて構成されている。駆動制御されるリニアソレノイドＳ２は、その一端が電源ＶＢに接続され、他端がリニアソレノイドＳ１を流れる電流を検出する電流検出用の抵抗Ｒ２に接続されている。抵抗Ｒ２は、その一端がリニアソレノイドＳ２に接続されているとともに、リニアソレノイドＳ２に流れる電流（Ｉｓｏｌ２）に対応して抵抗Ｒ２の両端に発生する電圧を検出する差動増幅器（ＡＭＰ）２の一方の入力端に接続され、他端が差動増幅器（ＡＭＰ）２の他方の入力端に接続されているとともに、Ｎチャネル型のＦＥＴＴｒ２１のドレイン端子に接続されている。 FIG. 2 is a diagram showing a configuration of a solenoid drive circuit according to the second embodiment of the present invention. The solenoid drive circuit according to the second embodiment shown in FIG. 2 is a drive system in which the current flowing through the linear solenoid S2 is controlled on the downstream side of the current path flowing through the linear solenoid S2, and FETs (field effect transistors) Tr21 and Tr22 are used. And a switching control circuit C2. One end of the linear solenoid S2 to be driven is connected to the power source VB, and the other end is connected to a current detection resistor R2 that detects a current flowing through the linear solenoid S1. One end of the resistor R2 is connected to the linear solenoid S2, and one of the differential amplifiers (AMP) 2 that detects a voltage generated at both ends of the resistor R2 corresponding to the current (Isol2) flowing through the linear solenoid S2. Are connected to the other input terminal of the differential amplifier (AMP) 2 and to the drain terminal of the N-channel FET Tr21.
ＦＥＴＴｒ２１は、そのゲート端子がスイッチング制御回路Ｃ２に接続され、ソース端子がグランドに接続され、ドレイン端子がＮチャネル型のＦＥＴＴｒ２２のソース端子に接続されている。ＦＥＴＴｒ２２は、そのゲート端子がスイッチング制御回路Ｃ２に接続され、ドレイン端子が電源ＶＢに接続されている。 The FETTr21 has a gate terminal connected to the switching control circuit C2, a source terminal connected to the ground, and a drain terminal connected to the source terminal of the N-channel FETTr22. The FET Tr22 has a gate terminal connected to the switching control circuit C2 and a drain terminal connected to the power supply VB.
スイッチング制御回路Ｃ２は、ＰＷＭ制御によりリニアソレノイドＳ２を駆動制御するために、図４に示すと同様な、一定周期のパルス信号の駆動信号をＦＥＴＴｒ２１のゲート端子に供給し、かつＦＥＴＴｒ２１に供給される駆動信号を反転した反転駆動信号をＦＥＴＴｒ２２のゲート端子に供給する。スイッチング制御回路Ｃ２は、上記駆動信号をＦＥＴＴｒ２１に供給し、反転駆動信号をＦＥＴＴｒ２２に供給することで、ＦＥＴＴｒ２１とＦＥＴＴｒ２２を相補的にスイッチング制御する。すなわち、スイッチング制御回路Ｃ２は、ＦＥＴＴｒ２１をオン状態にスイッチング制御している時には、ＦＥＴＴｒ２２をオフ状態にスイッチング制御する一方、ＦＥＴＴｒ２１をオフ状態にスイッチング制御している時には、ＦＥＴＴｒ２２をオン状態にスイッチング制御する。 The switching control circuit C2 supplies a drive signal of a pulse signal having a constant period to the gate terminal of the FETTr21 and is supplied to the FETTr21, as shown in FIG. 4, in order to drive and control the linear solenoid S2 by PWM control. An inverted drive signal obtained by inverting the drive signal is supplied to the gate terminal of the FETTr22. The switching control circuit C2 supplies the drive signal to the FET Tr21 and supplies the inverted drive signal to the FET Tr22, thereby switching the FET Tr21 and the FET Tr22 in a complementary manner. That is, the switching control circuit C2 controls the FETTr22 to be turned off when the FETTr21 is switched to the on state, and controls the FETTr22 to be turned on when the FETTr21 is switched to the off state. .
ＦＥＴＴｒ２１，Ｔｒ２２、スイッチング制御回路Ｃ２ならびに差動増幅器（ＡＭＰ）２は、集積化（ＩＣ化）されている。なお、図示されていないが、複数のリニアソレノイドを駆動制御する場合には、それぞれのリニアソレノイドに対応して少なくとも上記ＦＥＴＴｒ２１，Ｔｒ２２とスイッチング制御回路Ｃ２の構成が複数（多チャンネル）同一基板に集積化される。 The FETs Tr21 and Tr22, the switching control circuit C2, and the differential amplifier (AMP) 2 are integrated (integrated into an IC). Although not shown, when driving and controlling a plurality of linear solenoids, a plurality of (multi-channel) configurations of at least the FET Tr21, Tr22 and the switching control circuit C2 are integrated on the same substrate corresponding to each linear solenoid. It becomes.
このような構成において、駆動信号がハイレベルとなり、反転駆動信号がロウレベルになると、ＦＥＴＴｒ２１はオン状態になる一方、ＦＥＴＴｒ２２はオフ状態となる。このような状態では、図２のｃで示すように、電源ＶＢ→リニアソレノイドＳ２→抵抗Ｒ２→オン状態のＦＥＴＴｒ２１のソース−ドレイン間の経路でリニアソレノイドＳ２に電流が流れる。 In such a configuration, when the drive signal becomes high level and the inverted drive signal becomes low level, the FETTr21 is turned on, while the FETTr22 is turned off. In such a state, as shown by c in FIG. 2, a current flows through the linear solenoid S2 through a path between the power source VB, the linear solenoid S2, the resistance R2, and the source-drain of the FET Tr21 in the on state.
一方、このような状態から、駆動信号がロウレベルとなり、反転駆動信号がハイレベルになると、ＦＥＴＴｒ２１はオフ状態となる一方、ＦＥＴＴｒ２２はオン状態となる。このような状態では、図２のｃに示す電流経路が遮断されるので、リニアソレノイドＳ２のインダクタンス成分が蓄えたエネルギーを吸収する働きにより、リニアソレノイドＳ２を介してドＦＥＴＴｒ２２のドレイン端子に接続された電源ＶＢに誘導性の電流が流れる。すなわち、図２のｄで示すように、リニアソレノイドＳ２に接続された電源ＶＢ→リニアソレノイドＳ２→抵抗Ｒ２→オン状態のＦＥＴＴｒ２２のソース−ドレイン間→ＦＥＴＴｒ２２のドレイン端子に接続された電源ＶＢの経路でリニアソレノイドＳ２に誘導性の電流が流れる。 On the other hand, from this state, when the drive signal becomes low level and the inverted drive signal becomes high level, the FETTr21 is turned off, while the FETTr22 is turned on. In such a state, since the current path shown in FIG. 2c is interrupted, it is connected to the drain terminal of the deFET Tr22 via the linear solenoid S2 by absorbing energy stored by the inductance component of the linear solenoid S2. An inductive current flows through the power supply VB. That is, as indicated by d in FIG. 2, the path of the power supply VB connected to the linear solenoid S2 → the linear solenoid S2 → the resistor R2 → the source-drain of the FETTr22 in the ON state → the power supply VB connected to the drain terminal of the FETTr22 Thus, an inductive current flows through the linear solenoid S2.
このような一連のスイッチング動作において、ＦＥＴＴｒ２１とＦＥＴＴｒ２２にリニアソレノイドＳ２に供給される電流が流れることで、エネルギー損失が発生して発熱が生じることになる。このエネルギー損失Ｐｗ２は、リニアソレノイドＳ２を流れる電流をＩｓｏｌ２とし、駆動信号でスイッチング制御されるＦＥＴＴｒ２１のオン抵抗をＲｏｎ２１、ＦＥＴＴｒ２２のオン抵抗をＲｏｎ２２とすると、次式で表される。 In such a series of switching operations, the current supplied to the linear solenoid S2 flows through the FETTr21 and FETTr22, thereby causing energy loss and heat generation. This energy loss Pw2 is expressed by the following equation, where Isol2 is the current flowing through the linear solenoid S2, Ron21 is the on-resistance of the FETTr21 that is switching-controlled by the drive signal, and Ron22 is the on-resistance of the FETTr22.
（数１）
Ｐｗ２＝Ｉｓｏｌ２２×Ｒｏｎ２１＋Ｉｓｏｌ２２×Ｒｏｎ２２
このように表されるエネルギー損失Ｐｗ２を低減するには、ＦＥＴＴｒ２１のオン抵抗Ｒｏｎ２１ならびにＦＥＴＴｒ２２のオン抵抗Ｒｏｎ２２を小さくすればよい。ＦＥＴＴｒ２１のオン抵抗Ｒｏｎ２１ならびにＦＥＴＴｒ２２のオン抵抗Ｒｏｎ２２を小さくするには、両トランジスタＦＥＴＴｒ２１、ＦＥＴＴｒ２２のトランジスタサイズを大きくすることで容易に実現可能である。
(Equation 1)
Pw2 = Isol2 2 × Ron21 + Isol2 2 × Ron22
In order to reduce the energy loss Pw2 expressed in this way, the on-resistance Ron21 of the FETTr21 and the on-resistance Ron22 of the FETTr22 may be reduced. Reducing the on-resistance Ron21 of the FETTr21 and the on-resistance Ron22 of the FETTr22 can be easily realized by increasing the transistor sizes of both the transistors FETTr21 and FETTr22.
このように、上記実施例２においても、上記実施例１と同様の効果を得ることができる。 Thus, also in the said Example 2, the effect similar to the said Example 1 can be acquired.
１，２，３，５…差動増幅器
Ｃ１，Ｃ２…スイッチング制御回路
Ｄ３，Ｄ５…還流用ダイオード
Ｒ１，Ｒ２，Ｒ３，Ｒ５…抵抗
Ｓ１，Ｓ２，Ｓ３，Ｓ５…リニアソレノイド
Ｔｒ１１，Ｔｒ１２，Ｔｒ２１，Ｔｒ２２、Ｔｒ３，Ｔｒ５…ＦＥＴ
ＶＢ…電源
1, 2, 3, 5 ... differential amplifier C1, C2 ... switching control circuit D3, D5 ... freewheeling diode R1, R2, R3, R5 ... resistor S1, S2, S3, S5 ... linear solenoid Tr11, Tr12, Tr21, Tr22, Tr3, Tr5 ... FET
VB ... Power supply
Claims (3)
前記第１のトランジスタがオフ状態となり、前記第１の電源と前記ソレノイドとの間の電流経路が遮断された時に、前記ソレノイドと第２の電源とを接続して前記ソレノイドに誘導性の電流を流す第２のトランジスタと、
前記第１のトランジスタのスイッチング動作に対して相補的に前記第２のトランジスタをスイッチング制御する制御回路と
を有することを特徴とするソレノイド駆動回路。 In a solenoid driving circuit that controls supply of current to a solenoid from a first power supply via a first transistor that is switching-controlled based on a driving signal, and drives and controls the solenoid by PWM control.
When the first transistor is turned off and a current path between the first power source and the solenoid is interrupted, an inductive current is supplied to the solenoid by connecting the solenoid and the second power source. A second transistor to flow;
And a control circuit for controlling the switching of the second transistor in a complementary manner to the switching operation of the first transistor.
ことを特徴とする請求項１記載のソレノイド駆動回路。 2. The solenoid drive circuit according to claim 1, wherein the first transistor and the second transistor are configured by field effect transistors.
ことを特徴とする請求項１又は２に記載のソレノイド駆動回路。 3. The solenoid drive circuit according to claim 1, wherein the first transistor and the second transistor are formed and integrated in one semiconductor integrated circuit. 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005082361A JP2006269540A (en) | 2005-03-22 | 2005-03-22 | Solenoid driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005082361A JP2006269540A (en) | 2005-03-22 | 2005-03-22 | Solenoid driving circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006269540A true JP2006269540A (en) | 2006-10-05 |
Family
ID=37205215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005082361A Pending JP2006269540A (en) | 2005-03-22 | 2005-03-22 | Solenoid driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006269540A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112006003560T5 (en) | 2005-12-26 | 2008-10-30 | Thk Co., Ltd. | Motion guide device and accessory for motion guide device |
| JP6227090B1 (en) * | 2016-10-27 | 2017-11-08 | 三菱電機株式会社 | Power supply control device and method for generating correction data for control characteristics for power supply control device |
| JP2019190453A (en) * | 2018-04-20 | 2019-10-31 | 株式会社デンソー | Injection control device |
| JP2019190454A (en) * | 2018-04-20 | 2019-10-31 | 株式会社デンソー | Injection control device |
-
2005
- 2005-03-22 JP JP2005082361A patent/JP2006269540A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112006003560T5 (en) | 2005-12-26 | 2008-10-30 | Thk Co., Ltd. | Motion guide device and accessory for motion guide device |
| JP6227090B1 (en) * | 2016-10-27 | 2017-11-08 | 三菱電機株式会社 | Power supply control device and method for generating correction data for control characteristics for power supply control device |
| JP2018074697A (en) * | 2016-10-27 | 2018-05-10 | 三菱電機株式会社 | Power supply control device, and method for generating correction data on control characteristics for the power supply control device |
| US10381913B2 (en) | 2016-10-27 | 2019-08-13 | Mitsubishi Electric Corporation | Power supply control device and control characteristic correction data generation method for power supply control device |
| DE102017218349B4 (en) | 2016-10-27 | 2020-01-09 | Mitsubishi Electric Corporation | Power supply control device and control characteristic correction data generation method for power supply control device |
| JP2019190453A (en) * | 2018-04-20 | 2019-10-31 | 株式会社デンソー | Injection control device |
| JP2019190454A (en) * | 2018-04-20 | 2019-10-31 | 株式会社デンソー | Injection control device |
| JP7135810B2 (en) | 2018-04-20 | 2022-09-13 | 株式会社デンソー | Injection control device |
| JP7135809B2 (en) | 2018-04-20 | 2022-09-13 | 株式会社デンソー | Injection control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5373257B2 (en) | High pressure pump drive circuit for engine | |
| JP2008306731A (en) | Switch control circuit for high-side semiconductor switch for purpose of on/off of supply voltage | |
| JP2006352839A5 (en) | ||
| JP2013247584A (en) | Bridge output circuit, and motor drive device and electronic apparatus using the same | |
| JP2010193431A (en) | Output circuit and motor drive apparatus | |
| JP6951305B2 (en) | Constant voltage circuit | |
| JP4864622B2 (en) | Inductive load drive | |
| TW201108584A (en) | Buck converter with III-nitride switch for substantially increased input-to-output voltage ratio | |
| JP2008283498A (en) | Current sensing device | |
| JP2006269540A (en) | Solenoid driving circuit | |
| JP2009055078A (en) | Load drive circuit | |
| US7477088B2 (en) | Power supplies for driving h-bridges | |
| US8729927B2 (en) | Cascode drive circuitry | |
| JP6478826B2 (en) | High-side driver circuit and semiconductor device | |
| JP4017850B2 (en) | Power circuit | |
| JP2012009651A (en) | Current driving device | |
| JP2009228709A (en) | Solenoid valve drive control apparatus and method for driving solenoid valve | |
| JP4821394B2 (en) | Semiconductor device drive circuit | |
| JP4984998B2 (en) | Overcurrent detection circuit, DC-DC converter, and overcurrent detection method | |
| JP2017532945A (en) | Adaptive controller for voltage converter | |
| JP5009083B2 (en) | Switching power supply circuit | |
| JP2005135366A (en) | Current mirror circuit | |
| JP4830829B2 (en) | Insulated gate transistor drive circuit | |
| JP4289195B2 (en) | Power supply | |
| JP2007209121A (en) | Power system |