JP2006268000A - 画素及びこれを利用した発光表示装置 - Google Patents

画素及びこれを利用した発光表示装置 Download PDF

Info

Publication number
JP2006268000A
JP2006268000A JP2005268798A JP2005268798A JP2006268000A JP 2006268000 A JP2006268000 A JP 2006268000A JP 2005268798 A JP2005268798 A JP 2005268798A JP 2005268798 A JP2005268798 A JP 2005268798A JP 2006268000 A JP2006268000 A JP 2006268000A
Authority
JP
Japan
Prior art keywords
data
transistor
supplied
current
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005268798A
Other languages
English (en)
Other versions
JP4384103B2 (ja
Inventor
Sang-Moo Choi
相武 崔
Oh-Kyong Kwon
五敬 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006268000A publication Critical patent/JP2006268000A/ja
Application granted granted Critical
Publication of JP4384103B2 publication Critical patent/JP4384103B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 均一な輝度の映像を表示するようにした画素及びこれを利用した発光表示装置を提供する。
【解決手段】 発光素子と、少なくとも一つの走査線及びデータ線と接続されてデータ線から所定電圧である第1データ信号が供給される時、第1電源と第1データ信号の差に対応する所定の電圧を少なくとも一つのキャパシタに1次充電し、前記データ線から所定電流である第2データ信号ほど電流がシンクされる時、前記少なくとも一つのキャパシタを2次充電する画素回路を具備する。
【選択図】 図７

Description

本発明は、画素及びこれを利用した発光表示装置に関し、特に、均一な輝度の映像を表示するようにした画素及びこれを利用した発光表示装置に関する。
最近、陰極線管の短所である重さと体積を減らすことができる各種平板表示装置が開発されている。平板表示装置としては液晶表示装置、電界放出表示装置、プラズマ表示パネル及び発光表示装置などがある。
平板表示装置の中で発光表示装置は、電子と正孔の再結合によって光を発生する発光素子を利用して映像を表示する。このような発光表示装置は速い応答速度を持つと同時に低い消費電力で駆動されるという長所がある。
図１は、従来の発光表示装置を表わす図面である。図１を参照すれば、従来の発光表示装置は走査線S1ないしSn及びデータ線D1ないしDmと接続された複数の画素40を含む画素部30と、走査線S1ないしSnを駆動するための走査駆動部10と、データ線D1ないしDmを駆動するためのデータ駆動部20と、走査駆動部10及びデータ駆動部20を制御するためのタイミング制御部50とを具備する。
タイミング制御部50は、外部から供給される同期信号に対応してデータ駆動制御信号DCS及び走査駆動制御信号SCSを生成する。タイミング制御部50で生成されたデータ駆動制御信号DCSはデータ駆動部20に供給され、走査駆動制御信号SCSは走査駆動部10に供給される。そして、タイミング制御部50は外部から供給されるデータをデータ駆動部20に供給する。
走査駆動部10は、タイミング制御部50から走査駆動制御信号SCSの供給を受ける。走査駆動制御信号SCSの供給を受けた走査駆動部10は走査信号を生成し、生成された走査信号を走査線S1ないしSnに順次供給する。
データ駆動部20は、タイミング制御部50からデータ駆動制御信号DCSの供給を受ける。データ駆動制御信号DCSの供給を受けたデータ駆動部20は、データ信号所定の電圧を生成し、生成されたデータ信号を走査信号と同期されるようにデータ線D1ないしDmに供給する。
画素部30は、外部から第1電源ELVDD及び第2電源ELVSSの供給を受けてそれぞれの画素40に供給する。第1電源ELVDD及び第2電源ELVSSの供給を受けた画素40それぞれはデータ信号に対応して第1電源ELVDDから発光素子を経由して第2電源ELVSSに流れる電流量を制御することで、データ信号に対応する光を生成する。
すなわち、従来の発光表示装置において画素40それぞれは、データ信号に対応して所定輝度の光を生成する。しかし、従来は画素40それぞれに含まれるトランジスターのしきい値電圧のバラ付き及び電子移動度(electron mobility)の偏差によって所望の輝度の映像を表示することができないという問題点がある。
このような問題点を乗り越えるためにデータ信号として電流を供給することができる。実際に、データ信号として電流が供給されればトランジスターがバラ付きのある電圧-電流特性を持つとしても画素部30で均一な映像を表示することができる。
しかし、データ信号として供給される電流は、微細電流なのでデータ線を充電するのに長時間が消耗されるという問題点がある。例えば、データ線の負荷キャパシタンスが30pFだとした場合、数十nAから数百nA程度のデータ信号としてデータ線の負荷を充電しようとすれば、数msの時間が必要である。これは数十usの1水平期間1Hを考慮して見る時、充電時間が十分ではないという問題点がある。
なお、従来の画素及びこれを利用した発光表示装置に関する技術を記載した文献としては、下記特許文献１等がある。
米国特許出願公開第2005／0099412Ａ１号明細書
したがって、本発明の目的は均一な映像を表示することができる画素及びこれを利用した発光表示装置を提供することである。
前記目的を果たすために本発明の第1側面は、発光素子と、少なくとも一つの走査線及びデータ線と接続されてデータ線から所定電圧である第1データ信号が供給される時、第1電源と第1データ信号の差に対応する所定の電圧を少なくとも一つのキャパシタに1次充電し、前記データ線から所定電流である第2データ信号ほど電流がシンクされる時前記少なくとも一つのキャパシタを2次充電する画素回路を具備し、前記画素回路は、前記少なくとも一つのキャパシタに充電された電圧に対応して前記第1電源から前記発光素子を経由して第2電源に供給される電流量を制御する画素を提供する。
望ましくは、前記画素回路は前記データ線と接続されて第n(nは自然数)走査線に走査信号が供給される時ターンオンされる第1トランジスター及び第2トランジスターと、前記第1電源と前記第1トランジスターの第2電極の間に接続されて第n-1走査線に走査信号が供給される時ターンオンされる第3トランジスターと、前記第1トランジスターの第2電極と前記第1電源の間に接続される第1キャパシタ及び第2キャパシタと、前記第1キャパシタ及び第2キャパシタの共通端子に自分のゲート端子が接続されて、第1電極が前記第1電源に接続される第4トランジスターと、前記第4トランジスターのゲート電極と第2電極の間に接続されて前記第n-1走査線に走査信号が供給される時前記第4トランジスターをダイオード形態で接続させるための第5トランジスターを具備する。
本発明の第2側面は、走査線に走査信号を順次供給するための走査駆動部と、各水平期間の第1期間の間データ線を経由して前記走査信号によって選択された画素で所定電圧である第1データ信号を供給し、第1期間以外の第2期間の間前記画素から所定電流である第2データ信号ほど電流をシンクするための少なくとも一つのデータ駆動回路を具備するデータ駆動部を具備し、前記画素それぞれは発光素子と、前記第1データ信号が供給される時第1電源と前記第1データ信号の差に対応する所定の電圧を少なくとも一つのキャパシタに1次充電し、前記第2データ信号ほど電流がシンクされる時前記少なくとも一つのキャパシタを2次充電し、前記2次充電された少なくとも一つのキャパシタの電圧に対応する電流を前記発光素子に供給するための画素回路を具備する発光表示装置を提供する。
望ましくは、前記データ駆動回路は外部から供給されるデータの階調値に対応して前記第1データ信号を生成するための電圧デジタルアナログ変換部と、前記データの階調値に対応して前記第2データ信号を生成するための電流デジタルアナログ変換部と、前記水平期間の第1期間の間前記電圧デジタルアナログ変換部と前記データ線を接続させ、前記第2期間の間前記電流デジタルアナログ変換部と前記データ線を接続させるための選択ブロックを具備する。
上述したように、本発明の実施形態による画素及びこれを利用した発光表示装置によれば、1水平期間の第1期間の間データ線で電圧を供給して第2期間の間データ線から電流をシンクする。ここで、画素に含まれた少なくとも一つのキャパシタは第1期間中1次充電され、第2期間中2次充電されることで所望の電圧を充電することができる。
すなわち、本発明では最終的に電流を利用して画素に含まれた少なくとも一つのキャパシタの充電電圧を制御するから均一な映像を表示することができる。
以下、本発明の属する技術分野において通常の知識を有する者が本発明を容易に実施できる好適な実施形態を添付された図２ないし図１０を参照して詳しく説明する。
図２は、本発明の実施形態による発光表示装置を表わす図面である。図２を参照すれば、本発明の実施形態による発光表示装置は走査線S1ないしSn、発光制御線E1ないしEn及びデータ線D1ないしDmと接続される複数の画素140を含む画素部130と、走査線S1ないしSn及び発光制御線E1ないしEnを駆動するための走査駆動部110と、データ線D1ないしDmを駆動するためのデータ駆動部120と、走査駆動部110及びデータ駆動部120を制御するためのタイミング制御部150とを具備する。
画素部130は、走査線S1ないしSn、発光制御線E1ないしEn及びデータ線D1ないしDmによって区画された領域に形成される画素140を具備する。
画素140は、外部から第1電源ELVDD及び第2電源ELVSSの供給を受ける。第1電源ELVDDの供給を受けた画素140それぞれはデータ信号と第1電源ELVDDの差に対応して所定の電圧を少なくとも一つのキャパシタに充電する。そして、画素140それぞれは少なくとも一つのキャパシタに充電された電圧に対応して第1電源ELVDDから発光素子を経由して第2電源ELVSSに流れる電流量を制御する。このために、画素140それぞれは図３のように構成される。図３に図示された画素140の詳細な構造は後述する。
タイミング制御部150は、外部から供給される同期信号に対応してデータ駆動制御信号DCS及び走査駆動制御信号SCSを生成する。タイミング制御部150で生成されたデータ駆動制御信号DCSはデータ駆動部120に供給され、走査駆動制御信号SCSは走査駆動部110に供給される。そして、タイミング制御部150は外部から供給されるデータをデータ駆動部120に供給する。
走査駆動部110は、走査駆動制御信号SCSの供給を受ける。走査駆動制御信号SCSの供給を受けた走査駆動部110は走査線S1ないしSnに走査信号を順次供給する。そして、走査駆動制御信号SCSの供給を受けた走査駆動部110は発光制御線E1ないしEnに発光制御信号を順次供給する。
ここで、発光制御信号は2個の走査信号と重畳されるように供給される。このために、発光制御信号の幅は走査信号の幅と同じかまたは広く設定される。
データ駆動部120は、タイミング制御部150からデータ駆動制御信号DCSの供給を受ける。データ駆動制御信号DCSの供給を受けたデータ駆動部120は、データ信号を生成し、生成されたデータ信号をデータ線D1ないしDmに供給する。
ここで、データ駆動部120は、1水平期間(1H)中、所定期間の間データ信号(第1データ信号)として電圧(以下、"電圧データ信号"と言う)を供給し、残りの期間の間データ信号(第2データ信号)として画素140から電流(以下、"電流データ信号"と言う)の供給を受ける。このために、データ駆動部120は少なくとも一つのデータ駆動回路200を具備する。データ駆動回路200の詳細な構成は後述する。
図３は、図２に図示された画素の一例を表わす回路図である。図３では説明の便宜のために第mデータ線Dm、第n-1走査線Sn-1、第n走査線Sn及び第n発光制御線Enと接続された画素を図示する。
図３を参照すれば、本発明の画素140は発光素子OLED、発光素子OLEDに電流を供給するための画素回路142を具備する。
発光素子OLEDは、画素回路142から供給される電流に対応して赤、緑または青の光を生成する。
画素回路142は、データ線Dmから供給されるデータ信号に対応して第1電源ELVDDから発光素子OLEDを経由して第2電源ELVSSに流れる電流量を制御する。このために、画素回路142は第1ないし第6トランジスターM1ないしM6と、第1キャパシタC1及び第2キャパシタC2を具備する。
第1トランジスターM1の第1電極は、データ線Dmに接続され、第2電極は第1ノードN1に接続される。そして、第1トランジスターM1のゲート電極は第n走査線Snに接続される。
このような第1トランジスターM1は、第n走査線Snに走査信号が供給される時ターンオンされてデータ線Dmと第1ノードN1を電気的に接続させる。実質的に、第1トランジスターM1がターンオンされれば、データ線Dmから供給される電圧データ信号が第1ノードN1に供給される。
第2トランジスターM2の第1電極は、データ線Dmに接続されて第2電極は第4トランジスターM4の第2電極に接続される。そして、第2トランジスターM2のゲート電極は第n走査線Snに接続される。
このような第2トランジスターM2は、第n走査線Snに走査信号が供給される時ターンオンされてデータ線Dmと第4トランジスターM4の第2電極を電気的に接続させる。実質的に、第2トランジスターM2がターンオンされれば、所定の電流がデータ駆動回路200に供給される。
第3トランジスターM3の第1電極は、第1電源ELVDDに接続されて第2電極は第1ノードN1に接続される。そして、第3トランジスターM3のゲート電極は第n-1走査線Sn-1に接続される。
このような第3トランジスターM3は、第n-1走査線Sn-1に走査信号が供給される時ターンオンされて第1電源ELVDDと第1ノードN1を電気的に接続させる。
第4トランジスターM4の第1電極は、第3ノードN3、すなわち、第1電源ELVDDに接続されて第2電極は第6トランジスターM6の第1電極に接続される。そして、第4トランジスターM4のゲート電極は第2ノードN2に接続される。
このような第4トランジスターM4は、第2ノードN2に印加される電圧、すなわち、第1キャパシタC1及び第2キャパシタC2に充電された電圧に対応する電流を第6トランジスターM6の第1電極に供給する。
第5トランジスターM5の第2電極は、第2ノードN2に接続されて第1電極は第4トランジスターM4の第2電極に接続される。そして、第5トランジスターM5のゲート電極は第n-1走査線Sn-1に接続される。
このような第5トランジスターM5は、第n-1走査線Sn-1に走査信号が供給される時ターンオンされて第4トランジスターM4をダイオード形態で接続させる。
第6トランジスターM6の第1電極は、第4トランジスターM4の第2電極に接続されて第2電極は発光素子OLEDのアノード電極に接続される。そして、第6トランジスターM6のゲート電極は第n発光制御線Enに接続される。
このような第6トランジスターM6は、第n発光制御線Enで発光制御信号が供給される時ターンオフされて発光制御信号が供給されない時ターンオンされる。
ここで、第n発光制御線Enに供給される発光制御信号は、第n-1走査線Sn-1及び第n走査線Snに供給される走査信号と重畳されるように供給される。したがって、第6トランジスターM6は第n-1走査線Sn-1及び第n走査線Snに走査信号が供給されて第1キャパシタC1及び第2キャパシタC2に所定の電圧が充電される時ターンオフされ、それ以外の場合にターンオンされて第4トランジスターM4と発光素子OLEDを電気的に接続させる。
一方、図３では説明の便宜のためにトランジスターM1ないしM6をPMOSタイプに図示したが、本発明はこれに限定されるものではない。
図４は、図３に図示された画素の駆動方法を表わす波形図である。図４から1水平期間1Hは、第1期間及び第2期間に分けて駆動される。第1期間の間データ線D1ないしDmには電圧データ信号VDが供給されて第2期間の間データ線D1ないしDmには電流データ信号IDが供給(シンク)される。
図３及び図４を結び付けて動作過程を詳しく説明すれば、まず、第n-1走査線Sn-1に走査信号が供給される。第n-1走査線Sn-1に走査信号が供給されれば、第3トランジスターM3及び第5トランジスターM5がターンオンされる。
第5トランジスターM5がターンオンされれば、第4トランジスターM4がダイオード形態に接続される。第4トランジスターM4がダイオード形態に接続されれば、第2ノードN2には第1電源ELVDDから第4トランジスターM4のしきい値電圧を差し引いた電圧値が印加される。ここで、第3ノードN3は第1電源ELVDDの電圧値に設定されるから第1キャパシタC1には第4トランジスターM4のしきい値電圧に対応する電圧が充電される。
そして、第3トランジスターM3がターンオンされれば、第1ノードN1が第1電源ELVDDと接続される。したがって、第2キャパシタC2には第4トランジスターM4のしきい値電圧に対応する電圧が充電される。
一方、第n-1走査線Sn-1に走査信号が供給される期間の間第1トランジスターM1及び第2トランジスターM2はターンオフ状態を維持するからデータ線Dmに供給されるデータ信号VD、IDは画素140に供給されない。
その後、第n走査線Snに走査信号が供給されて第1トランジスターM1及び第2トランジスターM2がターンオンされる。第1トランジスターM1がターンオンされれば、第1期間の間データ線Dmに供給される電圧データ信号VDが第1ノードN1に供給される。すると、第1ノードN1の電圧が第1電源ELVDDの電圧から電圧データ信号VDの電圧に下降する。
この時、第2ノードN2がフローティングされているから第1ノードN1の電圧下降量に対応して第2ノードN2の電圧値も下降する。ここで、第1キャパシタC1と第2キャパシタC2が同一容量に設定されれば、第2ノードN2は第1ノードN1の半分ほど電圧が下降する。例えば、第1ノードN1で2Vの電圧が下降した場合、第2ノードN2では1Vの電圧が下降する。
一方、第3ノードN3は第1電源ELVDDの電圧値を維持する。したがって、第1キャパシタC1には第2ノードN2と第3ノードN3の差に対応する所定の電圧が充電される。
この時、第1電源ELVDDは常に一定値を維持するから第1キャパシタC1に充電される電圧値は電圧データ信号VDによって決まる。そして、第2キャパシタC2には第1ノードN1と第2ノードN2の電圧差に対応する所定の電圧が充電される。
第1キャパシタC1及び第2キャパシタC2に電圧データ信号VDに対応する電圧が充電された後、第2期間の間電流データ信号IDに対応する電流が画素140からデータ線Dmを経由してデータ駆動部120に供給される。
実際に、電流データ信号IDに対応する電流は、第1電源ELVDD、第4トランジスターM4及び第2トランジスターM2を経由してデータ駆動部120に供給される。この時、第1キャパシタC1及び第2キャパシタC2には電流データ信号IDに対応する電圧が充電される。
すなわち、本発明では第1期間の間電圧データ信号VDを供給して第1キャパシタC1及び第2キャパシタC2に所定の電圧を先に充電する。そして、第2期間の間電流データ信号IDを供給して第1キャパシタC1及び第2キャパシタC2に充電された電圧を正確に所望の電圧に制御する。
ここで、第1期間の間データ線の負荷が充電されたから第2期間の間電流データ信号IDを利用して第1キャパシタC1及び第2キャパシタC2の充電電圧を安定的に制御することができる。したがって、本発明ではトランジスターのしきい値電圧及び電子移動度(electron mobility)の偏差と無関係に均一な映像を表示することができる。
図５は、図２に図示されたデータ駆動回路を詳しく表わす図である。図５では説明の便宜のためにデータ駆動回路200がj(jは2以上の自然数)個のチャンネルを持つと仮定する。
図５を参照すれば、データ駆動回路200はサンプリング信号を順次生成するためのシフトレジスター部210と、サンプリング信号に応答してデータを順次格納するためのサンプリングラッチ部220と、サンプリングラッチ部220のデータを一時格納すると同時に、格納されたデータを電圧デジタルアナログ変換部(以下、"VDAC部"とする)240及び電流デジタルアナログ変換部(以下、"IDAC部"とする)250に供給するためのホルディングラッチ部230と、データの階調値に対応して電圧データ信号VD(所定電圧)を生成するためのVDAC部240と、データの階調値に対応して電流データ信号ID(所定電流)を生成するためのIDAC部250と、電圧データ信号VDを緩衝して供給するためのバッファー部260と、1水平期間の中で第1期間の間データ線D1ないしDjをバッファー部260と接続させ、第2期間の間データ線D1ないしDjをIDAC部250と接続させるための選択ブロック270とを具備する。
シフトレジスター部210は、タイミング制御部150からソースシフトクロックSSC及びソーススタートパルスSSPの供給を受ける。
ソースシフトクロックSSC及びソーススタートパルスSSPの供給を受けたシフトレジスター部210は、ソースシフトクロックSSCの1周期ごとにソーススタートパルスSSPをシフトさせながら順次j個のサンプリング信号を生成する。このために、シフトレジスター部210は、j個のシフトレジスター2101ないし210jを具備する。
サンプリングラッチ部220は、シフトレジスター部210から順次供給されるサンプリング信号に応答してデータを順次格納する。ここで、サンプリングラッチ部220は、j個のデータを格納するためにj個のサンプリングラッチ2201ないし220jを具備する。そして、それぞれのサンプリングラッチ2201ないし220jはデータのビット数に対応する大きさを持つ。例えば、データがkビットで構成される場合サンプリングラッチ2201ないし220jそれぞれはkビットの大きさに設定される。
ホルディングラッチ部230は、ソース出力イネーブルSOE信号が入力される時、サンプリングラッチ部220からデータの入力を受けて格納する。そして、ホルディングラッチ部230は、ソース出力イネーブルSOE信号が入力される時、自分に格納されたデータをVDAC部240及びIDAC部250に供給する。このために、ホルディングラッチ部230は、kビットに設定されたj個のホルディングラッチ2301ないし230jを具備する。
VDAC部240は、データのビット値に対応して電圧データ信号VDを生成し、生成された電圧データ信号VDをバッファー部260を経由して選択ブロック270に供給する。このために、VDAC部240はj個の電圧生成部2401ないし240jを具備する。
一方、VDAC部240はバッファー部260を経由しないで電圧データ信号VDを選択ブロック270に直接供給することもできる。
IDAC部250は、データのビット値に対応して電流データ信号IDを生成し、生成された電流データ信号IDを選択ブロック270を経由して画素140から供給を受ける。
すなわち、IDAC部250はデータのビット値に応答して電流データ信号IDに対応する電流を画素140からシンクする(Current Sink)。このために、IDAC部250はj個の電流生成部2501ないし250jを具備する。
バッファー部260は、VDAC部240から供給される電圧データ信号VDを選択ブロック270に供給する。このために、バッファー部260はj個のバッファー2601ないし260jを具備する。
選択ブロック270は、水平期間1Hの第1期間の間バッファー部260を経由してデータ線D1ないしDjとVDAC部240を接続させ、それ以外の第2期間の間データ線D1ないしDjとIDAC部250を接続させる。すると、第1期間の間電圧データ信号VDがデータ線D1ないしDjを経由して走査信号によって選択された画素140に供給される。
そして、第2期間の間走査信号によって選択された画素140から電流データ信号IDに対応する電流がデータ線D1ないしDjを経由してIDAC部250に供給される。このために、選択ブロック270はj個の選択部2701ないし270jを具備する。
一方、本発明のデータ駆動回路200は図６のようにホルディングラッチ部230の次の端にレベルシフター部280をさらに含むことができる。
レベルシフター部280は、ホルディングラッチ部230から供給されるデータの電圧レベルを上昇させてVDAC部240とIDAC部250に供給する。外部システムからデータ駆動回路200に高い電圧レベルを持つデータが供給されれば、電圧レベルに対応する回路部品が設置されなければならないから製造費用が増加する。
したがって、データ駆動回路200の外部には低い電圧レベルを持つデータを供給し、この低い電圧レベルを持つデータをレベルシフター部280で高い電圧レベルに昇圧させる。
図７は、データ線と接続された画素、電流生成部、電圧生成部及び選択部を表わす図である。図７では説明の便宜のためにj番目の電圧生成部240j及びj番目の電流生成部250jを図示する。
図７を参照すれば、本発明の選択部270jは電圧生成部240jとデータ線Djの間に接続される第1スイッチング素子SW1と、電流生成部250jとデータ線Djの間に接続される第2スイッチング素子SW2を具備する。
第1スイッチング素子SW1は、図８のように第1制御ラインCL1から供給される第1選択信号によって1水平期間1H中第1期間の間ターンオンされる。すなわち、第1スイッチング素子SW1はデータ線Djに電圧データ信号VDが供給される期間の間ターンオンされる。
第2スイッチング素子SW2は、第2制御ラインCL2から供給される第2選択信号によって1水平期間1H中第2期間の間ターンオンされる。すなわち、第2スイッチング素子SW2は画素140からデータ線Djを経由して電流データ信号IDがシンクされる期間の間ターンオンされる。
電圧生成部240jは、自分に供給されるデータの階調値に対応して所定電圧、すなわち、電圧データ信号VDを出力する。電圧生成部240jから出力される電圧データ信号VDは、第1スイッチング素子SW1がターンオンされる期間の間データ線Djに供給される。
電流生成部250jは、電流シンク型で構成される。つまり、電流生成部250jは自分に供給されるデータの階調値に対応する所定電流、すなわち、電流データ信号IDを画素140から供給を受ける。実際に、電流生成部250jは第2スイッチング素子SW2がターンオンされる期間の間画素140及びデータ線Djを経由して電流データ信号IDの供給を受ける。
図４、図７及び図８を結び付けて動作過程を詳しく説明すれば、まず、第n-1走査線Sn-1で走査信号が供給される期間の間第1キャパシタC1及び第2キャパシタC2に第4トランジスターM4のしきい値電圧に対応する電圧が充電される。
その後、第n走査線Snで走査信号が供給されて第1トランジスターM1及び第2トランジスターM2がターンオンされる。そして、第n走査線Snで走査信号が供給される特定水平期間の第1期間の間第1スイッチング素子SW1がターンオンされる。
第1スイッチング素子SW1がターンオンされれば、電圧生成部240jから生成された電圧データ信号VDがバッファー260j、第1スイッチング素子SW1及び第1トランジスターM1を経由して第1ノードN1に供給される。この時、第1キャパシタC1及び第2キャパシタC2には第1電源ELVDDと電圧データ信号VDの差に対応して所定の電圧が1次充電される。
そして、特定水平期間の第2期間の間第2スイッチング素子SW2がターンオンされる。第2スイッチング素子SW2がターンオンされれば、第1電源ELVDD、第4トランジスターM4、第2トランジスターM2、データ線Djを経由して所定の電流データ信号IDが電流生成部250jに供給される。この時、第1キャパシタC1及び第2キャパシタC2には電流データ信号IDに対応する所定の電圧が2次充電される。
その後、第n-1走査線Sn-1及び第n走査線Snに走査信号が供給される期間の間ターンオフ状態を維持していた第6トランジスターM6がターンオンされる。すると、第1キャパシタC1及び第2キャパシタC2に充電された電圧に対応して第4トランジスターM4から供給される電流が第6トランジスターM6を経由して発光素子OLEDに供給され、これによって発光素子OLEDから所定輝度の光が発生する。
一方、本発明でスイッチング素子SWの構成は多様に設定することができる。例えば、本発明では図９のように第1スイッチング素子SW1及び第3スイッチング素子SW3がトランスミッションゲート(Transmission Gate)形態に接続されることができる。
ここで、NMOSタイプに形成された第1スイッチング素子SW1は第1制御ラインCL1と接続され、PMOSタイプに形成された第3スイッチング素子SW3は第3制御ラインCL3と接続される。この場合、図１０に図示されたように第1制御ラインCL1に供給される第1選択信号と第3制御ラインCL3に供給される第3選択信号は互いに反対の極性を持つ。したがって、第1及び第3スイッチング素子SW1、SW3は同一の時間にターンオン及びターンオフされる。
一方、第1スイッチング素子SW1及び第3スイッチング素子SW3がトランスミッションゲート形態に接続されれば、電圧-電流特性曲線がおおよそ直線形態に設定されるため、スイッチングエラーを最小化することができる。
上述したように、本発明の詳細な説明と図は、単なる本発明の例示的なものであり、これは単に本発明を説明するための目的で使用されたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。よって、前記説明した内容を介して当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。
従来の発光表示装置を表わす図である。 本発明の実施形態による発光表示装置を表わす図である。 図２に図示された画素の一例を表わす回路図である。 図３に図示された画素の駆動方法を表わす波形図である。 図２に図示されたデータ駆動回路の一例を表わすブロック図である。 図２に図示されたデータ駆動回路の他の例を表わすブロック図である。 図５及び図６に図示された電圧生成部、電流生成部、選択部及び画素の連結構造を表わす図である。 図７に図示されたスイッチング素子に供給される選択信号を表わす波形図である。 図７に図示された選択部の他の例を表わす図である。 図９に図示されたスイッチング素子に供給される選択信号を表わす波形図である。
符号の説明
10、110 走査駆動部
20、120 データ駆動部
30、130 画素部
40、140 画素
50、150 タイミング制御部
142 画素回路
200 データ駆動回路
210 シフトレジスター部
220 サンプリングラッチ部
230 ホルディングラッチ部
240 電圧デジタルアナログ変換部
250 電流デジタルアナログ変換部
260 バッファー部
270 選択ブロック
280 レベルシフター部

Claims (15)

  1. 発光素子と、
    少なくとも一つの走査線及びデータ線と接続されてデータ線から所定電圧である第1データ信号が供給される時、第1電源と第1データ信号の差に対応する所定の電圧を少なくとも一つのキャパシタに1次充電し、
    前記データ線から所定電流である第2データ信号ほど電流がシンクされる時、
    前記少なくとも一つのキャパシタを2次充電する画素回路を具備し、
    前記画素回路は前記少なくとも一つのキャパシタに充電された電圧に対応して前記第1電源から前記発光素子を経由して第2電源に供給される電流量を制御することを特徴とする画素。
  2. 前記画素回路は、
    前記データ線と接続されて第n(nは自然数)走査線に走査信号が供給される時ターンオンされる第1トランジスター及び第2トランジスターと、
    前記第1電源と前記第1トランジスターの第2電極の間に接続されて第n-1走査線に走査信号が供給される時ターンオンされる第3トランジスターと、
    前記第1トランジスターの第2電極と前記第1電源の間に接続される第1キャパシタ及び第2キャパシタと、
    前記第1キャパシタ及び第2キャパシタの共通端子に自分のゲート端子が接続され、第1電極が前記第1電源に接続される第4トランジスターと、
    前記第4トランジスターのゲート電極と第2電極の間に接続されて前記第n-1走査線に走査信号が供給される時、
    前記第4トランジスターをダイオード形態で接続させるための第5トランジスターを具備することを特徴とする請求項１に記載の画素。
  3. 前記第2トランジスターは、
    前記第4トランジスターの第2電極と前記データ線の間に接続されて前記電流がシンクされる時電流通路を提供することを特徴とする請求項２に記載の画素。
  4. 前記第4トランジスターの第2電極と前記発光素子の間に接続されて、前記第n-1走査線及び第n走査線に走査信号が供給される時ターンオフされ、それ以外の期間中ターンオンされる第6トランジスターをさらに具備することを特徴とする請求項２に記載の画素。
  5. 走査線に走査信号を順次供給するための走査駆動部と、
    各水平期間の第1期間の間データ線を経由して前記走査信号によって選択された画素に所定電圧である第1データ信号を供給し、第1期間以外の第2期間の間前記画素から所定電流である第2データ信号ほど電流をシンクするための少なくとも一つのデータ駆動回路を具備するデータ駆動部を具備し、
    前記画素それぞれは発光素子と、
    前記第1データ信号が供給される時、第1電源と前記第1データ信号の差に対応する所定の電圧を少なくとも一つのキャパシタに1次充電し、
    前記第2データ信号ほど電流がシンクされる時前記少なくとも一つのキャパシタを2次充電し、
    前記2次充電された少なくとも一つのキャパシタの電圧に対応する電流を前記発光素子に供給するための画素回路を具備することを特徴とする発光表示装置。
  6. 前記画素回路は、
    前記データ線と接続されて第n(nは自然数)走査線に走査信号が供給される時ターンオンされる第1トランジスター及び第2トランジスターと、
    前記第1電源と前記第1トランジスターの第2電極の間に接続されて第n-1走査線に走査信号が供給される時ターンオンされる第3トランジスターと、
    前記第1トランジスターの第2電極と前記第1電源の間に接続される第1キャパシタ及び第2キャパシタと、
    前記第1キャパシタ及び第2キャパシタの共通端子に自分のゲート端子が接続され、第1電極が前記第1電源に接続される第4トランジスターと、
    前記第4トランジスターのゲート電極と第2電極の間に接続されて前記第n-1走査線に走査信号が供給される時、前記第4トランジスターをダイオード形態で接続させるための第5トランジスターを具備することを特徴とする請求項５に記載の発光表示装置。
  7. 前記第2トランジスターは、
    前記第4トランジスターの第2電極と前記データ線の間に接続されて前記電流がシンクされる時、電流通路を提供することを特徴とする請求項６に記載の発光表示装置。
  8. 前記第4トランジスターの第2電極と前記発光素子の間に接続されて、前記第n-1走査線及び第n走査線に走査信号が供給される時ターンオフされ、それ以外の期間中ターンオンされる第6トランジスターをさらに具備することを特徴とする請求項６に記載の発光表示装置。
  9. 前記データ駆動回路は、
    外部から供給されるデータの階調値に対応して前記第1データ信号を生成するための電圧デジタルアナログ変換部と、
    前記データの階調値に対応して前記第2データ信号を生成するための電流デジタルアナログ変換部と、
    前記水平期間の第1期間の間前記電圧デジタルアナログ変換部と前記データ線を接続させ、前記第2期間の間前記電流デジタルアナログ変換部と前記データ線を接続させるための選択ブロックを具備することを特徴とする請求項５に記載の発光表示装置。
  10. 前記選択ブロックは、
    複数の選択部を具備して前記選択部それぞれは前記電圧デジタルアナログ変換部と前記データ線の間に接続されて前記第1期間の間ターンオンされ、第2期間の間ターンオフされる第1スイッチング素子と、
    前記電流デジタルアナログ変換部と前記データ線の間に接続されて前記第2期間の間ターンオンされ、第1期間の間ターンオフされる第2スイッチング素子を具備することを特徴とする請求項９に記載の発光表示装置。
  11. 前記電圧デジタルアナログ変換部と前記選択ブロックの間に接続されるバッファー部をさらに具備することを特徴とする請求項９に記載の発光表示装置。
  12. 順次サンプリング信号を生成するためのシフトレジスター部と、
    前記サンプリング信号に応答して前記データを格納し、格納されたデータを前記電圧デジタルアナログ変換部及び電流デジタルアナログ変換部に供給するためのラッチ部をさらに具備することを特徴とする請求項９に記載の発光表示装置。
  13. 前記ラッチ部は、
    前記サンプリング信号に応答して前記データを順次格納するためのサンプリングラッチ部と、
    前記サンプリングラッチ部に格納されたデータを格納すると同時に、格納されたデータを前記電圧デジタルアナログ変換部及び電流デジタルアナログ変換部に供給するためのホルディングラッチ部を具備することを特徴とする請求項１２に記載の発光表示装置。
  14. 前記ホルディングラッチ部に格納されたデータの電圧レベルを上昇させて前記電圧デジタルアナログ変換部及び電流デジタルアナログ変換部に供給するためのレベルシフター部をさらに具備することを特徴とする請求項１３に記載の発光表示装置。
  15. 前記第1スイッチング素子と異なる導電型のトランジスターに形成され、
    前記第1スイッチング素子の第1電極と第2電極の間に接続されて前記第1スイッチング素子と同時にターンオン及びターンオフされる第3スイッチング素子をさらに具備することを特徴とする請求項１０に記載の発光表示装置。
JP2005268798A 2005-03-19 2005-09-15 画素及びこれを利用した発光表示装置 Active JP4384103B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050022971A KR100707623B1 (ko) 2005-03-19 2005-03-19 화소 및 이를 이용한 발광 표시장치

Publications (2)

Publication Number Publication Date
JP2006268000A true JP2006268000A (ja) 2006-10-05
JP4384103B2 JP4384103B2 (ja) 2009-12-16

Family

ID=37002777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005268798A Active JP4384103B2 (ja) 2005-03-19 2005-09-15 画素及びこれを利用した発光表示装置

Country Status (4)

Country Link
US (1) US7843442B2 (ja)
JP (1) JP4384103B2 (ja)
KR (1) KR100707623B1 (ja)
CN (1) CN100555383C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009078166A1 (ja) * 2007-12-19 2009-06-25 Panasonic Corporation アクティブマトリクス型表示装置
JP2010217788A (ja) * 2009-03-18 2010-09-30 Casio Computer Co Ltd 電子機器及び電子機器の駆動方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812023B1 (ko) * 2006-08-23 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 모기판
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
KR100821055B1 (ko) * 2006-12-27 2008-04-08 삼성에스디아이 주식회사 유기전계발광 표시장치와 그의 구동방법
US8179343B2 (en) * 2007-06-29 2012-05-15 Canon Kabushiki Kaisha Display apparatus and driving method of display apparatus
KR100916914B1 (ko) 2008-04-25 2009-09-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR100986896B1 (ko) * 2008-12-05 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
CN101859543B (zh) * 2010-05-26 2012-06-27 四川虹视显示技术有限公司 一种改善amoled面板亮度均匀性的方法
TWI436335B (zh) * 2011-03-17 2014-05-01 Au Optronics Corp 具臨界電壓補償機制之有機發光顯示裝置及其驅動方法
KR101813192B1 (ko) * 2011-05-31 2017-12-29 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
TWI460704B (zh) * 2012-03-21 2014-11-11 Innocom Tech Shenzhen Co Ltd 顯示器及其驅動方法
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2015045831A (ja) * 2013-08-29 2015-03-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
JP6282823B2 (ja) * 2013-09-02 2018-02-21 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
KR102186960B1 (ko) * 2014-03-11 2020-12-04 삼성전자주식회사 디스플레이 구동 회로 및 디스플레이 장치
CN104778926B (zh) 2015-05-11 2016-03-30 京东方科技集团股份有限公司 一种驱动电路、显示基板及其驱动方法、显示装置
US9728271B2 (en) * 2015-10-30 2017-08-08 Sony Semiconductor Solutions Corporation Charge injection noise reduction in sample-and-hold circuit
US9715941B2 (en) * 2015-10-30 2017-07-25 Sony Semiconductor Solutions Corporation State machine controlled MOS linear resistor
US10102792B2 (en) * 2016-03-30 2018-10-16 Novatek Microelectronics Corp. Driving circuit of display panel and display apparatus using the same
KR102633409B1 (ko) * 2016-11-28 2024-02-07 엘지디스플레이 주식회사 전계발광 표시장치와 그의 전기적 특성 센싱방법
CN109509430B (zh) * 2017-09-15 2020-07-28 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
CN109360529A (zh) * 2018-11-30 2019-02-19 昆山国显光电有限公司 像素电路及显示装置
CN111402807B (zh) * 2020-04-29 2021-10-26 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板及其驱动方法
CN113990241B (zh) * 2021-11-02 2023-04-11 京东方科技集团股份有限公司 一种像素电路及其驱动方法、以及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4929431B2 (ja) * 2000-11-10 2012-05-09 Ｎｌｔテクノロジー株式会社 パネル表示装置のデータ線駆動回路
ATE317123T1 (de) 2001-04-20 2006-02-15 Fuji Photo Film Co Ltd Reaktiver träger zur bestimmung von dna fragmenten
US7136058B2 (en) * 2001-04-27 2006-11-14 Kabushiki Kaisha Toshiba Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method
JP4831895B2 (ja) * 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP4230744B2 (ja) 2001-09-29 2009-02-25 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP2003177709A (ja) 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
KR100490622B1 (ko) 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
TW578390B (en) * 2003-03-07 2004-03-01 Au Optronics Corp Current-steering/reproducing digital-to-analog current converter
TW589604B (en) * 2003-03-07 2004-06-01 Au Optronics Corp Integrated data driver structure used in a current-driving display device
JP2004318093A (ja) 2003-03-31 2004-11-11 Sanyo Electric Co Ltd 発光ディスプレイ及びその駆動方法及びエレクトロルミネッセンス表示回路及びエレクトロルミネッセンスディスプレイ
JP2005031534A (ja) * 2003-07-10 2005-02-03 Nec Electronics Corp 電流負荷素子駆動回路およびその駆動方法
JP4049085B2 (ja) 2003-11-11 2008-02-20 セイコーエプソン株式会社 画素回路の駆動方法、画素回路および電子機器
KR100580554B1 (ko) 2003-12-30 2006-05-16 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009078166A1 (ja) * 2007-12-19 2009-06-25 Panasonic Corporation アクティブマトリクス型表示装置
US8421717B2 (en) 2007-12-19 2013-04-16 Panasonic Corporation Active matrix type display apparatus
JP5575475B2 (ja) * 2007-12-19 2014-08-20 パナソニック株式会社 アクティブマトリクス型表示装置
JP2010217788A (ja) * 2009-03-18 2010-09-30 Casio Computer Co Ltd 電子機器及び電子機器の駆動方法

Also Published As

Publication number Publication date
US7843442B2 (en) 2010-11-30
KR20060101103A (ko) 2006-09-22
KR100707623B1 (ko) 2007-04-13
CN1835059A (zh) 2006-09-20
CN100555383C (zh) 2009-10-28
US20060232678A1 (en) 2006-10-19
JP4384103B2 (ja) 2009-12-16

Similar Documents

Publication Publication Date Title
JP4384103B2 (ja) 画素及びこれを利用した発光表示装置
JP4790526B2 (ja) データ駆動回路、これを利用した発光表示装置、及びその駆動方法
JP4611930B2 (ja) データ駆動回路、これを利用した有機発光表示装置、及びその駆動方法
KR100698700B1 (ko) 발광 표시장치
US9812065B2 (en) Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
JP4890917B2 (ja) データ駆動回路とこれを利用した有機発光表示装置
EP1675093B1 (en) Data driving circuit, organic light emitting diode (OLED) display using the data driving circuit, and method of driving the OLED display
EP1758084B1 (en) Data driving circuit and driving method of light emitting display using the same
JP4790486B2 (ja) データ駆動回路、これを利用した発光表示装置、及びその駆動方法
KR100604066B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100658265B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100821055B1 (ko) 유기전계발광 표시장치와 그의 구동방법
US8558766B2 (en) Organic light emitting display and method of driving the same
US8456386B2 (en) Data driver including shift register unit, sampling latch unit, holding latch unit, and digital-to-analog converter, and organic light emitting display using the same
KR20140095275A (ko) 유기전계발광 표시장치 및 그의 구동방법
JP4509004B2 (ja) バッファー及びこれを利用したデータ駆動回路と発光表示装置
US20080055304A1 (en) Organic light emitting display and driving method thereof
KR100645696B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100703430B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR20070015824A (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR100645695B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100707625B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR100658266B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4384103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250