JP2006261681A - ポリシリコン薄膜トランジスタ基板の製造方法及び液晶表示装置 - Google Patents
ポリシリコン薄膜トランジスタ基板の製造方法及び液晶表示装置 Download PDFInfo
- Publication number
- JP2006261681A JP2006261681A JP2006075342A JP2006075342A JP2006261681A JP 2006261681 A JP2006261681 A JP 2006261681A JP 2006075342 A JP2006075342 A JP 2006075342A JP 2006075342 A JP2006075342 A JP 2006075342A JP 2006261681 A JP2006261681 A JP 2006261681A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polysilicon
- thin film
- film transistor
- crystal grains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 158
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 101
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 101
- 239000010409 thin film Substances 0.000 title claims abstract description 57
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000013078 crystal Substances 0.000 claims abstract description 71
- 238000005498 polishing Methods 0.000 claims abstract description 61
- 238000004140 cleaning Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000126 substance Substances 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 33
- 239000002002 slurry Substances 0.000 claims description 17
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 5
- 239000012498 ultrapure water Substances 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 3
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003082 abrasive agent Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- E—FIXED CONSTRUCTIONS
- E21—EARTH OR ROCK DRILLING; MINING
- E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
- E21B17/00—Drilling rods or pipes; Flexible drill strings; Kellies; Drill collars; Sucker rods; Cables; Casings; Tubings
- E21B17/10—Wear protectors; Centralising devices, e.g. stabilisers
- E21B17/1035—Wear protectors; Centralising devices, e.g. stabilisers for plural rods, pipes or lines, e.g. for control lines
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02F—DREDGING; SOIL-SHIFTING
- E02F5/00—Dredgers or soil-shifting machines for special purposes
- E02F5/16—Machines for digging other holes in the soil
- E02F5/20—Machines for digging other holes in the soil for vertical holes
-
- E—FIXED CONSTRUCTIONS
- E21—EARTH OR ROCK DRILLING; MINING
- E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
- E21B17/00—Drilling rods or pipes; Flexible drill strings; Kellies; Drill collars; Sucker rods; Cables; Casings; Tubings
- E21B17/10—Wear protectors; Centralising devices, e.g. stabilisers
- E21B17/1085—Wear protectors; Blast joints; Hard facing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Mining & Mineral Resources (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Geology (AREA)
- Mechanical Engineering (AREA)
- General Life Sciences & Earth Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geochemistry & Mineralogy (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Environmental & Geological Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Fluid Mechanics (AREA)
- General Physics & Mathematics (AREA)
- Structural Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Thin Film Transistor (AREA)
- Civil Engineering (AREA)
- Liquid Crystal (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】結晶化されたポリシリコンの結晶粒が突出して荒れた表面を平坦化して半導体層の電気的特性を向上させることができるポリシリコン薄膜トランジスタ基板の製造方法及びそれによって製造された薄膜トランジスタ基板を含む液晶表示装置を提供する。
【解決手段】ポリシリコン結晶粒が形成された基板をローディングする段階と、ポリシリコン結晶粒の間の結晶粒界で突出している結晶粒を化学的機械的研磨によって除去して研磨された基板を形成する段階と、研磨された基板を洗浄して洗浄された基板を形成する段階と、洗浄された基板をアンローディングする段階とを有する。
【選択図】 図６
【解決手段】ポリシリコン結晶粒が形成された基板をローディングする段階と、ポリシリコン結晶粒の間の結晶粒界で突出している結晶粒を化学的機械的研磨によって除去して研磨された基板を形成する段階と、研磨された基板を洗浄して洗浄された基板を形成する段階と、洗浄された基板をアンローディングする段階とを有する。
【選択図】 図６
Description
本発明は、ポリシリコン薄膜トランジスタ基板の製造方法及びそれによって製造された薄膜トランジスタから成る液晶表示装置に係り、より詳しくは、結晶化されたポリシリコンの結晶粒が突出して荒れた表面を平坦化して半導体層の電気的特性を向上させることができるポリシリコン薄膜トランジスタ基板の製造方法及びそれによって製造された薄膜トランジスタから成る液晶表示装置に関するものである。
一般に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を構成する要素のうち活性層である半導体層は、その結晶状態によって周期的な格子構造を持たない水素化非晶質シリコンを使用するか、多結晶固体であるポリシリコンを使用する。
非晶質シリコンは、低い温度で蒸着して薄膜を形成することが可能であって、主に低い溶融点を有するガラスを基板として使用する液晶パネルのスイッチング素子に多く使用される。この時、水素化非晶質シリコンの半導体層をスイッチング素子として使用する場合に特に光に露出されれば光電変換によってフォトカレントが発生してスイッチング素子の動作に致命的なオフ状態で漏洩電流として作用するようになる。
また、半導体層が光に露出されないようにしても非晶質シリコン特有の非周期的格子特性であるダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）のような欠陥が多く発生し、電子の流れが円滑にすることができなくて素子の動作特性がよくない。
従って、非晶質シリコン薄膜は、液晶パネル駆動素子の電気的特性と信頼性とを低下させ、表示素子大面積化を難しくする。一般に、大面積、高精細及びパネル画像駆動回路、一体型ラップトップコンピュータ、壁掛けＴＶ用液晶表示装置の商用化は優秀な電気的特性（例えば、高い電界効果移動度（３０ｃｍ２／ＶＳ））と高周波動作特性及び低い漏洩電流の画素駆動素子が要求される。
これに反して、ポリシリコンを半導体層として使用する場合、表面に発生する欠陥が少なく、薄膜トランジスタの動作速度は、非晶質シリコンの半導体層に比べて約１００倍〜２００倍早い。
このようなポリシリコン層を半導体層として使用した薄膜トランジスタは非常に速い動作特性を示し、外部の高速駆動集積回路と連動して十分に動作できるので大面積の液晶表示装置のような実時間の画像情報を表示する装置に適するスイッチング素子になる。最近では非晶質シリコン層をポリシリコンに結晶化する方法として、レーザー熱処理などの方法によって非晶質シリコン薄膜が蒸着された基板にレーザーを加えてポリシリコンを成長する逐次的横方向結晶化（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ；ＳＬＳ）方法が提案された（例えば、特許文献１参照）。
逐次的横方向結晶化方法は、非晶質シリコンが蒸着された基板に瞬間的にレーザーエネルギーを供給して非晶質シリコンを溶融状態に作った後冷却によってポリシリコンを形成する方法である。
しかしながら、このような逐次的横方向結晶化方法によって非晶質シリコン層を結晶化する場合、非晶質シリコン層が溶融した後結晶化されながら脆弱なシリコン層の表面に結晶粒が突出して表面が荒れるようになる。
図１は、従来の結晶化方法によって結晶化されたポリシリコン層の表面を示す写真である。図１に示すように、結晶化されたポリシリコン層は、突出した結晶粒によって表面が荒れていることが分かる。このような現象が示される理由は非晶質シリコンが結晶化される前、溶融されたシリコンの密度が固状化されたシリコンより高いためである。
このような突出した結晶粒は、素子駆動時電流を局部的に集中させて素子の不良を招来する。そこで、結晶化されたポリシリコンの表面を超純水及びフッ酸で洗浄処理すると、突出した結晶粒が平坦化されると期待されたが、有効な改善にならなかった。
そこで、本発明は上記従来の結晶化方法における問題点に鑑みてなされたものであって、本発明の目的は、結晶化されたポリシリコンの結晶粒が突出して荒れた表面を平坦化して半導体層の電気的特性を向上させることができるポリシリコン薄膜トランジスタ基板の製造方法を提供し、また、該製造方法によって製造されたポリシリコン薄膜トランジスタ基板より成る液晶表示装置を提供することにある。
本発明の技術的課題は、以上で言及した技術的課題に制限されなく、言及されないさらに他の技術的課題は、以下の記載から当業者に明確に理解されることができるものである。
上記目的を達成するためになされた本発明によるポリシリコン薄膜トランジスタ基板の製造方法は、ポリシリコン結晶粒が形成された基板をローディングする段階と、前記ポリシリコン結晶粒の間の結晶粒界から突出している結晶粒を化学的機械的研磨によって除去して研磨された基板を形成する段階と、前記研磨された基板を洗浄して洗浄された基板を形成する段階と、前記洗浄された基板をアンローディングする段階とを有することを特徴とする。
上記目的を達成するためになされた本発明による液晶表示装置は、ポリシリコン結晶粒が形成された基板をローディングする段階と、前記ポリシリコン結晶粒の間の結晶粒界から突出している結晶粒を化学的機械的研磨によって除去して研磨された基板を形成する段階と、前記研磨された基板を洗浄して洗浄された基板を形成する段階と、前記洗浄された基板をアンローディングする段階とを有する方法によって製造されたポリシリコン薄膜トランジスタ基板より成ることを特徴とする。
また、上記目的を達成するためになされた本発明による液晶表示装置は、基板と、前記基板上に形成されるポリシリコン層よりパターニングされて前記基板上に形成される半導体層とを有し、前記ポリシリコン層は、突出しているポリシリコン結晶粒が除去されるように化学的機械的研磨によって平坦化されることを特徴とする。
本発明に係るポリシリコン薄膜トランジスタ基板の製造方法及びそれによって製造された薄膜トランジスタから成る液晶表示装置によれば、基板より突出した結晶粒を除去することによって、半導体層の素子特性を向上させることができるという効果がある。
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。
なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
次に、本発明に係る薄膜トランジスタ液晶表示装置の製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
図２は、本発明の一実施形態による液晶表示装置の構成概略図であり、図３は、図２に示した液晶表示装置の一つの画素についての等価回路図である。
図２に示すように、本発明の一実施形態によって製造された薄膜トランジスタ液晶表示装置は、液晶表示基板１００及び液晶表示基板１００に連結されたゲート駆動部１４０とデータ駆動部１８０と、ゲート駆動部１４０に連結された駆動電圧生成部１７０と、データ駆動部１８０に連結された階調電圧生成部１５０と、そしてこれらを制御する信号制御部１６０と、を含む。
液晶表示基板１００は、等価回路に見るとき、複数のゲートライン及びデータライン（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）によって限定される領域に複数の画素を含む。画素は、液晶表示基板１００上でマトリックス形状に配列されている。各画素は、ゲートライン及びデータライン（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）に連結された薄膜トランジスタ（Ｑ）とこれに連結された液晶キャパシタ（Ｃｐ）及びストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ；Ｃｓｔ）を含む。
複数のゲートライン（Ｇ１−Ｇｎ）は、行方向に伸びており、ゲート駆動部１４０からゲート信号が提供されてそれぞれに連結されている画素にゲート信号を伝達する。複数のデータライン（Ｄ１−Ｄｍ）は、列方向に伸びており、データ駆動部１８０からデータ信号が提供されてそれぞれに連結されている画素にデータ信号を伝達する。
薄膜トランジスタ（Ｑ）は、三端子として、例えばゲート電極のような制御端子は、ゲートライン（Ｇ１−Ｇｎ）に連結されており、ソース電極のような入力端子は、データライン（Ｄ１−Ｄｍ）に連結され、ドレーン電極のような出力端子は、液晶キャパシタ（Ｃｐ）及びストレージキャパシタ（Ｃｓｔ）の一つの端子に連結されている。
本実施形態の変形例で、ストレージキャパシタ（Ｃｓｔ）の他の端子は、真上のゲートライン（以下、以前ゲートライン（ｐｒｅｖｉｏｕｓ ｇａｔｅ ｌｉｎｅ）という。）に連結されていることができる。前者の連結方式を独立配線方式といい、後者の連結方式を以前ゲート方式という。
一方、液晶表示基板１００を構造的に見れば、図３でのように概略的に示すことができる。便宜上図３には一つの画素のみを示した。
図３に示すように液晶表示基板１００は、互いに対向する下部基板１１０と上部基板１２０及び両基板の間の液晶層１３０とを含む。下部基板１１０には、ゲートライン（Ｇｉ−１、Ｇｉ）及びデータライン（Ｄｊ）と薄膜トランジスタ（Ｑ）液晶キャパシタ（Ｃｐ）及びストレージキャパシタ（Ｃｓｔ）が備えられている。液晶キャパシタ（Ｃｐ）及びストレージキャパシタ（Ｃｓｔ）が備わっている。液晶キャパシタ（Ｃｐ）は、下部基板１１０の画素電極１１２と上部基板１２０の基準電極１２２とを両端子とし、両電極１１２、１２２の間の液晶層１３０は誘電体として機能する。
画素電極１１２は、薄膜トランジスタ（Ｑ）に連結され、基準電極１２２は、上部基板１２０の全面に又は実質的に全面に形成されており、共通電圧（Ｖｃｏｍ）が印加される。
ここで、液晶分子は、画素電極１１２と基準電極１２２が生成する電気場の変化に応じてその配列を変え、これにより例えばバックライトアセンブリから射出されて液晶層１３０を通過する光の偏光が変化する。このような偏光の変化は、上、下部基板１１０、１２０に付着された具体的な例として上、下部基板１１０、１２０の外側面に付着された偏光子（図示せず）によって光の透過率変化として現れる。
画素電極１１２は、また基準電圧が印加される別個の配線が下部基板１１０に備わって画素電極１１２と重畳されることによってストレージキャパシタ（Ｃｓｔ）を形成する。以前ゲート方式の場合、画素電極１１２は、絶縁体を媒介に以前ゲートライン（Ｇｉ−１）と重畳されることによって、以前ゲートライン（Ｇｉ−１）と共にストレージキャパシタ（Ｃｓｔ）の両端子を形成する。
図３でとは違って、基準電極１２２が下部基板１１０に備わる場合もあり、この時には両電極１１２、１２２が共に線形に形成される。
一方、色表示を実現するためには、各画素が色相を表示できるようにしなければならないが、これは画素電極１１２に対応する領域に赤色、緑色、又は青色のカラーフィルタ１２４を備えることによって可能である。しかしながら、前述した例とは違って、カラーフィルタとして異なる種類のカラーフィルタが備わってもよい。カラーフィルタ１２４は、図２でのように主に上部基板１２０の当該領域に形成されるが、下部基板１１０の画素電極１１２の上又は下に形成してもよい。
再び、図２を参照すれば、駆動電圧生成部１７０は、薄膜トランジスタ（Ｑ）をターンオンさせるゲートオン電圧（Ｖｏｎ）と薄膜トランジスタ（Ｑ）をターンオフさせるゲートオフ電圧（Ｖｏｆｆ）などを生成する。
階調電圧生成部１５０は、液晶表示装置の輝度と関連された複数の階調電圧を生成する。
ゲート駆動部１４０は、スキャン駆動部ともいい、液晶表示基板１００のゲートライン（Ｇ１−Ｇｎ）に連結されて駆動電圧生成部１７０からのゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組合せからなったゲート信号をゲートライン（Ｇ１−Ｇｎ）に印加する。
また、データ駆動部１８０は、ソース駆動部ともいい、液晶表示基板１００のデータライン（Ｄ１−Ｄｍ）に連結されて階調電圧生成部１５０からの階調電圧を選択してデータ信号としてデータライン（Ｄ１−Ｄｍ）に印加する。
信号制御部１６０は、ゲート駆動部１４０、データ駆動部１８０及び駆動電圧生成部１７０などの動作を制御する制御信号を生成して、各相当する制御信号をゲート駆動部１４０、データ駆動部１８０及び駆動電圧生成部１７０に供給する。
上述したような薄膜トランジスタ（Ｑ）が早い動作特性を示すためにポリシリコン層を半導体層として使用するようになるが、このようなポリシリコン薄膜トランジスタ基板の製造方法について説明する。
図４（ａ）及び（ｂ）は、本発明の一実施形態によってポリシリコン薄膜トランジスタ基板を製造するために基板をポリシリコン化する工程の各段階別構造物の断面図である。
図４（ａ）に示すように、後続工程で発生する不純物の拡散を防止するために、基板１１１の全面又は実質的全面に所定の厚さを有したバッファ層４０１を形成する。ここで、基板１１１は、例えば透明なガラス又はプラスチックのような絶縁物質からなることができ、下部基板１１０に支持層を形成できる。バッファ層４０１を有した基板の全面又は実質的全面に３００Å〜１０００Å程度の厚さを有する非晶質シリコン層４０２をプラズマ気相蒸着法又はＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法などを使用して薄膜の形態に蒸着し形成する。
次いで、図４（ｂ）に示すように、蒸着された非晶質シリコン層４０２をレーザー熱処理結晶化方法を使用して多数の結晶粒を有したポリシリコン層４０２’に結晶化する。
一般に、レーザー熱処理は、現在広く研究されているポリシリコン形成方法で、非晶質シリコンが蒸着された基板に瞬間的に（数十〜数百ナノ秒）レーザーエネルギーを供給して非晶質シリコンを溶融状態に作った後冷却によってポリシリコンを形成する方法である。
図５は、本発明の一実施形態によってポリシリコン薄膜トランジスタ基板を製造するためにエキシマレーザーアニーリングを使用して結晶化することを示す図面である。図５を参照すれば、非晶質シリコン層４０２が蒸着された基板１１１の全体を移動させながらエネルギービームを照射して非晶質シリコン層４０２を溶融する。
この際、使用されるエネルギービームとして、例えばパルス化された紫外線（ＵＶ ｂｅａｍ）であるエキシマレーザーが使用されるが、これは非晶質シリコンが溶融される温度が高いことにもかかわらずエキシマレーザーを使用すれば、数十ナノ秒の短時間に熱処理されるので非晶質シリコン層を支持する基板に損傷を与えない長所を有しているためである。
このようなエキシマレーザーを所定の反復率を有し、反復して基板１１１に形成された非晶質シリコン層４０２に走査方式で照射するが、このように非晶質シリコン層４０２にエキシマレーザーを走査しながら基板１１１の全面をスキャニングすれば非晶質シリコン層４０２の上端部から溶融される。
この時、エキシマレーザーのエネルギーを適切に調節して基板１１１の全面に蒸着された非晶質シリコン層４０２が殆ど溶融され、バッファ層４０１と非晶質シリコン層４０２の界面でのみ一部解けない部分、すなわち以後結晶化工程でシードになることができる部分が存在するようにする。
一方、非晶質シリコン層４０２を結晶化する過程でエキシマレーザーアニーリングによって非晶質シリコン層４０２を結晶化する場合、非晶質シリコン層４０２が溶融した後、結晶化されながら基板のバッファ層４０１と非晶質シリコン層４０２の界面に存在するシードが結晶核になって固化されながら多数の結晶粒が結晶粒界を形成するようになり、脆弱なシリコン層の表面に結晶粒が突出して表面が荒れるようになる。
従って、ポリシリコン層４０２’の表面に突出した結晶粒を除去するための工程を実施する。このような結晶粒除去工程は、結晶粒除去装置６００を用いて実行される。
図６は、本発明の一実施形態によってポリシリコン薄膜トランジスタを製造するためのポリシリコン基板の結晶粒除去装置の概念図である。図６を参照すれば、結晶粒除去装置６００は、ローディング部６０１と、結晶粒除去部６０２と、洗浄部６０３及びアンローディング部６０４とを含む。
ローディング部６０１は、図４（ｂ）に示されたポリシリコン層４０２’を備える基板１１１のようなポリシリコンで結晶化された基板がローディングされる部分である。ローディング部６０１は、結晶粒除去部６０２で化学的機械的研磨を実行するためにポリシリコン層上に設置される基板と共に結晶粒が形成されている面が下側に向くようにする反転手段（図示せず）と基板を固定して移送するためのヘッド７０５（図７参照）を含む。ヘッド７０５は、真空手段によって基板を固定できる。
結晶粒除去部６０２は、ポリシリコン基板の結晶粒を除去するための部分であって、例えば研磨テーブル７０１（図７参照）、研磨パッド７０２（図７参照）及びスラリー供給部７０３（図７参照）から構成された化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）装置を含む。化学的機械的研磨装置７００（図７参照）については詳細に後述する。
洗浄部６０３は、結晶粒が除去された基板表面に残っている結晶粒残滓又はスラリーを除去するための部分である。洗浄部６０３は、結晶粒除去部６０２とインラインに形成されていて、結晶粒が除去された基板について連続的に洗浄を実行するようになっている。
アンローディング部６０４は、洗浄された基板の結晶粒除去面がポリシリコン層の下に設けられる基板と共に上側に向くようにする反転手段によって基板が反転され、アンローディングされる部分である。
以下、結晶粒除去部６０２に含まれる化学的機械的研磨装置７００について詳細に説明する。
図７は、本発明の一実施形態によってポリシリコン薄膜トランジスタを製造するための化学的機械的研磨装置の概略図である。図７を参照すれば、化学的機械的研磨装置７００の研磨テーブル７０１は、研磨パッド７０２が装着される所で研磨パッド７０２を支持して回転させる役割を果たす。
研磨パッド７０２は、研磨テーブル７０１の上面に付着されて基板（図示せず）と直接接触して基板を研磨する部分である。特に、研磨パッド７０２は、基板のポリシリコンの表面と接触できる。研磨パッド７０２の表面には、スラリー供給部７０３から供給されたスラリーを受け入れるための多数の微孔が形成されている。
スラリー供給部７０３は、化学的機械的研磨工程に必要なスラリーを研磨テーブル７０１の上面に装着される研磨パッド７０２に供給してやる役割を果たす。このようなスラリー供給部７０３には、スラリーを研磨パッド７０２上に均等に噴射できるようにする噴射部（図示せず）を含むことができる。
上記以外にも、結晶粒除去部６０２は、パッドコンディショナー７０４をさらに含むことができる。研磨が進行するほど研磨パッド７０２の表面が艶めき、それにより基板と研磨パッド７０２の接触面積が広くなって研磨均一度と平坦度が悪くなるが、パッドコンディショナー７０４は、このような研磨パッド７０２の状態を改善する。パッドコンディショナー７０４は、研磨パッド７０２の古い部分を切って新しい表面を現すことによって研磨パッド７０２に形成された微孔が塞がることを防止し、研磨パッド７０２の寿命と性能とを維持させる役割を果たす。
上述したような結晶粒除去装置６００を用いてポリシリコン基板の結晶粒を除去する方法を説明する。図８は、本発明の一実施形態によってポリシリコン薄膜トランジスタを製造するために基板上に突出しているポリシリコン結晶粒を除去する方法を示すフローチャートである。
図６〜図８を参照すると、先ずポリシリコンで結晶化された基板をローディングする（ステップＳ１）。
ローディングされた基板は、反転手段によって結晶粒が形成されている面が下側に向くように１８０°反転され、ヘッドによって固定される。前述したように基板がローディングされる前に選択的に超純水による前洗浄が実施されてもよい。
続けて、結晶粒を化学的機械的研磨によって除去する（ステップＳ２）。
ヘッド７０５に固定された基板がローディング部６０１から結晶粒除去部６０２に移送された後、突出している結晶粒を除去するため化学的機械的研磨が実行される。
先ず、ヘッド７０５によって固定された基板が化学的機械的研磨装置７００の研磨テーブル７０１に設けられた研磨パッド７０２に置かれる。すなわち、結晶粒が突出している基板の表面が研磨パッド２１５に対向するように置かれる。研磨パッド７０２が回転することによって、ヘッド７０５は、基板を加圧回転させて基板の突出した結晶粒を研磨によって除去する。
この時、スラリー供給部７０３から研磨を助けるためのスラリーが基板と研磨パッド７０２との間に供給される。スラリーとは、機械的研磨のための微細粒子が均一に分散されており、研磨される基板との化学的反応のための酸又は塩基のような溶液を超純水に分散及び混合させた溶液をいう。
このようなスラリーには、機械的研磨のための微細粒子になった研磨材が含まれるが、研磨材は研磨速度を向上させると同時に表面スクラッチ発生率を非常に低くしなければならないという条件を満たさなければならない。このような研磨材としては、シリカ（ＳｉＯ２）又はセリア（ＣｅＯ２）、アルミナ（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ２）、酸化錫（ＳｎＯ２）、酸化マンガン（ＭｎＯ２）などの金属酸化物があり、例えば研磨材としてシリカ、セリア又はアルミナを使用できる。この時、研磨材の粒度範囲は、５０ｎｍ〜２００ｎｍにすることができる。
続けて、化学的機械的研磨処理された基板を洗浄する（ステップＳ３）。
ヘッド７０５に固定された化学的機械的研磨処理された基板が洗浄部６０３に移送されて洗浄が実行される。洗浄部６０３では、基板に残っている結晶粒の残滓とスラリーを洗浄するが、この時、洗浄の方法としては、ブラシを用いた洗浄、超音波洗浄、超純水洗浄、イソプロピルアルコール洗浄などがあるが、これらに限定されない。洗浄を実施することにおいて、上述したような洗浄方法のうち一部が実施されてもよく、全部が実施されてもよく、これらは特別に限定されない。
次いで、洗浄された基板をアンローディングする（ステップＳ４）。
ヘッド７０５に固定された状態の基板は、アンローディング部６０４に移送されて、結晶粒が除去された面が再び上側に向くように反転手段（図示せず）によって１８０°反転された後、アンローディングされる。
続けて、図示等をしていないが、ポリシリコン薄膜トランジスタ基板製造の後続工程について説明する。
上述したような方法によって製造されたポリシリコン層をパターニングして半導体層を形成し、半導体層を含んだ全面に第１の絶縁膜を形成する。
以後、第１の絶縁膜上に金属を蒸着した後、パターニングしてゲート電極を形成する。この時、ゲートラインも共にパターニングできる。引き続き、ゲート電極をマスクとして半導体層に不純物をイオン注入することによってソース／ドレイン領域を形成する。
チャネル領域はソース領域とドレイン領域の間の領域として定義される。
そして、ゲート電極を含んだ全面に第２の絶縁膜を形成し、第２の絶縁膜上に金属を蒸着した後、パターニングしてソース／ドレイン電極を形成する。この時、データラインも共にパターニングできる。本段階で、ソース／ドレイン領域とソース／ドレイン電極は、第１及び第２の絶縁膜を貫通して互いに連結される。
このようにして、ポリシリコンを半導体層とするポリシリコン薄膜トランジスタ基板が完成される。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明に係るポリシリコン薄膜トランジスタ基板の製造方法は、液晶表示装置、有機ＥＬ表示装置などのディスプレイ装置に使用される薄膜トランジスタ基板を製造することに適用されうる。
１００ 液晶表示基板
１１０ 下部基板
４０１ バッファ層
４０２ 非晶質シリコン層
４０２’ ポリシリコン層
６００ 結晶粒除去装置
６０１ ローディング部
６０２ 結晶粒除去部
６０３ 洗浄部
６０４ アンローディング部
７００ 化学的機械的研磨装置
７０１ 研磨テーブル
７０２ 研磨パッド
７０３ スラリー供給部
７０４ パッドコンディショナー
７０５ ヘッド
１１０ 下部基板
４０１ バッファ層
４０２ 非晶質シリコン層
４０２’ ポリシリコン層
６００ 結晶粒除去装置
６０１ ローディング部
６０２ 結晶粒除去部
６０３ 洗浄部
６０４ アンローディング部
７００ 化学的機械的研磨装置
７０１ 研磨テーブル
７０２ 研磨パッド
７０３ スラリー供給部
７０４ パッドコンディショナー
７０５ ヘッド
Claims (20)
- ポリシリコン結晶粒が形成された基板をローディングする段階と、
前記ポリシリコン結晶粒の間の結晶粒界から突出している結晶粒を化学的機械的研磨によって除去して研磨された基板を形成する段階と、
前記研磨された基板を洗浄して洗浄された基板を形成する段階と、
前記洗浄された基板をアンローディングする段階とを有することを特徴とするポリシリコン薄膜トランジスタ基板の製造方法。 - 前記ポリシリコン結晶粒を除去して研磨された基板を形成する段階は、前記基板を研磨パッドの表面に密着させた状態で前記研磨パッドを回転させる同時に前記基板と前記研磨パッドとの間にスラリーを供給する段階を含むことを特徴とする請求項１に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- パッドコンディショナーで前記研磨パッドの表面状態を向上させる段階をさらに有することを特徴とする請求項２に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- 前記基板が前記研磨パッドに接触している間、前記研磨パッドの回転とは独立的に前記基板を回転させる段階をさらに有することを特徴とする請求項２に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- 前記スラリーの研磨材は、アルミナ、シリカ、又はセリア（ＣｅＯ２）であることを特徴とする請求項２に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- 前記研磨材の粒度範囲は、５０ｎｍ〜２００ｎｍであることを特徴とする請求項５に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- 前記基板をローディングする段階前に前洗浄する段階をさらに有することを特徴とする請求項１に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- 前記研磨された基板を形成する段階と洗浄された基板を形成する段階は、連続的に実行されることを特徴とする請求項１に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- 前記洗浄された基板を形成する段階は、ブラシ洗浄、超音波洗浄、イソプロピルアルコール洗浄又は超純水洗浄の少なくともいずれか一つで実施されることを特徴とする請求項１に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- 前記基板をローディングする段階は、前記ポリシリコン結晶粒が下側に向くように前記基板を反転し、前記基板を化学的機械的研磨装置に移動させる段階を有することを特徴とする請求項１に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- 前記洗浄された基板をアンローディングする段階は、前記ポリシリコン結晶粒が上側に向くように前記基板を反転させる段階を有することを特徴とする請求項１０に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- 前記ポリシリコン結晶粒は、前記基板上にポリシリコン層で形成され、
前記洗浄された基板をアンローディングする段階後に、前記ポリシリコン層をパターニングして前記ポリシリコン薄膜トランジスタ基板の半導体層を形成する段階をさらに有することを特徴とする請求項１に記載のポリシリコン薄膜トランジスタ基板の製造方法。 - 前記基板をローディングする段階前に、前記基板にバッファ層及び該バッファ層上の非晶質シリコン層を提供し、前記非晶質シリコン層をレーザーアニーリングして前記ポリシリコン結晶粒を有するポリシリコン層を形成する段階をさらに有することを特徴とする請求項１に記載のポリシリコン薄膜トランジスタ基板の製造方法。
- ポリシリコン結晶粒が形成された基板をローディングする段階と、
前記ポリシリコン結晶粒の間の結晶粒界から突出している結晶粒を化学的機械的研磨によって除去して研磨された基板を形成する段階と、
前記研磨された基板を洗浄して洗浄された基板を形成する段階と、
前記洗浄された基板をアンローディングする段階とを有する方法によって製造されたポリシリコン薄膜トランジスタ基板より成ることを特徴とする液晶表示装置。 - 前記ポリシリコン結晶粒を除去して研磨された基板を形成する段階は、前記基板を研磨パッドの表面に密着させた状態で前記研磨パッドを回転させる同時に前記基板と前記研磨パッドとの間にスラリーを供給する段階を含むことを特徴とする請求項１４に記載の液晶表示装置。
- 前記ポリシリコン結晶粒は、前記基板上にポリシリコン層で形成され、
前記洗浄された基板をアンローディングする段階後に、前記ポリシリコン層をパターニングして前記ポリシリコン薄膜トランジスタ基板の半導体層を形成する段階をさらに有することを特徴とする請求項１４に記載の液晶表示装置。 - 前記液晶表示装置の作動中に前記半導体層で電流濃度の局所的集中が実質的に防止されることを特徴とする請求項１６に記載の液晶表示装置。
- 前記ポリシリコン結晶粒は、前記基板上にポリシリコン層で形成され、前記ポリシリコン層は、前記突出している結晶粒を除去する間に実質的に平坦化されることを特徴とする請求項１４に記載の液晶表示装置。
- 基板と、
前記基板上に形成されるポリシリコン層よりパターニングされて前記基板上に形成される半導体層とを有し、
前記ポリシリコン層は、突出しているポリシリコン結晶粒が除去されるように化学的機械的研磨によって平坦化されることを特徴とする液晶表示装置。 - 前記半導体層のソース領域及びドレイン領域を含む薄膜トランジスタをさらに含むことを特徴とする請求項１９に記載の液晶表示装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050022276A KR20060100602A (ko) | 2005-03-17 | 2005-03-17 | 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해제조된 폴리실리콘 박막 트랜지스터를 포함하는 액정 표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006261681A true JP2006261681A (ja) | 2006-09-28 |
| JP2006261681A5 JP2006261681A5 (ja) | 2009-04-30 |
Family
ID=37010903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006075342A Pending JP2006261681A (ja) | 2005-03-17 | 2006-03-17 | ポリシリコン薄膜トランジスタ基板の製造方法及び液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060211181A1 (ja) |
| JP (1) | JP2006261681A (ja) |
| KR (1) | KR20060100602A (ja) |
| TW (1) | TW200703658A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012077797A1 (ja) | 2010-12-10 | 2012-06-14 | 帝人株式会社 | 半導体積層体、半導体デバイス、及びそれらの製造方法 |
| WO2013147202A1 (ja) | 2012-03-30 | 2013-10-03 | 帝人株式会社 | 半導体積層体及びその製造方法、半導体デバイスの製造方法、半導体デバイス、ドーパント組成物、ドーパント注入層、並びにドープ層の形成方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102800574A (zh) * | 2011-05-26 | 2012-11-28 | 中国科学院微电子研究所 | 多晶硅栅极的制造方法 |
| KR102313563B1 (ko) * | 2014-12-22 | 2021-10-18 | 주식회사 케이씨텍 | 다양한 웨이퍼 연마 공정을 처리할 수 있는 웨이퍼 처리 시스템 |
| KR102333209B1 (ko) | 2015-04-28 | 2021-12-01 | 삼성디스플레이 주식회사 | 기판 연마 장치 |
| KR102509260B1 (ko) * | 2015-11-20 | 2023-03-14 | 삼성디스플레이 주식회사 | 실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법 |
| KR102559647B1 (ko) | 2016-08-12 | 2023-07-25 | 삼성디스플레이 주식회사 | 기판 연마 시스템 및 기판 연마 방법 |
| KR102647695B1 (ko) | 2016-08-12 | 2024-03-14 | 삼성디스플레이 주식회사 | 트랜지스터 표시판 및 그 제조 방법 |
| KR102322767B1 (ko) | 2017-03-10 | 2021-11-08 | 삼성디스플레이 주식회사 | 기판과 스테이지 간의 분리 기구가 개선된 기판 처리 장치 및 그것을 이용한 기판 처리 방법 |
| KR102420327B1 (ko) | 2017-06-13 | 2022-07-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 구비한 표시 장치 및 이의 제조 방법 |
| KR102426624B1 (ko) | 2017-11-23 | 2022-07-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| JP7106209B2 (ja) * | 2018-04-05 | 2022-07-26 | 株式会社ディスコ | ＳｉＣ基板の研磨方法 |
| KR20210116775A (ko) * | 2020-03-13 | 2021-09-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10200120A (ja) * | 1997-01-10 | 1998-07-31 | Sharp Corp | 半導体装置の製造方法 |
| JP2000040828A (ja) * | 1998-07-24 | 2000-02-08 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JP2000218512A (ja) * | 1999-01-28 | 2000-08-08 | Osaka Diamond Ind Co Ltd | Ｃｍｐ用パッドコンディショナーおよびその製造方法 |
| JP2000246650A (ja) * | 1999-02-25 | 2000-09-12 | Mitsubishi Materials Corp | 耐食性砥石 |
| JP2001345293A (ja) * | 2000-05-31 | 2001-12-14 | Ebara Corp | 化学機械研磨方法及び化学機械研磨装置 |
| JP2003109918A (ja) * | 2001-09-28 | 2003-04-11 | Internatl Business Mach Corp <Ibm> | 化学機械研磨（ｃｍｐ）を用いてボンディングのためにウェハを平滑化する装置およびその方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6431959B1 (en) * | 1999-12-20 | 2002-08-13 | Lam Research Corporation | System and method of defect optimization for chemical mechanical planarization of polysilicon |
| JP2002151410A (ja) * | 2000-08-22 | 2002-05-24 | Sony Corp | 結晶質半導体材料の製造方法および半導体装置の製造方法 |
| US6686978B2 (en) * | 2001-02-28 | 2004-02-03 | Sharp Laboratories Of America, Inc. | Method of forming an LCD with predominantly <100> polycrystalline silicon regions |
| KR100753568B1 (ko) * | 2003-06-30 | 2007-08-30 | 엘지.필립스 엘시디 주식회사 | 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법 |
| US7189649B2 (en) * | 2004-08-20 | 2007-03-13 | United Microelectronics Corp. | Method of forming a material film |
-
2005
- 2005-03-17 KR KR1020050022276A patent/KR20060100602A/ko not_active Application Discontinuation
-
2006
- 2006-03-16 TW TW095108970A patent/TW200703658A/zh unknown
- 2006-03-17 US US11/378,861 patent/US20060211181A1/en not_active Abandoned
- 2006-03-17 JP JP2006075342A patent/JP2006261681A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10200120A (ja) * | 1997-01-10 | 1998-07-31 | Sharp Corp | 半導体装置の製造方法 |
| JP2000040828A (ja) * | 1998-07-24 | 2000-02-08 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JP2000218512A (ja) * | 1999-01-28 | 2000-08-08 | Osaka Diamond Ind Co Ltd | Ｃｍｐ用パッドコンディショナーおよびその製造方法 |
| JP2000246650A (ja) * | 1999-02-25 | 2000-09-12 | Mitsubishi Materials Corp | 耐食性砥石 |
| JP2001345293A (ja) * | 2000-05-31 | 2001-12-14 | Ebara Corp | 化学機械研磨方法及び化学機械研磨装置 |
| JP2003109918A (ja) * | 2001-09-28 | 2003-04-11 | Internatl Business Mach Corp <Ibm> | 化学機械研磨（ｃｍｐ）を用いてボンディングのためにウェハを平滑化する装置およびその方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012077797A1 (ja) | 2010-12-10 | 2012-06-14 | 帝人株式会社 | 半導体積層体、半導体デバイス、及びそれらの製造方法 |
| EP2701182A2 (en) | 2010-12-10 | 2014-02-26 | Teijin Limited | Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device |
| EP3046136A1 (en) | 2010-12-10 | 2016-07-20 | Teijin Limited | Dispersion containing semiconductor particles |
| US9577050B2 (en) | 2010-12-10 | 2017-02-21 | Teijin Limited | Semiconductor laminate, semiconductor device, and production method thereof |
| WO2013147202A1 (ja) | 2012-03-30 | 2013-10-03 | 帝人株式会社 | 半導体積層体及びその製造方法、半導体デバイスの製造方法、半導体デバイス、ドーパント組成物、ドーパント注入層、並びにドープ層の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060211181A1 (en) | 2006-09-21 |
| KR20060100602A (ko) | 2006-09-21 |
| TW200703658A (en) | 2007-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006261681A (ja) | ポリシリコン薄膜トランジスタ基板の製造方法及び液晶表示装置 | |
| JP6840810B2 (ja) | 半導体装置 | |
| CN101378082B (zh) | 显示装置以及显示装置的制造方法 | |
| JP4601731B2 (ja) | 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法 | |
| JP4854866B2 (ja) | 半導体装置の作製方法 | |
| JP7438300B2 (ja) | 積層体 | |
| JP2008177553A (ja) | 半導体装置の作製方法 | |
| JP2001147446A (ja) | 液晶表示装置とその製造方法 | |
| JP2009134274A (ja) | 液晶表示装置の作製方法 | |
| JP2008042044A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 | |
| JP5042133B2 (ja) | 半導体装置の作製方法 | |
| JP2000305069A (ja) | 液晶表示用パネルの製造方法 | |
| JP4120700B2 (ja) | 半導体基板 | |
| JP2011187609A (ja) | 半導体装置の製造方法、電気光学装置、電子機器 | |
| JP2002237453A (ja) | 結晶質半導体膜の作製方法 | |
| KR20050000757A (ko) | 폴리실리콘 박막트랜지스터의 결정화 방법 및 그 결정화된폴리실리콘의 평탄화 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130611 |