JP2006252449A - 不揮発性メモリモジュールおよび不揮発性メモリシステム - Google Patents
不揮発性メモリモジュールおよび不揮発性メモリシステム Download PDFInfo
- Publication number
- JP2006252449A JP2006252449A JP2005071482A JP2005071482A JP2006252449A JP 2006252449 A JP2006252449 A JP 2006252449A JP 2005071482 A JP2005071482 A JP 2005071482A JP 2005071482 A JP2005071482 A JP 2005071482A JP 2006252449 A JP2006252449 A JP 2006252449A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- access
- memory
- unit
- memory module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
Abstract
【課題】不揮発性メモリに保持されているデータの機密性をより高めることができる不揮発性メモリモジュールを提供する。
【解決手段】モード名を記憶しているモードレジスタ7と、モード名と非公開の鍵穴モードIDとメモリアクセスの内容を対応させて記憶している非公開の第1モードテーブル4と、非公開の鍵モードIDを受信するメモリI/F部2と、第1モードテーブル4からモード名に対応する鍵穴モードIDを取得し鍵モードIDと鍵穴モードIDが一致するか否か判定するアクセス制御部8と、この判定によりモード名に対応するメモリアクセスを実行する不揮発性メモリ部9とを不揮発性メモリモジュール1は有する。
【選択図】図1
【解決手段】モード名を記憶しているモードレジスタ7と、モード名と非公開の鍵穴モードIDとメモリアクセスの内容を対応させて記憶している非公開の第1モードテーブル4と、非公開の鍵モードIDを受信するメモリI/F部2と、第1モードテーブル4からモード名に対応する鍵穴モードIDを取得し鍵モードIDと鍵穴モードIDが一致するか否か判定するアクセス制御部8と、この判定によりモード名に対応するメモリアクセスを実行する不揮発性メモリ部9とを不揮発性メモリモジュール1は有する。
【選択図】図1
Description
本発明は、不揮発性メモリを有し、不用意なメモリデータの参照および改竄がされることのない汎用的な保護機能を有する不揮発性メモリモジュールおよびこの不揮発性メモリモジュールを有する不揮発性メモリシステムに関する。
近年、情報化社会の急速な発展により大容量のデータを記憶できる大容量の不揮発性メモリを使用した機器が数多く出回るようになっている。不揮発性メモリは、電源供給が遮断された後もデータを保持する特長を持つため、不揮発性メモリ内に保持されている大容量のデータは、常時、再利用可能な状態になっている。したがって、不揮発性メモリに保持されているデータを機密にしたくとも、不正に読み出されたり、データを改竄されたりする可能性があると考えられる。そこで不揮発性メモリに保持されているデータの機密性を確保する方法が提案されている(例えば、特許文献1乃至3参照。)。
特開2002−215458号公報
特開2003−331241号公報
特開平11−232884号公報
本発明の目的は、不揮発性メモリに保持されているデータの機密性をより高めることができる不揮発性メモリモジュールを提供することにある。
また、本発明の目的は、不揮発性メモリに保持されているデータの機密性をより高めることができる不揮発性メモリシステムを提供することにある。
上記課題を解決するための本発明の第1の特徴は、モード名を記憶しているモードレジスタと、モード名と非公開の鍵穴モードIDとメモリアクセスの内容を対応させて記憶している非公開の第1モードテーブルと、非公開の鍵モードIDを受信するメモリI/F部と、第1モードテーブルからモード名に対応する鍵穴モードIDを取得し鍵モードIDと鍵穴モードIDが一致するか否か判定するアクセス制御部と、この判定によりモード名に対応するメモリアクセスを実行する不揮発性メモリ部とを有する不揮発性メモリモジュールにある。
また、本発明の第2の特徴は、本発明の第1の特徴の不揮発性メモリモジュールと、モード名と鍵穴モードIDとメモリアクセスの内容を対応させて記憶している非公開の第2モードテーブルを有し第2のモードテーブルに記憶された鍵穴モードIDに一致する鍵モードIDを不揮発性メモリモジュールへ送信するアクセスシステムとを有する不揮発性メモリシステムにある。
以上説明したように、本発明によれば、不揮発性メモリに保持されているデータの機密性をより高めることができる不揮発性メモリモジュールを提供できる。
また、本発明によれば、不揮発性メモリに保持されているデータの機密性をより高めることができる不揮発性メモリシステムを提供できる。
次に、図面を参照して、本発明の実施の形態について説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。
(不揮発性メモリの機密性に関する検討)
不揮発性メモリは、データを明示的に消去しない限り、データは保持される。保持されたデータは、機密にしたくとも、不正に読み出されたり、データを改竄されたりする可能性がある。
不揮発性メモリは、データを明示的に消去しない限り、データは保持される。保持されたデータは、機密にしたくとも、不正に読み出されたり、データを改竄されたりする可能性がある。
不揮発性メモリを有する不揮発性メモリシステムに対してパスワード認証を設けるなどして不揮発性メモリへのアクセスを制限することが考えられるが、不揮発性メモリシステムに内蔵され不揮発性メモリを有する不揮発性メモリモジュールが、不揮発性メモリシステムから取り出されて不揮発性メモリモジュールに直接アクセスされることも考えられるため、機密性が保証されない。そこで、機密性を高めるためにメモリアクセス時に不揮発性メモリモジュール固有のパスワードを用いて認証を行うロジックを不揮発性メモリモジュールに組み込む方法が考えられるが、以下に示す問題により必ずしも高い機密性があるとはいえない。
第1の問題は、パスワードが固有であるので、パスワードの照合を何度も試行することによってパスワードが解析される危険性があることである。
第2の問題は、不揮発性メモリモジュールに固有のパスワードを組み込んでいる場合、パスワードが漏洩された場合には、以後の不正アクセスを抑制できないことである。
また、第3の問題として、いったんパスワードの認証が終われば、不揮発性メモリの全メモリ領域へのアクセスを許容するという単純な方法にした場合には、パスワード認証前にアクセス可能な領域を設けゲストユーザのメモリ利用を可能にするという利便性が制限されることである。
そこで以下の実施例1と2では、以下の4つの具体的な課題を解決している。
(1)電源供給が遮断された後の、不揮発性メモリの中の機密データが格納されているメモリ領域のアクセス制限を施す。
(2)不正アクセスのための解析を行えないようにする。
(3)アクセスの為の認証手続きを絶えず変更できるようにする。
(4)アクセス制限の対象データおよび制限レベルを任意に指定できるようにする。
図1に示すように、実施例1に係る不揮発性メモリモジュール1は、メモリインターフェース(I/F)部2、モード制御部3、非公開のモードテーブル4、レジスタ部5、アクセス制御部8と不揮発性メモリ部9を有している。さらに、レジスタ部5は、ステータスレジスタ6とモードレジスタ7を有している。
メモリI/F部2は、不揮発性メモリ部ヘのアクセスの窓ロとなる。メモリI/F部2は、メモリアクセスに関してはメモリ部9のメモリアクセス手段を包含する。
モードテーブル4は、その存在が非公開にされ、アクセス制限のための各種モード情報が格納される。
モードレジスタ7は、不揮発性メモリモジュール1の現時点でアクセス可能なアクセスモードの識別子であるモード名やモードID等を格納する。
モード制御部3は、モードテーブル4とモードレジスタ7の編集を行う。
アクセス制御部8は、メモリI/F部2からのメモリアクセスの要求に対して現在のモード情報をモードレジスタ7とモードテーブル4より参照してアクセス制御を行う。
ステータスレジスタ6は、メモリモジュール1のステータス情報を格納する。
不揮発性メモリ部9は、不揮発性メモリ本体である。不揮発性メモリとしては、DRAMと同様なメモリアクセスが可能な不揮発性メモリを想定することができる。さらに、具体的には、強誘電体メモリ、例えばFeRAMなどが考えられる。以下では、各機能ブロックの詳細を説明する。
(メモリI/F部2)
メモリI/F部2は、メモリモジュール1の外部からのアクセス、具体的には、通常メモリアクセスD1、情報参照アクセスD2、特殊アクセスD3があったときに、ステータスレジスタ6よりステータス情報を参照し、アクセスの可否を判断してから他の機能ブロック、モード制御部3やアクセス制御部8ヘ、モード変更通知やメモリアクセス通知を行う。
メモリI/F部2は、メモリモジュール1の外部からのアクセス、具体的には、通常メモリアクセスD1、情報参照アクセスD2、特殊アクセスD3があったときに、ステータスレジスタ6よりステータス情報を参照し、アクセスの可否を判断してから他の機能ブロック、モード制御部3やアクセス制御部8ヘ、モード変更通知やメモリアクセス通知を行う。
ここで、通常メモリアクセスD1とは、メモリ部9のアドレスを指定した読み出しおよび書き込みを指す。情報参照アクセスD2とは、ステータスレジスタ6に記憶されたメモリモジュール1のステータスの参照と、モードレジスタ7に記憶されたアクセスモード名の参照を指す。そして、特殊アクセスとは、アクセスの制限・制御を行うためのアクセスモード登録やモードテーブルの初期化などの通常行わないアクセスを指す。
メモリI/F部2は一般的なSRAMと同様のメモリアクセスを受け付けることが可能な信号線を有すればよいが、本発明においてはこれに限るわけではなく、通常のメモリアクセスを実現する既存の信号群によって構成することも可能である。
メモリI/F部2からメモリ部9へのアクセスはアクセス制御部8を介して行われるため、アクセス制御部8によるメモリアクセスのための許可が得られない場合には、アクセス制御部8からメモリI/F部2へメモリアクセスがNGである旨が通知される。この通知方法には、専用の信号線を用意したりステータスを格納したステータスレジスタ6を参照可能にしたりするなど様々な実装方法に伴い様々な通知方法があるが、その通知方法は限定しない。なお、メモリアクセスがNGである要因はメモリアクセス許可がない他に、メモリ部9内でのアクセスエラーなどがあり、これらを識別するためにも、メモリアクセスのための許可が得られない場合には、アクセス制御部8からメモリI/F部2へメモリアクセスがNGである旨が通知される。そして、メモリアクセスがNGの通知があった場合は、ステータスレジスタ6のステータスを参照することによってメモリアクセスがNGであることの原因を確認することができる。
メモリI/F部2は、通常のメモリアクセスD1に対応する通常のメモリアクセス手段の他に、特殊アクセスD3に対応するモード情報の編集受付手段と、モード切り替え受付手段を有する。
モード情報の編集受付手段は、メモリモジュール1が通常のメモリアクセスで用いられる動作環境とは異なる動作環境、例えば、通常のメモリアクセスで用いられる電源電圧より高い電源電圧のもとで動作されたり、あるいは、特殊アクセスD3がプロセッサ等によって特殊な動作シーケンスでアクセスされたりすることにより、特殊アクセスD3を受け付けるものとする。モード情報の編集受付手段は、メモリモジュール1毎に固有の仕様を持ってもよい。例えば、ある信号線に通常のメモリアクセスのときより高い電圧を与え、さらに、あるアドレスに対して特殊のコマンドとモードテーブル4に格納し登録するアクセスモードのモード情報の各種属性情報を連続して与えるといった動作シーケンスなどからなる仕様を持っていても良い。実施例1では他人に解読されにくい仕様であれば、どんな仕様であってもかまわない。
このように、このモード情報の編集受付手段を非公開にし、通常のメモリアクセス時の動作環境で実行されないようにすることで、不正なメモリアクセスに対する機密性を確保できる。
モード切り替えの受付手段については、公開される特殊な動作シーケンスで、モード切り替えの受付手段がアクセスされることにより、モード切り替えの受付手段がモード制御部3にモード変更通知を通知し、モード制御部3がモードテーブル4に格納・登録されている中のアクセスモードへ、モードレジスタ7に記憶された現在のアクセスモードを切り換える。モード切り替えの受付手段への特殊アクセスD3のアクセス方法も、特殊な動作シーケンスでメモリモジュール1毎に固有の仕様を持つ。例えば、モード切り替え用の信号線を用意し、これをアサートしている間にあるアドレスに対して、切り換えるモードIDを与えるといった動作シーケンスなどの仕様が考えられる。実施例1ではその仕様の詳細についての説明は省略する。もちろん、メモリI/F部2は、特殊動作シーケンスを受け付けるための信号線などの手段を持つことは言うまでもない。
なお、モード情報の編集を行うために特殊な動作シーケンスを有する特殊アクセスD3が、メモリI/F部2に受信されるが、受信された特殊アクセスD3が誤った動作シーケンスである場合、特殊アクセスD3の許容範囲外である場合や、モード切り替え時にモードテーブルに登録されていないモードIDのアクセスモードへの切り替え要求があった場合には、モード制御部8を通じて、メモリモジュール1がリセットされるまで今後一切のメモリモジュール1へのアクセスを拒否するステータス状態にステータスレジスタ6を移行したり、メモリI/F部2がダミーの応答を返したりすることも可能である。
ここで、ダミーの応答を返すということは、正常に動作が完了したのか、不正動作を検出してエラーとなったのかの判別を困難にすることを目的とする。たとえば、モードテーブルに格納されていないモードIDを使用してモード切り替えを行い(この時点で不正動作を検出)、その後ある領域のデータを読み出した場合にはダミーデータ、たとえば、すべて1のデータ等のあたかも正常な応答データであるかのようなダミーデータを、メモリI/F部2がメモリモジュール1の外部に送信することなどが考えられる。
(モードレジスタ7)
現在のアクセスモードのモード情報を格納するレジスタ。実施例1では単純にモード名あるいはモードIDのみ格納するレジスタとして説明を行う。なお、その他のモード情報であるモード属性を付加情報として同時に格納したり、モードIDを使用せずにモードテーブル4のテーブル行番号など様々な方法をとったりすることが可能であることは言うまでもない。つまり、モードレジスタ7にはアクセスモードを一意に識別できる情報を格納してさえいれば良い。また、特殊モードとしてモードテーブル4の編集の状態を示す情報も格納することもできる。
現在のアクセスモードのモード情報を格納するレジスタ。実施例1では単純にモード名あるいはモードIDのみ格納するレジスタとして説明を行う。なお、その他のモード情報であるモード属性を付加情報として同時に格納したり、モードIDを使用せずにモードテーブル4のテーブル行番号など様々な方法をとったりすることが可能であることは言うまでもない。つまり、モードレジスタ7にはアクセスモードを一意に識別できる情報を格納してさえいれば良い。また、特殊モードとしてモードテーブル4の編集の状態を示す情報も格納することもできる。
(モードテーブル4)
図2に示すように、モードテーブルには、カラム項目として、モード名、モードID、アクセス属性、ベースオフセットアドレス、サイズ、電源ON時データ保持、リセット時データ保持を持つ。なお、以下で示すカラム項目の組み合わせでなくとも同様のメモリアクセスの内容であるモード属性を指定できるあらゆる構成のテーブルも本発明の範囲内に含有されるものであることは言うまでもない。なお、モードテーブル4はモード制御部3によってのみ編集され、アクセス制御部8によってのみ参照される。メモリI/F部2を通じてモードテーブル4が参照されることはない。このことにより、モードテーブル4を非公開にすることができる。モード名、モードID、アクセス属性、ベースオフセットアドレス、サイズ、電源ON時データ保持、リセット時データ保持によってアクセスモード毎のモード情報が構成される。モードテーブル4を非公開にすることにより、モード情報も非公開にすることができる。
図2に示すように、モードテーブルには、カラム項目として、モード名、モードID、アクセス属性、ベースオフセットアドレス、サイズ、電源ON時データ保持、リセット時データ保持を持つ。なお、以下で示すカラム項目の組み合わせでなくとも同様のメモリアクセスの内容であるモード属性を指定できるあらゆる構成のテーブルも本発明の範囲内に含有されるものであることは言うまでもない。なお、モードテーブル4はモード制御部3によってのみ編集され、アクセス制御部8によってのみ参照される。メモリI/F部2を通じてモードテーブル4が参照されることはない。このことにより、モードテーブル4を非公開にすることができる。モード名、モードID、アクセス属性、ベースオフセットアドレス、サイズ、電源ON時データ保持、リセット時データ保持によってアクセスモード毎のモード情報が構成される。モードテーブル4を非公開にすることにより、モード情報も非公開にすることができる。
モード名は、アクセスモード毎の識別子である。モードテーブル4は、モード名から、そのモード名のアクセスモードに対応するモード情報を抽出し出力することができる。なお、モード名の識別子としての機能をモードIDに持たせることにより、モード名をモードテーブルから省くことができる。
モードIDは、メモリI/F部2のモード切り替え受け付け手段に送信する情報であり、このモードIDはモード切り替え先のアクセスモードのIDとモード切り替え受け付けのパスワードを兼用することになる。なお、モードIDのモードテーブル4への登録制限については、同一のモードIDの登録を許可してモードテーブル4参照時に最初にヒットしたモードIDのモード情報を優先するか、同一モードIDの登録自体を許可しないなど、いくつかの登録方法および取り扱い方法がある。すなわち、モードテーブル4に登録済みのあるモードIDの指定に対して、モードテーブル4が一組のモード情報のセットまたは指定された個々の情報が選択されることが保証できる方法であればどのような方法でも許容されることは言うまでもない。
アクセス属性では、読み出しのみ(R)、書き込みのみ(W)、読み出しと書き込みの両方(R/W)のように、メモリ部9が持つアクセス方法およびアクセス方法の組み合わせを指定する。
ベースオフセットアドレスでは、アクセス制御の対象となるメモリ部9内のメモリ領域のベースアドレスを指定する。実施例1ではメモリ先頭からのオフセットアドレスとしている。
サイズでは、アクセス制御の対象となるメモリ部9内のメモリ領域の大きさを指定する。
電源ON時(テーブル初期化時)データ保持では、アクセスモード毎に対応するデータをメモリモジュール1の電源ONの時にデータ保持するか否かの識別子を指定する。モードテーブル4は、メモリモジュール1の電源ON時に基本的にモード情報を破棄し消去するので、図2に示すように、識別子×が指定されている。このように、モード情報を消去しモードテーブル4を初期化することで、メモリ部9へのアクセス方法を機密にすることができる。例外として、図2のモードテーブルの最初の行に記述されているすべての通常メモリアクセスを拒否するデフォルトモードと、この電源ON時データ保持のカラム項目に電源ON時にデータ保持するように指定され識別子○が付されたアクセスモードはモード情報を破棄しない。
テーブルリセット時データ保持では、テーブルリセット要求がモード制御部3よりあったときにデータを保持するアクセスモードであるか否かの識別子を指定する。なお、テーブルリセット時データ保持の情報は編集し変更することはできない。デフォルトモードでは、テーブルリセット時データ保持の識別子として、必ずデータ保持を行う識別子○が指定され、その他の登録されるアクセスモードでは必ずデータ保持しない識別子×が設定されることになる。
したがって、モードテーブル4を実現する記憶装置は以下のように構成することができる。まず、電源ON時データ保持でデータ保持ありの識別子○であり、リセット時データ保持でデータ保持ありの識別子○であるケース1のデフォルトモードの場合は、デフォルトモードのモード情報は不揮発性記憶装置に記憶する。不揮発性記憶装置の具体例としては、EEPROMまたはバッテリバックアップ付きのSRAM等が適当である。次に、電源ON時データ保持でデータ保持ありの識別子○であり、リセット時データ保持でデータ保持なしの識別子×であるケース2のアクセスモードの場合は、アクセスモードのモード情報は不揮発性記憶装置に記憶する。なお、この不揮発性記憶装置は、リセット時に明示的なモード情報の消去処理機能を有する。ケース3の電源ON時データ保持でデータ保持なしの識別子×であり、リセット時データ保持でデータ保持ありの識別子○であるアクセスモードの場合は、アクセスモードのモード情報は揮発性記憶装置に記憶する。なお、揮発性記憶装置の具体例としては、SRAM等の電源ON時データ保持するデバイスが適当である。最後のケース4の電源ON時データ保持でデータ保持なしの識別子×であり、リセット時データ保持でデータ保持なしの識別子×であるアクセスモードの場合は、アクセスモードのモード情報は揮発性記憶装置例えばSRAMに記憶する。なお、この揮発性記憶装置は、リセット時に明示的なモード情報の消去処理機能を有する。なお、ケース1乃至4の組み合わせに限定することはなく特許請求の範囲に記載された発明の範囲内で、他の特徴を持つメモリデバイスヘ変更可能である。さらには単一のメモリデバイスでモードテーブル4だけでなく、メモリ部9、モードレジスタ7、ステータスレジスタ6を実現することも可能である。そしてそれらも本発明の範囲内に含有されるものであることは言うまでもない。
(モード制御部3)
モード制御部3は、メモリI/F部2からの指示に従ってモードレジスタ7とモードテーブル4の編集を行う。なお、モード制御部3の処理の開始から終了を確認できるようにするため、処理の間はステータスレジスタ6に「モード制御BUSY」をセットする。
モード制御部3は、メモリI/F部2からの指示に従ってモードレジスタ7とモードテーブル4の編集を行う。なお、モード制御部3の処理の開始から終了を確認できるようにするため、処理の間はステータスレジスタ6に「モード制御BUSY」をセットする。
モードレジスタ7を編集するタイミングは、メモリI/F部2から通知される。モードレジスタ7を編集するための通知は、(1)初期化通知、(2)特殊アクセス通知、(3)モード切り替え通知の3つある。なお、(1)初期化通知と(2)特殊アクセス通知においては、編集処理終了後に認証待ちモードとなるようにモードレジスタ7を設定する。認証待ちモードとは、モードテーブル4のデフォルトモードに設定されているメモリアクセス不可のアクセス属性をもつモードのことである。(1)初期化通知、(2)特殊アクセス通知、(3)モード切り替え通知の3つ通知をともなうメモリモジュール1の動作を説明する。
(1)初期化通知は、図4に示すように、メモリモジュール1の電源ON時の動作にともなっている。まず、ステップS1で、メモリモジュール1を有するシステムや人間によりメモリモジュール1の電源がONされると、メモリI/F部2が電源ON信号を受信する。
ステップS2で、メモリI/F部2が、モード制御部3に初期化通知を送信する。
ステップS3で、モード制御部3が、ステータスレジスタ6のステータスをモード制御BUSYに移行させる。
ステップS4で、モード制御部3が、モードテーブル4を初期化する。例えば、図2のモードテーブル4においては、電源ON時データ保持の識別子が×であるモード名C乃至Eのモード情報を消去する。
ステップS5で、モード制御部3が、モードレジスタ7を認証待ちモードのデフォルトモードに切り換える。具体的には、モードレジスタ7に図2のモード名AあるいはモードID0000を記憶させる。
ステップS6で、モード制御部3が、ステータスレジスタ6のステータスをモード制御READYに移行させる。以上で、メモリモジュール1の電源ON時の動作が終了する。
(2)特殊アクセス通知は、図5と図6に示すように、メモリモジュール1のモードテーブル4の設定時の動作にともなっている。まず、ステップS11で、メモリモジュール1を有するシステムや人間によりプロセッサを介してモード登録されると、メモリI/F部2が、アクセスモード登録のための非公開の特殊シーケンス信号をプロセッサから受信する。
ステップS12で、メモリI/F部2が、ステータスレジスタ6のステータスを参照し、ステータスがREADY状態か、BUSY状態やアクセス拒否状態か判定する。READY状態の場合はステップS13に進み、BUSY状態やアクセス拒否状態の場合はプロセッサからのモード登録の要求はキャンセルされ、メモリモジュール1のモードテーブル4の設定時の動作は終了する。
ステップS13で、メモリI/F部2が、プロセッサからのアクセスモード登録のための特殊シーケンス信号が、正しいアクセスシーケンスか否か判定する。アクセスシーケンスが正しければ、メモリI/F部2が、モード制御部3へ特殊アクセス通知を送信し、ステップS14に進む。アクセスシーケンスが正しくなければ、ステップS21に進む。
ステップS14で、モード制御部3が、ステータスレジスタ6のステータスをモード制御BUSYに移行させる。
ステップS15で、モード制御部3が、モードレジスタ7のモードをモードテーブル切り替えモードに設定する。
ステップS16で、メモリI/F部2が、登録するモード情報をプロセッサから非公開の特殊シーケンス信号により入力する。
ステップS17で、メモリI/F部2が、プロセッサから受信した特殊シーケンス信号が正しいアクセスシーケンスか否か判定する。正しいアクセスシーケンスであれば、メモリI/F部2が、モード制御部3へ特殊アクセス通知を送信し、ステップS18に進む。正しくなければ、ステップS21に進む。
ステップS21で、モード制御部3が、ステータスレジスタ6に、今後全てのメモリモジュール1の外部からメモリI/F部2へのアクセスを拒否するアクセス拒否状態のフラグをセットする。そして、メモリモジュール1のモードテーブル4の設定時の動作を終了させる。
ステップS18で、モード制御部3が、モードテーブル4に登録を許容したモード情報を記憶させる。
ステップS19で、モード制御部3が、モードレジスタ7を認証待ちモードに切り換える。
ステップS20で、モード制御部3が、ステータスレジスタ6のステータスをモード制御READYに移行させる。以上で、メモリモジュール1のモードテーブル4の設定時の動作が終了する。
(3)モード切り替え通知は、図7と図8に示すように、メモリモジュール1のモード切り替え時の動作にともなっている。まず、ステップS31で、メモリモジュール1を有するシステムや人間によりプロセッサを介してモード切り換えされる。メモリI/F部2が、モード切り替えのための非公開の特殊シーケンス信号により切り換える先のアクセスモードのモードIDを入力する。
ステップS32で、メモリI/F部2が、モード制御部3へモードIDとモード切り替え通知を送信する。
ステップS33で、メモリI/F部2が、ステータスレジスタ6のステータスを参照し、ステータスがREADY状態か、BUSY状態やアクセス拒否状態か判定する。READY状態の場合はステップS34に進み、BUSY状態やアクセス拒否状態の場合はプロセッサからのモード切り替え要求はキャンセルされ、メモリモジュール1のモード切り替え時の動作は終了する。
ステップS34で、モード制御部3が、ステータスレジスタ6のステータスをモード制御BUSYに移行させる。
ステップS35で、モード制御部3が、切り換える先の指定されたモードIDがモードテーブル4に登録されているか判定する。登録されていればステップS36に進み、登録されていなければ、ステップS38に進む。
ステップS38で、モード制御部3が、ステータスレジスタ6に、今後全てのメモリモジュール1の外部からメモリI/F部2へのアクセスを拒否するアクセス拒否状態のフラグをセットする。そして、メモリモジュール1のモード切り替え時の動作を終了させる。
ステップS36で、モード制御部3が、モードレジスタ7に指定されたモードIDあるいは、指定されたモードIDに対応するアクセスモードを識別可能なモード名等のモード情報を設定する。
ステップS37で、モード制御部3が、ステータスレジスタ6のステータスをモード制御READYに移行させる。以上で、メモリモジュール1のモード切り替え時の動作が終了する。
(アクセス制御部8)
図9と図10に示すように、アクセス制御部8が関わるメモリモジュール1のメモリアクセス時の動作を説明する。
図9と図10に示すように、アクセス制御部8が関わるメモリモジュール1のメモリアクセス時の動作を説明する。
まず、メモリアクセス時の動作に先立って、モードレジスタ7に記憶されている現在のアクセスモードを参照することができる。ステップS41で、メモリI/F部2が、メモリモジュール1を有するシステムや人間によりプロセッサを介してモード確認され、プロセッサからメモリI/F部2に情報参照アクセスD2が送信される。ステップS42で、メモリI/F部2が、モードレジスタ7に記憶されている現在のアクセスモードを参照し、プロセッサに参照したアクセスモードを送信する。
また、メモリアクセス時の動作に先立って、ステータスレジスタ6に記憶されている現在のステータスを参照することができる。ステップS51で、メモリI/F部2が、メモリモジュール1を有するシステムや人間によりプロセッサを介してステータス確認され、プロセッサからメモリI/F部2に情報参照アクセスD2が送信される。ステップS52で、メモリI/F部2が、ステータスレジスタ6に記憶されている現在のステータスを参照し、プロセッサに参照したステータスを送信する。
メモリアクセス時においては、まず、ステップS61で、メモリI/F部2が、メモリモジュール1を有するシステムや人間によりプロセッサを介してメモリアクセスされる。メモリI/F部2が、メモリアクセスのための非公開のモードID、アクセス属性、ベースアドレスを入力する。
ステップS62で、メモリI/F部2が、アクセス制御部8にメモリアクセス通知を送信する。
ステップS63で、メモリI/F部2が、メモリアクセスのアクセス属性が読み出しか否か判定する。読み出しであればステップS65に進み、読み出しでなければステップS64に進む。
ステップS64で、メモリI/F部2が、書き込むデータを入力可能なようにプロセッサに対して指定する。
ステップS65で、メモリI/F部2が、ステータスレジスタ6のステータスを参照し、ステータスがREADY状態か、BUSY状態やアクセス拒否状態か判定する。READY状態の場合はステップS66に進み、BUSY状態やアクセス拒否状態の場合はプロセッサからのメモリアクセスの要求はキャンセルされ、メモリモジュール1のメモリアクセス時の動作は終了する。
ステップS66で、アクセス制御部8の処理の開始から終了を確認できるようにするため、アクセス制御部8が、ステータスレジスタ6のステータスをアクセス制御BUSYに移行させる。
ステップS67で、アクセス制御部8が、モードレジスタ7から現在のアクセスモードを識別可能なモード名やモードID等を参照する。アクセス制御部8が、モードテーブル4から現在のアクセスモードに対応するアクセス属性とベースアドレス等のモード情報を参照する。
ステップS68で、アクセス制御部8が、プロセッサからのアクセスの可否を判定する。判定では、要求されたメモリアクセスのモードID、アクセス属性とベースアドレス等と、現在のアクセスモードのモードID、アクセス属性とベースアドレス等を比較し、互いに一致していればアクセス許可の判定をする。アクセス許可の判定であればステップS69に進み、不許可の判定であればステップS72に進む。
ステップS72で、アクセス制御部8が、ステータスレジスタ6に、今後全てのメモリモジュール1の外部からメモリI/F部2へのアクセスを拒否するアクセス拒否状態のフラグをセットする。そして、メモリモジュール1のモード切り替え時の動作を終了させる。
ステップS69で、アクセス制御部8が、メモリ部9に要求されたメモリアクセスの処理を実行する。
ステップS70で、アクセス制御部8が、ステータスレジスタ6のステータスをアクセス制御READYに移行させる。
ステップS71で、アクセス制御部8が、メモリI/F部2にメモリアクセス結果、例えば、読み出されたデータ、書き込まれたデータの状態が正常か異常かの信号を送信する。以上で、メモリモジュール1のメモリアクセス時の動作が終了する。
(ステータスレジスタ6)
ステータスレジスタ6は、メモリモジュール1の現在のステータス情報を格納する。モード制御とアクセス制御の状態のBUSY、READYとエラーなどを示すフラグを格納する。メモリアクセスの結果など、通常のメモリモジュール1が有するステータス情報も保持可能であることは言うまでもない。また、メモリI/F部2での説明で述べたように、モード情報の編集時やモード切り替え時において、不正動作を検出した場合には、それぞれの検出フラグであるアクセス拒否状態を格納することも可能である。
ステータスレジスタ6は、メモリモジュール1の現在のステータス情報を格納する。モード制御とアクセス制御の状態のBUSY、READYとエラーなどを示すフラグを格納する。メモリアクセスの結果など、通常のメモリモジュール1が有するステータス情報も保持可能であることは言うまでもない。また、メモリI/F部2での説明で述べたように、モード情報の編集時やモード切り替え時において、不正動作を検出した場合には、それぞれの検出フラグであるアクセス拒否状態を格納することも可能である。
ステータスレジスタ6は、モード制御部3とアクセス制御部8により編集され、メモリI/F部2からは参照のみが可能である。もちろん、必ずしも用意しているステータスを示すフラグ情報をすべて参照可能とする必要はない。たとえば、不正動作を検出したかどうかを示すアクセス拒否状態のフラグなどは、メモリI/F部2を介して、メモリモジュール1の外部のプロセッサに参照可能としなくてもよい。
以上のように、実施例1では、コンフィギュラブルなアクセス制御用の各種アクセスモードを登録でき、かつ、それらアクセスモードを、登録時に格納されるモード情報の一部のモードID等を用いたモード切り替え方法によってのみ切り換えることができるモード制御部3等のメモリコントローラを有することにより、正規のアクセス手段をとらないあらゆるアクセスから任意のメモリデータを隠蔽可能なメモリモジュール1を実現している。
本発明は不揮発型のメモリモジュールにおいて、不用意なメモリデータの参照および改竄がされることのない汎用的な保護機能を提供することを特長とする。
実施例1のメモリモジュール1によれば、電源供給が遮断された後、機密データが格納されているメモリ領域のアクセス制限を施すことができる。モードテーブル4の登録されたモードIDを使用してアクセスモードを切り換えることにより、アクセス制御ができる。これは、非公開であるモードIDを知らなければメモリ部9に格納されたデータへのアクセスができないからである。また、アクセスモードのモード情報のモードテーブル4ヘの登録は、特殊アクセスD3を介す必要があるため、特殊アクセスD3の特殊動作シーケンスを非公開にすることで高い機密性を実現することができる。
実施例1のメモリモジュール1によれば、不正アクセスのための解析を行えない。不正アクセスを試みるため、モード情報の編集やモード切り替えを手当たり次第行おうとしても、不正確なアクセスである場合には電源をオフにするまで次回からのアクセスをすべて拒否することができるため、不正アクセスのための解析を非常に困難にすることができる。
実施例1のメモリモジュール1によれば、アクセスの為の認証手続きを絶えず変更できる。電源が再投入されると、モードテーブル4は電源が投入されるたびにデータ保持の指定がされていないアクセスモードのモード情報は消去されるため、再度モードテーブル4にアクセスモードを登録しない限りはアクセスの手段が存在しない。また、メモリモジュール1が稼働中であるときでも、モードテーブル4は適宜初期化や編集ができるため、認証のためのモードIDやアクセス制限の内容を常に更新できる。これにより同様のアクセスに割り当てるモードIDを頻繁に更新することで、メモリ情報の機密性を高めることができる。
実施例1のメモリモジュール1によれば、アクセス制限の対象および制限レベルを任意に指定できる。モードテーブル4は適宜初期化や編集ができるため、アクセス制限の内容を常に更新できる。これによりアクセス制限を必要最小限に設定することで、メモリ情報の機密性を高めることができる。これは、メモリモジュール1が稼働中であるときにも言える。なお、モードテーブル4に電源投入後もモード情報を保持するような保護機能を備えるため、あるメモリ領域のみを読み出し専用で公開するなどのようなことも実現でき、メモリとしての利便性は損なうことはない。
図11に示すように、実施例2に係る不揮発性メモリシステム10は、メモリカード読み出しシステム12と、メモリカード読み出しシステム12と信号を送受信可能なメモリカード11を有している。メモリカード読み出しシステム12は、プロセッサ又はロジック回路13と、アクセス用モードテーブル14を有している。メモリカード11は、実施例1に記載のメモリモジュール1を有している。プロセッサ又はロジック回路13には、プロセッサ又はロジック回路13からメモリモジュール1へのメモリアクセスを可能にする非公開の特殊動作シーケンスのロジックが内蔵されている。たとえば、不揮発性メモリシステム10が、あるトリガをプロセッサ又はロジック回路13に与えれば、非公開の特殊動作シーケンスに基づいたメモリアクセスが、プロセッサ又はロジック回路13からメモリモジュール1へ自動的に行われる。このような不揮発性メモリシステム10においては、プロセッサもしくは専用ロジック回路13とメモリモジュール1の組み合わせのみ、メモリアクセスを許可する仕組みが実現できる。
アクセス用モードテーブル14は、メモリモジュール1の図1のモードテーブル4に登録すべきモード情報を保持する。実際の不揮発性メモリシステム10の動作中には、このアクセス用モードテーブル14のモード情報を参照しながら、メモリカード11ヘ通常メモリアクセスD1、情報参照アクセスD2と特殊アクセスD3を行う。アクセス用モードテーブル14の機密性を確保するため、このアクセス用モードテーブル14を保持するメモリ領域は揮発性であるか、不揮発性であってもアクセスD1乃至D3を行わない場合はシステム10がモード情報の消去処理を確実に行う必要がある。
具体的には、まず、メモリカード11に通常メモリアクセスD1を開始する前に、内蔵されたロジック回路13による特殊動作シーケンスを起動させ、特殊アクセスD3を行う。システム12内部で事前に用意しているアクセス用モードテーブル14のモードID等のモード情報を有するアクセスモードを、モード情報のモードID等が一致するように、メモリモジュール1内のモードテーブル4に登録する。アクセス用モードテーブル14においても、図2のモードテーブル4と同様に、モード情報のモード名とモードID等は互いに抽出可能なように対応させて記憶している。
次に、プロセッサ又はロジック回路13が、システム12内のアプリケーションから、メモリカード11へのアクセス要求を受け、通常メモリアクセスD1を開始する。システム12内部のモードテーブル14の内容を参照しながら、適切にメモリカード11内のメモリモジュール1へのアクセスを行う。アクセス用モードテーブル14に記憶されたモードIDに一致するモードテーブル4に記憶されたモードIDが存在することを条件に、メモリアクセスを実施する。
実施例1と2は、本発明を実施するにあたっての具体化の例を示したものに過ぎず、実施例1と2によって本発明の技術的範囲が限定的に解釈されてはならないものである。本発明は、その技術的思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。すなわち、本発明の特許請求の範囲を逸脱しない範囲で、変更・改良や一部転用などが可能であり、これらすべて本発明の請求範囲内に包含されるものである。
1 不揮発性メモリモジュール
2 メモリインターフェース部
3 モード制御部
4 モードテーブル
5 レジスタ部
6 ステータスレジスタ
7 モードレジスタ
8 アクセス制御部
9 メモリ部
10 不揮発性メモリシステム
11 メモリカード
12 メモリカード読み出しシステム
13 特殊動作シーケンスロジックを内蔵するプロセッサ又はロジック回路
14 アクセス用モードテーブル
2 メモリインターフェース部
3 モード制御部
4 モードテーブル
5 レジスタ部
6 ステータスレジスタ
7 モードレジスタ
8 アクセス制御部
9 メモリ部
10 不揮発性メモリシステム
11 メモリカード
12 メモリカード読み出しシステム
13 特殊動作シーケンスロジックを内蔵するプロセッサ又はロジック回路
14 アクセス用モードテーブル
Claims (5)
- モード名を記憶しているモードレジスタと、
前記モード名と非公開の鍵穴モードIDとメモリアクセスの内容を対応させて記憶している非公開の第1モードテーブルと、
非公開の鍵モードIDを受信するメモリI/F部と、
前記第1モードテーブルから前記モード名に対応する前記鍵穴モードIDを取得し、前記鍵モードIDと前記鍵穴モードIDが一致するか否か判定するアクセス制御部と、
前記判定により、前記モード名に対応する前記メモリアクセスを実行する不揮発性メモリ部とを有することを特徴とする不揮発性メモリモジュール。 - 電源のONにより、前記第1モードテーブルに記憶された前記モード名と前記鍵穴モードIDと前記メモリアクセスの内容を消去するモード制御部をさらに有することを特徴とする請求項1に記載の不揮発性メモリモジュール。
- 前記メモリI/F部が前記モード名と前記鍵穴モードIDと前記メモリアクセスの内容を非公開の鍵シーケンスにより受信し、前記テーブル鍵シーケンスと非公開のテーブル鍵穴シーケンスに一致するか否か判定し、
前記判定により前記モード制御部が前記第1モードテーブルに前記モード名と前記鍵穴モードIDと前記メモリアクセスの内容に応じた記憶編集をさせることを特徴とする請求項2に記載の不揮発性メモリモジュール。 - メモリI/F部が前記鍵モードIDを受信し、
前記モード制御部が前記第1モードテーブルから前記鍵モードIDに一致する前記鍵穴モードIDを検索し、前記検索により前記モードレジスタに前記鍵穴モードIDに対応する前記モード名を記憶させることを特徴とする請求項2又は請求項3に記載の不揮発性メモリモジュール。 - 請求項1に記載の前記不揮発性メモリモジュールと、
前記モード名と前記鍵穴モードIDと前記メモリアクセスの内容を対応させて記憶している非公開の第2モードテーブルを有し、前記第2のモードテーブルに記憶された前記鍵穴モードIDに一致する前記鍵モードIDを前記不揮発性メモリモジュールへ送信するアクセスシステムとを有することを特徴とする不揮発性メモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005071482A JP2006252449A (ja) | 2005-03-14 | 2005-03-14 | 不揮発性メモリモジュールおよび不揮発性メモリシステム |
US11/373,117 US20060221718A1 (en) | 2005-03-14 | 2006-03-13 | Memory module and memory system having data protection function, and method for controlling the memory module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005071482A JP2006252449A (ja) | 2005-03-14 | 2005-03-14 | 不揮発性メモリモジュールおよび不揮発性メモリシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006252449A true JP2006252449A (ja) | 2006-09-21 |
Family
ID=37070215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005071482A Abandoned JP2006252449A (ja) | 2005-03-14 | 2005-03-14 | 不揮発性メモリモジュールおよび不揮発性メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060221718A1 (ja) |
JP (1) | JP2006252449A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080107275A1 (en) * | 2006-11-08 | 2008-05-08 | Mehdi Asnaashari | Method and system for encryption of information stored in an external nonvolatile memory |
KR100843243B1 (ko) * | 2007-04-18 | 2008-07-02 | 삼성전자주식회사 | 신호의 전송파워를 최적화한 반도체 메모리 장치 및 그파워 초기화 방법 |
JP4424392B2 (ja) * | 2007-08-30 | 2010-03-03 | ブラザー工業株式会社 | デバイス、およびファイル伝送システム |
JP4470977B2 (ja) * | 2007-08-30 | 2010-06-02 | ブラザー工業株式会社 | 複合機、およびファイル伝送システム |
JP4424391B2 (ja) * | 2007-08-30 | 2010-03-03 | ブラザー工業株式会社 | デバイス、およびファイル伝送システム |
KR20110124992A (ko) * | 2010-05-12 | 2011-11-18 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 시스템 |
CN104808950B (zh) * | 2014-01-24 | 2019-11-05 | 超威半导体公司 | 对嵌入式存储器元件的模式依赖性访问 |
KR102336730B1 (ko) * | 2015-09-30 | 2021-12-07 | 에스케이하이닉스 주식회사 | 상태 신호를 출력하는 반도체 메모리 장치 및 그것의 동작 방법 |
US11977770B2 (en) | 2018-06-04 | 2024-05-07 | Lodestar Licensing Group Llc | Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01175057A (ja) * | 1987-12-28 | 1989-07-11 | Toshiba Corp | セキュリティの動的管理方法 |
US5282247A (en) * | 1992-11-12 | 1994-01-25 | Maxtor Corporation | Apparatus and method for providing data security in a computer system having removable memory |
JP3228182B2 (ja) * | 1997-05-29 | 2001-11-12 | 株式会社日立製作所 | 記憶システム及び記憶システムへのアクセス方法 |
EP1258807A3 (en) * | 2001-05-14 | 2005-11-02 | Matsushita Electric Industrial Co., Ltd. | Illegal access monitoring device, ic card, and illegal access monitoring method |
US6745307B2 (en) * | 2001-10-31 | 2004-06-01 | Hewlett-Packard Development Company, L.P. | Method and system for privilege-level-access to memory within a computer |
EP1733555A4 (en) * | 2004-02-23 | 2009-09-30 | Lexar Media Inc | SAFE COMPACT FLASH |
-
2005
- 2005-03-14 JP JP2005071482A patent/JP2006252449A/ja not_active Abandoned
-
2006
- 2006-03-13 US US11/373,117 patent/US20060221718A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060221718A1 (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006252449A (ja) | 不揮発性メモリモジュールおよび不揮発性メモリシステム | |
KR100397316B1 (ko) | 기억 장치, 암호화ㆍ복호화 장치 및 불휘발성 메모리의액세스 방법 | |
KR100906175B1 (ko) | 프로세서에서 데이터 보안성을 갖는 메모리 장치 | |
TWI291629B (en) | Method, system, and computer readable storage medium storing instructions for switching folder to be accessed based on confidential mode | |
US8255655B2 (en) | Authentication and securing of write-once, read-many (WORM) memory devices | |
US20120233428A1 (en) | Apparatus and method for securing portable storage devices | |
CN102063583B (zh) | 移动储存介质的数据交换方法及其装置 | |
WO2001095115A1 (fr) | Memoire permanente a semi-conducteur et procede de gestion de l'information dans un systeme de distribution de l'information | |
TW200832427A (en) | Virtual secure on-chip one time programming | |
CN101526926A (zh) | 数字密钥方法和*** | |
US20030212871A1 (en) | Memory device and method of controlling the same | |
KR100830910B1 (ko) | 반도체 기억장치 | |
JP2001356963A (ja) | 半導体装置およびその制御装置 | |
US6996006B2 (en) | Semiconductor memory preventing unauthorized copying | |
US8424081B2 (en) | Disk unit, magnetic disk unit and information storage unit | |
KR20130139604A (ko) | 복수의 메모리 칩을 구비한 메모리 장치, 그 인증 시스템 및 인증 방법 | |
US11216216B2 (en) | Portable memory device having mutually exclusive non-volatile electronic data storage | |
JPH11232884A (ja) | 不揮発性メモリ装置 | |
JP2003345657A (ja) | 記録媒体の読み出し・書き込み方式及び消去方式及び該読み出し・書き込み方式及び消去方式を実現する記録媒体 | |
TW200303135A (en) | Key management device and method for the encrypted storage of digital data words | |
US20130173851A1 (en) | Non-volatile storage device, access control program, and storage control method | |
JP2010079426A (ja) | 半導体記憶装置 | |
CN114580005B (zh) | 数据访问方法、计算机设备及可读存储介质 | |
KR101314372B1 (ko) | 보안 sd카드 사용인증 시스템 및 그 구동방법 | |
JP2006023980A (ja) | メモリコントローラ、メモリカード、アクセス装置、及びメモリカード状態切り替え方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080118 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080512 |