JP2006245235A - Structure and semiconductor element heat dissipation member using same, and semiconductor device - Google Patents

Structure and semiconductor element heat dissipation member using same, and semiconductor device Download PDF

Info

Publication number
JP2006245235A
JP2006245235A JP2005057932A JP2005057932A JP2006245235A JP 2006245235 A JP2006245235 A JP 2006245235A JP 2005057932 A JP2005057932 A JP 2005057932A JP 2005057932 A JP2005057932 A JP 2005057932A JP 2006245235 A JP2006245235 A JP 2006245235A
Authority
JP
Japan
Prior art keywords
layer
film
semiconductor element
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005057932A
Other languages
Japanese (ja)
Inventor
Yukio Miyaji
幸夫 宮地
Hiroyuki Ueda
博之 上田
Yasushi Yamada
靖 山田
Yuji Nishibe
裕司 西部
Hideo Hasegawa
英雄 長谷川
Kazuyuki Nakanishi
和之 中西
Tadashi Oshima
正 大島
Hideo Tachikawa
英男 太刀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2005057932A priority Critical patent/JP2006245235A/en
Publication of JP2006245235A publication Critical patent/JP2006245235A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

<P>PROBLEM TO BE SOLVED: To provide a structure which is superior in heat dissipation, thermal change, electrical characterisitic, and adhesion to a semiconductor element or the like, and to provide a semiconductor element heat dissipation member and a semiconductor. <P>SOLUTION: The structure is provided with a heat sink (metal substrate) 10 having thermal conductivity, a DLC film (insulating amorphous carbon film) 12 covering at least part of the surface of the metal substrate 10, and a laminated electrode 16 that is formed on the DLC film 12 and is formed of three layers. The semiconductor element heat dissipation member and the semiconductor device use the structure. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体素子に発生する熱を放散・冷却するための半導体素子放熱部材に好適に用いることのできる構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置に関するものである。   The present invention relates to a structure that can be suitably used for a semiconductor element heat dissipation member for radiating and cooling heat generated in a semiconductor element, and a semiconductor element heat dissipation member and a semiconductor device using the structure.

従来、電力制御を伴う半導体素子の高出力化・小型化による発熱量の増大を解決すべく、半導体素子を電気的に隔離するために絶縁体からなる基板に搭載し、さらにこの絶縁体基板をヒートシンク（放熱板）や冷却板に搭載して、モジュールを構成していた。   Conventionally, in order to solve the increase in the amount of heat generated due to high output and miniaturization of a semiconductor element accompanied by power control, the semiconductor element is mounted on a substrate made of an insulator to electrically isolate it, and this insulator substrate is further mounted. The module was configured by mounting it on a heat sink (heat sink) or cooling plate.

電気絶縁性と熱伝導性とが要求されるヒートシンク材料としては、ＡｌＮやＡｌ2Ｏ3が一般に用いられている（例えば、特許文献１参照。）。
前記ＡｌＮのようなセラミックス基板を用いた半導体装置の構造の一例としては、例えば、ＡｌＮからなる絶縁体基板の両面にＣｕ板などの導電層がろう付けされ、片方のＣｕ板の表面にＮｉメッキを施し、このＮｉメッキを施した表面に半導体素子を設け、もう一方のＣｕ板の表面に放熱板をハンダ付けした構造が挙げられる。 AlN and Al 2 O 3 are generally used as heat sink materials that require electrical insulation and thermal conductivity (see, for example, Patent Document 1).
As an example of the structure of a semiconductor device using a ceramic substrate such as AlN, for example, a conductive layer such as a Cu plate is brazed on both surfaces of an insulator substrate made of AlN, and the surface of one Cu plate is plated with Ni. And a structure in which a semiconductor element is provided on the surface plated with Ni and a heat radiating plate is soldered on the surface of the other Cu plate.

また他の構造として、ＡｌＮからなる絶縁体基板の両面にＡｌからなる導電層を接合し、片方のＡｌ導電層の表面に半導体素子を設け、他方のＡｌ導電層の表面に熱応力緩和を兼ねたＣｕ−ＭｏやＡｌ−ＳｉＣからなる放熱板をハンダ付し、この放熱板にグリースを介してＡｌ冷却板を設けた構造なども挙げられる。
しかし、前記に例示したような従来のＡｌＮ等のセラミックスを用いた半導体装置は、その構造が多層且つ複雑であるために、放熱特性が十分とは言えず製造コストも高かった。 As another structure, a conductive layer made of Al is bonded to both surfaces of an insulating substrate made of AlN, a semiconductor element is provided on the surface of one Al conductive layer, and the surface of the other Al conductive layer is also used for thermal stress relaxation. In addition, a structure in which a heat sink made of Cu-Mo or Al-SiC is soldered and an Al cooling plate is provided on the heat sink via grease may be used.
However, the conventional semiconductor device using ceramics such as AlN as described above has a multilayer structure and a complicated structure, so that it cannot be said that the heat dissipation characteristic is sufficient and the manufacturing cost is high.

また、ヒートシンクの放熱特性を向上させるため、気相合成ダイヤモンド（硬質絶縁性結晶質炭素膜）基板やＡｌＮに気相合成ダイヤモンドをコーティングした基板をヒートシンクとして利用することも提案されている（例えば、特許文献２及び３参照。）。
しかし、熱伝導率の高いダイヤモンドをヒートシンクに用いた場合には、放熱特性は向上するものの、（１）（気相合成法により）成長したダイヤモンドの表面は凸凹が大きく、表面の研磨が必要である上に、充分な平滑性を確保することが非常に困難である、（２）剥離が起こり易く、また、ダイヤモンドを成長させるために予め金属基体表面をダイヤモンド研磨で粗す等の表面活性化処理が必要であり、さらに、全ての金属基体上にダイヤモンドを成長させることができない（例えば、ＡｌやＣｕ上にはダイヤモンドを形成することができない）、（３）成膜速度が遅いために生産性が低く、製造コストが高くなる、（４）ダイヤモンドは他の物質との濡れ性が悪く、電極形成が容易ではない等の問題があった。 In order to improve the heat dissipation characteristics of the heat sink, it has been proposed to use a gas phase synthetic diamond (hard insulating crystalline carbon film) substrate or a substrate coated with gas phase synthetic diamond on AlN as a heat sink (for example, (See Patent Documents 2 and 3.)
However, when diamond with high thermal conductivity is used for the heat sink, the heat dissipation characteristics are improved, but (1) the surface of the grown diamond (by the vapor phase synthesis method) has large unevenness and the surface needs to be polished. In addition, it is very difficult to ensure sufficient smoothness. (2) Peeling easily occurs and surface activation such as roughening the surface of a metal substrate by diamond polishing in advance to grow diamond. Processing is required, and diamond cannot be grown on all metal substrates (for example, diamond cannot be formed on Al or Cu), and (3) production is slow due to slow film formation. (4) Diamond has poor wettability with other substances and electrode formation is not easy.

更に、ＭＳＭ構造（金属−半導体−金属）のダイアモンドライクカーボン（以下「ＤＬＣ」と称することがある。）の電気特性を測定するため、Ｃｕ、Ｃｒ又はＡｌからなり厚さ１μｍの単層電極を形成したものが提案されている（例えば、非特許文献１参照。）。   Furthermore, in order to measure the electrical properties of diamond like carbon (hereinafter sometimes referred to as “DLC”) having an MSM structure (metal-semiconductor-metal), a single-layer electrode made of Cu, Cr or Al and having a thickness of 1 μm is used. What was formed is proposed (for example, refer nonpatent literature 1).

ＤＬＣで被覆されたヒートシンク上に半導体素子に搭載する場合、通常、ＤＬＣ上に電極を形成し、該電極と半導体素子をハンダによって接合して半導体装置を形成する。半導体素子は、半導体装置の作動時にスイッチングによる発熱と冷却とが繰り返されていることから、その温度が常に変化している。
ここで、半導体素子は通常Ｓｉ、ＳｉＣ、ＧａＮ等の結晶又はエピタキシャル成長による板状の基板からなるため、線膨張係数が小さい。これに対し、金属製のヒートシンクは線膨張係数が大きい。このため、半導体素子の温度が変化する際、半導体素子とヒートシンクとの熱膨張係数の差から、ヒートシンクと半導体素子との間に位置するＤＬＣ、電極及びハンダに熱応力が発生してしまう。この際、ＤＬＣと電極との間、又は、電極とハンダとの間の密着性が十分でないと、各接合面に剥離が生じてしまう。このように各接合面に剥離が生じてしまうと、電流を素子に十分に伝えることができなくなり、半導体装置が動作不良を起こしてしまう。
特にパワーデバイスを組み込んだモジュールにおいては、半導体素子を基板にハンダ付けするため、密着性が高く、電気伝導性の高い電極が必要とされる。 When mounting on a semiconductor element on a heat sink coated with DLC, usually, an electrode is formed on the DLC, and the electrode and the semiconductor element are joined by solder to form a semiconductor device. The temperature of the semiconductor element constantly changes because heat generation and cooling due to switching are repeated during operation of the semiconductor device.
Here, since the semiconductor element is usually made of a crystal such as Si, SiC, GaN, or a plate-like substrate by epitaxial growth, the linear expansion coefficient is small. In contrast, a metal heat sink has a large linear expansion coefficient. For this reason, when the temperature of the semiconductor element changes, thermal stress is generated in the DLC, electrode, and solder located between the heat sink and the semiconductor element due to the difference in thermal expansion coefficient between the semiconductor element and the heat sink. At this time, if the adhesion between the DLC and the electrode or between the electrode and the solder is not sufficient, peeling occurs on each bonding surface. If separation occurs on each bonding surface in this manner, current cannot be sufficiently transmitted to the element, and the semiconductor device will malfunction.
In particular, in a module incorporating a power device, an electrode having high adhesion and high electrical conductivity is required for soldering a semiconductor element to a substrate.

特開平７−９９２６８号公報JP-A-7-99268 特開平１１−２９２６９２号公報Japanese Patent Laid-Open No. 11-292692 特開２０００−１７４１６６号公報JP 2000-174166 A Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｒｅｌｉａｂｉｌｉｔｙ ４２（２００２）１４１〜１４３頁Microelectronics Reliability 42 (2002) 141-143

本発明は、前記問題点を解決することを課題とする。すなわち、本発明は、放熱特性に優れ、熱変化に強く、電気特性に優れ、半導体素子等との密着性に優れた構造体、並びに、これを用いた半導体素子放熱部材及び半導体装置を提供することを目的とする。   An object of the present invention is to solve the above problems. That is, the present invention provides a structure excellent in heat dissipation characteristics, strong against heat change, excellent in electrical characteristics, and excellent in adhesion to a semiconductor element, and a semiconductor element heat dissipation member and a semiconductor device using the structure. For the purpose.

前記課題は以下の本発明により達成される。すなわち、本発明は、
＜１＞ 熱伝導性を有する金属基体と、前記金属基体表面の少なくとも一部を覆う絶縁性非晶質炭素膜と、前記絶縁性非晶質炭素膜上に設けられ２層以上の金属層で構成された多層金属体と、を備えた構造体である。 The object is achieved by the present invention described below. That is, the present invention
<1> a metal substrate having thermal conductivity, an insulating amorphous carbon film covering at least a part of the surface of the metal substrate, and two or more metal layers provided on the insulating amorphous carbon film And a multi-layer metal body configured.

前記＜１＞の構造体によれば、多層金属体と金属基体との間に絶縁性非晶質炭素膜を有することから、放熱特性に優れ且つ多層金属体と金属基体との密着性が高い。また、前記多層金属体が多層構造を有していることから、各層を形成する金属を適宜選択することで導電性を大きくしながら、各層及び金属基体との密着性を向上させることができ、更に、熱変化による、各層及び金属基体からの剥離を防止することができる。   According to the structure of <1>, since the insulating amorphous carbon film is provided between the multilayer metal body and the metal substrate, the heat dissipation characteristics are excellent and the adhesion between the multilayer metal body and the metal substrate is high. . In addition, since the multilayer metal body has a multilayer structure, it is possible to improve the adhesion between each layer and the metal substrate while increasing the conductivity by appropriately selecting the metal forming each layer, Furthermore, peeling from each layer and the metal substrate due to thermal changes can be prevented.

本発明の構造体は、多層金属体を電極とした半導体素子放熱部材として好適に用いることができ、更に、前記電極と半導体素子とを接合することで、半導体装置を作製することができる。   The structure of the present invention can be suitably used as a semiconductor element heat dissipation member using a multilayer metal body as an electrode, and a semiconductor device can be manufactured by bonding the electrode and the semiconductor element.

＜２＞ 前記多層金属体が、前記絶縁性非晶質炭素膜上から順に、第一層、第二層及び第三層からなる積層構造を有し、前記第一層が前記絶縁性非晶質炭素膜との密着性が高い金属からなり、前記第二層が前記第一層及び前記第三層との接合性に優れた金属からなり、前記第三層が導電性を有し且つハンダとの密着性が高い金属からなることを特徴とする前記＜１＞の構造体である。   <2> The multilayer metal body has a laminated structure including a first layer, a second layer, and a third layer in order from the insulating amorphous carbon film, and the first layer is the insulating amorphous material. The second layer is made of a metal having excellent adhesion to the first layer and the third layer, the third layer is conductive and soldered. It is made of a metal having high adhesion to the structure <1>.

前記＜２＞の構造体によれば、多層金属体を三層構造とし、各層間及び金属基体との密着性を高め、更に、第三層にハンダとの密着性の高い金属を用いることで、多層金属体を電極として半導体素子と接合する場合に、該半導体素子との密着性を高めることができる。尚、前記多層金属体が上述のような役割を有する三層構造で構成される場合、これらの層間に他の層を含んでいてもよく、また、各層のそれぞれが複数の層からなるような構成であってもよい。   According to the structure of <2>, the multilayer metal body has a three-layer structure, improves adhesion between each layer and the metal substrate, and further uses a metal having high adhesion to solder for the third layer. When the multilayer metal body is joined to the semiconductor element as an electrode, the adhesion with the semiconductor element can be improved. In addition, when the multilayer metal body has a three-layer structure having the above-mentioned role, other layers may be included between these layers, and each layer may be composed of a plurality of layers. It may be a configuration.

＜３＞ 前記第一層が、Ａｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ及びＣｏから選ばれる一又は二種の金属から構成されることを特徴とする前記＜２＞の構造体である。   <3> The structure according to <2>, wherein the first layer is made of one or two kinds of metals selected from Al, Cr, Ti, Ni, Pd, Pt, and Co.

＜４＞ 前記第二層が、Ｔｉ、Ｎｉ及びＣｕから選ばれる一又は二種の金属から構成されることを特徴とする前記＜２＞又は＜３＞の構造体である。   <4> The structure according to <2> or <3>, wherein the second layer is composed of one or two kinds of metals selected from Ti, Ni, and Cu.

＜５＞ 前記第一層及び前記第二層の少なくとも一層が真空成膜法により形成されることを特徴とする前記＜２＞〜＜４＞の構造体である。   <5> The structure according to <2> to <4>, wherein at least one of the first layer and the second layer is formed by a vacuum film formation method.

＜６＞ 前記第三層が、Ｎｉ、Ｃｕ及びＡｕから選ばれる一又は二種の金属から構成されることを特徴とする前記＜２＞〜＜５＞の構造体である。   <6> The structure according to <2> to <5>, wherein the third layer is composed of one or two kinds of metals selected from Ni, Cu, and Au.

＜７＞ 前記第三層が、メッキ処理されていることを特徴とする前記＜２＞〜＜６＞の構造体である。   <7> The structure according to <2> to <6>, wherein the third layer is plated.

＜８＞ 前記絶縁性非晶質炭素膜と前記多層金属体との間にＳｉを含む密着層を有することを特徴とする前記＜１＞〜＜７＞の構造体である。   <8> The structure according to <1> to <7>, wherein an adhesion layer containing Si is provided between the insulating amorphous carbon film and the multilayer metal body.

＜９＞ ２００〜１０００℃のアニール処理が施されたことを特徴とする前記＜１＞〜＜８＞の構造体である。   <9> The structure according to <1> to <8>, wherein annealing is performed at 200 to 1000 ° C.

＜１０＞ 前記熱伝導性を有する金属基体が、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｓｉ及びＦｅから選ばれる少なくとも一種の金属を含むことを特徴とする前記＜１＞〜＜９＞の構造体である。   <10> The structure according to <1> to <9>, wherein the metal base having thermal conductivity includes at least one metal selected from Al, Cu, Mo, W, Si, and Fe. is there.

＜１１＞ 前記絶縁性非晶質炭素膜が、Ｃ、Ｈ及びＳｉを主成分とし、Ｈの含有量が２０〜４０ａｔ％且つＳｉの含有量が１〜３０ａｔ％であることを特徴とする前記＜１＞〜＜１０＞の構造体である。   <11> The insulating amorphous carbon film is mainly composed of C, H, and Si, the H content is 20 to 40 at%, and the Si content is 1 to 30 at%. It is a structure of <1> to <10>.

＜１２＞ 前記＜１＞〜＜１１＞の構造体からなることを特徴とする半導体素子放熱部材である。   <12> A semiconductor element heat radiating member comprising the structures <1> to <11>.

＜１３＞ 前記＜１＞〜＜１１＞の構造体と、前記構造体の多層金属体上に搭載された半導体素子と、を有することを特徴とする半導体装置である。   <13> A semiconductor device comprising the structure according to <1> to <11> and a semiconductor element mounted on a multilayer metal body of the structure.

＜１４＞ 前記半導体素子が、バイポーラ型トランジスタ、ＭＯＳ型トランジスタ、ダイオード等のパワーデバイス、または、大規模集積回路等の半導体チップであることを特徴とする前記＜１３＞の半導体装置である。   <14> The semiconductor device according to <13>, wherein the semiconductor element is a power device such as a bipolar transistor, a MOS transistor, or a diode, or a semiconductor chip such as a large-scale integrated circuit.

本発明によれば、放熱特性に優れ、熱変化に強く、電気特性に優れ、半導体素子等との密着性に優れた構造体、並びに、これを用いた半導体素子放熱部材及び半導体装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the structure which is excellent in the heat dissipation characteristic, is strong in a heat change, is excellent in an electrical property, and was excellent in adhesiveness with a semiconductor element etc., and a semiconductor element heat radiating member and semiconductor device using the same are provided. be able to.

《構造体》
本発明の構造体は、熱伝導性を有する金属基体と、前記金属基体表面の少なくとも一部を覆う絶縁性非晶質炭素膜と、前記絶縁性非晶質炭素膜上に設けられ２層以上の金属層で構成された多層金属体と、備えて構成することができる。本発明の構造体は、例えば、半導体装置の半導体素子放熱部材、電子部品（抵抗、コンデンサー）を搭載するための基板または筐体等に用いることができ、特に多層金属体を電極とした半導体素子放熱部材として好適に用いることができる。 "Structure"
The structure of the present invention includes a metal base having thermal conductivity, an insulating amorphous carbon film covering at least a part of the surface of the metal base, and two or more layers provided on the insulating amorphous carbon film. And a multi-layer metal body composed of the metal layers. The structure of the present invention can be used for, for example, a semiconductor element heat dissipation member of a semiconductor device, a substrate or a housing for mounting an electronic component (resistor, capacitor), and the like, particularly a semiconductor element using a multilayer metal body as an electrode. It can be suitably used as a heat radiating member.

上述の通り、本発明の構造体は半導体素子放熱部材として好適に用いることができる。本発明の構造体からなる半導体素子放熱部材（本発明の半導体放熱部材）は、半導体素子に発生する熱の放熱特性に優れ、半導体素子やその他の部材との密着性に優れる。   As described above, the structure of the present invention can be suitably used as a semiconductor element heat dissipation member. A semiconductor element heat dissipation member comprising the structure of the present invention (semiconductor heat dissipation member of the present invention) is excellent in heat dissipation characteristics of heat generated in the semiconductor element and excellent in adhesion to the semiconductor element and other members.

なお、本発明において、「半導体素子放熱部材」とは、半導体素子を搭載し、該半導体素子に発生する熱を放散及び／または冷却する部材を意味し、具体的には、ヒートシンク、ヒートスプレッダー、放熱板、冷却板等と呼ばれるような、半導体素子に発生する熱の放散や冷却に関与する放熱部材を意味する。
また、本発明の半導体素子放熱部材は、金属基体上に、少なくともこの金属基体と半導体素子との間を電気的に絶縁するように絶縁性非晶質炭素膜を設けたものであり、この絶縁性非晶質炭素膜上に電極を介して半導体素子を搭載するものである。 In the present invention, the “semiconductor element heat radiating member” means a member on which a semiconductor element is mounted and which dissipates and / or cools heat generated in the semiconductor element. Specifically, a heat sink, a heat spreader, It refers to a heat radiating member that is involved in the dissipation and cooling of heat generated in a semiconductor element, such as a heat radiating plate or a cooling plate.
The semiconductor element heat dissipation member of the present invention is provided with an insulating amorphous carbon film on a metal base so as to electrically insulate at least the metal base and the semiconductor element. A semiconductor element is mounted on a conductive amorphous carbon film via an electrode.

本発明の半導体素子放熱部材は、金属基体の、少なくとも半導体素子を搭載する部分に絶縁性非晶質炭素膜を設けているために、従来のＡｌＮ等のセラミックスからなる半導体素子放熱部材を用いた部材と比較すると、半導体素子の厚み方向に対して半導体装置の構造をより単純で薄い層構成とすることができる。このために、半導体素子の放熱特性に優れ、低コストでより簡易な構成を有する半導体装置を得ることができる。   The semiconductor element heat radiating member of the present invention uses a conventional semiconductor element heat radiating member made of ceramics such as AlN because an insulating amorphous carbon film is provided on at least a portion of the metal substrate on which the semiconductor element is mounted. Compared with the member, the structure of the semiconductor device can be made simpler and thinner in the thickness direction of the semiconductor element. For this reason, it is possible to obtain a semiconductor device that is excellent in heat dissipation characteristics of the semiconductor element and has a simpler configuration at a lower cost.

さらに、ダイヤモンド基板やダイヤモンド層を設けた基板を利用した半導体素子放熱部材と比較した場合、絶縁性非晶質炭素膜の成膜速度はダイヤモンドと比べると速いために生産性が高く、製造コストを低くすることができる。
また、ダイヤモンドはその表面に結晶成長面が現れるためにその表面凸凹が大きく、表面の研磨が必要である上に、充分な平滑性を確保することが非常に困難であり、他の物質との濡れ性が悪い。また多結晶体で粒界を有するために、極めて脆く、個々の結晶に起因した熱膨張係数等の物性や構造の異方性を有する。一方、絶縁性非晶質炭素膜は、結晶構造を有さないために等方的であり、膜厚が均一で、表面凹凸が無く、他の物質との濡れ性も良好である。 Furthermore, when compared with a semiconductor element heat dissipation member using a diamond substrate or a substrate provided with a diamond layer, the deposition rate of the insulating amorphous carbon film is higher than that of diamond, so the productivity is high and the manufacturing cost is reduced. Can be lowered.
In addition, since the crystal growth surface appears on the surface of diamond, the surface unevenness is large, it is necessary to polish the surface, and it is very difficult to ensure sufficient smoothness. The wettability is bad. In addition, since it is a polycrystalline body and has grain boundaries, it is extremely brittle and has physical properties such as thermal expansion coefficient and structural anisotropy caused by individual crystals. On the other hand, an insulating amorphous carbon film is isotropic because it does not have a crystal structure, has a uniform film thickness, no surface irregularities, and good wettability with other substances.

このため、絶縁性非晶質炭素膜は、ダイヤモンドと比較して多結晶性に起因する表面凹凸が無いために、半導体素子の厚み方向に対して電圧を印加した場合において高く均一な耐電圧性を確保したり、絶縁性非晶質炭素膜に接して設けられる電極層の断線等に対する信頼性を向上することができる。また、熱膨張係数等の物性や構造の異方性が無いために、これらの要因による半導体素子と絶縁性非晶質炭素膜との間の剥離が起こりにくい。さらに、他の物質との濡れ性が良好であるために、絶縁性非晶質炭素膜に接して電極等を形成することが容易である。   For this reason, the insulating amorphous carbon film has no surface unevenness due to the polycrystallinity compared to diamond, and therefore has a high and uniform withstand voltage when a voltage is applied in the thickness direction of the semiconductor element. Can be ensured, and the reliability of the electrode layer provided in contact with the insulating amorphous carbon film can be improved. In addition, since there is no physical property such as a thermal expansion coefficient and anisotropy of the structure, peeling between the semiconductor element and the insulating amorphous carbon film due to these factors is unlikely to occur. Furthermore, since the wettability with other substances is good, it is easy to form an electrode or the like in contact with the insulating amorphous carbon film.

−金属基体−
本発明に用いられる金属基体は、熱伝導性を有する公知の金属材料からなるものであれば特に限定されない。ここで、「熱伝導性を有する金属基体」とは、熱伝導率が８Ｗ／ｍ・Ｋ以上の金属からなる金属基体を意味する。前記金属基体の熱伝導率としては１０Ｗ／ｍ・Ｋ以上であることが好ましく、１００Ｗ／ｍ・Ｋ以上であることが更に好ましい。本発明の構造体をヒートシンク等の半導体素子放熱部材として用いた場合には、前記金属基体が放熱板の役割を担うこととなる。
半導体素子の熱を効率的に放散させるために金属基体の熱伝導率は高ければ高い程好ましく、このような観点から、金属基体は、少なくともＡｌ、Ｃｕ、Ｍｏ、Ｗ、Ｓｉ及びＦｅから選ばれる少なくとも一種の金属を含むことが好ましい。前記金属基体は、これら金属単体からなるものであってもよいが、これらを含む複合材や混合物であってもよく、Ａｌ−Ｓｉ、Ａｌ−ＳｉＣ、Ｃｕ−Ｍｏ、Ｃｕ−Ｗ等の合金であってもよい。 -Metal substrate-
The metal substrate used in the present invention is not particularly limited as long as it is made of a known metal material having thermal conductivity. Here, the “metal substrate having thermal conductivity” means a metal substrate made of a metal having a thermal conductivity of 8 W / m · K or more. The metal substrate preferably has a thermal conductivity of 10 W / m · K or more, and more preferably 100 W / m · K or more. When the structure of the present invention is used as a semiconductor element heat radiating member such as a heat sink, the metal base plays a role of a heat radiating plate.
In order to dissipate the heat of the semiconductor element efficiently, the higher the thermal conductivity of the metal substrate, the better. From this viewpoint, the metal substrate is selected from at least Al, Cu, Mo, W, Si and Fe. Preferably it contains at least one metal. The metal substrate may be composed of these single metals, but may be a composite material or a mixture containing them, and an alloy such as Al-Si, Al-SiC, Cu-Mo, or Cu-W. There may be.

本発明における金属基体のサイズは、使用目的に応じて適宜決定されるが、通常、短片（または直径）が、数ｍｍから数ｃｍ程度である。   The size of the metal substrate in the present invention is appropriately determined according to the purpose of use, but usually the short piece (or diameter) is about several mm to several cm.

−絶縁性非晶質炭素膜−
前記金属基体の表面の少なくとも一部は絶縁性非晶質炭素膜で覆われている。また、該絶縁性非晶質炭素膜上には後述する多層の金属からなる多層金属体が設けられる。前記絶縁性非晶質炭素膜としては、ダイアモンドライクカーボン（ＤＬＣ）、アモルファスカーボン、グラファイト、グラッシーカーボン等が挙げられ、密着性や薄膜に形成できる等の観点からダイアモンドライクカーボンが特に好ましい。 -Insulating amorphous carbon film-
At least a part of the surface of the metal substrate is covered with an insulating amorphous carbon film. Further, a multilayer metal body made of a multilayer metal described later is provided on the insulating amorphous carbon film. Examples of the insulating amorphous carbon film include diamond-like carbon (DLC), amorphous carbon, graphite, and glassy carbon, and diamond-like carbon is particularly preferable from the viewpoint of adhesion and formation of a thin film.

また、本発明に用いられる絶縁性非晶質炭素膜は、水素を含むことが好ましい。水素を含んだ絶縁性非晶質炭素膜は強度が強く、半導体素子との剥離が起こりにくい。
絶縁性非晶質炭素膜に含まれる水素の含有量は特に限定されないが、剥離防止の観点からは２０ａｔ％以上であることが好ましく、２５ａｔ％以上であることがより好ましい。水素の含有量は多ければ多いほど絶縁性非晶質炭素膜がより柔軟になるために剥離防止の上では好ましいが、水素の含有量が多すぎる場合には、絶縁性非晶質炭素膜がポリマー状の構造となり、強度が大幅に低下することにより逆に剥離が起こりやすくなる場合がある。従って、この観点からは水素の含有量は４０ａｔ％以下であることが好ましく、３５ａｔ％以下であることがより好ましい。 The insulating amorphous carbon film used in the present invention preferably contains hydrogen. An insulating amorphous carbon film containing hydrogen has high strength and is difficult to peel off from a semiconductor element.
Although the content of hydrogen contained in the insulating amorphous carbon film is not particularly limited, it is preferably 20 at% or more, more preferably 25 at% or more from the viewpoint of preventing peeling. The higher the hydrogen content is, the more preferable the insulating amorphous carbon film is for preventing the peeling because the insulating amorphous carbon film is more flexible, but when the hydrogen content is too high, the insulating amorphous carbon film is On the contrary, peeling may easily occur due to a polymer-like structure and a significant decrease in strength. Therefore, from this viewpoint, the hydrogen content is preferably 40 at% or less, and more preferably 35 at% or less.

更に、剥離を防止し、より密着性を向上させるためには、水素に加えて前記絶縁性非晶質炭素膜がケイ素も含むことが好ましい。絶縁性非晶質炭素膜が水素に加えてケイ素を含むことにより、Ｓｉを主たる構成成分とする半導体素子と絶縁性非晶質炭素膜との熱膨張係数の差を小さくすることができ、半導体素子と絶縁性非晶質炭素膜との熱膨張係数差に起因する応力の発生を緩和できる。これにより、絶縁性非晶質炭素膜が水素のみを含有する場合と比較して、特に大きな温度変化に曝された場合における剥離の発生をより効果的に防止することができる。加えて、絶縁性非晶質炭素膜の残留応力をより小さくすることができるために、ケイ素を含まない絶縁性非晶質炭素膜と比較して、絶縁性非晶質炭素膜の膜厚をより厚くすることができ、更に耐電圧性をより向上させることも可能である。   Furthermore, in order to prevent peeling and improve adhesion, it is preferable that the insulating amorphous carbon film contains silicon in addition to hydrogen. Since the insulating amorphous carbon film contains silicon in addition to hydrogen, the difference in thermal expansion coefficient between the semiconductor element having Si as the main constituent and the insulating amorphous carbon film can be reduced, and the semiconductor Generation of stress due to a difference in thermal expansion coefficient between the element and the insulating amorphous carbon film can be reduced. Thereby, compared with the case where the insulating amorphous carbon film contains only hydrogen, it is possible to more effectively prevent the occurrence of peeling when exposed to a large temperature change. In addition, since the residual stress of the insulating amorphous carbon film can be further reduced, the thickness of the insulating amorphous carbon film can be reduced compared to the insulating amorphous carbon film not containing silicon. It is possible to make it thicker and further improve the withstand voltage.

絶縁性非晶質炭素膜に含まれるケイ素の含有量は特に限定されないが、１ａｔ％〜３０ａｔ％の範囲内であることが好ましく、５ａｔ％〜２０ａｔ％の範囲内であることがより好ましい。ケイ素の含有量が１ａｔ％以上であると、大きな温度変化に曝された場合に半導体素子と絶縁性非晶質炭素膜との熱膨張係数差に起因する応力を緩和でき、剥離の発生を防止することができる。また、前記ケイ素の含有量が３０ａｔ％以下であると、絶縁性非晶質炭素膜の導電性が増大するのを防止でき、半導体素子と金属基体との間の絶縁性を十分に確保できる。
前記観点から、本発明に用いられる絶縁性非晶質炭素膜は、炭素（Ｃ）、水素（Ｈ）及びケイ素（Ｓｉ）を主成分とし、水素（Ｈ）の含有量が２０〜４０ａｔ％であり且つケイ素（Ｓｉ）の含有量が１〜３０ａｔ％であることが好ましい。 The content of silicon contained in the insulating amorphous carbon film is not particularly limited, but is preferably in the range of 1 at% to 30 at%, and more preferably in the range of 5 at% to 20 at%. When the silicon content is 1 at% or more, the stress caused by the difference in thermal expansion coefficient between the semiconductor element and the insulating amorphous carbon film can be relieved when exposed to a large temperature change, and the occurrence of peeling is prevented. can do. Further, when the silicon content is 30 at% or less, it is possible to prevent the conductivity of the insulating amorphous carbon film from increasing, and it is possible to sufficiently secure the insulation between the semiconductor element and the metal substrate.
In view of the above, the insulating amorphous carbon film used in the present invention is mainly composed of carbon (C), hydrogen (H) and silicon (Si), and the content of hydrogen (H) is 20 to 40 at%. It is preferable that the silicon (Si) content is 1 to 30 at%.

また、絶縁性非晶質炭素膜の膜厚は、本発明の構造体を半導体素子放熱部材として用いた場合に半導体素子と金属基体との絶縁性を十分に確保する観点から、少なくとも０．１μｍ以上であることが好ましく、０．５μｍ以上であることがより好ましい。また、絶縁性非晶質炭素膜の膜厚の上限は特に限定されないが、半導体素子に発生した熱を金属基体へと効率的に放散させるためには数十μｍ以下であることが好ましい。
さらに、絶縁性非晶質炭素膜は単層構造からなるものであってもよいが、絶縁性や半導体素子や金属基体に対する密着性等、絶縁性非晶質炭素膜に求められる種々の特性を高いレベルで達成するために、膜厚方向に対して水素やケイ素の含有量が異なる２層以上の多層構造や傾斜構造からなるものであってもよい。 The thickness of the insulating amorphous carbon film is at least 0.1 μm from the viewpoint of sufficiently ensuring the insulation between the semiconductor element and the metal substrate when the structure of the present invention is used as a semiconductor element heat dissipation member. It is preferable that it is above, and it is more preferable that it is 0.5 μm or more. The upper limit of the thickness of the insulating amorphous carbon film is not particularly limited, but is preferably several tens of μm or less in order to efficiently dissipate heat generated in the semiconductor element to the metal substrate.
Furthermore, the insulating amorphous carbon film may have a single layer structure, but has various characteristics required for the insulating amorphous carbon film, such as insulation and adhesion to semiconductor elements and metal substrates. In order to achieve it at a high level, it may be composed of a multilayer structure or a gradient structure of two or more layers having different hydrogen and silicon contents in the film thickness direction.

−多層金属体−
本発明の構造体は金属基体表面を被覆した絶縁性非晶質炭素膜上に多層の金属からなる多層金属体が設けられる。前記多層金属体は２以上の金属層から構成されていればよいが、本発明の構造体を半導体素子放熱部材として用いた場合に半導体素子との密着性を高め、熱変化に対する耐性を高める観点からは三層構造であることが好ましい。本発明の構造体を半導体素子放熱部材として用いる場合、多層金属体は電極としての役割を担う。 -Multilayer metal body-
In the structure of the present invention, a multilayer metal body made of a multilayer metal is provided on an insulating amorphous carbon film covering the surface of a metal substrate. The multilayer metal body only needs to be composed of two or more metal layers. When the structure of the present invention is used as a semiconductor element heat dissipation member, the adhesion to the semiconductor element is enhanced and the resistance to thermal change is increased. Is preferably a three-layer structure. When the structure of the present invention is used as a semiconductor element heat dissipation member, the multilayer metal body plays a role as an electrode.

前記多層金属体が、３層構造を有する場合、絶縁性非晶質炭素膜と直接接合する第一層は、絶縁性非晶質炭素膜との密着性が高い金属からなることが好ましい。絶縁性非晶質炭素膜との密着性が高い金属としては、例えば、Ａｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ及びＣｏが挙げられ、これらから選ばれる一又は二種の金属を用いて第一層を形成することが好ましい。尚、単に蒸着等により形成しただけでは絶縁性非晶質炭素膜との密着性が低い金属であっても、アニール処理等を施すことによって絶縁性非晶質炭素膜との密着性を高めることができる金属であれば、前記第一層を構成する金属として好適に用いることができる。前記第一層を構成する金属は、必要によりアニール処置等を施した後の前記第一層と前記絶縁性非晶質炭素膜との密着力が、後述の実施例で説明する引張試験で、例えば、０．５ＭＰａ以上の金属であることが好ましく、１ＭＰａ以上であることが更に好ましい。   When the multilayer metal body has a three-layer structure, it is preferable that the first layer directly bonded to the insulating amorphous carbon film is made of a metal having high adhesion to the insulating amorphous carbon film. Examples of the metal having high adhesion to the insulating amorphous carbon film include Al, Cr, Ti, Ni, Pd, Pt, and Co, and the first or second metal selected from these is used. It is preferable to form one layer. In addition, even if it is a metal that has low adhesion to the insulating amorphous carbon film simply by vapor deposition or the like, the adhesion to the insulating amorphous carbon film can be improved by applying an annealing treatment or the like. If it is a metal which can be used, it can use suitably as a metal which comprises said 1st layer. The metal constituting the first layer is, as necessary, the adhesion force between the first layer and the insulating amorphous carbon film after being subjected to an annealing treatment or the like in a tensile test described in the examples described later. For example, the metal is preferably 0.5 MPa or more, and more preferably 1 MPa or more.

前記第一層は蒸着やスパッタ等の真空成膜方により好適に形成することができる。また、第一層の膜厚としては、多層金属体の厚みとのバランスで適宜決定されるが、通常、５ｎｍ〜１０μｍが好ましく、１０ｎｍ〜５μｍが更に好ましい。   The first layer can be suitably formed by a vacuum film formation method such as vapor deposition or sputtering. The film thickness of the first layer is appropriately determined depending on the balance with the thickness of the multilayer metal body, but is usually preferably 5 nm to 10 μm, and more preferably 10 nm to 5 μm.

前記多層金属体が、３層構造を有する場合、前記第一層と後述する第三層との間に位置する第二層は、前記第一層及び前記第三層との接合性に優れた金属からなることが好ましい。前記第一層及び前記第三層との接合性に優れた金属は、第一層及び第三層を構成する金属によって異なるが、例えば、Ｔｉ、Ｎｉ及びＣｕが挙げられ、これらから選ばれる一又は二種の金属を用いて第二層を形成することが好ましい。本発明の構造体を半導体素子放熱部材として用いる場合、第二層は、後述する第三層と共に電流を横方向（多層金属対の厚み方向と直交する方向）に流す役割を担うことで一層大きな電流を流すことができる。   When the multilayer metal body has a three-layer structure, the second layer located between the first layer and a third layer to be described later has excellent bondability with the first layer and the third layer. It is preferable to consist of a metal. Although the metal excellent in bondability with said 1st layer and said 3rd layer changes with metals which comprise a 1st layer and a 3rd layer, for example, Ti, Ni, and Cu are mentioned, One chosen from these Alternatively, it is preferable to form the second layer using two kinds of metals. When the structure of the present invention is used as a semiconductor element heat dissipation member, the second layer is larger by taking the role of flowing a current in the lateral direction (direction orthogonal to the thickness direction of the multilayer metal pair) together with the third layer described later. Current can flow.

前記第二層を構成する金属は、前記第一層及び第三層との密着力が、引張試験で、例えば、０．５ＭＰａ以上の金属であることが好ましく、１ＭＰａ以上であることが更に好ましい。
前記第二層は、第一層と同様に蒸着やスパッタ等の真空成膜方により好適に形成することができる。また、第二層の膜厚としては、多層金属体の厚みとのバランスで適宜決定されるが、通常、５ｎｍ〜１０μｍが好ましく、１０ｎｍ〜５μｍが更に好ましい。 The metal constituting the second layer is preferably a metal having an adhesive force of 0.5 MPa or more, more preferably 1 MPa or more, as determined by a tensile test, with respect to the first layer and the third layer. .
The second layer can be suitably formed by a vacuum film formation method such as vapor deposition or sputtering, like the first layer. The thickness of the second layer is appropriately determined depending on the balance with the thickness of the multilayer metal body, but is usually preferably 5 nm to 10 μm, and more preferably 10 nm to 5 μm.

前記多層金属体が、３層構造を有する場合、第三層は本発明の構造体を半導体素子放熱部材として用いた場合に半導体素子と接合される層である。第三層は、導電性を有し且つハンダとの密着性が高い金属からなることが好ましい。前記導電性を有し且つハンダとの密着性が高い金属としては、例えば、Ｎｉ、Ｃｕ及びＡｕが挙げられ、これらから選ばれる一又は二種の金属を用いて第三層を形成することが好ましい。本発明の構造体を半導体素子放熱部材として用いる場合、第三層は、電流を横方向（多層金属対の厚み方向と直交する方向）に流す役割を担う。このため、前記第三層の電気抵抗率は高い方が好ましく、該電気抵抗率としては、例えば、１０ｍ・Ωｍ以下が好ましく、１ｍ・Ωｍ以下が更に好ましい。   When the multilayer metal body has a three-layer structure, the third layer is a layer bonded to the semiconductor element when the structure of the present invention is used as a semiconductor element heat dissipation member. The third layer is preferably made of a metal having electrical conductivity and high adhesion to the solder. Examples of the metal having conductivity and high adhesiveness to solder include Ni, Cu and Au, and the third layer may be formed using one or two kinds of metals selected from these. preferable. When using the structure of this invention as a semiconductor element heat radiating member, a 3rd layer bears the role which sends an electric current to the horizontal direction (direction orthogonal to the thickness direction of a multilayer metal pair). For this reason, it is preferable that the electric resistivity of the third layer is high. The electric resistivity is, for example, preferably 10 m · Ωm or less, and more preferably 1 m · Ωm or less.

前記第三層は、メッキ処理により形成されることが好ましい。また、第三層の膜厚としては、多層金属体の厚みとのバランスで適宜決定されるが、通常、１μｍ〜５００μｍが好ましく、５μｍ〜４００μｍが更に好ましい。   The third layer is preferably formed by plating. The film thickness of the third layer is appropriately determined depending on the balance with the thickness of the multilayer metal body, but is usually preferably 1 μm to 500 μm, and more preferably 5 μm to 400 μm.

前記多層金属体の全体としての膜厚は、１μｍ〜５２０μｍが好ましく、５μｍ〜４１０μｍが更に好ましい。また、前記多層金属体が上述のような役割を有する三層構造で構成される場合、各層のそれぞれが複数の層からなるような構成であってもよい。このような場合、本発明においては、特に、第２層が複数の層で形成されることが好ましい。   The overall thickness of the multilayer metal body is preferably 1 μm to 520 μm, and more preferably 5 μm to 410 μm. Moreover, when the said multilayer metal body is comprised by the three-layer structure which has the above roles, the structure where each of each layer consists of a some layer may be sufficient. In such a case, in the present invention, the second layer is particularly preferably formed of a plurality of layers.

本発明の構造体は、多層金属体と金属基体との密着性を更に高めるために、前記絶縁性非晶質炭素膜と前記多層金属体との間にＳｉを含む密着層を設けることができる。   In the structure of the present invention, an adhesion layer containing Si can be provided between the insulating amorphous carbon film and the multilayer metal body in order to further improve the adhesion between the multilayer metal body and the metal substrate. .

前記密着層は、例えば、Ｓｉを蒸着やスパッタ等の真空成膜法によって成膜することで形成することができる。また前記密着層の膜厚は、５ｎｍ〜１０μｍが好ましく、１０ｎｍ〜５μｍが更に好ましい。   The adhesion layer can be formed, for example, by depositing Si by a vacuum deposition method such as vapor deposition or sputtering. The thickness of the adhesion layer is preferably 5 nm to 10 μm, and more preferably 10 nm to 5 μm.

（半導体素子放熱部材）
本発明の構造体を半導体素子放熱部材として用いる場合、半導体素子放熱部材として要求される絶縁耐圧は、搭載する半導体素子の種類や定格に応じて異なるが、例えば、ＭＯＳ型トランジスタに対しては約１００Ｖ以上であることが好ましく、ＩＧＢＴ素子に対しては約３００Ｖ以上であることが好ましい。１０００Ｖ以上であれば、いずれの半導体素子を用いても十分に対応可能である。
以上に説明したような本発明に用いられる絶縁性非晶質炭素膜は、電気絶縁性に優れるため、金属基体上の所望の領域に欠陥無く形成された場合には、このような要求を満たすに十分な絶縁耐圧を得ることができる。更に、本発明の半導体素子放熱部材は、半導体素子のスイッチングによって発熱／冷却が繰り返し行われても、各層間の剥離等がなく、安定して駆動することができる。 (Semiconductor element heat dissipation member)
When the structure of the present invention is used as a semiconductor element heat dissipation member, the withstand voltage required as the semiconductor element heat dissipation member differs depending on the type and rating of the semiconductor element to be mounted. The voltage is preferably 100 V or higher, and is preferably about 300 V or higher for the IGBT element. If it is 1000 V or higher, any semiconductor element can be used sufficiently.
The insulating amorphous carbon film used in the present invention as described above is excellent in electrical insulation, and therefore satisfies such requirements when formed in a desired region on the metal substrate without a defect. A sufficient withstand voltage can be obtained. Furthermore, the semiconductor element heat dissipation member of the present invention can be driven stably without peeling between layers even when heat generation / cooling is repeatedly performed by switching of the semiconductor element.

本発明においては、絶縁性非晶質炭素膜の半導体素子を搭載する側の面に絶縁性有機膜を設けることができる。これにより、ピンホール等の欠陥部分が絶縁性有機膜により埋め込まれるため、優れた放熱特性を保ちつつ、耐絶縁性を向上させることができる。従って、ピンホール欠陥が多い場合でも、少なくとも１００Ｖ以上の絶縁耐圧を容易に得ることも可能であり、ピンホール欠陥が少ない場合には１０００Ｖ以上の絶縁耐圧を得ることも容易である。
なお、絶縁性有機膜は、絶縁性非晶質炭素膜の半導体素子を搭載する側の面全体を覆うように設けてもよいが、一部に設けるだけでもよい。なお、一部に設ける場合には、少なくともピンホール欠陥により絶縁性非晶質炭素膜の膜厚が薄くなっている部分を埋め込むように設けることが好ましい。 In the present invention, an insulating organic film can be provided on the surface of the insulating amorphous carbon film on the side where the semiconductor element is mounted. Thereby, since defective parts, such as a pinhole, are embedded with an insulating organic film, insulation resistance can be improved, maintaining the outstanding heat dissipation characteristic. Therefore, even when there are many pinhole defects, it is possible to easily obtain a dielectric breakdown voltage of at least 100 V. When there are few pinhole defects, it is easy to obtain a dielectric breakdown voltage of 1000 V or more.
Note that the insulating organic film may be provided so as to cover the entire surface on which the semiconductor element of the insulating amorphous carbon film is mounted, or may be provided only partially. Note that in the case where the insulating amorphous carbon film is provided in part, it is preferable that the insulating amorphous carbon film is provided so as to be buried at least due to pinhole defects.

前記絶縁性有機膜の膜厚（但し、当該膜厚とは、ピンホール欠陥以外の部分に設けられた絶縁性有機膜の膜厚を意味する）としては、特に限定されないが、６μｍ以下であることが好ましく、１μｍ以下であることがより好ましく、０．５μｍ以下であることが最も好ましい。なお、膜厚が１０μｍを超える場合には、放熱特性が低下する場合がある。
絶縁性有機膜を構成する材料としては、公知の絶縁性を有する有機材料を用いることができる。 The thickness of the insulating organic film (however, the thickness means the thickness of the insulating organic film provided in a portion other than the pinhole defect) is not particularly limited, but is 6 μm or less. Preferably, it is 1 μm or less, more preferably 0.5 μm or less. In addition, when a film thickness exceeds 10 micrometers, a thermal radiation characteristic may fall.
As a material constituting the insulating organic film, a known insulating organic material can be used.

−半導体素子−
本発明の半導体素子放熱部材に搭載される半導体素子は、公知の半導体素子であれば特に限定されず用いることが出来る。このような半導体素子としては、例えば、ＩＧＢＴ素子等のバイポーラ型トランジスタ、ＭＯＳ型トランジスタ、ダイオード等のパワーデバイスや、大規模集積回路等の半導体チップを挙げることができる。本発明の半導体素子放熱部材は、半導体素子に発生した熱を効率的に放散することが可能であり、また、熱変化に対する耐性にも優れるため、発熱量の大きい半導体素子に対して用いることが好適である。 -Semiconductor element-
The semiconductor element mounted on the semiconductor element heat dissipation member of the present invention is not particularly limited as long as it is a known semiconductor element, and can be used. Examples of such semiconductor elements include power devices such as bipolar transistors such as IGBT elements, MOS transistors and diodes, and semiconductor chips such as large-scale integrated circuits. The semiconductor element heat dissipating member of the present invention can efficiently dissipate heat generated in the semiconductor element, and is excellent in resistance to heat change. Is preferred.

（構造体の製造方法）
本発明の構造体の製造方法は、少なくとも、金属基体上に、絶縁性非晶質炭素膜を形成する工程、前記絶縁性非晶質炭素膜上に積層金属体を積層する工程を経て作製されるものであれば特に限定されない。なお、絶縁性非晶質炭素膜を金属基体上に形成する際には、スパッタリング法や真空成膜法等の公知の絶縁性非晶質炭素膜の成膜が可能な成膜方法を利用することができるが、前記絶縁性非晶質炭素膜はプラズマＣＶＤ法により形成されることが好ましい。
プラズマＣＶＤ法は、絶縁性非晶質炭素膜の成膜速度が速い為に生産性が高く、半導体素子放熱部材をより低コストで作製することが可能である。また、成膜には方向性が無く、いずれの方向から成膜しても均一な膜厚で成膜することができるため、金属基体が凹凸を有するなどの複雑な形状であっても、金属基体上のいずれの部位にも容易に均一な膜厚の絶縁性非晶質炭素膜を形成することができる。また、絶縁性非晶質炭素膜が水素に加えてケイ素を含む場合は、より密着性が高まるために、膜厚をより均一とすることができる。 (Method for manufacturing structure)
The structure manufacturing method of the present invention is produced through at least a step of forming an insulating amorphous carbon film on a metal substrate and a step of stacking a laminated metal body on the insulating amorphous carbon film. If it is a thing, it will not specifically limit. In forming the insulating amorphous carbon film on the metal substrate, a film forming method capable of forming a known insulating amorphous carbon film such as a sputtering method or a vacuum film forming method is used. However, the insulating amorphous carbon film is preferably formed by a plasma CVD method.
The plasma CVD method is high in productivity because the film formation rate of the insulating amorphous carbon film is high, and the semiconductor element heat dissipation member can be manufactured at a lower cost. In addition, since there is no directionality in film formation, and it is possible to form a film with a uniform film thickness from any direction, even if the metal substrate has a complicated shape such as unevenness, the metal An insulating amorphous carbon film having a uniform film thickness can be easily formed at any location on the substrate. In addition, when the insulating amorphous carbon film contains silicon in addition to hydrogen, the adhesiveness is further increased, so that the film thickness can be made more uniform.

プラズマＣＶＤ法により絶縁性非晶質炭素膜を形成する際の原料ガスとしては、炭素及び水素を供給する原料ガスとしては、例えばメタン（ＣＨ4），エタン（Ｃ2Ｈ6）等の飽和炭化水素、エチレン（Ｃ2Ｈ4）やアセチレン（Ｃ2Ｈ2）等の不飽和炭化水素、ベンゼン（Ｃ6Ｈ6）等の芳香族炭化水素が利用可能であり、これらのガスを水素ガスと混合して用いてもよい。また、炭素や水素と共にケイ素を供給する原料ガスとしては、テトラメチルシラン、シラン、塩化ケイ素等のケイ素化合物が利用可能であり、希釈ガスとしては、窒素（Ｎ2）等の不活性ガスのほか、アルゴン（Ａｒ）等の希ガスが利用可能である。 As a source gas for forming an insulating amorphous carbon film by plasma CVD, as a source gas for supplying carbon and hydrogen, for example, saturated carbonization such as methane (CH 4 ), ethane (C 2 H 6 ), etc. Hydrogen, unsaturated hydrocarbons such as ethylene (C 2 H 4 ) and acetylene (C 2 H 2 ), and aromatic hydrocarbons such as benzene (C 6 H 6 ) can be used. You may mix and use. In addition, silicon compounds such as tetramethylsilane, silane, and silicon chloride can be used as source gases for supplying silicon together with carbon and hydrogen, and diluent gases include inert gases such as nitrogen (N 2 ). A rare gas such as argon (Ar) can be used.

また、絶縁耐圧の向上を目的として、絶縁性非晶質炭素膜の表面に絶縁性有機膜を形成するような場合、この絶縁性有機膜の形成方法としては公知の方法を用いることができる。しかしながら、絶縁性有機膜によりピンホール欠陥を埋め込むように確実に被覆するためには、液相成膜法を用いることが好ましく、特に電気泳動を利用した方法を用いることが好ましい。   When an insulating organic film is formed on the surface of the insulating amorphous carbon film for the purpose of improving the withstand voltage, a known method can be used as a method for forming the insulating organic film. However, in order to reliably cover the pinhole defect with the insulating organic film, it is preferable to use a liquid phase film forming method, and it is particularly preferable to use a method utilizing electrophoresis.

なお、電気泳動を利用する場合には、絶縁性有機膜は以下に説明するようにして形成することができる。
絶縁性有機膜を構成する原料（電着成分）を含む電着液中に、絶縁性非晶質炭素膜が形成された金属基体を浸漬する。次に、予め金属基体に取りつけたリード線や、電着液中に浸漬した電極を介して、絶縁性非晶質炭素膜が形成された金属基体に電界を印加し、電着液中に含まれる電着成分を電着させて、電着膜を形成する。その後、電着膜中に含まれる未反応の成分を除去し、電着膜を乾燥させた後、加熱処理することにより、ピンホール欠陥部分を埋めこみ、またこれ以外の部分を覆うように絶縁性有機膜が形成される。 When electrophoresis is used, the insulating organic film can be formed as described below.
The metal substrate on which the insulating amorphous carbon film is formed is immersed in an electrodeposition liquid containing a raw material (electrodeposition component) constituting the insulating organic film. Next, an electric field is applied to the metal substrate on which the insulating amorphous carbon film is formed via a lead wire previously attached to the metal substrate or an electrode immersed in the electrodeposition solution, and is contained in the electrodeposition solution. The electrodeposition component is electrodeposited to form an electrodeposition film. Thereafter, unreacted components contained in the electrodeposited film are removed, the electrodeposited film is dried, and then heat-treated to bury the pinhole defect portion and to cover the other portions. An organic film is formed.

なお、電着液中に含まれる電着成分としては、電着可能な公知の水溶性有機物を用いることができるが、例えば、可溶性ポリイミド及びアミン変性アクリルポリマーを混合・複合化したポリイミド、アミン付加変性エポキシ樹脂、あるいは、ブロック化イソシアネート含有アミン付加変性エポキシ樹脂を基体樹脂とするカチオン粒子等を用いることができる。   In addition, as the electrodeposition component contained in the electrodeposition liquid, a known water-soluble organic substance that can be electrodeposited can be used. For example, a polyimide obtained by mixing and complexing a soluble polyimide and an amine-modified acrylic polymer, and amine addition Cationic particles using a modified epoxy resin or a blocked isocyanate-containing amine addition-modified epoxy resin as a base resin can be used.

また、電着液に含まれる電着成分以外のその他の成分としては、水以外にも、他の溶媒成分として公知の水溶性有機溶媒を用いることができ、また、酢酸や乳酸等の酸類や、珪酸鉛や燐酸アルミニウム等の塩類を用いることができる。   Moreover, as other components other than the electrodeposition component contained in the electrodeposition liquid, in addition to water, known water-soluble organic solvents can be used as other solvent components, and acids such as acetic acid and lactic acid, Further, salts such as lead silicate and aluminum phosphate can be used.

次いで、半導体素子放熱部材上に積層金属体を形成するには、スパッタや蒸着等の真空成膜法を用いることができる。前記蒸着法としては、ＣＶＤ蒸着法、ビーム蒸着法等が挙げられる。また、本発明の構造体が上述の三層構造を有する場合には、第一層及び第二層を真空成膜法で形成し、第三層は電気メッキ等のメッキ処理により形成することが好ましい。
真空成膜法における成膜温度（基板温度）は、室温から１０００℃までが好ましい。即ち、基板が清浄である場合には、室温においても十分な密着力が得られる。これに対し、基板表面の汚れを除去し、又は、金属同士の拡散を促進して、より密着力を上げる目的のためには、上記成膜温度が高温であることが好ましい場合がある。ただ、この際上記成膜温度を高温にすると絶縁性非晶質膜の分解が始まる可能性があるため、上記成膜温度の上限としては、絶縁性非晶質膜の成膜温度以下が好ましい。
また、メッキ時の成膜温度（槽温度）は、メッキの金属種および添加剤によって異なるが析出速度や析出金属の形状を考慮して、一般的にニッケル（Ｎｉ）の場合は比較的高温（９０℃前後）で行われ、銅（Ｃｕ）の場合には室温付近でおこなわれる場合が多い。 Next, in order to form a laminated metal body on the semiconductor element heat dissipation member, a vacuum film forming method such as sputtering or vapor deposition can be used. Examples of the vapor deposition method include a CVD vapor deposition method and a beam vapor deposition method. When the structure of the present invention has the above-described three-layer structure, the first layer and the second layer may be formed by a vacuum film forming method, and the third layer may be formed by a plating process such as electroplating. preferable.
The film formation temperature (substrate temperature) in the vacuum film formation method is preferably from room temperature to 1000 ° C. That is, when the substrate is clean, sufficient adhesion can be obtained even at room temperature. On the other hand, for the purpose of removing dirt on the substrate surface or promoting the diffusion of metals to increase the adhesion, it may be preferable that the film forming temperature is high. However, since the decomposition of the insulating amorphous film may start when the film forming temperature is increased at this time, the upper limit of the film forming temperature is preferably equal to or lower than the film forming temperature of the insulating amorphous film. .
In addition, the film formation temperature (bath temperature) during plating varies depending on the metal species and additives for plating, but in consideration of the deposition rate and the shape of the deposited metal, generally nickel (Ni) has a relatively high temperature ( In the case of copper (Cu), it is often performed near room temperature.

更に、積層金属体にはアニール処理（加熱処理）を施すのが好ましい。積層金属体にアニール処理を施すことで絶縁性非晶質炭素膜と積層金属体との密着性や各層間の密着性を高めることができる。前記アニール処理は、大気圧中で温度を２００〜１０００℃として施すことが好ましく、２５０〜８００℃で施すことが更に好ましく、３００〜６００℃で施すことが特に好ましい。このように、２００〜１０００℃の範囲でアニール処理を施すと、金属粒子内の拡散や、界面不純物の散逃により高密着な接合とすることができる。また、加熱時間は特に限定はないが、通常１秒〜数時間程度が好ましく、１０秒〜１時間程度が更に好ましい。また、前記アニール処理は、第一層と第二層とに施すことが好ましい。   Furthermore, it is preferable to subject the laminated metal body to an annealing treatment (heat treatment). By subjecting the laminated metal body to annealing treatment, the adhesion between the insulating amorphous carbon film and the laminated metal body and the adhesion between the layers can be enhanced. The annealing treatment is preferably performed at a pressure of 200 to 1000 ° C. at atmospheric pressure, more preferably 250 to 800 ° C., and particularly preferably 300 to 600 ° C. Thus, when annealing treatment is performed in the range of 200 to 1000 ° C., highly adhesive bonding can be achieved by diffusion in the metal particles and escape of interfacial impurities. The heating time is not particularly limited, but is usually preferably about 1 second to several hours, more preferably about 10 seconds to 1 hour. The annealing treatment is preferably performed on the first layer and the second layer.

（半導体装置）
本発明の半導体装置は、上述のような本発明の半導体素子放熱部材と、該半導体素子放熱部材の少なくとも絶縁性非晶質炭素膜が形成された部分に搭載された半導体素子と、を含むものであれば特に限定されず、他の構成を有していてもよい。また、半導体素子放熱部材に搭載される半導体素子は、１個であってもよいが、２個以上であってもよい。 (Semiconductor device)
A semiconductor device of the present invention includes the semiconductor element heat dissipation member of the present invention as described above, and a semiconductor element mounted on at least a portion of the semiconductor element heat dissipation member on which an insulating amorphous carbon film is formed. If it is, it will not specifically limit, You may have another structure. Further, the number of semiconductor elements mounted on the semiconductor element heat dissipation member may be one, or may be two or more.

なお、半導体素子から絶縁性非晶質炭素膜を介して金属基体へと伝導された熱は、自然に放散させてもよく、空冷や水冷等の公知の冷却方法を利用して強制的に冷却してもよい。後者の場合には、金属基体そのものが、このような冷却機能を兼ねたものであってもよいが、金属基体の半導体素子が設けられていない部分に金属基体を冷却するための冷却部材を接して設けてもよい。   The heat conducted from the semiconductor element to the metal substrate through the insulating amorphous carbon film may be naturally dissipated, and is forcibly cooled using a known cooling method such as air cooling or water cooling. May be. In the latter case, the metal substrate itself may have such a cooling function, but a cooling member for cooling the metal substrate is in contact with a portion of the metal substrate where the semiconductor element is not provided. May be provided.

以下に図面を参照しつつ本発明の半導体装置について具体的に説明するが、本発明の半導体装置は以下の構成のみに限定されるものではない。
図１は本発明の半導体装置の主要部の構成の一例について示す模式断面図である。図１において、半導体装置１００は、放熱板（金属基体）１０と、ＤＬＣ膜（絶縁性非晶質炭素膜）１２と、Ｓｉ密着層１４と、積層電極（積層金属体）１６と、半導体素子２６と、から構成されている。尚、本発明は図１に示す半導体装置に限定されるものではない。 The semiconductor device of the present invention will be specifically described below with reference to the drawings. However, the semiconductor device of the present invention is not limited to the following configuration.
FIG. 1 is a schematic cross-sectional view showing an example of the configuration of the main part of the semiconductor device of the present invention. In FIG. 1, a semiconductor device 100 includes a heat sink (metal substrate) 10, a DLC film (insulating amorphous carbon film) 12, a Si adhesion layer 14, a laminated electrode (laminated metal body) 16, a semiconductor element. 26. The present invention is not limited to the semiconductor device shown in FIG.

図１からわかるように、半導体装置１００は、放熱板１０上にＤＬＣ膜１２が設けられており、更に、ＤＬＣ膜１２上には、Ｓｉ密着層１４を介して、第一電極層１８と第二電極層２０と第三電極層２２とが順次積層された積層電極１６が設けられている。また、積層電極１６の上側（（以下、図１及びこれ以降において説明する半導体装置の説明に際して、「上」「上側」「上面」とは、金属基体に対して半導体素子が設けられた側の面・方向を意味し、「下」「下側」「下面」とは、金属基体に対して半導体素子が設けられた側と反対側の面・方向を意味するものとする）には、ハンダ層２４を介して半導体素子２６が接合されている。
半導体装置１００は例えば次のようにして作製することができる。まず、放熱板１０上に、ＤＬＣ膜１２をプラズマＣＶＤ等により形成し、その後、形成されたＤＬＣ膜１２上にＳｉをスパッタ等により成膜しＳｉ密着層１４を形成する。次いで、第一電極層１８と第二電極層２０とを真空成膜法により順次形成し、更に第二電極層２０上に第三電極層２２をメッキ処理により形成する。 As can be seen from FIG. 1, in the semiconductor device 100, the DLC film 12 is provided on the heat dissipation plate 10, and the first electrode layer 18 and the first electrode layer 18 are formed on the DLC film 12 via the Si adhesion layer 14. A laminated electrode 16 in which the two electrode layers 20 and the third electrode layer 22 are sequentially laminated is provided. Further, the upper side of the stacked electrode 16 (hereinafter, in the description of the semiconductor device described in FIG. "Bottom", "bottom side", and "bottom surface" mean the surface / direction opposite to the side on which the semiconductor element is provided with respect to the metal base). A semiconductor element 26 is bonded via the layer 24.
The semiconductor device 100 can be manufactured as follows, for example. First, the DLC film 12 is formed on the heat sink 10 by plasma CVD or the like, and then Si is deposited on the formed DLC film 12 by sputtering or the like to form the Si adhesion layer 14. Next, the first electrode layer 18 and the second electrode layer 20 are sequentially formed by a vacuum film forming method, and the third electrode layer 22 is further formed on the second electrode layer 20 by plating.

放熱板（金属基体）１１は、既述したような金属材料から構成されるものであり、例えば、Ｃｕ−Ｍｏ合金基板やＡｌ基板が用いられる。ＤＬＣ膜１２は、放熱板１０と対極との間に直流電圧を印加し、Ｓｉを含有したダイアモンドライクカーボンを放熱板１０の上に形成したものである。また、ＤＬＣ膜１２上にはスパッタによりＳｉ密着層１４が設けられている。積層電極１６は、第一電極層１８、第二電極層２０及び第三電極層２２が積層されたものであり、第一電極層１８はＤＬＣ膜と密着性の高い上述のＰｔから構成されており、スパッタ法により形成されている。第二電極層２０は、第一電極層１８と第三電極層２２との密着性が高く、導電性を有するＣｕで構成されており、電子ビーム蒸着（ＥＢ蒸着）法により第一電極層上に形成されている。尚、第一電極層１８上に第二電極層２０を設けた後、第一電極層１８及び第二電極層には４００〜５００℃でアニール処理が施されている。このアニール処理によりＤＬＣ膜１２、Ｓｉ密着層１４及び第一電極層１８の密着性が高められている。更に、第三電極層２２は、ハンダ層２４との密着性の高いＣｕで形成されており、メッキ法により形成されている。   The heat sink (metal substrate) 11 is made of a metal material as described above, and for example, a Cu—Mo alloy substrate or an Al substrate is used. The DLC film 12 is formed by applying a DC voltage between the radiator plate 10 and the counter electrode, and forming diamond-like carbon containing Si on the radiator plate 10. A Si adhesion layer 14 is provided on the DLC film 12 by sputtering. The laminated electrode 16 is formed by laminating the first electrode layer 18, the second electrode layer 20, and the third electrode layer 22, and the first electrode layer 18 is composed of the above-described Pt having high adhesion to the DLC film. And formed by sputtering. The second electrode layer 20 is composed of Cu having high adhesion between the first electrode layer 18 and the third electrode layer 22 and having conductivity. The second electrode layer 20 is formed on the first electrode layer by electron beam evaporation (EB evaporation). Is formed. In addition, after providing the 2nd electrode layer 20 on the 1st electrode layer 18, the annealing process is performed at 400-500 degreeC to the 1st electrode layer 18 and the 2nd electrode layer. By this annealing treatment, the adhesion of the DLC film 12, the Si adhesion layer 14, and the first electrode layer 18 is enhanced. Furthermore, the third electrode layer 22 is made of Cu having high adhesion to the solder layer 24, and is formed by a plating method.

第三電極層２２と半導体素子２６とはハンダ層２４により接合されている。また、半導体素子２６としては、ＩＧＢＴ素子が設けられている。また、半導体装置１００は、放熱板１０の下面に接するように、半導体素子２６で発生し、放熱板１０に伝導された熱を強制的に冷却するための、空冷や液冷式の冷却部材等を接着して設けてもよい。このような冷却部材を設けることにより、半導体素子２６に発生する熱をより効果的に放散することが可能となる。尚、この際の接着に用いる接着材料としては、例えばグリースや蝋などを用いることができるが、より熱抵抗の低い蝋を用いることが好ましい。   The third electrode layer 22 and the semiconductor element 26 are joined by a solder layer 24. As the semiconductor element 26, an IGBT element is provided. Further, the semiconductor device 100 is an air-cooled or liquid-cooled cooling member for forcibly cooling the heat generated in the semiconductor element 26 and conducted to the heat sink 10 so as to be in contact with the lower surface of the heat sink 10. May be provided by bonding. By providing such a cooling member, heat generated in the semiconductor element 26 can be dissipated more effectively. In addition, as an adhesive material used for adhesion in this case, for example, grease or wax can be used, but it is preferable to use wax having lower thermal resistance.

図１に示す本発明の半導体装置１００は、層構成が簡易であり、また、半導体装置の作製に際して必要なハンダ付けの回数も、従来では２回必要であったのに対して、半導体装置１００では１回で済み、作製工程がより簡易である。   The semiconductor device 100 of the present invention shown in FIG. 1 has a simple layer structure, and the number of times of soldering necessary for manufacturing the semiconductor device is conventionally twice, whereas the semiconductor device 100 is shown in FIG. Then, only one time is required and the manufacturing process is simpler.

また、従来の半導体装置では、絶縁体の厚みが数百μｍ程度であるのに対して、ＤＬＣ膜１２の厚みは既述したように０．１μｍ〜数十μｍ程度の厚みで構成することができる。従って、半導体素子２６と放熱板１０との間隔をより小さくできるために、半導体素子２６で発生した熱が放熱板１０へと伝達しやすく、放熱効率を高くすることができる。   Further, in the conventional semiconductor device, the thickness of the insulator is about several hundreds μm, whereas the thickness of the DLC film 12 is configured to be about 0.1 μm to several tens μm as described above. it can. Therefore, since the space | interval of the semiconductor element 26 and the heat sink 10 can be made smaller, the heat which generate | occur | produced in the semiconductor element 26 can be easily transmitted to the heat sink 10, and heat dissipation efficiency can be made high.

従来の半導体装置と本発明の半導体装置１００とを比較すると、半導体素子に通電した際の発熱量がそれぞれ同じであっても、本発明の半導体装置１００に設けられた半導体素子２６は従来の半導体素子よりも発熱温度をより低く抑えることができるため、短絡耐量やアバランシェ耐量等の過度な温度上昇による半導体素子の破壊がより起こりにくくなる。   Comparing the conventional semiconductor device and the semiconductor device 100 of the present invention, the semiconductor element 26 provided in the semiconductor device 100 of the present invention is the same as the conventional semiconductor device even if the heat generation amount when the semiconductor element is energized is the same. Since the heat generation temperature can be kept lower than that of the element, the semiconductor element is more unlikely to be broken due to an excessive temperature rise such as short circuit resistance and avalanche resistance.

また、半導体素子２６に対して許容される最高発熱温度が同じであっても、本発明の半導体装置１００に設けられた半導体素子２６には、従来の半導体装置に設けられた半導体素子よりもより多くの電流を流すことが可能である。このため、半導体素子として同等のものを用いても本発明の半導体装置１００の方が従来の半導体装置よりもより大きな電流を制御することができる。従って、本発明の半導体装置を複数の半導体素子を用いて構成する場合、使用する半導体素子の数を削減できることから、コストを低減することが可能である。また、従来の半導体装置のように窒化アルミニウムや等の高価なセラミックス製の絶縁板を不要とすることから、コストの大幅な低減が可能である。   Further, even if the maximum heat generation temperature allowed for the semiconductor element 26 is the same, the semiconductor element 26 provided in the semiconductor device 100 of the present invention is more suitable than the semiconductor element provided in the conventional semiconductor device. It is possible to pass a large amount of current. Therefore, even when an equivalent semiconductor element is used, the semiconductor device 100 of the present invention can control a larger current than the conventional semiconductor device. Therefore, in the case where the semiconductor device of the present invention is configured using a plurality of semiconductor elements, the number of semiconductor elements to be used can be reduced, so that the cost can be reduced. Further, since an expensive ceramic insulating plate such as aluminum nitride is not required as in the conventional semiconductor device, the cost can be significantly reduced.

更に、金属の３層構造からなる積層電極１６を有する本発明の半導体装置１００は、ＤＬＣ膜との密着性の高い金属を用いて第一電極層１８を形成し、更にハンダとの密着性の高い金属を用いるとともに、これら金属と密着性の高い金属で第二電極層を形成することで、半導体素子２６のスイッチングによって生じる温度変化に対する耐性が高められており、高い信頼性を有するモジュールを形成することができる。   Furthermore, in the semiconductor device 100 of the present invention having the laminated electrode 16 having a metal three-layer structure, the first electrode layer 18 is formed by using a metal having high adhesion to the DLC film, and further, the adhesion to the solder is improved. By using a high metal and forming the second electrode layer with a metal having high adhesion to these metals, resistance to temperature changes caused by switching of the semiconductor element 26 is enhanced, and a highly reliable module is formed. can do.

次に、図１に示す半導体装置の構成をベースとした半導体装置のより詳細な構成例について説明する。図２は、本発明の半導体装置の他の一例について示した模式断面図であり、具体的には、図１に示す半導体装置の主要部の構成に加えて、主要部を囲む部分や配線等のようなその他の構成についても示したものである。   Next, a more detailed configuration example of the semiconductor device based on the configuration of the semiconductor device illustrated in FIG. 1 will be described. FIG. 2 is a schematic cross-sectional view showing another example of the semiconductor device of the present invention. Specifically, in addition to the configuration of the main part of the semiconductor device shown in FIG. Other configurations such as are also shown.

図２中、半導体装置２００は、引出電極４１及び４２、バスバー５０、５１及び５２、配線６０、６１及び６２、樹脂ブロック７０及び７１、封止用ゲル８０、を備え、その他の符号で表される部材は、図１に示すものと同等の機能・構成を有するものである。なお、図２において、ＤＬＣ膜１２と積層電極１６との間に設けられるＳｉ密着層１４、及び、積層電極１６と半導体素子２６との間に設けられるハンダ層２４については記載を省略してある。   In FIG. 2, the semiconductor device 200 includes extraction electrodes 41 and 42, bus bars 50, 51 and 52, wirings 60, 61 and 62, resin blocks 70 and 71, and a sealing gel 80, which are represented by other symbols. The member having the same function and configuration as those shown in FIG. In FIG. 2, the description of the Si adhesion layer 14 provided between the DLC film 12 and the laminated electrode 16 and the solder layer 24 provided between the laminated electrode 16 and the semiconductor element 26 are omitted. .

半導体装置２００において、放熱板１０の片面には、放熱板１０の片面全面を覆うようにＤＬＣ膜１２が設けられ、ＤＬＣ膜１２上に設けられた積層電極１６を介して半導体素子２６が搭載されている。なお、図２に示す半導体装置２００において、ＤＬＣ膜１２は、放熱板１０の片面全面を覆うように設けられているが、必ずしも放熱板１０の片面全面を覆うように設ける必要はなく、少なくとも半導体素子２６と放熱板１０とが絶縁されるように設けられていればよい。
また、半導体素子２６の積層電極１６が設けられた側と反対側の面には引出電極４１及び４２が設けられている。また、放熱板１０の両側には、放熱板１０が「凹」の字の底辺を成し、「凹」の字の両側の縦線を成すように樹脂ブロック７０及び７１が設けられている。 In the semiconductor device 200, the DLC film 12 is provided on one surface of the heat sink 10 so as to cover the entire surface of the heat sink 10, and the semiconductor element 26 is mounted via the stacked electrode 16 provided on the DLC film 12. ing. In the semiconductor device 200 shown in FIG. 2, the DLC film 12 is provided so as to cover the entire surface of one side of the heat sink 10, but it is not necessarily provided so as to cover the entire surface of one surface of the heat sink 10. It is sufficient that the element 26 and the heat sink 10 are provided so as to be insulated.
Lead electrodes 41 and 42 are provided on the surface of the semiconductor element 26 opposite to the side on which the stacked electrode 16 is provided. Resin blocks 70 and 71 are provided on both sides of the heat sink 10 so that the heat sink 10 forms the bottom of the “concave” character and the vertical lines on both sides of the “concave” character.

樹脂ブロック７０の中央部近傍には、樹脂ブロック７０を横方向に貫くようにバスバー（エミッタ用）５１が設けられており、バスバー５１は配線６１を介して、半導体素子２６のエミッタ電極に相当する引出電極４１と接続されている。また、樹脂ブロック７１の中央部近傍には、樹脂ブロック７１を横方向に貫くようにバスバー（コレクター用）５０が設けられており、バスバー５０の更に上側に樹脂ブロック７１を横方向に貫くようにバスバー（ゲート用）５２が設けられている。バスバー５０は、半導体素子２６のコレクター電極に相当する積層電極１６と配線６０を介して接続されており、バスバー５２は、半導体素子２６のゲート電極に相当する引出電極４２と配線６２を介して接続されている（なお、横方向とは、金属基体の幅方向を意味し、これ以降において説明する半導体装置の説明に際しても同様とする）。   A bus bar (for emitter) 51 is provided in the vicinity of the central portion of the resin block 70 so as to penetrate the resin block 70 in the lateral direction. The bus bar 51 corresponds to the emitter electrode of the semiconductor element 26 via the wiring 61. The lead electrode 41 is connected. Further, a bus bar (for collector) 50 is provided in the vicinity of the center portion of the resin block 71 so as to penetrate the resin block 71 in the lateral direction, and the resin block 71 is penetrated laterally further above the bus bar 50. A bus bar (for gate) 52 is provided. The bus bar 50 is connected to the stacked electrode 16 corresponding to the collector electrode of the semiconductor element 26 via the wiring 60, and the bus bar 52 is connected to the extraction electrode 42 corresponding to the gate electrode of the semiconductor element 26 via the wiring 62. (The horizontal direction means the width direction of the metal substrate, and the same applies to the description of the semiconductor device described below).

また、放熱板１０、樹脂ブロック７０、樹脂ブロック７１で囲まれた空間には、この領域と接しているＤＬＣ膜１２、半導体素子２６、積層電極１６、引出電極４１及び４２、バスバー５０，５１及び５２、配線６０，６１及び６２、樹脂ブロック７０及び７１の部分を外気と遮断するように、封止用ゲル８０が充填してある。   Further, in the space surrounded by the heat radiating plate 10, the resin block 70, and the resin block 71, the DLC film 12, the semiconductor element 26, the laminated electrode 16, the extraction electrodes 41 and 42, the bus bars 50, 51, and 52, the wiring 60, 61 and 62, and the resin blocks 70 and 71 are filled with a sealing gel 80 so as to block the outside air.

なお、図２に示す半導体装置２００のような構成において、半導体装置２００が主に放熱板１０とＤＬＣ膜１２と積層電極１６とからなる１つの半導体素子放熱部材上に複数の半導体素子（例えば、６個のＩＧＢＴ素子）や、ダイオード等が搭載されているような場合には、半導体装置２００の回路構成は例えば図３のように示すことができる。
図３は、図２に示す半導体装置の回路図の一例について示す模式図であり、図３中、Ｂは電源、Ｄ１〜Ｄ６はダイオード、Ｓ１〜Ｓ６はＩＧＢＴ素子（図２中の半導体素子２６に相当する）、Ｇ１〜Ｇ６はゲート電極端子、Ｍ１〜Ｍ３はモータ用端子（三相インバーターを構成）を表す。なお、Ｇ１〜Ｇ６及びＭ１〜Ｍ３は不図示の配線により半導体装置外部に設けられた図示を省略する回路・モータ等と接続されている。 In the configuration like the semiconductor device 200 shown in FIG. 2, the semiconductor device 200 has a plurality of semiconductor elements (for example, on one semiconductor element heat radiation member mainly composed of the heat sink 10, the DLC film 12, and the laminated electrode 16). In the case where six IGBT elements), diodes, and the like are mounted, the circuit configuration of the semiconductor device 200 can be illustrated as shown in FIG. 3, for example.
3 is a schematic diagram showing an example of a circuit diagram of the semiconductor device shown in FIG. 2. In FIG. 3, B is a power source, D1 to D6 are diodes, S1 to S6 are IGBT elements (semiconductor element 26 in FIG. 2). G1 to G6 represent gate electrode terminals, and M1 to M3 represent motor terminals (which constitute a three-phase inverter). Note that G1 to G6 and M1 to M3 are connected to a circuit, a motor, and the like (not shown) provided outside the semiconductor device by wires (not shown).

以上のように本発明の構造体は、半導体素子放熱部材として好適に用いることができ、該半導体素子放熱部材を用いることで信頼性の高い半導体装置を作製することができる。   As described above, the structure of the present invention can be preferably used as a semiconductor element heat dissipation member, and a highly reliable semiconductor device can be manufactured by using the semiconductor element heat dissipation member.

以下に実施例を挙げて本発明を具体的に説明する。但し、本発明は以下の実施例に限定されるものではない。   The present invention will be specifically described below with reference to examples. However, the present invention is not limited to the following examples.

［実施例１］
実施例１では、金属基体（ＣｕＭｏ合金）上に直流プラズマＣＶＤ法によりＤＬＣ膜を形成し、第一電極層としてＣｒを用いた三層構造の積層電極を有する半導体装置の例について説明する。
＜半導体装置の作製＞
Ｃｕが３５ａｔ％及びＭｏが６５ａｔ％からなるクラッド金属板を縦約２２ｍｍ横約３９ｍｍ厚さ３ｍｍの板材に加工し、ヒートシンク用の放熱板（金属基体）を作製した。次に、得られた放熱板をＤＬＣ成膜用の真空チャンバー内の台に設置し、原料ガスとしてメタンガスとテトラメチルシランガスとを、また、希釈ガスとしてアルゴンと水素ガスとを導入した。次いで、台と対極との間に直流電圧を引加して、Ｓｉを含有したダイヤモンドライクカーボンを放熱板の上面に厚さ約３μｍで成膜し、ＤＬＣ膜を形成した。成膜時間は約３０分であった。 [Example 1]
In Example 1, an example of a semiconductor device in which a DLC film is formed on a metal substrate (CuMo alloy) by a direct current plasma CVD method and a stacked electrode having a three-layer structure using Cr as a first electrode layer will be described.
<Fabrication of semiconductor device>
A clad metal plate comprising 35 at% Cu and 65 at% Mo was processed into a plate material having a length of about 22 mm, a width of about 39 mm, and a thickness of 3 mm to produce a heat sink for heat sink (metal substrate). Next, the obtained heat radiating plate was placed on a stand in a vacuum chamber for DLC film formation, and methane gas and tetramethylsilane gas were introduced as source gases, and argon and hydrogen gas were introduced as dilution gases. Next, a DC voltage was applied between the base and the counter electrode, and diamond-like carbon containing Si was formed to a thickness of about 3 μm on the upper surface of the heat radiating plate to form a DLC film. The film formation time was about 30 minutes.

従来技術として、本発明における絶縁性非晶質炭素膜の代わりにダイヤモンドを用いる技術があるが、この場合ダイヤモンドを成膜するのに数時間を要することと比較すると、本発明は、格段に短時間で絶縁膜を形成でき、成膜に要する製造コストも大幅に削減できた。   As a conventional technique, there is a technique of using diamond instead of the insulating amorphous carbon film in the present invention. In this case, the present invention is much shorter than that in which it takes several hours to form a diamond. The insulation film could be formed in time, and the manufacturing cost required for film formation could be greatly reduced.

その後、ＤＬＣ膜の表面に第一電極層としてＣｒを電子ビーム蒸着（以下、「ＥＢ蒸着」という場合がある。）によって約０．２μｍの厚さでメタライズした。具体的には、まず、開口部のサイズが縦約３５ｍｍ×横約１８ｍｍであり、厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクをＤＬＣ膜の表面に治具により密着させ、ＥＢ蒸着装置内のブラネタリー式基体ホルダーに設置した。次いで、ＥＢ蒸着装置のチャンバー内を２×１０-6ｔｏｒｒ（約２６６．６×１０-6Ｐａ）以上の真空状態となるように排気した後、放熱板と純度９９．９％のＣｒ粒を入れたハース（坩堝）との間に８ｋＶの電圧を印加し、０．２５Ａの電流を８分間流し、ＥＢ蒸着によってＣｒからなる約０．２μｍの第一電極層を形成した。 Thereafter, Cr was metallized on the surface of the DLC film to a thickness of about 0.2 μm by electron beam vapor deposition (hereinafter sometimes referred to as “EB vapor deposition”) as a first electrode layer. Specifically, first, the size of the opening is about 35 mm in length × about 18 mm in width, and the thickness is about 0.1 mm. A 1 mm SUS metal mask was brought into close contact with the surface of the DLC film with a jig and placed on a planetary substrate holder in the EB deposition apparatus. Next, after evacuating the inside of the chamber of the EB deposition apparatus to a vacuum state of 2 × 10 −6 torr (about 266.6 × 10 −6 Pa) or more, the heat sink and Cr particles having a purity of 99.9% A voltage of 8 kV was applied to the inserted hearth (crucible), a current of 0.25 A was applied for 8 minutes, and a first electrode layer of about 0.2 μm made of Cr was formed by EB evaporation.

続けて、真空状態のチャンバー内で、ハースを純度９９．９９％のＣｕ粒を入れたものと交換し、８ｋＶの印加電圧で０．４０Ａの電流を約１３分間流して、第一電極層の上にＣｕからなる厚さ０．５μｍの第二電極層を形成し、Ｃｒ／Ｃｕの積層膜を得た。Ｃｒ／Ｃｕ積層膜は、前記メタルマスクの開口部にだけ成膜され、電極及び配線をかたち作る。   Subsequently, in a vacuum chamber, the hearth was replaced with one containing 99.99% purity Cu grains, and a current of 0.40 A was applied at an applied voltage of 8 kV for about 13 minutes to A second electrode layer made of Cu and having a thickness of 0.5 μm was formed thereon to obtain a Cr / Cu laminated film. The Cr / Cu laminated film is formed only on the opening of the metal mask to form electrodes and wiring.

第二電極層までを形成した放熱板をＥＢ蒸着チャンバーから取り出し、Ｃｒ／Ｃｕ積層膜の一端をクリップによってリード線と接続し、ビーカー内に設置した。ビーカーには、硫酸銅を主体とするめっき液が満たされており、更に対極として銅版を設置した。外部電源から、Ｃｒ／Ｃｕ積層膜に負電圧を印加し、また対極に正電圧を印加して、電気めっきによりＣｒ／Ｃｕ積層膜上に第三電極層として厚さ１２μｍのＣｕ厚膜を形成した。
この際、めっき時間を長くすることにより、第三金属層であるＣｕの厚さを３６μｍにすることが可能であった。
更にこのＣｒ／Ｃｕが積層された積層電極に縦１２．３ｍｍ×横９．３ｍｍのＩＧＢＴ素子をハンダ付により接合し、実施例１の半導体装置とした。 The heat radiating plate formed up to the second electrode layer was taken out from the EB vapor deposition chamber, one end of the Cr / Cu laminated film was connected to the lead wire with a clip, and was placed in a beaker. The beaker was filled with a plating solution mainly composed of copper sulfate, and a copper plate was installed as a counter electrode. A negative voltage is applied to the Cr / Cu laminated film from an external power source, and a positive voltage is applied to the counter electrode, and a 12 μm thick Cu thick film is formed as a third electrode layer on the Cr / Cu laminated film by electroplating. did.
At this time, by increasing the plating time, the thickness of Cu as the third metal layer could be reduced to 36 μm.
Further, an IGBT element having a length of 12.3 mm and a width of 9.3 mm was joined to the laminated electrode on which Cr / Cu was laminated by soldering to obtain the semiconductor device of Example 1.

（信頼性試験〉
得られた半導体装置を、冷熱衝撃試験機（ＴＳＶ−４０ｈｔ、タバイ・エスペック（株）（現エスペック（株））製）内の棚に設置し、大気中、−４０℃及び＋１０５℃の間で、温度上昇及び温度下降を各々２０分間隔で繰り返し、気相冷熱サイクル試験を行なった。この際、温度サイクル１回で、温度上昇及び温度下降がそれぞれ１回づつ行われる。規格された３０００回の温度サイクルを行なった後、半導体装置を取り出し、外観検査を行なったところ、電極等の剥離は認められず、密着性が高く、信頼性の高い半導体装置であることが分った。 (Reliability test>
The obtained semiconductor device was placed on a shelf in a thermal shock tester (TSV-40ht, Tabai Espec Co., Ltd. (currently Espec Co., Ltd.)), and in the atmosphere, between −40 ° C. and + 105 ° C. Then, the temperature increase and the temperature decrease were repeated at intervals of 20 minutes, respectively, and a gas phase cooling / heating cycle test was conducted. At this time, the temperature increase and the temperature decrease are performed once each in one temperature cycle. After performing the standardized 3000 temperature cycles, the semiconductor device was taken out and the appearance was inspected. As a result, it was found that the semiconductor device was a highly reliable semiconductor device with high adhesion and no peeling. It was.

（電気特性〉
チップ端から、幅１０ｍｍで配線を引き出したパターンにおいて、コレクター電流２００Ａを流し、１０ｍｍ離れた位置で実施例１の半導体装置の電圧降下を測定したところ０．３Ｖであった。これは、素子自体の電圧降下（オン抵抗）約２Ｖと比較して小さい値であり、横方向に大電流を流しても問題がないことが明らかとなった。 (Electrical characteristics)
In a pattern in which wiring was drawn with a width of 10 mm from the end of the chip, a collector current of 200 A was passed, and the voltage drop of the semiconductor device of Example 1 was measured at a position 10 mm away. This is a small value compared to the voltage drop (ON resistance) of about 2 V of the element itself, and it has been clarified that there is no problem even if a large current flows in the lateral direction.

［実施例２］
実施例２は、金属基体（Ａｌ）上に直流プラズマＣＶＤ法によりＤＬＣ膜を形成し、第一電極層としてＣｒを用いた三層構造の積層電極を有する半導体装置を作製し、更に引張強度試験用のサンプルを形成した例について説明する。
＜半導体装置の作製＞
Ａｌからなる金属板（アルミニウム合金（ＪＩＳ：Ａｌ２０１７）の金属材を実施例１と同様に、縦約２２ｍｍ横約３９ｍｍ厚さ約３ｍｍの板材に加工し、ヒートシンク用の放熱板（金属基体）を作製した。得られた放熱板をＤＬＣ成膜用の真空チャンバー内の台に設置し、原料ガスとしてメタンガスとテトラメチルシランガスとを、また、希釈ガスとしてアルゴンと水素ガスとを導入した。次いで、台と対極との間に直流電圧を引加して、Ｓｉを含有したダイヤモンドライクカーボンを放熱板の上面に厚さ約３μｍで成膜し、ＤＬＣ膜を形成した。成膜時間は約３０分であった。
その後、実施例１と同様に開口部のサイズが縦約３５ｍｍ×横約１８ｍｍであり、厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクをＤＬＣ膜の表面に治具により密着させ、ＥＢ蒸着装置内のプラネタリー式基体ホルダーに設置した。実施例１と同じ条件でＥＢ蒸着装置のチャンバー内を真空にし、ＥＢ蒸着によってＣｒからなる厚さ約０．２μｍの第一電極層を形成した。更に、実施例１と同様の条件で、Ｃｕからなる厚さ０．５μｍの第二電極層を形成した。得られた積層膜上に、実施例１と同様にして、電気めっきにより厚さ１２μｍのＣｕ厚膜からなる第三電極層を形成した。次いで、このＣｒ／Ｃｕが積層された積層電極に縦１２．３ｍｍ×横９．３ｍｍのＩＧＢＴ素子をハンダ付により接合し、実施例２の半導体装置とした。 [Example 2]
In Example 2, a DLC film is formed on a metal substrate (Al) by DC plasma CVD, a semiconductor device having a three-layer stacked electrode using Cr as the first electrode layer is manufactured, and further a tensile strength test is performed. An example of forming a sample for use will be described.
<Fabrication of semiconductor device>
A metal plate made of Al (aluminum alloy (JIS: Al2017) metal material was processed into a plate material having a length of about 22 mm, a width of about 39 mm and a thickness of about 3 mm in the same manner as in Example 1, and a heat sink for heat sink (metal substrate) was formed. The obtained heat radiating plate was placed on a base in a vacuum chamber for DLC film formation, and methane gas and tetramethylsilane gas were introduced as source gases, and argon and hydrogen gas were introduced as dilution gases. A DC voltage was applied between the base and the counter electrode, and diamond-like carbon containing Si was formed on the upper surface of the heat sink with a thickness of about 3 μm to form a DLC film for about 30 minutes. Met.
After that, as in Example 1, the size of the opening is about 35 mm long by about 18 mm wide and the thickness is about 0.00 mm. A 1 mm SUS metal mask was brought into close contact with the surface of the DLC film with a jig and placed on a planetary substrate holder in the EB deposition apparatus. The inside of the chamber of the EB deposition apparatus was evacuated under the same conditions as in Example 1, and a first electrode layer made of Cr and having a thickness of about 0.2 μm was formed by EB deposition. Further, a second electrode layer made of Cu and having a thickness of 0.5 μm was formed under the same conditions as in Example 1. On the obtained laminated film, a third electrode layer made of a Cu thick film having a thickness of 12 μm was formed by electroplating in the same manner as in Example 1. Next, an IGBT element having a length of 12.3 mm and a width of 9.3 mm was joined to the laminated electrode on which Cr / Cu was laminated by soldering to obtain a semiconductor device of Example 2.

（信頼性試験）
得られた実施例２の半導体装置について実施例１と同様の信頼性試験をおこなった。試験後、外観検査を行なったところ、電極等の剥離は認められず、密着性が高く、信頼性の高い半導体装置であることが分った。 (Reliability test)
The obtained semiconductor device of Example 2 was subjected to a reliability test similar to that of Example 1. After the test, an appearance inspection was performed. As a result, it was found that the semiconductor device had high adhesion and high reliability with no peeling of electrodes or the like.

（電気特性〉
実施例１と同様にチップ端から、幅１０ｍｍで配線を引き出したパターンにおいて、コレクター電流２００Ａを流し、１０ｍｍ離れた位置で実施例２の半導体装置の電圧降下を測定したところ０．３Ｖであった。これは、素子自体の電圧降下（オン抵抗）約２Ｖと比較して小さい値であり、横方向に大電流を流しても問題がないことが明らかとなった。 (Electrical characteristics)
Similarly to Example 1, in the pattern in which the wiring was drawn out from the chip edge with a width of 10 mm, a collector current of 200 A was passed, and the voltage drop of the semiconductor device of Example 2 was measured at a position 10 mm away. . This is a small value compared to the voltage drop (ON resistance) of about 2 V of the element itself, and it has been clarified that there is no problem even if a large current flows in the lateral direction.

＜引張試験用サンプルの形成＞
前記半導体装置の作製と同様にしてＡｌからなる放熱基体の上にＳｉを含有した絶縁性のＤＬＣ膜を厚さが約３μｍとなるように形成した。次いで、直径４ｍｍの円形の開口部を有し厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクを、ＤＬＣ膜の表面に治具により密着させ、ＥＢ蒸着装置内のブラネタリー式基体ホルダーに設置した。実施例１と同じ条件でＥＢ蒸着装置のチャンバー内を真空にし、ＥＢ蒸着によってＣｒからなる厚さ約０．２μｍの第一電極層を形成した。更に、実施例１と同様の条件で、Ｃｕからなる厚さ０．５μｍの第二電極層を形成した。この際、Ｃｒ／Ｃｕ積層膜は、メタルマスクの開口部にだけ成膜されていた。 <Formation of tensile test sample>
In the same manner as in the fabrication of the semiconductor device, an insulating DLC film containing Si was formed on the heat dissipation base made of Al so as to have a thickness of about 3 μm. Next, it has a circular opening with a diameter of 4 mm and a thickness of about 0.1 mm. A 1 mm SUS metal mask was brought into close contact with the surface of the DLC film with a jig and placed on a planetary substrate holder in the EB deposition apparatus. The inside of the chamber of the EB deposition apparatus was evacuated under the same conditions as in Example 1, and a first electrode layer made of Cr and having a thickness of about 0.2 μm was formed by EB deposition. Further, a second electrode layer made of Cu and having a thickness of 0.5 μm was formed under the same conditions as in Example 1. At this time, the Cr / Cu laminated film was formed only at the opening of the metal mask.

次いで、実施例１と同様にして、Ｃｒ／Ｃｕ積層膜上に電気めっきにより第三電極層として厚さ１２μｍのＣｕ厚膜を形成した。更に、この電極上にハンダ接合のためのネジ（頭部に直径約４ｍｍの平坦部を有する真鍮製のネジ）をハンダ付けし、実施例２における引張試験用のサンプルを形成した。   Next, in the same manner as in Example 1, a 12 μm thick Cu thick film was formed as a third electrode layer on the Cr / Cu laminated film by electroplating. Further, a screw for soldering (a brass screw having a flat part with a diameter of about 4 mm on the head) was soldered on the electrode, and a sample for a tensile test in Example 2 was formed.

（引張試験）
引張試験機として、本体の上面に台座を有し、本体後方から上に向けて支柱が伸び、該支柱上部にアームが取付けられている構造を有する引張試験機（プッシュプルスタンドＳＶ−２０１型（（株）イマダ製）を用いて、引張試験用のサンプルについて引張強度を測定した。尚、引張試験機のアーム（デジタルフォースゲージＳＰＲＳＨ１００Ｔ型（（株）イマダ製）には力を測定するゲージが吊り下げられており、該ゲージの下端にはチャックが取り付けられている。また、チャック下端には雌ネジが切ってある。 (Tensile test)
As a tensile tester, a tensile tester (push-pull stand SV-201 type) has a structure in which a pedestal is provided on the upper surface of the main body, a column extends from the rear to the upper side, and an arm is attached to the upper part of the column. The tensile strength of the sample for tensile test was measured using Imada Co., Ltd. Note that the arm of the tensile tester (digital force gauge SPRSH100T type (manufactured by Imada Co., Ltd.)) has a gauge for measuring force. A chuck is attached to the lower end of the gauge, and a female screw is cut at the lower end of the chuck.

まず、引張試験用のサンプルの放熱板を、引張試験機の台座にボルトで固定した。また、サンプルにハンダ付けされたネジを、引張試験機のチャックに取り付けた。本試験においては、支柱が伸びることにより、台座とアームとの間が伸張し、サンプルに引っ張りの力が掛かるようになっている。支柱の伸びる速度を０．５ｍｍ／分としてサンプルを伸張し、ゲージの出力をペンレコーダに出力して、破断する直前の最大加重を読み取り、単位面積あたりの最大加重を引張強度とした。この際、実施例２のサンプルにおける引張強度は２．９ＭＰａであった。   First, the heat sink of the sample for a tensile test was fixed with the volt | bolt to the base of the tensile tester. Moreover, the screw soldered to the sample was attached to the chuck of the tensile tester. In this test, when the column is extended, the space between the pedestal and the arm is extended, and a tensile force is applied to the sample. The sample was stretched at a speed of 0.5 mm / min. The output of the gauge was output to a pen recorder, the maximum weight immediately before breaking was read, and the maximum weight per unit area was taken as the tensile strength. At this time, the tensile strength of the sample of Example 2 was 2.9 MPa.

［実施例３〜４］
実施例３及び４は、金属基体（Ａｌ）上に直流プラズマＣＶＤ法によりＤＬＣ膜を形成し、第一電極層として、それぞれＮｉ又はＡｌを用いた三層構造の積層電極を有する半導体装置を作製し、更に引張強度試験用のサンプルを形成した例について説明する。
＜半導体装置の作製＞
Ａｌからなる金属板（アルミニウム合金（ＪＩＳ：Ａ２０１７）の金属材を実施例１と同様に、縦約２２ｍｍ横約３９ｍｍ厚さ約３ｍｍの板材に加工し、ヒートシンク用の放熱板（金属基体）を作製した。得られた放熱板をＤＬＣ成膜用の真空チャンバー内の台に設置し、原料ガスとしてメタンガスとテトラメチルシランガスとを、また、希釈ガスとしてアルゴンと水素ガスとを導入した。次いで、台と対極との間に直流電圧を引加して、Ｓｉを含有したダイヤモンドライクカーボンを放熱板の上面に厚さ約３μｍで成膜し、ＤＬＣ膜を形成した。成膜時間は約３０分であった。 [Examples 3 to 4]
In Examples 3 and 4, a DLC film is formed on a metal substrate (Al) by direct current plasma CVD, and a semiconductor device having a three-layer stacked electrode using Ni or Al as the first electrode layer is manufactured. Further, an example in which a sample for a tensile strength test is formed will be described.
<Fabrication of semiconductor device>
A metal plate made of Al (aluminum alloy (JIS: A2017) metal material was processed into a plate material of about 22 mm in length, about 39 mm in width, and about 3 mm in thickness in the same manner as in Example 1, and a heat sink for heat sink (metal substrate) was formed. The obtained heat radiating plate was placed on a base in a vacuum chamber for DLC film formation, and methane gas and tetramethylsilane gas were introduced as source gases, and argon and hydrogen gas were introduced as dilution gases. A DC voltage was applied between the base and the counter electrode, and diamond-like carbon containing Si was formed on the upper surface of the heat sink with a thickness of about 3 μm to form a DLC film for about 30 minutes. Met.

その後、実施例１と同様に、開口部のサイズが縦約３５ｍｍ×横約１８ｍｍであり、厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクをＤＬＣ膜の表面に治具により密着させ、ＥＢ蒸着装置内のプラネタリー式基体ホルダーに設置した。実施例１と同じ条件でＥＢ蒸着装置のチャンバー内を真空にし、ＥＢ蒸着によって厚さ約０．２μｍの第一電極層を形成した。この際、実施例３では、９９．９％のＮｉ粒を入れたハースを用いてＮｉからなる第一電極層を形成し、実施例４では、９９．９％のＡｌ粒を入れたハースを用いてＡｌからなる第一電極層を形成した。続けて、各々の第一電極層上に実施例１と同じ条件でＣｕからなる厚さ０．５μｍの第二電極層を形成し、Ｎｉ／ＣｕまたはＡｌ／Ｃｕ積層膜を形成した。   Thereafter, as in Example 1, the size of the opening is about 35 mm long × about 18 mm wide, and the thickness is about 0.00 mm. A 1 mm SUS metal mask was brought into close contact with the surface of the DLC film with a jig and placed on a planetary substrate holder in the EB deposition apparatus. The inside of the chamber of the EB deposition apparatus was evacuated under the same conditions as in Example 1, and a first electrode layer having a thickness of about 0.2 μm was formed by EB deposition. At this time, in Example 3, a first electrode layer made of Ni was formed using a hearth containing 99.9% Ni grains, and in Example 4, a hearth containing 99.9% Al grains was used. A first electrode layer made of Al was used. Subsequently, a second electrode layer made of Cu having a thickness of 0.5 μm was formed on each first electrode layer under the same conditions as in Example 1 to form a Ni / Cu or Al / Cu laminated film.

得られた積層膜上に、実施例１と同様にして、電気めっきにより厚さ１２μｍのＣｕ厚膜からなる第三電極層を形成した。次いで、このＮｉ／Ｃｕ又はＡｌ／Ｃｕが積層された積層電極に縦１２．３ｍｍ×横９．３ｍｍのＩＧＢＴ素子をハンダ付により接合し、実施例３及び４の半導体装置とした。   On the obtained laminated film, a third electrode layer made of a Cu thick film having a thickness of 12 μm was formed by electroplating in the same manner as in Example 1. Next, an IGBT element having a length of 12.3 mm and a width of 9.3 mm was joined to the laminated electrode on which Ni / Cu or Al / Cu was laminated by soldering to obtain semiconductor devices of Examples 3 and 4.

（信頼性試験）
得られた実施例３及び４の半導体装置について実施例１と同様の信頼性試験をおこなった。試験後、外観検査を行なったところ、電極等の剥離は認められず、密着性が高く、信頼性の高い半導体装置であることが分った。 (Reliability test)
The same reliability tests as in Example 1 were performed on the obtained semiconductor devices of Examples 3 and 4. After the test, an appearance inspection was performed. As a result, it was found that the semiconductor device had high adhesion and high reliability with no peeling of electrodes or the like.

（電気特性〉
実施例１と同様にチップ端から、幅１０ｍｍで配線を引き出したパターンにおいて、コレクター電流２００Ａを流し、１０ｍｍ離れた位置で実施例３及び４の半導体装置の電圧降下を測定したところ０．３Ｖであった。これは、素子自体の電圧降下（オン抵抗）約２Ｖと比較して小さい値であり、横方向に大電流を流しても問題がないことが明らかとなった。 (Electrical characteristics)
In the same manner as in Example 1, in the pattern in which wiring was drawn out from the chip end with a width of 10 mm, a collector current of 200 A was passed, and the voltage drop of the semiconductor devices of Examples 3 and 4 was measured at a position 10 mm away. there were. This is a small value compared to the voltage drop (ON resistance) of about 2 V of the element itself, and it has been clarified that there is no problem even if a large current flows in the lateral direction.

＜引張試験用サンプルの形成＞
前記半導体装置の作製と同様にしてＡｌからなる放熱基体の上にＳｉを含有した絶縁性のＤＬＣ膜を厚さが約３μｍとなるように形成した。次いで、直径４ｍｍの円形の開口部を有し厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクを、ＤＬＣ膜の表面に治具により密着させ、ＥＢ蒸着装置内のブラネタリー式基体ホルダーに設置した。実施例３及び４における半導体装置の製造方法と同じ条件でＥＢ蒸着装置のチャンバー内を真空にし、ＥＢ蒸着によってＮｉ又はＡｌからなる厚さ約０．２μｍの第一電極層をそれぞれ形成した。更に、実施例１と同様の条件で、Ｃｕからなる厚さ０．５μｍの第二電極層を形成した。この際、積層膜は、メタルマスクの開口部にだけ成膜されていた。 <Formation of tensile test sample>
In the same manner as in the fabrication of the semiconductor device, an insulating DLC film containing Si was formed on the heat dissipation base made of Al so as to have a thickness of about 3 μm. Next, it has a circular opening with a diameter of 4 mm and a thickness of about 0.1 mm. A 1 mm SUS metal mask was brought into close contact with the surface of the DLC film with a jig and placed on a planetary substrate holder in the EB deposition apparatus. The inside of the chamber of the EB deposition apparatus was evacuated under the same conditions as in the semiconductor device manufacturing method in Examples 3 and 4, and a first electrode layer made of Ni or Al and having a thickness of about 0.2 μm was formed by EB deposition. Further, a second electrode layer made of Cu and having a thickness of 0.5 μm was formed under the same conditions as in Example 1. At this time, the laminated film was formed only at the opening of the metal mask.

次いで、実施例１と同様にして、Ｎｉ／Ｃｕ又はＡｌ／Ｃｕ積層膜上に電気めっきにより第三電極層として厚さ１２μｍのＣｕ厚膜を形成した。更に、この電極上にハンダ接合のためのネジ（頭部に直径約４ｍｍの平坦部を有する真鍮製のネジ）をハンダ付けし、実施例３及び４における引張試験用のサンプルを形成した。   Subsequently, similarly to Example 1, a Cu thick film having a thickness of 12 μm was formed as a third electrode layer on the Ni / Cu or Al / Cu laminated film by electroplating. Further, a screw for soldering (a brass screw having a flat part with a diameter of about 4 mm on the head) was soldered on the electrode, and samples for tensile tests in Examples 3 and 4 were formed.

（引張試験）
実施例２と同様の引張試験機を用いて、実施例３及び４における引張試験用のサンプルについて引張試験を行なった。実施例３のサンプルの引張強度は１．８ＭＰａであり、実施例４のサンプルの引張強度は０．５Ｍｐａであった。 (Tensile test)
Using the same tensile tester as in Example 2, tensile tests were performed on the samples for tensile tests in Examples 3 and 4. The tensile strength of the sample of Example 3 was 1.8 MPa, and the tensile strength of the sample of Example 4 was 0.5 MPa.

［実施例５］
実施例５は、金属基体（Ｐｄ）上に直流プラズマＣＶＤ法によりＤＬＣ膜を形成し、スパッタ法によりＰｄからなる第一電極層を形成した三層構造の積層電極を有する半導体装置を作製し、更に引張強度試験用のサンプルを形成した例について説明する。
＜半導体装置の製造方法＞
実施例２と同様にして、Ａｌからなるヒートシンク用の放熱板を作製し、該放熱板上面に厚さ３μｍのＳｉを含有したＤＬＣ膜を形成した。また、実施例２と同様にして、開口部のサイズが縦約３５ｍｍ×横約１８ｍｍであり、厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクをＤＬＣ膜の表面に治具により密着させた。 [Example 5]
In Example 5, a semiconductor device having a three-layer stacked electrode in which a DLC film is formed on a metal substrate (Pd) by a direct current plasma CVD method and a first electrode layer made of Pd is formed by a sputtering method, Further, an example in which a sample for a tensile strength test is formed will be described.
<Method for Manufacturing Semiconductor Device>
A heat sink for heat sink made of Al was produced in the same manner as in Example 2, and a DLC film containing Si having a thickness of 3 μm was formed on the upper surface of the heat sink. In the same manner as in Example 2, the size of the opening is about 35 mm in length × about 18 mm in width, and the thickness is about 0.1 mm. A 1 mm SUS metal mask was adhered to the surface of the DLC film with a jig.

次いで、スパッタ装置内を、１０-6ｔｏｒｒ（約２６６．６×１０-6Ｐａ）以上の真空度となるように排気した後、排気系を切替えて、流量２０ｓｃｃｍ（standard cc/min、0 ℃におけるcc/min）でＡｒを流し圧力を約５×１０-3Ｔｏｒｒ（６６６．６×１０-3）に保ち、Ｐｄターゲットと基体との間に交流電圧ＤＣ４３０Ｖを印加した。約４分間スパッタを行い、厚さ０．２μｍの第一電極層を形成した。 Next, the inside of the sputtering apparatus was evacuated to a vacuum of 10 −6 torr (about 266.6 × 10 −6 Pa) or more, and then the exhaust system was switched to a flow rate of 20 sccm (standard cc / min, 0 ° C.). The pressure was maintained at about 5 × 10 −3 Torr (666.6 × 10 −3 ), and an AC voltage of DC 430 V was applied between the Pd target and the substrate. Sputtering was performed for about 4 minutes to form a first electrode layer having a thickness of 0.2 μm.

次いで、ターゲットをＣｕに交換し、続けて厚さ０．５μｍの第二電極層を形成し、Ｐｄ／Ｃｕ積層膜を得た。具体的には、ターゲットをＣｕに交換した後、一旦１０-6Ｔｏｒｒ以上の真空度にし、再び流量２０ｓｃｃｍでＡｒを流した。次いで、Ｃｕターゲットと基体との間に交流電圧ＤＣ４１０〜４３０Ｖの間で調整しながら電圧を印加し、約１２分間スパッタを行なってＣｕからなる第二電極層を形成した。
更に、実施例１と同様に、Ｐｄ／Ｃｕの積層膜上に電気めっきにより厚さ１２μｍのＣｕ厚膜を第三電極層として形成した。次いで、このＣｒ／Ｃｕが積層された積層電極に縦１２．３ｍｍ×横９．３ｍｍのＩＧＢＴ素子をハンダ付により接合し、実施例５の半導体装置とした。 Subsequently, the target was replaced with Cu, and subsequently, a second electrode layer having a thickness of 0.5 μm was formed to obtain a Pd / Cu laminated film. Specifically, after exchanging the target with Cu, a vacuum degree of 10 −6 Torr or more was once set, and Ar was flowed again at a flow rate of 20 sccm. Next, a voltage was applied between the Cu target and the substrate while adjusting between AC voltages DC410 to 430V, and sputtering was performed for about 12 minutes to form a second electrode layer made of Cu.
Further, as in Example 1, a Cu thick film having a thickness of 12 μm was formed as a third electrode layer on the Pd / Cu laminated film by electroplating. Next, an IGBT element having a length of 12.3 mm and a width of 9.3 mm was joined to the laminated electrode on which Cr / Cu was laminated by soldering to obtain a semiconductor device of Example 5.

（信頼性試験）
得られた実施例５の半導体装置について実施例１と同様の信頼性試験をおこなった。試験後、外観検査を行なったところ、電極等の剥離は認められず、密着性が高く、信頼性の高い半導体装置であることが分った。 (Reliability test)
The obtained semiconductor device of Example 5 was subjected to the same reliability test as in Example 1. After the test, an appearance inspection was performed. As a result, it was found that the semiconductor device had high adhesion and high reliability with no peeling of electrodes or the like.

（電気特性〉
実施例１と同様にチップ端から、幅１０ｍｍで配線を引き出したパターンにおいて、コレクター電流２００Ａを流し、１０ｍｍ離れた位置で実施例５の半導体装置の電圧降下を測定したところ０．３Ｖであった。これは、素子自体の電圧降下（オン抵抗）約２Ｖと比較して小さい値であり、横方向に大電流を流しても問題がないことが明らかとなった。 (Electrical characteristics)
In the same manner as in Example 1, in the pattern in which wiring was drawn out from the chip end with a width of 10 mm, a collector current of 200 A was passed and the voltage drop of the semiconductor device of Example 5 was measured at a position 10 mm away. . This is a small value compared to the voltage drop (ON resistance) of about 2 V of the element itself, and it has been clarified that there is no problem even if a large current flows in the lateral direction.

＜引張試験用サンプルの形成＞
前記半導体装置の作製と同様にしてＡｌからなる放熱基体の上にＳｉを含有した絶縁性のＤＬＣ膜を厚さが約３μｍとなるように形成した。次いで、直径４ｍｍの円形の開口部を有し厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクを、ＤＬＣ膜の表面に治具により密着させ、スパッタ装置に設置した。次いで、実施例５における半導体装置の製造方法と同じ条件でスパッタ法によってＰｄからなる厚さ約０．２μｍの第一電極層を形成した。更に、実施例５の半導体装置の製造方法と同様の条件で、Ｃｕからなる厚さ０．５μｍの第二電極層を形成した。この際、Ｐｄ／Ｃｕ積層膜は、メタルマスクの開口部にだけ成膜されていた。 <Formation of tensile test sample>
In the same manner as in the fabrication of the semiconductor device, an insulating DLC film containing Si was formed on the heat dissipation base made of Al so as to have a thickness of about 3 μm. Next, it has a circular opening with a diameter of 4 mm and a thickness of about 0.1 mm. A 1 mm metal mask made of SUS was brought into close contact with the surface of the DLC film with a jig and placed in a sputtering apparatus. Next, a first electrode layer made of Pd and having a thickness of about 0.2 μm was formed by sputtering under the same conditions as in the semiconductor device manufacturing method in Example 5. Further, a second electrode layer made of Cu and having a thickness of 0.5 μm was formed under the same conditions as in the semiconductor device manufacturing method of Example 5. At this time, the Pd / Cu laminated film was formed only at the opening of the metal mask.

次いで、実施例１と同様にして、Ｐｄ／Ｃｕ積層膜上に電気めっきにより第三電極層として厚さ１２μｍのＣｕ厚膜を形成した。更に、この電極上にハンダ接合のためのネジ（頭部に直径約４ｍｍの平坦部を有する真鍮製のネジ）をハンダ付けし、実施例５における引張試験用のサンプルを形成した。   Next, in the same manner as in Example 1, a 12 μm thick Cu thick film was formed as a third electrode layer on the Pd / Cu laminated film by electroplating. Further, a screw for soldering (a brass screw having a flat part with a diameter of about 4 mm on the head) was soldered on the electrode, and a sample for a tensile test in Example 5 was formed.

（引張試験）
実施例２と同様の引張試験機を用いて、実施例５における引張試験用のサンプルについて引張試験を行なった。実施例５のサンプルの引張強度は１．３ＭＰａであった。 (Tensile test)
Using the same tensile testing machine as in Example 2, the tensile test was performed on the sample for tensile test in Example 5. The tensile strength of the sample of Example 5 was 1.3 MPa.

［実施例６〜９］
実施例６〜９は、金属基体（Ａｌ）上に直流プラズマＣＶＤ法によりＤＬＣ膜を形成し、第一電極層として、それぞれＣｏ，Ｔｉ，Ｃｒ又はＡｌを用いた三層構造の積層電極を有し、更に、ＤＬＣ膜と積層電極との間にＳｉからなる密着層を有し、且つ、第一及び第二電極層の形成の際に熱処理（アニール処理）を施して半導体装置を作製し、更に引張強度試験用のサンプルを形成した例について説明する。
＜半導体装置の作製＞
実施例２と同様にして、Ａｌからなるヒートシンク用の放熱板を作製し、該放熱板上面に厚さ３μｍのＳｉを含有したＤＬＣ膜を形成した。また、実施例２と同様にして、開口部のサイズが縦約３５ｍｍ×横約１８ｍｍであり、厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクをＤＬＣ膜の表面に治具により密着させた。 [Examples 6 to 9]
In Examples 6 to 9, a DLC film is formed on a metal substrate (Al) by DC plasma CVD, and a laminated electrode having a three-layer structure using Co, Ti, Cr, or Al is used as the first electrode layer. In addition, there is an adhesion layer made of Si between the DLC film and the laminated electrode, and a heat treatment (annealing treatment) is performed when forming the first and second electrode layers, and a semiconductor device is manufactured. Further, an example in which a sample for a tensile strength test is formed will be described.
<Fabrication of semiconductor device>
A heat sink for heat sink made of Al was produced in the same manner as in Example 2, and a DLC film containing Si having a thickness of 3 μm was formed on the upper surface of the heat sink. In the same manner as in Example 2, the size of the opening is about 35 mm in length × about 18 mm in width, and the thickness is about 0.1 mm. A 1 mm SUS metal mask was adhered to the surface of the DLC film with a jig.

次いで、スパッタ装置を用い、Ｓｉを約０．２μｍの厚さで成膜し、これを密着層とした。即ち、一旦１０-6Ｔｏｒｒ以上の真空度にした後、流量２０ｓｃｃｍでＡｒを流し、Ｓｉターゲットと基体との間にＲＦ１００Ｗを印加し、約１２分間スパッタを行なって密着層を形成した。 Next, a sputtering apparatus was used to form Si with a thickness of about 0.2 μm, which was used as an adhesion layer. That is, once the vacuum was 10 −6 Torr or higher, Ar was flowed at a flow rate of 20 sccm, RF 100 W was applied between the Si target and the substrate, and sputtering was performed for about 12 minutes to form an adhesion layer.

次いで、放熱板をスパッタ装置から取り出した後、ＥＢ蒸着装置に設置した。実施例１と同じ条件でＥＢ蒸着装置のチャンバー内を真空にし、ＥＢ蒸着によって厚さ約０．２μｍの第一電極層を前記密着層上に形成した。この際、実施例６では、９９％のＣｏ粒を入れたハースを用いてＣｏからなる第一電極層を形成し、実施例７では、９９．９％のＴｉ粒を入れたハースを用いてＴｉからなる第一電極層を形成し、実施例８では、９９．９％のＣｒ粒を入れたハースを用いてＣｒからなる第一電極層を形成し、実施例９では、９９．９％のＡｌ粒を入れたハースを用いてＴｉからなる第一電極層を形成した。続けて、各々の第一電極層上に実施例１と同じ条件でＣｕからなる厚さ０．５μｍの第二電極層を形成し、それぞれＣｏ／Ｃｕ、Ｔｉ／Ｃｕ、Ｃｒ／ＣｕまたはＡｌ／Ｃｕ積層膜を形成した。   Next, after removing the heat sink from the sputtering apparatus, it was installed in an EB vapor deposition apparatus. The chamber of the EB vapor deposition apparatus was evacuated under the same conditions as in Example 1, and a first electrode layer having a thickness of about 0.2 μm was formed on the adhesion layer by EB vapor deposition. At this time, in Example 6, a first electrode layer made of Co was formed using a hearth containing 99% Co grains, and in Example 7, a hearth containing 99.9% Ti grains was used. A first electrode layer made of Ti is formed, and in Example 8, a first electrode layer made of Cr is formed using a hearth containing 99.9% Cr grains, and in Example 9, 99.9% A first electrode layer made of Ti was formed using a hearth containing Al grains. Subsequently, a second electrode layer made of Cu having a thickness of 0.5 μm is formed on each first electrode layer under the same conditions as in Example 1, and Co / Cu, Ti / Cu, Cr / Cu, or Al / A Cu laminated film was formed.

第二電極層まで形成された放熱板をＥＢ蒸着チャンバーから取り出し、アニール炉内の試料台に設置した。次いで、大気圧、水素雰囲気中４００℃で３０分間熱処理（アニール処理）を行った。熱処理後、得られた積層膜上に、実施例１と同様にして、電気めっきにより厚さ１２μｍのＣｕ厚膜からなる第三電極層を形成した。次いで、このＣｏ／Ｃｕ、Ｔｉ／Ｃｕ、Ｃｒ／Ｃｕ又はＡｌ／Ｃｕが積層された積層電極に縦１２．３ｍｍ×横９．３ｍｍのＩＧＢＴ素子をハンダ付により接合し、実施例６〜９の半導体装置とした。   The heat radiating plate formed up to the second electrode layer was taken out from the EB deposition chamber and placed on the sample stage in the annealing furnace. Next, heat treatment (annealing treatment) was performed at 400 ° C. for 30 minutes in an atmospheric pressure and hydrogen atmosphere. After the heat treatment, a third electrode layer made of a Cu thick film having a thickness of 12 μm was formed by electroplating in the same manner as in Example 1 on the obtained laminated film. Next, an IGBT element having a length of 12.3 mm and a width of 9.3 mm was joined to the laminated electrode laminated with Co / Cu, Ti / Cu, Cr / Cu, or Al / Cu by soldering. A semiconductor device was obtained.

（信頼性試験）
得られた実施例６〜９の半導体装置について実施例１と同様の信頼性試験をおこなった。試験後、外観検査を行なったところ、電極等の剥離は認められず、密着性が高く、信頼性の高い半導体装置であることが分った。 (Reliability test)
The same reliability tests as in Example 1 were performed on the obtained semiconductor devices of Examples 6-9. After the test, an appearance inspection was performed. As a result, it was found that the semiconductor device had high adhesion and high reliability with no peeling of electrodes or the like.

（電気特性〉
実施例１と同様にチップ端から、幅１０ｍｍで配線を引き出したパターンにおいて、コレクター電流２００Ａを流し、１０ｍｍ離れた位置で実施例６〜９の半導体装置の電圧降下を測定したところ各々０．３Ｖであった。これは、素子自体の電圧降下（オン抵抗）約２Ｖと比較して小さい値であり、横方向に大電流を流しても問題がないことが明らかとなった。 (Electrical characteristics)
In the same manner as in Example 1, in the pattern in which the wiring is drawn out from the chip end with a width of 10 mm, a collector current of 200 A is passed, and the voltage drop of the semiconductor devices of Examples 6 to 9 is measured at a position 10 mm away. Met. This is a small value compared to the voltage drop (ON resistance) of about 2 V of the element itself, and it has been clarified that there is no problem even if a large current flows in the lateral direction.

＜引張試験用サンプルの形成＞
前記半導体装置の作製と同様にしてＡｌからなる放熱基体の上にＳｉを含有した絶縁性のＤＬＣ膜を厚さが約３μｍとなるように形成し、更に、直径４ｍｍの円形の開口部を有し厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクを、ＤＬＣ膜の表面に治具により密着させた。次いで、前記半導体装置の作製と同様にしてスパッタにより約０．２μｍのＳｉを含む密着層を形成し、その後、ＥＢ蒸着装置内のブラネタリー式基体ホルダーに設置した。実施例６〜９における半導体装置の製造方法と同じ条件でＥＢ蒸着装置のチャンバー内を真空にし、ＥＢ蒸着によってＣｏ、Ｔｉ、Ｃｒ又はＡｌからなる厚さ約０．２μｍの第一電極層をそれぞれ形成した。更に、実施例１と同様の条件で、Ｃｕからなる厚さ０．５μｍの第二電極層を形成した。この際、積層膜は、メタルマスクの開口部にだけ成膜されていた。 <Formation of tensile test sample>
Similar to the fabrication of the semiconductor device, an insulating DLC film containing Si is formed on the heat dissipation base made of Al so as to have a thickness of about 3 μm, and a circular opening having a diameter of 4 mm is provided. The thickness is about 0. A 1 mm SUS metal mask was adhered to the surface of the DLC film with a jig. Next, an adhesion layer containing about 0.2 μm Si was formed by sputtering in the same manner as in the fabrication of the semiconductor device, and then placed on a planetary substrate holder in the EB vapor deposition apparatus. The inside of the chamber of the EB vapor deposition apparatus is evacuated under the same conditions as in the semiconductor device manufacturing methods in Examples 6 to 9, and a first electrode layer having a thickness of about 0.2 μm made of Co, Ti, Cr or Al is formed by EB vapor deposition. Formed. Further, a second electrode layer made of Cu and having a thickness of 0.5 μm was formed under the same conditions as in Example 1. At this time, the laminated film was formed only at the opening of the metal mask.

次いで、実施例６〜９における半導体装置の製造方法と同じ条件で熱処理を行い、その後、実施例１と同様にして、Ｃｏ／Ｃｕ、Ｔｉ／Ｃｕ、Ｃｒ／ＣｕまたはＡｌ／Ｃｕ積層膜上に電気めっきにより第三電極層として厚さ１２μｍのＣｕ厚膜を形成した。更に、この電極上にハンダ接合のためのネジ（頭部に直径約４ｍｍの平坦部を有する真鍮製のネジ）をハンダ付けし、実施例６〜９における引張試験用のサンプルを形成した。   Next, heat treatment is performed under the same conditions as in the semiconductor device manufacturing method in Examples 6 to 9, and then, on the Co / Cu, Ti / Cu, Cr / Cu, or Al / Cu laminated film in the same manner as in Example 1. A 12 μm thick Cu thick film was formed as a third electrode layer by electroplating. Furthermore, a screw for soldering (a brass screw having a flat part with a diameter of about 4 mm on the head) was soldered on the electrode to form samples for tensile tests in Examples 6-9.

（引張試験）
実施例２と同様の引張試験機を用いて、実施例６〜９における引張試験用のサンプルについて引張試験を行なった。実施例６のサンプルの引張強度は２．５ＭＰａであり、実施例７のサンプルの引張強度は３．１Ｍｐａであり、実施例８のサンプルの引張強度は４．７ＭＰａであり、実施例９のサンプルの引張強度は６．６Ｍｐａであった。 (Tensile test)
Using the same tensile tester as in Example 2, tensile tests were performed on the samples for tensile tests in Examples 6-9. The tensile strength of the sample of Example 6 is 2.5 MPa, the tensile strength of the sample of Example 7 is 3.1 MPa, the tensile strength of the sample of Example 8 is 4.7 MPa, and the sample of Example 9 The tensile strength of was 6.6 Mpa.

［実施例１０〜１１］
実施例１０〜１１は、金属基体（Ａｌ）上に直流プラズマＣＶＤ法によりＤＬＣ膜を形成し、スパッタ法によりＰｔからなる第一電極層を形成した三層構造の積層電極を有し、更に、ＤＬＣ膜と積層電極との間にＳｉからなる密着層を有し、且つ、第一及び第二電極層の形成の際に熱処理（アニール処理）を施して半導体装置を作製し、更に引張強度試験用のサンプルを形成した例について説明する。
＜半導体装置の作製＞
実施例２と同様にして、Ａｌからなるヒートシンク用の放熱板を作製し、該放熱板上面に厚さ３μｍのＳｉを含有したＤＬＣ膜を形成した。また、実施例２と同様にして、開口部のサイズが縦約３５ｍｍ×横約１８ｍｍであり、厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクをＤＬＣ膜の表面に治具により密着させた。 [Examples 10 to 11]
Examples 10 to 11 have a laminated electrode having a three-layer structure in which a DLC film is formed on a metal substrate (Al) by a direct current plasma CVD method and a first electrode layer made of Pt is formed by a sputtering method. An adhesion layer made of Si is formed between the DLC film and the laminated electrode, and heat treatment (annealing treatment) is performed during the formation of the first and second electrode layers to produce a semiconductor device, and further a tensile strength test An example of forming a sample for use will be described.
<Fabrication of semiconductor device>
A heat sink for heat sink made of Al was produced in the same manner as in Example 2, and a DLC film containing Si having a thickness of 3 μm was formed on the upper surface of the heat sink. In the same manner as in Example 2, the size of the opening is about 35 mm in length × about 18 mm in width, and the thickness is about 0.1 mm. A 1 mm SUS metal mask was adhered to the surface of the DLC film with a jig.

次いで、スパッタ装置を用い、Ｓｉを約０．２μｍの厚さで成膜し、これを密着層とした。即ち、一旦１０-6Ｔｏｒｒ以上の真空度にした後、流量２０ｓｃｃｍでＡｒを流し、Ｓｉターゲットと基体との間にＲＦ１００Ｗを印加し、約１２分間スパッタを行なって密着層を形成した。 Next, a sputtering apparatus was used to form Si with a thickness of about 0.2 μm, which was used as an adhesion layer. That is, once the vacuum was 10 −6 Torr or higher, Ar was flowed at a flow rate of 20 sccm, RF 100 W was applied between the Si target and the substrate, and sputtering was performed for about 12 minutes to form an adhesion layer.

次いで、真空状態のチャンバー内において、ターゲットをＰｔに交換し、Ａｒを流量２０ｓｃｃｍで流して、Ｐｔターゲットと基体との間に交流電圧ＤＣ４４０Ｖを印加した。約６分間スパッタを行い、Ｐｔからなる厚さ０．２μｍの第一電極層を形成した。放熱板をスパッタ装置から取り出した後、ＥＢ蒸着装置に設置し、実施例１と同様の条件で厚さ０．５μｍのＣｕからなる第二電極層を形成し、Ｐｔ／Ｃｕ積層膜を得た。   Next, in a vacuum chamber, the target was exchanged with Pt, Ar was flowed at a flow rate of 20 sccm, and an AC voltage of DC 440 V was applied between the Pt target and the substrate. Sputtering was performed for about 6 minutes to form a first electrode layer made of Pt and having a thickness of 0.2 μm. After the heat sink was taken out from the sputtering device, it was placed in an EB vapor deposition device, and a second electrode layer made of Cu having a thickness of 0.5 μm was formed under the same conditions as in Example 1 to obtain a Pt / Cu laminated film. .

第二電極層まで形成された放熱板をＥＢ蒸着チャンバーから取り出し、アニール炉内の試料台に設置した。次いで、大気圧、水素雰囲気中で３０分間熱処理（アニール処理）を行った。この際、実施例１０においては４００℃熱処理を行い、実施例１１においては５００℃で熱処理をおこなった。熱処理後、得られたＰｔ／Ｃｕ積層膜上に、実施例１と同様にして、電気めっきにより厚さ１２μｍのＣｕ厚膜からなる第三電極層を形成した。次いで、このＰｔ／Ｃｕが積層された積層電極に縦１２．３ｍｍ×横９．３ｍｍのＩＧＢＴ素子をハンダ付により接合し、実施例１０及び１１の半導体装置とした。   The heat radiating plate formed up to the second electrode layer was taken out from the EB deposition chamber and placed on the sample stage in the annealing furnace. Next, heat treatment (annealing treatment) was performed for 30 minutes in an atmospheric pressure and hydrogen atmosphere. At this time, heat treatment was performed at 400 ° C. in Example 10, and heat treatment was performed at 500 ° C. in Example 11. After the heat treatment, a third electrode layer made of a Cu thick film having a thickness of 12 μm was formed by electroplating on the obtained Pt / Cu laminated film in the same manner as in Example 1. Next, an IGBT element having a length of 12.3 mm and a width of 9.3 mm was joined to the laminated electrode on which Pt / Cu was laminated by soldering to obtain semiconductor devices of Examples 10 and 11.

（信頼性試験）
得られた実施例１０〜１１の半導体装置について実施例１と同様の信頼性試験をおこなった。試験後、外観検査を行なったところ、電極等の剥離は認められず、密着性が高く、信頼性の高い半導体装置であることが分った。 (Reliability test)
A reliability test similar to that of Example 1 was performed on the obtained semiconductor devices of Examples 10 to 11. After the test, an appearance inspection was performed. As a result, it was found that the semiconductor device had high adhesion and high reliability with no peeling of electrodes or the like.

（電気特性〉
実施例１と同様にチップ端から、幅１０ｍｍで配線を引き出したパターンにおいて、コレクター電流２００Ａを流し、１０ｍｍ離れた位置で実施例１０〜１１の半導体装置の電圧降下を測定したところ各々０．３Ｖであった。これは、素子自体の電圧降下（オン抵抗）約２Ｖと比較して小さい値であり、横方向に大電流を流しても問題がないことが明らかとなった。 (Electrical characteristics)
In the same manner as in Example 1, in the pattern in which wiring was drawn out from the chip edge with a width of 10 mm, a collector current of 200 A was passed, and the voltage drop of the semiconductor devices of Examples 10 to 11 was measured at a position 10 mm away. Met. This is a small value compared to the voltage drop (ON resistance) of about 2 V of the element itself, and it has been clarified that there is no problem even if a large current flows in the lateral direction.

＜引張試験用サンプルの形成＞
前記半導体装置の作製と同様にしてＡｌからなる放熱基体の上にＳｉを含有した絶縁性のＤＬＣ膜を厚さが約３μｍとなるように形成し、更に、直径４ｍｍの円形の開口部を有し厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクを、ＤＬＣ膜の表面に治具により密着させた。次いで、前記半導体装置の作製と同様にしてスパッタにより約０．２μｍのＳｉを含む密着層を形成し、その後、ターゲットをＰｔに変更し、０．２μｍのＰｔからなる第一電極層を形成した。次いで、実施例１０及び１１における半導体装置の製造方法と同じ条件でＥＢ蒸着装置のチャンバー内を真空にし、ＥＢ蒸着によってＣｕからなる厚さ０．５μｍの第二電極層を形成した。この際、積層膜は、メタルマスクの開口部にだけ成膜されていた。 <Formation of tensile test sample>
Similar to the fabrication of the semiconductor device, an insulating DLC film containing Si is formed on the heat dissipation base made of Al so as to have a thickness of about 3 μm, and a circular opening having a diameter of 4 mm is provided. The thickness is about 0. A 1 mm SUS metal mask was adhered to the surface of the DLC film with a jig. Next, an adhesion layer containing about 0.2 μm Si was formed by sputtering in the same manner as in the fabrication of the semiconductor device, and then the target was changed to Pt, and a first electrode layer made of 0.2 μm Pt was formed. . Next, the inside of the chamber of the EB vapor deposition apparatus was evacuated under the same conditions as in the semiconductor device manufacturing method in Examples 10 and 11, and a second electrode layer made of Cu and having a thickness of 0.5 μm was formed by EB vapor deposition. At this time, the laminated film was formed only at the opening of the metal mask.

次いで、実施例１０又は１１における半導体装置の製造方法と同じ条件で熱処理を行い、その後、実施例１と同様にして、Ｐｔ／Ｃｕ積層膜上に電気めっきにより第三電極層として厚さ１２μｍのＣｕ厚膜を形成した。更に、この電極上にハンダ接合のためのネジ（頭部に直径約４ｍｍの平坦部を有する真鍮製のネジ）をハンダ付けし、実施例１０及び１１における引張試験用のサンプルを形成した。   Next, heat treatment is performed under the same conditions as in the method for manufacturing the semiconductor device in Example 10 or 11, and then, as in Example 1, a Pt / Cu laminated film having a thickness of 12 μm is formed as a third electrode layer by electroplating. A Cu thick film was formed. Further, a screw for soldering (a brass screw having a flat part with a diameter of about 4 mm on the head) was soldered on the electrode, and samples for tensile tests in Examples 10 and 11 were formed.

（引張試験）
実施例２と同様の引張試験機を用いて、実施例１０〜１１における引張試験用のサンプルについて引張試験を行なった。４００℃で熱処理を施した実施例１０におけるサンプルの引張強度は７．０ＭＰａであり、５００℃で熱処理を施した実施例１１のサンプルの引張強度は７．３Ｍｐａであった。 (Tensile test)
Using the same tensile tester as in Example 2, tensile tests were performed on the samples for tensile tests in Examples 10-11. The tensile strength of the sample in Example 10 heat-treated at 400 ° C. was 7.0 MPa, and the tensile strength of the sample in Example 11 heat-treated at 500 ° C. was 7.3 MPa.

［実施例１２〜１３］
実施例１２〜１３は、ステンレス鋼（ＪＩＳ：ＳＵＳ４４０Ｃ）上に直流プラズマＣＶＤ法によりＤＬＣ膜を形成し、スパッタ法によりＰｔからなる第一電極層を形成した三層構造の積層電極を有し、更に、実施例１３にはＤＬＣ膜と積層電極との間にＳｉからなる密着層が設けられており、且つ、第一及び第二電極層の形成の際に熱処理（アニール処理）を施して半導体装置を作製し、更に引張強度試験用のサンプルを形成した例について説明する。
＜半導体装置の作製＞
Ａｌの代わりにステンレス鋼（ＪＩＳ：ＳＵＳ４４０Ｃ）を用いた以外は実施例２と同様にして、ヒートシンク用の放熱板を作製し、該放熱板上面に厚さ３μｍのＳｉを含有したＤＬＣ膜を形成した。また、実施例２と同様にして、開口部のサイズが縦約３５ｍｍ×横約１８ｍｍであり、厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクをＤＬＣ膜の表面に治具により密着させた。 [Examples 12 to 13]
Examples 12 to 13 have a multilayer electrode having a three-layer structure in which a DLC film is formed on a stainless steel (JIS: SUS440C) by a direct current plasma CVD method, and a first electrode layer made of Pt is formed by a sputtering method. Further, in Example 13, an adhesion layer made of Si is provided between the DLC film and the laminated electrode, and a heat treatment (annealing treatment) is performed during the formation of the first and second electrode layers, thereby providing a semiconductor. An example will be described in which a device was manufactured and a sample for tensile strength test was formed.
<Fabrication of semiconductor device>
A heat sink for heat sink was produced in the same manner as in Example 2 except that stainless steel (JIS: SUS440C) was used instead of Al, and a DLC film containing Si having a thickness of 3 μm was formed on the upper surface of the heat sink. did. In the same manner as in Example 2, the size of the opening is about 35 mm in length × about 18 mm in width, and the thickness is about 0.1 mm. A 1 mm SUS metal mask was adhered to the surface of the DLC film with a jig.

次いで、実施例１３においては、スパッタ装置を用い、Ｓｉを約０．２μｍの厚さで成膜し、これを密着層とした。即ち、一旦１０-6Ｔｏｒｒ以上の真空度にした後、流量２０ｓｃｃｍでＡｒを流し、Ｓｉターゲットと基体との間にＲＦ１００Ｗを印加し、約１２分間スパッタを行なって密着層を形成した。尚、実施例１２においては密着層を形成しなかった。 Next, in Example 13, a sputtering apparatus was used to form Si with a thickness of about 0.2 μm, which was used as an adhesion layer. That is, once the vacuum was 10 −6 Torr or higher, Ar was flowed at a flow rate of 20 sccm, RF 100 W was applied between the Si target and the substrate, and sputtering was performed for about 12 minutes to form an adhesion layer. In Example 12, no adhesion layer was formed.

次いで、真空状態のチャンバー内において、Ｐｔをターゲットとして、Ａｒを流量２０ｓｃｃｍで流して、Ｐｄターゲットと基体との間に交流電圧ＤＣ４４０Ｖを印加した。約３分４５秒スパッタを行い、Ｐｄからなる厚さ０．２μｍの第一電極層を形成した。放熱板をスパッタ装置から取り出した後、ＥＢ蒸着装置に設置し、実施例１と同様の条件で厚さ０．５μｍのＣｕからなる第二電極層を形成し、Ｐｔ／Ｃｕ積層膜を得た。   Next, in a vacuum chamber, Pt was used as a target, Ar was flowed at a flow rate of 20 sccm, and an AC voltage DC 440 V was applied between the Pd target and the substrate. Sputtering was performed for about 3 minutes and 45 seconds to form a first electrode layer made of Pd and having a thickness of 0.2 μm. After the heat sink was taken out from the sputtering device, it was placed in an EB vapor deposition device, and a second electrode layer made of Cu having a thickness of 0.5 μm was formed under the same conditions as in Example 1 to obtain a Pt / Cu laminated film. .

第二電極層まで形成された放熱板をＥＢ蒸着チャンバーから取り出し、アニール炉内の試料台に設置した。次いで、大気圧、水素雰囲気中６００℃で３０分間熱処理（アニール処理）を行った。熱処理後、得られたＰｔ／Ｃｕ積層膜上に、実施例１と同様にして、電気めっきにより厚さ１２μｍのＣｕ厚膜からなる第三電極層を形成した。次いで、このＰｔ／Ｃｕが積層された積層電極に縦１２．３ｍｍ×横９．３ｍｍのＩＧＢＴ素子をハンダ付により接合し、実施例１２及び１３の半導体装置とした。   The heat radiating plate formed up to the second electrode layer was taken out from the EB deposition chamber and placed on the sample stage in the annealing furnace. Next, heat treatment (annealing) was performed at 600 ° C. for 30 minutes in an atmospheric pressure and hydrogen atmosphere. After the heat treatment, a third electrode layer made of a Cu thick film having a thickness of 12 μm was formed by electroplating on the obtained Pt / Cu laminated film in the same manner as in Example 1. Next, an IGBT element having a size of 12.3 mm in length and 9.3 mm in width was joined to the laminated electrode in which Pt / Cu was laminated by soldering to obtain semiconductor devices of Examples 12 and 13.

（信頼性試験）
得られた実施例１２〜１３の半導体装置について実施例１と同様の信頼性試験をおこなった。試験後、外観検査を行なったところ、電極等の剥離は認められず、密着性が高く、信頼性の高い半導体装置であることが分った。 (Reliability test)
A reliability test similar to that of Example 1 was performed on the obtained semiconductor devices of Examples 12 to 13. After the test, an appearance inspection was performed. As a result, it was found that the semiconductor device had high adhesion and high reliability with no peeling of electrodes or the like.

（電気特性〉
実施例１と同様にチップ端から、幅１０ｍｍで配線を引き出したパターンにおいて、コレクター電流２００Ａを流し、１０ｍｍ離れた位置で実施例１２〜１３の半導体装置の電圧降下を測定したところ各々０．３Ｖであった。これは、素子自体の電圧降下（オン抵抗）約２Ｖと比較して小さい値であり、横方向に大電流を流しても問題がないことが明らかとなった。 (Electrical characteristics)
In the same manner as in Example 1, in the pattern in which the wiring is drawn from the chip end with a width of 10 mm, a collector current of 200 A is passed, and the voltage drop of the semiconductor devices of Examples 12 to 13 is measured at a position 10 mm away. Met. This is a small value compared to the voltage drop (ON resistance) of about 2 V of the element itself, and it has been clarified that there is no problem even if a large current flows in the lateral direction.

＜引張試験用サンプルの形成＞
前記半導体装置の作製と同様にしてＡｌからなる放熱基体の上にＳｉを含有した絶縁性のＤＬＣ膜を厚さが約３μｍとなるように形成し、更に、直径４ｍｍの円形の開口部を有し厚さが約０．ｌｍｍのＳＵＳ製のメタルマスクを、ＤＬＣ膜の表面に治具により密着させた。次いで、実施例１３においては前記半導体装置の作製と同様にしてスパッタにより約０．２μｍのＳｉを含む密着層を形成した。その後、Ｐｔをターゲットとして、０．２μｍのＰｔからなる第一電極層を形成した。次いで、実施例１２及び１３における半導体装置の製造方法と同じ条件でＥＢ蒸着装置のチャンバー内を真空にし、ＥＢ蒸着によってＣｕからなる厚さ０．５μｍの第二電極層を形成した。この際、積層膜は、メタルマスクの開口部にだけ成膜されていた。 <Formation of tensile test sample>
Similar to the fabrication of the semiconductor device, an insulating DLC film containing Si is formed on the heat dissipation base made of Al so as to have a thickness of about 3 μm, and a circular opening having a diameter of 4 mm is provided. The thickness is about 0. A 1 mm SUS metal mask was adhered to the surface of the DLC film with a jig. Next, in Example 13, an adhesion layer containing about 0.2 μm Si was formed by sputtering in the same manner as in the fabrication of the semiconductor device. Thereafter, a first electrode layer made of 0.2 μm Pt was formed using Pt as a target. Next, the inside of the chamber of the EB deposition apparatus was evacuated under the same conditions as in the semiconductor device manufacturing method in Examples 12 and 13, and a second electrode layer made of Cu having a thickness of 0.5 μm was formed by EB deposition. At this time, the laminated film was formed only at the opening of the metal mask.

次いで、実施例１２又は１３における半導体装置の製造方法と同じ条件で熱処理を行い、その後、実施例１と同様にして、Ｐｔ／Ｃｕ積層膜上に電気めっきにより第三電極層として厚さ１２μｍのＣｕ厚膜を形成した。更に、この電極上にハンダ接合のためのネジ（頭部に直径約４ｍｍの平坦部を有する真鍮製のネジ）をハンダ付けし、実施例１２及び１３における引張試験用のサンプルを形成した。   Next, heat treatment is performed under the same conditions as in the method for manufacturing a semiconductor device in Example 12 or 13, and then, as in Example 1, a Pt / Cu laminated film having a thickness of 12 μm is formed as a third electrode layer by electroplating. A Cu thick film was formed. Furthermore, a screw for soldering (a brass screw having a flat part with a diameter of about 4 mm on the head) was soldered on this electrode, and samples for tensile tests in Examples 12 and 13 were formed.

（引張試験）
実施例２と同様の引張試験機を用いて、実施例１２〜１３における引張試験用のサンプルについて引張試験を行なった。実施例１２におけるサンプルの引張強度は２４．３ＭＰａであり、実施例１３のサンプルの引張強度は３６．９Ｍｐａであった。実施例１３の引張強度は、本実施例中最も高かった。引張試験後の実施例１３の破断面を、Ｘ線回折で観察したところ、白金シリサイドが存在していることが確認できた。このため、白金のシリサイド化により、密着性が高くなったと考えられる。なお、実施例１２の破断面を、Ｘ線回折で観察したが、白金シリサイドは確認できなかった。しかし、実施例１２の引張強度も極めて高く、ＤＬＣと白金が物理的結合、吸着、分子聞力、化学結合等何らかの結合をしているものと推測される。 (Tensile test)
Using the same tensile tester as in Example 2, tensile tests were performed on the samples for tensile tests in Examples 12-13. The tensile strength of the sample in Example 12 was 24.3 MPa, and the tensile strength of the sample in Example 13 was 36.9 Mpa. The tensile strength of Example 13 was the highest in this example. When the fracture surface of Example 13 after the tensile test was observed by X-ray diffraction, it was confirmed that platinum silicide was present. For this reason, it is considered that the adhesion is enhanced by the silicidation of platinum. Note that the fracture surface of Example 12 was observed by X-ray diffraction, but platinum silicide could not be confirmed. However, the tensile strength of Example 12 is also extremely high, and it is estimated that DLC and platinum have some kind of bond such as physical bond, adsorption, molecular force, and chemical bond.

［実施例１４］
実施例２において放熱板を形成する金属基体を銅合金（ＪＩＳ：Ｃ１０２０）に変更した以外は実施例２と同様にして半導体装置を作製し、更に引張強度試験用のサンプルを形成した。 [Example 14]
A semiconductor device was produced in the same manner as in Example 2 except that the metal substrate forming the heat sink in Example 2 was changed to a copper alloy (JIS: C1020), and a sample for a tensile strength test was further formed.

［比較例１］
実施例１と同様にして、ＤＬＣ膜の表面に電極層としてＣｕを電子ビーム蒸着によって０．２μｍの厚さでメタライズした。次いで、ＥＢ蒸着装置のチャンバー内を２×１０-6ｔｏｒｒ（約２６６．６×１０-6Ｐａ）以上の真空状態となるように排気した後、放熱板と純度９９．９％のＣｒ粒を入れたハース（坩堝）との間に８ｋＶの電圧を印加し、０．４０Ａの電流を１３分間流し、Ｃｋａｒａｎａｒｕ約０．５μｍの電極層を形成した。次で、Ｃｕ金属層にＩＧＢＴ素子をハンダ付けにより接合し、比較例とした。 [Comparative Example 1]
In the same manner as in Example 1, Cu was metallized to a thickness of 0.2 μm as an electrode layer on the surface of the DLC film by electron beam evaporation. Next, after evacuating the inside of the chamber of the EB deposition apparatus to a vacuum state of 2 × 10 −6 torr (about 266.6 × 10 −6 Pa) or more, the heat sink and Cr particles having a purity of 99.9% A voltage of 8 kV was applied between the inserted hearths and a 0.40 A current was passed for 13 minutes to form an electrode layer of about 0.5 μm Ckaranaru. Next, an IGBT element was joined to the Cu metal layer by soldering to obtain a comparative example.

比較例においては、上述の信頼性等の評価をおこなう以前、ハンドリング中に基板と素子とが剥離してしまった。基板と素子との剥離は、ＤＬＣとハンダとの間で起こっており、電極層のＣｕは消失していた。即ち、ハンダ付過程の加熱によってＣｕがハンダとの溶食（ハンダ食われ）を起こし、ハンダ成分と溶融して、単体の金属Ｃｕが消失したため、ＤＬＣとの密着性を消失したものと考えられる。
このように、Ｃｕ単層によっては、密着性の高い電極は得られなかった。 In the comparative example, the substrate and the element were peeled off during handling before the above-described evaluation of reliability and the like was performed. The peeling between the substrate and the element occurred between the DLC and the solder, and Cu in the electrode layer disappeared. That is, it is considered that the adhesion with DLC disappeared because Cu caused corrosion (solder erosion) with solder due to heating in the soldering process and melted with the solder component, and the single metal Cu disappeared. .
Thus, an electrode having high adhesion could not be obtained depending on the Cu single layer.

（信頼性試験）
得られた実施例１４の半導体装置について実施例１と同様の信頼性試験をおこなった。試験後、外観検査を行なったところ、電極等の剥離は認められず、密着性が高く、信頼性の高い半導体装置であることが分った。 (Reliability test)
The obtained semiconductor device of Example 14 was subjected to the same reliability test as in Example 1. After the test, an appearance inspection was performed. As a result, it was found that the semiconductor device had high adhesion and high reliability with no peeling of electrodes or the like.

（電気特性〉
実施例１と同様にチップ端から、幅１０ｍｍで配線を引き出したパターンにおいて、コレクター電流２００Ａを流し、１０ｍｍ離れた位置で実施例１４の半導体装置の電圧降下を測定したところ０．３Ｖであった。これは、素子自体の電圧降下（オン抵抗）約２Ｖと比較して小さい値であり、横方向に大電流を流しても問題がないことが明らかとなった。 (Electrical characteristics)
In the same manner as in Example 1, in the pattern in which the wiring was drawn out from the chip end with a width of 10 mm, a collector current of 200 A was passed, and the voltage drop of the semiconductor device of Example 14 was measured at a position 10 mm away. . This is a small value compared to the voltage drop (ON resistance) of about 2 V of the element itself, and it has been clarified that there is no problem even if a large current flows in the lateral direction.

（引張試験）
実施例２と同様の引張試験機を用いて、実施例１４における引張試験用のサンプルについて引張試験を行なった。実施例１４におけるサンプルの引張強度は４．６ＭＰａであった。 (Tensile test)
Using the same tensile testing machine as in Example 2, a tensile test was performed on the sample for tensile test in Example 14. The tensile strength of the sample in Example 14 was 4.6 MPa.

尚、実施例１〜１４において成膜されたＤＬＣ膜に含まれる水素の含有量を、ＥＲＤ法（弾性反跳粒子法）により測定したところ３０ａｔ％であり、ケイ素の含有量をＥＰＭＡ（Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｍｉｃｒｏ Ａｎａｌｙｚｅｒ）により測定したところ１６ａｔ％であった。また、ＤＬＣ膜の結晶性についてＸ線回折によりＣｕ管球を用いて加速電圧４０ＫＶ、電流３００ｍＡ、回折角測定領域１０°〜８０°として評価したところ、放熱板成分、及び、放熱板上に設けられた第一電極層を形成する金属に起因する回折線以外にはシャープな回折線は確認されず、ＤＬＣ膜は非晶質であることが確認された。   In addition, when the content of hydrogen contained in the DLC films formed in Examples 1 to 14 was measured by the ERD method (elastic recoil particle method), it was 30 at%, and the silicon content was EPMA (Electron Probe). It was 16 at% when measured by Micro Analyzer). Moreover, when the crystallinity of the DLC film was evaluated as an acceleration voltage of 40 KV, a current of 300 mA, and a diffraction angle measurement region of 10 ° to 80 ° using a Cu tube by X-ray diffraction, it was provided on the heat sink component and the heat sink. A sharp diffraction line was not confirmed other than the diffraction line caused by the metal forming the first electrode layer, and the DLC film was confirmed to be amorphous.

本発明の半導体装置の主要部の構成の一例について示す模式断面図である。It is a schematic cross section shown about an example of a structure of the principal part of the semiconductor device of this invention. 図２は、本発明の半導体装置の他の一例について示した模式断面図である。FIG. 2 is a schematic cross-sectional view showing another example of the semiconductor device of the present invention. 図２に示す半導体装置の回路図の一例について示す模式図である。FIG. 3 is a schematic diagram illustrating an example of a circuit diagram of the semiconductor device illustrated in FIG. 2.

符号の説明Explanation of symbols

１０ 放熱板（金属基体）
１２ ＤＬＣ膜（絶縁性非晶質炭素膜）
１４ 密着層
１６ 積層電極
１８ 第一電極層
２０ 第二電極層
２２ 第三電極層
２４ ハンダ層
２６ 半導体素子
４１，４２ 引出電極
５０，５１，５２ バスバー
６０，６１，６２ 配線
７０，７０ 樹脂ブロック
８０ 封止用ゲル
１００，２００ 半導体装置 10 Heat sink (metal base)
12 DLC film (insulating amorphous carbon film)
14 Adhesion layer 16 Stacked electrode 18 First electrode layer 20 Second electrode layer 22 Third electrode layer 24 Solder layer 26 Semiconductor element 41, 42 Lead electrodes 50, 51, 52 Bus bars 60, 61, 62 Wiring 70, 70 Resin block 80 Sealing gel 100, 200 Semiconductor device

Claims (14)

熱伝導性を有する金属基体と、
前記金属基体表面の少なくとも一部を覆う絶縁性非晶質炭素膜と、
前記絶縁性非晶質炭素膜上に設けられ２層以上の金属層で構成された多層金属体と、
を備えた構造体。 A metal substrate having thermal conductivity;
An insulating amorphous carbon film covering at least part of the surface of the metal substrate;
A multilayer metal body comprising two or more metal layers provided on the insulating amorphous carbon film;
A structure with 前記多層金属体が、前記絶縁性非晶質炭素膜上から順に、少なくとも第一層、第二層及び第三層を含む積層構造を有し、前記第一層が前記絶縁性非晶質炭素膜との密着性が高い金属からなり、前記第二層が前記第一層及び前記第三層との接合性に優れた金属からなり、前記第三層が導電性を有し且つハンダとの密着性が高い金属からなることを特徴とする請求項１に記載の構造体。   The multilayer metal body has a laminated structure including at least a first layer, a second layer, and a third layer in order from the insulating amorphous carbon film, and the first layer is the insulating amorphous carbon. The second layer is made of a metal having excellent adhesion to the first layer and the third layer, and the third layer has conductivity and is made of solder. The structure according to claim 1, comprising a metal having high adhesion. 前記第一層が、Ａｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ及びＣｏから選ばれる一又は二種の金属から構成されることを特徴とする請求項２に記載の構造体。   The structure according to claim 2, wherein the first layer is made of one or two kinds of metals selected from Al, Cr, Ti, Ni, Pd, Pt, and Co. 前記第二層が、Ｔｉ、Ｎｉ及びＣｕから選ばれる一又は二種の金属から構成されることを特徴とする請求項２又は３に記載の構造体。   The structure according to claim 2 or 3, wherein the second layer is composed of one or two kinds of metals selected from Ti, Ni, and Cu. 前記第一層及び前記第二層の少なくとも一層が真空成膜法により形成されることを特徴とする請求項２〜４のいずれか１項に記載の構造体。   The structure according to any one of claims 2 to 4, wherein at least one of the first layer and the second layer is formed by a vacuum film forming method. 前記第三層が、Ｎｉ、Ｃｕ及びＡｕから選ばれる一又は二種の金属から構成されることを特徴とする請求項２〜５のいずれか１項に記載の構造体。   The structure according to any one of claims 2 to 5, wherein the third layer is made of one or two kinds of metals selected from Ni, Cu and Au. 前記第三層が、メッキ処理により形成されていることを特徴とする請求項２〜６のいずれか１項に記載の構造体。   The structure according to any one of claims 2 to 6, wherein the third layer is formed by plating. 前記絶縁性非晶質炭素膜と前記多層金属体との間にＳｉを含む密着層を有することを特徴とする請求項１〜７のいずれか１項に記載の構造体。   The structure according to claim 1, further comprising an adhesion layer containing Si between the insulating amorphous carbon film and the multilayer metal body. ２００〜１０００℃のアニール処理が施されたことを特徴とする請求項１〜８のいずれか１項に記載の構造体。   The structure according to any one of claims 1 to 8, wherein an annealing treatment is performed at 200 to 1000 ° C. 前記熱伝導性を有する金属基体が、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｓｉ及びＦｅから選ばれる少なくとも一種の金属を含むことを特徴とする請求項１〜９のいずれか１項に記載の構造体。   The structure according to claim 1, wherein the metal substrate having thermal conductivity includes at least one metal selected from Al, Cu, Mo, W, Si, and Fe. . 前記絶縁性非晶質炭素膜が、Ｃ、Ｈ及びＳｉを主成分とし、Ｈの含有量が２０〜４０ａｔ％且つＳｉの含有量が１〜３０ａｔ％であることを特徴とする請求項１〜１０のいずれか１項に記載の構造体。   The insulating amorphous carbon film is mainly composed of C, H, and Si, the H content is 20 to 40 at%, and the Si content is 1 to 30 at%. 11. The structure according to any one of 10 above. 請求項１〜１１のいずれか１項に記載の構造体からなることを特徴とする半導体素子放熱部材。   A semiconductor element heat dissipating member comprising the structure according to claim 1. 請求項１〜１１のいずれか１項に記載の構造体と、前記構造体の多層金属体上に搭載された半導体素子と、を有することを特徴とする半導体装置。   A semiconductor device comprising: the structure according to claim 1; and a semiconductor element mounted on a multilayer metal body of the structure. 前記半導体素子が、バイポーラ型トランジスタ、ＭＯＳ型トランジスタ、ダイオード等のパワーデバイス、または、大規模集積回路等の半導体チップであることを特徴とする請求項１３に記載の半導体装置。   The semiconductor device according to claim 13, wherein the semiconductor element is a power device such as a bipolar transistor, a MOS transistor, or a diode, or a semiconductor chip such as a large-scale integrated circuit.
JP2005057932A 2005-03-02 2005-03-02 Structure and semiconductor element heat dissipation member using same, and semiconductor device Pending JP2006245235A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005057932A JP2006245235A (en) 2005-03-02 2005-03-02 Structure and semiconductor element heat dissipation member using same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005057932A JP2006245235A (en) 2005-03-02 2005-03-02 Structure and semiconductor element heat dissipation member using same, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2006245235A true JP2006245235A (en) 2006-09-14

Family

ID=37051346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005057932A Pending JP2006245235A (en) 2005-03-02 2005-03-02 Structure and semiconductor element heat dissipation member using same, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2006245235A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210847A (en) * 2007-02-23 2008-09-11 Jtekt Corp Circuit structure
JP2011122226A (en) * 2009-12-14 2011-06-23 Tocalo Co Ltd Thick dlc film coated member and method of preparing the same
JP2012227356A (en) * 2011-04-20 2012-11-15 Showa Denko Kk Laminated material for insulating substrate
JP2015204410A (en) * 2014-04-15 2015-11-16 Dic株式会社 Metal base printed wiring board and method for manufacturing the same
CN105070786A (en) * 2015-07-28 2015-11-18 昆明物理研究所 High temperature oxidation resistant lead-out electrode of reading circuit and preparation method of electrode
JP2017108053A (en) * 2015-12-11 2017-06-15 株式会社Ｓｃｒｅｅｎホールディングス Method of manufacturing electronic device and laminate
CN109764264A (en) * 2019-01-14 2019-05-17 上海大学 A kind of deep-sea LED light source for illuminating device and preparation method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004053984A1 (en) * 2002-12-09 2004-06-24 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004053984A1 (en) * 2002-12-09 2004-06-24 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210847A (en) * 2007-02-23 2008-09-11 Jtekt Corp Circuit structure
JP2011122226A (en) * 2009-12-14 2011-06-23 Tocalo Co Ltd Thick dlc film coated member and method of preparing the same
JP2012227356A (en) * 2011-04-20 2012-11-15 Showa Denko Kk Laminated material for insulating substrate
JP2015204410A (en) * 2014-04-15 2015-11-16 Dic株式会社 Metal base printed wiring board and method for manufacturing the same
CN105070786A (en) * 2015-07-28 2015-11-18 昆明物理研究所 High temperature oxidation resistant lead-out electrode of reading circuit and preparation method of electrode
JP2017108053A (en) * 2015-12-11 2017-06-15 株式会社Ｓｃｒｅｅｎホールディングス Method of manufacturing electronic device and laminate
CN109764264A (en) * 2019-01-14 2019-05-17 上海大学 A kind of deep-sea LED light source for illuminating device and preparation method

Similar Documents

Publication Publication Date Title
US7396735B2 (en) Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same
US7847394B2 (en) Packaging of integrated circuits with carbon nanotube arrays to enhance heat dissipation through a thermal interface
US8080871B2 (en) Carbon nanotube-based structures and methods for removing heat from solid-state devices
JP2006245235A (en) Structure and semiconductor element heat dissipation member using same, and semiconductor device
JP2007327081A (en) Adhesion method, semiconductor device manufacturing method, and semiconductor device
US20080131722A1 (en) Single Layer Carbon Nanotube-Based Structures and Methods for Removing Heat from Solid-State Devices
US20080131655A1 (en) Double Layer Carbon Nanotube-Based Structures and Methods for Removing Heat from Solid-State Devices
JP2015526904A (en) Thermal interface pad, manufacturing method thereof, and heat dissipation system
WO2013146446A1 (en) Silicon carbide semiconductor element and method for producing same
JP7289889B2 (en) Thermal stress compensating bonding layer and power electronics assembly including same
JP7172319B2 (en) Heat dissipation structure, electronic device, and method for manufacturing heat dissipation structure
JP2012136378A (en) Circuit board and electronic device using the same
EP2757604A1 (en) Clad material for led light-emitting element holding substrate, and method for manufacturing same
JP5978589B2 (en) Method for manufacturing power semiconductor device
JP2018018992A (en) Metal-ceramic circuit board and manufacturing method thereof
US20150270238A1 (en) Jointed structure and method of manufacturing same
US20220336407A1 (en) Die bonding structures and method for forming the same
JP4543275B2 (en) Aluminum-ceramic bonding substrate and manufacturing method thereof
Fiegl et al. Diamond films as thermal conductors and electrical insulators applied to semiconductor power modules
JP2013254856A (en) Module
CN112738988A (en) Ceramic copper-clad plate, preparation method thereof and ceramic circuit board
US11887961B2 (en) Semiconductor device, semiconductor arrangement and method for producing the same
US20230091454A1 (en) Insulated circuit board
TWM407489U (en) IC carrier board with high thermal conductivity, packaging IC carrier board, and electronic devices
JP2009177084A (en) Electronic device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706