JP2006245036A - 素子分離層の形成方法及び電子デバイスの製造方法、ｃｍｐ装置 - Google Patents

Abstract

【課題】 研磨後のエッチング条件を調整しなくても、素子分離層と基板表面との段差を所望の値に精度良く合わせ込むことができるようにした素子分離層の形成方法及び電子デバイスの製造方法、ＣＭＰ装置を提供する。
【解決手段】 ウエーハＷの素子分離領域にシリコン酸化膜８０からなる素子分離層８０´を形成する方法であって、ＣＭＰ装置のエンドポイント検出機構によって、シリコン酸化膜８０下からのシリコン窒化膜７３の露出が検出されるまで、このシリコン酸化膜８０を研磨する第１研磨工程と、エンドポイント検出機構によってシリコン窒化膜７３の露出が検出された後で、露出したシリコン窒化膜７３とシリコン酸化膜８０とを研磨する第２研磨工程とを有し、第２研磨工程の研磨時間をＣＭＰ装置のシリコン窒化膜に対する研磨レートに基づいて設定する。シリコン窒化膜７３の研磨量のばらつきを少なくすることができる。
【選択図】 図３

Description

本発明は、素子分離層の形成方法及び電子デバイスの製造方法、ＣＭＰ装置に関し、特に、ＣＭＰ装置を用いた研磨処理によって、素子分離層と基板表面との段差を所望の値に合わせ込む技術に関する。

この種の従来の技術としては、例えば特許文献１に開示されたものがある。即ち、この特許文献１は、ウエーハに形成されたトレンチの内部にＳＴＩ（ｓｈａｒｒｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）と呼ばれる素子分離層を形成する方法に関するものである。この特許文献１に開示された方法では、トレンチからはみ出しているシリコン酸化膜を研磨して取り除くＣＭＰ装置と、ＣＭＰ装置によって研磨された後のシリコン酸化膜をエッチングするウエットエッチング装置とを用意し、ＣＭＰ装置による研磨処理後のシリコン酸化膜の膜厚を測定し、その測定結果に応じてウエットエッチングの条件を適宜設定するようになっている。

このような構成であると、ウエーハ間、ロット間でＣＭＰ装置による研磨量のばらつきが大きい場合でも、シリコン酸化膜表面とシリコン基板表面との段差を、最終的に常に精度良く所望の値に制御することができる。
特開２００２−１５１４６５号公報

ところで、上記特許文献１に開示された方法では、ＣＭＰ装置によって研磨された後のシリコン酸化膜の膜厚を測定し、この測定値に基づいて研磨後のエッチング条件を適宜設定する必要があるので、研磨後のエッチング処理に手間がかかる、という問題があった。
本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、研磨後のエッチング条件を調整しなくても、素子分離層と基板表面との段差を所望の値に精度良く合わせ込むことができるようにした素子分離層の形成方法及び電子デバイスの製造方法、ＣＭＰ装置の提供を目的とする。

〔発明１，２〕 上記目的を達成するために、発明１の素子分離層の形成方法は、基板の素子分離領域に絶縁部材からなる素子分離層を形成する方法であって、前記基板の前記素子分離領域に溝部を形成する工程と、前記基板の素子領域上に酸化防止膜を形成する工程と、前記素子領域上に前記酸化防止膜が形成され、かつ前記素子分離領域に前記溝部が形成された前記基板の上方全面に前記絶縁部材を堆積して当該溝部に該絶縁部材を埋め込む工程と、エンドポイント検出機構を備えたＣＭＰ装置を用いて前記絶縁部材及び前記酸化防止膜に研磨処理を施す工程と、を含み、前記研磨処理を施す工程は、前記エンドポイント検出機構によって前記絶縁部材下からの前記酸化防止膜の露出が検出されるまで当該絶縁部材を研磨する第１研磨工程と、前記酸化防止膜の前記露出が検出された後で前記絶縁部材と前記酸化防止膜とを研磨する第２研磨工程と、を有し、前記第２研磨工程の研磨条件を、前記ＣＭＰ装置の前記酸化防止膜に対する研磨レートに基づいて設定することを特徴とするものである。

ここで、基板は、例えば半導体ウエーハ（以下、単に「ウエーハ」という。）である。また、酸化防止膜は、例えば下層がシリコン酸化窒化膜（ＳｉＯＮ）、上層がシリコン窒化膜（Ｓｉ_３Ｎ_４）からなる積層構造の膜である。さらに、絶縁部材は、例えばシリコン酸化膜（ＳｉＯ_２）である。また、エンドポイント検出機構とは、加工最中（Ｉｎ‐Ｓｉｔｕ）の環境・対象などの状態をモニタリングし、変化をキャッチする機能を有するものである。モニタリング（即ち、測定）の対象は、赤外レーザー光をウエーハ表面に照射し、その反射光の強度や、研磨パッド１３にかかるトルク、研磨廃液の成分分析などである。さらに、研磨条件とは、例えば時間に関する条件のことである。

発明２の素子分離層の形成方法は、発明１の素子分離層の形成方法において、前記第２研磨工程を開始する前に予め、試験基板上に前記酸化防止膜と同種の膜を形成し、形成された前記同種の膜を前記ＣＭＰ装置で一定時間研磨し、その研磨量を測定することによって、前記研磨レートを求めておくことを特徴とするものである。
ここで例えば、「酸化防止膜」がシリコン酸化窒化膜とシリコン窒化膜とからなる積層構造の膜であり、第２研磨工程では上層のシリコン窒化膜のみが研磨され、下層は研磨されない場合には、「同種の膜」にはシリコン窒化膜が選択される。

発明１又は発明２の素子分離層の形成方法によれば、ＣＭＰ装置の酸化防止膜に対する研磨レートが時間の経過と共に変化するような場合でも、その時々の研磨レートに合わせて研磨条件を設定するので、基板間やロット間でその酸化防止膜の研磨量のばらつきを少なくすることができる。
従来、ＳＴＩと呼ばれる素子分離層の形成プロセスでは、ＣＭＰ装置による研磨処理によって、酸化防止膜の厚さを所望の値に精度良く合わせ込むことは極めて困難であった。このことは、経験的事実として広く認識されており、そのため、従来の技術では、研磨処理後のウエットエッチングによって、溝部に埋め込まれた絶縁部材（即ち、素子分離層）表面と基板表面との段差を調整していた。

これに対して、本発明によれば、基板間、又はロット間で酸化防止膜の研磨量のばらつきを少なくすることができるので、研磨後のエッチングを行う前に酸化防止膜の厚さを所望の値に精度良く合わせ込むことができ、その結果、研磨後のエッチング条件を頻繁に微調整しなくても、素子分離層と基板表面との段差を所望の値に精度良く合わせ込むことが可能である。

〔発明３〕 発明３の素子分離層の形成方法は、発明１又は発明２の素子分離層の形成方法において、前記研磨処理を施す工程は、前記第１研磨工程と前記第２研磨工程との間に、前記ＣＭＰ装置から前記基板を取り出し、当該基板の前記絶縁部材下から露出した前記酸化防止膜の膜厚を測定し、その後、当該基板を該ＣＭＰ装置に戻す工程を有する、ことを特徴とするものである。

このような構成であれば、ＣＭＰ装置の酸化防止膜に対する研磨レートと、酸化防止膜の第２研磨工程直前の実際の膜厚値とに基づいて、第２研磨工程の研磨条件を設定することができるので、酸化防止膜の厚さの合わせ込み精度をさらに高めることができる。
〔発明４〕 発明４の電子デバイスの製造方法は、発明１から発明３の何れか一の素子分離層の形成方法によって前記素子分離層が形成された前記基板の素子領域に、所定の素子を形成することを特徴とするものである。

このような構成であれば、発明１〜発明３の何れか一の素子分離層の形成方法が応用されるので、例えば、素子分離層を挟んだ素子間でのリーク電流の低減に貢献することができ、歩留りの向上が見込まれる。

〔発明５〕 発明５のＣＭＰ装置は、発明１から発明３の何れか一の素子分離層の形成方法に適用可能なＣＭＰ装置であって、前記酸化防止膜の前記露出を検出可能なエンドポイント検出機構と、前記研磨レートに関する情報を取得する情報取得手段と、前記情報取得手段によって取得された前記研磨レートに関する情報に基づいて前記研磨条件を算出する算出手段と、前記エンドポイント検出機構によって前記酸化防止膜の前記露出が検出されるまで当該絶縁部材を研磨し、前記酸化防止膜の前記露出が検出された後は、前記算出手段によって算出された前記研磨時間だけ前記絶縁部材と前記酸化防止膜とを研磨するように当該ＣＭＰ装置を制御する制御手段と、を有することを特徴とするものである。

このような構成であれば、ＣＭＰ装置の酸化防止膜に対する研磨レートの変化に合わせて、その研磨時間を自動的に設定することができる。

以下、本発明の実施の形態を図面に基づいて説明する。まず始めに、本発明の実施の形態に係るＣＭＰ装置１００について説明する。
図１は、本発明の実施の形態に係るＣＭＰ装置１００の構成例を示す概念図である。図１に示すように、このＣＭＰ装置１００は、研磨旋盤１１、研磨パッド１３、研磨ヘッド１５、研磨剤供給ノズル１７、エンドポイント検出機構（ＥＰＤ）２０及び制御部５０と、を含んだ構成となっている。

図１に示すＣＭＰ装置１００は、制御部５０の制御下で、研磨剤を研磨剤供給ノズル１７から研磨パッド１３上に供給し、研磨ヘッド１５に保持されたウエーハＷの非研磨層を研磨パッド１３に押し付けた状態で、研磨パッド１３と研磨ヘッド１５とをそれぞれの中心を通る鉛直線回りに回転させて、非研磨層の研磨処理を行う。非研磨層は、例えばウエーハＷ上に形成されたシリコン酸化膜や、シリコン窒化膜等である。また、ＥＰＤは、加工最中（Ｉｎ‐Ｓｉｔｕ）の環境・対象などの状態をモニタリングし、変化をキャッチする機能を有するものである。このＣＭＰ装置１００では、モニタリングの対象は、例えば赤外レーザー光をウエーハ表面に照射し、その反射光の強度である。

図２は、制御部５０を構成する各機能の一部を示すブロック図である。この制御部５０は、例えば、ＣＭＰ装置１００に接続されたコンピュータであり、このコンピュータ内の各機能はハードウェアとソフトウェアとで実行されるものである。図２に示すように、この制御部５０はその機能として、情報受信部５１と、情報格納部５３と、演算処理部５５と、時間情報格納部５７と、時間情報送信部５９と、を含んだ構成となっている。

この制御部５０では、情報受信部５１が、ウエーハＷの非研磨層に対する研磨レートに関する情報や、非研磨層の研磨前の厚さ（膜厚）に関する情報、研磨後の膜厚の狙い値に関する情報を受信する。また、情報受信部５１が受信したこれらの情報は情報格納部５３に格納される。演算処理部５５は、情報格納部５３に格納されたこれら情報に基づいて、非研磨層に対する研磨処理の所要時間を算出する。この算出された時間に関する情報は、時間情報格納部５７に格納される。時間情報格納部５７に格納された情報は、時間情報送信部５９によって、必要に応じて制御部５０の外へ出力することが可能となっている。

次に、本発明の実施の形態に係る素子分離層（ＳＴＩ）８０´の形成方法について説明する。
図３（Ａ）〜（Ｃ）は、本発明の実施の形態に係る素子分離層８０´の形成方法を示す工程図である。ここでは、始めに、図３（Ａ）において、図示しないＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）装置、コータデベロッパ、ドライエッチング装置、熱酸化炉等を用いて、ウエーハ（シリコン基板）Ｗ上にシリコン酸化窒化膜７１及びシリコン窒化膜７３、溝部、シリコン酸化膜８０等を形成し、その後、図３（Ｂ）及び（Ｃ）において、上述したＣＭＰ装置１００を用いて、シリコン酸化膜８０及びシリコン窒化膜７３に、第１、第２の研磨処理を施す場合について説明する。

まず始めに、図３（Ａ）において、ウエーハＷ上にシリコン酸化窒化膜（ＳｉＯＮ）７１を形成する。次に、このシリコン酸化窒化膜７１上にシリコン窒化膜（ＳｉＮ）７３を１０００［Å］程度形成する。このシリコン酸化窒化膜７１とシリコン窒化膜７３の形成は、例えばＣＶＤ装置を用いて行う。
次に、図３（Ａ）において、このシリコン窒化膜７３上に、素子分離領域の上方を開口し、かつ素子領域の上方を覆うレジストパターン（図示せず）を形成する。このレジストパターンの形成は、例えばコータデベロッパを用いて行う。そして、このレジストパターンをマスクにして、シリコン窒化膜７３と、シリコン酸化窒化膜７１とを順次エッチングして除去する。

これにより、素子分離領域上方からシリコン窒化膜７３とシリコン酸化窒化膜７１とが取り除かれ、素子分離領域の表面がレジストパターン下から露出した状態となる。このエッチングは、例えばＲＩＥ等のドライエッチング装置を用いて行う。このエッチング後に、図示しないレジストパターンをアッシング装置等を用いてアッシング処理し、除去する。

次に、パターニングされたシリコン窒化膜７３をマスクに、ウエーハＷをエッチングして、その素子分離領域に溝部を形成する。このエッチングは、例えばＲＩＥ等のドライエッチング装置を用いて行う。ドライエッチング条件としては、シリコン（Ｓｉ）のエッチングレートに対して、シリコン窒化膜（Ｓｉ_３Ｎ_４）及びシリコン酸化窒化膜（ＳｉＯＮ）のエッチングレートが十分に小さい条件を選択する。

次に、図３（Ａ）において、溝部が形成されたウエーハＷに熱酸化処理を施し、溝部の内壁と底面とに図示しない熱酸化膜（ＳｉＯ_２）を形成する。そして、ウエーハＷの上方全面にシリコン酸化膜８０を堆積し、この堆積したシリコン酸化膜８０で素子分離領域の溝部を埋め込む。このシリコン酸化膜８０の堆積は、ＴＥＯＳ系またはシラン系のＣＶＤによって行う。

次に、上述したＣＭＰ装置１００を用いて、シリコン酸化膜８０を平坦化しながらその表面を研磨する。この研磨処理（第１の研磨処理）は、図３（Ｂ）に示すように、シリコン酸化膜８０下からのシリコン窒化膜７３の露出がＥＰＤ２０によって検出されるまで行う。そして、シリコン酸化膜８０と、このシリコン酸化膜８０下から露出したシリコン窒化膜７３とに第２の研磨処理を施すが、その前に、この第２の研磨処理の処理時間（以下、「研磨時間」という。）ｔを予め決定しておく。

この研磨時間ｔは、ＣＭＰ装置１００のシリコン窒化膜７３に対する研磨レートＲと、第１の研磨処理によってシリコン酸化膜８０下から露出したシリコン窒化膜７３の膜厚Ｔ及び、第２の研磨処理後のシリコン窒化膜７３の膜厚の狙い値Ｔ´とに基づいて算出される値である。研磨時間ｔの算出及び決定は、上述したＣＭＰ装置１００の制御部５０が自動で行う。研磨時間ｔの算出の手順は、以下のとおりである。

即ち、図２において、まず始めに、制御部５０の情報受信部５１が、研磨レートＲと、第１の研磨処理後のシリコン窒化膜７３の膜厚Ｔと、第２の研磨処理による狙い値Ｔ´等に関する情報を取得する。
シリコン窒化膜７３に対する研磨レートＲは、予め、テスト用のウエーハ（試験基板）上に、図３（Ａ）及び（Ｂ）に示したシリコン窒化膜７３と同種の膜、即ち、シリコン窒化膜（Ｓｉ_３Ｎ_４）を形成し、形成されたシリコン窒化膜をＣＭＰ装置１００で一定時間研磨し、その研磨量を測定することによって求める。このような研磨レートＲの測定は、例えばＣＭＰ装置１００を担当するオペレータが、１日に１回又は２，３回程度の頻度で定期的に行う。

また、シリコン窒化膜７３の膜厚Ｔは、第１の研磨処理後にＣＭＰ装置１００からウエーハＷ取り出してその膜厚を実際に測定しても良いし、ロット内やロット間でシリコン窒化膜７３の膜厚にばらつきが少ない（即ち、膜厚のトレンドが安定している）ことが予測できる場合には「見なし値」としても良い。この実施の形態では、シリコン窒化膜７３の膜厚のトレンドは安定している、ということを前提として、膜厚Ｔを例えば１０００［Å］と見なす。

また、シリコン窒化膜７３の膜厚の狙い値Ｔ´は、この実施の形態では、例えば６００〜８００［Å］の範囲で選択される値である。
図２において、このように情報受信部５１が受信した研磨レートＲと、膜厚Ｔ及び狙い値Ｔ´に関する情報は、情報格納部５３に格納される。そして、演算処理部５５は、これら情報格納部５３に格納された諸情報に基づいて、研磨時間ｔを算出する。その演算処理の内容は、例えば（１）式で表される。

研磨時間ｔ＝（膜厚Ｔ−狙い値Ｔ´）／研磨レートＲ・・・（１）
（１）式から算出された研磨時間ｔに関する情報は、時間情報格納部５７に格納される。また、この格納された研磨時間ｔに関する情報は、第２の研磨処理の始まる前に、時間情報送信部５９によって制御部５０の外へ出力される。制御部５０の外部へ出力された研磨時間ｔに関する情報は、例えば制御部５０の外部端子に接続されたモニタ等によって表示される。

第２の研磨処理工程では、ＣＭＰ装置１００によって、シリコン酸化膜８０と、このシリコン酸化膜８０下から露出したシリコン窒化膜７３とを研磨時間ｔだけ研磨し、シリコン窒化膜７３の膜厚を狙い値Ｔ´に合わせ込む。このような第１、第２の研磨処理を経て、図３（Ｃ）に示すように、ウエーハＷの素子分離領域に素子分離層８０´を完成させる。図３（Ｃ）において、素子分離層８０´とウエーハＷ表面との段差は、素子領域に残されたシリコン窒化膜７３とシリコン酸化窒化膜７１とを合わせた厚さとほぼ同じ値である。

このように、本発明の実施の形態に係る素子分離層８０´の形成方法によれば、ＣＭＰ装置１００のシリコン窒化膜７３に対する研磨レートＲが時間の経過と共に変化するような場合でも、その時々の研磨レートに合わせて研磨時間ｔを設定するので、シリコン窒化膜７３の研磨量のばらつきを少なくすることができる。
従来、ＳＴＩと呼ばれる素子分離層の形成プロセスでは、ＣＭＰ装置による研磨処理によって、シリコン窒化膜の厚さを所望の値に精度良く合わせ込むことは極めて困難であった。このことは、経験的事実として広く認識されており、そのため、従来の技術では、研磨処理後のウエットエッチングによって、素子分離層と基板表面との段差を調整していた。

これに対して、本発明によれば、ウエーハＷ間、又はロット間でシリコン窒化膜７３の研磨量のばらつきを少なくすることができるので、研磨後のウエットエッチングを行う前に、シリコン窒化膜７３の厚さを所望の値に精度良く合わせ込むことができ、その結果、研磨後のエッチング条件を頻繁に微調整しなくても、素子分離層８０´とウエーハＷ表面との段差を所望の値に精度良く合わせ込むことが可能である。

また、本発明の実施の形態に係る電子デバイスの製造方法は、上述した方法によって素子分離層８０´が形成されたウエーハＷの素子領域に、ＭＯＳトランジスタ等の素子を形成することを特徴とするものである。このような構成であれば、上述した素子分離層８０´の形成方法が応用されるので、素子分離層８０´とウエーハＷ表面との段差を所望の値に精度良く合わせ込むことができ、例えば、この素子分離層８０´を挟んだ２つのＭＯＳトランジスタ間で、そのリーク電流を低減することができる。これにより、電子デバイスの歩留りの向上が見込まれる。

この実施の形態では、ウエーハＷが本発明の「基板」に対応し、シリコン酸化窒化膜７１及びシリコン窒化膜７３が本発明の「酸化防止膜」に対応し、シリコン酸化膜８０が本発明の「絶縁部材」に対応している。また、情報受信部５１が本発明の「情報取得手段」に対応し、演算処理部５５が本発明の「算出手段」に対応し、制御部５０が本発明の「制御手段」に対応している。

なお、この実施の形態では、シリコン窒化膜７３の膜厚のトレンドは安定している、ということを前提に、膜厚Ｔを例えば１０００［Å］に固定する場合について説明した。しかしながら、膜厚ＴはウエーハＷ毎、又はロット毎に測定しても良い。その場合には、例えば、第１の研磨処理後にウエーハＷをＣＭＰ装置１００から取り出し、このウエーハＷのシリコン酸化膜８０下から露出したシリコン窒化膜７３の膜厚を測定し、その後、このウエーハをＣＭＰ装置１００に戻して、第２の研磨処理を開始する。

このような構成であれば、ＣＭＰ装置１００のシリコン窒化膜（Ｓｉ_３Ｎ_４）に対する研磨レートと、シリコン窒化膜７３の実際の膜厚値とに基づいて、その研磨時間ｔを設定することができるので、シリコン窒化膜７３の膜厚の合わせ込み精度をさらに高めることができる。
また、この実施の形態では、シリコン酸化窒化膜７１とシリコン窒化膜７３とが本発明の「酸化防止膜」に対応している場合について説明したが、本発明の酸化防止膜はこれに限られることはない。本発明の「酸化防止膜」は、例えば、下層がシリコン酸化膜（ＳｉＯ_２）、上層がシリコン窒化膜７３からなる積層構造の膜でも良い。このような場合でも、上記実施の形態と同様の作用効果を得ることができる。

本発明の実施の形態に係るＣＭＰ装置１００の構成例を示す概念図。 制御部５０を構成する各機能の一部を示すブロック図 本発明の実施の形態に係る素子分離層８０´の形成方法を示す工程図。

符号の説明

１１ 研磨旋盤、１３ 研磨パッド、１５ 研磨ヘッド、１７ 研磨剤供給ノズル、２０ エンドポイント検出機構（ＥＰＤ）、５０ 制御部、５１ 情報受信部、５３ 情報格納部、５５ 演算処理部、５７ 時間情報格納部、５９ 時間情報送信部、７１ シリコン酸化窒化膜、７３ シリコン窒化膜、８０ シリコン酸化膜、８０´ 素子分離層、１００ ＣＭＰ装置

Claims (5)

1. 基板の素子分離領域に絶縁部材からなる素子分離層を形成する方法であって、
   前記基板の前記素子分離領域に溝部を形成する工程と、
   前記基板の素子領域上に酸化防止膜を形成する工程と、
   前記素子領域上に前記酸化防止膜が形成され、かつ前記素子分離領域に前記溝部が形成された前記基板の上方全面に前記絶縁部材を堆積して当該溝部に該絶縁部材を埋め込む工程と、
   エンドポイント検出機構を備えたＣＭＰ装置を用いて前記絶縁部材及び前記酸化防止膜に研磨処理を施す工程と、を含み、
   前記研磨処理を施す工程は、
   前記エンドポイント検出機構によって前記絶縁部材下からの前記酸化防止膜の露出が検出されるまで当該絶縁部材を研磨する第１研磨工程と、
   前記酸化防止膜の前記露出が検出された後で前記絶縁部材と前記酸化防止膜とを研磨する第２研磨工程と、を有し、
   前記第２研磨工程の研磨条件を、前記ＣＭＰ装置の前記酸化防止膜に対する研磨レートに基づいて設定することを特徴とする素子分離層の形成方法。
2. 前記第２研磨工程を開始する前に予め、
   試験基板上に前記酸化防止膜と同種の膜を形成し、形成された前記同種の膜を前記ＣＭＰ装置で一定時間研磨し、その研磨量を測定することによって、前記研磨レートを求めておくことを特徴とする請求項１に記載の素子分離層の形成方法。
3. 前記研磨処理を施す工程は、前記第１研磨工程と前記第２研磨工程との間に、
   前記ＣＭＰ装置から前記基板を取り出し、当該基板の前記絶縁部材下から露出した前記酸化防止膜の膜厚を測定し、その後、当該基板を該ＣＭＰ装置に戻す工程を有する、ことを特徴とする請求項１又は請求項２に記載の素子分離層の形成方法。
4. 請求項１から請求項３の何れか一項に記載の素子分離層の形成方法によって前記素子分離層が形成された前記基板の素子領域に、所定の素子を形成することを特徴とする電子デバイスの製造方法。
5. 請求項１から請求項３の何れか一項に記載の素子分離層の形成方法に適用可能なＣＭＰ装置であって、
   前記酸化防止膜の前記露出を検出可能なエンドポイント検出機構と、
   前記研磨レートに関する情報を取得する情報取得手段と、
   前記情報取得手段によって取得された前記研磨レートに関する情報に基づいて前記研磨条件を算出する算出手段と、
   前記エンドポイント検出機構によって前記酸化防止膜の前記露出が検出されるまで当該絶縁部材を研磨し、前記酸化防止膜の前記露出が検出された後は、前記算出手段によって算出された前記研磨時間だけ前記絶縁部材と前記酸化防止膜とを研磨するように当該ＣＭＰ装置を制御する制御手段と、を有することを特徴とするＣＭＰ装置。

Images