JP2006237051A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006237051A
JP2006237051A JP2005045284A JP2005045284A JP2006237051A JP 2006237051 A JP2006237051 A JP 2006237051A JP 2005045284 A JP2005045284 A JP 2005045284A JP 2005045284 A JP2005045284 A JP 2005045284A JP 2006237051 A JP2006237051 A JP 2006237051A
Authority
JP
Japan
Prior art keywords
imaging
light receiving
semiconductor device
protective film
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005045284A
Other languages
English (en)
Other versions
JP4618639B2 (ja
JP2006237051A5 (ja
Inventor
Katsuhiko Kozai
克彦 香西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2005045284A priority Critical patent/JP4618639B2/ja
Publication of JP2006237051A publication Critical patent/JP2006237051A/ja
Publication of JP2006237051A5 publication Critical patent/JP2006237051A5/ja
Application granted granted Critical
Publication of JP4618639B2 publication Critical patent/JP4618639B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】撮像用半導体素子の受光部に異物が付着するのを防止できるとともに薄型化を可能にした撮像用半導体装置の製造方法を提供する。
【解決手段】半導体ウェハーに形成された複数の撮像用半導体素子の受光部に保護膜を形成し、半導体ウエハーを撮像用半導体素子毎に分割し、分割された半導体素子を大判の回路基板へ実装し、各半導体素子と前記大判の回路基板の配線とをワイヤにてボンディングし、保護膜、ワイヤ及び複数の半導体素子全体を覆うように樹脂で封止し、保護膜の表面が露出するまで樹脂を研摩し、保護膜を除去し、半導体素子、研摩された樹脂上に光学的に透明なカバーガラスを貼り付け、大判の回路基板を切断して個別の半導体装置に分割する。樹脂パッケージ8aを可能なかぎり薄く、空洞部10の高さを可能なかぎり低くできる光学用モジュールに好適な半導体装置を得る。
【選択図】 図7

Description

本発明は、半導体装置の製造方法、特に、デジタルビデオカメラ、携帯電話等に実装して好適な光学モジュールに用いる撮像用半導体素子を備えた撮像用半導体装置や光ディスク装置に用いる光電変換素子を備えた光検出半導体装置の製造方法に関する。
近年、デジタルビデオカメラや携帯電話等に装填する光学モジュールは、高画素化、小型化が進んでおり、中でも携帯電話にカメラ機能が搭載され、その結果、レンズ、パッケージを含めた光学モジュールとしての小型化、薄型化の要求が高まっている。これに伴ってレンズを含めた小型化、薄型化を図った撮像装置が提案がなされている(特許文献1、特許文献2参照)。
特開2000−269472号公報 特開2003−219284号公報
また、最近では光学モジュールが携帯電話、デジタルカメラ、PCカメラ等の民生機器や自動車の前後左右確認のために車体にカメラを搭載した自動車が登場してきている。 したがって、小型、薄型の要求に加え、耐環境性等の信頼性への要求も高まり、このような要求に応えるため、撮像用半導体素子を実装した次のような構造の光学モジュールが実施されている。
図11に示すように、光学モジュール15は、回路基板16上にワイヤ17で接続された撮像用半導体素子18を実装し、さらに回路基板16上にレンズ19が取り付けられたレンズホルダ20を取り付け、前記撮像用半導体素子18を封止している。
また、図12に示すように、セラミックスや樹脂を成型して作られた空洞部22aを備えた回路基板22にワイヤ23でワイヤボンディングされた撮像用半導体素子24を実装し、前記空洞部22aをガラス板25で封止し、さらにレンズ26が取り付けられたレンズホルダ27を前記空洞部22aを囲むように取り付けた光学モジュールも実施されている。
また、図8に示すように、ガラス基板28上の受光部とは反対側のパターニングされた面に撮像用半導体素子29をフリップチップボンディング30し、前記撮像用半導体素子29を樹脂封止(図示せず)した光学モジュールも実施されている。
また、光ディスク装置に代表されるように、光ピックアップパッケージについても高密度記録媒体の読み取りができるパッケージの要求が高まっている。したがって、記録読み取りに使用する光の波長は短くなっており、図9に示すように、回路基板30に金ワイヤ31で接続された受光用半導体素子32を実装し、受光面側から透明な樹脂33で封止した樹脂封止型のパッケージが提案されているが、このパッケージでは樹脂が透明といえども光エネルギーによる樹脂の劣化によって透明度が低下し、光量の減衰が大きくなる。
また、樹脂封止の際入射側表面の樹脂の厚みを薄くする方法(特許文献3、特許文献4参照)、図10に示すように、回路基板34に実装した受光用半導体素子35の受光面側に空洞部36を形成して樹脂37で封止し、空洞部36をカバーガラス38で封止して光量の減衰を少なくした光ピックアップパッケージが提案されている。
特開2003−17715号公報 特開2003−273371号公報
前記回路基板に利用する絶縁基板としてガラスエポキシ基板やセラミック基板が汎用されてきたが、これらの絶縁基板は発塵し易く、ダイシング等の加工途中での塵埃の発生、光学モジュール完成後の振動による塵埃の発生等による異物の付着があり、歩留の向上に限界があった。また、レンズホルダーを組み付ける場合、半導体素子の受光部、受光部から光学レンズまでの距離がピントとなり、半導体素子の厚さのばらつき、実装時の接着剤の厚さのばらつき、レンズホルダの高さのばらつき等がピント合わせの精度を左右する。
また、半導体素子の厚みにも限界があり、半導体素子の厚みと絶縁基板の厚みが光学モジュールの総厚となるため、現状では光学モジュールに用いる半導体素子の薄型化にも限界がある。
ところで、前記ダイシングにより発生する塵埃の影響を避けるために、ダイシング中に固体撮像素子の表面に塵埃が付着しないようにした半導体装置の製造方法が提案されている。
該半導体装置の製造方法は、ダイシング時の固体撮像素子表面の傷付きや塵埃の付着を少なくするために、半導体ウェハに複数のCCDを形成した後、ダイシングにより半導体ウェハを個々のCCDに分割するに際し、半導体ウェハ表面にアクリル系樹脂材料でなる加工保護被膜を1μm〜3μmの膜厚となるよう被着した後に回転ブレードでダイシングを行ない、ダイシング後に加工保護被膜をアルカリ水溶液又は有機溶剤で剥離、除去し、半導体ウェハを個々のCCDに分割するものである(特許文献5参照)。
特開2003−273043号公報
また、他の例として、基材の一方の面に、受光面を露出面側として複数個の固体撮像素子を所定間隔をあけて整列して接合する工程と、各々の固体撮像素子の露出面の受光領域を個片に形成された柔軟性を有する保護膜により被覆する工程と、保護膜を被着した固体撮像素子を基材とともに平坦な挟圧面を有する金型により挟圧し、金型の挟圧面と保護膜および隣接する固体撮像素子によって囲まれた空隙部分に封止材を充填して樹脂成形した後、固体撮像素子の受光面から保護膜を除去する工程と、成形された封止材を介して各固体撮像素子の露出する受光面を覆うように基材の全面にわたって透光板を接着する工程と、隣接する固体撮像素子間に沿って個片の半導体装置に切断する工程とを含み、固体撮像素子の受光面に異物が付着するのを防止するようにした半導体装置の製造方法が提案されている(特許文献6参照)。
特開2003−332542号公報
前記特許文献5に記載の半導体装置の製造方法は、ダイシング時に発生する塵埃が半導体素子表面に付着するのを防止することができる。一方、製造された半導体素子が樹脂モールド等他の製造工程を経る際、半導体素子表面への塵埃の付着、汚染の除去までは解決されていない。
また、特許文献6に記載の半導体装置の製造方法では、金型で固体撮像素子と保護膜を挟み型締めして、その空隙部分に樹脂を充填しているが、このように金型で挟み込むと保護膜が設けられていても撮像素子表面に多大な荷重がかかる。このとき型締め圧を弱めると保護膜と金型の隙間に樹脂が回り込み、保護膜剥離後に樹脂バリが発生し、後工程において異物の原因となる。
本発明は、前記各種問題点を総合的に解決できる半導体装置の製造方法を提案するものである。
第1に半導体素子の受光面への塵埃の付着を防止するという課題があるが、該防止策として(1)発塵の少ない材料の選択、(2)発塵させない加工方法、(3)工程内の異物付着の防止が考えられるが、(1)及び(2)の方法は有効な防止策であるが、現状では材料が制約され、また発塵させない物理的加工の知見に困難を伴う。
そこで、本願の発明では前記(3)の方法を採用し、撮像用半導体素子又は光電変換半導体素子などの受光用半導体素子(以下、半導体素子という。)が形成された半導体ウェハの状態からダイシング工程を経て空洞部を有する密閉状態に組み立てる直前まで半導体素子の表面を塵埃等の異物から保護し、製造中に異物が発生しても半導体素子の表面に異物が付着しない製造方法を提案するものである。
第2の課題として、前記半導体素子を有する半導体装置の信頼性の問題があるが、多くの場合、光学モジュールは空洞部を有するため、電気的な引き出し線である金ワイヤ等の配線、半導体素子の表面等、多くの領域が外部にむき出しの状態となる。
金ワイヤ等の接続のため半導体素子の表面にアルミニウムなどの電極を設けているのが一般的であるが、樹脂パッケージ内への水分の侵入等によりむき出しの電極が腐食する可能性が高い。また広いむき出しのため異物を排除しなければならない領域が広くなる。
そこで、本発明では、信頼性を確保するために、光学的に使用する領域を除き半導体素子の表面を樹脂で覆い、該半導体素子から電気的に引き出される金ワイヤ等の配線を外力や水分から遮断し、樹脂パッケージとしての信頼性を向上させるものである。後述する樹脂封止の工程で詳述する。
また、前記空洞部を有する光学モジュールの場合、カバーガラスを取り付けるためには接続用のワイヤーループの高さに加えて間隙が必要となる。このとき間隙量はワイヤがむき出して保護されていないため外力に弱く、十分な距離をとる必要がある。
そこで、本発明では、組み立て時に樹脂パッケージを研摩して均一な厚みを確保するとともに、必要最低限の薄型パッケージにし、前記樹脂パッケージに比べて薄型化を図るもので、後述する。
さらに、空洞部を有する構造の場合、ワイヤー引き出しに加えてカバーガラスの貼り付けしろのスペースが必要となりその分寸法が大きくならざるをえない。
これに対して、本発明では、ワイヤー引き出し部は樹脂で覆われているため、ワイヤー引き出し部と光学的に透明な部材、例えばガラス板の貼り付け部を立体的に共有し、それだけ樹脂パッケージを小型にすることができる。
以上の課題を総合的に解決するために、本発明の半導体装置の製造方法は、
半導体ウェハーに形成された複数の半導体素子の各受光部に保護膜を形成する工程と、
前記半導体ウエハーを半導体素子毎に分割する工程と、前記分割された半導体素子を大判の回路基板へ実装する工程と、
前記各半導体素子と前記大判の回路基板の配線とをワイヤにてボンディングする工程と、前記保護膜、前記ワイヤ及び前記複数の半導体素子全体を覆うように樹脂で封止する工程と、前記保護膜の表面が露出するまで前記樹脂を研摩する工程と、
前記保護膜を除去する工程と、前記半導体素子、前記研摩された樹脂上にカバーを貼り付ける工程と、前記大判の回路基板を切断して個別の半導体装置に分割する工程と、
を有する。
半導体装置が受光した画質を劣化させる塵埃、水分等の異物の侵入を妨げて受光部に異物が付着するのを防止することができる。また、樹脂パッケージを研摩にて均一に薄くすので、半導体装置の薄型化及び該半導体装置を用いた光学モジュールの小型化、薄型化が可能となる。
以下、本発明の撮像用半導体装置又は受光用半導体装置の製造方法の第1の実施の形態及び該製造方法で製造した半導体装置を説明する。
以下、撮像用半導体素子を備えた撮像用半導体装置を例に挙げながら説明するが、本発明の半導体装置の製造方法は、光ディスク装置に用いる受光用半導体装置の製造にも適用可能である。
[工程1]撮像用半導体素子の受光部への保護膜の形成
図1に示すように、撮像用半導体素子の受光部への保護膜の形成は、複数の撮像用半導体素子が形成された半導体ウエハー1の全面に均一にレジスト塗布機にて厚さ0.1mm以上のフォトレジストを塗布し、露光、現像及びエッチングにて撮像用半導体素子の受光部の領域のみフォトレジストにてレジスト保護膜2を形成する。
前記レジスト保護膜2の厚みは後述するワイヤボンディング時のワイヤループが十分隠れる程度の一定高さが必要である。ちなみに0.1mm以上あれば十分であり、後の工程で研摩にて樹脂パッケージの厚みを整えるため、厳密な膜厚管理は必要としない。
[工程2] 半導体ウエハーのダイシング
図1に示すように、前記半導体ウエハー1の裏面にテープ3を貼り付け、前記半導体ウエハー1を撮像用半導体素子毎に前記テープ3に達するまで回転ブレード等でダイシング4を行い、分割する。
この時、ダイシングすることで前記半導体ウエハー1のかす等の切削くずが発生するが、ダイシング前に前記レジスト保護膜2が施されているため、このような異物が前記レジスト保護膜2下の受光部まで回り込まず、異物付着の要因を排除することができる。
[工程3」分割された撮像用半導体素子の大判の回路基板への実装
図2に示すように、個々に分割された撮像用半導体素子5を撮像用半導体素子5毎に配線された領域を有する大判の回路基板6上にそれぞれ実装する。
この実装は、前記ダイシング4で前記テープ3(図1)上に分割された各撮像用半導体素子5を1個ずつ吸着手段で吸着して前記大判の回路基板6上の実装場所に移動させて行う。
この時、撮像用半導体素子5の受光部の表面には前記レジスト保護膜2が施されているので、撮像用半導体素子5の表面を吸着しても傷や異物を付けることがなく、安定して吸着でき、前記テープ3(図1)から容易に剥離できる。
ここで、実装する大判の回路基板として用途にもよるが、リードフレーム、電鋳シート回路基板、ガラスエポキシ回路基板、フレキシブル回路基板等が使用でき、樹脂パッケージに適した基板であればマトリクス状に多数個の製品が取れるようにリードを配置したものを利用できる。
[工程4]撮像用半導体素子と回路基板の配線とのワイヤボンディング
ワイヤボンディングの前処理としてプラズマエッチングを必要に応じて行う。このプラズマエッチングは、撮像用半導体素子5のボンディングパッドやバンプ等の電極の表面の金属酸化物を除去するために行うものである。
図3に示すように、撮像用半導体素子5の電極(図示せず)と回路基板6の配線(図示せず)とのワイヤ7によるワイヤボンディングは低ループでボンディングするのが好適である。これは後述する樹脂パッケージの薄型化を図るためで、後工程で樹脂パッケージを研摩するが、前記ワイヤ7のループが低いほど樹脂パッケージを薄く研摩できるからである。したがって、低ループにすれば前記研摩によって薄い樹脂パッケージを容易に得ることができる。
[工程5]樹脂パッケージの形成
図4に示すように、樹脂8にて前記レジスト保護膜2及びワイヤ7及び複数の撮像用半導体素子5全体を覆うように封止する。
この樹脂8による封止は、金型による型締めは大判の回路基板6を挟むことで封止が可能であるため、撮像用半導体素子5への荷重も分散し、また隣接する撮像用半導体素子間においてバリが発生することがない。
金型を用いる場合、例えばフィルムアシスト方式を用いても良い。例えば撮像用半導体素子の厚みが0.4mmの場合、半導体素子の厚み+0.2mm、つまり厚み0.6mmの金型を使用する。また、印刷方式やディスペンス方式で封止することもできる。
ここで後工程で光学的に透明な部材、例えばカバー用ガラスを貼り合わせるため、図5に示すように、該工程で隣接する半導体素子間の樹脂の上面にダイサーを利用して浅溝9をそれぞれ形成する。この浅溝9の形成は後の工程6の樹脂の研摩後にしても良い。また、前記浅溝は省略しても良い。この浅溝9を設けることで後述するガラスカバー接着を行う接着剤を流し込むための溝となり、さらにダイシング用の位置決め用のマークとしても利用する。
[工程6]樹脂パッケージの研摩
図5に示すように、前記工程5で成形された樹脂8の表面全体を研摩機で研摩し、前記レジスト保護膜2の表面が完全に露出する所定の高さまで一様に研摩する。後に研摩を行った樹脂8にカバーガラスを貼り合わせるため、隣接する半導体素子間の樹脂部に前記浅溝9を必要に応じて形成する。
この樹脂研摩工程において、撮像用半導体素子5及びワイヤ7を完全に封止するような厚みまで樹脂8を研摩して薄くすることで、撮像用半導体装置の樹脂パッケージの薄型化を容易に実現することができる。
[工程7]レジスト保護膜の除去
各撮像用半導体素子5の受光面に設けられた前記レジスト保護膜2をエッチングにより除去し(図6)、除去後、純水で洗浄する。この工程ではレジスト保護膜2の除去後に純水で洗浄するため、レジスト保護膜2がなくても異物が付着することはない。また、仮に何らかの要因で異物が付着していても洗浄により除去することができる。
このレジスト保護膜2を設けることによって半導体ウエハーのダイシング工程から樹脂パッケージの研磨までの工程において、前記撮像用半導体素子5の受光面に異物や傷が付くのを防止することができる。このレジスト保護膜2の除去でできた空洞部10の高さは、樹脂研摩後の厚みのみで決まるため、極めて低く形成でき、光学モジュールなどのレンズと撮像用半導体素子の距離を近接する構造にすることが可能となる。
[工程8]カバーガラスの貼り付け
図6に示すように、前記工程7でレジスト保護膜2を除去した後、前記接着剤流し込み浅溝9内にUV接着剤等を流し込みし、光学的に透明で平坦な大判のカバーガラス11を一括で全体に貼り付けて、前記空洞部10内にある撮像用半導体素子5の受光部が密閉された撮像用半導体装置を形成する。これにより前記空洞部10に新たな異物の侵入を防止することができる。カバーガラスの貼り付けは、撮像用半導体素子5毎に個別に貼り付けても良い。
[工程9]大判の回路基板のダイシング
前記カバーガラス11を一括貼り付けた後、大判の回路基板6とカバーガラス11を前記溝9の中央部を基準位置AーA’に採って前記回路基板6に向けてフルカットでダイシングし、個別の撮像用半導体装置に分割する。カバーガラスを撮像用半導体素子毎に個別に貼り付けた場合は、大判の回路基板6のみをダイシングして個別の撮像用半導体装置になるように分割する。このダイシング時、空洞部10はカバーガラス11で覆われているため、撮像用半導体素子5の受光面に異物が付着することがない。
以上の工程を経て製造された撮像用半導体装置13を図7に示している。
完成した撮像用半導体装置13のワイヤボンディング部を含むワイヤ7全体が前記研摩された樹脂パッケージ8aで封止されているので、薄型化が可能な撮像用半導体装置が得られる。
また、回路基板6aの裏側に該回路基板6aのボンディングランドに繋がる外部端子12のパターンを予め形成しておくことで撮像用半導体装置13をフラットケーブルやプリント配線板に搭載して外部回路との接続を行うことができる。
図7に示すように、本発明の製造方法で製造された撮像用半導体装置13は、回路基板6a上に実装された撮像用半導体素子5、樹脂パッケージ8a、空洞部10及びカバーガラス11aを備えている。前記工程を経て製造されたので撮像用半導体素子5の受光部(カバーガラス側)表面には異物が付着することがない。
また、前記空洞部10は前記レジスト保護膜2を除去した部分のみ残り、したがって前記空洞部10の高さは前記レジスト保護膜2の厚みのみで決まるため、前記空洞部10の高さを低くすることができ、撮像用半導体装置13を全体として従来の撮像用半導体装置よりも薄型に形成することができる。したがって、この撮像用半導体装置を光学モジュールに利用すると、従来の光学モジュールよりも小型化、薄型化が可能となる。
前記実施の形態では、前記空洞部を光学的に透明なカバーガラスで覆うようにしたが、光学モジュールを構成するレンズホルダー内に半導体装置を組み込むと、該カバーガラスは必ずしも必要としないので、以下、第2の実施の形態について説明する。
以下、本発明の第2の実施の形態について、前記第1の実施の形態の図を援用しながら説明する。
[工程1]撮像用半導体素子の受光部への保護膜の形成
図1に示すように、撮像用半導体素子の表面への保護膜の形成は、複数の撮像用半導体素子が形成された半導体ウエハー1の全面に均一にレジスト塗布機にて厚さ0.1mm以上のフォトレジストを塗布し、露光、現像及びエッチングにて撮像用半導体素子の受光部の領域のみレジストにてレジスト保護膜2を形成する。
前記レジスト保護膜2の厚みは後述するワイヤボンディング時のワイヤループが十分隠れる程度の一定高さが必要である。ちなみに0.1mm以上あれば十分であり、後の工程で研摩にて樹脂パッケージの厚みを整えるため、厳密な膜厚管理は必要としない。
[工程2] 半導体ウエハーのダイシング
図1に示すように、前記半導体ウエハー1の裏面にテープ3を貼り付け、前記半導体ウエハー1を撮像用半導体素子毎に前記テープ3に達するまで回転ブレード等でダイシング4を行い、分割する。
[工程3」分割された撮像用半導体素子の大判の回路基板への実装
図2に示すように、個々に分割された撮像用半導体素子5を撮像用半導体素子5毎に配線された領域を有する大判の回路基板6上にそれぞれ実装する。
この実装は、前記ダイシング4で前記テープ3(図1)上に分割された各撮像用半導体素子5を1個ずつ吸着手段で吸着して前記大判の回路基板6上の実装場所に移動させて行う。
[工程4]撮像用半導体素子と回路基板の配線とのワイヤボンディング
ワイヤボンディングの前処理としてプラズマエッチングを必要に応じて行う。このプラズマエッチングは、撮像用半導体素子5のボンディングパッドやバンプ等の電極の表面の金属酸化物を除去するために行うものである。
図3に示すように、撮像用半導体素子5の電極と回路基板6の配線とのワイヤ7によるワイヤボンディングは低ループで行う。
[工程5]樹脂パッケージの形成
図4に示すように、樹脂8にて前記レジスト保護膜2及びワイヤ7及び複数の撮像用半導体素子5全体を覆うように封止する。
[工程6]樹脂パッケージの研摩
図5に示すように、前記工程5で成形された樹脂8の表面全体を研摩機で研摩し、前記レジスト保護膜2の表面が完全に露出する所定の高さまで一様に研摩する。
[工程7]レジスト保護膜の除去
各撮像用半導体素子5の受光部に設けられた前記レジスト保護膜2をエッチングにより除去し(図6)、除去後、前記撮像用半導体素子の表面を純水で洗浄する。
以上の工程までは、前記第1の実施の形態と同様である。また、以下の工程は、前記カバーガラスの貼り付けに代えてカバー用テープを貼り付ける工程となる。
[工程8]カバー用テープの貼り付け
図6に示すように、前記工程7でレジスト保護膜2を除去した後、前記第1の実施の形態におけるカバーガラスに代えて大判のカバー用テープ11を全体に貼り付け、撮像用半導体素子5の受光部を密閉し前記空洞部10を有する半導体装置を形成する。これにより前記中空洞10に新たな異物の侵入を防止することができる。このカバー用テープの貼り付けの工程では記浅溝9を省略することができる。
[工程9]大判の回路基板のダイシング
前記カバー用テープ11を一括貼り付けた後、大判の回路基板6と樹脂8を基準位置AーA’に採ってフルカットでダイシングし、個別の撮像用半導体装置に分割する。このダイシング時、空洞部10はカバー用テープ11で覆われているため、撮像用半導体素子5の受光部に異物が付着することがない。
図7に示すように、本発明の第2の実施の形態の製造方法で製造された半導体装置13は、回路基板6a上に実装された撮像半導体素子5、樹脂パッケージ8a、空洞部10を備えている。前記工程を経て製造されたので撮像用半導体素子5の受光部の表面に異物が付着することがない。
この第2の実施の形態で製造された撮像用半導体装置は、空洞部10がカバーガラスで覆われていないが、前記カバー用テープを剥離して前記撮像用半導体装置を直接レンズホルダー内に組み込むことで撮像用半導体素子の受光部に異物が付着するのを防止できる。
また、前記空洞部10は前記レジスト保護膜2を形成し除去した部分のみ残り、したがって前記空洞部10の高さは前記レジスト保護膜2の厚みでのみ決まるため、前記空洞部10の高さを低くすることができ、撮像用半導体装置13を全体として従来の撮像用半導体装置よりも薄型に形成することができる。したがって、この撮像用半導体装置を光学モジュールに利用すると、従来の光学モジュールよりも小型化、薄型化が可能となる。
前記各実施の形態では、半導体素子として撮像用半導体素子を例に挙げて説明したが、撮像用半導体素子に代えて、光ディスク装置の光ピックアップ等に利用する受光用半導体装置の製造にも適用することができる。
本発明の半導体装置の製造方法の工程の説明図である。 本発明の半導体装置の製造方法の工程の説明図である。 本発明の半導体装置の製造方法の工程の説明図である。 本発明の半導体装置の製造方法の工程の説明図である。 本発明の半導体装置の製造方法の工程の説明図である。 本発明の半導体装置の製造方法の工程の説明図である。 本発明の半導体装置の製造方法で製造された撮像用半導体装置の断面図である。 従来の半導体装置の説明図である。 従来の半導体装置の説明図である。 従来の半導体装置の説明図である。 従来の光学モジュールの説明図である。 従来の光学モジュールの説明図である。
符号の説明
1・・半導体ウェハー 2・・レジスト保護膜 5・・半導体素子
6・・大判の回路基板 8・・研摩された樹脂 8a・・樹脂パッケージ
10・・空洞部 11、11a・・カバーガラス、カバー用テープ 13・・半導体装置

Claims (10)

  1. 半導体ウェハーに形成された複数の撮像用半導体素子の各受光部に保護膜を形成する工程と、
    前記半導体ウエハーを撮像用半導体素子毎に分割する工程と、
    前記分割された撮像用半導体素子を大判の回路基板へ実装する工程と、
    前記各撮像用半導体素子と前記大判の回路基板の配線とをワイヤにてボンディングする工程と、
    前記保護膜、前記ワイヤ及び前記複数の撮像用半導体素子全体を覆うように樹脂で封止する工程と、
    前記保護膜の表面が露出するまで前記樹脂を研摩する工程と、
    前記保護膜を除去する工程と、
    前記撮像用半導体素子、前記研摩された樹脂上にカバーを貼り付ける工程と、
    前記大判の回路基板を切断して個別の撮像用半導体装置に分割する工程と、
    を有することを特徴とする撮像用半導体装置の製造方法。
  2. 前記請求項1に記載の撮像用半導体装置の製造方法で製造され、回路基板に実装された撮像用半導体素子と、該撮像用半導体素子の受光部上に樹脂パッケージの空洞部とを備えることを特徴とする撮像用半導体装置。
  3. 半導体ウェハーに形成された複数の撮像用半導体素子の各受光部に保護膜を形成する工程と、
    前記半導体ウエハーを撮像用半導体素子毎に分割する工程と、
    前記分割された撮像用半導体素子を大判の回路基板へ実装する工程と、
    前記各撮像用半導体素子と前記大判の回路基板の配線とをワイヤにてボンディングする工程と、
    前記保護膜、前記ワイヤ及び前記複数の撮像用半導体素子全体を覆うように樹脂で封止する工程と、
    前記保護膜の表面が露出するまで前記樹脂を研摩する工程と、
    前記保護膜を除去する工程と、
    前記撮像用半導体素子、前記研摩された樹脂上に光学的に透明なカバー部材を貼り付ける工程と、
    前記大判の回路基板を切断して個別の撮像用半導体装置に分割する工程と、
    を有することを特徴とする撮像用半導体装置の製造方法。
  4. 前記光学的に透明なカバー部材は、ガラスでなることを特徴とする請求項3の撮像用半導体装置の製造方法。
  5. 前記請求項3又は請求項4に記載の撮像用半導体装置の製造方法で製造され、回路基板に実装された撮像用半導体素子と、該撮像用半導体素子の受光部上の樹脂パッケージの空洞部と、該空洞部を塞ぐカバーガラスとを備えることを特徴とする撮像用半導体装置。
  6. 半導体ウェハーに形成された複数の受光用半導体素子の各受光部に保護膜を形成する工程と、
    前記半導体ウエハーを受光用半導体素子毎に分割する工程と、
    前記分割された受光用半導体素子を大判の回路基板へ実装する工程と、
    前記各受光用半導体素子と前記大判の回路基板の配線とをワイヤにてボンディングする工程と、
    前記保護膜、前記ワイヤ及び前記複数の受光用半導体素子全体を覆うように樹脂で封止する工程と、
    前記保護膜の表面が露出するまで前記樹脂を研摩する工程と、
    前記保護膜を除去する工程と、
    前記受光用半導体素子、前記研摩された樹脂上にカバーを貼り付ける工程と、
    前記大判の回路基板を切断して個別の受光用半導体装置に分割する工程と、
    を有することを特徴とする受光用半導体装置の製造方法。
  7. 前記請求項6に記載の受光用半導体装置の製造方法で製造され、回路基板に実装された受光用半導体素子と、該受光用半導体素子の受光部上の樹脂パッケージの空洞部とを備えることを特徴とする受光用半導体装置。
  8. 半導体ウェハーに形成された複数の受光用半導体素子の各受光部に保護膜を形成する工程と、
    前記半導体ウエハーを受光用半導体素子毎に分割する工程と、
    前記分割された受光用半導体素子を大判の回路基板へ実装する工程と、
    前記各受光用半導体素子と前記大判の回路基板の配線とをワイヤにてボンディングする工程と、
    前記保護膜、前記ワイヤ及び前記複数の受光用半導体素子全体を覆うように樹脂で封止する工程と、
    前記保護膜の表面が露出するまで前記樹脂を研摩する工程と、
    前記保護膜を除去する工程と、
    前記受光用半導体素子、前記研摩された樹脂上に光学的に透明なカバー部材を貼り付ける工程と、
    前記大判の回路基板を切断して個別の受光用半導体装置に分割する工程と、
    を有することを特徴とする受光用半導体装置の製造方法。
  9. 前記光学的に透明なカバー部材は、ガラスでなることを特徴とする請求項8の受光用半導体装置の製造方法。
  10. 請求項8又は請求項9に記載の受光用半導体装置の製造方法で製造され、回路基板に実装された受光用半導体素子と、該受光用半導体素子の受光部上の樹脂パッケージの空洞部と、該空洞部を塞ぐカバーガラスとを備えることを特徴とする受光用半導体装置。
JP2005045284A 2005-02-22 2005-02-22 半導体装置の製造方法 Expired - Fee Related JP4618639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005045284A JP4618639B2 (ja) 2005-02-22 2005-02-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005045284A JP4618639B2 (ja) 2005-02-22 2005-02-22 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2006237051A true JP2006237051A (ja) 2006-09-07
JP2006237051A5 JP2006237051A5 (ja) 2008-04-03
JP4618639B2 JP4618639B2 (ja) 2011-01-26

Family

ID=37044413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005045284A Expired - Fee Related JP4618639B2 (ja) 2005-02-22 2005-02-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4618639B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016142A (ja) * 2006-07-07 2008-01-24 Tdk Corp 受光素子及びそれを用いた光ヘッド並びにそれを用いた光記録再生装置
KR100885505B1 (ko) 2007-09-28 2009-02-26 삼성전기주식회사 카메라 모듈 및 그 제조방법
JP2009047949A (ja) * 2007-08-21 2009-03-05 Alps Electric Co Ltd 光学素子の製造方法
JP2010062750A (ja) * 2008-09-02 2010-03-18 Sharp Corp 固体撮像装置およびそれを備えた電子機器
JP2010062232A (ja) * 2008-09-02 2010-03-18 Nec Electronics Corp 素子の機能部を露出させた半導体装置の製造方法
US20120322208A1 (en) * 2007-07-27 2012-12-20 Renesas Electronics Corporation Electronic device and method for manufacturing electronic device
KR20180056165A (ko) * 2016-11-18 2018-05-28 지투지솔루션(주) Cis 패키지 구조
CN110658569A (zh) * 2018-06-29 2020-01-07 通快机床两合公司 具有可揭除保护膜的光学元件
JP2022018457A (ja) * 2020-07-15 2022-01-27 アオイ電子株式会社 半導体装置の製造方法および半導体装置中間体
US11387270B2 (en) 2019-05-02 2022-07-12 Samsung Electro-Mechanics Co., Ltd. Image sensor package including reflector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132535A (ja) * 1984-07-25 1986-02-15 Sanyo Electric Co Ltd センサの製造方法
JPH07221278A (ja) * 1994-01-24 1995-08-18 Lg Semicon Co Ltd 固体撮像素子及びその製造方法
JP2003219284A (ja) * 2002-01-24 2003-07-31 Fujitsu Ltd カメラモジュール及びその製造方法
JP2003332542A (ja) * 2002-05-09 2003-11-21 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006186288A (ja) * 2004-09-14 2006-07-13 Sony Chem Corp 機能素子実装モジュール及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132535A (ja) * 1984-07-25 1986-02-15 Sanyo Electric Co Ltd センサの製造方法
JPH07221278A (ja) * 1994-01-24 1995-08-18 Lg Semicon Co Ltd 固体撮像素子及びその製造方法
JP2003219284A (ja) * 2002-01-24 2003-07-31 Fujitsu Ltd カメラモジュール及びその製造方法
JP2003332542A (ja) * 2002-05-09 2003-11-21 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006186288A (ja) * 2004-09-14 2006-07-13 Sony Chem Corp 機能素子実装モジュール及びその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016142A (ja) * 2006-07-07 2008-01-24 Tdk Corp 受光素子及びそれを用いた光ヘッド並びにそれを用いた光記録再生装置
US9327457B2 (en) * 2007-07-27 2016-05-03 Renesas Electronics Corporation Electronic device and method for manufacturing electronic device
US20120322208A1 (en) * 2007-07-27 2012-12-20 Renesas Electronics Corporation Electronic device and method for manufacturing electronic device
JP2009047949A (ja) * 2007-08-21 2009-03-05 Alps Electric Co Ltd 光学素子の製造方法
KR100885505B1 (ko) 2007-09-28 2009-02-26 삼성전기주식회사 카메라 모듈 및 그 제조방법
US8194182B2 (en) 2008-09-02 2012-06-05 Sharp Kabushiki Kaisha Solid-state image pickup apparatus with positioning mark indicating central part of light-receiving section of solid-state image sensing device and electronic device comprising the same
US7998781B2 (en) 2008-09-02 2011-08-16 Renesas Electronics Corporation Method of manufacturing semiconductor device in which functional portion of element is exposed
CN101667546B (zh) * 2008-09-02 2011-11-02 瑞萨电子株式会社 制造露出元件的功能部的半导体器件的方法
JP4694602B2 (ja) * 2008-09-02 2011-06-08 シャープ株式会社 固体撮像装置およびそれを備えた電子機器
JP2010062232A (ja) * 2008-09-02 2010-03-18 Nec Electronics Corp 素子の機能部を露出させた半導体装置の製造方法
JP2010062750A (ja) * 2008-09-02 2010-03-18 Sharp Corp 固体撮像装置およびそれを備えた電子機器
KR20180056165A (ko) * 2016-11-18 2018-05-28 지투지솔루션(주) Cis 패키지 구조
CN110658569A (zh) * 2018-06-29 2020-01-07 通快机床两合公司 具有可揭除保护膜的光学元件
CN110658569B (zh) * 2018-06-29 2022-07-05 通快机床两合公司 具有可揭除保护膜的光学元件
US11387270B2 (en) 2019-05-02 2022-07-12 Samsung Electro-Mechanics Co., Ltd. Image sensor package including reflector
JP2022018457A (ja) * 2020-07-15 2022-01-27 アオイ電子株式会社 半導体装置の製造方法および半導体装置中間体
JP7328939B2 (ja) 2020-07-15 2023-08-17 アオイ電子株式会社 半導体装置の製造方法およびウエハ

Also Published As

Publication number Publication date
JP4618639B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
JP4618639B2 (ja) 半導体装置の製造方法
KR100604190B1 (ko) 고체촬상장치, 반도체 웨이퍼, 광학장치용 모듈,고체촬상장치의 제조방법, 및 광학장치용 모듈의 제조방법
JP4686400B2 (ja) 光学デバイス、光学デバイス装置、カメラモジュールおよび光学デバイスの製造方法
KR100575094B1 (ko) 광학장치용 모듈 및 그 제조방법
JP4863026B2 (ja) カメラモジュールの製造方法及びカメラモジュール
JP5047243B2 (ja) 光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP4764941B2 (ja) 光学素子、光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP4819152B2 (ja) 光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
JP2001351997A (ja) 受光センサーの実装構造体およびその使用方法
US7655505B2 (en) Manufacturing method of semiconductor device
KR20060056870A (ko) 촬상 모듈 및 촬상 모듈의 제조 방법
JP7289286B2 (ja) 感光性アセンブリとカメラモジュール及びその製造方法
JPH07202152A (ja) 固体撮像装置
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
KR20200063102A (ko) 촬영 어셈블리 및 이의 패키징 방법, 렌즈 모듈, 전자 기기
JP2005317745A (ja) 固体撮像装置およびその製造方法
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
JP2003332542A (ja) 半導体装置およびその製造方法
JP2011187482A (ja) 固体撮像装置、光学装置用モジュール、及び固体撮像装置の製造方法
JP2002009265A (ja) 固体撮像装置
JP2006080597A (ja) 撮像モジュール及び撮像モジュールの製造方法
KR100756245B1 (ko) 카메라 모듈
JP2004096638A (ja) 撮像装置およびその製造方法
JP2010147200A (ja) 固体撮像装置及びその製造方法
JPH04114456A (ja) 光電変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4618639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees