JP2006228687A

JP2006228687A - 放電灯点灯装置及び照明装置

Info

Publication number: JP2006228687A
Application number: JP2005044734A
Authority: JP
Inventors: Toshiaki Nakamura; 俊朗中村
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2005-02-21
Filing date: 2005-02-21
Publication date: 2006-08-31

Abstract

【課題】スイッチング素子のスイッチング特性に応じた最小オン時間を確保しつつスイッチング周波数の低下を軽減することができる放電灯点灯装置、及びこれを用いた照明装置を提供する。
【解決手段】放電灯Ｌａのランプ電流を示す電流検出信号ＳＬＩと、放電灯Ｌａのランプ電圧を示す電圧検出信号ＳＬＶに基づき設定された目標電流値信号ＳＴＩとの差分を表す差分信号すＢ１を積分する積分回路４０６と、スイッチング素子Ｑ１の所定の周期によるオンオフ動作においてオン時間が予め設定された最小オン時間を超える場合、積分回路４０６による積分信号ＳＣＶに基づいてスイッチング素子Ｑ１のオンデューティが増減され、スイッチング素子Ｑ１のオン時間が最小オン時間に達した場合、スイッチング素子Ｑ１のオフ時間を増減させることによりオンデューティを減増する制御回路部４０を備えた。
【選択図】図３

Description

本発明は、放電灯点灯装置、及びこれを用いた照明装置に関する。

図１３は、背景技術に係る放電灯点灯装置の構成を示すブロック図である。図１３に示す放電灯点灯装置１０１は、電力供給部１０２と、インバータ回路１０３と、始動回路１０４と、ＰＷＭ制御部１０５とを備えている。そして、始動回路１０４の外部に放電灯Ｌａが接続されるようになっている。

電力供給部１０２は、外部に接続された直流電源Ｅから出力された直流電圧を、ＰＷＭ制御部１０５からの制御信号に応じて昇圧又は降圧することによって所定の直流電圧に変換して放電灯Ｌａに供給するＤＣ−ＤＣコンバータで、トランス１０６と、スイッチング素子１０７と、ダイオード１０８と、コンデンサ１０９とを備えている。スイッチング素子１０７は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconducter Field Effect Transistor）を用いて構成されている。

インバータ回路１０３は、電力供給部１０２から出力された直流電圧をスイッチングして放電灯Ｌａを点灯させるための交番電圧に変換するインバータ回路である。始動回路１０４は、放電開始時に点灯電圧よりも非常に高い電圧の始動電圧を印加する必要があるＨＩＤランプ（高圧放電ランプ）を点灯させるための高電圧を発生する回路である。

また、電力供給部１０２の外部に直流電源Ｅが接続されており、直流電源Ｅの正極は、トランス１０６の一次巻線の一端に接続され、他端はスイッチング素子１０７を介して直流電源Ｅの負極に接続されている。トランス１０６の二次巻線には、ダイオード１０８とコンデンサ１０９との直列回路が並列に接続されており、コンデンサ１０９の両端電圧が、電力供給部１０２の出力電圧としてインバータ回路１０３へ供給されるようになっている。

ＰＷＭ制御部１０５は、ＰＷＭ（Pulse Width Modulation）制御（パルス幅変調制御）によりスイッチング素子１０７をオンオフさせ、電力供給部１０２からインバータ回路１０３へ放電灯Ｌａを点灯させるための電力を供給させる。

そして、ＰＷＭ制御部１０５からのスイッチング信号に応じてスイッチング素子１０７がオンオフされると、スイッチング素子１０７がオンのときにトランス１０６の一次巻線１１０に電流Ｉ１が流れて磁気エネルギーが蓄えられ、スイッチング素子１０７がオフのときにトランス１０６の二次巻線１１１に逆起電圧が発生し、コンデンサ１０９で平滑され、直流電圧としてインバータ回路１０３へ供給される。そして、インバータ回路１０３によって、電力供給部１０２から出力された直流電圧が交番電圧に変換される。そして、始動回路１０４を介して放電灯Ｌａへ交番電圧が供給され、放電灯Ｌａが点灯する。

この場合、ＰＷＭ制御部１０５は、放電灯Ｌａを流れるランプ電流や放電灯Ｌａに印加されるランプ電圧に応じて、放電灯Ｌａに供給される電力量を増減するべくスイッチング素子１０７のオンデューティを増減させるようになっている。

ところで、ＨＩＤランプ等の放電灯Ｌａは、そのランプ温度が低温状態ではインピーダンスが低下し、略短絡状態となる。このような放電灯Ｌａが短絡に近い状態にある場合や、始動回路１０４の出力端子が故障等により短絡している場合では、ＰＷＭ制御部１０５は、電力供給部１０２の出力電力を非常に小さいレベルに低下させるべくスイッチング信号は、スイッチング素子１０７をオンさせるオンデューティが非常に小さくされる。特に、電力供給部１０２を小型化するためにスイッチング信号のオンオフ周波数を高めた場合、上述のような短絡に近い状態におけるスイッチング信号のオン時間は、非常に短い時間になってしまう。

一方、スイッチング素子１０７は、その制御端子に供給されるスイッチング信号によりオンオフ状態が切り替えられるが、素子の特性としてオフからオンする際の切り替え遅れ時間や、切り替わり時間を有している。そのため、スイッチング信号のオン時間が短くなりすぎると、スイッチング素子１０７を完全にオンさせることができず、オン抵抗が残留してスイッチング素子１０７による損失増大を招くおそれがある。

そこで、ＰＷＭ制御部１０５は、ＰＷＭ制御において、スイッチング素子１０７を完全にオンさせることができるオン時間の最小値を下限値として、この下限値を超えてオン時間を小さくさせないようにしたものが知られている。また、ＰＷＭ制御部１０５は、オン時間は固定してオフ時間を長くすることによりオンデューティを低下させるようにしたものも知られている（例えば、特許文献１参照。）。
特開２０００−３４０３８５号公報

ところで、上述のように、ＰＷＭ制御において、ＰＷＭ制御部１０５がスイッチング素子１０７を完全にオンさせることができるオン時間の最小値を下限値として、この下限値を超えてオン時間を小さくさせないようにしたものでは、例えば放電灯Ｌａが低温状態で略短絡状態となっている場合や、故障等により電力供給部１０２の出力が短絡状態になっている場合には、オン時間が下限値に達するとそれ以上スイッチング信号のオンデューティを低下させることができず、従って電力供給部１０２の出力電力を十分低下させることができない結果、放電灯Ｌａを損傷したり、放電灯点灯装置１０１内の回路を損傷したりするおそれがあるという不都合があった。

また、ＰＷＭ制御部１０５が、オン時間は固定してオフ時間を長くすることによりオンデューティを低下させるようにした場合には、スイッチング信号のオンデューティがスイッチング素子１０７を完全にオンさせることができるオン時間の最小値に達する前にオフ時間が増大されるため、スイッチング周波数の低下を招き、電力供給部１０２に用いられるコンデンサ１０９やトランス１０６等の回路部品が大型化するという不都合があった。

本発明は、このような問題に鑑みて為された発明であり、スイッチング素子のスイッチング特性に応じた最小オン時間を確保しつつスイッチング周波数の低下を軽減することができる放電灯点灯装置、及びこれを用いた照明装置を提供することを目的とする。

上述の目的を達成するために、本発明の第１の手段に係る放電灯点灯装置は、外部から入力された電流を所定の周期でオンオフするスイッチング素子を備えると共に当該スイッチング素子のオンオフ動作におけるオンデューティの増減に応じて放電灯の点灯用電力を増減させる電力供給部と、前記放電灯に供給される電流値を検出電流値として検出する電流検出部と、前記放電灯に供給される電圧を検出する電圧検出部と、前記電圧検出部により検出された電圧に基づいて前記放電灯に供給する目標電流値を設定する目標値設定部と、前記電流検出部により検出された検出電流値と前記目標値設定部により設定された目標電流値との差分を表す差分信号を出力する差分出力部と、前記差分出力部から出力された差分信号を積分する積分回路とを備え、スイッチング制御部は、前記周期によるオンオフ動作においてオン時間が予め設定された最小オン時間を超えている場合、前記積分回路による積分値に基づいて前記周期によるオンオフ動作におけるオンデューティを増減させ、前記周期によるオンオフ動作においてオン時間が前記最小オン時間に達した場合、前記オンオフ動作におけるオフ時間を増減させることにより前記オンデューティを減増させることを特徴としている。

また、上述の放電灯点灯装置において、前記オンオフ動作におけるオン時間を検出する最小オン時間検出部をさらに備え、前記スイッチング制御部は、前記最小オン時間検出部により前記オン時間が予め設定された最小オン検出時間以下になったことが検出された場合、前記オンオフ動作におけるオン時間を予め設定された最小オン時間に維持しつつ前記差分出力部から出力された差分信号に基づいてオフ時間を変化させることにより、前記オンデューティを増減させることを特徴としている。

そして、上述の放電灯点灯装置において、前記最小オン時間検出部は、前記積分回路による積分値に基づいて、前記オンオフ動作におけるオン時間が予め設定された最小オン検出時間以下になったことを検出することを特徴としている。

さらに、上述の放電灯点灯装置において、前記差分出力部は、前記差分信号を前記オフ時間の増減指示として出力し、前記積分回路は、前記積分値を前記オンデューティの増減指示として出力し、前記積分回路の積分値による前記オンデューティの増減指示における増減量に応じて当該差分信号における前記オフ時間の増減指示量を減増させるべく前記差分信号を補正する差分信号補正部をさらに備え、前記スイッチング制御部は、前記差分信号補正部により補正された差分信号に基づいてオフ時間を変化させることにより、前記オンデューティを増減させることを特徴としている。

また、本発明の第２の手段に係る照明装置は、放電灯を点灯させるための放電灯点灯装置と、前記放電灯点灯装置を収容する筐体とを備え、前記放電灯点灯装置は、上述のいずれかに記載の放電灯点灯装置であることを特徴としている。

このような構成の放電灯点灯装置及び照明装置は、積分回路によって、放電灯に供給される電流値と放電灯に供給される電圧に基づき設定された目標電流値との差分を表す差分信号が積分される。そして、スイッチング制御部によって、所定の周期によるオンオフ動作においてオン時間が予め設定された最小オン時間を超える場合、積分回路による積分値に基づいて前記周期によるオンオフ動作におけるオンデューティが増減され、前記周期によるオンオフ動作においてオン時間が最小オン時間に達した場合、オンオフ動作におけるオフ時間を増減させることによりオンデューティが減増されるので、スイッチング素子のスイッチング特性に応じた最小オン時間を確保しつつスイッチング周波数の低下を軽減することができる。

以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。

（第１実施形態）
図１は、本発明の一実施形態に係る照明装置の構成の一例を示す断面図である。図１に示す照明装置１は、例えば自動車やオートバイ等の車両に用いられる前照灯であり、車両の車体に固定される灯体ハウジング２（筐体）の内部にランプソケット３と反射板４と放電灯Ｌａとを収納したものであり、灯体ハウジング２の前面に設けた開口部には、灯体レンズ５が装着される。灯体ハウジング２の後部には、放電灯Ｌａを交換するための開口部６が設けられており、開口部６には着脱可能なキャップ７が取り付けられている。灯体ハウジング２の下部外側には、ケースに収納された放電灯点灯装置８が取り付けられ、放電灯点灯装置８には、例えばバッテリを直流電源として電源供給を行うための電源線ＣＢＬ１が接続されている。さらに、放電灯点灯装置８と、ランプソケット３とはハーネスＣＢＬ２により接続されている。そして、ランプソケット３に放電灯Ｌａを取り付けることにより、放電灯点灯装置８からの電力を放電灯Ｌａへ供給し、放電灯Ｌａを点灯させるようになっている。そして、照明装置１は、例えば図２に示す車両９の車体における前部の左右両側にそれぞれ配設されるようになっている。

図３は、本発明の第１の実施形態に係る放電灯点灯装置８の構成の一例を示すブロック図である。図３に示す放電灯点灯装置８は、電力供給部１０と、インバータ回路２０と、始動回路３０と、制御回路部４０と、ＰＷＭ信号発生回路５０とを備えている。

電力供給部１０は、外部に接続された直流電源Ｅから出力された直流の入力電圧Ｖｉｎを、ＰＷＭ信号発生回路５０からのスイッチング信号ＳＰＷＭに応じて昇圧又は降圧することによって所定の直流電圧である出力電圧Ｖｏｕｔに変換してインバータ回路２０に供給するＤＣ−ＤＣコンバータで、トランスＴと、スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサＣ１と、電流検出回路１１とを備えている。

また、電力供給部１０の外部に直流電源Ｅが接続されており、直流電源Ｅの正極は、トランスＴの一次側巻線Ｌ１の一端に接続され、他端はスイッチング素子Ｑ１を介して直流電源Ｅの負極に接続されている。トランスＴの二次側巻線Ｌ２には、ダイオードＤ１とコンデンサＣ１との直列回路が並列に接続されている。そして、コンデンサＣ１の両端に生じる直流電圧が、電力供給部１０の出力電圧Ｖｏｕｔとしてインバータ回路２０へ供給されるようになっている。

電流検出回路１１は、トランスＴの一次側巻線Ｌ１を流れる電流Ｉ１を検出し、その電流検出信号ＳＩ１をＰＷＭ信号発生回路５０へ出力するもので、例えば抵抗やホール素子を用いて構成されている。

インバータ回路２０は、例えば図略のスイッチング素子を用いて構成されたブリッジ回路によって、電力供給部１０から出力された出力電圧Ｖｏｕｔをスイッチングし、交番電圧に変換して始動回路３０へ供給する。始動回路３０は、放電開始時に点灯電圧よりも非常に高い電圧の始動電圧を印加する必要があるＨＩＤランプ（高圧放電ランプ）を点灯させるための高電圧を発生する回路である。始動回路３０は、図１に示すハーネスＣＢＬ２とランプソケット３とを介してランプソケット３に取り付けられた放電灯Ｌａと接続されている。

制御回路部４０は、ランプ電圧検出回路４０１（電圧検出部）と、目標値設定部４０２と、ランプ電流検出回路４０３（電流検出部）と、差分出力部４０４と、比例回路４０５と、積分回路４０６と、加算器４０７と、アンプ４０８と、コンパレータＣＭＰ１（最小オン時間検出部）と、スイッチＳＷ１とを備えている。

ランプ電圧検出回路４０１は、コンデンサＣ１の両端電圧、すなわち電力供給部１０の出力電圧Ｖｏｕｔを、放電灯Ｌａに供給されるランプ電圧と略等価な電圧として検出し、その電圧を示す電圧検出信号ＳＬＶを目標値設定部４０２へ出力する。目標値設定部４０２は、ランプ電圧検出回路４０１から出力された電圧検出信号ＳＬＶから放電灯Ｌａに供給する目標電流値を設定すると共に、その目標電流値を示す目標電流値信号ＳＴＩを差分出力部４０４へ出力する。ランプ電流検出回路４０３は、電力供給部１０の出力電流を、放電灯Ｌａに供給されるランプ電流と略等価な電流として検出し、その電流を示す電流検出信号ＳＬＩを差分出力部４０４へ出力する。

差分出力部４０４は、例えば減算器を用いて構成されており、目標値設定部４０２により設定された目標電流値を示す目標電流値信号ＳＴＩからランプ電流検出回路４０３により検出された検出電流値を示す電流検出信号ＳＬＩを減算した差分値を示す差分信号ＳＵＢ１を、比例回路４０５と、積分回路４０６と、アンプ４０８とへ出力する。比例回路４０５は、差分出力部４０４から出力された差分信号ＳＵＢ１を、ゲインＫｐ倍に増幅し、比例信号ＳＫＰとして加算器４０７へ出力する増幅回路である。図３に示す制御回路部４０においては、比例信号ＳＫＰの上昇は、電力供給部１０の出力電圧Ｖｏｕｔを上昇させる方向に働くようにされている。

積分回路４０６は、例えば、演算増幅器ＯＰ１と、コンデンサＣ２と、抵抗Ｒ１とから構成された積分回路で、差分出力部４０４から出力された差分信号ＳＵＢ１が抵抗Ｒ１を介して演算増幅器ＯＰ１の反転入力端子に接続され、演算増幅器ＯＰ１の非反転入力端子はグラウンドに接続され、演算増幅器ＯＰ１の出力端子はコンデンサＣ２を介して反転入力端子に接続されている。そして、演算増幅器ＯＰ１から出力された積分信号ＳＣＶは、加算器４０７と、コンパレータＣＭＰ１の反転入力端子とに出力される。図３に示す制御回路部４０においては、積分信号ＳＣＶの上昇は、電力供給部１０の出力電圧Ｖｏｕｔを上昇させる方向に働くようにされている。

加算器４０７は、比例回路４０５から出力された比例信号ＳＫＰと、演算増幅器ＯＰ１から出力された積分信号ＳＣＶとを加算することにより得られた信号を、電力供給部１０の出力電圧Ｖｏｕｔを設定する電圧制御信号ＳＷＣとしてＰＷＭ信号発生回路５０へ出力する。図３に示す制御回路部４０においては、電圧制御信号ＳＷＣの上昇は、電力供給部１０の出力電圧Ｖｏｕｔを上昇させる方向に働くようにされている。アンプ４０８は、差分出力部４０４から出力された差分信号ＳＵＢ１にゲインＫｔを乗じた信号をオフ時間延長信号ＳＯＦＦとしてスイッチＳＷ１を介してＰＷＭ信号発生回路５０へ出力する。

コンパレータＣＭＰ１は、積分回路４０６から出力された積分信号ＳＣＶと、予め設定された基準電圧Ｖｒｏｆとを比較する。基準電圧Ｖｒｏｆは、ＰＷＭ信号発生回路５０からスイッチング素子Ｑ１へ出力されるスイッチング信号ＳＰＷＭのオン時間が、スイッチング素子Ｑ１を完全にオンさせることができる最小のオン時間である最小オン時間Ｔｍｉｎに達した場合において積分信号ＳＣＶとして得られる電圧値に設定されている。そして、コンパレータＣＭＰ１は、積分信号ＳＣＶが基準電圧Ｖｒｏｆを超えていれば、スイッチＳＷ１をオフしてアンプ４０８から出力されたオフ時間延長信号ＳＯＦＦをＰＷＭ信号発生回路５０へ出力させない一方、積分信号ＳＣＶが基準電圧Ｖｒｏｆ以下となると、スイッチＳＷ１をオンしてアンプ４０８から出力されたオフ時間延長信号ＳＯＦＦをＰＷＭ信号発生回路５０へ出力させる。

すなわち、コンパレータＣＭＰ１は、積分回路４０６から出力された積分信号ＳＣＶに基づいて、オンオフ動作におけるオン時間が予め設定された最小オン検出時間以下となったことを検出し、スイッチＳＷ１をオンしてアンプ４０８から出力されたオフ時間延長信号ＳＯＦＦをＰＷＭ信号発生回路５０へ出力させる。

ＰＷＭ信号発生回路５０は、制御回路部４０から出力された電圧制御信号ＳＷＣに応じてＰＷＭ制御に基づきスイッチング素子Ｑ１をオンオフさせるためのスイッチング信号ＳＰＷＭのデューティを変化させ、電力供給部１０から電圧制御信号ＳＷＣに応じた出力電圧Ｖｏｕｔを出力させる制御回路で、フリップフロップＦＦ１と、発振器ＯＳＣ１と、コンパレータＣＭＰ２とを備える。コンパレータＣＭＰ２の非反転入力端子には、電圧制御信号ＳＷＣが入力され、コンパレータＣＭＰ２の反転入力端子には、電流検出信号ＳＩ１が入力され、コンパレータＣＭＰ２の出力信号はフリップフロップＦＦ１のリセット端子へ出力される。また、アンプ４０８からスイッチＳＷ１を介して出力されたオフ時間延長信号ＳＯＦＦは、発振器ＯＳＣ１に入力され、発振器ＯＳＣ１から出力された周期信号ＣＬＫ１はフリップフロップＦＦ１のセット端子へ出力される。そして、フリップフロップＦＦ１の出力信号が、スイッチング信号ＳＰＷＭとしてスイッチング素子Ｑ１へ出力される。

ＰＷＭ信号発生回路５０は、発振器ＯＳＣ１から出力された周期信号ＣＬＫ１によってフリップフロップＦＦ１をセットし、スイッチング信号ＳＰＷＭをハイレベルにしてスイッチング素子Ｑ１をオンさせ、電力供給部１０におけるトランスＴの一次側巻線Ｌ１及びスイッチング素子Ｑ１を流れる電流Ｉ１がスイッチング信号ＳＰＷＭで示される値に達したことをコンパレータＣＭＰ２で検出してフリップフロップＦＦ１をリセットし、スイッチング信号ＳＰＷＭをローレベルにしてスイッチング素子Ｑ１をオフさせる、いわゆるカレントモード型の回路方式になっている。

図４は、発振器ＯＳＣ１の構成の一例を示す回路図である。また、図５は、発振器ＯＳＣ１の動作を説明するための信号波形図である。図４に示す発振器ＯＳＣ１は、電流源ＣＳ１，ＣＳ２と、切替スイッチＳＷ２，ＳＷ３と、コンデンサＣ３と、抵抗Ｒ２，Ｒ３と、ヒステリシスを有するコンパレータＣＭＰ３とを用いて構成されている。そして、所定の基準電圧ＶＳＨとグラウンドとの間に抵抗Ｒ２，Ｒ３の直列回路が設けられ、基準電圧ＶＳＨが抵抗Ｒ２，Ｒ３により分圧されて基準電圧ＶＳＬが生成される。そして、基準電圧ＶＳＨが切替スイッチＳＷ３の一方の接点ＴＢ１に供給され、基準電圧ＶＳＬが切替スイッチＳＷ３の他方の接点ＴＢ２に供給され、切替スイッチＳＷ３によって、基準電圧ＶＳＨ及び基準電圧ＶＳＬのうちいずれかがコンパレータＣＭＰ３の非反転入力端子へ供給される。スイッチＳＷ３は、コンパレータＣＭＰ３から出力される周期信号ＣＬＫ１がハイレベルで基準電圧ＶＳＨをコンパレータＣＭＰ３の非反転入力端子へ供給し、周期信号ＣＬＫ１がローレベルで基準電圧ＶＳＬをコンパレータＣＭＰ３の非反転入力端子へ供給する。

コンパレータＣＭＰ３の反転入力端子には、コンデンサＣ３と切替スイッチＳＷ２とが接続されている。切替スイッチＳＷ２は、接点ＴＢ３，ＴＢ４を備えている。そして、切替スイッチＳＷ２は、コンパレータＣＭＰ３から出力される周期信号ＣＬＫ１がハイレベルで接点ＴＢ３側に切り替えられて電流源ＣＳ１から出力された充電電流ＩＣＨＧをコンデンサＣ３へ充電し、周期信号ＣＬＫ１がローレベルで接点ＴＢ４側に切り替えられてコンデンサＣ３に充電された電荷を電流源ＣＳ２による放電電流ＩＤＣＧによって放電させる。

まず、コンデンサＣ３が充電されていなければ、充電電圧ＶＣ３は基準電圧ＶＳＬに満たないためコンパレータＣＭＰ３により周期信号ＣＬＫ１がハイレベルにされ、切替スイッチＳＷ２が接点ＴＢ３側に切り替えられて電流源ＣＳ１から出力された充電電流ＩＣＨＧがコンデンサＣ３で充電されて充電電圧ＶＣ３が徐々に上昇すると共に、スイッチＳＷ３が接点ＴＢ１側に切り替えられて基準電圧ＶＳＨがコンパレータＣＭＰ３の非反転入力端子へ供給される。

そして、充電電圧ＶＣ３が基準電圧ＶＳＨに達すると、コンパレータＣＭＰ３により周期信号ＣＬＫ１がローレベルにされ、切替スイッチＳＷ２が接点ＴＢ４側に切り替えられてコンデンサＣ３が電流源ＣＳ２の放電電流ＩＤＣＧにより放電され、充電電圧ＶＣ３が徐々に下降すると共に、スイッチＳＷ３が接点ＴＢ２側に切り替えられて基準電圧ＶＳＬがコンパレータＣＭＰ３の非反転入力端子へ供給される。さらに、充電電圧ＶＣ３が基準電圧ＶＳＬに達すると、コンパレータＣＭＰ３により周期信号ＣＬＫ１がハイレベルにされ、切替スイッチＳＷ２が接点ＴＢ３側に切り替えられて電流源ＣＳ１から出力された充電電流ＩＣＨＧによりコンデンサＣ３が充電されて充電電圧ＶＣ３が徐々に上昇すると共に、スイッチＳＷ３が接点ＴＢ１側に切り替えられて基準電圧ＶＳＨがコンパレータＣＭＰ３の非反転入力端子へ供給される。

以上のように、コンデンサＣ３の充放電を繰り返すことにより、発振器ＯＳＣ１から周期信号ＣＬＫ１が出力される。そして、コンパレータＣＭＰ１によりスイッチＳＷ１がオンされると、オフ時間延長信号ＳＯＦＦが電流源ＣＳ１に入力され、オフ時間延長信号ＳＯＦＦの増減に応じて電流源ＣＳ１から出力される充電電流ＩＣＨＧが減増される結果、周期信号ＣＬＫ１のハイレベルの期間Ｔｒが増減される。周期信号ＣＬＫ１のハイレベルの期間Ｔｒは、スイッチング素子Ｑ１のオフ期間と対応しており、これにより、コンパレータＣＭＰ１によりスイッチＳＷ１がオン、すなわちスイッチング素子Ｑ１のオン時間が最小オン検出時間以下となったことが検出されると、差分出力部４０４から出力された差分信号ＳＵＢ１に、アンプ４０８によりゲインを乗じて出力されたオフ時間延長信号ＳＯＦＦに基づきスイッチング素子Ｑ１のオフ期間が増減され、スイッチング素子Ｑ１のオンデューティが減増される。そして、図６に示すように、オフ時間延長信号ＳＯＦＦに応じて、周期信号ＣＬＫ１の周期が増大される。

なお、電流源ＣＳ１は、オフ時間延長信号ＳＯＦＦの増減に応じて充電電流ＩＣＨＧを減増させる例に限られず、例えばコンパレータＣＭＰ１によりスイッチング素子Ｑ１のオン時間が最小オン検出時間以下となったことが検出されると、コンパレータＣＭＰ１の検出信号に応じて充電電流ＩＣＨＧを予め設定された電流値に減少させる構成としてもよい。

図７は、電流源ＣＳ１の構成の一例を示す回路図である。図７に示す電流源ＣＳ１は、演算増幅器ＯＰ２と、トランジスタＱ２〜Ｑ７と、抵抗ＲＥＸと、抵抗ＲＣＨＧとを備えて構成されている。演算増幅器ＯＰ２の非反転入力端子には、オフ時間延長信号ＳＯＦＦが入力され、演算増幅器ＯＰ２の出力端子はトランジスタＱ２のベースに接続され、トランジスタＱ２のエミッタは演算増幅器ＯＰ２の反転入力端子に接続されると共に抵抗ＲＥＸを介してグラウンドに接続されている。

トランジスタＱ２のコレクタは、トランジスタＱ３のコレクタに接続されている。トランジスタＱ３とトランジスタＱ４とはカレントミラー回路を構成し、トランジスタＱ４の出力電流ＩＣＴＲは抵抗ＲＣＨＧを介してグラウンドに供給される。また、トランジスタＱ４と並列に、トランジスタＱ５とトランジスタＱ７との直列回路が接続され、トランジスタＱ７のベースには、所定の基準電圧ＶＲＥＦにトランジスタＱ７のベースエミッタ間電圧ＶＢＥを加算した電圧が印加されている。トランジスタＱ５とトランジスタＱ６とはカレントミラー回路を構成し、トランジスタＱ６の出力電流が充電電流ＩＣＨＧとしてスイッチＳＷ２を介してコンデンサＣ３へ供給される。

図７に示す電流源ＣＳ１では、オフ時間延長信号ＳＯＦＦがゼロの場合における充電電流ＩＣＨＧは、抵抗ＲＣＨＧの抵抗値をＲ_ＣＨＧとすると、下記の式（１）で与えられる。
ＩＣＨＧ＝ＶＲＥＦ／Ｒ_ＣＨＧ・・・（１）
さらに、オフ時間延長信号ＳＯＦＦの電圧値がＶｅｘｏｆ、抵抗ＲＥＸの抵抗値をＲ_ＥＸとすると、充電電流ＩＣＨＧは、下記の式（２）で与えられる。
ＩＣＨＧ＝（ＶＲＥＦ／Ｒ_ＣＨＧ）−（Ｖｅｘｏｆ／Ｒ_ＥＸ）・・・（２）
式（２）に示すように、充電電流ＩＣＨＧは、オフ時間延長信号ＳＯＦＦの電圧値Ｖｅｘｏｆに応じて増減される。また、スイッチング素子Ｑ１のオン時間が最小オン検出時間以下となりスイッチング素子Ｑ１のオフ時間による出力調整が行われている状態おけるフィードバックゲインは、アンプ４０８のゲインＫｔによって設定され、スイッチング素子Ｑ１のオン時間が最小オン検出時間を超えている状態におけるフィードバックゲインは比例回路４０５のゲインＫｐによって設定することができるので、例えば放電灯Ｌａが冷えている等により略短絡状態になった場合と、定常点灯状態とで異なるフィードバックゲインを設定することができ、それぞれの負荷条件にあわせて適切なゲインの設定を行うことが容易となる。

また、図４に示す発振器ＯＳＣ１から出力される周期信号ＣＬＫ１は、ローレベルの期間Ｔｆが電流源ＣＳ２による放電電流ＩＤＣＧで決定され、放電電流ＩＤＣＧは固定されているので、ローレベルの期間Ｔｆもまた固定である。そして、期間Ｔｆがスイッチング素子Ｑ１の最小オン時間Ｔｍｉｎと等しくなるように放電電流ＩＤＣＧが設定されている。そうすると、周期信号ＣＬＫ１によって、少なくとも期間Ｔｆの間フリップフロップＦＦ１が強制的にセットされるので、スイッチング信号ＳＰＷＭのハイレベルの期間、すなわちスイッチング素子Ｑ１のオン時間が、少なくとも最小オン時間Ｔｍｉｎ以上確保される。

また、図６に示すように、オフ時間延長信号ＳＯＦＦがゼロの場合、すなわちスイッチング素子Ｑ１のオン時間が最小オン検出時間を超えている場合には、周期信号ＣＬＫ１は、式（１）で得られる充電電流ＩＣＨＧにより決定される期間Ｔｒと、固定されている期間Ｔｆとを加算した周期ｆ１にされる。

図３に示すＰＷＭ信号発生回路５０におけるコンパレータＣＭＰ２は、電流検出回路１２により検出されたスイッチング素子Ｑ１を流れる電流Ｉ１の電流値を示す電流検出信号ＳＩ１と、電圧制御信号ＳＷＣとを比較する。電流Ｉ１は、スイッチング素子Ｑ１がオンされると徐々に上昇するので、電流検出信号ＳＩ１もまたスイッチング素子Ｑ１がオンされてから徐々に上昇する。そして、電流検出信号ＳＩ１が電圧制御信号ＳＷＣに達すると、コンパレータＣＭＰ２の出力信号がローレベルとなりフリップフロップＦＦ１がリセットされ、スイッチング信号ＳＰＷＭがローレベルにされてスイッチング素子Ｑ１がオフされる。

これにより、スイッチング素子Ｑ１のオン時間が最小オン検出時間を超えている場合には、スイッチング素子Ｑ１のオンオフ周期が周期ｆ１にされると共に、スイッチング素子Ｑ１のオン時間が電圧制御信号ＳＷＣに応じて設定されるので、スイッチング周期を一定に保ちつつオンデューティを制御することができる。また、スイッチング素子Ｑ１のオン時間が最小オン検出時間以下となった場合には、発振器ＯＳＣ１から出力される周期信号ＣＬＫ１のローレベルの時間Ｔｆによって、スイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎにされると共に、スイッチング素子Ｑ１のオフ時間がオフ時間延長信号ＳＯＦＦに応じて延長されるので、スイッチング素子のスイッチング特性に応じた最小オン時間Ｔｍｉｎを確保しつつ電力供給部１０の出力電力を低下させることができ、放電灯Ｌａを損傷したり、放電灯点灯装置８内の回路を損傷したりすることを抑制することができる。

図８は、ＰＷＭ信号発生回路５０の他の一例を示す回路図である。また、図９は、図８に示すＰＷＭ信号発生回路５０の動作を説明するための信号波形図である。図８に示すＰＷＭ信号発生回路５０は、図４に示す発振器ＯＳＣ１とコンパレータＣＭＰ７とＮＡＮＤゲート５１とを備え、発振器ＯＳＣ１におけるコンデンサＣ３の充放電動作に伴うノコギリ波状の信号波形と、電圧制御信号ＳＷＣとを比較して得られた信号をスイッチング信号ＳＰＷＭとして用いる三角波比較方式のいわゆるスイッチモード型のＰＷＭ制御回路である。

図８に示すＰＷＭ信号発生回路５０は、発振器ＯＳＣ１におけるコンデンサＣ３の充電電圧ＶＣ３がコンパレータＣＭＰ７の非反転入力端子に入力され、電圧制御信号ＳＷＣがコンパレータＣＭＰ７の反転入力端子に入力され、コンパレータＣＭＰ７の出力端子はＮＡＮＤゲート５１の入力端子に接続されている。

次に、図９を参照して図８に示すＰＷＭ信号発生回路５０の動作を説明する。まず、オフ時間延長信号ＳＯＦＦがローレベルの場合、すなわちスイッチング素子Ｑ１のオン時間が最小オン検出時間を超えている場合には、周期信号ＣＬＫ１の周期が周期ｆ１にされているので、充電電圧ＶＣ３はコンデンサＣ３の充放電動作に伴い周期ｆ１のノコギリ波状の信号波形となっている。そうすると、コンパレータＣＭＰ７によって、充電電圧ＶＣ３と電圧制御信号ＳＷＣとが比較され、充電電圧ＶＣ３が電圧制御信号ＳＷＣ以下であればコンパレータＣＭＰ７の出力信号がローレベルとなりＮＡＮＤゲート５１で反転されて、スイッチング信号ＳＰＷＭがハイレベルで出力され、充電電圧ＶＣ３が電圧制御信号ＳＷＣを超えればコンパレータＣＭＰ７の出力信号がハイレベルとなりＮＡＮＤゲート５１で反転されてスイッチング信号ＳＰＷＭがローレベルで出力される。

すなわち、スイッチング素子Ｑ１のオン時間が最小オン検出時間を超えている場合には、スイッチング素子Ｑ１は周期ｆ１で電圧制御信号ＳＷＣの増減に応じてオンデューティが増減される。

一方、電力供給部１０の出力電圧Ｖｏｕｔを低下させるべく、電圧制御信号ＳＷＣが低下し、充電電圧ＶＣ３の下限電圧ＶＳＬを下回ると、コンパレータＣＭＰ７の出力信号がローレベルで固定されてしまい、コンパレータＣＭＰ７の出力信号におけるローパルス幅を最小オン時間Ｔｍｉｎ以上にすることができない。そうすると、ＮＡＮＤゲート５１から周期信号ＣＬＫ１を反転させた信号がスイッチング信号ＳＰＷＭとして出力される。

これにより、電力供給部１０の出力電圧Ｖｏｕｔが低下した場合であっても、周期信号ＣＬＫ１におけるローパルス幅、すなわち最小オン時間Ｔｍｉｎ以上のオン時間を確保することができるので、スイッチング信号ＳＰＷＭのオン時間が短すぎるためにスイッチング素子Ｑ１を完全にオンさせることができず、オン抵抗が残留してスイッチング素子Ｑ１による損失増大を招くことが抑制される。

次に、図３に示す制御回路部４０のコンパレータＣＭＰ１によって積分信号ＳＣＶが、最小オン時間Ｔｍｉｎに対応する電圧である基準電圧Ｖｒｏｆ以下となったことが検出され、スイッチＳＷ１がオンされると、オフ時間延長信号ＳＯＦＦが発振器ＯＳＣ１に入力され、オフ時間延長信号ＳＯＦＦに応じて電流源ＣＳ１から出力されるコンデンサＣ３の充電電流ＩＣＨＧが減少される結果、コンパレータＣＭＰ１により周期信号ＣＬＫ１におけるハイパルス幅が増大され、ＮＡＮＤゲート５１で反転されてスイッチング信号ＳＰＷＭにおけるハイパルス幅が増大され、スイッチング素子Ｑ１におけるオフ時間が増大されることによりオンデューティが減少され、電力供給部１０の出力電圧Ｖｏｕｔが低下される。

これにより、最小オン時間Ｔｍｉｎに対応する電圧である基準電圧Ｖｒｏｆ以下となったことが検出された場合には、スイッチング素子Ｑ１のオン時間を最小オン時間Ｔｍｉｎに維持しつつ、スイッチング素子Ｑ１のオフ時間をオフ時間延長信号ＳＯＦＦに応じて延長することができるので、スイッチング素子のスイッチング特性に応じた最小オン時間Ｔｍｉｎを確保しつつ電力供給部１０の出力電力を低下させることができ、放電灯Ｌａを損傷したり、放電灯点灯装置８内の回路を損傷したりすることを抑制することができる。

（第２実施形態）
次に、本発明の第２の実施形態に係る放電灯点灯装置について説明する。図１０は、放電灯点灯装置８ａの構成の一例を示す回路図である。図１０に示す放電灯点灯装置８ａは、図３に示す放電灯点灯装置８とは、電力供給部１０ａと、制御回路部４０ａと、ＰＷＭ信号発生回路５０ａとが異なる。なお、インバータ回路２０と始動回路３０とはその記載を省略している。

図１０に示す電力供給部１０ａは、電流検出回路１１の代わりにスイッチング素子Ｑ１と直列に接続された抵抗Ｒ４を備え、トランスＴの二次側巻線Ｌ２を流れる電流Ｉ２を検出する電流検出回路１２をさらに備えている。抵抗Ｒ４は、トランスＴの一次側巻線Ｌ１と、スイッチング素子Ｑ１を介して直列に接続され、一次側巻線Ｌ１を流れる電流Ｉ１を検出する。そして、抵抗Ｒ４の両端電圧が一次側巻線Ｌ１を流れる電流Ｉ１の検出値を示す電流検出信号ＳＩ１として制御回路部４０ａへ出力される。

図１０に示す制御回路部４０ａは、図３に示す制御回路部４０のように差分出力部４０４で電流検出信号ＳＬＩ（検出電流値）と目標電流値信号ＳＴＩ（目標電流値）との差演算により得られた電流を積分回路４０６で積分させる代わりに、電流検出信号ＳＬＩと目標電流値信号ＳＴＩとの大小比較結果に応じてコンデンサＣ４からなる積分回路４２７の充電動作と放電動作とを切り替えるようにしたものである。

制御回路部４０ａは、カレントミラー回路４２１，４２２と、差分出力部４２３，４２４と、オフセット電流源ＣＳ３と、抵抗Ｒ５からなる比例回路４２６と、積分回路４２７と、オフ時間延長信号生成部４３３と、ランプ電圧検出回路４０１と、目標値設定部４０２と、ランプ電流検出回路４０３とを備えている。図１０においては、ランプ電圧検出回路４０１と、目標値設定部４０２と、ランプ電流検出回路４０３とは図示を省略している。

オフ時間延長信号生成部４３３は、オフ時間延長信号ＳＯＦＦを生成する回路部で、差分出力部４２５と、差分信号補正部４２８と、正信号抽出部４２９と、アンプ４３０とを備えて構成されている。

カレントミラー回路４２１は、目標値設定部４０２から出力された目標電流値信号ＳＴＩを、３系統にして差分出力部４２３，４２４，４２５へそれぞれ供給する。カレントミラー回路４２２は、ランプ電流検出回路４０３から出力された電流検出信号ＳＬＩを、３系統にして差分出力部４２３，４２４，４２５へそれぞれ供給する。

差分出力部４２３は、抵抗Ｒ６，Ｒ７と、コンパレータＣＭＰ４と、フリップフロップＦＦ２と、発振器ＯＳＣ２と、定電流源ＣＳ４，ＣＳ５と、スイッチＳＷ４とを備えている。そして、カレントミラー回路４２１から出力された目標電流値信号ＳＴＩが抵抗Ｒ６を介してグラウンドへ流れることにより抵抗Ｒ６に生じた電圧がコンパレータＣＭＰ４の非反転入力端子へ供給され、カレントミラー回路４２２から出力された電流検出信号ＳＬＩが抵抗Ｒ７を介してグラウンドへ流れることにより生じた電圧がコンパレータＣＭＰ４の反転入力端子へ供給される。さらに、コンパレータＣＭＰ４の出力信号は、フリップフロップＦＦ２により発振器ＯＳＣ２から出力された周期Ｔ１の周期信号と同期化されてスイッチＳＷ４へ出力される。

スイッチＳＷ４は、フリップフロップＦＦ２により周期Ｔ１と同期化されたコンパレータＣＭＰ４の出力信号に応じて切り替えられる切り替えスイッチで、コンパレータＣＭＰ４の出力信号がハイレベルであれば積分回路４２７を定電流源ＣＳ４に接続し、コンパレータＣＭＰ４の出力信号がローレベルであれば積分回路４２７を定電流源ＣＳ５に接続する。定電流源ＣＳ４は、予め設定された一定の電流をスイッチＳＷ４を介して積分回路４２７へ供給し、充電する。定電流源ＣＳ５は、予め設定された一定の電流をスイッチＳＷ４を介して積分回路４２７から引き抜いて、放電する。

そして、電流検出信号ＳＬＩが目標電流値信号ＳＴＩよりも小さければ、コンパレータＣＭＰ４の出力信号がハイレベルとなり周期Ｔ１と同期したタイミングでスイッチＳＷ４により積分回路４２７が定電流源ＣＳ４に接続され、定電流源ＣＳ４によって積分回路４２７が充電されてコンデンサＣ４の充電電圧である積分信号ＳＣＶの電圧が上昇する。一方、電流検出信号ＳＬＩが目標電流値信号ＳＴＩよりも大きければ、コンパレータＣＭＰ４の出力信号がローレベルとなり周期Ｔ１と同期したタイミングでスイッチＳＷ４により積分回路４２７が定電流源ＣＳ５に接続され、定電流源ＣＳ５によって積分回路４２７が放電されて積分信号ＳＣＶの電圧が下降する。さらに、積分回路４２７の積分信号ＳＣＶが、差分信号補正部４２８とＰＷＭ信号発生回路５０ａとへ出力される。

この場合、積分回路４２７の充電電流は、定電流源ＣＳ４から出力される予め設定された一定の電流となり、積分回路４２７の放電電流は、定電流源ＣＳ５により引き抜かれる予め設定された一定の電流となるので、例えば放電灯Ｌａの放電開始直後等において電流検出信号ＳＬＩと目標電流値信号ＳＴＩとの差が急激に増大し、積分回路４２７等の充放電電流が急激に増大して積分信号ＳＣＶにリンギングが生じることが抑制される。また、スイッチＳＷ４の切り替えは、フリップフロップＦＦ２により周期Ｔ１と同期したタイミングで行われるので、周期Ｔ１をスイッチＳＷ４や定電流源ＣＳ４，ＣＳ５の応答時間以上に設定しておくことにより、コンパレータＣＭＰ４の出力信号の変化に積分回路４２７の充放電動作が追従できなくなることが抑制される。

差分出力部４２４は、例えば減算器を用いて構成されており、カレントミラー回路４２２により出力された電流検出信号ＳＬＩからカレントミラー回路４２１により出力された目標電流値信号ＳＴＩを減算し、得られた差分値に応じた電流を差分信号ＳＵＢ２として抵抗Ｒ５を介して電力供給部１０ａにおけるスイッチング素子Ｑ１と抵抗Ｒ４との接続点へ供給する。

オフセット電流源ＣＳ３は、差分出力部４２４から出力された差分信号ＳＵＢ２に予め設定されたオフセット電流を重畳して抵抗Ｒ５を介して電力供給部１０ａにおけるスイッチング素子Ｑ１と抵抗Ｒ４との接続点へ供給する。抵抗Ｒ５は、オフセット電流源ＣＳ３によりオフセット電流が加算された差分信号ＳＵＢ２の電流に比例する電圧を、抵抗Ｒ４により検出された電流Ｉ１の検出値を示す電流検出信号ＳＩ１に加算した比例信号ＳＲＶとしてＰＷＭ信号発生回路５０ａへ供給する比例回路４２６として機能する。

この場合、電力供給部１０ａにおける一次側巻線Ｌ１に流れる電流Ｉ１は、ＰＷＭ信号発生回路５０ａからのスイッチング信号ＳＰＷＭに応じてスイッチング素子Ｑ１がスイッチング動作を行うと、スイッチング素子Ｑ１のスイッチング動作に伴い増減を繰り返すため、電流検出信号ＳＩ１はノコギリ波状の信号となる。そして、このノコギリ波状の電流検出信号ＳＩ１に、比例回路４２６である抵抗Ｒ５を、差分出力部４２４から出力された差分信号ＳＵＢ１が流れることによる電圧降下が加算され、比例信号ＳＲＶとしてＰＷＭ信号発生回路５０ａへ供給される。

差分信号補正部４２８は、差分信号補正部４２８は、例えばアンプ４３１と電圧電流変換器４３２とを備えている。そして、差分信号補正部４２８は、積分信号ＳＣＶをスイッチング素子Ｑ１におけるオンデューティの増減指示として用い、差分出力部４２５から出力される差分信号ＳＵＢ３を積分信号ＳＣＶに応じて補正するべく補正信号ＳＫＳを生成し、電流信号として差分出力部４２５へ出力する。

差分出力部４２４は、例えば減算器を用いて構成されており、カレントミラー回路４２２により出力された電流検出信号ＳＬＩから、カレントミラー回路４２１により出力された目標電流値信号ＳＴＩと、差分信号補正部４２８から出力された補正信号ＳＫＳとを減算することにより得られた信号を差分信号ＳＵＢ３として正信号抽出部４２９へ出力する。そして、差分信号補正部４２８は、積分回路４２７の積分信号ＳＣＶが、最小オン時間Ｔｍｉｎに対応する電圧を超えている場合には、差分出力部４２５による演算の結果得られる差分信号ＳＵＢ３が負の値になるように補正信号ＳＫＳを生成し、差分出力部４２５へ出力する。

正信号抽出部４２９は、例えばダイオードやトランジスタを用いて構成され、差分出力部４２５から出力された差分信号ＳＵＢ３の負極側をカットし、正極側のみをアンプ４３０へ出力する。アンプ４３０は、正信号抽出部４２９から出力された信号、すなわち差分信号ＳＵＢ３の正極側の信号ＳＵＢ４にゲインＫｔを乗じた信号をオフ時間延長信号ＳＯＦＦとしてＰＷＭ信号発生回路５０ａへ出力する。

これにより、積分回路４２７の積分信号ＳＣＶが最小オン時間Ｔｍｉｎに対応する電圧を超えている場合、すなわちスイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎを超えている場合には、差分信号補正部４２８から出力される補正信号ＳＫＳによって、差分信号ＳＵＢ３が負の値にされ、正信号抽出部４２９によって差分信号ＳＵＢ３の負極側がカットされるので、オフ時間延長信号ＳＯＦＦがゼロにされ、ＰＷＭ信号発生回路５０ａによるオフ時間の延長を行わせないようになっている。

一方、積分回路４２７の積分信号ＳＣＶが最小オン時間Ｔｍｉｎに対応する電圧以下の場合、すなわちスイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎ以下の場合には、差分信号ＳＵＢ３が正の値にされ、正信号抽出部４２９によって差分信号ＳＵＢ３がアンプ４３０へ出力され、ゲインＫｔが乗ぜられてオフ時間延長信号ＳＯＦＦとしてＰＷＭ信号発生回路５０ａへ出力される結果、ＰＷＭ信号発生回路５０ａによって、オフ時間延長信号ＳＯＦＦに基づいてオフ時間が変化される。

図１１は、オフ時間延長信号ＳＯＦＦを生成するオフ時間延長信号生成部４３３の構成の一例を示す回路図である。図１１に示すオフ時間延長信号生成部４３３は、差分信号補正部４２８、差分出力部４２５、正信号抽出部４２９、及びアンプ４３０を備えている。図１１に示す差分信号補正部４２８は、差動アンプＡＭＰ１の非反転入力端子に積分回路４２７で得られた積分信号ＳＣＶが入力され、差動アンプＡＭＰ１の出力端子がトランジスタＱ８のベースに接続され、トランジスタＱ８のエミッタが抵抗ＲＫｓを介してグラウンドに接続され、トランジスタＱ８のコレクタが、カレントミラー回路４２２から電流検出信号ＳＬＩを供給する配線Ｗ１に接続されている。

そして、所定のオフセット電流Ｉｏｓを出力するオフセット電流源ＣＳ６によって、オフセット電流Ｉｏｓが抵抗ＲＫｓを介してグラウンドへ流され、抵抗ＲＫｓに生じた電圧が差動アンプＡＭＰ１の反転入力端子に入力されている。オフセット電流Ｉｏｓは、スイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎとなった場合における積分信号ＳＣＶの電圧値を電圧Ｖｒｏｆ、抵抗ＲＫｓの抵抗値をＲ_Ｋｓとすれば、下記の式（３）を満たすように、設定される。

Ｖｒｏｆ＝Ｉｏｓ×Ｒ_Ｋｓ・・・（３）
すなわち、トランジスタＱ８がオフしている状態では、抵抗ＲＫｓの電圧降下が電圧Ｖｒｏｆにされ、差動アンプＡＭＰ１の反転入力端子には電圧Ｖｒｏｆが入力されるので、積分信号ＳＣＶが電圧Ｖｒｏｆ以下である範囲、すなわちスイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎ以下の範囲では、差動アンプＡＭＰ１の出力電圧は負となりトランジスタＱ８はオンしない。

一方、積分信号ＳＣＶが電圧Ｖｒｏｆを超える範囲、すなわちスイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎを超える範囲では、差動アンプＡＭＰ１の出力電圧は正となりトランジスタＱ８は差動アンプＡＭＰ１の出力電圧に応じた電流、すなわち積分信号ＳＣＶの電圧値に応じた電流Ｉ_ＳＫＳを、配線Ｗ１から抵抗ＲＫｓを介してグラウンドへ流すので、電流検出信号ＳＬＩから積分信号ＳＣＶの電圧値に応じた電流Ｉ_ＳＫＳが減算される。すなわち、電流検出信号ＳＬＩからオンデューティの増減指示である積分信号ＳＣＶの増減に応じてオフ時間の増減指示量を減増させるべく電流Ｉ_ＳＫＳが減算される。

図１２は、差分信号補正部４２８の動作を説明するための説明図である。図１２に示すように、積分信号ＳＣＶが電圧Ｖｒｏｆ以下である範囲、すなわちスイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎ以下の範囲では、電流Ｉ_ＳＫＳはゼロなので、電流検出信号ＳＬＩはそのまま差分出力部４２５へ供給される。

一方、積分信号ＳＣＶが電圧Ｖｒｏｆを超える範囲、すなわちスイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎを超える範囲では、電流Ｉ_ＳＫＳが積分信号ＳＣＶの電圧値に応じて急激に増加する。そうすると、電流検出信号ＳＬＩから減算される電流Ｉ_ＳＫＳが急激に増加するので、積分信号ＳＣＶが電圧Ｖｒｏｆを超えると、すみやかに正信号抽出部４２９へ供給される電流が負にされ、オフ時間延長信号ＳＯＦＦがゼロにされるようになっている。電流Ｉ_ＳＫＳの増加率（傾き）は、抵抗ＲＫｓの抵抗値Ｒ_Ｋｓによって設定される。

図１１に示す差分出力部４２５は、トランジスタＱ９とトランジスタＱ１０とからなるカレントミラー回路にされており、トランジスタＱ９のコレクタにカレントミラー回路４２１から出力された目標電流値信号ＳＴＩが供給され、トランジスタＱ１０によって、配線Ｗ１を流れる電流、すなわち電流検出信号ＳＬＩから電流Ｉ_ＳＫＳが減算された電流から、目標電流値信号ＳＴＩを減算する。

以上、差分信号補正部４２８と、差分出力部４２５とにより電流検出信号ＳＬＩから電流Ｉ_ＳＫＳと目標電流値信号ＳＴＩとが減算された後の電流が、差分信号ＳＵＢ３として正信号抽出部４２９におけるトランジスタＱ１１のエミッタへ出力される。

正信号抽出部４２９は、ベースに所定の基準電圧Ｖｒｅｆが印加されたトランジスタＱ１１から構成されており、トランジスタＱ１１のエミッタ−ベース間におけるダイオード機能により吐き出し方向の信号電流のみが抽出され、信号ＳＵＢ４としてアンプ４３０へ出力される。

アンプ４３０は、トランジスタＱ１２，Ｑ１３からなるカレントミラー回路と、トランジスタＱ１４，Ｑ１５からなるカレントミラー回路と、トランジスタＱ１２のエミッタとグラウンドとの間に介設された抵抗値がＲ_ｒの抵抗Ｒｒと、トランジスタＱ１３のエミッタとグラウンドとの間に介設された抵抗値がＲ_ｇの抵抗Ｒｇとを備え、トランジスタＱ１２のコレクタにトランジスタＱ１１からの信号ＳＵＢ４が供給され、トランジスタＱ１３のコレクタがトランジスタＱ１４のコレクタに接続されている。アンプ４３０のゲインＫｔは、下記の式（４）に基づき設定される。

Ｋｔ＝Ｒ_ｒ／Ｒ_ｇ・・・（４）
これにより、アンプ４３０におけるトランジスタＱ１５のコレクタからＰＷＭ信号発生回路５０ａへ、信号ＳＵＢ４にゲインＫｔを乗じた信号がオフ時間延長信号ＳＯＦＦとして出力される。

図１０に示すＰＷＭ信号発生回路５０ａは、いわゆる電流境界モードで動作するカレントモード型のＰＷＭ信号発生回路の例であり、トランスＴの二次側巻線Ｌ２を流れる電流Ｉ２を検出する電流検出回路１２と、コンパレータＣＭＰ５，ＣＭＰ６と、オアゲート５０４，５０５と、フリップフロップＦＦ１と、最大オフ時間制限タイマ５０２と、最小オン時間制限タイマ５０３とを備えている。

そして、コンパレータＣＭＰ６の反転入力端子に比例回路４２６で得られた比例信号ＳＲＶが入力され、コンパレータＣＭＰ６の非反転入力端子に積分回路４２７で得られた積分信号ＳＣＶが入力され、コンパレータＣＭＰ６の出力信号がオアゲート５０５を介してフリップフロップＦＦ１のリセット端子へ出力される。最小オン時間制限タイマ５０３は、最小オン時間Ｔｍｉｎを確保し、さらに電流検出信号ＳＩ１の誤検出等によりスイッチング素子Ｑ１がオン直後にオフしてしまう誤動作を防止するべく、スイッチング素子Ｑ１のオンタイミングから最小オン時間Ｔｍｉｎの間、ハイレベルの信号をオアゲート５０５へ出力してコンパレータＣＭＰ６の出力信号によるフリップフロップＦＦ１のリセット動作を禁止する。

また、コンパレータＣＭＰ５の反転入力端子に予め設定された基準電圧Ｖｒｉｚが入力され、コンパレータＣＭＰ５の非反転入力端子に電流検出回路１２で検出された電流Ｉ２の電流値が入力され、コンパレータＣＭＰ５の出力信号がオアゲート５０４の一方の入力端子に入力されている。基準電圧Ｖｒｉｚは、一次側巻線Ｌ１に磁気的に蓄えられたエネルギーが二次側巻線Ｌ２側に略すべて放出された場合の二次側巻線Ｌ２を流れる電流Ｉ２に対応して設定されている。

さらに、オアゲート５０４の他方の入力端子には、フリップフロップＦＦ１から出力されたスイッチング信号ＳＰＷＭが入力され、オアゲート５０４の出力信号がフリップフロップＦＦ１のセット端子に入力されている。また、フリップフロップＦＦ１の出力信号であるスイッチング信号ＳＰＷＭは最大オフ時間制限タイマ５０２へ出力され、最大オフ時間制限タイマ５０２の出力がフリップフロップＦＦ１のセット端子に接続されている。

これにより、ノコギリ波状にされた比例信号ＳＲＶが積分信号ＳＣＶに達した際にスイッチング素子Ｑ１がオフされ、一次側巻線Ｌ１に磁気的に蓄えられたエネルギーが二次側巻線Ｌ２側に略すべて放出されたタイミングでスイッチング素子Ｑ１がオンされる。

最大オフ時間制限タイマ５０２は、アンプ４３０から出力されたオフ時間延長信号ＳＯＦＦに応じてスイッチング素子Ｑ１のオフ時間の上限値を制限する回路部で、フリップフロップＦＦ１から出力されたスイッチング信号ＳＰＷＭのローレベルの時間に基づきオフ時間を計時し、オフ時間が予め設定された最大オフ時間を超えた場合にフリップフロップＦＦ１をセットしてスイッチング素子Ｑ１をオンさせる。これにより、スイッチング信号ＳＰＷＭのオフ時間の上限が設定され、スイッチング素子Ｑ１のスイッチング周波数が予め設定された所定の周波数以下となることが抑制される。

これにより、例えば放電灯Ｌａが高輝度放電灯負荷である場合等、ランプが冷えているためにランプ電圧が低下したり、放電灯点灯装置８ａの回路故障等により出力短絡した場合等に出力電圧Ｖｏｕｔが低下すると、トランスＴのエネルギが負荷側に吐出す期間が過度に長くなり、スイッチング周波数の過度の低下を引き起こす可能性があるが、最大オフ時間制限タイマ５０２によって、スイッチング素子のオフ時間が最大オフ時間を超えることが抑制され、スイッチング周波数が過度に低下することが抑制される。

また、最大オフ時間制限タイマ５０２における最大オフ時間は、アンプ４３０から出力されたオフ時間延長信号ＳＯＦＦの増減に応じて増減される。具体的には、オフ時間延長信号ＳＯＦＦは、スイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎを超えている場合はオフ時間延長信号生成部４３３によってゼロにされるので、最大オフ時間制限タイマ５０２によるオフ時間の延長は行われない。一方、スイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎ以下の場合は、オフ時間延長信号生成部４３３によって電流検出信号ＳＬＩから目標電流値信号ＳＴＩが減算され、さらに電流Ｉ_ＳＫＳによる補正が加えられたオフ時間延長信号ＳＯＦＦに応じて、ＰＷＭ信号発生回路５０ａによるオフ時間の延長が行われる。

これにより、スイッチング素子Ｑ１の最小オン時間Ｔｍｉｎを確保しつつ、スイッチング素子Ｑ１のオン時間が最小オン検出時間を超えている場合にはスイッチング信号ＳＰＷＭのオフ時間が予め設定された最大オフ時間に制限され、スイッチング素子Ｑ１のスイッチング周波数が予め設定された所定の周波数以下となることが抑制されると共に、スイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎ以下の場合はオフ時間延長信号ＳＯＦＦに応じてオフ時間の延長が行われるので、スイッチング素子のスイッチング特性に応じた最小オン時間を確保しつつスイッチング周波数の低下を軽減することができる。

また、オフ時間延長信号ＳＯＦＦは、スイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎを超えた場合に差分信号補正部４２８により積分信号ＳＣＶに応じて信号値が増大されるので、最大オフ時間制限タイマ５０２によるオフ時間の延長制御の有無の切替を連続的に行うことができ、切替がスムーズとなる。

なお、差分信号補正部４２８は、スイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎを超えた場合にオフ時間延長信号生成部４３３による差分演算の結果である差分信号ＳＵＢ３が負になるようにゲインＫｓを設定し、差分信号ＳＵＢ３の正側信号だけを抽出することにより、スイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎを超えた場合にオフ時間延長信号ＳＯＦＦをゼロにする例を示したが、差分信号補正部４２８ではゲインをかけず、差分出力部４２５による差分演算後にスイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎを超えた場合に相当する信号を抽出する構成としてもよい。

また、例えば、マイクロコンピュータを備えて構成された制御回路を用いて、スイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎを超えた場合に、積分回路４２７による積分信号ＳＣＶに基づいてオンデューティを増減させ、スイッチング素子Ｑ１のオン時間が最小オン時間Ｔｍｉｎに達した場合、オフ時間を増減させることによりスイッチング素子Ｑ１のオンデューティを減増させる制御を実行するようにしてもよい。

本発明の一実施形態に係る照明装置の構成の一例を示す断面図である。図１に示す照明装置が配設された車両を示す斜視図である。本発明の第１の実施形態に係る放電灯点灯装置の構成の一例を示す回路図である。図３に示す発振器の構成の一例を示す回路図である。図４に示す発振器の動作を説明するための信号波形図である。図４に示す発振器の動作を説明するための説明図である。図４に示す電流源の構成の一例を示す回路図である。図３に示すＰＷＭ信号発生回路の他の一例を示す回路図である。図８に示すＰＷＭ信号発生回路の動作を説明するための信号波形図である。本発明の第２の実施形態に係る放電灯点灯装置の構成の一例を示す回路図である。図１０に示すオフ時間延長信号生成部の構成の一例を示す回路図である。図１１に示す差分信号補正部の動作を説明するための説明図である。背景技術に係る放電灯点灯装置の構成を示す回路図である。

符号の説明

１照明装置
２灯体ハウジング
８，８ａ放電灯点灯装置
１０，１０ａ電力供給部
１２電流検出回路
２０インバータ回路
３０始動回路
４０，４０ａ制御回路部
５０，５０ａＰＷＭ信号発生回路
４０１ランプ電圧検出回路
４０２目標値設定部
４０３ランプ電流検出回路
４０４差分出力部
４０５，４２６比例回路
４０６，４２７積分回路
４０７加算器
４２３，４２４，４２５差分出力部
４２８差分信号補正部
４２９正信号抽出部
４３３オフ時間延長信号生成部
５０２最大オフ時間制限タイマ
５０３最小オン時間制限タイマ
Ｃ１，Ｃ２，Ｃ３，Ｃ４コンデンサ
ＣＭＰ１〜ＣＭＰ７コンパレータ
ＣＳ１，ＣＳ２電流源
ＣＳ３，ＣＳ６オフセット電流源
ＣＳ４，ＣＳ５定電流源
Ｌ１一次側巻線
Ｌａ放電灯
Ｑ１スイッチング素子
Ｑ２〜Ｑ１５トランジスタ
Ｒ１〜Ｒ７抵抗
Ｔトランス

Claims

外部から入力された電流を所定の周期でオンオフするスイッチング素子を備えると共に当該スイッチング素子のオンオフ動作におけるオンデューティの増減に応じて放電灯の点灯用電力を増減させる電力供給部と、
前記放電灯に供給される電流値を検出電流値として検出する電流検出部と、
前記放電灯に供給される電圧を検出する電圧検出部と、
前記電圧検出部により検出された電圧に基づいて前記放電灯に供給する目標電流値を設定する目標値設定部と、
前記電流検出部により検出された検出電流値と前記目標値設定部により設定された目標電流値との差分を表す差分信号を出力する差分出力部と、
前記差分出力部から出力された差分信号を積分する積分回路と
を備え、
スイッチング制御部は、前記周期によるオンオフ動作においてオン時間が予め設定された最小オン時間を超えている場合、前記積分回路による積分値に基づいて前記周期によるオンオフ動作におけるオンデューティを増減させ、前記周期によるオンオフ動作においてオン時間が前記最小オン時間に達した場合、前記オンオフ動作におけるオフ時間を増減させることにより前記オンデューティを減増させること
を特徴とする放電灯点灯装置。
前記オンオフ動作におけるオン時間を検出する最小オン時間検出部をさらに備え、
前記スイッチング制御部は、前記最小オン時間検出部により前記オン時間が予め設定された最小オン検出時間以下になったことが検出された場合、前記オンオフ動作におけるオン時間を予め設定された最小オン時間に維持しつつ前記差分出力部から出力された差分信号に基づいてオフ時間を変化させることにより、前記オンデューティを増減させること
を特徴とする請求項１記載の放電灯点灯装置。
前記最小オン時間検出部は、前記積分回路による積分値に基づいて、前記オンオフ動作におけるオン時間が予め設定された最小オン検出時間以下になったことを検出すること
を特徴とする請求項２記載の放電灯点灯装置。
前記差分出力部は、前記差分信号を前記オフ時間の増減指示として出力し、
前記積分回路は、前記積分値を前記オンデューティの増減指示として出力し、
前記積分回路の積分値による前記オンデューティの増減指示における増減量に応じて当該差分信号における前記オフ時間の増減指示量を減増させるべく前記差分信号を補正する差分信号補正部をさらに備え、
前記スイッチング制御部は、前記差分信号補正部により補正された差分信号に基づいてオフ時間を変化させることにより、前記オンデューティを増減させること
を特徴とする請求項１記載の放電灯点灯装置。
放電灯を点灯させるための放電灯点灯装置と、前記放電灯点灯装置を収容する筐体とを備え、前記放電灯点灯装置は、請求項１〜４のいずれかに記載の放電灯点灯装置であることを特徴とする照明装置。