JP2006222444A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006222444A
JP2006222444A JP2006086192A JP2006086192A JP2006222444A JP 2006222444 A JP2006222444 A JP 2006222444A JP 2006086192 A JP2006086192 A JP 2006086192A JP 2006086192 A JP2006086192 A JP 2006086192A JP 2006222444 A JP2006222444 A JP 2006222444A
Authority
JP
Japan
Prior art keywords
impurity ions
region
area
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006086192A
Other languages
English (en)
Other versions
JP4580886B2 (ja
Inventor
Toru Takeda
徹 武田
Tetsujiro Tsunoda
哲次郎 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006086192A priority Critical patent/JP4580886B2/ja
Publication of JP2006222444A publication Critical patent/JP2006222444A/ja
Application granted granted Critical
Publication of JP4580886B2 publication Critical patent/JP4580886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 製造が容易で多量生産に適したスーパージャンクションを備える低損失電力用半導体装置の製造方法を提供する。
【解決手段】 本発明に係る半導体装置の製造方法は、半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、前記第1導電型及び第2導電型の領域を接合が形成されるように交互に配置し、前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記第1、第2導電型の領域の断面形状と断面積とが照射方向に沿って一定となるように、前記加速エネルギーの増加に応じて前記照射領域の面積を減少させることを特徴とする。
【選択図】 図3

Description

本発明は半導体装置の製造方法に係り、特に低損失電力用半導体装置に使用されるものである。
従来の低損失電力用半導体装置には、第1導電型領域と第2導電型領域とをウェハー表面に対して垂直に交互に配置した縦型ジャンクション群(以下スーパージャンクションと呼ぶ)からなる接合構造を備えるものがある。
従来このような構造を実現するために、N- エピタキシアル成長法とイオン注入法を繰り返し適用してスーパージャンクションを形成する方法が知られている。図7を用いてその製造工程の概要を説明する。図7において右側に製造工程の流れが、左側に工程断面図が示されている。
図7(a)、図7(b)に示すようにN+ シリコンウェハー101を用意し、N+ シリコンウェハー101の上にN- エピタキシアル層102を成長する。次に図7(c)、図7(d)に示すように、イオン注入マスクを用いてホウ素イオンを注入し、N- エピタキシアル層102にP+領域103を形成する。引き続き前記イオン注入マスクの反転マスクを用いて、前記P+ 領域103に隣接する領域に燐イオンを注入し、N+ 領域104を形成する。
これらのイオン注入領域は、アニール(図示せず)によりそれぞれ活性化される。なお、これらのアニールは、全てのイオン注入工程を終了した後に行っても良い。このようにして、エピタキシアル層の表面に対して接合面が垂直で、交互に配置されたスーパージャンクションの一部が形成される。
次に図7(e)に示すように、再度N- エピタキシアル層102を成長し、図7(c)、図7(d)に示す工程を繰り返せば、図7(f)に示すように、ウェハー表面に対して垂直に交互に配置した縦型のスーパージャンクションを形成することができる。
図7(f)に示すようなスーパージャンクションを備える低損失電力用半導体装置の形成方法については、後に図5(d)において述べるので、ここでは詳細な説明を省略する。
このようなスーパージャンクションを用いて、高電圧が印加される低損失電力用半導体装置を形成すれば、ドレイン接合面がウェハー表面に対して垂直方向に伸びたP+ 領域とN+ 領域で構成され、バルク部にN+ 層の電流経路が作られるため、オン抵抗が小さく、かつ、ドレイン耐圧の大きいNMOS型の低損失電力用半導体装置を提供することができる。
しかし上記のように、エピタキシアル結晶成長法を繰り返し用いた従来の低損失電力用半導体装置の製造方法はコストが高く、また、製造が困難であって多量生産に適しないという問題点があった。
上記したように従来の選択結晶成長法を用いたスーパージャンクションを備える半導体装置の製造方法はコストが高く、また製造が困難であるという問題があった。
本発明は上記の問題点を解決すべくなされたもので、製造が容易で多量生産に適したスーパージャンクションを備える低損失電力用半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記照射領域の面積を減少させることを特徴とする。
本発明に係る他の半導体装置の製造方法は、半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、前記不純物イオンの照射領域の面積は、前記不純物イオンを遮蔽するマスクにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記マスクの開口面積を変化させることを特徴とする。
本発明に係る他の半導体装置の製造方法は、半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、互いに反転関係にあるポジ型レジスト及びネガ型レジストを用いて前記半導体上に同じマスクパターンを焼き付けることにより前記不純物イオンの遮蔽マスクを形成し、この遮蔽マスクを用いて前記不純物イオンの照射領域を定めることを特徴とする
本発明によれば、従来用いてきた選択結晶成長やトレンチエッチング等の複雑で製造が困難な工程を用いることなく、深さ方向に一様で任意の断面形状を有するスーパージャンクションを形成することができる。具体的には、イオン注入について、次のような効果がある。
(1)電気的又は磁気的走査によりイオンの選択的照射を行うことができるので、加速エネルギーの変化に合わせて照射パターンの幅を連続的に制御することが可能となり、イオンの縦方向分布の一様性が改善される。
(2)一定の開口幅を有するストライプ状のレジスト遮蔽マスクを第1導電型のシリコンウェハーに形成し、加速エネルギーのみを変化することにより第2導電型の領域を形成すれば、イオンの縦方向分布の一様性はやや劣るが、イオン線を走査することなく一般的なイオン注入装置とPEP工程のみを用いてスーパージャンクションを形成することができる。
(3)一定の開口幅を有するストライプ状のレジスト遮蔽マスクと、これを反転したレジスト遮蔽マスクとを用いて、真性シリコンウェハーにイオンを照射することにより第1、第2導電型の領域を形成すれば、散乱によるイオンの横広がりが互いに補償し合うため、深さ方向に一様なスーパージャンクションを形成することができる。
以下、図面を参照しながら本発明の実施形態を説明する。
(第1の実施形態)
以下、図面を参照して本発明の実施の形態を詳細に説明する。図1乃至図3を用いて本発明の第1の実施の形態に係るイオン注入法によるスーパージャンクションの形成方法の一例について説明する。
図1に示すように、N+ シリコンウェハー1の表面から低エネルギーのホウ素イオンビーム2を照射すれば、N+ シリコンウェハー1の内部に注入されたホウ素は短い飛程でエネルギーを失い、表面近傍にホウ素停止領域3を形成する。
このとき、N+ シリコンウェハー1の表面に沿う水平方向、及び深さ方向に沿う垂直方向のホウ素分布は、図1の下と右に示すようになる。ここで、X軸はホウ素イオンビーム2の照射領域における幅方向(水平方向)の位置座標、Z軸はN+ シリコンウェハー1の表面に対して深さ方向(垂直方向)の位置座標、Y軸はホウ素濃度分布である。
ホウ素イオンビームの照射領域は紙面に垂直方向に長いストライプ型の形状を有するように設定され、ホウ素イオン照射領域の制御はホウ素イオンビームを電気的に走査することにより行われる。走査方法として磁気的走査を用いることもできる。
またホウ素イオンビームをフラックス状に拡大して、ホウ素イオンのソースとシリコンウェハーとの間にストライプ状の遮蔽マスクを設け、この遮蔽マスクの開口部の幅を用いてホウ素イオン照射領域の制御を行っても良い。
低エネルギー照射の場合にはホウ素の表面からの飛程が短かいので、照射方向に対して直角な面(垂直入射では表面に平行な面)に平行なホウ素停止領域3の断面形状は、ほぼホウ素イオン照射領域の形状に等しくなる。
+ シリコンウェハー1の内部におけるホウ素の分布をさらに詳細に説明すれば、図1の下に示すように、ホウ素分布はホウ素イオン照射領域幅に亘って水平方向にほぼ平坦になり、その両側に注入されたホウ素の横広がりを生じる。
また図1の右に示すように、垂直方向の表面から浅い位置にホウ素イオンの飛程に相当するホウ素濃度のピークを生じる。引き続きアニール工程において、N+ シリコンウェハー1の内部に注入されたホウ素の活性化熱処理を行えば、図1の右下がりハッチで示すように、ホウ素停止領域3がP+ 型に変化する。
次に図2を用いてN+ シリコンウェハー1の表面から高エネルギーのホウ素イオンビーム2を照射する場合について説明する。高エネルギーのホウ素イオンビーム2を照射すればN+ シリコンウェハー1の内部に注入されたホウ素の飛程は長いので、N+ シリコンウェハー1の裏面近傍にホウ素停止領域3を形成することができる。なお図2、図3において、図1と対応する部分には同一の参照番号が付されている。
先にのべたように、N+ シリコンウェハー1に注入されたホウ素分布には横広がりがあるので、裏面近傍に形成されるホウ素停止領域の幅が図1と等しくなるためには、図2の破線に示すように、図1に比べてホウ素イオン照射領域幅を狭めなければならない。
高エネルギー照射を行うことにより、N+ シリコンウェハー1の裏面近傍にホウ素停止領域3を形成する場合には、図2の右に示すように、裏面近傍にホウ素濃度のピークを生じるようになる。このため、図2の破線の間に囲まれるホウ素停止領域3以外の領域では高エネルギーに加速されたホウ素イオンが単に通過するのみであり、ホウ素はほとんど添加されない。したがって、引き続きホウ素の活性化熱処理を行えば、図2に右下がりのハッチで示すようにホウ素停止領域3のみがP+ に変化する。
このように、高エネルギー照射を行えばN+ シリコンウェハー1の深い位置にP+ 領域を形成することができるが、表面からP+ ホウ素停止領域3までの途中にはホウ素が添加されないので、この途中の領域をP+ にすることができない。
図3及びその右に示すように、N+ シリコンウェハー1の表面から裏面まで、幅が一様なストライプ状のP+ ホウ素注入領域3aを形成するためには、注入するホウ素イオンの加速エネルギーを連続的に変化させ、N+ シリコンウェハー1の内部におけるホウ素の飛程を変化させることにより垂直方向に一様なホウ素分布を形成しなければならない。
すなわち、注入されたホウ素の横広がりは飛程が長いほど大きくなるので、図3に矢示したように、ホウ素イオン照射領域幅は加速エネルギーが高くホウ素の飛程が長いほど狭くなるように制御して、ホウ素注入領域3aの濃度と幅を垂直方向に対して一様にする。
このとき、ホウ素の飛程の変化は、加速エネルギーを連続的に増加してホウ素注入領域3aがN+ シリコンウェハー1の表面から裏面に達するようにしても良いし、逆に加速エネルギーを連続的に減少してホウ素注入領域3がN+ シリコンウェハー1の裏面から表面に達するようにしても良い。このようにして活性化熱処理を行えばホウ素注入領域3がP+ に変化し、N+ シリコンウェハー1を横断するスーパージャンクションを形成することができる。
上記第1の実施の形態において、ホウ素イオンの照射領域をスリット状に形成し、その幅を制御する場合について説明したが、この照射領域の形状は必ずしもスリット状である必要はない。
照射領域を任意の形状とし、その照射面積をホウ素イオンの加速エネルギーに応じて制御すれば、図3において、P+ ホウ素注入領域3a内の不純物ホウ素濃度が照射方向に沿って一定であって、かつ、前記照射方向に直角な面内における前記P+ ホウ素注入領域3aの断面形状と断面積とが前記照射方向に沿って一定となるようにすることができる。
このように、P+ ホウ素注入領域3aの断面形状を任意とすることにより、スーパージャンクションのデバイスへの適用範囲を拡大することができる。なお、このことは以下に述べる各実施の形態についても同様である。
次に図4に基づき、本発明の第2の実施の形態について説明する。第2の実施の形態では、レジストの遮蔽マスクを用いてホウ素イオンを注入することにより、スーパージャンクションを形成する方法について説明する。図4において、1はN+ シリコンウェハー、2はホウ素イオンビーム、3aはP+ ホウ素注入領域、4はフォトレジストである。
はじめに、PEP(Photo-Engraving-Process:写真蝕刻工程の略称)を用いて、ホウ素イオン照射領域を開口部とするフォトレジスト4からなるホウ素イオンビームの遮蔽マスクを形成し、加速エネルギーを連続的に変化させてホウ素イオンビーム2を照射する。このとき、ホウ素イオンの照射は幅広いフラックス状のホウ素イオンを用いて一括照射を行っても良いし、ホウ素イオンビームを電気的又は磁気的に走査しても良い。
第1の実施の形態で説明したように、加速エネルギーを制御することによりN+ シリコンウェハー1の内部におけるホウ素の飛程を制御して、P+ ホウ素注入領域3aが垂直方向に一定のホウ素濃度を示すようにする。このとき、加速エネルギーのみならずビーム電流を制御することにより同時に注入量の制御を行っても良い。
ホウ素の加速エネルギーと注入量の制御は、照射面に対して垂直方向にホウ素イオンの飛程の分布が互いに重なり合い、一様な分布になるように選択する。注人されたホウ素の横方向の広がりは、ホウ素の散乱により飛程が長いほど大きくなるので、N+ シリコンウェハー1の厚さは、ストライプ状のP+ ホウ素注入領域3aが裏面近傍で重なり合うように選択している。
引き続きホウ素の活性化熱処理を行えば、図4の右下がりハッチで示すホウ素注入領域3aがP+ 型に変化し、N+ シリコンウェハー1を横断するスーパージャンクションを形成することができる。
このようにしてN+ シリコンウェハー1の裏面に先に図7で説明したN+ ドレイン領域を拡散又はイオン注入を用いて形成すれば、必ずしもP+ ホウ素注入領域の幅が図3に示すように深さ方向に一定でなくても、良好な低損失電力用半導体装置を形成することができる。
なお、ホウ素イオン注入後のアニール工程において、ホウ素の拡散による横広がりを生じるため、P+ ホウ素注入領域3aの裏面近傍での重なりはさらに大きくなるが、N+ シリコンウェハー1の裏面のN+ ドレイン領域とウェハー内に3角形に残された図4のN+ 領域とが十分接続されるようにすれば、低損失電力用半導体装置の特性が大きく損なわれることはない。(図5(d)の説明参照)。
次に図5に基づき、本発明の第3の実施の形態について説明する。第3の実施の形態では、反転マスクを用いたホウ素と燐のイオン注入によるスーパージャンクションの形成方法について説明する。図5(a)において1aはシリコンウェハー、2はホウ素イオンビーム、3aはP+ ホウ素注入領域、4はフォトレジストである。
図5(a)に示すように、第2の実施の形態と同様フォトレジスト4からなる遮蔽マスクを用い、加速エネルギーを連続的に変化させてシリコンウェハー1aにホウ素イオンビーム2を照射する。このようにしてシリコンウェハー1aの内部に右下がりハッチで示すP+ ホウ素注入領域3aを形成する。
次に図5(b)に示すように、PEPを用いてシリコンウェハー1aの上に、前記フォトレジスト4とは開口部と遮蔽部とが互いに反転したフォトレジスト4aからなる遮蔽マスクを形成する。この遮蔽マスクは、ポジ、ネガを反転させたフォトマスクをあらかじめ用意し、同一のフォトレジストを用いてシリコンウェハー1aの上に形成しても良いし、同一のフォトマスクを用いてフォトレジストのポジ、ネガを反転することにより形成しても良い。
引き続き前記反転したフォトレジスト4aからなる遮蔽マスクの開口部から、加速エネルギーを連続的に変化させて燐イオンビーム2aを照射し、図5(b)に左下がりハッチで示したN+ 燐注入領域3bを形成する。ここで、先のP+ ホウ素注入領域3aも、後のN+ 燐注入領域3bも、共に注入されたイオンの横方向広がりは飛程が長いほど大きくなるので、両者の横広がりは垂直方向に進むに従い互いに重なり、図5(b)の実線、破線のクロスハッチで示すような補償領域3cが形成される。
ここで、注入されたホウ素と燐の活性化熱処理を行えば、ホウ素注入領域はP+ に、燐注入領域はN+ に変化し、両者の横広がりが重なった補償領域3cは、尾根伝いにP+ /N+ 接合面が形成され、そのホウ素注入領域側は燐で補償されたP+ 領域、燐注入領域側はホウ素で補償されたN+ 領域となる。
このようにして形成されたスーパージャンクションの形状を図5(c)に示す。活性化熱処理を終了した補償後のP+ 領域3a′と補償後のN+ 領域3b′とは、それぞれ一定幅で深さ方向の濃度がほぼ一様な領域となる。
引き続き燐等を拡散又はイオン注入して、図5(d)に示すようにN+ ドレイン領域5とN+ ソース領域6を形成し、さらに、N+ ドレイン領域5に接続された補償後のN+ 領域3b′とN+ ソース領域6との間の基板表面に露出した補償後のP+ 領域3a′を覆うように、ゲート絶縁膜(図示せず)を介してゲート電極7を形成する。次にソース電極Sとドレイン電極Dを形成すれば目的とするデバイス構造が完成する。
このようにして基板表面に露出した補償後のP+ 領域3a′の表面をNチャンネルに反転させれば、NMOS型のデバイスとして動作させることができる。すなわち、図5(d)に示すデバイスは、高電圧が印加されるドレイン接合面が、ウェハー表面に対して垂直に広がるP+ 領域3a′とN+ 領域3b′からなるスーパージャンクションで構成されるためオン抵抗が小さい。
また、ドレイン空乏層がこのスーパージャンクションに沿ってN+ 領域3b′の内部を通り、N+ ドレイン領域5に達するまで拡大されるので、耐圧の大きいNMOS型の低損失電力用半導体装置として動作する特徴がある。なお、上記の説明において、P型、N型を反転すれば、同様にしてPMOS型の低損失電力用半導体装置を形成することができる。
次に図6を用いて本発明の第4の実施の形態について説明する。第4の実施の形態ではP+ シリコンインゴットに鉛マスクを介して中性子線を照射し、核反応によりシリコン原子を燐原子に変化させてスーパー・ジャンクションを形成する方法を説明する。
図6において10は原子炉、11は原子炉から発生した高速中性子線、12は高速中性子線の減速材(水)、13は減速材を通過した熱中性子線、14は鉛マスクからなる中性子線のコリメータ、15はコリメートされた中性子線、16はP+ シリコンインゴットである。
図6に示す装置構成において、P+ シリコンインゴット16をインゴットの成長軸方向と中性子線の照射方向とが平行になるように設置し、鉛マスク14を介してコリメートされた中性子線15を照射して原子核反応によりシリコン原子を燐原子に変化させ、P+ 領域17(P+ シリコンインゴットの一部)の中にN+ 領域18を交互に形成する。
中性子線は原子炉の核***で生成された高速中性子線11を減速材12(水)に通過させることにより低エネルギーの熱中性子線13とし、原子核反応の断面積を増加させる。
ストライプ状のN+ 領域18は、P+ のシリコンインゴット16の表面に中性子を完全に吸収するストライプ状の鉛マスク14を配置し、熱中性子線13をコリメートされた中性子線15にすることにより形成される。このとき、鉛の厚さは中性子を十分吸収し、通過する中性子線がP+ シリコンインゴット16の内部で十分平行になり、かつ、形成されるN+ 型領域18の幅が一様になるように選択される。
中性子線の透過率は高いので、P+ シリコンインゴット16全体に幅の一様なN+ 領域18を形成することができる。その後中性子線の照射方向(インゴットの成長軸方向)に対して直角にウェハーを切り出せば、ウェハー面に対して直角方向に多数のスーパージャンクションを備えるウェハーを一括して形成することができる。
なお本発明は上記の実施の形態に限定されることはない。例えば第1、第2の実施の形態において、N+ シリコンウェハーにP+ 型不純物としてホウ素を注入する場合について説明したが、N+ 領域を備えるシリコンウェハーを用いれば同様にスーパージャンクション領域を備えるシリコンウェハーを得ることができる。
一般に第1、第2導電型のシリコンウェハーに、それぞれ第2、第1導電型の不純物を注入することにより、同様なスーパージャンクションを形成できることはいうまでもない。
また、第4の実施の形態において、P+ シリコンインゴットをP+ 領域を備えたシリコンインゴットとすれば、同様にスーパージャンクション領域を備えるシリコンインゴットを得ることができる。
また、中性子線照射の方向はシリコンインゴットの成長軸に対して平行としたが、P+ 領域を備えるシリコンインゴットに対して、任意の方向からコリメートされた中性子線を照射することにより、スーパージャンクションを形成することができる。
第4の実施の形態において、P+ シリコンに中性子線を照射する場合について説明したが、必ずしもシリコンに限定されるものではない。ゲルマニウムやシリコンカーバイト等の4族元素からなる半導体材料に対して同様の方法を用いることができる。その他本発明の要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の第1の実施の形態に係る低エネルギーイオン照射のホウ素分布を示す図。 本発明の第1の実施の形態に係る高エネルギーイオン照射のホウ素分布を示す図。 本発明の第1の実施の形態に係るイオン照射を用いたスーパージャンクションの製造方法を示す図。 本発明の第2の実施の形態に係る遮蔽マスクを用いたスーパージャンクションの製造方法を示す図。 本発明の第3の実施の形態に係る反転遮蔽マスクを用いたスーパージャンクションの製造方法を示す図。 本発明の第4の実施の形態に係る中性子線照射を用いたスーパージャンクションの製造方法を示す図。 従来のスーパージャンクションの製造方法の一例を示す図。
符号の説明
1…N+ シリコンウェハー、1a…シリコンウェハー、2…ホウ素イオンビーム、2a…燐イオンビーム、3…P+ ホウ素停止領域、3a…P+ ホウ素注入領域、3a′…補償後のP+ 領域、3b…N+ 燐注入領域、、3b′…補償後のN+ 領域、3c…補償領域、4…フォトレジスト、4a…反転フォトレジスト、5…N+ ドレイン領域、6…N+ ソース領域、7…ゲート電極、10…原子炉、11…高速中性子線、12…減速材、13…熱中性子線、14…鉛マスク、15…コリメートされた中性子線、16…P+ シリコンインゴット、17…P+ 領域、18…N+ 領域、101…N+ ドレイン領域、102…N型シリコンウェハー、103…トレンチ、104…P+ イオン注入、105…N+ シリコン選択結晶生長、106…切断面、107…P+ 領域、108…N+ ソース領域、109…ゲート電極。

Claims (10)

  1. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記照射領域の面積を減少させることを特徴とする半導体装置の製造方法。
  2. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの減少に応じて前記照射領域の面積を増加させることを特徴とする半導体装置の製造方法。
  3. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの減少に応じて前記マスクの開口面積を増加させることを特徴とする半導体装置の製造方法。
  4. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記マスクの開口面積を減少させることを特徴とする半導体装置の製造方法。
  5. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記照射領域の面積を減少させることを特徴とする半導体装置の製造方法。
  6. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの減少に応じて前記照射領域の面積を増加させることを特徴とする半導体装置の製造方法。
  7. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの減少に応じて前記マスクの開口面積を増加させることを特徴とする半導体装置の製造方法。
  8. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記マスクの開口面積を減少させることを特徴とする半導体装置の製造方法。
  9. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記不純物イオンの照射領域の面積は、前記不純物イオンを遮蔽するマスクにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記マスクの開口面積を変化させることを特徴とする半導体装置の製造方法。
  10. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第1導電型の領域及び第2導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    互いに反転関係にあるポジ型レジスト及びネガ型レジストを用いて前記半導体上に同じマスクパターンを焼き付けることにより前記不純物イオンの遮蔽マスクを形成し、この遮蔽マスクを用いて前記不純物イオンの照射領域を定めることを特徴とする半導体装置の製造方法。
JP2006086192A 2006-03-27 2006-03-27 半導体装置の製造方法 Expired - Fee Related JP4580886B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006086192A JP4580886B2 (ja) 2006-03-27 2006-03-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006086192A JP4580886B2 (ja) 2006-03-27 2006-03-27 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP18168799A Division JP3851744B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006222444A true JP2006222444A (ja) 2006-08-24
JP4580886B2 JP4580886B2 (ja) 2010-11-17

Family

ID=36984494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086192A Expired - Fee Related JP4580886B2 (ja) 2006-03-27 2006-03-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4580886B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277657A (ja) * 2007-05-02 2008-11-13 Sumitomo Electric Ind Ltd 半導体基板およびその製造方法
JP2014082428A (ja) * 2012-10-18 2014-05-08 Fuji Electric Co Ltd 半導体装置の製造方法
JP2019083317A (ja) * 2017-10-27 2019-05-30 インフィニオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669823A (en) * 1979-11-09 1981-06-11 Nippon Telegr & Teleph Corp <Ntt> Impurity-adding method for semiconductor
JPH05160059A (ja) * 1991-12-09 1993-06-25 Nec Kansai Ltd 半導体ウェーハの製造方法及び装置
JPH09162137A (ja) * 1995-12-13 1997-06-20 Sony Corp イオン注入方法
JPH09266311A (ja) * 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
JPH10223896A (ja) * 1997-02-10 1998-08-21 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JP2000101151A (ja) * 1998-09-24 2000-04-07 Sanyo Electric Co Ltd 半導体素子及びその製造方法
JP2000208527A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd 超接合半導体素子の製造方法および超接合半導体素子
JP2001015752A (ja) * 1998-11-11 2001-01-19 Fuji Electric Co Ltd 超接合半導体素子およびその製造方法
JP2001111041A (ja) * 1998-11-12 2001-04-20 Fuji Electric Co Ltd 超接合半導体素子およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669823A (en) * 1979-11-09 1981-06-11 Nippon Telegr & Teleph Corp <Ntt> Impurity-adding method for semiconductor
JPH05160059A (ja) * 1991-12-09 1993-06-25 Nec Kansai Ltd 半導体ウェーハの製造方法及び装置
JPH09162137A (ja) * 1995-12-13 1997-06-20 Sony Corp イオン注入方法
JPH09266311A (ja) * 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
JPH10223896A (ja) * 1997-02-10 1998-08-21 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JP2000101151A (ja) * 1998-09-24 2000-04-07 Sanyo Electric Co Ltd 半導体素子及びその製造方法
JP2001015752A (ja) * 1998-11-11 2001-01-19 Fuji Electric Co Ltd 超接合半導体素子およびその製造方法
JP2001111041A (ja) * 1998-11-12 2001-04-20 Fuji Electric Co Ltd 超接合半導体素子およびその製造方法
JP2000208527A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd 超接合半導体素子の製造方法および超接合半導体素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277657A (ja) * 2007-05-02 2008-11-13 Sumitomo Electric Ind Ltd 半導体基板およびその製造方法
JP2014082428A (ja) * 2012-10-18 2014-05-08 Fuji Electric Co Ltd 半導体装置の製造方法
JP2019083317A (ja) * 2017-10-27 2019-05-30 インフィニオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法
JP7271133B2 (ja) 2017-10-27 2023-05-11 インフィニオン テクノロジーズ アクチエンゲゼルシャフト フィールドゾーンを含む終端構造を有する半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
JP4580886B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
JP3851744B2 (ja) 半導体装置の製造方法
US10950446B2 (en) Manufacturing method of semiconductor device
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5228282B2 (ja) 電力用半導体装置及びその製造方法
KR100615657B1 (ko) 격자간 원자들을 생성하기 위한 준-비정질의 경사각 주입을 이용하여 강화된 횡방향 확산을 제공하는 채널 길이가 감소된 저농도로 도핑된 드레인 트랜지스터
WO2016204227A1 (ja) 半導体装置および半導体装置の製造方法
TWI696214B (zh) 離子植入方法及離子植入裝置
JP3115916B2 (ja) 浅い注入を行うための多角度注入法
TWI497710B (zh) 具有超接面結構的半導體裝置及其製造方法
JP2001015448A5 (ja)
US9397206B2 (en) Semiconductor device and method for manufacturing the same
KR20180087425A (ko) Dram 디바이스에 대한 비-균일 게이트 산화물 두께
TW200818231A (en) Beam angle adjustment in ion implanters
KR20130129961A (ko) 태양 전지 제조에서 고체 상태 에피택셜 재성장을 위한 직류 이온 주입
JP4580886B2 (ja) 半導体装置の製造方法
JP4336804B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
GB1562875A (en) Method of making static induction transistor locic
JP7384106B2 (ja) 半導体装置の製造方法
JP2000077350A (ja) 電力用半導体装置及びその製造方法
JP2013008738A (ja) 半導体装置の製造方法
JPH038323A (ja) イオン注入方法およびイオン注入装置
JP7063242B2 (ja) 半導体装置の製造方法
JP2010161237A (ja) 半導体装置の製造方法
KR100548567B1 (ko) 전계효과 트랜지스터 제조방법
JP2007317833A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees